KR20140092155A - 대전방지성을 갖는 몰드 언더필 공정용 기재필름 - Google Patents

대전방지성을 갖는 몰드 언더필 공정용 기재필름 Download PDF

Info

Publication number
KR20140092155A
KR20140092155A KR1020130004571A KR20130004571A KR20140092155A KR 20140092155 A KR20140092155 A KR 20140092155A KR 1020130004571 A KR1020130004571 A KR 1020130004571A KR 20130004571 A KR20130004571 A KR 20130004571A KR 20140092155 A KR20140092155 A KR 20140092155A
Authority
KR
South Korea
Prior art keywords
film
base film
mold underfill
mold
conductive polymer
Prior art date
Application number
KR1020130004571A
Other languages
English (en)
Inventor
전경연
최성환
김성진
김연수
Original Assignee
도레이첨단소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이첨단소재 주식회사 filed Critical 도레이첨단소재 주식회사
Priority to KR1020130004571A priority Critical patent/KR20140092155A/ko
Publication of KR20140092155A publication Critical patent/KR20140092155A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 대전방지성을 갖는 몰드 언더필 공정용 기재필름에 관한 것으로서, 보다 상세하게는 기재필름의 일면 또는 양면에 전도성 고분자 물질을 도포하여 높은 대전방지성을 구현하고 우수한 고온 압축율을 갖는 기재필름을 적용하여 범프(Bump) 변형을 방지하고 기포(Void) 발생률을 낮춰 패키지 신뢰성을 향상시킬 수 있는 대전방지성을 갖는 몰드 언더필 공정용 기재필름에 관한 것이다. 이를 위해 본 발명에 따른 대전방지성을 갖는 몰드 언더필 공정용 기재필름은 기재필름과, 상기 내열성 기재필름의 적어도 일면에 전도성 고분자가 도포되어 대전방지층을 형성하되, 160 ~ 180℃에서 두께방향 고온 압축율이 60 ~ 80%이고 영률이 40 ~ 80MPa인 것을 특징으로 한다.

Description

대전방지성을 갖는 몰드 언더필 공정용 기재필름{ANTI-STATIC BASE FILM FOR MOLD UNDERFILL PROCESS}
본 발명은 대전방지성을 갖는 몰드 언더필 공정용 기재필름에 관한 것으로서, 보다 상세하게는 기재필름의 일면 또는 양면에 전도성 고분자 물질을 도포하여 높은 대전방지성을 구현하고 우수한 고온 압축율을 갖는 기재필름을 적용하여 범프(Bump) 변형을 방지하고 기포(Void) 발생률을 낮춰 패키지 신뢰성을 향상시킬 수 있는 대전방지성을 갖는 몰드 언더필 공정용 기재필름에 관한 것이다.
일반적으로, 몰드 언더필(Molded Underfill, MUF) 공정이란 차세대 적용 기술로 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 이용하여 플립칩 갭(Gap)을 채우는 동시에 칩을 캡슐화하는 방법이다.
이러한 몰드 언더필공정에는 점착마스킹테이프가 사용되어 EMC로 인한 몰드 체이스 오염방지 및 칩 사이로 EMC가 흘러나오지 않게 하는 역할을 한다. 따라서 점착테이프의 물성이 몰드 언더필 공정에 중요한 영향을 미치게 된다.
위와 같은 몰드 언더필용 점착 마스킹 테이프로 본 출원인은 한국 공개특허공보 제10-2012-0084501호에 "다이 익스포즈드 플립칩 패키지(ＤＥＦＣＰ)의 몰드 언더필 공정용 점착 마스킹 테이프"를 제시한 바 있다. 상기 출원에서는 기존의 PET-필름 기재의 몰드 오염 문제를 개선하기 위하여 올리고머 용출특성이 낮은 PEN-필름을 기재로 사용하고, 우수한 이형 특성 및 내열성을 갖는 아크릴 이형 점착층을 포함하는 구조가 제안한 바 있다. 또한 한국 등록특허 제10-1209552호에서는 기존의 DEFCP(Die Exposed Flip Chip Package)의 몰드 언더필용 점착 마스킹 테이프의 우수한 몰드 오염 방지 특성은 그대로 유지하되 표면경도 조절 및 경화제 종류 변경을 통하여 PCB 표면 점착제 잔사(residue) 방지 및 봉지재(EMC) 종류에 따른 표면 얼룩 방지 특성을 갖는 개선된 아크릴 이형 점착층을 구성함으로써 상기 문제점을 해결하는 발명을 제안한 바 있다.
위와 같이 기존의 발명은 주로 고내열 아크릴 점착층 설계 및 몰드체이스 오염 방지에 관한 연구가 주로 이루어져왔다.
그러나 최근에는 정전기 발생에 따른 단락(Shortage) 현상을 방지하기 위해 소재에 대한 대전방지특성이 요구되고 있으며 또한 패키지 신뢰성에 대한 요구가 점점 증가함에 따라 일부 신뢰성 평가 항목들은 점착층 개선으로 해결할 수 있는데 한계가 있음을 확인하였다.
이에 본 발명자들은 일면 또는 양면에 전도성 고분자 물질이 도포되어 있고 우수한 고온 압축율을 갖는 기재필름 적용을 통해 우수한 대전방지특성 및 패키지 신뢰성을 향상시킬 수 있음을 확인하고 본 발명을 완성하기에 이르렀다.
한국 공개특허공보 제10-2012-0084501호 한국 등록특허 제10-1209552호
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 전도성 고분자 물질을 도포하여 낮은 표면저항 및 정전기 발생을 방지하여 우수한 대전방지성을 갖는 몰드 언더필 공정용 기재필름을 제공하고자 하는 것이다.
또한 본 발명의 다른 목적은 고온에서 압축률이 우수하고 적절한 영률을 갖는 기재필름을 적용하여 몰드 언더필 공정에서 EMC 흐름 불균형(Flow imbalance)을 감소시켜 기포 발생률을 최소화하고 범프 눌림 및 크랙(Crack)을 방지할 수 있는 대전방지성을 갖는 몰드 언더필 공정용 기재필름을 제공하고자 하는 것이다.
본 발명의 상기 및 다른 목적과 이점은 바람직한 실시예를 설명한 하기의 설명으로부터 보다 분명해 질 것이다.
상기 목적은, 160 ~ 180℃에서 두께방향 고온 압축율이 60 ~ 80%이고 영률이 40 ~ 80MPa인 내열성 기재필름과, 상기 내열성 기재필름의 적어도 일면에 전도성 고분자가 도포되어 형성된 대전방지층을 포함하는 것을 특징으로 하는, 대전방지성을 갖는 몰드 언더필 공정용 기재필름에 의해 달성된다.
여기서, 상기 대전방지층의 표면저항은 108Ω/□ 이하인 것을 특징으로 한다.
바람직하게는, 상기 전도성 고분자는 폴리아세틸렌(polyacetylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole), 폴리티오펜(polythiophene) 및 폴리설퍼니트리드(poly sulfur nitride)로 구성된 군으로부터 선택되는 적어도 하나인 것을 특징으로 한다.
바람직하게는, 상기 기재필름은 폴리이미드 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 에틸렌테트라플루온에틸렌 필름, 폴리부틸렌테레프탈레이트 필름 및 폴리 올레핀 필름으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 한다.
바람직하게는, 상기 전도성 고분자의 도포 두께는 100nm~2㎛인 것을 특징으로 한다.
바람직하게는, 상기 기재필름은 내열성 기재로서 두께가 10 ~ 100㎛인 것을 특징으로 한다.
본 발명에 따르면, 표면저항이 낮은 전도성 고분자를 도포하여 필름 장착 시 정전기 발생 가능성을 차단함으로써 패키지의 단락 현상(Leakage)을 방지할 수 있고, 또한 고온에서 압축률이 높아 몰드 언더필 공정에서 EMC 흐름 속도를 제어함으로써 EMC 흐름 불균형에 의한 기포 발생(void trap)을 최소화하여 추후 흡습에 의한 void swelling과 같은 패키지 신뢰성에 영향을 줄 수 있는 문제의 발생 빈도를 낮출 수 있으며, 또한 적절한 수준의 영률을 확보하여 범프 눌림 및 크랙을 방지함으로써 패키지 신뢰성을 크게 향상시킬 수 있는 등의 효과를 가진다.
도 1은 본 발명의 몰드 언더필 공정용 기재필름에 대한 모식적 단면도이다.
도 2는 다이익스포즈드 플립칩 패키지의 몰드 언더필(MUF) 공정에서 압축률이 낮아 벤트 홀 높이가 높은 경우를 도시한 모식도이이다.
도 3은 다이익스포즈드 플립칩 패키지의 몰드 언더필(MUF) 공정에서 압축률이 높아 벤트 홀 높이가 낮은 경우를 도시한 모식도이다.
이하, 본 발명의 실시예와 도면을 참조하여 본 발명을 상세히 설명한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.
본 발명에 따른 대전방지성을 갖는 몰드 언더필 공정용 기재필름은, 도 1에 도시된 바와 같이, 160 ~ 180℃에서 두께방향 고온 압축율이 60 ~ 80%이고 영률이 40 ~ 80MPa인 내열성 기재필름(10)과, 상기 내열성 기재필름의 적어도 일면에 전도성 고분자가 도포되어 형성된 대전방지층(11)을 포함하는 것을 특징으로 한다.
이하, 각 구성요소에 대해 구체적으로 설명한다.
1. 전도성 고분자
본 발명의 몰드 언더필(Molded Underfill, MUF) 공정용 기재필름은 내열성 기재필름과 상기 내열성 기재필름의 일면 또는 양면에 표면저항이 108Ω/□ 이하인 전도성 고분자가 도포되어 대전방지층을 형성한 것을 특징으로 한다. 상기 전도성 고분자의 표면저항이 108Ω/□를 초과할 경우 점착층을 도포하였을 때 표면저항이 높아져 대전방지 특성이 제대로 구현이 되지 않을 수 있다.
또한 상기 전도성 고분자의 도포 두께는 통상 100nm~2㎛ 이며, 바람직하게는 300nm ~1㎛이다. 100nm 미만일 경우 대전방지 특성이 구현되지 않을 수 있으며 2㎛를 초과할 경우 점착층과의 계면접착력이 부족하여 점착층과 박리될 가능성이 있다.
상기 전도성 고분자는 폴리아세틸렌(polyacetylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole), 폴리티오펜(polythiophene) 및 폴리설퍼니트리드(poly sulfur nitride)로 구성된 군으로부터 선택되는 적어도 하나인 것이 바람직하다.
본 발명에서는 유연성, 가공성, 산화방지성, 내열성 및 가격적인 특성을 고려하여 상기 전도성 고분자를 단독 또는 2종 이상 혼합하여 사용할 수 있다.
2. 고온 압축율
본 발명의 MUF 공정용 기재필름은 두께방향 고온 압축율이 60 ~ 80%인 것을 특징으로 한다. 고온 압축율이 60% 미만이면 필름이 덜 눌리면서 몰드체이스 상판의 클램프 압력이 낮아진다. 따라서 몰드체이스 상/하판이 맞물렸을 때 기포(Void)가 빠져나가는 통로인 벤트 홀(Vent hole)이 많이 열리므로 상대적으로 몰드체이스 내부 압력이 낮아진다. 따라서 베르누이 방정식에 의해 압력이 낮아지면 상대적으로 속도가 빨라지므로 EMC 흐름 불균형이 가속화되어 두 가지 EMC 흐름의 경화속도 차이에 의해 미쳐 빠져나가지 못한 기포가 내부에 트랩(trap)되는 문제가 발생한다.
반대로 고온 압축율이 80%를 초과하면 필름이 너무 많이 눌려 필름이 찢어지거나 벤트 홀을 막아 내부의 기포가 외부로 빠져나가지 못하는 문제가 발생할 수 있다.
도 2와 도 3은 필름 압축율에 따른 벤트 홀(vent hole) 크기와의 상관관계를 나타낸 모식도로서, 도 2는 다이익스포즈드 플립칩 패키지의 몰드 언더필(MUF) 공정에서 압축률이 낮아 벤트 홀 높이가 높은 경우를 도시한 모식도이고, 도 3은 다이익스포즈드 플립칩 패키지의 몰드 언더필(MUF) 공정에서 압축률이 높아 벤트 홀 높이가 낮은 경우를 도시한 모식도이다.
3. 영률(Young's modulus)
본 발명의 MUF 공정용 기재필름은 두께방향 영률(Young's modulus)이 40 ~ 80MPa 인 것을 특징으로 한다. 영률이 40MPa 미만이면 필름이 너무 부드러워(Soft)하여 몰드체이스 상판에 Vacuum Feeding 시 밀착되지 않고 필름이 쳐지는 문제가 발생하거나 EMC 흐름 압력에 의해 변형이 많이 일어나 상대적으로 EMC 흐름 압력이 범프(Bump)쪽으로 집중되어 크랙(Crack)을 발생시킬 수 있다. 반대로 80MPa을 초과하면 필름이 너무 딱딱하여 굴곡성이 나오지 않아 몰드체이스 dent에 꺾이지 않고 필름이 들뜨는 문제가 발생할 수 있다.
4. 기재필름
상기 기재필름은 폴리이미드 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 에틸렌테트라플루온에틸렌 필름, 폴리부틸렌테레프탈레이트 필름 및 폴리 올레핀 필름으로 구성된 군으로부터 선택되는 어느 하나인 것이 바람직하다. 상기 기재필름의 두께는 통상 10~100㎛이며, 바람직하게는 10~50㎛, 더욱 바람직하게는 두께는 25~50㎛이다.
또한 상기 기재필름은 내열성 기재로서 대전방지층 및/또는 점착층과의 밀착성, 유지성 등을 높이기 위해서 매트처리, 코로나 방전처리, 프라이머 처리 및 가교결합 처리와 같은 통상적인 물리 또는 화학적인 표면처리가 실시될 수 있다.
이하, 실시예와 비교예를 통하여 본 발명의 구성 및 그에 따른 효과를 보다 상세히 설명하고자 한다. 그러나, 본 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것이며, 본 발명의 범위가 이들 실시예에 한정되는 것은 아니다.
먼저, 하기 실시예에 사용된 폴리에틸렌테레프탈레이트 PET A, PET B, PET C 및 PET D와 비교예에 사용된 에틸렌테트라플루온에틸렌과 폴리이미드의 두께 및 물성은 아래 표 1과 같다.
기재필름 압축률[%] Young's Modulus[MPa]
PET A 50㎛ 62 65
PET B 38㎛ 72 57
PET C 25㎛ 80 45
PET D 50㎛ 75 60
25㎛ 78 41
에틸렌테트라플루온에틸렌 50㎛ -10 15
폴리이미드 25㎛ 30 150
제조예 : 아크릴 이형 점착제의 제조
아크릴계 공중합체(삼원, AT5100) 100 중량부(고형분 기준)에 대하여 에틸아세테이트(EA) 600 중량부를 투입하고 1시간 교반한 후 에너지선 경화형 올리고머 수지인 알리파틱 폴리우레탄 아크릴레이트 (일본합성, UV7600B80) 25 중량부(고형분 기준), 실리콘 헥사아크릴레이트 (CYTEC, EB1360) 2 중량부(고형분 기준), 알아크릴 포스파인계 광개시제 (CYTEC, DAROCUR TPO) 1 중량부를 혼합하여 1시간 교반하고, 멜라민계 열 경화제(삼원, SM-20) 5 중량부(고형분 기준), 유기산계 열 경화촉진제(삼원, A-20) 3 중량부(고형분 기준)를 투입하여 1시간 추가 교반하여 아크릴 이형 점착제를 제조하였다.
[실시예 1]
폴리에틸렌테레프탈레이트(PET A, TAK) 50㎛의 일면에 105Ω/□의 전도성 고분자(PEDOT:PSS)를 1㎛로 도포한 면에 제조예에서 제조된 아크릴 이형 점착제를 10㎛ 코팅한 후 150℃에서 5분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
[실시예 2]
폴리에틸렌테레프탈레이트(PET B, TAK) 38㎛의 양면에 108Ω/□의 전도성 고분자(PEDOT:PSS)를 1 ㎛로 도포한 면에 제조예에서 제조된 아크릴 이형 점착제를 10 ㎛ 코팅 후 150℃에서 5분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
[실시예 3]
폴리에틸렌테레프탈레이트(PET C, TAK) 25㎛의 일면에 105Ω/□의 전도성 고분자(PEDOT:PSS)를 1 ㎛로 도포한 면에 제조예에서 제조된 아크릴 이형 점착제를 10 ㎛ 코팅 후 150℃에서 5분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
[실시예 4]
폴리에틸렌테레프탈레이트(PET D, TAK) 50㎛의 양면에 106Ω/□의 전도성 고분자(PEDOT:PSS)를 1 ㎛로 도포한 면에 제조예에서 제조된 아크릴 이형 점착제를 10 ㎛ 코팅 후 150℃에서 5분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
[실시예 5]
폴리에틸렌테레프탈레이트(PET D, TAK) 25㎛의 일면에 106Ω/□의 전도성 고분자(PEDOT:PSS)를 1 ㎛로 도포한 면에 제조예에서 제조된 아크릴 이형 점착제를 10 ㎛ 코팅 후 150℃에서 5분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
[비교예 1]
에틸렌테트라플루온에틸렌 50㎛의 일면에 105Ω/□의 전도성 고분자 (PEDOT:PSS)를 1 ㎛로 도포한 면에 제조예에서 제조된 아크릴 이형 점착제를 10 ㎛ 코팅 후, 150℃에서 5분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
[비교예 2]
폴리이미드 25㎛의 양면에 108Ω/□의 전도성 고분자(PEDOT:PSS)를 1 ㎛로 도포한 면에 제조예에서 제조된 아크릴 이형 점착제를 10㎛ 코팅 후 150℃에서 5분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
[비교예 3]
폴리에틸렌테레프탈레이트(PET B, TAK) 38㎛의 단면에 1010Ω/□의 표면저항을 갖는 계면활성제를 1 ㎛로 도포한 면에 아크릴 이형 점착제를 10 ㎛ 코팅 후 150℃에서 분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
[비교예 4]
폴리에틸렌테레프탈레이트(PET B, TAK) 38㎛의 단면에 108Ω/□의 전도성 고분자 (PEDOT:PSS)를 4 ㎛로 도포한 면에 에 아크릴 이형 점착제를 10㎛ 코팅 후 150℃에서 분간 건조한 후 경화를 진행하여 마스킹 테이프를 제조하였다.
상기 실시예 1 내지 5 및 비교예 1 내지 4에 따른 몰드 언더필 공정용 기재필름을 사용하여 다음과 같은 실험예를 통해 물성을 측정하고 그 결과를 다음 표 2에 나타내었다.
[실험예]
1. 표면저항
표면저항측정기(Advantest, R8340A)를 이용하여 전압 100V 인가 시, 점착필름의 표면저항을 측정하였다.
2. 고온 압축률
각 기재필름별로 고온 UTM 기기(LF-Plus)를 이용하여 165 ℃에서의 압축율을 측정하였다. 측정 방법은 일정한 힘을 가한 뒤, 필름의 두께방향으로 변형된 길이를 측정하고 변형율을 계산하였다.
- 측정조건
Load : 90N, Diameter : 1mm, Length : 5cm, Speed : 10mm/min
- 변형율 : (변형 전 두께 - 변형 후 두께)x100 / 변형 전 두께
3. Young's modulus
각 기재필름을 5mm 두께로 자른 뒤 고온 UTM 기기(LF-Plus)를 이용하여 165 ℃에서의 Young's modulus를 측정하였다.
- 측정조건
Load cell : 1kN, Gauge length: 5cm, Speed : 300mm/min
각 평가 항목들은 점착테이프와 관련된 패키지 신뢰성 평가 항목으로 구성하였으며 다음과 같은 평가방법에 의해 수행되었다.
4. 신뢰성 평가
Strip(Chip 20EA)단위로 평가를 진행하여 MUF 공정을 실시한 후, 신뢰성 검사를 실시하였다.
- Void 여부 : SAT 검사를 통해 Void 발생 개수 및 크기를 확인하였다.
- Bump 변형 여부 ; SAT 검사를 통해 Bump crack이나 눌림 등 변형여부를 관찰하였다.

구분
점착층 표면저항
[Ω/□]		 평가 결과
Void 발생률[%] Bump 변형
Crack 발생 눌림
실시예 1 109 15 없음 없음
실시예 2 1011 24 없음 없음
실시예 3 109 33 없음 없음
실시예 4 1010 27 없음 없음
실시예 5 1010 12 없음 없음
비교예 1 109 70 있음 없음
비교예 2 1011 65 없음 있음
비교예 3 1014 20 없음 없음
비교예 4 1010 35 없음 없음
상기 표 2에서 확인할 수 있는 바와 같이, 본 발명에 따른 실시예 1 내지 실시예 5의 경우는 주요한 모든 요구 특성들을 만족하는 것을 알 수 있다. 그러나 필름의 고온 압축률이 높은 비교예 1의 경우, 필름의 압축이 너무 많이 일어나 기포가 빠져 나가는 통로인 벤트 홀이 거의 차단되어 내부의 기포가 외부로 빠져나가지 못하여 기포가 패키지 내부에 트랩(trap)되는 문제가 발생한다. 반면 비교예 2의 경우, 필름의 압축이 잘 되지 않아 벤트 홀이 너무 많이 열려서 내부 압력이 감소하게 된다. 결국 EMC 흐름불균형이 심화되어 두 가지 EMC 경화속도 차이에 의해 미처 빠져나가지 못한 기포가 트랩(trap) 문제가 발생한다. 또한 비교예 3의 경우, 전도성 고분자 대신 계면활성제를 코팅하였을 때 표면저항이 높아 대전방지 특성이 제대로 구현되지 않음을 확인할 수 있다. 마지막으로 비교예 4의 경우, 모든 특성을 만족하였으나 대전방지 코팅층의 두께가 너무 두꺼워 점착제와의 계면 접착력이 낮아서 점착제가 기재필름으로부터 탈락되는 문제가 발생한다.
본 명세서에서는 본 발명자들이 수행한 다양한 실시예 가운데 몇 개의 예만을 들어 설명하는 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고, 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
10 : 기재필름 11 : 대전방지층
12, 12' : 벤트 홀 높이 13 : 칩(Chip)
14, 14' : 필름의 압축정도 15 : 상판몰드
16 : 인쇄회로기판(PCB) 17 : 칩(Chip)

Claims (6)

160 ~ 180℃에서 두께방향 고온 압축율이 60 ~ 80%이고 영률이 40 ~ 80MPa인 내열성 기재필름과,
상기 내열성 기재필름의 적어도 일면에 전도성 고분자가 도포되어 형성된 대전방지층을 포함하는 것을 특징으로 하는, 대전방지성을 갖는 몰드 언더필 공정용 기재필름.
제1항에 있어서,
상기 대전방지층의 표면저항은 108Ω/□ 이하인 것을 특징으로 하는, 대전방지성을 갖는 몰드 언더필 공정용 기재필름.
제1항에 있어서,
상기 전도성 고분자는 폴리아세틸렌(polyacetylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole), 폴리티오펜(polythiophene) 및 폴리설퍼니트리드(poly sulfur nitride)로 구성된 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는, 대전방지성을 갖는 몰드 언더필 공정용 기재필름.
제1항에 있어서,
상기 기재필름은 폴리이미드 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 에틸렌테트라플루온에틸렌 필름, 폴리부틸렌테레프탈레이트 필름 및 폴리 올레핀 필름으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 하는, 대전방지성을 갖는 몰드 언더필 공정용 기재필름.
제1항에 있어서,
상기 전도성 고분자의 도포 두께는 100nm~2㎛인 것을 특징으로 하는, 대전방지성을 갖는 몰드 언더필 공정용 기재필름.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 기재필름은 내열성 기재로서 두께가 10 ~ 100㎛인 것을 특징으로 하는, 대전방지성을 갖는 몰드 언더필 공정용 기재필름.
KR1020130004571A 2013-01-15 2013-01-15 대전방지성을 갖는 몰드 언더필 공정용 기재필름 KR20140092155A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130004571A KR20140092155A (ko) 2013-01-15 2013-01-15 대전방지성을 갖는 몰드 언더필 공정용 기재필름

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130004571A KR20140092155A (ko) 2013-01-15 2013-01-15 대전방지성을 갖는 몰드 언더필 공정용 기재필름

Publications (1)

Publication Number Publication Date
KR20140092155A true KR20140092155A (ko) 2014-07-23

Family

ID=51738993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130004571A KR20140092155A (ko) 2013-01-15 2013-01-15 대전방지성을 갖는 몰드 언더필 공정용 기재필름

Country Status (1)

Country Link
KR (1) KR20140092155A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682934B1 (ko) * 2016-03-17 2016-12-06 김광원 메모리 반도체 패키지 몰드용 이형필름

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682934B1 (ko) * 2016-03-17 2016-12-06 김광원 메모리 반도체 패키지 몰드용 이형필름

Similar Documents

Publication Publication Date Title
TW201634630A (zh) 薄膜、其製造方法及使用該薄膜之半導體元件之製造方法
KR101392441B1 (ko) 몰드 언더필 공정의 마스킹 테이프용 점착제 조성물 및 그를 이용한 마스킹 테이프
KR20160060073A (ko) 반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법
TWI614326B (zh) 半導體背面用薄膜
TWI606925B (zh) Thermosetting sealing resin sheet and manufacturing method of electronic part package
TWI783082B (zh) 熱硬化性樹脂膜及第一保護膜形成用片材
TWI783097B (zh) 安裝結構體之製造方法
TW201900801A (zh) 半導體密封成形用暫時保護膜
TW201532151A (zh) 半導體封裝之製造方法
KR102096456B1 (ko) 반도체 장치용 접착제 조성물, 반도체 장치용 접착 필름, 다이싱 필름을 갖는 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20150075028A (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20140142676A (ko) 열경화형 다이 본딩 필름, 다이싱 시트 부착 다이 본딩 필름, 및 반도체 장치의 제조 방법
TWI785138B (zh) 安裝結構體之製造方法及使用於其之片材
KR101073698B1 (ko) 점착테이프와 리드프레임의 라미네이션 방법
TWI624914B (zh) Resin sheet for electronic component sealing, resin sealed semiconductor device, and method for manufacturing resin sealed semiconductor device
TWI697059B (zh) 接著片、切割膠帶一體型接著片、薄膜、半導體裝置的製造方法及半導體裝置
KR20140092155A (ko) 대전방지성을 갖는 몰드 언더필 공정용 기재필름
KR101675054B1 (ko) 소자삽입형 인쇄회로기판용 점착 테이프 및 이의 제조방법
KR101194544B1 (ko) 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프
KR20040084680A (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법
KR20140142675A (ko) 열경화형 다이 본딩 필름, 다이싱 시트 부착 다이 본딩 필름, 및 반도체 장치의 제조 방법
TW202025315A (zh) 半導體裝置製造用的臨時保護膜、捲軸體以及製造半導體裝置的方法
TW201842113A (zh) 連接構造體、異向性接著材料、及連接構造體之製造方法
TWI772095B (zh) 印刷電路板製造用離型膜
KR101382596B1 (ko) 버블 프리 전자부품 제조용 점착테이프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application