KR20140085335A - 반도체 장치 및 필터 회로의 조정 방법 - Google Patents

반도체 장치 및 필터 회로의 조정 방법 Download PDF

Info

Publication number
KR20140085335A
KR20140085335A KR1020130161650A KR20130161650A KR20140085335A KR 20140085335 A KR20140085335 A KR 20140085335A KR 1020130161650 A KR1020130161650 A KR 1020130161650A KR 20130161650 A KR20130161650 A KR 20130161650A KR 20140085335 A KR20140085335 A KR 20140085335A
Authority
KR
South Korea
Prior art keywords
signal
frequency
inductor
filter circuit
variable
Prior art date
Application number
KR1020130161650A
Other languages
English (en)
Other versions
KR102143872B1 (ko
Inventor
다까오 기하라
도모히로 사노
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20140085335A publication Critical patent/KR20140085335A/ko
Application granted granted Critical
Publication of KR102143872B1 publication Critical patent/KR102143872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1791—Combined LC in shunt or branch path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45576—Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0064—Constructional details comprising semiconductor material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/013—Notch or bandstop filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/01—Tuned parameter of filter characteristics
    • H03H2210/012—Centre frequency; Cut-off frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/026—Inductor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/03—Type of tuning
    • H03H2210/036—Stepwise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Filters And Equalizers (AREA)
  • Transceivers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

입력되는 고주파 신호 중 희망파 성분을 통과시키는 한편, 희망파 정수배의 고조파 성분을 감쇠시키는 필터 회로를 광대역에 걸쳐서 실현한다. 필터 회로는 입력되는 고주파 신호 중 희망파 성분을 통과시키는 한편, 희망파의 3배의 3차 고조파 성분을 감쇠시키는 노치 필터이다. 노치 필터는, 고주파 신호를 전반하는 신호선과 전원선 사이에 직렬로 접속되는 제1 및 제2 인덕터 L1, L2와, 제1 인덕터 L1 및 제2 인덕터 L2의 접속점과 전원선 사이에 접속되는 제1 가변 콘덴서 C1과, 신호선 및 전원선 사이에 접속되는 제2 가변 콘덴서 C2를 구비한다. 희망파 성분의 주파수는 제1 및 제2 가변 콘덴서 C1, C2의 용량값에 의해 조정되고, 3차 고조파 성분의 주파수는 제1 가변 콘덴서 C1의 용량값에 의해 조정된다.

Description

반도체 장치 및 필터 회로의 조정 방법{SEMICONDUCTOR DEVICE AND ADJUSTMENT METHOD OF FILTER CIRCUIT}
본 발명은, 반도체 장치에 관한 것으로, 예를 들어 무선 주파수 집적 회로(RFIC:Radio Frequency Integrated Circuit)에 사용되는, 필터 회로를 갖는 반도체 장치에 적절하게 사용된다.
휴대 전화기 및 무선 LAN(Local Area Network) 등의 무선 통신 기기에 실장되는 RFIC(반도체 장치)에서는, 안테나에서 수신한 수신 RF 신호를 수신 베이스 밴드 신호로 다운 컨버트하기 위한 수신부 및 송신 베이스 밴드 신호를 송신 RF 신호로 업 컨버트하기 위한 송신부의 각각에 있어서, 대역 외의 불필요한 신호를 제거하기 위한 필터 회로가 설치되어 있다. 이와 같은 필터 회로는, 일반적으로, 인덕터, 컨덴서 및 저항 소자를 이용해서 구성된다(예를 들면 특허문헌 1 참조).
예를 들어, 필터 회로로서, 병렬 접속된 인덕터 및 컨덴서로 이루어지는 LC 회로를 이용한 경우, LC 회로의 공진 주파수에서 필터 회로의 입력 임피던스가 최대가 된다. 따라서, 필터 회로는 공진 주파수 부근의 주파수를 투과시키는 한편, 공진 주파수로부터 떨어진 주파수를 감쇠시킨다고 하는, 일종의 밴드 패스 필터로서 기능한다.
미국 특허 제5095285호 명세서
RFIC의 송신부에서는, 송신 베이스 밴드 신호를 직교 변환기를 사용해서 송신 RF 신호로 업 컨버트할 때에, 희망파 주파수의 정수배의 고조파 성분이 발생한다. 특히, 희망파 주파수의 3배의 3차 고조파는 희망파와의 상호 변조에 의해, C-IM3(Counter 3rd-order Inter Modulation:3차 상호 변조 왜곡)이라고 불리는 불요파를 발생시킨다. 이 C-IM3은 다른 무선 통신 기기에 대한 방해파가 되므로, 무선 통신 기기에 적용되고 있는 다양한 통신 규격에서는, 허용되는 C-IM3의 크기가 각각 규정되고 있다.
여기서, C-IM3을 작게 하기 위해서는, 직교 변환기에서 발생하는 3차 고조파를 필터 회로를 이용해서 제거하는 것이 바람직하다. 이와 같은 필터 회로로서는, 송신 RF 신호 중 희망파를 통과시키고, 또한, 3차 고조파를 감쇠시키는 특성을 갖는 것이 요구된다.
한편, 현재, 무선 통신 기기에서는, 데이터 통신 속도의 고속화를 위해, 복수의 주파수 대역에 대응하는 멀티 밴드화가 진행되고 있다. 따라서, 필터 회로로서는, 다양한 주파수 대역에 대하여, 상기의 필터 특성을 실현시킬 필요가 있다. 그 밖의 과제와 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 될 것이다.
일 실시 형태에 따른 반도체 장치는, 입력되는 고주파 신호 중 희망파 성분을 통과시키는 한편, 희망파의 3배의 3차 고조파 성분을 감쇠시키는 필터 회로를 갖는다. 필터 회로는, 고주파 신호를 전반하는 신호선에 직렬로 접속되는 제1 및 제2 인덕터와, 제1 및 제2 인덕터의 접속점과 전원선 사이에 접속되는 제1 가변 콘덴서와, 신호선 및 전원선 사이에 접속되는 제2 가변 콘덴서를 구비한다. 희망파 성분의 주파수는 제1 및 제2 가변 콘덴서의 용량값에 의해 조정되고, 3차 고조파 성분의 주파수는 제1 가변 콘덴서의 용량값에 의해 조정된다.
상기의 일 실시 형태에 따르면, 입력되는 고주파 신호 중 희망파 성분을 통과시키는 한편, 희망파 정수배의 고조파 성분을 감쇠시키는 필터 회로를 광대역에 걸쳐서 실현할 수 있다.
도 1은 제1 실시 형태에 의한 RFIC가 탑재되는 시스템의 전체 구성을 개략적으로 도시하는 도면이다.
도 2는 송신부 TX에 있어서의 C-IM3의 발생 메커니즘을 설명하는 도면이다.
도 3은 이상적인 필터 회로의 구성을 도시하는 회로도이다.
도 4는 도 3에 도시하는 노치 필터의 입력 임피던스의 주파수 특성을 나타내는 도면이다.
도 5는 도 3에 도시하는 노치 필터의 문제점을 설명하기 위한 도면이다.
도 6은 제1 실시 형태에 의한 싱글 엔드 방식의 필터 회로의 구성을 도시하는 회로도이다.
도 7은 제1 실시 형태에 의한 차동 방식의 필터 회로의 구성을 도시하는 회로도이다.
도 8은 도 7에 도시하는 필터 회로의 구성의 일례를 나타내는 회로도이다.
도 9는 도 8에 도시한 필터 회로의 구성의 일례를 나타내는 평면도이다.
도 10은 도 9의 필터 회로에 사용되는 가변 콘덴서의 구성의 일례를 나타내는 회로도이다.
도 11은 가변 콘덴서의 용량의 조정을 설명하기 위한 도면이다.
도 12는 도 8에 도시하는 필터 회로의 주파수 특성의 튜닝 동작을 도시하는 흐름도이다.
도 13은 제1 실시 형태에 의한 필터 회로의 주파수 특성을 해석하기 위한 시뮬레이션 조건을 도시하는 도면이다.
도 14는 필터 회로의 주파수비 및 피크 주파수 관계의 시뮬레이션 결과를 나타내는 도면이다.
도 15는 전자계 시뮬레이터에 의한 필터 회로의 입력 임피던스의 시뮬레이션 결과를 나타내는 도면이다.
도 16은 제2 실시 형태에 의한 싱글 엔드 방식의 필터 회로의 구성을 도시하는 회로도이다.
도 17은 제2 실시 형태에 의한 차동 방식의 필터 회로의 구성의 일례를 나타내는 회로도이다.
도 18은 도 17에 도시한 필터 회로의 구성의 일례를 나타내는 평면도이다.
도 19는 도 17에 도시하는 필터 회로의 주파수 특성의 튜닝 동작을 도시하는 흐름도이다.
도 20은 제2 실시 형태에 의한 필터 회로의 주파수 특성을 해석하기 위한 시뮬레이션 조건을 도시하는 도면이다.
도 21은 필터 회로의 주파수비 및 피크 주파수 관계의 시뮬레이션 결과를 나타내는 도면이다.
도 22는 전자계 시뮬레이터에 의한 필터 회로의 입력 임피던스의 시뮬레이션 결과를 나타내는 도면이다.
도 23은 제3 실시 형태에 의한 싱글 엔드 방식의 필터 회로의 구성을 도시하는 회로도이다.
도 24는 제3 실시 형태에 의한 차동 방식의 필터 회로의 구성의 일례를 나타내는 회로도이다.
도 25는 도 24에 도시하는 필터 회로의 주파수 특성의 튜닝 동작을 도시하는 흐름도이다.
도 26은 제3 실시 형태에 의한 필터 회로의 주파수 특성을 해석하기 위한 시뮬레이션 조건을 도시하는 도면이다.
도 27은 필터 회로의 주파수비 및 피크 주파수 관계의 시뮬레이션 결과를 나타내는 도면이다.
이하, 일 실시 형태에 대해서 도면을 참조하여 상세하게 설명한다. 또한, 동일 또는 상당한 부분에는 동일한 참조 번호를 부여하여, 그 설명을 반복하지 않는다.
<제1 실시 형태>
(RFIC의 전체 구성)
도 1은, 제1 실시 형태에 의한 RFIC가 탑재되는 시스템의 전체 구성을 개략적으로 도시하는 도면이다. 도 1에 도시하는 시스템은, 대표적으로는, 휴대 전화기나 무선 LAN(Local Area Network) 등의 무선 통신 기기이다.
도 1을 참조하여, 무선 통신 기기는 RFIC(100)와, FEM(Front End Module:프론트 엔드 모듈)(200)과, 베이스 밴드 회로(300)와, 안테나(210)와, 수신용 Balun(평형-불평형 변환기)(212)과, HPA(High Power Amplifier:고출력 증폭기)(214)를 구비한다. RFIC(100), 베이스 밴드 회로(300) 및 HPA(214)는, 각각 별개의 반도체 기판 상에 형성된 집적 회로에 의해 구성된 반도체 장치이다.
안테나(210)는 RF 신호를 송신 및 수신하기 위해 사용된다. FEM(200)은 송신시와 수신시에서, 안테나(210)와 수신용 Balun(212) 및 HPA(214)의 접속을 절환한다. 수신용 Balun(212)은 안테나(210)로부터 공급된 수신 RF 신호를 단상 신호로부터 차동 신호로 변환시켜 RFIC(100)에 공급한다. HPA(214)는 RFIC(100)로부터 공급되는 송신 RF 신호를 증폭시켜 안테나(210)에 공급한다.
베이스 밴드 회로(300)는 RFIC(100)와 데이터의 교환을 행한다. 베이스 밴드 회로(300)는, 도시는 생략하지만, RFIC(100)를 제어하기 위한 제어 회로 및 RFIC(100)에 공급하는 클록 신호를 생성하는 클록 발생 회로 등을 포함한다.
RFIC(100)는 수신부(RX), 송신부(TX) 및 디지털(RF)용의 IF(Interface:인터페이스)(150)로 구성된다. 수신부(RX)는 안테나(210)에서 수신한 수신 RF 신호를, 국부 발진 신호(로컬 캐리어 신호)를 사용해서 아날로그 수신 베이스 밴드 신호로 다운 컨버트한다. 또한, 수신부(RX)는 아날로그 수신 베이스 밴드 신호를 AD(Analog to Digital) 변환시켜 디지털 수신 베이스 밴드 신호를 생성한다.
구체적으로는, 수신부(RX)는 LNA(Low Noise Amplifier:저잡음 증폭기)(102)와, Down Converter(주파수 변환기)(104)와, DIV(Divider:분주기)(106)와, LO(Local Oscillator:국부 발진기)(108)와, LPF(Low Pass Filter:로우 패스 필터)(110A, 110B)와, VGA(Variable Gain Amplifier:가변 이득 증폭기)(112A, 112B)와, ADC(Analog to Digital Converter:AD 변환기)(114A, 114B)를 포함한다.
LNA(102)는 수신된 수신 RF 신호를 저잡음 증폭한다. 저잡음 증폭된 수신 RF 신호는 Down Converter(104)에 의해 아날로그 수신 베이스 밴드 신호로 다운 컨버트된다. 상세하게는, LO(108)는 DIV(106)에서 이용하는 차동 신호의 국부 발진 신호를 생성한다. DIV(106)는 LO(108)에 의해 생성한 국부 발진 신호를 분주비에 따라서 주파수를 분주하고, 사용하는 밴드마다 주파수가 다른 국부 발진 신호를 생성한다. Down Converter(104)는 DIV(106)에 의해 생성된 국부 발진 신호와 수신 RF 신호를 혼합하여 동상 성분인 I신호를 생성한다. Down Converter(104)는, 또한, 국부 발진 신호와 수신 RF 신호를 혼합하여 직교 위상 성분인 Q신호를 생성한다. Down Converter(104)에 의해 생성한 차동 신호인 아날로그 신호의 I신호 및 Q신호는 LPF(110A, 110B)를 각각 통과함으로써, 차단 주파수보다 높은 대역의 주파수 성분이 제거된다.
VGA(112A, 112B)는 Down Converter(104)에 의해 생성된 아날로그 신호의 I신호 및 Q신호를 각각 레벨 조정한 후, ADC(114A, 114B)에 각각 출력한다. ADC(114A, 114B)는 VGA(112A, 112B)로부터 출력된 I신호 및 Q신호를 각각 디지털 신호의 I신호 및 Q신호로 변환한 후, IF(150)에 출력한다.
IF(150)는 RFIC(100)와 베이스 밴드 회로(300)를 연결하는 인터페이스이며, MIPI(Mobile Industry Processor Interface) Alliance에 의해 책정된 인터페이스 규격에 따르고 있다. 베이스 밴드 회로(300)는 IF(150)를 경유하여 수신한 디지털 신호의 I신호 및 Q신호를 복조함으로써, 수신 데이터인 디지털 수신 베이스 밴드 신호를 얻는다.
송신부 TX는 베이스 밴드 회로(300)에 의해 생성된 디지털 송신 베이스 밴드 신호를 DA(Digital to Analog) 변환시켜 아날로그 송신 베이스 밴드 신호를 생성하고, 생성한 아날로그 송신 베이스 밴드 신호를 국부 발진 신호를 사용해서 송신 RF 신호로 업 컨버트한다. 그리고, 송신부 TX는 안테나(210)를 통하여 기지국에 송신 RF 신호를 무선으로 송신한다.
구체적으로는, 송신부 TX는 디지털 회로(170)와, DAC(Digital to Analog Converter:DA 변환기)(164A, 164B)와, LPF(160A, 160B)와, DIV(156)와, LO(158)와, QMOD(Quadrature Modulator:직교 변조기)(154)와, PGA(Programmable Gain Amplifier:프로그래머블 게인 앰플)(152)와, 송신용 Balun(172)을 포함한다.
디지털 회로(170)는 베이스 밴드 회로(300)로부터 IF(150)를 통하여 송신 데이터인 디지털 송신 베이스 밴드 신호를 받는다. 디지털 회로(170)는, 도시는 생략하지만, 디멀티플렉서 및 DPGA(Digital Gain Programmable Amplifier:디지털 프로그래머블 게인 앰플)를 포함한다. IF(150)를 통하여 베이스 밴드 회로(300)로부터 수취한 송신 베이스 밴드 신호(송신 데이터)는, 직렬 전송된 1비트의 데이터 신호이며, I신호와 Q신호를 포함한다. 디멀티플렉서는 직렬 전송된 I신호 및 Q신호를 분리(디멀티플렉스)함과 함께, 직렬 신호인 I신호 및 Q신호를, 복수의 비트로 이루어지는 병렬 신호로 변환된다. DPGA는 병렬 신호로 변환된 디지털 신호의 I신호를 증폭시키고, 마찬가지로, 병렬 신호로 변환된 디지털 신호의 Q신호를 증폭시킨다.
DAC(164A, 164B)는 DPGA에 의해 증폭된 디지털 신호의 I신호 및 Q신호를, 차동 신호인 아날로그 신호의 I신호 및 Q신호로 변환한다. DAC(164A, 164B)에 의해 변환된 아날로그 신호의 I신호 및 Q신호는 LPF(160A, 160B)를 각각 통과함으로써, 차단 주파수보다 높은 대역의 주파수 성분이 제거된다.
LO(158)는 DIV(156)에서 이용하는 차동 신호의 국부 발진 신호를 생성한다. DIV(156)는 LO(158)에 의해 생성한 국부 발진 신호를 분주비에 따라서 주파수를 분주하고, 사용하는 밴드마다 주파수가 다른 국부 발진 신호를 생성한다.
QMOD(154)는 사용하는 밴드에 따른 국부 발진 신호와, LPF(160A, 160B)를 통과한 아날로그 신호의 I신호 및 Q신호를 받는다. QMOD(154)는 국부 발진 신호와 I신호 및 Q신호를 승산하여, I신호 및 Q신호를 국부 발진 신호의 주파수로 업 컨버트한 아날로그 신호의 송신 RF 신호를 생성한다. QMOD(154)는 생성한 송신 RF 신호를 PGA(152)에 출력한다.
PGA(152)는 송신 증폭 회로이며, QMOD(154)에 의해 생성한 송신 RF 신호를 증폭시킨다. 송신용 Balun(172)은 PGA(152)로부터 공급되는 송신 RF 신호를 차동 신호로부터 단상 신호로 변환시켜 HPA(214)에 공급한다. HPA(214)는 RFIC(100)로부터 공급되는 송신 RF 신호를 증폭시켜 안테나(210)에 공급한다.
또한, RFIC(100)는, 도시는 생략하지만, 송신 RF 신호를 출력하는 복수의 출력 단자 Tx1 내지 Txn(n은 2 이상의 자연수)과, 수신 RF 신호를 입력하는 복수의 입력 단자 Rx1 내지 Rxn을 포함해도 좋다. 이 경우, 출력 단자 및 입력 단자는, (Tx1, Rx1), …, (Txn, Rxn)과 같이 출력 단자와 입력 단자가 페어를 이루고 있고, RFIC(100)가 사용하는 밴드에 따라서, 사용하는 출력 단자와 입력 단자의 페어가 결정된다.
여기서, 현재, 무선 통신 기기에서는, 제3세대(3G)의 통신 규격인 W-CDMA(Wideband Code Divided Multiple Access)가 널리 보급되고 있다. W-CDMA는, FDD-CDMA(부호 분할 다원 접속) 방식으로 실현되고 있고, 구미에서는 UMTS(Universal Mobile Telecommunications Systems)로서 알려져 있다. 또한 최근에는, W-CDMA보다도 더욱 고속화ㆍ광역화를 도모한 제3.9세대(3.9G)의 통신 규격으로서, LTE(Long Term Evolution)가 채용되고 있다. LTE에서는, 하향은 OFDMA(Orthogonal Frequency Division Multiple Access:직교 주파수 분할 다원 접속)가 사용되고, 상향은 SC-FDMA(Single Carrier Frequency Division Multiple Access:싱글 캐리어 주파수 분할 다원 접속)가 사용된다.
LTE에 대응한 무선 통신 기기에 탑재되는 RFIC에서는, 송신부 TX에 대하여, W-CDMA 대응의 것보다도 저왜곡 특성 및 멀티 밴드(광대역) 동작의 실현이 요구된다. 저왜곡 특성의 하나로서, 송신부 TX로부터 출력되는 송신 RF 신호에 포함되는 C-IM3(3차 상호 변조 왜곡)이 W-CDMA 대응과 비교해서 작은 것이 요구된다. 도 1에 도시하는 바와 같이, 송신부 TX로부터 출력되는 송신 RF 신호를 HPA(214)에 의해 증폭함으로써, HPA(214)로부터는 C-IM3에 기인한 불요파가 발생한다. 이 불요파는, 다른 무선 통신 기기에 대한 방해파가 된다. 그로 인해, LTE에서는 허용되는 C-IM3의 크기가 규정되어 있다.
도 2는, 송신부 TX에 있어서의 C-IM3의 발생 메커니즘을 설명하는 도면이다. 도 2를 참조하여, DAC 및 LPF를 경유한 송신 베이스 밴드 신호는 직교 변조기(QMOD)에 있어서, LO가 생성한 국부 발진 신호(로컬 캐리어 신호)와 승산됨으로써, 송신 RF 신호로 업 컨버트된다. 송신 베이스 밴드 신호의 주파수(베이스 밴드 주파수)를 fBB로 하고, 국부 발진 신호의 주파수(송신 캐리어 주파수)를 fLO로 하면, 송신 RF 신호 중, 송신하고자 하는 희망파의 주파수는 fLO+fBB로 표시된다. 송신 RF 신호에는, 또한, 희망파의 3배의 고조파 성분(=3fLO-fBB)인 3차 고조파가 포함된다.
직교 변조기에 의해 생성된 송신 RF 신호는, PGA에 의해 증폭된다. PGA 등의 RF 증폭기에는, 일반적으로, 트랜지스터나 다이오드 등의 비선형 소자가 사용된다. 희망파 및 3차 고조파를 포함하는 송신 RF 신호가 PGA에 입력되면, 희망파의 증폭도 행해지지만, 입력한 신호 상호, 혹은 증폭기의 비선형성에 의해 발생한 고주파 사이에서 상호 변조를 일으킴으로써, PGA의 출력에 소위 불요파(스퓨리어스)가 발생한다. C-IM3은 희망파와 3차 고조파 사이의 상호 변조에 의해 발생하는 불요파이며, 그 주파수는 fLO-3fBB로 표시된다. 이와 같이, 희망파의 주파수 fLO+fBB의 근방에 C-IM3이 발생하면, 다른 통신을 방해한다. 특히, 동작 밴드의 수가 많은 LTE에서는, C-IM3은 큰 문제가 된다. 상기와 같이, C-IM3의 주된 발생 요인은 희망파와 3차 고조파의 상호 변조에 의한 것이다. 따라서, 3차 고조파를 억압함으로써 C-IM3을 저감할 수 있다.
한편, 멀티 밴드 동작에 대해서는, LTE에서는, W-CDMA보다도 많은 동작 밴드 및 동작 주파수가 규정되어 있는, 구체적으로는, W-CDMA에서는 17밴드 및 1.2㎓의 동작 주파수인 것에 반해, LTE에서는 31밴드 및 2.2㎓의 동작 주파수가 규정되어 있다. 일반적으로는, 직교 변조기, PGA 및 송신용 Balun으로 이루어지는 회로 블록을 복수개 설치함으로써, 송신부 TX의 멀티 밴드 동작을 실현하고 있다.
상기와 같이, 송신부 TX에 복수의 회로 블록을 설치한 경우, 송신부 TX의 점유 면적이 증대되므로, RFIC(100)가 대면적화되어 버린다. 따라서, 직교 변조기, PGA 및 송신용 Balun으로 이루어지는 회로 블록의 각각이 광대역에서 동작하는 것이, RFIC(100)의 칩 면적의 삭감으로 이어진다. 예를 들어, 3개의 회로 블록을 RFIC(100)에 탑재하는 경우를 상정하면, 각각의 회로 블록이 커버하는 주파수 대역은, 700 내지 900㎒, 1.4 내지 2.0㎓, 2.3 내지 2.6㎓가 된다. 또한, 이들 3개의 주파수 대역 중, 가장 대역폭이 넓은 1.4 내지 2.0㎓의 주파수 대역에 대응하는 직교 변조기의 설계가 가장 어렵다.
이상의 점으로부터, LTE 대응의 무선 통신 기기에 탑재되는 RFIC(100)의 송신부 TX에서는, 직교 변조기에서 발생하는 3차 고조파를 광대역(1.4 내지 2.0㎓)에 걸쳐서 억압하기 위한 회로 기술이 요구된다. 도 1을 참조하여, 제1 실시 형태에 의한 RFIC(100)에서는, QMOD(154)와 PGA(152) 사이에 필터 회로(180)를 설치한다. 필터 회로(180)는, 이하에 설명하는 바와 같이, 입력되는 송신 RF 신호 중 희망파를 통과시키는 한편, 3차 고조파를 감쇠하도록 구성된다.
이하, 일 실시 형태에 따른 RFIC(100)에 적용되는 필터 회로의 구성에 대해서, 도면을 참조하여 상세하게 설명한다.
(이상적인 필터 회로의 구성)
일 실시 형태에 따른 필터 회로의 구성을 설명할 때에, 최초로, 이상적인 필터 회로의 구성 및 그 필터 회로가 갖는 과제에 대해서 설명한다.
도 3은, 이상적인 필터 회로의 구성을 도시하는 회로도이다. 이하의 설명에서는, 설명의 편의상, 싱글 엔드 방식의 필터 회로를 예시한다.
도 3의 (a)에 도시하는 바와 같이, 필터 회로는 직교 변조기 및 PGA 사이에 설치된다. 필터 회로는 노치 필터에 의해 구성된다. 구체적으로는, 도 3의 (b)를 참조하여, 노치 필터는 송신 RF 신호를 전반하는 신호선과 접지 전위를 받는 전원선(이하, 접지선이라고 칭함) 사이에 이 순서로 직렬로 접속된 인덕터 L1, L2와, 인덕터 L1, L2의 접속 노드와 접지선 사이에 접속된 가변 콘덴서 C1을 구비한다.
도 4는, 도 3의 (b)에 도시하는 노치 필터의 입력 임피던스의 주파수 특성을 나타내는 도면이다. 노치 필터는 인덕터 L2 및 가변 콘덴서 C1의 병렬 회로가 공진할 때에 고임피던스로서 작용하는 한편, 인덕터 L1, L2 및 가변 콘덴서 C1이 공진할 때에 저임피던스로서 작용한다. 이하의 설명에서는, 노치 필터가 고임피던스가 될 때의 공진 주파수를 「피크 주파수 fpeak」로 표기하고, 노치 필터가 저임피던스가 될 때의 공진 주파수를 「노치 주파수 fnotch」로 표기한다.
인덕터 L2의 인덕턴스를 L로 하고, 인덕터 L1의 인덕턴스를 인덕터 L2의 인덕턴스의 n배(=nL)로 하고, 가변 콘덴서 C1의 용량을 C1로 하면, 노치 필터의 피크 주파수 fpeak 및 노치 주파수 fnotch는, 각각, 수학식 1, 수학식 2로 주어진다.
Figure pat00001
Figure pat00002
또한, 노치 필터에 있어서의 피크 주파수 fpeak와 노치 주파수 fnotch의 비(이하, 「주파수비」라고도 칭함)를 fr로 하면, 주파수비 fr은 상기 수학식 1, 수학식 2에 기초하여 수학식 3에 의해 표시된다.
Figure pat00003
상기 수학식 3으로부터 명백해지는 바와 같이, 노치 필터의 주파수비는 인덕터 L1, L2의 인덕턴스비 n만의 함수가 된다. 직교 변조기로부터 노치 필터에 입력되는 송신 RF 신호 중, 3차 고조파는 희망파의 약 3배의 주파수를 갖는다. 따라서, 노치 필터의 주파수비를 3으로 설정함으로써, 노치 필터는 희망파를 감쇠시키지 않고, 3차 고조파를 억압하는 것이 가능하게 된다. 또한, 주파수비를 3으로 하기 위해서는, 인덕턴스비 n=1/8로 설정하면 된다.
여기서, 상기 수학식 1에 나타내는 바와 같이, 노치 필터의 피크 주파수 fpeak는 가변 콘덴서 C1의 용량에 따라서 변화한다. 따라서, 가변 콘덴서 C1의 용량을 변화시킴으로써 피크 주파수 fpeak 및 노치 주파수 fnotch는, 수학식 3에 나타내는 주파수비를 유지하면서 변화한다.
그러나, 도 3의 (b)에 도시하는 노치 필터에서는, 실제로는, 도 5에 도시하는 바와 같이, 신호선에 기생 용량 CL이 존재한다. 이 신호선의 기생 용량 CL의 영향에 의해, 노치 필터의 주파수 특성은 도 4의 특성으로부터 벗어난 것으로 된다. 구체적으로는, 신호선의 기생 용량 CL을 고려한 경우, 노치 필터의 피크 주파수 fpeak 및 노치 주파수 fnotch는, 각각, 수학식 4, 수학식 5로 주어진다.
Figure pat00004
Figure pat00005
상기 수학식 1, 수학식 2와 수학식 4, 수학식 5를 각각 비교하면, 실제의 노치 필터로 이상적인 노치 필터에서는, 노치 주파수 fnotch가 일치하는 한편, 피크 주파수 fpeak가 다르다. 일반적으로 신호선의 기생 용량 CL은 가변 콘덴서 C1에 비해 용량이 충분히 크므로(CL≫C1), 피크 주파수 fpeak는 실질적으로 기생 용량 CL에 의해 결정된다. 즉, 신호선의 기생 용량 CL이 존재하는 경우, 가변 콘덴서 C1의 용량을 변화시켜도, 피크 주파수 fpeak는 거의 변화하지 않는다. 그로 인해, 실제의 노치 필터의 주파수비는 3에서 크게 벗어나 버린다. 그 결과, 도 3의 (b)에 도시하는 노치 필터에서는, 직교 변조기에서 발생하는 3차 고조파를 광대역에 걸쳐서 억압할 수 없다.
이하에 상세하게 설명한 바와 같이, 제1 실시 형태에 의한 필터 회로는 신호선의 기생 용량 CL의 영향을 고려한 회로 구성으로 함으로써, 광대역에 걸쳐서 주파수비 3을 실현한다.
(제1 실시 형태에 의한 필터 회로의 구성)
이하, 제1 실시 형태에 의한 필터 회로의 구성을 설명한다. 도 6은, 제1 실시 형태에 의한 필터 회로의 구성을 도시하는 회로도이다. 도 6에서는, 싱글 엔드 방식의 필터 회로를 예시한다.
도 6을 참조하여, 제1 실시 형태에 의한 필터 회로는, 도 3의 (b)에 도시하는 이상적인 노치 필터에 있어서, 가변 콘덴서 C2를 더 설치한 것이다. 가변 콘덴서 C2는 신호선 및 접지선 사이에 접속된다. 즉, 가변 콘덴서 C2는 신호선에 대하여 신호선의 기생 용량 CL과 병렬로 접속된다.
도 6에 도시하는 노치 필터에 있어서, 인덕터 L2의 인덕턴스를 L로 하고, 인덕터 L1의 인덕턴스를 인덕터 L2의 인덕턴스의 n배(=nL)로 하고, 가변 콘덴서 C1의 용량을 C1로 하고, 가변 콘덴서 C2의 용량을 C2로 하면, 피크 주파수 fpeak 및 노치 주파수 fnotch는, 각각, 수학식 6, 수학식 7로 주어진다.
Figure pat00006
Figure pat00007
피크 주파수 fpeak는 가변 콘덴서 C1, C2의 용량 C1, C2에 따라서 변화한다. 또한, 노치 주파수 fnotch는 가변 콘덴서 C1의 용량 C1에 따라서 변화한다. 피크 주파수 fpeak 및 노치 주파수 fnotch는, 이들 2개의 가변 콘덴서 C1, C2를 이용해서 서로 독립적으로 조정할 수 있다.
다음에, 도 7 내지 도 12를 참조하여, RFIC(100)(도 1)에 탑재되는 차동 방식의 필터 회로의 구성의 일례에 대해서 설명한다.
도 7을 참조하여, 제1 실시 형태에 의한 필터 회로(180)는 QMOD(154)와 PGA(152) 사이에 설치된다. 필터 회로(180)는 노치 필터에 의해 구성된다. 필터 회로(180)는 한 쌍의 입력 단자 IN_P, IN_N을 구비한다. 플러스측의 입력 단자 IN_P는 차동 신호인 송신 RF 신호 중 플러스측 신호를 받고, 마이너스측의 입력 단자 IN_N은 송신 RF 신호 중 마이너스측 신호를 받는다.
도 8은, 도 7에 도시하는 필터 회로(180)의 구성의 일례를 나타내는 회로도이다. 도 8을 참조하여, 필터 회로(180)는 4개의 인덕터 L1_P, L2_P, L2_N, L1_N과, 4개의 가변 콘덴서 C1_P, C2_P, C1_N, C2_N을 포함한다.
4개의 인덕터 L1_P, L2_P, L2_N, L1_N은 입력 단자 IN_P 및 입력 단자 IN_N 사이에 이 순서로 직렬로 접속된다. 후술하는 바와 같이, 인덕터 L1_P 및 L1_N은 차동 결합되어 차동 인덕터를 구성한다. 마찬가지로 하여 인덕터 L2_P 및 L2_N도 차동 인덕터를 구성한다. 또한, 4개의 인덕터의 중간점(인덕터 L2_P, L2_N의 접속 노드) n0은 고주파적으로(교류적으로) 접지되어 있다.
가변 콘덴서 C2_P는 플러스측의 입력 단자 IN_P 및 인덕터 L1_P의 접속 노드 np1과 접지선 사이에 접속된다. 가변 콘덴서 C2_N은 입력 단자 IN_N 및 인덕터 L1_N의 접속 노드 nn1과 접지선 사이에 접속된다. 여기서, 접지선에 접속되는 것은, 교류적으로도 직류적으로도 접지되는 것을 의미한다.
인덕터 L1_P 및 L2_P의 접속점 np2는 플러스측의 출력 단자 OUT_P에 접속된다. 플러스측의 출력 단자 OUT_P 및 접지선 사이에는 가변 콘덴서 C1_P가 접속된다.
인덕터 L1_N 및 L2_N의 접속점 nn2는 마이너스측의 출력 단자 OUT_N에 접속된다. 마이너스측의 출력 단자 OUT_N 및 접지선 사이에는 가변 콘덴서 C1_N이 접속된다.
이와 같은 구성으로 함으로써, 필터 회로(180)에 입력되는 차동 신호 중 플러스측 신호는, 인덕터 L1_P, L2_P 및 가변 콘덴서 C1_P, C2_P로 이루어지는 노치 필터에 입력된다. 한편, 필터 회로(180)에 입력되는 차동 신호 중 마이너스측 신호는, 인덕터 L1_N, L2_N 및 가변 콘덴서 C1_N, C2_N으로 이루어지는 노치 필터에 입력된다. 각 노치 필터의 피크 주파수 fpeak 및 노치 주파수 fnotch는, 도 6에 도시하는 바와 같이, 대응하는 2개의 가변 콘덴서 C1, C2를 이용해서 독립적으로 조정 가능하다.
도 9는, 도 8에 도시한 필터 회로(180)의 구성의 일례를 나타내는 평면도이다. 도 9를 참조하여, 4개의 인덕터 L1_P, L2_P, L1_N, L2_N은, 저항률이 작은 금속 배선 MN-1을 이용해서 형성된다. 인덕터 L2_P와 인덕터 L2_N이 교차하는 부분 및 인덕터 L1_P와 인덕터 L1_N이 교차하는 부분은, 금속 배선 MN-1보다 하층의 금속 배선 MN-2를 이용해서 형성된다. 금속 배선 MN-1 및 금속 배선 MN-2는 컨택트 VIA를 통해서 접속된다.
플러스측의 입력 단자 IN_P와 인덕터 L1_P의 접속, 인덕터 L1_P, L2_P와 플러스측의 출력 단자 OUT_P의 접속, 마이너스측의 입력 단자 IN_N과 인덕터 L1_N의 접속 및 인덕터 L1_N, L2_N과 마이너스측의 출력 단자 OUT_N의 접속에는, 금속 배선 MN-1보다 상층인 최상층의 금속 배선 MN이 사용된다.
도 10은, 도 9의 필터 회로(180)에 사용되는 가변 콘덴서의 구성의 일례를 나타내는 회로도이다. 도 10의 (a)는 가변 콘덴서 C1_P의 회로도이며, 도 10의 (b)는 가변 콘덴서 C2_P의 회로도이며, 도 10의 (c)는 가변 콘덴서 C1_N의 회로도이며, 도 10의 (d)는 가변 콘덴서 C2_N의 회로도이다.
도 10의 (a)를 참조하여, 가변 콘덴서 C1_P는 n+1개(n은 자연수)의 용량 소자 C1_P<0> 내지 C1_P<n>과, n+1개의 스위칭 소자 SW1_P<0> 내지 SW1_P<n>을 포함한다. 용량 소자는, 일례로서, 금속 배선과 동일층에 형성되는 금속층을 캐패시터의 전극으로서 이용한 이른바 MIM(Metal Insulator Metal) 캐패시터가 적용된다. 스위칭 소자 SW1_P<0> 내지 SW1_P<n>은, 일례로서, MOS(Metal Oxide Semiconductor) 트랜지스터가 적용된다.
스위칭 소자 SW1_P<0> 내지 SW1_P<n>은, 용량 소자 C1_P<0> 내지 C1_P<n>에 각각 직렬로 접속된다. 용량 소자 C1_P<i> 및 스위칭 소자 SW1_P<i>로 이루어지는 직렬 회로(i는 0 이상 n 이하의 정수)는, 플러스측의 출력 단자 OUT_P 및 접지선 사이에 서로 병렬로 접속된다.
스위칭 소자 SW1_P<0> 내지 SW1_P<n>은, 각각, 제어 신호 CONT_C1<n:0>(=CONT_C1<0> 내지 CONT_C1<n>)에 응답하여 온(도통)/오프(비도통)된다. 이와 같이, 플러스측의 출력 단자 OUT_P 및 접지선 사이에 서로 병렬 접속되는 용량 소자의 개수는 제어 신호 CONT_C1<n:0>에 의해 조정 가능하므로, 제어 신호 CONT_C1<n:0>에 의해 가변 콘덴서 C1_P 전체의 용량 C1을 조정할 수 있다.
도 10의 (b)에 도시하는 가변 콘덴서 C2_P는, 도 10의 (a)에 도시하는 가변 콘덴서 C1_P와 마찬가지의 구성을 갖고 있고, 제어 신호 CONT_C2<n:0>(=CONT_C2<0> 내지 CONT_C2<n>)에 의해 가변 콘덴서 C2_P 전체의 용량 C2를 조정 가능하게 구성된다.
도 10의 (c)에 도시하는 가변 콘덴서 C1_N은, 도 10의 (a)에 도시하는 가변 콘덴서 C1_P와 마찬가지의 구성을 갖고 있고, 제어 신호 CONT_C1<n:0>에 의해 가변 콘덴서 C1_P 전체의 용량 C1을 조정 가능하게 구성된다.
도 10의 (d)에 도시하는 가변 콘덴서 C2_N은, 도 10의 (b)에 도시하는 가변 콘덴서 C2_P와 마찬가지의 구성을 갖고 있고, 제어 신호 CONT_C2<n:0>에 의해 가변 콘덴서 C2_N 전체의 용량 C1을 조정 가능하게 구성된다.
RFIC(100)는, 도 11에 도시하는 바와 같이, 중앙 처리 장치(CPU:Central Processing Unit)를 갖는다. 도 10의 (a), (b)에서 각각 도시된 제어 신호 CONT_C1<n:0>, CONT_C2<n:0>은, CPU로부터 송신된다. CPU는, 구체적으로는, RFIC(100)의 외부에 설치된 외부 기억 소자(비휘발성 메모리로 구성됨)에 미리 저장된 프로그램을 판독하여 실행함으로써, 제어 신호 CONT_C1<n:0> 및 CONT_C2<n:0>을 생성할 수 있다. 또한, CPU는, 기동시의 RFIC(100) 내의 초기 설정을 포함하고, RFIC(100)의 송신 동작 및 수신 동작에 필요한 제어를 행한다. 제어 신호 CONT_C1<n:0>, CONT_C2<n:0>은, 그 초기 설정의 처리의 일부에서 생성된다.
이와 같이, 도 8에 도시하는 필터 회로(180)에 있어서, 가변 콘덴서 C1_P, C1_N의 용량 C1은 CPU로부터 공급되는 제어 신호 CONT_C1<n:0>에 의해 조정되고, 가변 콘덴서 C2_P, C2_N의 용량 C2는 CPU로부터 공급되는 제어 신호 CONT_C2<n:0>에 의해 조정된다.
RFIC(100)(도 1)의 제품 출하 전에, 도시하지 않은 튜닝 회로에 의해 필터 회로(180)의 주파수 특성이 튜닝된다. 이 튜닝은, RFIC(100)가 탑재되는 무선 통신 기기가 대응하는 복수의 동작 밴드의 각각에 대하여 행해진다. 동작 밴드마다, 피크 주파수 fpeak 및 노치 주파수 fnotch의 주파수비가 3이 되도록, 가변 콘덴서 C1, C2의 용량이 결정된다.
도 12는, 도 8에 도시하는 필터 회로(180)의 주파수 특성의 튜닝 동작을 도시하는 흐름도이다.
도 12를 참조하여, 스텝 S01에서는, 주파수 특성의 튜닝을 행하는 동작 밴드 및 그 동작 밴드에 있어서의 희망파의 주파수가 결정된다. 이 결정된 희망파의 주파수를 3배로 한 것이 3차 고조파의 주파수가 된다.
그리고, 결정된 희망파에 대응하는 송신 RF 신호가 생성되어 필터 회로(180)에 입력된다. 필터 회로(180)를 통과한 송신 RF 신호에 기초하여 가변 콘덴서 C1, C2의 용량이 조정된다.
구체적으로는, 최초로 스텝 S02에 의해, 송신 RF 신호에 포함되는 3차 고조파의 크기가 최소가 되도록, 가변 콘덴서 C1의 용량이 선택된다. 다음에, 이 선택된 가변 콘덴서 C1의 용량에 따라서, 송신 RF 신호에 포함되는 희망파의 크기가 최대가 되도록, 가변 콘덴서 C2의 용량이 선택된다.
가변 콘덴서 C1, C2의 용량이 선택되면, 스텝 S04로 진행하고, 튜닝을 행해야 할 동작 밴드가 별도로 있는지 여부가 판단된다. 튜닝을 행해야 할 동작 밴드가 별도로 있는 경우(스텝 S04에 있어서 "예"), 그 동작 밴드에 대하여 스텝 S01 내지 S03의 처리가 행해지고, 가변 콘덴서 C1, C2의 용량이 선택된다. 그리고, 모든 동작 밴드에 대하여 튜닝이 행해지면(스텝 S04에 있어서 "아니오"), 동작이 종료된다.
이와 같이 하여, 동작 밴드마다, 주파수비가 3이 되도록, 가변 콘덴서 C1, C2의 용량이 선택된다. 선택된 가변 콘덴서 C1, C2의 용량은 동작 밴드와 대응지어지고, 그 용량값을 특정하는 값이 프로그램으로서 외부 기억 소자(도 11)에 저장된다. CPU는 RFIC(100)가 기동하였을 때에, 사용하는 동작 밴드에 대응하는 값을 외부 기억 소자(비휘발성 메모리)로부터 판독하고, RFIC(100) 내의 소정의 레지스터에 설정함으로써, 제어 신호 CONT_C1<n:0>, CONT_C2<n:0>을 생성한다.
이와 같이, 제품 출하 후의 사용 단계에 있어서, CPU는, 사용하는 동작 밴드에 대응하는 프로그램을 외부 기억 소자로부터 판독하고, 그 판독한 프로그램으로 지정된 용량에 기초하여 제어 신호 CONT_C1<n:0>, CONT_C2<n:0>을 생성한다. 이 생성된 제어 신호에 응답하여 스위칭 소자 SW0 내지 SWn이 온/오프됨으로써, 가변 콘덴서 C1, C2의 용량은 동작 밴드에서 주파수비 3을 실현하는 데 최적인 값으로 조정된다.
(제1 실시 형태의 작용 효과)
이하, 도 13 내지 도 15를 참조하여, 제1 실시 형태에 의한 필터 회로의 주파수 특성을 해석한 시뮬레이션 결과에 대해서 설명한다.
도 13에 시뮬레이션 조건을 도시한다. 가변 콘덴서 C1, C2의 용량을 각각 변화시키면서 필터 회로의 주파수 특성의 시뮬레이션을 행하였다. 도 14는, 필터 회로의 주파수비 및 피크 주파수 fpeak의 관계의 시뮬레이션 결과이다. 도 14에서는, 가변 콘덴서 C2의 각 용량에 대해서, 가변 콘덴서 C1의 용량을 변화시켰을 때의 피크 주파수 fpeak 및 주파수비의 변화가 나타내어진다. 또한, 주파수비의 허용 범위(예를 들어 3±10％로 함)가 더불어 나타내어진다.
도 14를 참조하여, 가변 콘덴서 C2의 용량이 0pF일 때, 즉 가변 콘덴서 C2를 설치하지 않을 때, 주파수비가 허용 범위 내가 되는 피크 주파수 fpeak의 주파수 범위는, 1.82㎓ 내지 1.95㎓가 된다(도면 중의 범위 FR1에 상당). 그리고, 가변 콘덴서 C2의 용량을 서서히 증가시킴으로써 피크 주파수 fpeak의 주파수 범위는 저주파수측으로 이동한다. 가변 콘덴서 C2의 용량을 1.5pF까지 증가시킨 경우, 피크 주파수 fpeak의 주파수 범위는 1.4㎓ 내지 1.95㎓가 되고, 가변 콘덴서 C2를 설치하지 않는 경우의 주파수 범위의 약 4배로 확대한다. 이와 같이, 가변 콘덴서 C2의 용량을 변화시킴으로써, 넓은 주파수 범위에 걸쳐서 주파수비를 허용 범위 내에 넣을 수 있다.
도 15는, 전자계 시뮬레이터에 의한 필터 회로(180)의 입력 임피던스 Zin의 시뮬레이션 결과이다. 전자계 시뮬레이터에 의해 도 9에 도시한 차동 인덕터를 전자계 해석하고, 모델화를 행하였다. 이 모델에 있어서 가변 콘덴서 C1, C2의 용량을 변화시키고 있다.
도면 중의 실선 k1은, 가변 콘덴서 C1, C2를 각각 1.8pF, 0pF로 하였을 때의 입력 임피던스 Zin의 시뮬레이션 결과이다. 실선 k2는, 가변 콘덴서 C1, C2를 각각 3.2pF, 2.3pF로 하였을 때의 입력 임피던스 Zin의 시뮬레이션 결과이다. 가변 콘덴서 C1, C2의 용량을 변화시킴으로써, 주파수비 3을 유지한 상태로 피크 주파수 fpeak 및 노치 주파수 fnotch가 변화하고 있는 것을 알 수 있다.
이와 같이, 제1 실시 형태에 의한 필터 회로에 따르면, 피크 주파수 및 노치 주파수를 노치 필터에 포함되는 2개의 가변 콘덴서 C1, C2를 이용해서 독립적으로 조정할 수 있으므로, 광대역에 걸쳐서 주파수비 3을 실현할 수 있다. 따라서, 제1 실시 형태에 의한 필터 회로는, 저왜곡 특성 및 멀티 밴드 동작이 요구되는 LTE 대응의 RFIC에 적절하게 사용할 수 있다.
<제2 실시 형태>
도 16은, 제2 실시 형태에 의한 필터 회로의 구성을 도시하는 회로도이다. 도 16에서는, 싱글 엔드 방식의 필터 회로를 예시한다.
도 16을 참조하여, 제2 실시 형태에 의한 필터 회로는, 도 3의 (b)에 도시하는 이상적인 노치 필터에 있어서, 인덕터 L2를 가변 인덕터로 구성한 것이다. 이하의 설명에서는, 인덕터 L2를 가변 인덕터 L2로 표기한다.
도 16에 도시하는 노치 필터에 있어서, 가변 인덕터 L2의 인덕턴스를 L2로 하고, 인덕터 L1의 인덕턴스를 L1로 하고, 가변 콘덴서 C1의 용량을 C1로 하고, 신호선의 기생 용량을 CL로 하면, 피크 주파수 fpeak 및 노치 주파수 fnotch는, 각각, 수학식 8, 수학식 9로 주어진다.
Figure pat00008
Figure pat00009
피크 주파수 fpeak는, 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스 L2에 따라서 변화한다. 또한, 노치 주파수 fnotch는, 가변 콘덴서 C1의 용량 C1 및 가변 인덕터 L2의 인덕턴스 L2에 따라서 변화한다. 제1 실시 형태에 의한 필터 회로(180)와는 다르고, 피크 주파수 fpeak 및 노치 주파수 fnotch가 함께 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스에 의존한다. 단, 일반적으로 신호선의 기생 용량 CL은 가변 콘덴서 C1에 비해 용량이 충분히 크므로(CL≫C1), 가변 콘덴서 C1의 용량이 피크 주파수 fpeak에 미치는 영향도는 작다. 따라서, 피크 주파수 fpeak는 실질적으로 가변 인덕터 L2의 인덕터에 의해 결정된다. 이에 의해, 피크 주파수 fpeak 및 노치 주파수 fnotch는, 가변 콘덴서 C1 및 가변 인덕터 L2를 이용해서 서로 독립적으로 조정할 수 있다.
다음에, 도 17 내지 도 19를 참조하여, RFIC(100)(도 1)에 탑재되는 차동 방식의 필터 회로의 구성의 일례에 대해서 설명한다.
도 17은, 제2 실시 형태에 의한 필터 회로(180A)의 구성의 일례를 나타내는 회로도이다. 제2 실시 형태에 의한 필터 회로(180A)는, 도 1에 도시하는 필터 회로(180)와 마찬가지로, QMOD(154)와 PGA(152) 사이에 설치된다. 필터 회로(180A)는 노치 필터에 의해 구성된다. 필터 회로(180A)의 한 쌍의 입력 단자 IN_P, IN_N 중, 플러스측의 입력 단자 IN_P는 차동 신호인 송신 RF 신호 중 플러스측 신호를 받고, 마이너스측의 입력 단자 IN_N은 송신 RF 신호 중 마이너스측 신호를 받는다.
도 17을 참조하여, 필터 회로(180A)는 4개의 인덕터 L1_P, L2_P, L2_N, L1_N과, 2개의 가변 콘덴서 C1_P, C1_N을 포함한다. 필터 회로(180A)는 인덕터 L2# 및 스위치 SW1, SW2_P, SW2_N을 더 포함한다.
4개의 인덕터 L1_P, L2_P, L2_N, L1_N은, 입력 단자 IN_P 및 입력 단자 IN_N 사이에 이 순서로 직렬로 접속된다. 인덕터 L1_P 및 L1_N은 차동 결합되어 차동 인덕터를 구성한다. 마찬가지로 하여 인덕터 L2_P 및 L2_N도 차동 인덕터를 구성한다.
인덕터 L1_P 및 L2_P의 접속점 np2는 플러스측의 출력 단자 OUT_P에 접속된다. 플러스측의 출력 단자 OUT_P 및 접지선 사이에는 가변 콘덴서 C1_P가 접속된다.
인덕터 L1_N 및 L2_N의 접속점 nn2는 마이너스측의 출력 단자 OUT_N에 접속된다. 마이너스측의 출력 단자 OUT_N 및 접지선 사이에는 가변 콘덴서 C1_N이 접속된다.
스위치 SW1은, 인덕터 L2_P 및 인덕터 L2_N 사이에 접속된다. 스위치 SW2_P, 인덕터 L2# 및 스위치 SW2_N은 인덕터 L2_P 및 인덕터 L2_N 사이에 이 순서로 직렬로 접속된다. 스위치 SW1과 스위치 SW2_P, SW2_N는 CPU(도 11)로부터 공급되는 제어 신호 CONT_L2에 응답하여 상보적으로 온/오프된다. 구체적으로는, 스위치 SW1이 온되고, 또한, 스위치 SW2_P, SW2_P가 오프됨으로써, 인덕터 L2_P, L2_N이 직결된다. 이 경우, 인덕터 L2_P, L2_N의 접속 노드가 고주파적으로 접지된다.
이에 대하여, 스위치 SW1이 오프되고, 또한, 스위치 SW2_P, SW2_N이 온되면, 인덕터 L2_P와 인덕터 L2_N 사이에 인덕터 L2#이 접속된다. 이 경우, 인덕터 L2#의 중간점이 고주파적으로 접지된다.
필터 회로(180A)에 입력되는 차동 신호 중 플러스측 신호는, 인덕터 L1_P, L2_P 및 가변 콘덴서 C1_P로 이루어지는 노치 필터에 입력된다. 한편, 필터 회로(180A)에 입력되는 차동 신호 중 마이너스측 신호는, 인덕터 L1_N, L2_N 및 가변 콘덴서 C1_N으로 이루어지는 노치 필터에 입력된다. 제2 실시 형태에서는, 스위치 SW1, SW2_P, SW_N에 의해 인덕턴스 L2#의 접속/차단을 절환함으로써, 실질적으로 인덕턴스 L2_P, L2_N의 인덕턴스를 변화시킬 수 있다.
이와 같은 구성으로 함으로써, 각 노치 필터의 피크 주파수 fpeak 및 노치 주파수 fnotch는, 대응하는 가변 콘덴서 C1 및 가변 인덕터 L2를 이용해서 독립적으로 조정 가능하다. 또한, 도시는 생략하지만, 스위치 SW2_P, 인덕턴스 L2# 및 스위치 SW2_N의 직렬 회로를, 인덕턴스 L2_P 및 L2_N 사이에 복수개 병렬로 접속시킨 구성으로 함으로써, 인덕턴스 L2_P, L2_N의 인덕턴스의 가변 범위를 확장시킬 수 있다.
도 18은, 도 17에 도시한 필터 회로(180A)의 구성의 일례를 나타내는 평면도이다. 도 18에 도시하는 필터 회로(180A)는, 도 9에 도시하는 필터 회로(180)에 대하여, 가변 콘덴서 C2_P, C2_N 대신에, 스위치 SW1, SW2_P, SW2_N 및 인덕터 L2#을 더 설치한 것이다. 가변 콘덴서 C1_P, C1_N의 구성은, 도 10의 (a), (c)와 마찬가지이므로, 상세한 설명은 반복하지 않는다.
인덕터 L2#은, 4개의 인덕터 L1_P, L1_N, L2_P, L2_N과 동일한 금속 배선 MN-1을 이용해서 형성된다. 인덕터 L2#은, 인덕터 L2_P, L2_N의 외주를 둘러싸도록 배치된다. 인덕터 L2#과 인덕터 L2_P, L2_N의 접속/차단은, 스위치 SW1, SW2_P, SW_N에 의해 절환된다. 스위치 SW1, SW2_P, SW2_N은, 일례로서 MOS 트랜지스터가 적용된다. 스위칭 소자 SW1, SW2_P, SW2_N은, 각각, 도시하지 않은 RFIC(100)의 CPU(도 11)로부터 송신되는 제어 신호 CONT_L2에 응답하여 온/오프된다. 이와 같이, 인덕턴스 L2_P, L2_N과 인덕턴스 L2#의 접속/차단은 제어 신호 CONT_L2에 의해 제어 가능하므로, 제어 신호 CONT_L2에 의해 인덕턴스 L2_P, L2_N의 인덕턴스를 조정할 수 있다.
제어 신호 CONT_L2는 제어 신호 CONT_C1<n:0>과 마찬가지로, CPU가 외부 기억 소자에 미리 저장된 프로그램을 판독함으로써 생성할 수 있다. 구체적으로는, RFIC(100)(도 1)의 제품 출하 전에, 도시하지 않은 튜닝 회로에 의해 필터 회로(180A)의 주파수 특성이 튜닝된다. 이 튜닝은, RFIC(100)가 탑재되는 무선 통신 기기가 대응하는 복수의 동작 밴드의 각각에 대하여 행해진다. 동작 밴드마다, 피크 주파수 fpeak 및 노치 주파수 fnotch의 주파수비가 3이 되도록, 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스가 조정된다.
도 19는, 도 17에 도시하는 필터 회로(180A)의 주파수 특성의 튜닝 동작을 도시하는 흐름도이다.
도 19를 참조하여, 스텝 S01에서는, 주파수 특성의 튜닝을 행하는 동작 밴드 및 그 동작 밴드에 있어서의 희망파의 주파수가 결정된다. 이 결정된 희망파의 주파수를 3배로 한 것이 3차 고조파의 주파수가 된다.
그리고, 결정된 희망파에 대응하는 송신 RF 신호가 생성되어 필터 회로(180A)에 입력된다. 필터 회로(180A)를 통과한 송신 RF 신호에 기초하여 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스가 조정된다.
구체적으로는, 최초로 스텝 S021에 의해, 송신 RF 신호에 포함되는 희망파의 크기가 최대가 되도록, 가변 인덕터 L2의 인덕턴스가 선택된다. 다음에, 스텝 S031에 의해, 이 선택된 가변 인덕터 L2의 인덕턴스를 사용하여, 송신 RF 신호에 포함되는 3차 고조파의 크기가 최소가 되도록 가변 콘덴서 C1의 용량이 선택된다.
가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스가 선택되면, 스텝 S04로 진행하고, 튜닝을 행해야 할 동작 밴드가 별도로 있는지 여부가 판단된다. 튜닝을 행해야 할 동작 밴드가 별도로 있는 경우(스텝 S04에 있어서 "예"), 그 동작 밴드에 대하여 스텝 S01 내지 S03의 처리가 행해지고, 가변 콘덴서 C1, C2의 용량이 선택된다. 그리고, 모든 동작 밴드에 대하여 튜닝이 행해지면(스텝 S04에 있어서 "아니오"), 동작이 종료된다.
이와 같이 하여, 동작 밴드마다, 주파수비가 3이 되도록, 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스가 선택된다. 선택된 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스는 동작 밴드와 대응지어져, 프로그램으로서 외부 기억 소자(도 11)에 저장된다.
이와 같은 구성으로 함으로써, 제품 출하 후의 사용 단계에 있어서, CPU는, 사용하는 동작 밴드에 대응하는 프로그램을 외부 기억 소자로부터 판독하고, 그 판독한 프로그램으로 지정된 용량 및 인덕턴스에 기초하여 제어 신호 CONT_C1<n:0>, CONT_L2를 생성한다. 이들의 생성된 제어 신호에 응답하여 스위칭 소자 SW0 내지 SWn, SW1, SW2_P, SW2_N이 온/오프됨으로써, 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스는 동작 밴드에서 주파수비 3을 실현하는 데 최적인 값으로 조정된다.
(제2 실시 형태의 작용 효과)
이하, 도 20 내지 도 22를 참조하여, 제2 실시 형태에 의한 필터 회로의 주파수 특성을 해석한 시뮬레이션 결과에 대해서 설명한다.
도 20에 시뮬레이션 조건을 도시한다. 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스를 각각 변화시키면서 필터 회로의 주파수 특성의 시뮬레이션을 행하였다. 도 21은 필터 회로의 주파수비 및 피크 주파수 fpeak의 관계의 시뮬레이션 결과이다. 도 21에서는, 가변 인덕터 L2의 각 인덕턴스에 대해서, 가변 콘덴서 C1의 용량을 변화시켰을 때의 피크 주파수 fpeak 및 주파수비의 변화가 나타내어진다. 또한, 주파수비의 허용 범위(예를 들어 3±10％로 함)가 더불어 나타내어진다.
도 21을 참조하여, 가변 인덕터 L2의 인덕턴스가 1.8nH일 때, 주파수비가 허용 범위 내가 되는 피크 주파수 fpeak의 주파수 범위는, 1.82㎓ 내지 1.95㎓가 된다(도면 중의 범위 FR3에 상당). 그리고, 가변 인덕터 L2의 인덕턴스를 서서히 증가시킴으로써 피크 주파수 fpeak의 주파수 범위는 저주파수측으로 이동한다. 가변 인덕터 L2의 인덕턴스를 2.8nH까지 증가시킨 경우, 피크 주파수 fpeak의 주파수 범위는 1.4㎓ 내지 1.95㎓가 되고, 가변 인덕터 L2가 1.8nH로 한 경우의 주파수 범위의 약 4배로 확대한다. 이와 같이, 가변 인덕터 L2의 인덕터를 변화시킴으로써, 넓은 주파수 범위에 걸쳐서 주파수비를 허용 범위 내에 넣을 수 있다.
도 22는, 전자계 시뮬레이터에 의한 필터 회로(180A)의 입력 임피던스 Zin의 시뮬레이션 결과이다. 전자계 시뮬레이터에 의해 도 18에 도시한 차동 인덕터를 전자계 해석하고, 모델화를 행하였다. 이 모델에 있어서 가변 콘덴서 C1 및 가변 인덕터 L2의 인덕터를 변화시키고 있다.
도면 중의 실선 k3은 가변 콘덴서 C1을 1.8pF로 하고, 스위치 SW1을 온(스위치 SW2_P, SW2_N을 오프)으로 하였을 때의 입력 임피던스 Zin의 시뮬레이션 결과이다. 실선 k4는 가변 콘덴서 C1을 2.9pF로 하고, 스위치 SW2_P, SW2_N을 온(스위치 SW1을 오프)으로 하였을 때의 입력 임피던스 Zin의 시뮬레이션 결과이다. 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스를 변화시킴으로써, 주파수비 3을 유지한 상태로 피크 주파수 fpeak 및 노치 주파수 fnotch가 변화하고 있는 것을 알 수 있다.
이와 같이, 제2 실시 형태에 의한 필터 회로에 따르면, 피크 주파수 및 노치 주파수를 노치 필터에 포함되는 가변 콘덴서 C1 및 가변 인덕터 L2를 이용해서 독립적으로 조정할 수 있으므로, 광대역에 걸쳐서 주파수비 3을 실현할 수 있다. 따라서, 제2 실시 형태에 의한 필터 회로는 저왜곡 특성 및 멀티 밴드 동작이 요구되는 LTE 대응의 RFIC에 적절하게 사용할 수 있다.
<제3 실시 형태>
도 23은, 제3 실시 형태에 의한 필터 회로의 구성을 도시하는 회로도이다. 도 23에서는, 싱글 엔드 방식의 필터 회로를 예시한다.
도 23을 참조하여, 제3 실시 형태에 의한 필터 회로는, 도 3의 (b)에 도시하는 이상적인 노치 필터에 있어서, 인덕터 L1을 가변 인덕터로 구성한 것이다. 이하의 설명에서는, 인덕터 L1을 가변 인덕터 L1로 표기한다.
도 23에 도시하는 노치 필터에 있어서, 가변 인덕터 L1의 인덕턴스를 L1로 하고, 인덕터 L2의 인덕턴스를 L2로 하고, 가변 콘덴서 C1의 용량을 C1로 하고, 신호선의 기생 용량을 CL로 하면, 피크 주파수 fpeak 및 노치 주파수 fnotch는, 각각, 수학식 10, 수학식 11로 주어진다. 또한, 수학식 10, 수학식 11은 상기한 수학식 8, 수학식 9와 각각 동일하다.
Figure pat00010
Figure pat00011
피크 주파수 fpeak는, 가변 콘덴서 C1의 용량 C1 및 가변 인덕터 L1의 인덕턴스 L1에 따라서 변화한다. 또한, 노치 주파수 fnotch는, 가변 콘덴서 C1의 용량 C1 및 가변 인덕터 L1의 인덕턴스 L1에 따라서 변화한다. 제1 실시 형태에 의한 필터 회로(180)와는 다르고, 피크 주파수 fpeak 및 노치 주파수 fnotch가 함께 가변 콘덴서 C1의 용량 및 가변 인덕터 L1의 인덕턴스에 의존한다. 단, 상술한 바와 같이 가변 콘덴서 C1의 용량이 피크 주파수 fpeak에 미치는 영향도는 작으므로, 피크 주파수 fpeak는 실질적으로 가변 인덕터 L1의 인덕터에 의해 결정된다. 이에 의해, 피크 주파수 fpeak 및 노치 주파수 fnotch는, 가변 콘덴서 C1 및 가변 인덕터 L1을 이용해서 서로 독립적으로 조정할 수 있다.
도 24는, RFIC(100)(도 1)에 탑재되는 차동 방식의 필터 회로(180B)의 구성의 일례를 나타내는 회로도이다. 제3 실시 형태에 의한 필터 회로(180B)는, 도 1에 도시하는 필터 회로(180)와 마찬가지로, QMOD(154)와 PGA(152) 사이에 설치된다.
제3 실시 형태에 의한 필터 회로(180B)는 노치 필터에 의해 구성된다. 필터 회로(180B)의 한 쌍의 입력 단자 IN_P, IN_N 중, 플러스측의 입력 단자 IN_P는 차동 신호인 송신 RF 신호 중 플러스측 신호를 받고, 마이너스측의 입력 단자 IN_N은 송신 RF 신호 중 마이너스측 신호를 받는다.
도 24를 참조하여, 필터 회로(180B)는 4개의 인덕터 L1_P, L2_P, L2_N, L1_N과, 2개의 가변 콘덴서 C1_P, C1_N을 포함한다. 필터 회로(180B)는 인덕터 L1_P#, L1_N# 및 스위치 SW3_P, SW3_N, SW4_P, SW4_N, SW5_P, SW5_N을 더 포함한다.
4개의 인덕터 L1_P, L2_P, L2_N, L1_N은, 입력 단자 IN_P 및 입력 단자 IN_N 사이에 이 순서로 직렬로 접속된다. 인덕터 L1_P 및 L1_N은 차동 결합되어 차동 인덕터를 구성한다. 마찬가지로 하여 인덕터 L2_P 및 L2_N도 차동 인덕터를 구성한다.
인덕터 L1_P 및 L2_P의 접속점 np2는 플러스측의 출력 단자 OUT_P에 접속된다. 플러스측의 출력 단자 OUT_P 및 접지선 사이에는 가변 콘덴서 C1_P가 접속된다.
인덕터 L1_N 및 L2_N의 접속점 nn2는 마이너스측의 출력 단자 OUT_N에 접속된다. 마이너스측의 출력 단자 OUT_N 및 접지선 사이에는 가변 콘덴서 C1_N이 접속된다.
스위치 SW3_P는 인덕터 L1_P 및 인덕터 L2_P 사이에 접속된다. 스위치 SW4_P, 인덕터 L1_P# 및 스위치 SW5_P는 인덕터 L1_P 및 인덕터 L2_P 사이에 이 순서로 직렬로 접속된다. 스위치 SW3_P와 스위치 SW4_P, SW5_P는 CPU(도 11)로부터 공급되는 제어 신호 CONT_L1에 응답하여 상보적으로 온/오프된다. 구체적으로는, 스위치 SW3_P가 온되고, 또한, 스위치 SW4_P, SW5_P가 오프됨으로써, 인덕터 L1_P, L2_P가 직결된다.
이에 대하여, 스위치 SW3_P가 오프되고, 또한, 스위치 SW4_P, SW5_P가 온되면, 인덕터 L1_P와 인덕터 L2_P 사이에 인덕터 L1_P#이 접속된다. 이와 같이, 제어 신호 CONT_L1에 따라서 스위치 SW3_P, SW4_P, SW5_P가 온/오프함으로써, 인덕턴스 L1_P#의 접속/차단이 절환된다.
스위치 SW3_N은 인덕터 L1_N 및 인덕터 L2_N 사이에 접속된다. 스위치 SW4_N, 인덕터 L1_N# 및 스위치 SW5_N은 인덕터 L1_N 및 인덕터 L2_N 사이에 이 순서로 직렬로 접속된다. 스위치 SW3_N과 스위치 SW4_N, SW5_N은 CPU(도 11)로부터 공급되는 제어 신호 CONT_L1에 응답하여 상보적으로 온/오프된다. 구체적으로는, 스위치 SW3_N이 온되고, 또한, 스위치 SW4_N, SW5_N이 오프됨으로써, 인덕터 L1_N, L2_N이 직결된다.
이에 대해, 스위치 SW3_N이 오프되고, 또한, 스위치 SW4_N, SW5_N이 온되면, 인덕터 L1_N과 인덕터 L2_N 사이에 인덕터 L1_N#이 접속된다. 이와 같이, 제어 신호 CONT_L1에 따라서 스위치 SW3_N, SW4_N, SW5_N이 온/오프함으로써, 인덕턴스 L1_N#의 접속/차단이 절환된다.
필터 회로(180B)에 입력되는 차동 신호 중 플러스측 신호는, 인덕터 L1_P, L2_P 및 가변 콘덴서 C1_P로 이루어지는 노치 필터에 입력된다. 한편, 필터 회로(180B)에 입력되는 차동 신호 중 마이너스측 신호는, 인덕터 L1_N, L2_N 및 가변 콘덴서 C1_N으로 이루어지는 노치 필터에 입력된다. 제3 실시 형태에서는, 제어 신호 CONT_L1에 따라서 인덕턴스 L1_P#, L1_N#의 접속/차단을 절환함으로써, 실질적으로 인덕턴스 L1_P, L1_N의 인덕턴스를 변화시킬 수 있다.
이와 같은 구성으로 함으로써, 각 노치 필터의 피크 주파수 fpeak 및 노치 주파수 fnotch는, 대응하는 가변 콘덴서 C1 및 가변 인덕터 L1을 이용해서 독립적으로 조정 가능하다. 또한, 도시는 생략하지만, 스위치 SW4_P, 인덕턴스 L1_P# 및 스위치 SW5_P의 직렬 회로를, 인덕턴스 L1_P 및 L2_P 사이에 복수개 병렬로 접속시킨 구성으로 함으로써, 인덕턴스 L1_P의 인덕턴스의 가변 범위를 확장시킬 수 있다. 마찬가지로, 스위치 SW4_N, 인덕턴스 L1_N# 및 스위치 SW5_N의 직렬 회로를, 인덕턴스 L1_N 및 L2_N 사이에 복수개 병렬로 접속시킨 구성으로 함으로써, 인덕턴스 L1_N의 인덕턴스의 가변 범위를 확장시킬 수 있다.
제어 신호 CONT_L1은 제어 신호 CONT_C1<n:0>와 마찬가지로, CPU가 외부 기억 소자에 미리 저장된 프로그램을 판독함으로써 생성할 수 있다. 구체적으로는, RFIC(100)(도 1)의 제품 출하 전에, 도시하지 않은 튜닝 회로에 의해 필터 회로(180B)의 주파수 특성이 튜닝된다. 이 튜닝은 RFIC(100)가 탑재되는 무선 통신 기기가 대응하는 복수의 동작 밴드의 각각에 대하여 행해진다. 동작 밴드마다, 피크 주파수 fpeak 및 노치 주파수 fnotch의 주파수비가 3이 되도록, 가변 콘덴서 C1의 용량 및 가변 인덕터 L1의 인덕턴스가 조정된다.
도 25는, 도 24에 도시하는 필터 회로(180B)의 주파수 특성의 튜닝 동작을 도시하는 흐름도이다.
도 25를 참조하여, 스텝 S01에서는, 주파수 특성의 튜닝을 행하는 동작 밴드 및 그 동작 밴드에 있어서의 희망파의 주파수가 결정된다. 이 결정된 희망파의 주파수를 3배로 한 것이 3차 고조파의 주파수가 된다.
그리고, 결정된 희망파에 대응하는 송신 RF 신호가 생성되어 필터 회로(180B)에 입력된다. 필터 회로(180B)를 통과한 송신 RF 신호에 기초하여 가변 콘덴서 C1의 용량 및 가변 인덕터 L1의 인덕턴스가 조정된다.
구체적으로는, 최초로 스텝 S022에 의해, 송신 RF 신호에 포함되는 희망파의 크기가 최대가 되도록, 가변 인덕터 L1의 인덕턴스가 선택된다. 다음에, 스텝 S032에 의해, 이 선택된 가변 인덕터 L1의 인덕턴스를 사용하여, 송신 RF 신호에 포함되는 3차 고조파의 크기가 최소가 되도록 가변 콘덴서 C1의 용량이 선택된다.
가변 콘덴서 C1의 용량 및 가변 인덕터 L1의 인덕턴스가 선택되면, 스텝 S04로 진행하고, 튜닝을 행해야 할 동작 밴드가 별도로 있는지 여부가 판단된다. 튜닝을 행해야 할 동작 밴드가 별도로 있는 경우(스텝 S04에 있어서 "예"), 그 동작 밴드에 대하여 스텝 S01 내지 S032의 처리가 행해지고, 가변 콘덴서 C1의 용량 및 가변 인덕터 L1의 인덕턴스가 선택된다. 그리고, 모든 동작 밴드에 대하여 튜닝이 행해지면(스텝 S04에 있어서 "아니오"), 동작이 종료된다.
이와 같이 하여, 동작 밴드마다, 주파수비가 3이 되도록, 가변 콘덴서 C1의 용량 및 가변 인덕터 L1의 인덕턴스가 선택된다. 선택된 가변 콘덴서 C1의 용량 및 가변 인덕터 L2의 인덕턴스는 동작 밴드와 대응지어져, 프로그램으로서 외부 기억 소자(도 11)에 저장된다.
이와 같은 구성으로 함으로써, 제품 출하 후의 사용 단계에 있어서, CPU는, 사용하는 동작 밴드에 대응하는 프로그램을 외부 기억 소자로부터 판독하고, 그 판독한 프로그램으로 지정된 용량에 기초하여 제어 신호 CONT_C1<n:0>, CONT_L1을 생성한다. 이들의 생성된 제어 신호에 응답하여 스위칭 소자 SW0 내지 SWn, SW3_P, SW3_N, SW4_P, SW4_N, SW5_P, SW5_N이 온/오프됨으로써, 가변 콘덴서 C1의 용량 및 가변 인덕터 L1의 인덕턴스는 동작 밴드에서 주파수비 3을 실현하는 데 최적인 값으로 조정된다.
(제3 실시 형태의 작용 효과)
이하, 도 26 및 도 27을 참조하여, 제3 실시 형태에 의한 필터 회로의 주파수 특성을 해석한 시뮬레이션 결과에 대해서 설명한다.
도 26에 시뮬레이션 조건을 도시한다. 가변 인덕터 L1의 인덕턴스를 변화시키면서 필터 회로의 주파수 특성의 시뮬레이션을 행하였다. 도 27은 필터 회로의 주파수비 및 피크 주파수 fpeak의 관계의 시뮬레이션 결과이다. 도 27에서는, 가변 인덕터 L1의 인덕턴스를 변화시켰을 때의 피크 주파수 fpeak 및 주파수비의 변화가 나타내어진다. 또한, 비교예로서, 인덕터 L1의 인덕턴스를 고정값으로 하고, 가변 콘덴서 C1의 용량만을 변화시켰을 때의 필터 회로의 주파수비 및 피크 주파수 fpeak의 관계의 시뮬레이션 결과를 더불어 나타낸다.
도 27을 참조하여, 가변 인덕터 L1의 인덕턴스가 1.5nH일 때, 주파수비가 허용 범위 내가 되는 피크 주파수 fpeak의 주파수 범위는, 1.82㎓ 내지 1.95㎓가 된다(도면 중의 범위 FR5에 상당). 한편, 가변 인덕터 L1의 인덕턴스를 변화시킴으로써 피크 주파수 fpeak의 주파수 범위는 고주파측 및 저주파수측으로 확장된다. 가변 인덕터 L1의 인덕턴스를 3.0nH까지 증가시킨 경우, 피크 주파수 fpeak의 주파수 범위는 1.7㎓ 내지 2.0㎓가 되고, 가변 인덕터 L1을 1.5nH로 한 경우의 주파수 범위의 약 4배로 확대한다. 이와 같이, 가변 인덕터 L1의 인덕터를 변화시킴으로써, 넓은 주파수 범위에 걸쳐서 주파수비를 허용 범위 내에 넣을 수 있다.
이와 같이, 제3 실시 형태에 의한 필터 회로에 따르면, 피크 주파수 및 노치 주파수를 노치 필터에 포함되는 가변 콘덴서 C1 및 가변 인덕터 L1을 이용해서 독립적으로 조정할 수 있으므로, 광대역에 걸쳐서 주파수비 3을 실현할 수 있다. 따라서, 제3 실시 형태에 의한 필터 회로는 저왜곡 특성 및 멀티 밴드 동작이 요구되는 LTE 대응의 RFIC에 적절하게 사용할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.
또한, 제1 실시 형태 내지 제3 실시 형태에서는, RFIC(100)의 송신부(TX)(도 1)에 설치되는 필터 회로의 구성에 대해서 예시하였지만, 수신부(RX)에 설치되는 필터 회로에도 본원 발명을 적용하는 것이 가능하다.
또한, 제1 실시 형태에서는 가변 콘덴서 C1, C2를 포함하는 필터 회로의 구성을 설명하고, 제2 실시 형태, 제3 실시 형태에서는 가변 인덕터 L1(또는 L2)을 포함하는 필터 회로의 구성을 설명하였지만, 일반적으로, 가변 콘덴서의 용량의 조정은 가변 인덕터의 인덕턴스의 조정과 비교해서 설계 및 실현이 용이하므로, 제1 실시 형태가 실용성의 점에서 우수하다고 말할 수 있다.
100 : RFIC
102 : LNA
104 : Down Converter
106, 156 : DIV
108, 158 : LO
110A, 110B, 160A, 160 : BLPF
114A, 114B : ADC
150 : IF
152 : PGA
154 : QMOD
164A, 164B : DAC
170 : 디지털 회로
172 : 송신용 Balun
180, 180A, 180B : 필터 회로
200 : FEM
210 : 안테나
212 : 수신용 Balun
214 : HPA
300 : 베이스 밴드 회로
C1, C2 : 가변 콘덴서
L1, L2 : 인덕터

Claims (17)

  1. 입력되는 고주파 신호 중 희망파 성분을 통과시키는 한편, 상기 희망파 정수배의 고조파 성분을 감쇠시키기 위한 필터 회로를 갖는 반도체 장치로서,
    상기 필터 회로는,
    상기 고주파 신호를 전반(傳搬)하는 신호선에 직렬로 접속되는 제1 및 제2 인덕터와,
    상기 제1 및 제2 인덕터의 접속점과 전원선 사이에 접속되는 제1 가변 콘덴서와,
    상기 신호선 및 상기 전원선 사이에 접속되는 제2 가변 콘덴서를 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 필터 회로는, 차동 신호인 상기 고주파 신호를 받기 위한 제1 및 제2 입력 단자를 더 구비하고,
    상기 제1 인덕터 및 상기 제2 인덕터는, 상기 제1 및 제2 입력 단자 사이에 직렬로 접속된 제1 및 제2 차동 인덕터에 의해 구성되고,
    상기 제1 가변 콘덴서는, 상기 제1 및 제2 차동 인덕터의 접속점과 상기 전원선 사이에 접속되고,
    상기 제2 가변 콘덴서는, 상기 제1 및 제2 입력 단자와 상기 전원선 사이에 접속되는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 희망파 성분의 주파수가 상기 제1 및 제2 가변 콘덴서의 용량값에 의해 조정되고, 또한, 상기 고조파 성분의 주파수가 상기 제1 가변 콘덴서의 용량값에 의해 조정되는 반도체 장치.
  4. 제1항에 있어서,
    상기 신호선은, 차동 신호인 상기 고주파 신호를 받기 위한 신호선쌍의 한쪽을 구성하고,
    상기 필터 회로는,
    상기 신호선쌍의 다른 쪽의 신호선에 직렬로 접속되는 제3 및 제4 인덕터와,
    상기 제3 및 제4 인덕터의 접속점과 상기 전원선 사이에 접속되는 제3 가변 콘덴서와,
    상기 다른 쪽의 신호선과 상기 전원선 사이에 접속된 제4 가변 콘덴서를 더 구비하고,
    상기 제1 내지 제4 인덕터는, 상기 한쪽의 신호선과 상기 다른 쪽의 신호선 사이에 직렬로 접속되는 반도체 장치.
  5. 제4항에 있어서,
    상기 희망파 성분의 주파수가 상기 제1 내지 제4 가변 콘덴서의 용량값에 의해 조정되고, 또한, 상기 고주파 성분의 주파수가 상기 제1 및 제3 가변 콘덴서의 용량값에 의해 조정되는 반도체 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    베이스 밴드 회로로부터 받은 베이스 밴드 신호를 국부 발진 신호를 이용해서 업 컨버트하고, 상기 고주파 신호를 출력하기 위한 직교 변조기와,
    상기 직교 변조기에 의해 생성한 상기 고주파 신호를 증폭하기 위한 송신 증폭 회로를 더 갖고,
    상기 필터 회로는, 상기 직교 변조기로부터 상기 고주파 신호를 받고, 상기 고주파 성분을 감쇠시킨 상기 고주파 신호를 상기 송신 증폭 회로에 공급하는 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    프로그램을 실행하기 위한 중앙 처리 장치를 더 갖고,
    상기 제1 및 제2 가변 콘덴서의 각각의 용량값은, 상기 중앙 처리 장치에 의해 설정되는 반도체 장치.
  8. 제4항 또는 제5항에 있어서,
    프로그램을 실행하기 위한 중앙 처리 장치를 더 갖고,
    상기 제1 내지 제4 가변 콘덴서의 각각의 용량값은, 상기 중앙 처리 장치에 의해 설정되는 반도체 장치.
  9. 필터 특성을 가변시킬 수 있는 필터 회로의 조정 방법으로서,
    상기 필터 회로는,
    고주파 신호를 전반하는 신호선에 직렬로 접속되는 제1 및 제2 인덕터와,
    상기 제1 및 제2 인덕터의 접속점과 전원선 사이에 접속되는 제1 가변 콘덴서와,
    상기 신호선 및 상기 전원선 사이에 접속되는 제2 가변 콘덴서를 포함하고,
    상기 조정 방법은,
    상기 고주파 신호 중 희망파 정수배의 고조파 성분이 감쇠하도록, 상기 제1 가변 콘덴서의 용량값을 선택하는 스텝과,
    상기 선택된 제1 가변 콘덴서의 용량값에 따라서, 상기 고주파 신호 중 희망파 성분이 통과하도록, 상기 제2 가변 콘덴서의 용량값을 선택하는 스텝을 구비하는 필터 회로의 조정 방법.
  10. 입력되는 고주파 신호 중 희망파 성분을 통과시키는 한편, 상기 희망파의 정수배의 고조파 성분을 감쇠시키기 위한 필터 회로를 갖는 반도체 장치로서,
    상기 필터 회로는,
    상기 고주파 신호를 전반하는 신호선에 직렬로 접속되는 제1 및 제2 인덕터와,
    상기 제1 및 제2 인덕터의 접속점과 전원선 사이에 접속되는 제1 가변 콘덴서를 구비하고,
    상기 제1 및 제2 인덕터의 한쪽은, 가변 인덕터인 반도체 장치.
  11. 제10항에 있어서,
    상기 필터 회로는, 차동 신호인 상기 고주파 신호를 받기 위한 제1 및 제2 입력 단자를 더 구비하고,
    상기 제1 인덕터 및 상기 제2 인덕터는, 상기 제1 및 제2 입력 단자 사이에 직렬로 접속된 제1 및 제2 차동 인덕터에 의해 구성되고,
    상기 제1 가변 콘덴서는, 상기 제1 및 제2 차동 인덕터의 접속점과 상기 전원선 사이에 접속되는 반도체 장치.
  12. 제10항 또는 제11항에 있어서,
    상기 희망파 성분 및 상기 고주파 성분의 주파수가, 상기 가변 인덕터의 인덕턴스 및 상기 제1 가변 콘덴서의 용량값에 의해 조정되는 반도체 장치.
  13. 제10항에 있어서,
    상기 신호선은, 차동 신호인 상기 고주파 신호를 받기 위한 신호선쌍의 한쪽을 구성하고,
    상기 필터 회로는,
    상기 신호선쌍의 다른 쪽의 신호선에 접속되는 제3 인덕터와,
    상기 제2 및 제3 인덕터의 접속점과 상기 전원선 사이에 접속되는 제2 가변 콘덴서를 더 구비하고,
    상기 제1 내지 제3 인덕터는, 상기 한쪽의 신호선 및 상기 다른 쪽의 신호선 사이에 직렬로 접속되어 있고,
    상기 제2 인덕터는, 가변 인덕터인 반도체 장치.
  14. 제13항에 있어서,
    상기 희망파 성분 및 상기 고주파 성분의 주파수가, 상기 가변 인덕터의 인덕턴스 및 상기 제1 및 제2 가변 콘덴서의 용량값에 의해 조정되는 반도체 장치.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    베이스 밴드 회로로부터 받은 베이스 밴드 신호를 국부 발진 신호를 이용해서 업 컨버트하고, 상기 고주파 신호를 출력하기 위한 직교 변조기와,
    상기 직교 변조기에 의해 생성한 상기 고주파 신호를 증폭하기 위한 송신 증폭 회로를 더 갖고,
    상기 필터 회로는, 상기 직교 변조기로부터 상기 고주파 신호를 받고, 상기 고주파 성분을 감쇠시킨 상기 고주파 신호를 상기 송신 증폭 회로에 공급하는 반도체 장치.
  16. 제10항 내지 제14항 중 어느 한 항에 있어서,
    프로그램을 실행하기 위한 중앙 처리 장치를 더 갖고,
    상기 가변 인덕터의 인덕턴스 및 상기 가변 콘덴서의 용량값은, 상기 중앙 처리 장치에 의해 설정되는 반도체 장치.
  17. 필터 특성을 가변시킬 수 있는 필터 회로의 조정 방법으로서,
    상기 필터 회로는,
    고주파 신호를 전반하는 신호선에 직렬로 접속되는 제1 및 제2 인덕터와,
    상기 제1 및 제2 인덕터의 접속점과 전원선 사이에 접속되는 가변 콘덴서를 포함하고,
    상기 제1 및 제2 인덕터의 한쪽은, 가변 인덕터이며,
    상기 조정 방법은,
    상기 고주파 신호 중 희망파 성분이 통과하도록, 상기 가변 인덕터의 인덕턴스를 선택하는 스텝과,
    상기 선택된 가변 인덕터의 인덕턴스에 따라서, 상기 고주파 신호 중 희망파의 정수배의 고조파 성분이 감쇠하도록, 상기 가변 콘덴서의 용량값을 선택하는 스텝을 구비하는 필터 회로의 조정 방법.
KR1020130161650A 2012-12-27 2013-12-23 반도체 장치 및 필터 회로의 조정 방법 KR102143872B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012285125A JP6084030B2 (ja) 2012-12-27 2012-12-27 半導体装置およびフィルタ回路の調整方法
JPJP-P-2012-285125 2012-12-27

Publications (2)

Publication Number Publication Date
KR20140085335A true KR20140085335A (ko) 2014-07-07
KR102143872B1 KR102143872B1 (ko) 2020-08-12

Family

ID=49876377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161650A KR102143872B1 (ko) 2012-12-27 2013-12-23 반도체 장치 및 필터 회로의 조정 방법

Country Status (6)

Country Link
US (2) US9190977B2 (ko)
EP (1) EP2750291A3 (ko)
JP (1) JP6084030B2 (ko)
KR (1) KR102143872B1 (ko)
CN (1) CN103905010B (ko)
TW (1) TWI620412B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476479B2 (en) 2017-04-10 2019-11-12 Samsung Electro-Mechanics Co., Ltd. Filter and filter module

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9313053B2 (en) * 2012-05-15 2016-04-12 Broadcom Corporation Filter circuitry
US9425835B2 (en) * 2013-08-09 2016-08-23 Broadcom Corporation Transmitter with reduced counter-intermodulation
US9762274B2 (en) * 2014-05-29 2017-09-12 Qualcomm Incorporated Feedback receive path with RF filter
JP6465270B2 (ja) * 2014-07-23 2019-02-06 セイコーエプソン株式会社 周波数逓倍回路、電子機器及び移動体
DE102014111904A1 (de) * 2014-08-20 2016-02-25 Epcos Ag Abstimmbares HF-Filter mit Parallelresonatoren
DE102014111909B3 (de) * 2014-08-20 2016-02-04 Epcos Ag Abstimmbares HF-Filter mit Serienresonatoren
CN105575959B (zh) * 2014-11-21 2018-06-15 威盛电子股份有限公司 集成电路装置
WO2016125515A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 可変フィルタ回路、高周波モジュール回路、および、通信装置
US9900022B2 (en) * 2016-01-15 2018-02-20 Texas Instruments Incorporated Digital to analog converter with passive reconstruction filter
KR102547294B1 (ko) * 2016-10-31 2023-06-22 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
GB201705913D0 (en) 2017-04-12 2017-05-24 Novelda As Filter
JP6713979B2 (ja) * 2017-12-21 2020-06-24 國家中山科學研究院 無線周波数増幅器及び無線周波数増幅器を用いた集積回路
US10333763B1 (en) 2018-06-18 2019-06-25 Futurewei Technologies, Inc. System and method for hybrid transmitter
CN109257029A (zh) * 2018-08-31 2019-01-22 维沃移动通信有限公司 调谐滤波电路和终端设备
KR102573219B1 (ko) * 2018-09-14 2023-09-01 삼성전자주식회사 임피던스를 조절할 수 있는 집적 회로 및 이를 포함하는 전자 장치
TWI695581B (zh) * 2019-11-28 2020-06-01 財團法人工業技術研究院 切換式相移器
US11616517B2 (en) 2020-02-19 2023-03-28 Qualcomm Incorporated Multiband transmitter
CN111238544B (zh) * 2020-03-12 2022-10-21 江苏林洋能源股份有限公司 应用于温/湿度环境检测的基于lc型谐振器的微波传感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182997A (en) * 1976-12-16 1980-01-08 Societe Italiana Telecomunicazioni Siemens S.P.A. Band-pass/band-stop filter for telecommunication system
US5095285A (en) 1990-08-31 1992-03-10 Texas Instruments Incorporated Monolithically realizable harmonic trapping circuit
GB2491022A (en) * 2012-05-15 2012-11-21 Renesas Mobile Corp Filter circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE419527A (ko) * 1936-01-20
US4287602A (en) * 1972-11-28 1981-09-01 Corporation For Public Broadcasting Rejection filter to remove TV channel 6 and FM radio interference
JPS6013522B2 (ja) * 1977-07-01 1985-04-08 株式会社日立製作所 同調回路
JPH1032450A (ja) * 1996-07-17 1998-02-03 Matsushita Electric Ind Co Ltd フィルタとこれを用いた高周波装置
US6842086B1 (en) * 1999-08-20 2005-01-11 Eagle Comtronics, Inc. Two-pole notch filter
US6778022B1 (en) * 2001-05-17 2004-08-17 Rf Micro Devices, Inc. VCO with high-Q switching capacitor bank
JP2003124769A (ja) * 2001-08-09 2003-04-25 Murata Mfg Co Ltd Ｌｃフィルタ回路、積層型ｌｃフィルタ、マルチプレクサおよび無線通信装置
JP2006074340A (ja) * 2004-09-01 2006-03-16 Sharp Corp 受信回路および無線通信デバイス
US7848713B2 (en) * 2007-09-10 2010-12-07 Qualcomm Incorporated Common mode signal attenuation for a differential duplexer
JP4903834B2 (ja) * 2009-04-27 2012-03-28 株式会社日立製作所 利得可変増幅回路及びそれを用いた無線通信機器用の集積回路
US8970318B2 (en) * 2010-05-28 2015-03-03 Mediatek Inc. Transforming circuit
US9294067B2 (en) * 2011-11-03 2016-03-22 Rf Micro Devices, Inc. Combined balun transformer and harmonic filter
GB2491238B (en) * 2012-05-15 2013-07-03 Renesas Mobile Corp Filter circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182997A (en) * 1976-12-16 1980-01-08 Societe Italiana Telecomunicazioni Siemens S.P.A. Band-pass/band-stop filter for telecommunication system
US5095285A (en) 1990-08-31 1992-03-10 Texas Instruments Incorporated Monolithically realizable harmonic trapping circuit
GB2491022A (en) * 2012-05-15 2012-11-21 Renesas Mobile Corp Filter circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476479B2 (en) 2017-04-10 2019-11-12 Samsung Electro-Mechanics Co., Ltd. Filter and filter module

Also Published As

Publication number Publication date
TW201440425A (zh) 2014-10-16
CN103905010B (zh) 2018-03-06
EP2750291A3 (en) 2017-02-01
US20140184356A1 (en) 2014-07-03
US20160065166A1 (en) 2016-03-03
JP6084030B2 (ja) 2017-02-22
US9190977B2 (en) 2015-11-17
JP2014127959A (ja) 2014-07-07
EP2750291A2 (en) 2014-07-02
TWI620412B (zh) 2018-04-01
CN103905010A (zh) 2014-07-02
KR102143872B1 (ko) 2020-08-12

Similar Documents

Publication Publication Date Title
JP6084030B2 (ja) 半導体装置およびフィルタ回路の調整方法
CN106208987B (zh) 具有并行功能的功率放大器的组合输出匹配网络和滤波器
US7567782B2 (en) Re-configurable impedance matching and harmonic filter system
CN1886892B (zh) 放大器和通信设备
CN103227647B (zh) 宽带发射器前端
CN105375883B (zh) 具有可调阻抗终端电路的多尔蒂功率放大器组合器
US7796953B2 (en) Transmitter, power amplifier and filtering method
CN108288958B (zh) 低通滤波器
CN112514248A (zh) 用于毫米波5g通信的具有可重配置带宽的宽带低噪声放大器(lna)
JP2017501658A (ja) 第１の共振タンクと、第２の共振タンクと分路コンデンサとを備えた装置
CN109075747B (zh) 放大器
Kang et al. Dual-band CMOS RF front-end employing an electrical-balance duplexer and N-path LNA for IBFD and FDD radios
US20200382146A1 (en) Multiplexer, radio frequency front-end circuit, and communication device
US10340876B2 (en) Tunable and integrated impedance matching and filter circuit
US20140254568A1 (en) Semiconductor module
CN112400281B (zh) 高频模块和通信装置
US10523254B2 (en) Mixer S11 control via sum component termination
WO2019244757A1 (ja) 高周波増幅回路および通信装置
US20220345103A1 (en) Single antenna inductor to match all bands in a front-end module
CN111277223B (zh) 一种具有干扰抑制的高阶耦合网络及其应用
CN116134728A (zh) 多频段功率放大电路和射频收发机
JP2023534018A (ja) 整合ネットワークを含む同調可能ノッチフィルタ
CN117081619A (zh) 具有耦合的电感元件的高通功率合并器
Robert et al. A RF TX low insertion loss reconfigurable bandpass filter based on highly linear 65nm CMOS active inductors for cellular applications

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right