CN117081619A - 具有耦合的电感元件的高通功率合并器 - Google Patents

具有耦合的电感元件的高通功率合并器 Download PDF

Info

Publication number
CN117081619A
CN117081619A CN202310538871.8A CN202310538871A CN117081619A CN 117081619 A CN117081619 A CN 117081619A CN 202310538871 A CN202310538871 A CN 202310538871A CN 117081619 A CN117081619 A CN 117081619A
Authority
CN
China
Prior art keywords
coupled
capacitive element
capacitance
splitter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310538871.8A
Other languages
English (en)
Inventor
M·达维施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN117081619A publication Critical patent/CN117081619A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/466—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source particularly adapted as input circuit for receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H04B7/0613—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission
    • H04B7/0615—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal
    • H04B7/0617—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal for beam forming
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及具有耦合的电感元件的高通功率合成器。电子设备包括用于发射一个或多个信号的多个天线以及电耦合到该天线的发射器。该发射器具有接收输入信号并生成该多个信号的分配器电路。该分配器电路包括以电感方式耦合在一起的一对电感元件。该分配器电路包括用于吸收寄生输入电容和输出电容的电容元件。在附加或另选的实施方案中，该分配器电路可呈合并器电路的形式并设置在该电子设备的接收器中。

Description

具有耦合的电感元件的高通功率合并器
背景技术
本公开整体涉及无线通信，并且更具体地涉及从输入信号过滤带外频率。
在电子设备中，收发器可包括耦合到分配器/合并器电路的一个或多个放大器以促进波束形成。该分配器/合并器电路可用作低通滤波器和/或高通滤波器以抑制输入信号中不期望的频率。随着硅设备的尺寸继续缩小，电子设备的一些部件可能不随着其余的缩小部件而伸缩。具体地，分配器/合并器电路可包括当被放置在电路板上时具有不可伸缩的硅覆盖区的一个或多个部件，诸如设置在分配器/合并器电路中的一个或多个电感器。
发明内容
下面阐述本文所公开的某些实施方案的概要。应当理解，呈现这些方面仅仅是为了向读者提供这些特定实施方案的简明概要，并且这些方面并非旨在限制本公开的范围。实际上，本公开可涵盖下文可能未作阐述的多个方面。
在一个实施方案中，分配器电路包括输入端子、第一输出端子和第二输出端子、耦合到该输入端子的第一电容元件和第二电容元件、耦合到该第一输出端子的第三电容元件以及耦合到该第二输出端子的第四电容元件。分配器电路还包括耦合到第一电容元件和第三电容元件的第一电感器以及耦合到第二电容元件和第四电容元件的第二电感器，第一电感器和第二电感器被配置为彼此以电感方式耦合。
在另一个实施方案中，电子设备包括用于发射多个信号的多个天线、电耦合到天线的发射器，该发射器包括接收输入信号并生成该多个信号的分配器电路。分配器电路包括用于接收输入信号的输入端子、耦合到输入端子的第一对电容元件以及被配置为以电感方式耦合在一起的一对电感元件。该对电感元件中的每个电感元件耦合到第一对电容元件中的相应电容元件。分配器电路还包括第二对电容元件，第二对电容元件中的每个电容元件耦合到该对电感元件中的相应电感元件。分配器电路还包括一对输出端子，该对输出端子中的每个输出端子耦合到第二对电容元件中的相应电容元件。
在又一个实施方案中，接收器包括低噪声放大器和耦合到该低噪声放大器的合并器电路。合并器电路包括第一输入端子和第二输入端子、耦合到第一输入端子的第一电容元件以及耦合到第二输入端子的第二电容元件。合并器电路还包括耦合到第一电容元件的第一电感器以及耦合到第二电容元件的第二电感器，该第一电感器和第二电感器被配置为彼此以电感方式耦合。合并器电路还包括耦合到第一电感器的第三电容元件、耦合到第二电感器的第四电容元件以及耦合到第三电容元件和第四电容元件的输出端子。
对上述特征的各种改进可能相对于本发明的各个方面而存在。也可在这些各个方面中加入其他特征。这些改进和附加特征可以单独存在，也可以任何组合的形式存在。例如，下面讨论的与一个或多个所示实施方案相关的各种特征可单独地或以任何组合形式结合到本发明上述方面的任何一个中。上文所呈现的简要概要仅旨在使读者熟悉本公开实施方案的特定方面和上下文，并不限制要求保护的主题。
附图说明
在阅读以下详细描述并参考下文所述的附图时可更好地理解本公开的各个方面，其中相似的数字是指相似的部分。
图1是根据本公开的实施方案的电子设备的框图；
图2是根据本公开的实施方案的图1的电子设备的功能图；
图3是根据本公开的实施方案的图1的电子设备的发射器的示意图；
图4是根据本公开的实施方案的图1的电子设备的接收器的示意图；
图5是根据本公开的实施方案的设置在图1的电子设备的收发器中的分配器/合并器电路的电路图；
图6是根据本公开的实施方案的展示图5的分配器/合并器电路的性能的曲线图；
图7是根据本公开的实施方案的设置在图1的电子设备的收发器中的另选分配器/合并器电路的电路图；
图8是根据本公开的实施方案的展示图7的分配器/合并器电路的性能的曲线图；
图9是根据本公开的实施方案的具有用于吸收寄生输出电容的一个或多个电容元件的、图5的分配器/合并器电路的电路图；
图10A和图10B是根据本公开的实施方案的示出具有和不具有图9的一个或多个电容元件的、图5的分配器/合并器电路的性能的曲线图；
图11是根据本公开的实施方案的具有用于吸收寄生输入电容的一个或多个另选电容元件的、图5的分配器/合并器电路的电路图；
图12A和图12B是根据本公开的实施方案的示出具有和不具有图11的一个或多个另选电容元件的、图5的分配器/合并器电路的性能的曲线图；
图13是根据本公开的实施方案的与输出匹配电路的一个或多个部件组合的图5的分配器/合并器电路的电路图；并且
图14是根据本公开的实施方案的与输出匹配电路的一个或多个部件组合的图7的另选分配器/合并器电路的电路图。
具体实施方式
下文将描述一个或多个具体实施方案。为了提供这些实施方案的简要描述，本说明书中未描述实际具体实施的所有特征。应当了解，在任何此类实际具体实施的开发中，如在任何工程或设计项目中，必须要作出特定于许多具体实施的决策以实现开发者的具体目标，诸如符合可从一个具体实施变化为另一具体实施的与系统相关和与商业相关的约束。此外，应当理解，此类开发工作有可能复杂并且耗时，但是对于受益于本公开的本领域的普通技术人员而言，其仍将是设计、加工和制造的常规工作。
当介绍本公开的各种实施方案的元件时，冠词“一个/一种”和“该/所述”旨在意指存在元件中的一个或多个。术语“包括”、“包含”和“具有”旨在被包括在内，并且意指可存在除列出的元件之外的附加元件。附加地，应当理解，参考本公开的“一个实施方案”或“实施方案”并非旨在被解释为排除也结合所引述的特征的附加实施方案的存在。此外，特定特征、结构或特性可以任何适当的方式组合在一个或多个实施方案中。术语“大致”、“接近”、“约”、“接近于”和/或“基本上”的使用应理解为意指包括接近于目标(例如设计、值和量)，诸如在任何合适或可设想误差的界限内(例如在目标的0.1％内、目标的1％内、目标的5％内、目标的10％内、目标的25％内等)。此外，应当理解，可设想本文提供的任何确切值、数字、测量值等包括这些确切值、数字、测量值等的近似值(例如，在合适或可设想误差的界限内)。
本公开涉及减少收发器中的分配器/合并器电路的硅覆盖区并提高分配器/合并器电路的效率。如上所讨论，通信电路(例如，收发器)中的硅部件不断缩小，因此移动电子设备中的通信电路需要更小的表面积。然而，通信电路中使用的特定不可伸缩的部件可能不随着耦合到不可伸缩的部件的硅部件而伸缩。这可能限制用于实现通信电路和通信电路的部件的最小表面积量。分配器/合并器电路的常见配置可包括电容器和电感器以促进分配输入信号和/或合并期望的频率范围内的多个输入信号。具体地，分配器/合并器电路的电感器可以是不可伸缩的部件，这些部件的尺寸可能不会以与分配器/配置电路中的其他部件相同的速率缩小或减小。
本文的实施方案提供各种装置以通过(例如，以电感方式)耦合分配器/合并器电路中的电感器来减小分配器/合并器电路的表面积。通过耦合电感器，可减小通常由两个并联电感器占据的总表面积，使得整个分配器/合并器电路可占据较小表面积。可调节与电感器耦合的分配器/合并器电路的附加部件以补偿耦合的电感器。此外，分配器/合并器电路的电容器可被配置为吸收寄生输出电容，吸收寄生输入电容，以及/或者通过将设置在用于将放大器输出匹配到分配器/合并器电路的电路中的电容器组合来进一步减少收发器中的部件的数量。
考虑到这一点，图1是根据本公开的实施方案的电子设备10的框图。除了别的之外，电子设备10可包括一个或多个处理器12(为方便起见，在本文统称为单个处理器，其可以任何合适形式的处理电路实现)、存储器14、非易失性存储装置16、显示器18、输入结构22、输入/输出(I/O)接口24、网络接口26和电源29。图1所示的各种功能块可包括硬件元件(包括电路)、软件元件(包括机器可执行指令)或硬件和软件元件的组合(其可被称为逻辑)。处理器12、存储器14、非易失性存储装置16、显示器18、输入结构22、输入/输出(I/O)接口24、网络接口26和/或电源29可各自彼此直接或间接通信地耦合(例如，通过或经由另一个部件、通信总线、网络)，以在彼此之间发射和/或接收数据。应当指出的是，图1仅是特定具体实施的一个示例，并且旨在示出可存在于电子设备10中的部件的类型。
举例来说，电子设备10可以包括任何合适的计算设备，包括台式计算机或笔记本电脑(例如，以可从加利福尼亚州库比蒂诺(Cupertino，California)的苹果公司(AppleInc.)获得的 Pro、MacBook />mini或Mac的形式)、便携式电子设备或手持式电子设备诸如无线电子设备或智能手机(例如，以可从加利福尼亚州库比蒂诺的苹果公司获得的/>型号的形式)、平板电脑(例如，以可从加利福尼亚州库比蒂诺的苹果公司获得的/>型号的形式)、可穿戴电子设备(例如，以可从加利福尼亚州库比蒂诺的苹果公司获得的Apple />的形式)和其他类似的设备。应当注意，图1中的处理器12和其他相关项目可整体或部分地体现为软件、硬件或两者。此外，处理器12和图1中的其他相关项可以是单个独立的处理模块，或者可完全或部分地结合在电子设备10内的其他元件中的任一个元件内。处理器12可用通用微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、控制器、状态机、门控逻辑、分立硬件部件、专用硬件有限状态机或可执行信息的计算或其他操纵的任何其他合适的实体的组合来实现。处理器12可包括一个或多个应用处理器、一个或多个基带处理器、或两者，并且执行本文描述的各种功能。
在图1的电子设备10中，处理器12可与存储器14和非易失性存储装置16可操作地耦合，以执行各种算法。由处理器12执行的此类程序或指令可存储在包括一个或多个有形计算机可读介质的任何合适的制品中。有形计算机可读介质可包括存储器14和/或非易失性存储装置16，单独地或共同地，以存储指令或例程。存储器14和非易失性存储装置16可包括用于存储数据和可执行指令的任何合适的制品，诸如随机存取存储器、只读存储器、可重写闪存存储器、硬盘驱动器、和光盘。此外，在此类计算机程序产品上编码的程序(例如，操作系统)还可包括可由处理器12执行以使得电子设备10能够提供各种功能的指令。
在某些实施方案中，显示器18可有利于用户观看在电子设备10上生成的图像。在一些实施方案中，显示器18可以包括可以有利于用户与电子设备10的用户界面进行交互的触摸屏。此外，应当理解，在一些实施方案中，显示器18可包括一个或多个液晶显示器(LCD)、发光二极管(LED)显示器、有机发光二极管(OLED)显示器、有源矩阵有机发光二极管(AMOLED)显示器、或这些和/或其他显示技术的某种组合。
电子设备10的输入结构22可使得用户能够与电子设备10进行交互(例如，按下按钮以增大或减小音量水平)。正如网络接口26那样，I/O接口24可以使电子设备10能够与各种其他电子设备进行交互。在一些实施方案中，I/O接口24可包括用于硬连线连接的I/O端口以用于使用标准连接器和协议诸如由加利福尼亚库比蒂诺的Apple Inc.提供的Lightning连接器、通用串行总线(USB)或其他类似的连接器和协议进行充电和/或内容操控。网络接口26可以包括，例如，用于以下的一个或多个接口：个人局域网(PAN)，诸如超宽带(UWB)或网络；局域网(LAN)或无线局域网(WLAN)，诸如采用IEEE 802.11x系列协议中一个协议(例如/>)的网络；和/或广域网(WAN)，诸如与第三代合作伙伴计划(3GPP)相关的任何标准，包括，例如，第3代(3G)蜂窝网络、通用移动电信系统(UMTS)、第4代(4G)蜂窝网络、长期演进/>蜂窝网络、长期演进授权辅助接入(LTE-LAA)蜂窝网络、第5代(5G)蜂窝网络和/或新无线电(NR)蜂窝网络、第6代(6G)或超6G的蜂窝网络、卫星网络、非地面网络等。具体地，网络接口26可包括例如用于使用限定和/或实现用于无线通信的频率范围的包括毫米波(mmWave)频率范围(例如，24.25-300千兆赫(GHz))的5G规范的蜂窝通信标准的一个或多个接口。电子设备10的网络接口26可允许通过前述网络(例如，5G、Wi-Fi、LTE-LAA等)进行通信。
网络接口26还可包括例如用于以下各项的一个或多个接口：宽带固定无线接入网络(例如，)、移动宽带无线网络(移动/>)、异步数字用户线路(例如，ADSL、VDSL)、数字视频地面广播/>网络及其扩展DVB手持/>网络、超宽带(UWB)网络、交流(AC)功率线等。
如图所示，网络接口26可包括收发器30。在一些实施方案中，收发器30的全部或部分可设置在处理器12内。收发器30可支持经由一个或多个天线发射和接收各种无线信号，并且因此可包括发射器和接收器。电子设备10的电源29可包括任何合适的电源，诸如可再充电的锂聚合物(Li-poly)电池和/或交流电(AC)电源转换器。
图2是根据本公开的实施方案的图1的电子设备10的功能图。如图所示，处理器12、存储器14、收发器30、发射器52、接收器54和/或天线55(被示为55A-55N，统称为天线55)可彼此直接或间接通信地耦合(例如，通过或经由另一个部件、通信总线、网络)，以在彼此之间发射和/或接收数据。
电子设备10可包括发射器52和/或接收器54，它们分别使得能够在电子设备10和外部设备之间经由例如网络(例如，包括基站或接入点)或直接连接来发射和接收数据。如图所示，发射器52和接收器54可组合到收发器30中。电子设备10还可具有一个或多个天线55A至55N，该一个或多个天线电耦合到收发器30。天线55A-55N可以全向或定向配置、以单波束、双波束或多波束布置等进行配置。每个天线55可与一个或多个波束和各种配置相关联。在一些实施方案中，天线组或模块的天线55A-55N中的多个天线可通信地耦合相应收发器30并且各自发射可有利地和/或破坏性地组合以形成波束的射频信号。适用于各种通信标准，电子设备10可包括多个发射器、多个接收器、多个收发器和/或多个天线。在一些实施方案中，发射器52和接收器54可经由其他有线或有线系统或装置来发射和接收信息。
如图所示，电子设备10的各种部件可通过总线系统56耦合在一起。总线系统56可包括例如数据总线以及除数据总线之外的电源总线、控制信号总线和状态信号总线。电子设备10的部件可耦合在一起，或使用一些其他机制彼此接受或提供输入。
图3是根据本公开的实施方案的发射器52(例如，发射电路)的示意图。如图所示，发射器52可以数字信号的形式接收待经由一个或多个天线55发射的传出数据60。发射器52的数模转换器(DAC)62可将数字信号转换为模拟信号，并且调制器64可将所转换的模拟信号与载波信号组合以生成无线电波。功率放大器(PA)66从调制器64接收经调制信号。功率放大器66可将经调制信号放大到合适的水平以驱动该信号经由一个或多个天线55的发射。发射器52的滤波器68(例如，滤波器电路和/或软件)然后可将不期望噪声从所放大信号移除以生成待经由一个或多个天线55发射的发射数据70。滤波器68可以包括从放大信号移除不期望的噪声的任何合适的一个或多个滤波器，诸如带通滤波器、带阻滤波器、低通滤波器、高通滤波器和/或抽取滤波器。滤波器68可包括用于在从放大信号去除不期望的噪声之前和/或之后分配放大信号的分配器69。具体地，分配器69可促进经由一个或多个天线55利用分配的放大信号进行波束形成。另外，发射器52可包括未示出的任何合适的附加部件，或者可不包括所示部件中的某些部件，使得发射器52可经由一个或多个天线55发射传出数据60。例如，发射器52可包括混频器和/或数字上变频器。又如，如果功率放大器66在期望频率范围内或大致在期望频率范围内输出所放大信号(使得可不必对所放大信号进行滤波)，则发射器52可不包括滤波器68。
图4是根据本公开的实施方案的接收器54(例如，接收电路)的示意图。如图所示，接收器54可以模拟信号的形式从一个或多个天线55接收所接收数据80。低噪声放大器(LNA)82可将所接收的模拟信号放大到合适的水平以供接收器54处理。滤波器84(例如，滤波器电路和/或软件)可将不期望噪声诸如跨信道干扰从所接收信号去除。滤波器84也可去除由一个或多个天线55接收的频率不同于期望信号的附加信号。滤波器84可包括用于在去除所期望的频率之外的频率之前和/或之后合并所接收的信号的合并器85。滤波器84可包括用于从所接收信号中去除不期望噪声或信号的任何一个或多个合适的滤波器，诸如带通滤波器、带阻滤波器、低通滤波器、高通滤波器和/或抽取滤波器。解调器86可将射频包络从所滤波信号去除和/或从所滤波信号提取经解调信号以供处理。模数转换器(ADC)88可接收经解调模拟信号并且将该信号转换为传入数据90的数字信号以由电子设备10进一步处理。另外，接收器54可包括未示出的任何合适的另外的部件，或者可不包括所示部件中的某些部件，使得接收器54可经由一个或多个天线55接收所接收数据80。例如，接收器54可包括混频器和/或数字降频转换器。
如上所讨论，分配器69和/或合并器85可耦合到收发器30中的放大器82以分配和/或合并传出或传入信号。分配器69和/或合并器85可包括不随着常常依赖于收发器30的缩小硅部件而伸缩的一个或多个部件。举例来说，分配器69和/或合并器85的电感元件(例如，电感器)可包括在不损失有效性的情况下不能随着硅部件而伸缩的线圈。为了补救这一点，分配器69和/或合并器85的至少两个电感器彼此以电感方式耦合，以减小分配器69和/或合并器85所占据的表面积。
考虑到前述内容，图5是设置在图1的电子设备的收发器30中的分配器/合并器电路100的电路图。当作为分配器69操作时，分配器/合并器电路100可包括输入102(例如，输入端子)和输出124(例如，输出端子)，其中分配器/合并器电路100将输入102处的信号(例如，从发射器52的功率放大器66接收)分配为输出124处的多个信号。在附加或另选的实施方案中，分配器/合并器电路100可作为合并器85操作，其中输出124可充当输入并且输入102可充当输出。在此类实施方案中，分配器/合并器电路100将输出124处的多个信号(例如，从接收器54的低噪声放大器82接收)合并为输入102处的单个信号。应当注意，输入102可与电阻Rin相关联。即，与输入102耦合的一个或多个部件的电阻可由电阻Rin表示。在一些实施方案中，电阻Rin可包括500欧姆(Ω)或更小、200Ω或更小、100Ω或更小等等，诸如50Ω。
输入102可在节点104处耦合到电容元件106A和电容元件106B。电容元件106A和106B可以以这样的方式耦合，使得电容元件106A和106B各自在单独电路支路上，其中单独支路可分配在输入102处接收的来自放大器82的传入信号。应当注意，电容元件106A和106B可具有相同或类似的电容C。在一些实施方案中，电容C可具有500法拉(F)或更小、400F或更小、300F或更小、200F或更小、100F或更小等等，诸如80F。电容元件106A可经由节点108耦合到电容元件112。另外，电容元件106B可在节点110处耦合到电容元件112。应当注意，电容元件112可具有电容Cc。在一些实施方案中，电容Cc可具有500F或更小、400F或更小、300F或更小、200F或更小、100F或更小等等，诸如55F。应当注意，电容元件112可设置在分配器/合并器电路100中以补偿由第一耦合的电感元件116和第二耦合的电感元件120进行的电感耦合。即，第一耦合的电感元件116和第二耦合的电感元件120可被设置为使得在操作中它们被以电感方式耦合在一起。例如，第一耦合的电感元件116和第二耦合的电感元件120可彼此在物理上接近(例如，使得电流流过电感元件116、120中的一者引起在另一者120、166中感生出电流)。即，与设置在分配器/合并器电路100中的单独支路上的两个未耦合的电感元件(例如，未以电感方式耦合的两个电感元件)相比，第一耦合的电感元件116和第二耦合的电感元件120在以电感方式耦合在一起时可占据更小的表面积。
第一耦合的电感元件116可耦合到地117A并且第二耦合的电感元件120可耦合到地117B。当将电感元件(例如，两个或更多个电感器)耦合在一起时，存在于电感元件之间的电感耦合的量可被表示为耦合系数k，该耦合系数为0与1之间的值。应当理解，k＝0指示没有电感耦合，并且k＝1指示最大电感元件耦合。第一耦合的电感元件116和第二耦合的电感元件120的耦合系数k可在0.1与0.9之间、在0.2与0.8之间、在0.3与0.7之间、在0.4与0.6之间等等，诸如0.4。
此外，电容元件106C可耦合到节点118并且电容元件106D可耦合到节点114。与电容元件106A和106B类似，电容元件106C和106D可具有电容C。电容元件106C可在节点123处耦合到电阻元件122和输出124(例如，两个输出端子)。另外，电容元件106D可在节点125处耦合到电阻元件122和输出124。此外，电阻元件122可耦合在每个输出124之间。输出124可耦合到收发器30中的一个或多个部件并且可向一个或多个部件提供分配的输出信号。在一些实施方案中，当分配器/合并器电路100作为合并器操作时，输出124可作为输入操作，并且当分配器/合并器电路100作为合并器操作时，输入102可作为输出操作。应当注意，输出124可与电阻Rout相关联。即，与输出124耦合的一个或多个部件(例如，负载)的电阻可由电阻Rout表示。在一些实施方案中，电阻Rout可包括500Ω或更小、200Ω或更小、100Ω或更小等等，诸如50Ω。此外，电阻元件122的电阻可具有为电阻Rout两倍的电阻。
电容元件106的电容可由以下公式1确定：
即，电容元件106的电容可取决于ω0，其中ω0可由2πf0确定(f0是传入信号的目标频率)。电容元件106的电容可取决于z0(与分配器/合并器电路100耦合的一个或多个部件的阻抗)，其中z0由以下公式2确定：
此外，电容元件112的电容可由以下公式3确定：
第一耦合的电感元件116和第二耦合的电感元件120的电感可由以下公式4确定：
如上所讨论，与每个电感元件被单独地定位而没有被以电感方式耦合(例如，使得这些电感元件不被以电感方式耦合)时相比，第一耦合的电感元件116和第二耦合的电感元件120的以电感方式耦合可允许这些电感元件占据更小的表面积。此外，电容元件112可具有特定的值以补偿耦合的电感元件，并且当创建分配器/合并器电路100电路时，电容元件112在电路中的位置可允许特定的电路配置，如以上公式1和3所定义。因此，可使用与补偿电容元件(例如，电容元件112)的布置相关的附加配置，其中补偿电容元件的布置可影响电路中的附加电容元件的电容。即，可利用补偿电容元件的不同布置来实现不同的拓扑结构。
考虑到前述内容，图6示出了展示图5的分配器/合并器电路100的性能的曲线图126-129。在曲线图126-129中，相对于27千兆赫(GHz)的期望(目标)频率展示了具有耦合的电感元件116、120的分配器/合并器电路100的性能，其中耦合的电感器之间的耦合系数k可等于0.4。在附加或另选的实施方案中，期望的频率可包括20GHz或更大、介于24GHz与30GHz之间、任何合适的毫米波频率等等。曲线图126-129各自具有以GHz为单位表示频率的水平轴或x轴以及以分贝(dB)为单位表示功率的垂直轴或y轴。此外，每个曲线图126-129可包括实线，其中实线指示对耦合的电感器作了修改的分配器/合并器电路100的性能。
曲线图126示出了在分配器/合并器电路100的输入102处的反射信号功率(例如，S11)。在理想条件下，所有信号功率应当均等地从分配器/合并器电路100的输入102发射到输出124、125。因此，可能期望减小或最小化输入102处的反射信号功率。如图所示，在27GHz的期望频率下，根据需要，存在显著减小或最小的功率，从而指示在输入102处反射极少信号功率，乃至不反射信号功率。曲线图127示出了分配器/合并器电路100的每个输出124、125处的反射信号功率(例如，S22和S33)。与输入102一样，可能期望减小或最小化每个输出124、125处的反射信号功率。如图所示，在27GHz的期望频率下，根据需要，存在显著减小或最小的功率，从而指示在每个输出124、125处反射极少信号功率，乃至不反射信号功率。应当注意，曲线图126、127各自示出了当负载与分配器/合并器电路100的阻抗匹配时在网络的输入102与输出124、125之间的输入匹配或匹配阻抗。
曲线图128示出了在输出124、125之间的信号功率(例如，S32)的发射。可能期望确保来自输入102的发射信号功率在输出124、125之间均等地分布以将相等功率提供给与分配器/合并器电路100耦合的收发器30中的一个或多个部件。如图所示，在27GHz的期望频率下，根据需要，存在显著减小或最小的功率，从而指示在输出124、125之间反射极少信号功率，乃至不反射信号功率。
曲线图129示出了信号功率(例如，S31)在输入102与输出124、125之间的正向发射。如上所述，可能期望增加或最大化从分配器/合并器电路100的输入102发射到输出124、125的信号功率。如图所示，在27GHz的期望频率下，根据需要，存在从输入102发射到输出124、125的显著增加或最大的功率。在一些实施方案中，期望频率下的发射信号功率可为大约-3dB。
考虑到前述内容，图7是设置在图1的电子设备的收发器30中的另选分配器/合并器电路130的电路图。当作为分配器69操作时，分配器/合并器电路130可包括输入102(例如，输入端子)和输出124(例如，输出端子)，其中分配器/合并器电路130将输入102处的信号(例如，从收发器30的功率放大器66接收)分配为输出124处的多个信号。与图5的分配器/合并器电路130一样，在附加或另选的实施方案中，分配器/合并器电路130可作为合并器85操作，其中输出124可充当输入并且输入102可充当输出。应当注意，输入102可与电阻Rin相关联。即，与输入102耦合的一个或多个部件的电阻可由电阻Rin表示。在一些实施方案中，电阻Rin可包括500Ω或更小、200Ω或更小、100Ω或更小等等，诸如50Ω。
输入102可耦合到电容元件132。与电容元件112类似，电容元件132可被视为用于耦合电感元件的补偿电容元件。应当注意，电容元件132可具有电容Cin。在一些实施方案中，电容Cin可具有700F或更小、600F或更小、500F或更小、400F或更小、300F或更小等等，诸如290F。电容元件132可经由节点133耦合到电容元件134A和电容元件134B。电容元件134A和134B各自在单独的支路上，其中单独的支路可分配在输入102处接收并通过电容元件132发射的来自放大器82的传入信号。应当注意，电容元件134A和134B(统称134)可具有相同或类似的电容C’。在一些实施方案中，电容C’可具有600F或更小、500F或更小、400F或更小、300F或更小、200F或更小等等，诸如195F。电容元件134A可经由节点138耦合到第三耦合的电感元件140并且电容元件134可经由节点136耦合到第四耦合的电感元件142。与第一耦合的电感元件116和第二耦合的电感元件120类似，第三耦合的电感元件140和第四耦合的电感元件142可以电感方式耦合在一起，使得第三耦合的电感元件140和第四耦合的电感元件142彼此在物理上接近(例如，使得电流流过电感元件116、120中的一者引起在另一者120、166中感生出电流)。即，与设置在分配器/合并器电路130中的单独支路上的两个未耦合的电感元件(例如，未以电感方式耦合的两个电感元件)相比，第三耦合的电感元件140和第四耦合的电感元件142在以电感方式耦合在一起时可占据更小的表面积。
当将电感元件(例如，两个或更多个电感器)耦合在一起时，存在于电感元件之间的电感耦合的量被表示为耦合系数k，该耦合系数为0与1之间的值。应当理解，k＝0指示没有电感耦合，并且k＝1指示最大电感元件耦合。第三耦合的电感元件140和第四耦合的电感元件142的耦合系数k可在0.1与0.9之间、在0.2与0.8之间、在0.3与0.7之间、在0.4与0.6之间等等，诸如0.4。第三耦合的电感元件140可直接耦合到接地线135A并且第四耦合的电感元件142可直接耦合到接地线135B。
第三耦合的电感元件140可经由节点136耦合到电容元件144A并且第四耦合的电感元件142可经由节点138耦合到电容元件144B。电容元件144A和144B(统称144)可具有相同或类似的电容C。电容元件144A可经由节点145耦合到电阻元件146和输出124。另外，电容元件144B可经由节点147耦合到电阻元件146和输出124。此外，电阻元件146可耦合在每个输出124之间。输出124可耦合到收发器30中的一个或多个部件并且可向一个或多个部件提供分配的输入信号。在一些实施方案中，当分配器/合并器电路130作为合并器操作时，输出124可作为输入操作，并且当分配器/合并器电路130作为合并器操作时，输入102可作为输出操作。应当注意，输出124可与电阻Rout相关联。即，与输出124耦合的一个或多个部件(例如，负载)的电阻可由电阻Rout表示。在一些实施方案中，电阻Rout可包括500Ω或更小、200Ω或更小、100Ω或更小等等，诸如50Ω。
电容元件134的电容可由以下公式5确定：
即，电容元件134的电容可取决于ω0，其中ω0可由2πf0确定(f0是传入信号的期望频率)。电容元件134的电容可取决于z0(与分配器/合并器电路100耦合的一个或多个部件的阻抗)，其中z0由以上公式2确定。此外，电容元件132的电容可由以下公式6确定：
第三耦合的电感元件140和第四耦合的电感元件142的电感可由以上公式3确定。应当注意，由于分配器/合并器电路100和分配器/合并器电路130中的一个或多个部件的布置，分配器/合并器电路100和分配器/合并器电路130可作为高通滤波器操作。即，当接收信号时，分配器/合并器电路100和分配器/合并器电路130可抑制较低频率并且允许较高频率，其中w0对应于高频带。附加地或另选地，基于分配器/合并器电路100和分配器/合并器电路130中的一个或多个部件的布置或配置，分配器/合并器电路100和分配器/合并器电路130可作为低通滤波器操作。即，当接收信号时，分配器/合并器电路100和分配器/合并器电路130可抑制较高频率并且允许较低频率通过，其中w0对应于低频带。
考虑到前述内容，图8示出了展示图7的分配器/合并器电路130的性能的曲线图148-151。在曲线图148-151中，相对于27千兆赫(GHz)的期望频率展示了具有耦合的电感元件140、142的分配器/合并器电路130的性能，其中耦合的电感器之间的耦合系数k可等于4。在附加或另选的实施方案中，期望的频率可包括20GHz或更大、介于24GHz与30GHz之间、任何合适的毫米波频率等等。曲线图148-151各自具有以GHz为单位表示频率的水平轴或x轴以及以分贝(dB)为单位表示功率的垂直轴或y轴。此外，每个曲线图148-151可包括实线，其中实线指示对耦合的电感器作了修改的分配器/合并器电路130的性能。
曲线图148示出了在分配器/合并器电路130的输入102处的反射信号功率(例如，S11)。在理想条件下，所有信号功率应当均等地从分配器/合并器电路130的输入102发射到输出124、125。因此，可能期望减小或最小化输入102处的反射信号功率。如图所示，在27GHz的期望频率下，根据需要，存在显著减小或最小的功率，从而指示在输入102处反射极少信号功率，乃至不反射信号功率。曲线图148示出了分配器/合并器电路130的每个输出124、125处的反射信号功率。与输入102一样，可能期望减小或最小化每个输出124、125处的反射信号功率。如图所示，在27GHz的期望频率下，根据需要，存在显著减小或最小的功率，从而指示在每个输出124、125处反射极少信号功率，乃至不反射信号功率。曲线图149示出了分配器/合并器电路130的每个输出124、125处的反射信号功率(例如，S22和S33)。。与输入102一样，可能期望减小或最小化每个输出124、125处的反射信号功率。如图所示，在27GHz的期望频率下，根据需要，存在显著减小或最小的功率，从而指示在每个输出124、125处反射极少信号功率，乃至不反射信号功率。应当注意，曲线图148、149各自示出了当负载与分配器/合并器电路130的阻抗匹配时在网络的输入102与输出124、125之间的输入匹配或匹配阻抗。
曲线图150示出了信号功率(例如，S32)在输出124、125之间的发射。可能期望确保来自输入102的发射信号功率在输出124、125之间均等地分布以将相等功率提供给与分配器/合并器电路130耦合的收发器30中的一个或多个部件。如图所示，在27GHz的期望频率下，根据需要，存在显著减小或最小的功率，从而指示在输出124、125之间反射极少信号功率，乃至不反射信号功率。
曲线图151示出了信号功率(例如，S31)在输入102与输出124、125之间的正向发射。如上所述，可能期望增加或最大化从分配器/合并器电路130的输入102发射到输出124、125的信号功率。如图所示，在27GHz的期望频率下，根据需要，存在从输入102发射到输出124、125的显著增加或最大的功率。在一些实施方案中，期望频率下的发射信号功率可为大约-3dB。
当缩小或减小电路的表面积时，附加考虑是寄生电容的引入。即，寄生电容是由设置为彼此在物理上接近的两个或更多个部件生成的非期望电容。可在两个或更多个部件之间形成电场，并且可因该电场而存储电荷。可在电路的输入和/或输出附近形成寄生电容，其可在此处干扰传入和/或传出信号。
考虑到前述内容，图9示出了图5的分配器/合并器电路100，该分配器/合并器电路具有一个或多个电容元件以吸收寄生输出电容。电容元件150A和电容元件150B(统称为150)可展示在分配器/合并器电路100中存在寄生输出电容。即，电容元件150可不是设置在分配器/合并器电路100中的物理电容元件，而是当分配器/合并器电路100在操作中(例如，接收电流或输入信号)时，每个电容元件可生成电容Cpout。
电容元件106A和/或电容元件106B的电容可被配置为吸收由电容元件150展示的寄生输出电容Cpout。具体地，电容元件106A和电容元件106B的电容Cs1可由以下公式7确定：
考虑到前述内容，图10A和图10B是展示具有和不具有电容元件106A、106B的、图5的分配器/合并器电路100的性能的曲线图160和曲线图170，这些电容元件具有电容Cs1并被配置为吸收寄生输出电容。曲线图160可包括曲线图162-168并且曲线图170可包括曲线图172-178。曲线图160相对于27千兆赫(GHz)的期望频率展示了具有和不具有电容元件106A、106B的分配器/合并器电路100的性能，这些电容元件具有电容Cs1并被配置为吸收寄生输出电容Cpout，其中耦合的电感器之间的耦合系数k可等于0。即，第一耦合的电感元件116和第二耦合的电感元件120之间没有电感耦合。在附加或另选的实施方案中，期望的频率可包括20GHz或更大、介于24GHz与30GHz之间、任何合适的毫米波频率等等。曲线图162-168各自具有以GHz为单位表示频率的水平轴或x轴以及以分贝(dB)为单位表示功率的垂直轴或y轴。此外，每个曲线图162-168可包括实线，其中该实线指示具有电容元件106A、106B的分配器/合并器电路100的性能，这些电容元件具有电容Cs1(如图9所示)并被配置为吸收寄生输出电容。另外，每个曲线图162-168可包括虚线，其中该虚线指示具有电容元件106A、106B的分配器/合并器电路100的性能，这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输出电容。
曲线图162示出了在分配器/合并器电路100的输入102处的反射信号功率(例如，S11)。在理想条件下，所有信号功率应当均等地从分配器/合并器电路100的输入102发射到输出124、125。因此，可能期望减小或最小化输入102处的反射信号功率。如图所示，在27GHz的期望频率下，对于指示具有电容元件106A、106B(这些电容元件具有电容Cs1(如图9所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，因此指示在输入102处反射极少信号功率，乃至不反射信号功率。然而，对于指示具有电容元件106A、106B(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图164示出了分配器/合并器电路100的每个输出124、125处的反射信号功率(例如，S22和S33)。与输入102一样，可能期望减小或最小化每个输出124、125处的反射信号功率。如图所示，在27GHz的期望频率下，对于指示具有电容元件106A、106B(这些电容元件具有电容Cs1(如图9所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，从而指示在每个输出124、125处反射极少信号功率，乃至不反射信号功率。应当注意，曲线图162、164各自示出了当负载与分配器/合并器电路100的阻抗匹配时在网络的输入102与输出124、125之间的输入匹配或匹配阻抗。然而，对于指示具有电容元件106A、106B(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图166示出了信号功率(例如，S32)在输出124、125之间的发射。可能期望确保来自输入102的发射信号功率在输出124、125之间均等地分布以将相等功率提供给与分配器/合并器电路100耦合的收发器30中的一个或多个部件。如图所示，在27GHz的期望频率下，对于包括具有电容Cs1的电容元件106A、106B的分配器/合并器电路100和包括具有电容C的电容元件106A、106B的分配器/合并器电路100两者而言，根据需要，存在显著减小或最小的功率，从而指示在输出124、125之间反射极少信号功率，乃至不反射信号功率。
曲线图168示出了信号功率(例如，S31)在输入102与输出124、125之间的正向发射。如上所述，可能期望增加或最大化从分配器/合并器电路100的输入102发射到输出124、125的信号功率。如图所示，在27GHz的期望频率下，对于具有电容元件106A、106B(这些电容元件具有电容Cs1(如图9所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100而言，根据需要，存在从输入102发射到输出124、125的显著增加或最大的功率。具有电容元件106A、106B(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输出电容)的分配器/合并器电路100也已增加了在27GHz的期望频率下从输入102发射到输出124、125的功率，但不像包括具有电容Cs1的电容元件106A、106B的分配器/合并器电路100的功率那样高。在一些实施方案中，包括具有电容Cs1的电容元件106A、106B的分配器/合并器电路100在期望频率下的发射信号功率可为大约-3dB。
曲线图170相对于27GHz的期望频率展示了具有和不具有电容元件106A、106B的分配器/合并器电路100的性能，这些电容元件具有电容Cs1并被配置为吸收寄生输出电容Cpout，其中耦合系数k可等于0.4。即，第一耦合的电感元件116和第二耦合的电感元件120之间存在电感耦合。在附加或另选的实施方案中，期望的频率可包括20GHz或更大、介于24GHz与30GHz之间、任何合适的毫米波频率等等。曲线图172-178各自具有以GHz为单位表示频率的水平轴或x轴以及以分贝(dB)为单位表示功率的垂直轴或y轴。此外，每个曲线图172-178可包括实线，其中该实线指示具有电容元件106A、106B的分配器/合并器电路100的性能，这些电容元件具有电容Cs1(如图9所示)并被配置为吸收寄生输出电容。另外，每个曲线图172-178可包括虚线，其中该虚线指示具有电容元件106A、106B的分配器/合并器电路100的性能，这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输出电容。
曲线图172示出了在分配器/合并器电路100的输入102处的反射信号功率(例如，S11)。在理想条件下，所有信号功率应当均等地从分配器/合并器电路100的输入102发射到输出124、125。因此，可能期望减小或最小化输入102处的反射信号功率。如图所示，在27GHz的期望频率下，对于指示具有电容元件106A、106B(这些电容元件具有电容Cs1(如图9所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，因此指示在输入102处反射极少信号功率，乃至不反射信号功率。然而，对于指示具有电容元件106A、106B(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图174示出了分配器/合并器电路100的每个输出124、125处的反射信号功率(例如，S22和S33)。与输入102一样，可能期望减小或最小化每个输出124、125处的反射信号功率。如图所示，在27GHz的期望频率下，对于指示具有电容元件106A、106B(这些电容元件具有电容Cs1(如图9所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，从而指示在每个输出124、125处反射极少信号功率，乃至不反射信号功率。应当注意，曲线图172、174各自示出了当负载与分配器/合并器电路100的阻抗匹配时在网络的输入102与输出124、125之间的输入匹配或匹配阻抗。然而，对于指示具有电容元件106A、106B(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图176示出了信号功率(例如，S32)在输出124、125之间的发射。可能期望确保来自输入102的发射信号功率在输出124、125之间均等地分布以将相等功率提供给与分配器/合并器电路100耦合的收发器30中的一个或多个部件。如图所示，在27GHz的期望频率下，对于包括具有电容Cs1的电容元件106A、106B的分配器/合并器电路100和包括具有电容C的电容元件106A、106B的分配器/合并器电路100两者而言，根据需要，存在显著减小或最小的功率，从而指示在输出124、125之间反射极少信号功率，乃至不反射信号功率。
曲线图178示出了信号功率(例如，S31)在输入102与输出124、125之间的正向发射。如上所述，可能期望增加或最大化从分配器/合并器电路100的输入102发射到输出124、125的信号功率。如图所示，在27GHz的期望频率下，对于具有电容元件106A、106B(这些电容元件具有电容Cs1(如图9所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100而言，根据需要，存在从输入102发射到输出124、125的显著增加或最大的功率。具有电容元件106A、106B(这些电容元件具有电容C(如图9所示)并且不被配置为吸收寄生输出电容)的分配器/合并器电路100也已增加了在27GHz的期望频率下从输入102发射到输出124、125的功率，但不像包括具有电容Cs1的电容元件106A、106B的分配器/合并器电路100的功率那样高。在一些实施方案中，包括具有电容Cs1的电容元件106A、106B的分配器/合并器电路100在期望频率下的发射信号功率可为大约-3dB。
如上所讨论，寄生电容是由设置为彼此在物理上接近的两个或更多个部件生成的非期望电容。考虑到前述内容，图11示出了图5的分配器/合并器电路100，该分配器/合并器电路具有被配置为吸收寄生输入电容的一个或多个电容元件106C、106D。与图7中的电容元件152类似，电容元件202可示出分配器/合并器电路100中存在寄生输入电容。即，分配器/合并器电路100的输入102处的寄生电容可具有电容Cpin。
电容元件106C和电容元件106D可被配置为吸收由电容元件202表示的寄生输入电容。电容元件106C和电容元件106D的值可由以下公式8确定：
在一些实施方案中，可基于公式7和公式8来配置电容元件106中的每一者以考虑寄生输出电容和寄生输入电容两者。
考虑到前述内容，图12A和图12B是展示具有和不具有电容元件106C、106D的、图5的分配器/合并器电路100的性能的曲线图220和曲线图230，这些电容元件具有电容Cs2并被配置为吸收寄生输入电容。曲线图220可包括曲线图222-228并且曲线图230可包括曲线图232-238。曲线图220相对于27千兆赫(GHz)的期望频率展示了具有和不具有电容元件106C、106D的分配器/合并器电路100的性能，这些电容元件具有电容Cs2并被配置为吸收寄生输入电容Cpin，其中耦合的电感器之间的耦合系数k可等于0。即，第一耦合的电感元件116和第二耦合的电感元件120之间没有电感耦合。在附加或另选的实施方案中，期望的频率可包括20GHz或更大、介于24GHz与30GHz之间、任何合适的毫米波频率等等。曲线图222-228各自具有以GHz为单位表示频率的水平轴或x轴以及以分贝(dB)为单位表示功率的垂直轴或y轴。此外，每个曲线图222-228可包括实线，其中该实线指示具有电容元件106C、106D的分配器/合并器电路100的性能，这些电容元件具有电容Cs2(如图11所示)并被配置为吸收寄生输入电容。另外，每个曲线图222-228可包括虚线，其中该虚线指示具有电容元件106C、106D的分配器/合并器电路100的性能，这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容。
曲线图222示出了在分配器/合并器电路100的输入102处的反射信号功率(例如，S11)。在理想条件下，所有信号功率应当均等地从分配器/合并器电路100的输入102发射到输出124、125。因此，可能期望减小或最小化输入102处的反射信号功率。如图所示，在27GHz的期望频率下，对于指示具有电容元件106C、106D(这些电容元件具有电容Cs2(如图11所示)并被配置为吸收寄生输入电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，因此指示在输入102处反射极少信号功率，乃至不反射信号功率。然而，对于指示具有电容元件106C、106D(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图224示出了分配器/合并器电路100的每个输出124、125处的反射信号功率(例如，S22和S33)。与输入102一样，可能期望减小或最小化每个输出124、125处的反射信号功率。如图所示，在27GHz的期望频率下，对于指示具有电容元件106C、106D(这些电容元件具有电容Cs2(如图11所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，从而指示在每个输出124、125处反射极少信号功率，乃至不反射信号功率。应当注意，曲线图222、224各自示出了当负载与分配器/合并器电路100的阻抗匹配时在网络的输入102与输出124、125之间的输入匹配或匹配阻抗。然而，对于指示具有电容元件106C、106D(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图226示出了信号功率(例如，S32)在输出124、125之间的发射。可能期望确保来自输入102的发射信号功率在输出124、125之间均等地分布以将相等功率提供给与分配器/合并器电路100耦合的收发器30中的一个或多个部件。如图所示，在27GHz的期望频率下，对于指示具有电容元件106C、106D(这些电容元件具有电容Cs(如图9所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，从而指示在输出124、125之间反射极少信号功率，乃至不反射信号功率。然而，对于指示具有电容元件106C、106D(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图228示出了信号功率(例如，S31)在输入102与输出124、125之间的正向发射。如上所述，可能期望增加或最大化从分配器/合并器电路100的输入102发射到输出124、125的信号功率。如图所示，在27GHz的期望频率下，对于具有电容元件106C、106D(这些电容元件具有电容Cs2(如图11所示)并被配置为吸收寄生输入电容)的分配器/合并器电路100而言，根据需要，存在从输入102发射到输出124、125的显著增加或最大的功率。具有电容元件106C、106D(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容)的分配器/合并器电路100也已增加了从输入102发射到输出124、125的功率，但不像包括具有电容Cs2的电容元件106C、106D的分配器/合并器电路100的功率那样高，并且不在27GHz的期望频率下。在一些实施方案中，包括具有电容Cs2的电容元件106C、106D的分配器/合并器电路100在期望频率下的发射信号功率可为大约-3dB。
曲线图230相对于27千兆赫(GHz)的期望频率展示了具有和不具有电容元件106C、106D的分配器/合并器电路100的性能，这些电容元件具有电容Cs2并被配置为吸收寄生输入电容Cpin，其中耦合系数k可等于0.4。即，第一耦合的电感元件116和第二耦合的电感元件120之间存在电感耦合。在附加或另选的实施方案中，期望的频率可包括20GHz或更大、介于24GHz与30GHz之间、任何合适的毫米波频率等等。曲线图232-238各自具有以GHz为单位表示频率的水平轴或x轴以及以分贝(dB)为单位表示功率的垂直轴或y轴。此外，每个曲线图232-238可包括实线，其中该实线指示具有电容元件106C、106D的分配器/合并器电路100的性能，这些电容元件具有电容Cs2(如图11所示)并被配置为吸收寄生输入电容。另外，每个曲线图232-238可包括虚线，其中该虚线指示具有电容元件106C、106D的分配器/合并器电路100的性能，这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容。
曲线图232示出了在分配器/合并器电路100的输入102处的反射信号功率(例如，S11)。在理想条件下，所有信号功率应当均等地从分配器/合并器电路100的输入102发射到输出124、125。因此，可能期望减小或最小化输入102处的反射信号功率。如图所示，在27GHz的期望频率下，对于指示具有电容元件106C、106D(这些电容元件具有电容Cs2(如图11所示)并被配置为吸收寄生输入电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，因此指示在输入102处反射极少信号功率，乃至不反射信号功率。然而，对于指示具有电容元件106C、106D(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图234示出了分配器/合并器电路100的每个输出124、125处的反射信号功率(例如，S22和S33)。与输入102一样，可能期望减小或最小化每个输出124、125处的反射信号功率。如图所示，在27GHz的期望频率下，根据需要，存在显著减小或最小的功率，从而指示在每个输出124、125处反射极少信号功率，乃至不反射信号功率。应当注意，曲线图232、234各自示出了当负载与分配器/合并器电路100的阻抗匹配时在网络的输入102与输出124、125之间的输入匹配或匹配阻抗。然而，对于指示具有电容元件106C、106D(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图236示出了信号功率(例如，S32)在输出124、125之间的发射。可能期望确保来自输入102的发射信号功率在输出124、125之间均等地分布以将相等功率提供给与分配器/合并器电路100耦合的收发器30中的一个或多个部件。如图所示，在27GHz的期望频率下，对于指示具有电容元件106C、106D(这些电容元件具有电容Cs2(如图9所示)并被配置为吸收寄生输出电容)的分配器/合并器电路100的性能的实线而言，根据需要，存在显著减小或最小的功率，从而指示在输出124、125之间反射极少信号功率，乃至不反射信号功率。然而，对于指示具有电容元件106C、106D(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容)的分配器/合并器电路100的性能的虚线而言，反射信号功率在27GHz的期望频率下高得多。
曲线图238示出了信号功率(例如，S31)在输入102与输出124、125之间的正向发射。如上所述，可能期望增加或最大化从分配器/合并器电路100的输入102发射到输出124、125的信号功率。如图所示，在27GHz的期望频率下，对于具有电容元件106C、106D(这些电容元件具有电容Cs2(如图11所示)并被配置为吸收寄生输入电容)的分配器/合并器电路100而言，根据需要，存在从输入102发射到输出124、125的显著增加或最大的功率。具有电容元件106C、106D(这些电容元件具有电容C(如图5所示)并且不被配置为吸收寄生输入电容)的分配器/合并器电路100也已增加了从输入102发射到输出124、125的功率，但不像包括具有电容Cs2的电容元件106C、106D的分配器/合并器电路100的功率那样高，并且不在27GHz的期望频率下。在一些实施方案中，包括具有电容Cs2的电容元件106C、106D的分配器/合并器电路100在期望频率下的发射信号功率可为大约-3dB。
如上所讨论，分配器/合并器电路100可从放大器66接收信号，并且当作为分配器69操作时分配这些信号以促进波束形成和发射。为了确保适当的波束形成和发射，放大器66可使用输出匹配电路来将放大器66的阻抗与分配器/合并器电路100的阻抗匹配或相关。在一些情况下，输出匹配电路可将附加的表面积和/或部件引入到收发器30中，这可增加收发器30的尺寸和/或复杂性。考虑到前述内容，图13是与输出匹配电路242的一个或多个部件组合的图5的分配器/合并器电路100的电路图240。
输出匹配电路242可包括与电容元件246并联耦合的电感元件244。输出匹配电路242可包括与电感元件244和电容元件246的并联布置串联耦合的电容元件248。电容元件248可具有电容Cmatch以促进放大器82和分配器/合并器电路100的输出匹配。
由于分配器/合并器电路100中的部件的配置，可将电容元件248和电容元件112组合在一起并设置为分配器/合并器电路100中的电容元件250。即，可将电容元件112的电容调节为由以下公式9确定的电容：
此外，电容元件252A、252B(统称为252)可替换电容元件106A、106B以补偿电容元件250的电容。电容元件252的电容可由以下公式10确定：
因此，当与具有设置在收发器30中的单独的输出匹配电路248相比时，组合输出匹配电路242的部件可减小收发器30的表面积和/或复杂性。
类似地，图7的分配器/合并器电路130可从放大器66接收信号，以便在作为分配器69操作时分配这些信号以促进波束形成和发射。为了确保正确的波束形成和发射，放大器66可使用输出匹配电路来将放大器66的阻抗与分配器/合并器电路130的阻抗匹配或相关。在一些情况下，输出匹配电路可将附加的表面积和/或部件引入到收发器30中，这可增加收发器30的尺寸和/或复杂性。考虑到前述内容，图14是与输出匹配电路242的一个或多个部件组合的图7的分配器/合并器电路130的电路图260。
输出匹配电路242可包括与电容元件246并联耦合的电感元件244。输出匹配电路242可包括与电感元件244和电容元件246的并联布置串联耦合的电容元件248。电容元件248可具有电容Cmatch以促进放大器82和分配器/合并器电路130的输出匹配。
由于分配器/合并器电路130中的部件的配置，可将电容元件248和电容元件132组合在一起并设置为分配器/合并器电路130中的电容元件262。即，可将电容元件132的电容调节为由以下公式11确定的电容：
因此，当与具有设置在收发器30中的单独的输出匹配电路248相比时，组合输出匹配电路242的部件可减小收发器30的表面积和/或复杂性。
已经以示例的方式示出了上述具体实施方案，并且应当理解，这些实施方案可容许各种修改和另选形式。还应当理解，权利要求书并非旨在限于所公开的特定形式，而是旨在覆盖落在本公开的实质和范围内的所有修改、等同物和另选方案。
本文所述的和受权利要求保护的技术被引用并应用于实物和实际性质的具体示例，其明显改善了本技术领域，并且因此不是抽象、无形或纯理论的。此外，如果附加到本说明书结尾的任何权利要求包含被指定为“用于[执行][功能]...的装置”或“用于[执行][功能]...的步骤”的一个或多个元件，则这些元件将按照35U.S.C.112(f)进行解释。然而，对于任何包含以任何其他方式指定的元件的任何权利要求，这些元件将不会根据35U.S.C.112(f)进行解释。
众所周知，使用个人可识别信息应遵循公认为满足或超过维护用户隐私的行业或政府要求的隐私政策和做法。具体地，应管理和处理个人可识别信息数据，以使无意或未经授权的访问或使用的风险最小化，并应当向用户明确说明授权使用的性质。

Claims (20)

1.一种分配器电路，包括：
耦合到输入端子的第一电容元件和第二电容元件；
耦合到所述第一电容元件和第一输出端子的第一电感器；和
耦合到所述第二电容元件和第二输出端子的第二电感器，所述第一电感器和所述第二电感器被配置为彼此以电感方式耦合。
2.根据权利要求1所述的分配器电路，其中所述第一电容元件、所述第二电容元件、所述第一电感器和所述第二电感器各自耦合到第三电容元件。
3.根据权利要求1所述的分配器电路，其中所述第一电容元件、所述第二电容元件和所述输入端子各自耦合到第三电容元件。
4.根据权利要求1所述的分配器电路，其中所述分配器电路被配置为使目标频率范围能够通过并且过滤所述目标频率范围以外的频率。
5.根据权利要求4所述的分配器电路，其中所述第一电容元件的电容和所述第二电容元件的电容基于所述目标频率范围。
6.根据权利要求5所述的分配器电路，其中所述电容基于所述输入端子的电阻、所述第一输出端子的电阻和所述第二输出端子的电阻。
7.根据权利要求1所述的分配器电路，包括耦合在所述第一电感器与所述第一输出端子之间的第三电容元件以及耦合在所述第二电感器与所述第二输出端子之间的第四电容元件。
8.根据权利要求7所述的分配器电路，其中所述第三电容元件、所述第四电容元件、所述第一输出端子和所述第二输出端子耦合到电阻元件。
9.一种电子设备，包括：
多个天线，所述多个天线被配置为发射多个信号；和
电耦合到所述多个天线的发射器，所述发射器包括分配器电路，所述分配器电路被配置为接收输入信号并生成所述多个信号，所述分配器电路包括：
一对电感元件，所述一对电感元件耦合到输入端子并且被配置为接收所述输入信号并以电感方式耦合在一起，
一对电容元件，所述一对电容元件中的每个电容元件耦合到所述一对电感元件中的相应电感元件和一对输出端子中的相应输出端子。
10.根据权利要求9所述的电子设备，其中所述发射器包括耦合到所述一对电感元件并经由输入电容元件耦合到所述输入端子的一对附加电容元件。
11.根据权利要求10所述的电子设备，其中所述一对电感元件中的每个电感元件和所述一对附加电容元件中的每个电容元件耦合到输入电容元件。
12.根据权利要求9所述的电子设备，其中所述一对输出端子中的第一输出端子经由电阻元件耦合到所述一对输出端子中的第二输出端子。
13.根据权利要求9所述的电子设备，其中所述分配器电路被配置为使目标频率能够通过并且过滤所述目标频率以外的频率。
14.根据权利要求13所述的电子设备，其中所述一对电感元件的电感基于所述目标频率、所述输入端子的电阻和所述一对输出端子的电阻以及所述一对电感元件的耦合系数。
15.一种接收器，包括：
低噪声放大器；和
耦合到所述低噪声放大器的合并器电路，所述合并器电路包括：
耦合到第一输入端子的第一电容元件，
耦合到第二输入端子的第二电容元件，
耦合到所述第一电容元件和输出端子的第一电感器，和
耦合到所述第二电容元件和所述输出端子的第二电感器，所述第二电感器被配置为以电感方式耦合到所述第一电感器。
16.根据权利要求15所述的接收器，其中所述合并器电路被配置为使目标频率能够通过并且过滤所述目标频率以外的频率。
17.根据权利要求16所述的接收器，其中所述第一电容元件的电容和所述第二电容元件的电容基于所述目标频率以及所述第一输入端子的电阻、所述第二输入端子的电阻和所述输出端子的电阻。
18.根据权利要求17所述的接收器，其中所述合并器电路包括耦合到所述第一电感器和所述输出端子的第三电容元件以及耦合到所述第二电感器和所述输出端子的第四电容元件。
19.根据权利要求18所述的接收器，其中所述合并器电路包括耦合到所述第一电感器、所述第二电感器、所述第三电容元件和所述第四电容元件的第五电容元件。
20.根据权利要求19所述的接收器，其中所述第五电容元件的电容基于所述第一电容元件的所述电容、所述第二电容元件的所述电容、所述第三电容元件的所述电容和所述第四电容元件的所述电容以及所述第一电感器和所述第二电感器的耦合系数。
CN202310538871.8A 2022-05-17 2023-05-12 具有耦合的电感元件的高通功率合并器 Pending CN117081619A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/746,714 2022-05-17
US17/746,714 US20230378927A1 (en) 2022-05-17 2022-05-17 High pass power combiner with coupled inductive elements

Publications (1)

Publication Number Publication Date
CN117081619A true CN117081619A (zh) 2023-11-17

Family

ID=88712234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310538871.8A Pending CN117081619A (zh) 2022-05-17 2023-05-12 具有耦合的电感元件的高通功率合并器

Country Status (2)

Country Link
US (1) US20230378927A1 (zh)
CN (1) CN117081619A (zh)

Also Published As

Publication number Publication date
US20230378927A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
JP6084030B2 (ja) 半導体装置およびフィルタ回路の調整方法
KR20130047648A (ko) 프로그램 가능 노치 필터를 구비하는 송신기 프론트 엔드 및 그와 함께 사용하는 방법들
CN104012006A (zh) 带25％占空度无源混频器的接收器中不对称宽通带频率响应的补偿设备
CN114629519B (zh) 宽带平衡双工器
CN110999132A (zh) 通过切换进行可选择滤波
US20150072629A1 (en) Wireless communication device front end and distributed antenna system
CN115632619B (zh) 用于载波聚合的无线放大器电路
CN115395979B (zh) 带谐波畸变抑制和静电放电保护的发射-接收切换装置
CN117081619A (zh) 具有耦合的电感元件的高通功率合并器
US20240106116A1 (en) Wideband compact radio frequency phase shifter
US20240063771A1 (en) High pass power splitter/combiner with reduced circuit area
CN103378870B (zh) 通讯装置与射频均衡器
US11894825B2 (en) Passive active hybrid LC filter
US20230088332A1 (en) Phased array systems and methods with phase shifter
US20240097715A1 (en) Dual-band rf mixer chain using dual-band matching network and shared local oscillator
US20240097716A1 (en) Dual-band rf mixer chain using dual-band matching network and shared local oscillator
US20240088921A1 (en) Differential duplexer systems with phase shifters
US20230283315A1 (en) Amplifier with parasitic capacitance neutralization
US11870473B1 (en) Digital-to-analog converter with hybrid coupler
US20240030929A1 (en) Digital-to-analog converter with hybrid coupler
US20240022226A1 (en) Tunable matching network
CN117714021A (zh) 差分双平衡双工器
CN117713863A (zh) 使用基于90度混合耦合器的平衡条件的双工器架构
WO2023121745A1 (en) Interstage matching network attenuator
KR20230041603A (ko) 향상된 모드 강인성을 갖는 다중 코어 발진기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination