JP2023534018A - 整合ネットワークを含む同調可能ノッチフィルタ - Google Patents

整合ネットワークを含む同調可能ノッチフィルタ Download PDF

Info

Publication number
JP2023534018A
JP2023534018A JP2023501845A JP2023501845A JP2023534018A JP 2023534018 A JP2023534018 A JP 2023534018A JP 2023501845 A JP2023501845 A JP 2023501845A JP 2023501845 A JP2023501845 A JP 2023501845A JP 2023534018 A JP2023534018 A JP 2023534018A
Authority
JP
Japan
Prior art keywords
transformer
capacitance
response
notch
filter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023501845A
Other languages
English (en)
Inventor
マルコ・ヴィジランテ
チンマヤ・ミシュラ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2023534018A publication Critical patent/JP2023534018A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/013—Notch or bandstop filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/01—Tuned parameter of filter characteristics
    • H03H2210/012—Centre frequency; Cut-off frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor

Landscapes

  • Transmitters (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Noise Elimination (AREA)

Abstract

フィルタ回路は、抵抗素子および容量性素子を有する整合ネットワークと、整合ネットワーク内の変圧器とを含む。変圧器は、1次側および2次側を備え、1次側の入力から2次側の非反転出力に結合された少なくとも1つの巻線間容量を有する。

Description

関連出願
本出願は、2020年7月16日に出願された、"MATCHING NETWORK WITH TUNABLE NOTCH FILTER"という名称を有する米国仮特許出願第63/052,884号の優先権および利益を主張する。本出願は、以下に完全に記載されるかのように、またすべての適用可能な目的のために、その全体が参照により本明細書に組み込まれる。
本開示は、一般に電子機器に関し、より詳細には、無線周波数(RF)送信機および受信機に関する。
ワイヤレス通信デバイスおよび技術は、ミリメートル波(mmW)周波数で動作する通信デバイスとして一層普及が進んでいる。ワイヤレス通信デバイスは一般に、通信信号を送信しならびに/または受信する。
mmW通信システムにおける送信機は一般に、1つまたは複数の増幅器段および1つまたは複数のミキサを使用して送信のために信号をアップコンバートする。たとえば、アップコンバージョン経路では、送信のために中間周波数(IF)信号がミキサによって無線周波数信号(RF)にアップコンバートされてもよく、ダウンコンバージョン経路では、受信のために無線周波数(RF)信号がミキサによって中間周波数(IF)信号にダウンコンバートされてもよい。信号アップコンバージョンおよびダウンコンバージョンでは、ミキサ出力においてスプリアストーンが得られることがある。このようなスプリアストーン(スパーと呼ばれることがある)は、局部発振器(LO)周波数、およびLO(2LO)周波数の2倍などのLO信号の高調波周波数において生じることがあり、通信信号帯域において通信信号の十分近くに出現し得る信号エネルギーを有して通信信号に悪影響を与える場合がある。
添付の特許請求の範囲内のシステム、方法、およびデバイスの様々な実装形態は、各々がいくつかの態様を有し、それらのうちの単一の態様が、本明細書で説明する望ましい属性を単独で担うものではない。添付の特許請求の範囲を限定することなく、いくつかの顕著な特徴について本明細書で説明する。
本明細書で説明する主題の1つまたは複数の実装形態の詳細は、添付の図面および以下の説明に記載されている。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになろう。以下の図の相対的な寸法は、一定の縮尺で描かれていない場合があることに留意されたい。
本開示の一態様は、抵抗素子および容量性素子を有する整合ネットワークと、1次側および2次側を有し、1次側の入力から2次側の非反転出力に結合された少なくとも1つの巻線間容量を有する、整合ネットワーク内の変圧器とを含むフィルタ回路を提供する。
本開示の別の態様は、同調可能ノッチフィルタを含む整合ネットワークを使用してノッチフィルタ応答を生成するための方法であって、変圧器を通して信号を伝達するステップであって、変圧器が、変圧器の1次側の入力および変圧器の2次側の非反転出力にわたって巻線間容量を有する、ステップと、ノッチフィルタ応答を決定するように巻線間容量の値を調整するステップとを含む方法を提供する。
本開示の別の態様は、変圧器を通して信号を伝達するための手段であって、変圧器が、変圧器の1次側の入力および変圧器の2次側の非反転出力にわたって巻線間容量を有する手段と、ノッチフィルタ応答を決定するように巻線間容量の値を調整するための手段とを含むデバイスを提供する。
図では、同様の参照番号は、その他の形で示されない限り、様々な図の全体を通して同様の部分を指す。「102a」または「102b」などの文字指定を伴う参照番号の場合、文字指定は、同じ図に存在する2つの同様の部分または要素を区別し得る。参照番号の文字指定は、参照番号が、すべての図において同じ参照番号を有するすべての部分を包含することが意図されるとき、省略されることがある。
ワイヤレス通信システムと通信するワイヤレスデバイスを示す図である。 本開示の例示的な技法が実装され得るワイヤレスデバイスを示すブロック図である。 本開示の例示的な技法が実装され得るワイヤレスデバイスを示すブロック図である。 図2Bの構成要素のうちのいくつかの一実施形態をより詳細に示すブロック図である。 同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態が実装され得る例示的な送信チェーンの少なくとも一部のブロック図である。 同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態が実装され得る例示的な送信チェーンの少なくとも一部のブロック図である。 同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態が実施され得る例示的な送信チェーンの少なくとも一部のブロック図である。 120KHzサブキャリア間隔を有する通信フレーム構造を示す図である。 通信スペクトルの一部のグラフである。 シングルエンド同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態を示す図である。 差動同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態を示す図である。 差動同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態を示す図である。 本開示の例示的な実施形態による例示的なフィルタ応答を示す図である。 本開示の例示的な実施形態による例示的なフィルタ応答を示す図である。 本開示の例示的な実施形態による例示的なフィルタ応答を示す図である。 本開示の例示的な実施形態による例示的なフィルタ応答を示す図である。 本開示の例示的な実施形態による整合ネットワークの例示的な実施形態を示す図である。 例示的なオンチップ変圧器を示す図である。 本開示の例示的な実施形態による例示的なオンチップ変圧器を示す図である。 本開示の例示的な実施形態による例示的なオンチップ変圧器を示す図である。 本開示の例示的な実施形態による例示的なオンチップ変圧器を示す図である。 本開示の例示的な実施形態による例示的なオンチップ変圧器を示す図である。 本開示の例示的な実施形態によるオンチップ変圧器とともに使用される調整可能容量回路の例示的な概略図を示す図である。 本開示の例示的な実施形態によるオンチップ変圧器とともに使用される調整可能容量回路の例示的な概略図を示す図である。 本開示の例示的な実施形態による例示的なオンチップ変圧器を示す図である。 本開示の例示的な実施形態によるノッチフィルタ応答を生成するための方法の動作の一例を示すフローチャートである。 本開示の例示的な実施形態によるノッチフィルタ応答を生成するための装置の機能ブロック図である。
「例示的」という語は、「例、事例、または例示の働きをすること」を意味するために本明細書で使用される。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきでない。
複数の通信帯域上のミリメートル波(mmW)周波数で動作する現代のワイヤレス通信デバイスは、いくつかの無線周波数(RF)エネルギー排出基準を満たさなければならない。mmW 5G通信システムにおける局部発振器(LO)および2LO周波数における排出についての要件は厳しく、ユーザ機器(UE)の場合は一般に-36dBc程度であり、顧客構内機器(CPE)の場合は-46dBc程度である。
いくつかのmmW通信システムおよびデバイスは、ヘテロダインまたはスーパーヘテロダインと呼ばれるタイプの送信および受信アーキテクチャを使用する。スーパーヘテロダインアーキテクチャは、中間周波数を使用し、すなわち、まず中間周波数における局部発振器(LO)信号を使用して、送信信号がベースバンド信号から中間周波数(IF)にアップコンバートされ、次いで送信のためにIFから無線周波数(RF)にアップコンバートされる。同様に、まず受信信号がRF信号からIF信号にダウンコンバートされ、次いで情報回収のためにIFからベースバンド信号にダウンコンバートされる。
IFおよびLOミキサ周波数としては、スプリアストーンがmmW信号経路の周波数範囲の範囲外になるような周波数が選択される。mmW通信システム用の例示的な帯域は、24GHz～30GHz帯域、37GHz～43.5GHz帯域(37GHz～40GHz帯域および39GHz～43.5GHz帯域を包含してもよい)ならびに48GHz帯域を含んでもよく、48GHzは、47.2GHz～48.2GHzの範囲であってもよい。たとえば、LO周波数同調範囲を最小限に抑え、また非常に高いIF周波数を防止するために、48GHz通信帯域は、37GHz～43.5GHz帯域の範囲外に位置する34GHzのLO周波数を使用してもよい。同様に、37GHz～43.5GHz帯域用のLO周波数は26GHzであってもよく、この場合、2LOは48GHz帯域に近い52GHzになる。
通信信号に対するLOからのスプリアス発射の悪影響を最小限に抑えるための一方法は、狭帯域増幅器段を設計することである。しかし、狭帯域増幅器段では、サブバンドごとに別個の経路を使用する必要があり、チップ面積が大きくなる。
本明細書で開示する同調可能ノッチフィルタを含む小型低損失整合ネットワークとして実装され得る、同調可能ノッチフィルタ応答を含む整合ネットワークの例示的な実施形態を使用して、関心の通信帯域の近くに出現することがあるスプリアス(LO)信号エネルギーを除去することができる。
同調可能ノッチフィルタ応答を有する整合ネットワークの例示的な実施形態は、送信チェーンまたは受信チェーンのいずれかまたは両方におけるトランシーバに実装されてもよい。
同調可能ノッチフィルタ応答を有する整合ネットワークの例示的な実施形態は、送信チェーンまたは受信チェーンのいずれかまたは両方における複数の位置に実装されてもよい。
同調可能ノッチフィルタ応答を有する整合ネットワークの例示的な実施形態は、シングルエンド信号アーキテクチャにおいて実装されるか、または差動信号アーキテクチャにおいて実装されてもよい。
図1は、ワイヤレス通信システム120と通信するワイヤレスデバイス110を示す図である。ワイヤレス通信システム120は、ロングタームエボリューション(LTE)システム、符号分割多元接続(CDMA)システム、モバイル通信用グローバルシステム(GSM(登録商標): Global System for Mobile Communications)システム、ワイヤレスローカルエリアネットワーク(WLAN)システム、5Gシステム、または何らかの他のワイヤレスシステムであってもよい。CDMAシステムは、広帯域CDMA(WCDMA(登録商標))、CDMA 1X、エボリューションデータオプティマイズド(EVDO:Evolution-Data Optimized)、時分割同期CDMA(TD-SCDMA:Time Division Synchronous CDMA)、またはCDMAの何らかの他のバージョンを実装してもよい。説明を簡単にするために、図1は、2つの基地局130および132と1つのシステムコントローラ140とを含むワイヤレス通信システム120を示す。一般に、ワイヤレス通信システムは、任意の数の基地局とネットワークエンティティの任意のセットを含んでもよい。
ワイヤレスデバイス110はまた、ユーザ機器(UE)、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス110は、携帯電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末(PDA)、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、タブレット、コードレスフォン、医療デバイス、自動車、1つまたは複数の他のデバイスに(たとえば、モノのインターネットを通して)接続するように構成されたデバイス、ワイヤレスローカルループ(WLL)局、Bluetoothデバイスなどであってもよい。ワイヤレスデバイス110は、ワイヤレス通信システム120と通信してもよい。ワイヤレスデバイス110はまた、ブロードキャスト局(たとえば、ブロードキャスト局134)からの信号、衛星(たとえば、1つまたは複数の全地球ナビゲーション衛星システム(GNSS)における衛星150)からの信号などを受信してもよい。ワイヤレスデバイス110は、LTE、WCDMA、CDMA 1X、EVDO、TD-SCDMA、GSM、802.11、5Gなどのワイヤレス通信用の1つまたは複数の無線技術をサポートしてもよい。
ワイヤレスデバイス110は、たとえば、1つまたは複数のLTEまたは5G基準に記載されているように、キャリアアグリゲーションをサポートしてもよい。いくつかの実施形態では、たとえば、それぞれのデータストリームにわたって別個のキャリアが使用されるのではなく、キャリアアグリゲーションを使用して複数のキャリアを介して単一のデータストリームが送信される。ワイヤレスデバイス110は、広範囲の周波数にわたる、たとえば、LTE、WiFi、5Gによって使用される通信帯域、または他の通信帯域を含む様々な通信帯域において動作することが可能であってもよい。
一般に、キャリアアグリゲーション(CA)は、2つのタイプ、すなわち、イントラバンドCAおよびインターバンドCAとして分類されてもよい。イントラバンドCAは、同じ帯域内の複数のキャリア上の動作を指す。インターバンドCAは、様々な帯域内の複数のキャリア上の動作を指す。
図2Aは、本開示の例示的な技法が実装され得るワイヤレスデバイス200を示すブロック図である。ワイヤレスデバイス200は、たとえば、図1に示すワイヤレスデバイス110の実施形態であってもよい。
図2Aは、送信機230と受信器250とを有するトランシーバ220の一例を示す。一般に、送信機230および受信機250内の信号の条件付けは、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの1つまたは複数の段によって実行され得る。これらの回路ブロックは、図2Aに示す構成とは異なるように配置されてもよい。さらに、図2Aに示されていない他の回路ブロックも、送信機230および受信機250における信号を調整するために使用され得る。別段に記載されていない限り、図2Aまたは諸図の中の任意の他の図内の任意の信号は、シングルエンド信号であってもよく、または差動信号であってもよい。図2Aのいくつかの回路ブロックは省略されてもよい。
図2Aに示す例では、ワイヤレスデバイス200は一般に、トランシーバ220とデータプロセッサ210とを含む。データプロセッサ210は、メモリ298に動作可能に結合されたプロセッサ296を含んでもよい。メモリ298は、データおよびプログラムコードを例示的なソフトウェア299として記憶するように構成されてもよく、一般にアナログおよび/またはデジタル処理要素を備えてもよい。プロセッサ296およびメモリ298は協働して、本明細書で説明する同調可能ノッチフィルタを含む整合ネットワークの実施形態の動作の一部または全部を制御し、設定し、プログラムし、または場合によっては完全にもしくは部分的に制御してもよい。
トランシーバ220は、双方向通信をサポートする送信機230と受信機250とを含む。一般に、ワイヤレスデバイス200は、任意の数の通信システム向けおよび周波数帯域向けに、任意の数の送信機および/または受信機を含んでもよい。いくつかの実施形態では、送信機のみまたは受信器のみが実装されてもよい。トランシーバ220の全部または一部分は、1つまたは複数のアナログ集積回路(IC)、RF IC(RFIC)、混合信号ICなどの上に実装され得る。
送信機または受信機は、スーパーヘテロダインアーキテクチャまたはダイレクトコンバージョンアーキテクチャによって実装され得る。スーパーヘテロダインアーキテクチャでは、信号は、複数の段において無線周波数(RF)とベースバンドとの間で周波数変換され、たとえば、受信機の場合、ある段ではRFから中間周波数(IF)へ、次いで、別の段ではIFからベースバンドへ変換される。ダイレクトコンバージョンアーキテクチャでは、信号は、1つの段において、RFとベースバンドとの間で周波数変換される。スーパーヘテロダインアーキテクチャおよびダイレクトコンバージョンアーキテクチャは、異なる回路ブロックを使用すること、および/または異なる要件を有することがある。図2Aに示す例では、送信機230および受信機250は、ダイレクトコンバージョンアーキテクチャによって実装される。
送信経路では、データプロセッサ210は、送信されるデータを処理し、同相(I)および直交(Q)アナログ出力信号を送信機230に提供する。例示的な実施形態では、データプロセッサ210は、データプロセッサ210により生成されるデジタル信号を、さらなる処理のために、IおよびQアナログ出力信号、たとえばIおよびQ出力電流へと変換するための、デジタルアナログ変換器(DAC)214aおよび214bを含む。他の実施形態では、DAC214aおよびDAC214bはトランシーバ220に含められ、データプロセッサ210は、(たとえば、IおよびQについての)データをトランシーバ220にデジタル的に提供する。
送信機230内では、ローパスフィルタ232aおよび232bが、それぞれ、IおよびQのアナログ送信信号をフィルタリングして、前のデジタル-アナログ変換によって引き起こされた不要なイメージを除去する。増幅器(Amp)234aおよび234bが、それぞれローパスフィルタ232aおよび232bからの信号を増幅し、IおよびQベースバンド信号を提供する。アップコンバータ240は、送信(TX)局部発振器(LO)信号生成器290からのIおよびQ TX LO信号によって、(例えば、ミキサ241aおよび241bを使用して)IおよびQベースバンド信号をアップコンバートし、アップコンバートされた信号を提供する。フィルタ242は、アップコンバートされた信号をフィルタリングして、周波数アップコンバージョンにより引き起こされる不要なイメージならびに受信周波数帯域の中のノイズを除去する。電力増幅器(PA)244は、所望の出力電力レベルを得るために、フィルタ242からの信号を増幅して、送信RF信号を提供する。送信RF信号は、デュプレクサまたはスイッチ246を通じて経路を定められ、アンテナ248を介して送信されてもよい。本明細書で説明する例はIおよびQ信号を利用するが、当業者には、トランシーバの要素が極変調を利用するように構成されてもよいことを理解されよう。
受信経路において、アンテナ248は、通信信号を受信し、受信されたRF信号を提供する。受信されたRF信号は、デュプレクサまたはスイッチ246を通じて経路を定められ、低雑音増幅器(LNA)252に提供されてもよい。デュプレクサ246は、RX信号がTX信号から隔離されるように、特定のRX-TXデュプレクサ周波数分離を伴って動作するように設計される。受信されたRF信号は、LNA252によって増幅され、フィルタ254によってフィルタリングされて、所望のRF入力信号を取得する。ダウンコンバータ260におけるダウンコンバージョンミキサ261aおよび261bは、フィルタ254の出力を、RX LO信号生成器280からのIおよびQ受信(RX) LO信号(すなわち、LO_IおよびLO_Q)と混合し、IおよびQベースバンド信号を生成する。IおよびQベースバンド信号は、増幅器262aおよび262bによって増幅され、IおよびQアナログ入力信号を得るためにローパスフィルタ264aおよび264bによってさらにフィルタリングされ、IおよびQアナログ入力信号はデータプロセッサ210に提供される。図示の例示的な実施形態では、データプロセッサ210は、データプロセッサ210によってさらに処理されるデジタル信号へとアナログ入力信号を変換するための、アナログデジタル変換器(ADC)216aおよび216bを含む。いくつかの実施形態では、ADC216aおよび216bは、トランシーバ220に含められ、データをデジタル的にデータプロセッサ210に提供する。
図2Aにおいて、TX LO信号生成器290が、周波数アップコンバージョンに使用されるIおよびQ TX LO信号を生成する一方で、RX LO信号生成器280が、周波数ダウンコンバージョンに使用されるIおよびQ RX LO信号を生成する。各LO信号は、特定の基本周波数を有する周期信号である。位相ロックループ(PLL)292は、データプロセッサ210からタイミング情報を受け取り、LO信号生成器290からTX LO信号の周波数および/または位相を調整するために使用される制御信号を生成する。同様に、PLL282は、データプロセッサ210からタイミング情報を受け取り、LO信号生成器280からのRX LO信号の周波数および/または位相を調整するために使用される制御信号を生成する。
ワイヤレスデバイス200は、CAをサポートしてもよく、(i)異なる周波数において複数のダウンリンクキャリア上で1つまたは複数のセルによって送信された複数のダウンリンク信号を受信してもよく、ならびに/または(ii)複数のアップリンクキャリア上で複数のアップリンク信号を1つまたは複数のセルに送信してもよい。しかしながら、本明細書で説明する態様は、キャリアアグリゲーションをサポートしないシステム、デバイスおよび/またはアーキテクチャ内で実装され得ることは、当業者には理解されよう。
トランシーバ220のいくつかの要素が、機能に関して図2Aに示されており、図2Aに示す構成は、いくつかの実装形態における物理的なデバイス構成を表している場合も表していない場合もある。たとえば、上記で説明したように、トランシーバ220は、様々な集積回路(IC)、RF IC (RFIC)、混合信号ICなどに実装されてもよい。いくつかの実施形態では、トランシーバ220は、様々なモジュールを有するプリント回路板(PCB)などの基板またはボード上に実装される。たとえば、電力増幅器244、フィルタ242、およびデュプレクサ246は、別々のモジュールに実装されてもよく、または個別の構成要素として実装されてもよく、一方、トランシーバ220内に示された残りの要素は単一のトランシーバチップにおいて実装されてもよい。
電力増幅器244は、たとえば、1つまたは複数の周波数上、1つまたは複数の周波数帯域内、および1つまたは複数の電力レベルにおいて通信信号を増幅するように構成することができる、ドライバ段、電力増幅器段、または他の構成要素を含む1つまたは複数の段を備えてもよい。様々な因子に応じて、電力増幅器244は、1つまたは複数のドライバ段、1つまたは複数の電力増幅器段、1つまたは複数のインピーダンス整合ネットワークを使用して動作するように構成することができ、直線性、効率、または直線性と効率の組合せを実現するように構成することができる。
本明細書で説明する同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態は、電力増幅器244および/またはフィルタ242内の1つまたは複数の位置に実装されてもよい。本明細書で説明する同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態はまた、受信機250内のフィルタ254および/もしくはLNA252内に実装されてもよく、またはフィルタ254および/もしくはLNA252の一部として実装されてもよく、ならびに/またはトランシーバ220内の他の位置もしくは構成要素に実装されてもよい。
スーパーヘテロダインアーキテクチャにおける例示的な実施形態では、フィルタ242、PA244、LNA252、およびフィルタ254は、送信機230および受信機250における他の構成要素とは別個に、たとえば、ミリメートル波集積回路上に実装されてもよい。例示的なスーパーヘテロダインアーキテクチャが、図2Bに示されている。
図2Bは、本開示の例示的な技法が実装され得るワイヤレスデバイスを示すブロック図である。図2Bにおけるワイヤレスデバイス200aの、たとえば同一の参照番号によって示され得るいくつかの構成要素は、図2Aに示すワイヤレスデバイス200における構成要素と同様に構成されてもよく、図2Bにおいて同一の符号を有する項目の説明は繰り返さない。
ワイヤレスデバイス200aは、ヘテロダイン(スーパーヘテロダイン)アーキテクチャの一例であり、この場合、アップコンバータ240およびダウンコンバータ260は、ベースバンドと中間周波数(IF)との間の通信信号を処理するように構成される。たとえば、アップコンバータ240は、アップコンバータ275にIF信号を提供するように構成されてもよい。例示的な実施形態では、アップコンバータ275は、加算機能278およびアップコンバージョンミキサ276を備えてもよい。加算機能278は、アップコンバータ240のIおよびQ出力を組み合わせ、ミキサ276に非直交信号を提供する。非直交信号は、シングルエンド信号であってもよく、または差動信号であってもよい。ミキサ276は、アップコンバータ240からIF信号を受信し、TX RF LO信号生成器277からTX RF LO信号を受信するように構成され、位相シフト回路281にアップコンバートされたRF信号を提供するように構成される。PLL292は信号生成器290、277によって共有されるように図2Bに示されているが、各信号生成器用のそれぞれのPLLが実装されてもよい。
例示的な実施形態では、位相シフト回路281内の構成要素は、1つまたは複数の調整可能または可変フェーズドアレイ素子を含んでもよく、接続294を介してデータプロセッサ210から1つまたは複数の制御信号を受信し、受信された制御信号に基づいて調整可能または可変フェーズドアレイ素子を動作させてもよい。
例示的な実施形態では、位相シフト回路281は、位相シフタ283およびフェーズドアレイ素子287を備える。図示を容易にするために3つの位相シフタ283および3つのフェーズドアレイ素子287が示されているが、位相シフト回路281は、より多いまたはより少ない位相シフタ283およびフェーズドアレイ素子287を備えてもよい。
各位相シフタ283は、アップコンバータ275からRF送信信号を受信し、位相をある量変更し、RF信号をそれぞれのフェーズドアレイ素子287に提供する。各フェーズドアレイ素子287は、1つまたは複数のフィルタ、整合ネットワーク、増幅器、ドライバ増幅器、および電力増幅器を含む送信および受信回路を備えてもよい。いくつかの実施形態では、位相シフタ283はそれぞれのフェーズドアレイ素子287内に組み込まれてもよい。
位相シフト回路281の出力は、アンテナアレイ248に提供される。例示的な実施形態では、アンテナアレイ248は、一般に位相シフタ283およびフェーズドアレイ素子287の数に相当する数のアンテナを備え、それによって、たとえば各アンテナ素子がそれぞれのフェーズドアレイ素子287に結合される。例示的な実施形態では、位相シフト回路281およびアンテナアレイ248はフェーズドアレイと呼ばれる。
受信方向では、位相シフト回路281の出力は、ダウンコンバータ285に提供される。例示的な実施形態では、ダウンコンバータ285は、I/Q生成機能291およびダウンコンバージョンミキサ286を備えてもよい。例示的な実施形態では、ミキサ286は、位相シフト回路281によって提供された受信RF信号を、RX RF LO信号生成器279によって提供されたRX RF LO信号に従ってIF信号にダウンコンバートする。I/O生成機能291は、ミキサ286からIF信号を受信し、ダウンコンバータ260用のIおよびQ信号を生成し、ダウンコンバータ260は、上記で説明したようにIF信号をベースバンドにダウンコンバートする。PLL282は信号生成器280、279によって共有されるように図2Bに示されているが、各信号生成器用のそれぞれのPLLが実装されてもよい。
いくつかの実施形態では、アップコンバータ275、ダウンコンバータ285、および位相シフト回路281は共通のIC上に実装される。いくつかの実施形態では、加算機能278およびI/Q生成機能291は、ミキサ276および286とは別個に実装され、それによって、ミキサ276、286および位相シフト回路281は、共通のIC上に実装されるが、加算機能278およびI/Q生成機能291は共通のIC上には実装されない(たとえば、加算機能278およびI/Q生成機能291は、ミキサ276、286を有するICに結合された別のICに実装される)。いくつかの実施形態では、LO信号生成器277、279は共通のICに含められる。位相シフト回路が、276、286、277、278、279、および/または291を有する共通のIC上に実装されるいくつかの実施形態では、共通のICおよびアンテナアレイ248はモジュールに含められ、モジュールは、コネクタを介してトランシーバ220の他の構成要素に結合されてもよい。いくつかの実施形態では、位相シフト回路281、たとえば、位相シフト回路281が実装されたチップは、相互結合部によってアンテナアレイ248に結合される。たとえば、アンテナアレイ248の構成要素は、基板上に実装され、位相シフト回路281をフレキシブルプリント回路を介して実装する集積回路に結合されてもよい。
いくつかの実施形態では、図2Aに示すアーキテクチャと図2Bに示すアーキテクチャの両方が同じデバイスに実装されてもよい。たとえば、ワイヤレスデバイス110または200は、図2Aに示すアーキテクチャを使用して約10GHzよりも低い周波数を有する信号を用いて通信し、かつ図2Bに示すアーキテクチャを使用して約10GHzよりも高い周波数を有する信号を用いて通信するように構成されてもよい。両方のアーキテクチャが実装されたデバイスでは、同一の番号が付されている図2Aおよび図2Bの1つまたは複数の構成要素は、2つのアーキテクチャ間で共有される。たとえば、直接RFからベースバンドにダウンコンバートされた信号と、IF段を介してRFからベースバンドにダウンコンバートされた信号の両方は、同じベースバンドフィルタ264によってフィルタリングされてもよい。他の実施形態では、フィルタ264の第1のバージョンが、図2Aのアーキテクチャを実装するデバイスの部分に含められ、フィルタ264の第2のバージョンが、図2Bのアーキテクチャを実装するデバイスの部分に含められる。本明細書ではある例示的な周波数について説明するが、他の実装形態が可能である。たとえば、約10GHzよりも高い周波数を有する(例えば、mmW周波数を有する)信号が、ダイレクトコンバージョンアーキテクチャを使用して送信されならびに/または受信されてもよい。そのような実施形態では、たとえば、ダイレクトコンバージョンアーキテクチャにおいてフェーズドアレイが実装されてもよい。
図2Cは、図2Bの構成要素のうちのいくつかの一実施形態をより詳細に示すブロック図297である。例示的な実施形態では、アップコンバージョンミキサ276は、位相シフト回路281にRF送信信号を提供し、ダウンコンバージョンミキサ286は、位相シフト回路281からRF受信信号を受信する。例示的な実施形態では、位相シフト回路281は、RF可変利得増幅器284と、スプリッタ/合成器288と、位相シフタ283と、フェーズドアレイ素子287とを備える。例示的な実施形態では、位相シフト回路281は、ミリメートル波集積回路(mmWIC)上に実装されてもよい。いくつかのそのような実施形態では、アップコンバータ275および/またはダウンコンバータ285(またはミキサ276、286のみ)もmmWIC上に実装される。例示的な実施形態では、RF VGA284は、TX VGA293およびRX VGA295を備えてもよい。いくつかの実施形態では、TX VGA293およびRX VGA295は独立して実装されてもよい。他の実装形態では、VGA284は双方向性である。例示的な実施形態では、スプリッタ/合成器288は、配電網および電力結合網の一例であってもよい。いくつかの実施形態では、スプリッタ/合成器288は、単一の構成要素として実装されるか、または別個の信号スプリッタおよび信号合成器として実装されてもよい。位相シフタ283は、それぞれのフェーズドアレイ素子287に結合される。図2Cに示す例示的な実施形態では、位相シフタ283およびフェーズドアレイ素子287は、送信信号と受信信号の両方を処理するように構成されるが、他の実施形態では、別個の位相シフタ283および/またはフェーズドアレイ素子287が送信信号および受信信号を別々に処理するように構成されてもよい。各々のそれぞれのフェーズドアレイ素子287は、アンテナアレイ248におけるそれぞれのアンテナ素子に結合される。例示的な実施形態では、位相シフタ283およびフェーズドアレイ素子287は、接続部294を介してデータプロセッサ210から制御信号を受信する。図2Cに示す例示的な実施形態は、4つの位相シフタ283-1、283-2、283-3、および283-n、4つのフェーズドアレイ素子287-1、287-2、287-3、および287-n、および4つのアンテナ248-1、248-2、248-3、および248-nを有する1x4アレイを備える。しかし、1x4フェーズドアレイは、単に例として示されており、1x2、1x6、1x8、2x3、2x4などの他の構成またはその他の構成が可能である。
図3Aは、同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態が実装され得る例示的な送信チェーン300の少なくとも一部のブロック図である。簡単のために同調可能ノッチフィルタの態様は図3Aの図から省略されているが、これらの態様については以下に以後の図に関して説明する。例示的な実施形態では、送信チェーン300は、スーパーヘテロダイン(スーパーヘット)アーキテクチャを実現するmmW通信デバイスにおいて実装されてもよく、スーパーヘテロダイン(スーパーヘット)アーキテクチャでは、送信される通信信号がベースバンド情報信号から中間周波数信号に変換され、次いで中間周波数信号から無線周波数信号にアップコンバートされる。同様に、受信された通信信号は、RF信号からIF信号にダウンコンバートされ、次いでさらにIF信号からベースバンド情報信号にダウンコンバートされる。しかし、当業者には、同調可能ノッチフィルタを含む整合ネットワークの実施形態が代替的にまたは追加として、ダイレクトコンバージョンアーキテクチャにおいて実装されてもよいことが理解されよう。いくつかの実施形態では、20GHz台または30GHz台の通信用のLOが実装され、2LOは、50GHz台または60GHz台の通信信号の周波数の近くに位置してもよく、または重なってもよい。したがって、以下の説明は、スーパーヘットアーキテクチャを含む(かつIF通信信号を参照する)が、当業者には、実施形態がこれに限定されない(かつたとえば、ダイレクトコンバージョンおよびベースバンド通信信号が追加または代替として実装されてもよい)ことが理解されよう。例示的な送信チェーン300は、説明の目的でのみ示されており、mmW通信デバイスにおける送信チェーンの一部を含んでもよい。
例示的な実施形態では、送信チェーン300は、差動接続304を介して中間周波数 (IF)通信信号を受信し、差動接続306を介して局部発振器(LO)信号を受信するように構成されたミキサ302を備えてもよい。例示的な実施形態では、ミキサ302は、図2Bのミキサ276の一実施形態であってもよい。
例示的な実施形態では、送信チェーン300は、1つまたは複数の電力増幅器段を、単に例として図3Aに示す3つの例示的な電力増幅器段320、322、および324とともに備えてもよい。3つの増幅器段320、322、および324は、同じレベルまたは異なるレベルの信号増幅を行なうように構成されてもよい。例示的な実施形態では、第1の増幅器段320および第2の増幅器段322はドライバ段と呼ばれることがあり、第3の増幅器段324は、電力増幅器と呼ばれることもある。用途に応じてより多いまたはより少ない増幅器段が送信チェーンに含まれてもよい。
例示的な実施形態では、送信チェーン300は、1つまたは複数の整合ネットワーク310、312、314、および316を備えてもよい。整合ネットワーク310、312、314、および316は、ミキサ302から増幅器段320へ、増幅器段から増幅器段へ、増幅器段からアンテナ、位相シフタなどの負荷へなど、RF信号をある構成要素から別の構成要素へ転送するように構成されてもよい。整合ネットワーク310、312、314、および316の各々は、トランジスタ、抵抗、容量、インダクタンス(図3Aには示されていない)、およびそれぞれの変圧器311、313、315、および317などの、1つまたは複数の受動および/または能動構成要素を備えてもよい。たとえば、変圧器311は、1次側332および2次側333を備えてもよい。同様に、変圧器313は、1次側334および2次側335を備えてもよく、変圧器315は、1次側336および2次側337を備えてもよく、変圧器317は、1次側338および2次側339を備えてもよい。
例示的な実施形態では、各変圧器311、313、315、および317は、「負の磁気結合」または「正の磁気結合」と呼ばれるものにおいて構成されてもよい。ドット記法と呼ばれるものを使用して結合を示すと、電流がコイルのドット付き端子に「入る」場合、他方のコイル内で誘起される電圧の基準極性はそのドット付き端子において正である。電流がコイルのドット付き端子から「離れる」場合、他方のコイル内で誘導起される電圧の基準極性はそのドット付き端子において負である。変圧器では、1次側のインダクタンスL1と2次側のインダクタンスL2との間に相互インダクタンスLMが生成される。変圧器の結合強度は、自己インダクタンスに対する相互インダクタンスの比率に比例する。Lm/sqrt(L1*L2)。L1=L2=Lである場合、k=Lm/Lである。この比は結合強度の測度であり、同期的同調シャント誘導結合共振器の対についての結合係数(coupling factorまたはcoupling coefficient)kMまたはkと呼ばれる。
図3Aには、正の磁気結合をもたらす構成において結合されるように示されているが、変圧器311、313、315、および317のうちの1つまたは複数が、負の磁気結合をもたらす構成において結合されてもよい。
図3Aでは差動アーキテクチャとして示されているが、送信チェーン300は、シングルエンドアーキテクチャにおいて構成されてもよい。
例示的な実施形態では、増幅器段324の出力は、整合ネットワーク316を通してアンテナ342に接続されるように示されている。しかし、他の実施形態では、電力増幅器324の出力は位相シフタ、別の増幅器などの他の素子に結合されてもよい。同様に、増幅器段320の入力は整合ネットワーク310を通してミキサ302に接続されるように示されているが、1つまたは複数の構成要素(位相シフタなど)が増幅器段320とミキサ302との間に結合されてもよい。さらに、3つの増幅器段および4つの整合ネットワークが図3Aに示されているが、実施形態は、より多いまたはより少ない増幅器段および整合ネットワークを含んでもよい。
例示的な実施形態では、整合ネットワーク310、312、314、および316ならびに増幅器段320、322、および324は送信経路330を備えてもよく、1つまたは複数の送信経路330がフェーズドアレイアーキテクチャにおいて実装されてもよい。送信経路330は、他の実施形態ではより少ないもしくはより多い増幅器段および/またはより少ないもしくはより多い整合ネットワークを含んでもよい。送信経路330は、フェーズドアレイ素子287のうちの1つのフェーズドアレイ素子287内に含められてもよい。
図3Bは、同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態が実装され得る例示的な送信チェーン350の少なくとも一部のブロック図である。送信チェーン350は、複数の送信経路330-1、330-2～330-nがミキサ302に結合され得るフェーズドアレイアンテナアーキテクチャの一例である。例示的な実施形態では、送信経路330の数は実装形態に依存し、図示を簡単にするために3つの送信経路330-1、330-2、および330-nが示されている。
例示的な実施形態では、各送信経路330の入力がそれぞれの位相シフタ331に結合され、すなわち、送信経路330-1が位相シフタ331-1に結合され、送信経路330-2が位相シフタ331-2に結合され、送信経路330-nが位相シフタ331-nに結合される。例示的な実施形態では、各位相シフタ331はそれぞれの可変利得増幅器352に結合され、すなわち、位相シフタ331-1がVGA352-1に結合され、位相シフタ331-2がVGA352-2に結合され、位相シフタ331-nがVGA352-nに結合される。VGA352は、ミキサ302からRF信号を受信する。そのような実施形態では、送信経路330の各々の出力は、アンテナ素子のアレイ348におけるそれぞれのアンテナ素子344に結合される。たとえば、送信経路330-1はアンテナ素子344-1に結合され、送信経路330-2はアンテナ素子344-2に結合され、送信経路330-nはアンテナ素子344-nに結合される。他の実施形態では、すべての送信経路330がミキサ302に結合されるのではなく、各送信経路330がそれぞれのミキサに結合され、それによって、たとえば、図3Bに示されているように信号経路に位相シフトがもたらされるのではなく、それぞれのミキサに提供されるLO信号を変調することによって位相シフトが導入されてもよい。
図3Cは、同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態が実装され得る例示的な送信経路の少なくとも一部のブロック図360である。例示的な送信経路330は位相シフタ331に結合される。任意の整合ネットワーク362を通してVGA352にRF信号が提供される。また、VGA352の出力が整合ネットワーク364に提供されてもよく、整合ネットワーク364の出力は、位相シフタ331に結合されてもよい。例示的な実施形態では、整合ネットワーク362および364は上記で説明した整合ネットワーク310、312、314、および316と同様であってもよい。
例示的な実施形態では、整合ネットワーク362、364、310、312、314、および316のうちの1つまたは複数は、ノッチ同調応答を含み得るある範囲のフィルタ応答を提供するように構成されてもよい。本明細書で説明する同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態は、通過帯域366の低周波数側および/または通過帯域366の高周波数側に選択可能なノッチフィルタ応答を生成するように構成されてもよい。いくつかの実施形態では、整合ネットワーク362、364、310、312、314、および316は、広帯域応答または通過帯域応答を生成するように構成されてもよい。
例示的な実施形態では、整合ネットワーク362、364、310、312、314、および316のうちの1つまたは複数を同調可能ノッチ応答を生成するように構成すると、送信経路330は、低帯域幅信号および高帯域幅信号を交互に、異なる通信スロット、フレームなど、それぞれの通信期間に送信することが可能になる。たとえば、狭チャネル帯域幅を使用して、狭帯域幅信号であってもよい通常通信(場合によってはミッションモードと呼ばれる)送信(TX)信号を送信する能力を有し、また単に例として、広チャネル帯域幅を使用して、広帯域幅信号であってもよい周波数変調連続波(FMCW)レーダ信号などの異なるタイプの信号を送信する能力を有することが望ましい場合がある。FMCW信号の例は、通信デバイスに対するユーザ近接度を判定するために使用されるレーダ信号であってもよい。さらに、整合ネットワーク362、364、310、312、314、および316のうちの1つまたは複数を同調可能ノッチ応答を生成するように構成すると、送信経路を実現するチップまたはICを、異なる送信要件を有する様々なデバイスにおいて使用することが可能になる。
図3Dは、120KHzサブキャリア間隔を有する5G通信フレーム構造370を示す図である。フレーム構造370は、120KHzサブキャリア間隔(SCS)を示し、10個のサブフレーム372を有する1つの無線フレーム371を示し、無線フレーム371は、80個のスロットおよび10ミリ秒(ms)の持続時間に等しい。各サブフレーム372は、8つのスロット374を含み、持続時間が1msであってもよい。各スロット374は、持続時間が0.125ms(125μs)である14個の通信シンボル376を含んでもよく、各シンボルは、持続時間が約9マイクロ秒(μs)である。他のサブキャリア間隔は、他の通信シンボル長をもたらす。例示的な実施形態では、各スロット374は、異なる送信チャネル帯域幅向けに選択的に構成されてもよい。たとえば、第1のスロット374-1は第1のアップリンクモード(ULモード1)において構成されてもよく、第2のスロット374-2は、第2のアップリンクモード(ULモード2)において構成されてもよい。120KHzサブキャリア間隔を有する5G通信フレーム構造370では、8つのスロットがあるが、サブフレーム内のスロットの数はサブキャリア間隔に基づいて異なってもよい。例示的な実施形態では、第1のアップリンクモード、ULモード1は、通常通信信号を送信するように構成されてもよく、その場合、通信スロット374-1は、送信経路330が排出基準を満たすように狭帯域幅信号向けに構成されたときに送信される。例示的な実施形態では、第2のアップリンクモード、ULモード2は、レーダ信号などのFMCW信号を送信するように構成されてもよく、その場合、通信スロット374-2は、送信経路330が広チャネル帯域幅向けに構成されたときに送信される。図3Dには例として2つのアップリンクモードが示されているが、他の数のアップリンクモードが可能である。
再び図3Cを参照すると、例示的な実施形態では、整合ネットワーク362、364、310、312、314、および316のうちの1つまたは複数は、広帯域幅および狭帯域幅などの異なる帯域幅要件の信号、ならびに/または異なる周波数の信号に適応し得るチャネル帯域幅を有する送信経路330を提供するように選択的に構成されてもよい。例示的な実施形態では、送信経路帯域幅および/または周波数の選択はスロットごとに調整可能であるかまたは可変である。整合ネットワーク362、364、310、312、314、および316のうちの1つまたは複数は、チャネル応答の調整が通過帯域の一方の側または他方の側で有効になるように周波数の第1のセットにわたってノッチ同調応答を生成するように選択的に構成されてもよい。たとえば、整合ネットワーク362、364、310、312、314、および316のうちの1つのノッチ同調応答は、通過帯域の低周波数側でチャネル応答を調整可能にするように選択的に構成されてもよく、整合ネットワーク362、364、310、312、314、および316のうちの別の整合ネットワークのノッチ同調応答は、通過帯域の高周波数側でチャネル応答を調整可能にするように選択的に構成されてもよい。例示的な実施形態では、図3Cにおける整合ネットワーク310は、通過帯域366の低周波数側でチャネル応答を調整可能にする(通過帯域の左側の傾斜線は、ノッチ応答を同調させ得る様々な周波数を表す)ように構成されてもよく、図3Cにおける整合ネットワーク312は、通過帯域366の高周波数側でチャネル応答を調整可能にする(通過帯域の右側の傾斜線は、ノッチ応答を同調させ得る様々な周波数を表す)ように構成されてもよい。例示的な実施形態では、送信経路330の応答の調整可能範囲は、チャネル応答368を使用して例示され得る。整合ネットワーク362、364、310、312、314、および316のうちの1つまたは複数を選択的に調整することによって、異なる帯域幅および/または周波数を有する多種多様な信号の送信を可能にするように送信経路330の様々なチャネル応答を向上させてもよい。いくつかの整合ネットワークを同じノッチ周波数を有するように設定して、その周波数におけるノッチを深くしてもよい。いくつかの整合ネットワークをわずかに異なるノッチ周波数を有するように設定して、通過帯域の周りで除去される周波数の範囲を広くしてもよい。いくつかの実施形態(たとえば、以下で説明する実施形態)では、1つまたは複数の整合ネットワーク(たとえば、整合ネットワーク362、364、310、312、314、および316のうちのいずれか)のノッチ応答を無効化してもよいことを理解されたい。さらに、整合ネットワーク362、364、310、312、314、および316のうちの1つまたは複数は、同調可能ではないノッチ応答を有するかまたはノッチ応答を有さないように構成されてもよい。
図4は、通信スペクトルの一部のグラフ400である。グラフ400は、右方向に高くなる周波数を示す水平軸402と、上向きに増大する信号エネルギーを示す垂直軸404とを含む。例示的な実施形態では、垂直軸404は「高帯域」エネルギーに対応する「HB」と標示されているが、本明細書で説明するノッチフィルタの例示的な実施形態は、他の通信帯域に実装されてもよい。
グラフ400はまた、約37GHz～約43.5GHzにわたる通信帯域410を示し、約47.2GHz～約48.2GHzにわたる通信帯域420を示す。通信帯域410はまた、互換的に37～43.5GHz帯域とも呼ばれ、通信帯域420はまた、互換的に48GHz帯域とも呼ばれる。
例示的な実施形態では、様々な通信帯域についての様々な周波数計画が実施されてもよい。48GHz通過帯域420についての局部発振器周波数の一例は、約34GHzに位置してもよく、参照番号422を使用して示されている。37～43.5GHz通過帯域410についての局部発振器周波数の一例は、約26GHzに位置してもよく、参照番号426を使用して示されている。しかし、26GHzの第2の高調波が52GHzに出現することがあり、参照番号412を使用して示されている。例示的な実施形態では、34GHz LO信号422は、37～43.5GHz通信帯域における通信信号に対する干渉の原因となることがあり、ならびに/または52GHz 2LO信号412は、48GHz通信帯域における通信信号に対する干渉の原因となることがある。本明細書で説明するように、同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態を使用して、48GHz通信帯域420における通信信号を劣化させることなく、37～43.5GHz通信帯域410に対する34GHz LO信号422の悪影響を最小限に抑えるためのノッチフィルタ応答を生成してもよく、37～43.5GHz通信帯域410における通信信号を劣化させることなく、48GHz通信帯域420に対する52GHz 2LO信号412の悪影響を最小限に抑えるためのノッチフィルタ応答を生成してもよい。同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態は、ある周波数範囲にわたって複数のノッチフィルタ応答を生成するように構成されてもよい。
図5は、シングルエンド同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態を示す図である。図5に示す同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態は、整合ネットワーク500と呼ばれることもある。例示的な実施形態では、整合ネットワーク500は、シングルエンド実装形態であり、入力電圧信号Vin、および電流源501によって表される入力電流Iinが、ノード502およびノード503を介して提供される。図5に示す例では、ノード502には正の電圧(IN+)が与えられ、ノード503はシステム接地(0V)である。ノード502は、入力ノードと呼ばれることもある。整合ネットワーク500はまた、抵抗器506と、キャパシタ508と、変圧器510と、キャパシタ514と、抵抗器516とを備える。整合ネットワーク500の出力はノード518および519を介して提供され、ノード518は電圧(OUT+)を提供し、ノード519はシステム接地(0V)である。ノード518は、出力ノードと呼ばれることもあり、変圧器510の非反転出力と見なされてもよい。
例示的な実施形態では、変圧器510は、1次側511および2次側512を備える。1次側511および2次側512は、インダクタンスLを有するインダクタンスによって表される。例示的な実施形態では、抵抗器506は、入力抵抗器と呼ばれることがあり、キャパシタ508は入力キャパシタと呼ばれることがある。例示的な実施形態では、キャパシタ514は、出力キャパシタと呼ばれることがあり、抵抗器516は、出力抵抗器と呼ばれることがある。1次側511と2次側512はどちらもインダクタンスLを用いて表されるが、1次側511および2次側512は、異なるサイズおよび/もしくは形状を有してもよく、ならびに/または異なるインダクタンスを有してもよい。同様に、入力および出力キャパシタは容量Cによって表され、入力キャパシタおよび出力キャパシタは、異なる容量を有してもよい。さらに、入力および出力抵抗器は抵抗Rによって表され、入力および出力抵抗器は、異なる抵抗を有してもよい。
例示的な実施形態では、容量520は、変圧器510を介して結合されてもよい。例示的な実施形態では、変圧器510は、その結合係数kが0よりも大きくなるように構成される。すなわち、変圧器510は、正の磁気結合を有すると見なされる。容量520は、変圧器を介して結合されるかまたは変圧器を介して選択的に結合された明示的なキャパシタであってもよく、固定値キャパシタであってもよく、または図5に示すような調整可能容量であってもよい。図5に示すシングルエンド実施形態では、容量520の反対側の1次側511の端部は、システム接地に結合され、容量520の反対側の2次側512の端部は、システム接地に結合される。これらの端部はさらに接続されてもよい。
調整可能容量520は、変圧器510の1次側511と2次側512の間に結合されるので巻線間容量と呼ばれることもある。例示的な実施形態では、調整可能容量520(CC)は、変圧器510のインダクタンスLならびにキャパシタ508および514の容量Cとともに、変圧器510の周りに追加のインダクタンスを追加することなく、入力ノード502と出力ノード518との間にノッチフィルタ応答を生成する。言い換えれば、調整可能容量520ならびに変圧器510の1次側511および2次側512を使用して、他のインダクタンスなしにノッチフィルタ応答を生成してもよい。調整可能容量520を変圧器510を介して追加すると、1次側511のインダクタンスおよび2次側512のインダクタンスを調整可能容量520を含まない変圧器に対して同等の値またはより小さい値にすることができ、一方、同等のバンドパス応答を生成し、本明細書で説明するノッチフィルタ応答を生成する。
例示的な実施形態では、変圧器1次側511および2次側512を介して、すなわち、変圧器のノード502における入力と変圧器のノード518における非反転出力との間に、調整可能容量520を接続すると(すなわち、in_plus(IN+)をout_plus(OUT+)に接続し、このシングルエンド例の場合のin_minus(IN0)をこのシングルエンド例の場合のout_minus(OUT0)に接続すると)、整合ネットワーク500を通して伝達零が出現することができる。理想的な伝達零は、極および零が理想的な位置にあるときに線形2ポート回路網の伝達関数が零伝達を有する周波数である。ノッチフィルタ応答は、信号が入力から出力に流れることができないときに実現される。それを実現するには、伝達関数における零を生成する。実装形態では、伝達零の効果は、回路の電気特性(たとえば、Q)ならびに極および零の位置に依存し、整合ネットワーク500は非理想的な零伝達を示すことがある。
例示的な実施形態では、調整可能容量520を1次側511の正の入力から2次側512の非反転出力に結合すると、出力ノード518においてノッチフィルタ応答が生成される。
例示的な実施形態では、調整可能容量520を1次側511の正の入力から2次側512の非反転出力に結合すると、同調可能ノッチフィルタを含み、mmW周波数における挿入損失が少ない超小型変圧器ベースの整合ネットワークが形成される。
図6は、差動同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態を示す図である。図6に示す同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態は、整合ネットワーク600と呼ばれる。例示的な実施形態では、整合ネットワーク600は、差動実装形態であり、入力電圧信号Vin、および電流源601によって表される入力電流Iinが、ノード602およびノード603を介して提供される。図6に示す例では、ノード602には正の電圧(IN+)が与えられ、ノード603には差動入力信号の負の電圧(IN-)が与えられる。ノード602および603は、入力ノードと呼ばれることもある。整合ネットワークはまた、抵抗器606と、キャパシタ608と、変圧器610と、キャパシタ614と、抵抗器616とを備える。整合ネットワーク600の出力はノード618および619を介して提供され、ノード618は正の電圧(OUT+)を提供し、ノード619は差動出力信号の負の電圧(OUT-)を提供する。ノード618および619は、出力ノードと呼ばれることもある。ノード618は、変圧器610の非反転出力と呼ばれることもある。
例示的な実施形態では、変圧器610は、1次側611および2次側612を備える。1次側611および2次側612は、インダクタンスLを有するインダクタンスによって表される。例示的な実施形態では、抵抗器606は、入力抵抗器と呼ばれることがあり、キャパシタ608は入力キャパシタと呼ばれることがある。例示的な実施形態では、キャパシタ614は、出力キャパシタと呼ばれることがあり、抵抗器616は、出力抵抗器と呼ばれることがある。
例示的な実施形態では、容量620および容量630は、変圧器610を介して結合されてもよい。例示的な実施形態では、変圧器610は、その結合係数kが0よりも大きくなるように構成される。すなわち、変圧器610は、正の磁気結合を有すると見なされる。容量620および容量630は、変圧器を介して結合されるかまたは変圧器を介して選択的に結合された明示的なキャパシタであってもよく、固定値キャパシタであってもよく、または図6に示すような調整可能容量であってもよい。容量620および630は、互換的に調整可能容量、巻線間容量、および/または巻線間調整可能容量と呼ばれることもある。
調整可能容量620および調整可能容量630は、変圧器610の1次側611と2次側612の間に結合されるので巻線間容量と呼ばれることもある。例示的な実施形態では、調整可能容量620および調整可能容量630は、変圧器610によって提供されるインダクタンスLならびにキャパシタ608および614の容量とともに、上記で説明したように、変圧器610の周りに追加のインダクタンスを追加することなく、入力ノード602および603と出力ノード618および619との間にノッチフィルタ応答を生成する。図6およびその他の箇所に示す差動用途では、図5に示すシングルエンド例と同じ周波数応答を生成するために、調整可能容量620の値は2CCであってもよく、調整可能容量630の値は2CCであってもよい。
例示的な実施形態では、本明細書で説明するように、変圧器1次側611および2次側612を介して、すなわち、変圧器のノード602における入力と変圧器のノード618における非反転出力との間に、調整可能容量620を接続し(すなわち、in_plus(IN+)をout_plus(OUT+)に接続し)、変圧器1次側611および2次側612を介して、すなわち、変圧器610のノード603における入力と変圧器610のノード619における非反転出力との間に、調整可能容量630を接続する(すなわち、in_minus(IN-)をout_minus(OUT-)に接続する)と、整合ネットワーク600を通して伝達零が出現することができる。
例示的な実施形態では、調整可能容量620を1次側611の正の入力から2次側612の非反転出力に結合し、調整可能容量630を1次側611の負の入力から2次側612の非反転出力に結合すると、出力ノード618および619においてノッチフィルタ応答が生成される。
例示的な実施形態では、調整可能容量620を1次側611の正の入力から2次側612の非反転出力に結合し、調整可能容量630を1次側611の負の入力から2次側612の非反転出力に結合すると、同調可能ノッチフィルタを含み、mmW周波数における挿入損失が少ない超小型変圧器ベースの整合ネットワークが形成される。
図7は、差動同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態を示す図である。図7に示す同調可能ノッチフィルタを含む整合ネットワークの例示的な実施形態は、整合ネットワーク700と呼ばれる。例示的な実施形態では、整合ネットワーク700は、差動実装形態であり、入力電圧信号Vin、および電流源701によって表される入力電流Iinが、ノード702およびノード703を介して提供される。図7に示す例では、ノード702には正の電圧(IN+)が与えられ、ノード703には差動入力信号の負の電圧(IN-)が与えられる。ノード702および703は、入力ノードと呼ばれることもある。整合ネットワークはまた、抵抗器706と、キャパシタ708と、変圧器710と、キャパシタ714と、抵抗器716とを備える。整合ネットワーク700の出力はノード718および719を介して提供され、ノード718は負の電圧(OUT-)を提供し、ノード719は差動出力信号の正の電圧(OUT+)を提供する。ノード718および719は、出力ノードと呼ばれることもある。変圧器710は反転変圧器であるので、変圧器710の出力極性は、図6の変圧器610の出力極性に対して反転される。
例示的な実施形態では、変圧器710は、1次側711および2次側712を備える。1次側711および2次側712は、インダクタンスLを有するインダクタンスによって表される。例示的な実施形態では、抵抗器706は、入力抵抗器と呼ばれることがあり、キャパシタ708は入力キャパシタと呼ばれることがある。例示的な実施形態では、キャパシタ714は、出力キャパシタと呼ばれることがあり、抵抗器716は、出力抵抗器と呼ばれることがある。
例示的な実施形態では、容量720および容量730は、変圧器710を介して結合されてもよい。例示的な実施形態では、変圧器710は、その結合係数kが0よりも小さくなるかまたは0に近くなるように構成される。すなわち、変圧器710は、負の磁気結合を有すると見なされる。容量720および容量730は、変圧器710を介して結合されるかまたは変圧器710を介して選択的に結合された明示的なキャパシタであってもよく、固定値キャパシタであってもよく、または図7に示すような調整可能容量であってもよい。
調整可能容量720および調整可能容量730は、変圧器710の1次側711と2次側712の間に結合されるので巻線間容量と呼ばれる。例示的な実施形態では、調整可能容量720および調整可能容量730は、変圧器710のインダクタンスLならびに容量708および714とともに、上記で説明したように、変圧器710の周りに追加のインダクタンスを追加することなく、入力ノード702および703と出力ノード718および719との間にノッチフィルタ応答を生成する。
例示的な実施形態では、本明細書で説明するように、変圧器1次側711および2次側712を介して、すなわち、変圧器のノード702における入力と変圧器のノード719における非反転出力との間に、調整可能容量720を接続し(すなわち、in_plus(IN+)をout_plus(OUT+)に接続し)、変圧器1次側711および2次側712を介して、すなわち、変圧器710のノード703における入力と変圧器710のノード718における非反転出力との間に、調整可能容量730を接続する(すなわち、in_minus(IN-)をout_minus(OUT-)に接続する)と、整合ネットワーク700を通して伝達零が出現することができる。
変圧器が、調整可能容量720を1次側711の正の入力から2次側712の非反転出力に結合し、調整可能容量730を1次側711の負の入力から2次側712の非反転出力に結合する、図7に示すような負の磁気結合を有する例示的な実施形態では、出力ノード718および719においてノッチフィルタ応答が生成される。
例示的な実施形態では、調整可能容量720を1次側711の正の入力から2次側712の非反転出力に結合し、調整可能容量730を1次側711の負の入力から2次側712の非反転出力に結合すると、同調可能ノッチフィルタを含み、mmW周波数における挿入損失が少ない超小型変圧器ベースの整合ネットワークが形成される。
変圧器710など、負の磁気結合を有する変圧器を使用してノッチフィルタ応答を効果的に生成するには、追加的な導電トレースを使用して、調整可能容量720を1次側711の正の入力から2次側712の非反転出力に結合してもよく、かつ調整可能容量730を1次側711の負の入力から2次側712の非反転出力に結合してもよい。
図6および図7における要素のうちのいくつかの値は、単に例としてこれらの図に含まれている。当業者には、これらの値が例に過ぎず、図6および図7に示す値以外の値を有する要素が実装されてもよいことが理解されよう。さらに、複数の要素が同じ文字(たとえば、C、L、CC)によって表されているが、同じ文字によって表される複数の要素のすべてが同じ値を有してもよく、または有さなくてもよい。
図8は、本開示の例示的な実施形態による例示的なフィルタ応答を示す図800である。図800は、右方向に高くなるGHz単位の周波数を示す水平軸802と、上向きに増大する信号エネルギーまたはdB単位の電力を示す垂直軸804とを有するグラフ801を含む。
例示的な実施形態では、トレース808は、変圧器809が、負の結合係数を用いて実装され、巻線間容量を有さない整合ネットワーク807の周波数応答に対応する。例示的な実施形態では、整合ネットワーク807において、抵抗器Rの値は1kオームであり、キャパシタCの値は50フェムトファラド(fF)であり、インダクタンスLの値は733ピコヘンリー(pH)であり、結合係数kは0.2であり、これにより、トレース808によって示される応答が得られる。
例示的な実施形態では、トレース810は、変圧器660が、正の結合係数を用いて実装され、巻線間容量670および680が、変圧器660の1次側661および2次側662を介して結合される、整合ネットワーク650(図6の整合ネットワーク600と同様の構成要素を有するが異なる値を有する)の周波数応答に対応する。図6の整合ネットワーク600と同様の整合ネットワーク650の詳細は繰り返さない。しかし、図8に示す例示的な整合ネットワーク650では、抵抗器Rの値は1kオームであり、キャパシタCの値は50フェムトファラド(fF)であり、インダクタンスLの値は640ピコヘンリー(pH)であり、巻線間容量CCの値は12fFであり、結合係数kは0.37であり、これにより、トレース810によって示される応答が得られる。
グラフ801によって示されるように、通信帯域についての2LO周波数であり得る周波数33.20GHz(m7)において、整合ネットワーク650(トレース810)のフィルタ性能が整合ネットワーク807(トレース808)に対して8.1dB向上する。このようにして、関心の周波数帯域(帯域外)(たとえば、約24GHz(m4)～30GHz(m5)にわたる通信帯域)よりも上方にノッチ応答を生成して、この例では33.20GHzにおける信号除去を改善することができる。
図9は、本開示の例示的な実施形態による例示的なフィルタ応答を示す図900である。図900は、右方向に高くなるGHz単位の周波数を示す水平軸902と、上向きに増大する信号エネルギーまたはdB単位の電力を示す垂直軸904とを有するグラフ901を含む。
例示的な実施形態では、トレース908は、変圧器909が、負の結合係数を用いて実装され、巻線間容量を有さない整合ネットワーク907の周波数応答に対応する。例示的な実施形態では、整合ネットワーク907において、抵抗器Rの値は1kオームであり、キャパシタCの値は50フェムトファラド(fF)であり、インダクタンスLの値は733ピコヘンリー(pH)であり、結合係数kは0.2であり、これにより、トレース908によって示される応答が得られる。
例示的な実施形態では、トレース910は、変圧器660が、正の結合係数を用いて実装され、巻線間容量670および680が、変圧器660の1次側661および2次側662を介して結合される、整合ネットワーク650(図8の整合ネットワーク650と同様)の周波数応答に対応する。整合ネットワーク650の詳細は、図6の整合ネットワーク600と同様であり、繰り返さない。整合ネットワーク650の応答は、図8に示す応答と同様であり、説明のために図9に再生されている(トレース910によって示されている)。
例示的な実施形態では、トレース912は、変圧器665が、正の結合係数を用いて実装され、巻線間容量675および685が、変圧器665の1次側667および2次側668を介して結合される、整合ネットワーク655(図8および図9の整合ネットワーク650と同様の構成要素を有するが異なる値を有する)の周波数応答に対応する。整合ネットワーク650と同様の整合ネットワーク655の詳細は繰り返さない。しかし、図9に示す例示的な整合ネットワーク655では、抵抗器Rの値は1kオームであり、キャパシタCの値は50フェムトファラド(fF)であり、インダクタンスLの値は482ピコヘンリー(pH)であり、巻線間容量CCの値は37fFであり、結合係数kは0.25であり、これにより、トレース912によって示される応答が得られる。
グラフ901によって示されるように、通信帯域についての2LO周波数であり得る周波数33.20GHz(m7)において、整合ネットワーク650(トレース910)のフィルタ性能(信号除去)が整合ネットワーク907(トレース908)に対して8.1dB向上する。加えて、通信帯域についてのLO周波数であり得る周波数21.50GHz(m6)において、整合ネットワーク655(トレース912)のフィルタ性能(信号除去)が整合ネットワーク907(トレース908)に対して13.8dB向上する。このようにして、関心の周波数帯域(たとえば、約24GHz(m4)～30GHz(m5))よりも上方および/または下方にノッチ応答を生成して、1つまたは複数の周波数における信号除去を改善することができる。
図10は、本開示の例示的な実施形態による例示的なフィルタ応答を示す図1000である。図1000は、右方向に高くなるGHz単位の周波数を示す水平軸1002と、上向きに増大する信号エネルギーまたはdB単位の電力を示す垂直軸1004とを有するグラフ1001を含む。
グラフ1001は、約10fF～約20fFの範囲の巻線間容量CCの値に対応する例示的なフィルタ応答を示す一連のトレース1062、1063、1064、1065、1066、および1067を示す。
たとえば、整合ネットワーク1050(図8の整合ネットワーク650と同様の構成要素を有するが異なる値を有する)は、正の結合係数を用いて実装された変圧器1010を備えてもよく、変圧器1010の1次側1011および2次側1012を介して結合された巻線間調整可能容量1020および1030を含んでもよい。図6の整合ネットワーク600と同様な整合ネットワーク1050の詳細は繰り返さない。図10に示す例示的な整合ネットワーク1050では、抵抗器Rの値は1kオームであり、キャパシタCの値は50フェムトファラド(fF)であり、インダクタンスLの値は640ピコヘンリー(pH)であり、巻線間容量CCの値は、たとえば約10fF～約20fFの範囲であってもよく、結合係数kは0.37であり、これにより、トレース1062、1063、1064、1065、1066、および1067によって示される応答が得られる。たとえば、トレース1067は、CCが10fFであるときのノッチ応答を示し、トレース1062は、CCが20fFであるときのノッチ応答を示す。巻線間調整可能容量1020および1030の容量は、図2Aまたは図2Bのデータプロセッサ210からの信号によって制御されてもよい。巻線間調整可能容量1020および1030は、キャパシタバンク、調整可能トランジスタデバイス、または他の技術を使用して実装されてもよい。例示的な実施形態では、整合ネットワーク1050は、通過帯域366(図3C)の高周波数側で選択可能なノッチ応答を生成するように実装されてもよい。
図11は、本開示の例示的な実施形態による例示的なフィルタ応答を示す図1100である。図1100は、右方向に高くなるGHz単位の周波数を示す水平軸1102と、上向きに増大する信号エネルギーまたはdB単位の電力を示す垂直軸1104とを有するグラフ1101を含む。
グラフ1101は、約25fF～約35fFの範囲の巻線間容量CCの値に対応する例示的なフィルタ応答を示す一連のトレース1162、1163、1164、1165、1166、および1167を示す。
たとえば、整合ネットワーク1150(図8の整合ネットワーク650と同様の構成要素を有するが異なる値を有する)は、正の結合係数を用いて実装された変圧器1110を備えてもよく、変圧器1110の1次側1111および2次側1112を介して結合された巻線間容量1120および1130を含んでもよい。図6の整合ネットワーク600と同様の整合ネットワーク1150の詳細は繰り返さない。図11に示す例示的な整合ネットワーク1150では、抵抗器Rの値は1kオームであり、キャパシタCの値は50フェムトファラド(fF)であり、インダクタンスLの値は482ピコヘンリー(pH)であり、巻線間容量CCの値は、たとえば約25fF～約35fFの範囲であってもよく、結合係数kは0.37であり、これにより、トレース1162、1163、1164、1165、1166、および1167によって示される応答が得られる。たとえば、トレース1167は、CCが25fFであるときのノッチ応答を示し、トレース1162は、CCが35fFであるときのノッチ応答を示す。巻線間調整可能容量1120および1130の容量は、図2Aまたは図2Bのデータプロセッサ210からの信号によって制御されてもよい。巻線間調整可能容量1120および1130は、キャパシタバンク、調整可能トランジスタデバイス、または他の技術を使用して実装されてもよい。例示的な実施形態では、整合ネットワーク1150は、通過帯域366(図3C)の低周波数側で選択可能なノッチ応答を生成するように実装されてもよい。
図12は、本開示の例示的な実施形態による整合ネットワークの例示的な実施形態を示す図1200である。
たとえば、整合ネットワーク1250(図6の整合ネットワーク600および図8の整合ネットワーク650と同様の構成要素を有するが異なる値を有する)は、正の結合係数を用いて実装された変圧器1210を備えてもよく、変圧器1210の1次側1211および2次側1212を介して結合された巻線間容量1220および1230を含んでもよい。図6の整合ネットワーク600と同様な整合ネットワーク1250の詳細は繰り返さない。図12に示す例示的な整合ネットワーク1250は、図6の整合ネットワーク600のシングルエンド-差動実施形態を示す。図12に示す例示的な実施形態では、入力ノード1203(IN-)がシステム接地に結合され、それによって、整合ネットワーク1250の入力側はシングルエンドであり、コモンモードでも差動モードでも低インピーダンス経路は接地されない。巻線間調整可能容量1220および1230の容量は、図2Aまたは図2Bのデータプロセッサ210からの信号によって制御されてもよい。巻線間調整可能容量1220および1230は、キャパシタバンク、調整可能トランジスタデバイス、または他の技術を使用して実装されてもよい。
整合ネットワーク1270の別の例示的な実施形態も示す。整合ネットワーク1270は、差動整合ネットワークであり、差動整合ネットワークの出力側は、各々が値2Cを有する容量1274aおよび1274bを含み、各々が抵抗R/2を有する抵抗1276aおよび1276bを含む。容量1274aと容量1274bとの間の中央ノードおよび抵抗1276aと抵抗1276bとの間の中央ノードはシステム接地に結合され、それによって、出力側は、特に差動増幅器(図示せず)が負荷として使用されるときに、差動モードにおいて負荷インピーダンスを維持する。
巻線間調整可能容量1280および1290の容量は、図2Aまたは図2Bのデータプロセッサ210からの信号によって制御されてもよい。巻線間調整可能容量1280および1290は、キャパシタバンク、調整可能トランジスタデバイス、または他の技術を使用して実装されてもよい。巻線間容量1280および1290は、変圧器1260の1次側1261および2次側1262を介して結合されてもよく、変圧器1260は、正の結合係数を用いて実装されてもよい。
図12Aおよび図12Bにおける要素のうちのいくつかの値は、単に例としてこれらの図に含まれている。当業者には、これらの値が例に過ぎず、図12Aおよび図12Bに示す値以外の値を有する要素が実装されてもよいことが理解されよう。さらに、複数の要素が同じ文字(たとえば、C、L、CC)によって表されているが、同じ文字によって表される複数の要素のすべてが同じ値を有してもよく、または有さなくてもよい。
図13は、変圧器1310の例示的なオンチップ実装形態を示す図1300である。変圧器1310は、1次側1311および2次側1312を含み、結合係数kが0未満である(k<0)反転変圧器の例である。
図14は、本開示の例示的な実施形態による変圧器1410の例示的なオンチップ実装形態を示す図1400である。変圧器1410は、1次側1411および2次側1412を含み、結合係数kが0よりも大きい(k>0)非反転変圧器の例である。
例示的な実施形態では、変圧器1410は差動実装形態の例であり、変圧器1次側1411は、入力ノード1402(IN+)および入力ノード1403(IN-)を有し、2次側1412は、出力ノード1418(OUT+)および出力ノード1419(OUT-)を有する。
例示的な変圧器1410はまた、明示的な巻線間調整可能容量1420および1430を備える。変圧器1410は、本明細書で説明する整合ネットワークの例示的な実施形態に従って実装されてもよい。
例示的な実施形態では、巻線間調整可能容量1420は、変圧器1410のノード1402における入力(IN+)とノード1418における非反転出力(OUT+)との間に結合され(すなわち、in_plus(IN+)がout_plus(OUT+)に接続され)てもよく、巻線間調整可能容量1430は、変圧器1410のノード1403における入力(IN-)とノード1419における反転出力(OUT-)との間に結合され(すなわち、in_minus(IN-)がout_minus(OUT-)に接続され)てもよい。
図15は、本開示の例示的な実施形態による変圧器1510の例示的なオンチップ実装形態を示す図1500である。変圧器1510は、1次側1511および2次側1512を含み、結合係数kが0よりも大きい(k>0)非反転変圧器の例である。
変圧器1510は図14の変圧器1410と同様であるが、変圧器1510はまた、変圧器1510の出力を変圧器1510の入力の側と反対側に提供するように構成されたセグメント1582および1584を含む。
例示的な実施形態では、変圧器1510は差動実装形態の例であり、変圧器1次側1511は、入力ノード1502(IN+)および入力ノード1503(IN-)を有し、2次側1512は、出力ノード1518(OUT+)および出力ノード1519(OUT-)を有する。
例示的な変圧器1510はまた、明示的な巻線間調整可能容量1520および1530を備える。変圧器1510は、本明細書で説明する整合ネットワークの例示的な実施形態に従って実装されてもよい。
例示的な実施形態では、巻線間調整可能容量1520は、変圧器1510のノード1502における入力(IN+)とノード1518における非反転出力(OUT+)との間に結合され(すなわち、in_plus(IN+)がout_plus(OUT+)に接続され)てもよく、巻線間調整可能容量1530は、変圧器1510のノード1503における入力(IN-)とノード1519における反転出力(OUT-)との間に結合され(すなわち、in_minus(IN-)がout_minus(OUT-)に接続され)てもよい。
図16は、本開示の例示的な実施形態による変圧器1610の例示的なオンチップ実装形態を示す図1600である。変圧器1610は、1次側1611および2次側1612を含み、結合係数kが0未満である(k<0)反転変圧器の例である。
例示的な実施形態では、変圧器1610は差動実装形態の例であり、変圧器1次側1611は、入力ノード1602(IN+)および入力ノード1603(IN-)を有し、2次側1612は、出力ノード1618(OUT+)および出力ノード1619(OUT-)を有する。
例示的な変圧器1610はまた、明示的な巻線間調整可能容量1620および1630を備える。変圧器1610は、本明細書で説明する整合ネットワークの例示的な実施形態に従って実装されてもよい。
例示的な実施形態では、変圧器1610が反転変圧器であるので、巻線間調整可能容量1620は、変圧器1610のノード1603における入力(IN-)とノード1619における反転出力(OUT-)との間に結合され(すなわち、in_minus(IN-)がout_minus(OUT-)に接続され)てもよく、巻線間調整可能容量1630は、変圧器1610のノード1602における入力(IN+)とノード1618における非反転出力(OUT+)との間に結合され(すなわち、in_plus(IN+)がout_plus(OUT+)に接続され)てもよい。このようにして、巻線間調整可能容量1620および1630は、反転変圧器を用いて実装することができ、しかも本明細書で説明するような所望のノッチフィルタ応答を生成する。
変圧器1610など、負の磁気結合を有する変圧器を使用してノッチフィルタ応答を効果的に生成するには、追加的な導電トレースを使用して、調整可能容量1620を1次側1611の負の入力から2次側1612の反転出力に結合してもよく、かつ調整可能容量1630を1次側1611の正の入力から2次側1612の非反転出力に結合してもよい。
図17は、本開示の例示的な実施形態による変圧器の例示的なオンチップ実装形態を示す図1700である。変圧器1710は、負の磁気結合(k<0)を有するように構成された多巻き変圧器として実装される。
1次側1711および2次側1712などの多巻きインダクタンスを活用することによって、Vin+/Vo+とVin-/Vo-との間の接続が変圧器の設計に影響を与えずに実現され得る。たとえば、変圧器1710は、任意の高度ナノメートルスケールCMOS(相補型金属酸化物半導体)技術を使用して構成されてもよく、たとえば、24GHz以上のミリメートル波周波数で動作してもよい。1次側1711および2次側1712のインダクタなどの多巻きインダクタを使用してチップ面積の量を削減してもよく、そのような構成は、他の近くの電磁構造からの適切な分離を可能にし得る。
例示的な実施形態では、変圧器1710は1次側1711および2次側1712を示し、また、1次側1711の正の入力1702を2次側1712の正の出力1718に結合する巻線間調整可能容量1720および1次側1711のマイナス入力1703を2次側1712のマイナス出力1719に結合する巻線間調整可能容量1730を示す。
図面1700の下部は、変圧器1710の概略表現を示し、正の信号経路が実線を使用して示されており、負の信号経路が点線を使用して示されている。例示的な実施形態では、変圧器の入力と出力を結合すると、寄生インダクタンスおよび容量が生じる。図17に示す実装形態では、変圧器インダクタンスの経路指定を使用して、図示のように、巻線間調整可能容量1720を1次側1711および2次側1712の正の信号経路に結合し、巻線間調整可能容量1730を1次側1711および2次側1712の負の信号経路に結合することにより、追加の寄生容量をなくし得ることによって、寄生インダクタンスを低減させるかまたは最小限に抑えてもよい。このようにして、巻線間調整可能容量1720および巻線間調整可能容量1730を、追加の寄生を生じさせることがある追加の接続なしに含めてもよい。いくつかの態様では、第1の巻線の経路に沿って測定されたときに第1の巻線の第2の入力よりも第1の巻線の第1の入力に近い、第1の巻線上の第1の点が、第2の巻線の経路に沿って測定されたときに第2の巻線の第2の出力よりも第2の巻線の第1の出力に近い、第2の巻線上の第2の点に結合されたときに、第1の巻線の第1の入力が第2の巻線の第1の出力に結合される。
図18は、本開示の例示的な実施形態によるオンチップ変圧器とともに使用される調整可能容量回路の例示的な概略図を示す図1800である。例示的な実施形態では、PMOSスイッチ1822および単一のキャパシタ1824を使用して所望の容量2CCを生成することによって、巻線間容量1820が生成されてもよい。同様に、PMOSスイッチ1823および単一のキャパシタ1825を使用して所望の容量2CCを生成することによって、巻線間容量1830が生成されてもよい。巻線間容量1820および巻線間容量1830の複数のインスタンスを実装してある範囲の容量値を生成してもよい。PMOSスイッチ1822およびPMOSスイッチ1823の寄生容量をフィルタ終端ならびにそれぞれの巻線間容量1820および1830に吸収することができ、それによって、PMOSスイッチ1822およびPMOSスイッチ1823を少なくとも1次までは理想的なものと見なしてもよい。PMOSスイッチ1822およびPMOSスイッチ1823の各々が「オン」であるとき、巻線間容量2CCが有効化される。PMOSスイッチ1822およびPMOsスイッチ1823の各々が「オフ」であるとき、巻線間容量は回路に実質的に影響を与えず、ノッチは周波数応答から実質的に消失する。例示的な実施形態では、PMOSスイッチ1822およびPMOSスイッチ1823はイネーブル(EN)信号によって制御されてもよく、イネーブル信号は、図2Aまたは図2Bのデータプロセッサ210によって提供されてもよい。
図19は、本開示の例示的な実施形態によるオンチップ変圧器とともに使用される調整可能容量回路の例示的な概略図を示す図1900である。例示的な実施形態では、NMOSスイッチ1922、第1のキャパシタ1924、および第2のキャパシタ1926を使用して所望の容量2CCを生成することによって、巻線間容量1920が生成されてもよい。同様に、NMOSスイッチ1923、第1のキャパシタ1925、および第2のキャパシタ1927を使用して所望の容量2CCを生成することによって、巻線間容量1930が生成されてもよい。巻線間容量1920および巻線間容量1930の複数のインスタンスを実装してある範囲の容量値を生成してもよい。例示的な実施形態では、NMOSスイッチ1922およびNMOSスイッチ1923はイネーブル(EN)信号によって制御されてもよく、イネーブル信号は、図2Aまたは図2Bのデータプロセッサ210によって提供されてもよい。例示的な実施形態では、NMOSスイッチ1922およびNMOSスイッチ1923の各々のドレインおよびソースがイネーブルバー(EN_bar)(ENの補数)信号によってバイアスされてもよく、イネーブルバー信号も、図2Aまたは図2Bのデータプロセッサ210によって提供されてもよい。NMOSスイッチ1922および1923が「オン」であるとき、それぞれの容量値2Ccを有する巻線間容量1920および1930が有効化される。NMOSスイッチ1922および1923が「オフ」であるとき、巻線間容量は実質的な役割を果たさず、ノッチは周波数応答から実質的に消失する。
図18および図19に示す容量1820、1830、1920、1930は、任意の数の異なる構成において調整可能または可変であるように構成されてもよい。図示の構成では、任意の数のインスタンスが実装されてもよい。いくつかの実施形態では、単一のインスタンスが実装される。他の実施形態では、図示されているよりも多くのインスタンスが実装される。そのような容量は、粗同調、微同調を実現するように構成されてもよく、あるいはいくつかの実施形態では固定されてもよくまたはオンもしくはオフに切り替えることができるだけであってもよい。
図20は、本開示の例示的な実施形態による例示的なオンチップ変圧器を示す図2000である。変圧器2010は、正の磁気結合(k>0)を有するように構成された多巻き変圧器として実装される。
1次側2011および2次側2012などの多巻きインダクタンスを活用することによって、Vin+/Vo+とVin-/Vo-との間の接続が変圧器の設計に影響を与えずに実現され得る。たとえば、変圧器2010は、任意の高度ナノメートルスケールCMOS(相補型金属酸化物半導体)技術を使用して構成されてもよく、たとえば、24GHz以上のミリメートル波周波数で動作してもよい。1次側2011および2次側2012のインダクタなどの多巻きインダクタを使用してチップ面積の量を削減してもよく、そのような構成は、他の近くの電磁構造からの適切な分離を可能にし得る。
例示的な実施形態では、変圧器2010は1次側2011および2次側2012を示し、また、1次側2011の正の入力2002を2次側2012の正の出力2018に結合する巻線間調整可能容量2020および1次側2011のマイナス入力2003を2次側2012のマイナス出力2019に結合する巻線間調整可能容量2030を示す。
図21は、同調可能ノッチフィルタを含む整合ネットワークを使用してノッチフィルタ応答を生成するための方法の動作の一例について説明するフローチャート2100である。方法2100中のブロックは、示されている順番で、または示されている順番以外で実施することができ、いくつかの実施形態では、少なくとも部分的に並列に実施することができる。
ブロック2102において、1次側および2次側にわたって巻線間容量を有する変圧器を通して信号が伝達される。例示的なシングルエンド実施形態では、巻線間調整可能容量520は、変圧器510の1次側511の入力と2次側512の非反転出力との間に結合されてもよい。例示的な差動実施形態では、巻線間調整可能容量620および630は、変圧器610の1次側611の正の入力および負の入力ならびに2次側612の対応する非反転出力および反転出力を介して結合されてもよい。例示的な実施形態では、巻線間調整可能容量520が、変圧器510の1次側511の入力と2次側512の非反転出力との間に選択的に結合されてもよく、または巻線間調整可能容量620および630が、変圧器610の1次側611の正の入力および負の入力ならびに2次側612の対応する非反転出力および反転出力を介して選択的に結合されてもよい。
ブロック2104において、巻線間容量の値を調整してノッチフィルタ応答を決定してもよい。例示的な実施形態では、巻線間調整可能容量520の容量ベールまたは巻線間調整可能容量620および630の容量値を調整して所望の周波数におけるノッチフィルタ応答を生成してもよい。たとえば、そのような調整は、変圧器の1次側と2次側との間に1つまたは複数の(明示的な)容量を選択的に結合することによって行なわれてもよい。
図22は、ノッチフィルタ応答を生成するための装置2200の機能ブロック図である。装置2200は、巻線間容量を有する変圧器を通して信号を伝達するための手段2202を備える。いくつかの実施形態では、巻線間容量を有する変圧器を通して信号を伝達するための手段2202は、方法2100(図21)の動作ブロック2102において説明した機能のうちの1つまたは複数を実行するように構成することができる。例示的な実施形態では、巻線間容量を有する変圧器を通して信号を伝達するための手段2202は、変圧器510の1次側511の入力と2次側512の非反転出力との間の巻線間調整可能容量520、または変圧器610の1次側611のそれぞれの正および負の入力ならびに2次側612の非反転および反転出力を介した巻線間調整可能容量620および630を含んでもよい。
装置2200はまた、ノッチフィルタ応答を決定するための手段2204を備える。いくつかの実施形態では、ノッチフィルタ応答を決定するための手段2204は、方法2100(図21)の動作ブロック2104において説明した機能のうちの1つまたは複数を実行するように構成することができる。例示的な実施形態では、ノッチフィルタ応答を判定するための手段2204は、巻線間調整可能容量520の容量値または巻線間調整可能容量620および630の容量値を調整して所望の周波数におけるノッチフィルタ応答を決定するように構成された1つまたは複数の要素を備えてもよい。たとえば、決定するための手段は、図2Aまたは図2Bのデータプロセッサ210および/またはデータプロセッサ210の制御下のスイッチもしくは調整可能容量の各部分などの要素を含んでもよい。
以下の番号付きの条項において、例示的な実施形態について説明する。
1. フィルタ回路であって、
抵抗素子および容量性素子を有する整合ネットワークと、
整合ネットワーク内の変圧器であって、1次側および2次側を備え、1次側の入力から2次側の非反転出力に結合された少なくとも1つの巻線間容量を有する変圧器とを備えるフィルタ回路。
2. フィルタ回路は、変圧器のインダクタンスによってのみ提供されるインダクタンスを使用して送信帯域の外側にノッチ応答を生成する、条項1に記載のフィルタ回路。
3. フィルタ回路はシングルエンド式である、条項1から2のいずれか一項に記載のフィルタ回路。
4. 少なくとも1つの巻線間容量は、フィルタ回路の周波数応答を同調させるように構成された調整可能容量を有する、条項1から3のいずれか一項に記載のフィルタ回路。
5. 少なくとも1つの巻線間容量の容量が大きいほど、フィルタ回路のノッチ周波数が低くなる、条項1から4のいずれか一項に記載のフィルタ回路。
6. フィルタ回路は、差動式であり、変圧器は、1次側の負の入力ノード(入力-)と2次側の対応する負の出力ノード(反転出力)との間に結合された追加の巻線間容量を含む、条項1から5のいずれか一項に記載のフィルタ回路。
7. ノッチ応答は、ミリメートル波(mmW)周波数において生じる、条項1から6のいずれか一項に記載のフィルタ回路。
8. フィルタ回路は、送信帯域の低周波数側および高周波数側の一方において調整可能なノッチ応答を生成する、条項1から7のいずれか一項に記載のフィルタ回路。
9. 調整可能なノッチ応答は、同じ通信サブフレームにおける異なる通信スロットで狭帯域幅信号および広帯域幅信号を送信するための送信経路を構成する送信経路のチャネル応答を決定するように選択可能である、条項8に記載のフィルタ回路。
10. フィルタ回路は、複数のノッチ応答を実現する、直列に結合された複数の整合ネットワークを備える、条項2から9のいずれか一項に記載のフィルタ回路。
11. 複数の整合ネットワークは、互いに直列に結合されるとともに複数の整合ネットワークに直列に結合された異なる増幅器間に実装される、条項10のいずれか一項に記載のフィルタ回路。
12. フィルタ回路は、位相シフタとフェーズドアレイ内のアンテナとの間に結合される、条項1から11のいずれか一項に記載のフィルタ回路。
13. 同調可能ノッチフィルタを含む整合ネットワークを使用してノッチフィルタ応答を形成するための方法であって、
変圧器の1次側の入力および変圧器の2次側の非反転出力にわたって巻線間容量を有する変圧器を通して信号を伝達するステップと、
巻線間容量の値を調整してノッチフィルタ応答を決定するステップとを含む方法。
14. フィルタは、変圧器の巻線間容量およびインダクタンスを使用して送信帯域の外側にノッチ応答を生成する、条項13に記載の方法。
15. フィルタはシングルエンド式である、条項13から14のいずれか一項に記載の方法。
16. フィルタの周波数応答を同調させるように構成された調整可能容量を使用して巻線間容量を実現するステップをさらに含む、条項13から15のいずれか一項に記載の方法。
17. 巻線間容量の容量が大きいほど、ノッチ周波数が低くなる、条項13から16のいずれか一項に記載の方法。
18. ノッチフィルタ応答は、ミリメートル波(mmW)周波数において生じる、条項13から17のいずれか一項に記載の方法。
19. 通過帯域の低周波数側および高周波数側の一方において調整可能なノッチ応答を生成するステップをさらに含む、条項13から18のいずれか一項に記載の方法。
20. 調整可能なノッチ応答を選択して、同じ通信サブフレームにおける異なる通信スロットで狭帯域幅信号および広帯域幅信号を送信するための送信経路を構成する送信経路のチャネル応答を決定するステップをさらに含む、条項19に記載の方法。
21.
変圧器の1次側の入力および変圧器の2次側の非反転出力にわたって巻線間容量を有する変圧器を通して信号を伝達するための手段と、
巻線間容量の値を調整してノッチフィルタ応答を決定するための手段とを備えるデバイス。
22. 巻線間容量および変圧器のインダクタンスによってのみ提供されるインダクタンスを使用して送信帯域の外側にノッチ応答を生成するための手段をさらに備える、条項21に記載のデバイス。
23. フィルタの周波数応答を同調させるように構成された調整可能容量を使用して巻線間容量を実現するための手段をさらに備える、条項21から22のいずれか一項に記載のデバイス。
24. 巻線間容量の容量が大きいほど、ノッチ周波数が低くなる、条項21から23のいずれか一項に記載のデバイス。
25. 通過帯域の低周波数側および高周波数側の一方において調整可能なノッチ応答を生成するための手段をさらに含む、条項21から24のいずれか一項に記載のデバイス。
26. 同じ通信サブフレームにおける異なる通信スロットで狭帯域幅信号および広帯域幅信号を送信するための送信経路を構成するための手段をさらに備える、条項21から25のいずれか一項に記載のデバイス。
本明細書で説明する本明細書で説明する回路アーキテクチャは、1つまたは複数のIC、アナログIC、RFIC、混合信号IC、ASIC、プリント回路板(PCB)、電子デバイスなど上に実装されてもよい。本明細書で説明する回路アーキテクチャはまた、相補型金属酸化物半導体(CMOS)、NチャネルMOS(NMOS)、PチャネルMOS(PMOS)、バイポーラ接合トランジスタ(BJT)、バイポーラCMOS(BiCMOS)、シリコンゲルマニウム(SiGe)、ガリウムヒ素(GaAs)、ヘテロ接合バイポーラトランジスタ(HBT)、高電子移動度トランジスタ(HEMT)、シリコンオンインシュレータ(SOI)などの様々なICプロセス技術を用いて製造されてもよい。
本明細書で説明する回路を実装する装置は、スタンドアロンデバイスであってもよく、またはより大きいデバイスの一部であってもよい。デバイスは、(i)スタンドアロンIC、(ii)データおよび/または命令を記憶するためのメモリICを含み得る1つまたは複数のICのセット、(iii)RF受信機(RFR)またはRF送信機/受信機(RTR)などのRFIC、(iv)移動局モデム(MSM)などのASIC、(v)他のデバイス内に埋め込まれ得るモジュール、(vi)受信機、携帯電話、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、(vii)などであってもよい。
本明細書で使用する「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかのコンピュータ関連エンティティを指すものとする。たとえば、構成要素は、限定はしないが、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行ファイル、実行のスレッド、プログラム、および/またはコンピュータであってもよい。例として、コンピューティングデバイス上で実行するアプリケーションとコンピューティングデバイスの両方が構成要素であってよい。1つまたは複数の構成要素は、プロセスおよび/または実行のスレッド内に存在してもよく、構成要素は、1つのコンピュータ上に局在化されてもよく、および/または2つ以上のコンピュータ間に分散されてもよい。さらに、これらの構成要素は、様々なデータ構造をその中に記憶した様々なコンピュータ可読媒体から実行することができる。構成要素は、1つまたは複数のデータパケット(たとえば、ローカルシステム、分散システムの中の別の構成要素と、かつ/またはインターネットなどのネットワークにわたって信号によって他のシステムと対話する1つの構成要素からのデータなど)を有する信号に従うなどして、ローカルプロセスおよび/またはリモートプロセスによって通信することができる。
選択された態様が図示され、詳細に説明されてきたが、以下の特許請求の範囲によって定義されるような本発明の趣旨および範囲から逸脱することなく、態様において様々な置換および改変が行われ得ることを理解されよう。
110ワイヤレスデバイス
120 ワイヤレス通信デバイス
130 基地局
132 基地局
134 ブロードキャスト局
140 システムコントローラ
150 衛星
200 ワイヤレスデバイス
210 データプロセッサ
214a、214b デジタル-アナログ変換器
220 トランシーバ
230 送信機
232a、232b ローパスフィルタ
240 アップコンバータ
241a、241b ミキサ
242 フィルタ
244 電力増幅器
246 デュプレクサ
248 アンテナ
250 受信機
252 低雑音増幅器
254 フィルタ
260 ダウンコンバータ
261a、261b ダウンコンバージョンミキサ
264a、264b ローパスフィルタ
275 アップコンバータ
276 アップコンバージョンミキサ
277 TX RF LO信号生成器
278 加算機能
279 RX RF LO信号生成器
280 RX LO信号生成器
281 位相シフト回路
282 PLL
286 ダウンコンバージョンミキサ
283 位相シフタ
284 可変利得増幅器
285 ダウンコンバータ
286 フェーズドアレイ素子
287 フェーズドアレイ素子
288 スプリッタ/合成器
290 TX LO信号生成器
291 I/Q生成機能
292 位相ロックループ
293 TX VGA
294 接続
295 RX VGA
296 プロセッサ
297 ブロック図
298 メモリ
299 ソフトウェア
300 送信チェーン
302 ミキサ
304 差動接続
306 差動接続
310、312、314、316 整合ネットワーク
320、322、324 電力増幅器段
330 送信経路
331 位相シフタ
332 1次側
333 2次側
334 1次側
335 2次側
336 1次側
337 2次側
338 1次側
339 2次側
342 アンテナ
344 アンテナ素子
348 アレイ
350 送信チェーン
352 可変利得増幅器
360 ブロック図
362 整合ネットワーク
364 整合ネットワーク
366 通過帯域
368 チャネル応答
370 フレーム構造
371 無線フレーム
372 サブフレーム
374 スロット
376 スロット
400 グラフ
402 水平軸
404 垂直軸
410 通信帯域
412 52GHz 2LQ信号
420 通信帯域
422 34GHz LO信号
500 整合ネットワーク
502 ノード
503 ノード
506 抵抗器
508 キャパシタ
510 変圧器
511 1次側
512 2次側
514 キャパシタ
516 抵抗器
518 ノード
520 容量
600 整合ネットワーク
602 ノード
603 ノード
606 抵抗器
608 キャパシタ
610 変圧器
611 1次側
612 2次側
614 キャパシタ
616 抵抗器
618 ノード
619 ノード
620 容量
630 容量
650 整合ネットワーク
655 整合ネットワーク
660 変圧器
661 1次側
662 2次側
665 変圧器
667 1次側
668 2次側
670 容量
675 容量
680 容量
685 容量
700 整合ネットワーク
701 電流源
702 ノード
703 ノード
706 抵抗器
708 キャパシタ
710 変圧器
711 1次側
712 2次側
714 キャパシタ
716 抵抗器
718 ノード
719 ノード
720 調整可能容量
730 容量
800 図
801 グラフ
802 水平軸
804 垂直軸
807 整合ネットワーク
808 トレース
809 変圧器
900 図
901 グラフ
902 水平軸
904 垂直軸
907 整合ネットワーク
908 トレース
909 変圧器
910 トレース
912 トレース
1000 図
1002 水平軸
1004 垂直軸
1011 1次側
1012 2次側
1020 調整可能容量
1030 調整可能容量
1050 整合ネットワーク
1105 整合ネットワーク
1062、1063、1064、1065、1066、1067 トレース
1100 図
1102 水平軸
1104 垂直軸
1111 1次側
1112 2次側
1120 巻線間容量
1130 巻線間容量
1150 整合ネットワーク
1162、1163、1164、1165、1166、1167 トレース
1200 図
1203 入力ノード
1210 変圧器
1211 1次側
1212 2次側
1220 巻線間容量
1230 巻線間容量
1250 整合ネットワーク
1260 変圧器
1261 1次側
1262 2次側
1270 整合ネットワーク
1274a、1274b 容量
1276a、1276b 抵抗
1280 巻線間調整可能容量
1290 巻線間調整可能容量
1300 図
1310 変圧器
1311 1次側
1312 2次側
1400 図
1402 ノード
1403 入力ノード
1410 変圧器
1411 1次側
1412 2次側
1419 ノード
1420 巻線間調整可能容量
1430 巻線間調整可能容量
1500 図
1502 ノード
1503 入力ノード
1510 変圧器
1511 1次側
1512 2次側
1518 ノード
1519 ノード
1520 巻線間調整可能容量
1530 巻線間調整可能容量
1582 セグメント
1584 セグメント
1600 図
1602 入力ノード
1603 入力ノード
1610 変圧器
1611 1次側
1612 2次側
1618 出力ノード
1619 出力ノード
1620 巻線間調整可能容量
1630 巻線間調整可能容量
1700 図
1702 正の入力
1710 変圧器
1711 1次側
1712 2次側
1718 正の出力
1719 負の出力
1720 巻線間調整可能容量
1730 巻線間調整可能容量
1800 図
1820 巻線間容量
1822 PMOSスイッチ
1823 PMOSスイッチ
1824 キャパシタ
1825 キャパシタ
1830 巻線間容量
1900 図
1920 巻線間容量
1922 NMOSスイッチ
1923 NMOSスイッチ
1924 第1のキャパシタ
1925 第1のキャパシタ
1926 第2のキャパシタ
1927 第2のキャパシタ
1930 巻線間容量
2000 図
2010 変圧器
2011 1次側
2012 2次側
2018 正の出力
2029 負の出力
2020 変圧器
2030 巻線間調整可能容量
2100 フローチャート
2200 装置
2202 手段
2204 手段

Claims (26)

  1. 抵抗素子および容量性素子を有する整合ネットワークと、
    前記整合ネットワーク内の変圧器であって、1次側および2次側を備え、前記1次側の入力から前記2次側の非反転出力に結合された少なくとも1つの巻線間容量を有する変圧器と
    を備えるフィルタ回路。
  2. 前記フィルタ回路は、前記変圧器のインダクタンスによってのみ提供されるインダクタンスを使用して送信帯域の外側にノッチ応答を生成する、請求項1に記載のフィルタ回路。
  3. 前記フィルタ回路はシングルエンド式である、請求項1に記載のフィルタ回路。
  4. 前記少なくとも1つの巻線間容量は、前記フィルタ回路の周波数応答を同調させるように構成された調整可能容量を有する、請求項1に記載のフィルタ回路。
  5. 前記少なくとも1つの巻線間容量の容量が大きいほど、前記フィルタ回路のノッチ周波数が低くなる、請求項4に記載のフィルタ回路。
  6. 前記フィルタ回路は、差動式であり、前記変圧器は、前記1次側の負の入力ノード(入力-)と前記2次側の対応する負の出力ノード(反転出力)との間に結合された追加の巻線間容量を含む、請求項1に記載のフィルタ回路。
  7. 前記ノッチ応答は、ミリメートル波(mmW)周波数において生じる、請求項2に記載のフィルタ回路。
  8. 前記フィルタ回路は、送信帯域の低周波数側および高周波数側の一方において調整可能なノッチ応答を生成する、請求項1に記載のフィルタ回路。
  9. 前記調整可能なノッチ応答は、同じ通信サブフレームにおける異なる通信スロットで狭帯域幅信号および広帯域幅信号を送信するための送信経路を構成する前記送信経路のチャネル応答を決定するように選択可能である、請求項8に記載のフィルタ回路。
  10. 前記フィルタ回路は、複数のノッチ応答を実現する、直列に結合された複数の整合ネットワークを備える、請求項2に記載のフィルタ回路。
  11. 前記複数の整合ネットワークは、互いに直列に結合されるとともに前記複数の整合ネットワークに直列に結合された異なる増幅器間に実装される、請求項10に記載のフィルタ回路。
  12. 前記フィルタ回路は、位相シフタとフェーズドアレイ内のアンテナとの間に結合される、請求項1に記載のフィルタ回路。
  13. 同調可能ノッチフィルタを含む整合ネットワークを使用してノッチフィルタ応答を生成するための方法であって、
    変圧器の1次側の入力および変圧器の2次側の非反転出力にわたって巻線間容量を有する前記変圧器を通して信号を伝達するステップと、
    前記巻線間容量の値を調整してノッチフィルタ応答を決定するステップとを含む方法。
  14. 前記フィルタは、前記変圧器の前記巻線間容量およびインダクタンスを使用して送信帯域の外側にノッチ応答を生成する、請求項13に記載の方法。
  15. 前記フィルタはシングルエンド式である、請求項13に記載の方法。
  16. 前記フィルタの周波数応答を同調させるように構成された調整可能容量を使用して前記巻線間容量を実現するステップをさらに含む、請求項13に記載の方法。
  17. 前記巻線間容量の容量が大きいほど、ノッチ周波数が低くなる、請求項16に記載の方法。
  18. 前記ノッチフィルタ応答は、ミリメートル波(mmV)周波数において生じる、請求項14に記載の方法。
  19. 通過帯域の低周波数側および高周波数側の一方において調整可能なノッチ応答を生成するステップをさらに含む、請求項13に記載の方法。
  20. 前記調整可能なノッチ応答を選択して、同じ通信サブフレームにおける異なる通信スロットで狭帯域幅信号および広帯域幅信号を送信するための送信経路を構成する前記送信経路のチャネル応答を決定するステップをさらに含む、請求項19に記載の方法。
  21. 変圧器の1次側の入力および変圧器の2次側の非反転出力にわたって巻線間容量を有する変圧器を通して信号を伝達するための手段と、
    前記巻線間容量の値を調整してノッチフィルタ応答を決定するための手段と
    を備えるデバイス。
  22. 前記巻線間容量および前記変圧器のインダクタンスによってのみ提供されるインダクタンスを使用して送信帯域の外側にノッチ応答を生成するための手段をさらに備える、請求項21に記載のデバイス。
  23. フィルタの周波数応答を同調させるように構成された調整可能容量を使用して巻線間容量を実現するための手段をさらに備える、請求項21に記載のデバイス。
  24. 前記巻線間容量の容量が大きいほど、ノッチ周波数が低くなる、請求項23に記載のデバイス。
  25. 通過帯域の低周波数側および高周波数側の一方において調整可能なノッチ応答を生成するための手段をさらに備える、請求項21に記載のデバイス。
  26. 同じ通信サブフレームにおける異なる通信スロットで狭帯域幅信号および広帯域幅信号を送信するための送信経路を構成するための手段をさらに備える、請求項25に記載のデバイス。
JP2023501845A 2020-07-16 2021-07-07 整合ネットワークを含む同調可能ノッチフィルタ Pending JP2023534018A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063052884P 2020-07-16 2020-07-16
US63/052,884 2020-07-16
US17/367,667 US20220021365A1 (en) 2020-07-16 2021-07-06 Matching network with tunable notch filter
US17/367,667 2021-07-06
PCT/US2021/040598 WO2022015541A1 (en) 2020-07-16 2021-07-07 Tunable notch filter with matching network

Publications (1)

Publication Number Publication Date
JP2023534018A true JP2023534018A (ja) 2023-08-07

Family

ID=79292913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023501845A Pending JP2023534018A (ja) 2020-07-16 2021-07-07 整合ネットワークを含む同調可能ノッチフィルタ

Country Status (6)

Country Link
US (1) US20220021365A1 (ja)
EP (1) EP4183047A1 (ja)
JP (1) JP2023534018A (ja)
KR (1) KR20230037554A (ja)
CN (1) CN115769491A (ja)
WO (1) WO2022015541A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285179A (en) * 1992-08-28 1994-02-08 Thomson Consumer Electronics, Inc. Double tuned circuit with balanced output and image trap
US5731841A (en) * 1994-05-25 1998-03-24 Wavephore, Inc. High performance data tuner for video systems
CN102457245B (zh) * 2010-10-25 2015-04-22 乾坤科技股份有限公司 滤波器及其布局结构
US9780756B2 (en) * 2013-08-01 2017-10-03 Qorvo Us, Inc. Calibration for a tunable RF filter structure
US10038369B2 (en) * 2015-11-19 2018-07-31 Pacesetter, Inc. Systems and methods for reducing noise and interference in isolated switching power supplies
US11469190B2 (en) * 2016-03-15 2022-10-11 Intel Corporation Parasitic-aware integrated substrate balanced filter and apparatus to achieve transmission zeros

Also Published As

Publication number Publication date
CN115769491A (zh) 2023-03-07
WO2022015541A1 (en) 2022-01-20
EP4183047A1 (en) 2023-05-24
KR20230037554A (ko) 2023-03-16
US20220021365A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
JP7324233B2 (ja) ミリ波５ｇ通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器（ｌｎａ）
KR101231671B1 (ko) Ｒｆ 주파수 변환된 ｂｐｆ를 갖는 소우-리스 수신기
US8412141B2 (en) LR polyphase filter
US20210099140A1 (en) Wide bandwidth radio frequency (rf) amplifier
Gao et al. A 20–42-GHz IQ receiver in 22-nm CMOS FD-SOI with 2.7–4.2-dB NF and− 25-dBm IP1dB for wideband 5G systems
CN109075747B (zh) 放大器
Kang et al. Dual-band CMOS RF front-end employing an electrical-balance duplexer and N-path LNA for IBFD and FDD radios
JP7202398B2 (ja) ミリ波５ｇ通信用ブロードバンドｍｉｍｏ受信機のための送信／受信（ｔ／ｒ）スイッチ及び受信機フロントエンドのワイドバンドマッチング共設計法
US20230100894A1 (en) True time phase shifter for mm-wave radio
JP2023534018A (ja) 整合ネットワークを含む同調可能ノッチフィルタ
US20240106407A1 (en) Balun having asymmetric inductors and adjustable impedance transformation ratio
US20220376731A1 (en) System and method for sharing circuitry between transmit and receive path
US11909368B2 (en) Dual mode notch filter
US11588458B2 (en) Variable gain control system and method for an amplifier
US10581385B2 (en) Low-noise amplifier (LNA) transformer notch
US11736071B2 (en) Wideband amplifier
US10419045B1 (en) Low-noise amplifier (LNA) transformer notch
CN116671023A (zh) 双模陷波滤波器
KR20230119648A (ko) 듀얼 모드 노치 필터
KR20230106176A (ko) 다중 대역 밀리미터-파 5g 통신에서 소형 이미지 제거 아키텍처를 위한 임베디드 iq 발생을 이용한 변압기 기반 전류 재사용 증폭기
CN116325491A (zh) 分布式有源功率组合放大器