KR20230119648A

KR20230119648A - 듀얼 모드 노치 필터

Info

Publication number: KR20230119648A
Application number: KR1020237020257A
Authority: KR
Inventors: 카이 잔; 친마야 미쉬라
Original assignee: 퀄컴 인코포레이티드
Priority date: 2020-12-18
Filing date: 2021-11-22
Publication date: 2023-08-16
Also published as: WO2022132396A3; WO2022132396A2; EP4264836A2

Abstract

멀티-대역 밀리미터파(mmW) 송신기에서 이용하기 위한 듀얼 모드 노치 필터는 밀리미터파 송신 신호 경로에서 2개의 증폭기들 사이에 배치된 송신 필터 회로를 포함하고, 송신 필터 회로는 적어도 하나의 스위치, 적어도 하나의 커패시터, 및 더블-튜닝된 트랜스포머에 의해 형성되고, 송신 필터 회로는 적어도 제1 통신 대역에서 허위 신호를 선택적으로 필터링하도록 구성된 적어도 2개의 모드들을 가진다.

Description

듀얼 모드 노치 필터

[0001] 본 출원은 "DUAL MODE NOTCH FILTER"라는 명칭으로 2020년 12월 18일자에 출원된 미국 가특허 출원 번호 제63/127,912호에 대한 우선권 및 이익을 주장하고, 그 미국 가특허 출원의 내용들은 이로써 이하에서 완전히 기재된 것처럼 그리고 모든 적용가능한 목적들을 위하여 그 전체가 인용에 의해 본원에 통합된다.

[0002] 본 개시내용은 일반적으로, 전자 기술에 관한 것으로, 더 구체적으로는 RF(radio frequency) 송신기들 및 수신기들에 관한 것이다.

[0003] 무선 통신 디바이스들 및 기술들은 밀리미터파(millimeter-wave; mmW) 주파수들에서 동작하는 통신 디바이스들로서 점점 더 많이 보급되고 있다. 무선 통신 디바이스들은 일반적으로 통신 신호들을 송신 및/또는 수신한다.

[0004] 밀리미터파 통신 시스템 내의 송신기는 일반적으로, 송신을 위한 신호를 업변환(upconvert)하기 위하여 하나 이상의 혼합기(mixer)들을 가지는 하나 이상의 증폭기 스테이지들을 이용한다. 예를 들어, 업변환 경로에서, 기저대역(또는 기저대역 근접) 신호, 또는 IF(intermediate frequency) 신호는 송신을 위하여 혼합기에 의해 RF(radio frequency) 신호로 업변환될 수 있다. 이 업변환은 혼합기 출력에서의 허위 톤(spurious tone)들을 초래할 수 있다. 이들 허위 신호들 또는 톤들(때때로, 스퍼(spur)들로 칭해짐)은 LO(local oscillator) 주파수, 및 2배의 LO(2LO) 주파수와 같은 LO 신호의 고조파 주파수(harmonic frequency)들에서 발생할 수 있고, 통신 신호 대역 내의 통신 신호에 충분히 근접하게 나타나서 통신 신호에 불리하게 영향을 줄 수 있는 신호 에너지를 가질 수 있다. 다른 허위 신호들은 또한 업변환 프로세스에 관계없이 발생할 수 있다.

[0005] 첨부된 청구항들의 범위 내의 시스템들, 방법들, 및 디바이스들의 다양한 구현들은 각각 몇몇 양상들을 가지며, 그 양상들 중 어떤 단일 양상도 본원에서 설명된 바람직한 속성들을 전적으로 담당하지는 않는다. 첨부된 청구항들의 범위를 제한하지 않으면서, 일부 현저한 특징들이 본원에서 설명된다.

[0006] 이 명세서에서 설명된 청구대상의 하나 이상의 구현들의 세부사항들이 첨부한 도면들 및 이하의 설명에서 기재된다. 다른 특징들, 양상들, 및 장점들은 설명, 도면들, 및 청구항들로부터 명백해질 것이다. 다음의 도면들의 상대적인 치수들은 실척대로 도시되지 않을 수 있다는 것에 주목해야 한다.

[0007] 개시내용의 하나의 양상은 송신 필터 회로를 제공하고, 송신 필터 회로는 포지티브 입력 단자, 네거티브 입력 단자, 포지티브 입력 단자에 결합된 제1 단자 및 네거티브 입력 단자에 결합된 제2 단자를 가지는 중심-탭형 인덕턴스(center-tapped inductance), 중심-탭형 인덕턴스의 제1 단자에 결합된 제1 단자 및 중심-탭형 인덕턴스의 제2 단자에 결합된 제2 단자를 가지는 스위치, 스위치의 제1 단자와 중심-탭형 인덕턴스의 제1 단자 사이에 결합된 제1 커패시턴스(capacitance), 및 스위치의 제2 단자와 중심-탭형 인덕턴스의 제2 단자 사이에 결합된 제2 커패시턴스를 포함한다.

[0008] 개시내용의 또 다른 양상은, 업변환 혼합기(upconversion mixer)를 포함하는 송신 아키텍처를 통합하는 멀티-대역 밀리미터파(mmW) 송신기 내에, 밀리미터파 신호 경로를 따라 하나 이상의 위치들에서의 업변환 혼합기 후에 위치된 송신 필터 회로를 제공하고, 송신 필터 회로는 제1 통신 대역 및 제2 통신 대역 중의 적어도 하나 상에서 LO(local oscillator) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되고, 송신 필터 회로는 적어도 하나의 스위치, 중심-탭형 인덕턴스, 및 커패시턴스에 의해 형성되고, 송신 필터 회로는 제1 동작 모드에서, 제2 통신 대역에서의 제2 통신 신호에 대해 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 LO 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성된 제1 필터 응답을 제공하도록 구성되고, 송신 필터 회로는 제2 동작 모드에서 제2 필터 응답을 제공하도록 구성된다.

[0009] 개시내용의 또 다른 양상은 통신 신호를 필터링하기 위한 방법을 제공하고, 통신 신호를 필터링하기 위한 방법은, 제1 필터 응답을 제공하는 단계, 및 제2 필터 응답을 제공하는 단계를 포함하고, 제1 필터 응답은 제2 통신 대역에서의 제2 통신 신호에 대해 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 국부 발진기(LO) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성된다.

[0010] 개시내용의 또 다른 양상은 디바이스를 제공하고, 디바이스는 제1 필터 응답을 제공하기 위한 수단, 및 제2 필터 응답을 제공하기 위한 수단을 포함하고, 제1 필터 응답은 제2 통신 대역에서의 제2 통신 신호에 대해 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 국부 발진기(LO) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성된다.

[0011] 개시내용의 또 다른 양상은 멀티-대역 밀리미터파(mmW) 송신기에서 이용하기 위한 듀얼 모드 노치 필터(dual mode notch filter)를 제공하고, 듀얼 모드 노치 필터는 밀리미터파 신호 경로를 따라 하나 이상의 위치들에서 위치된 송신 필터 회로를 포함하고, 송신 필터 회로는 적어도 하나의 스위치, 중심-탭형 인덕턴스, 및 커패시턴스에 의해 형성되고, 송신 필터 회로는 제1 통신 대역 및 제2 통신 대역 중의 적어도 하나 상에서 허위 신호(spurious signal)의 원하지 않는 스펙트럼 방출을 감소시키도록 구성된다.

[0012] 개시내용의 또 다른 양상은 멀티-대역 밀리미터파(mmW) 송신기에서 이용하기 위한 듀얼 모드 노치 필터를 제공하고, 듀얼 모드 노치 필터는 밀리미터파 송신 신호 경로에서 2개의 증폭기들 사이에 배치된 송신 필터 회로를 포함한다. 송신 필터 회로는 적어도 하나의 스위치, 적어도 하나의 커패시터, 및 더블-튜닝된 트랜스포머(double-tuned transformer)에 의해 형성될 수 있다. 추가로, 송신 필터 회로는 적어도 제1 통신 대역에서 허위 신호를 선택적으로 필터링하도록 구성된 적어도 2개의 모드들을 가질 수 있다.

[0013] 도면들에서, 유사한 참조 번호들은 달리 표시되지 않으면 다양한 도면들의 전반에 걸쳐 유사한 부분들을 지칭한다. "102a" 또는 "102b"와 같은 글자 부호 명칭들을 갖는 참조 번호들에 대하여, 글자 부호 명칭들은 동일한 도면에서 존재하는 2 개의 유사한 부분들 또는 엘리먼트들을 구별할 수 있다. 참조 번호들에 대한 글자 부호 명칭들은 참조 번호가 모든 도면들에서 동일한 참조 번호를 갖는 모든 부분들을 망라하는 것으로 의도될 때에 생략될 수 있다.
[0014] 도 1은 무선 통신 시스템과 통신하는 무선 디바이스를 도시하는 도면이다.
[0015] 도 2는 본 개시내용의 예시적인 기법들이 구현될 수 있는 무선 디바이스를 도시하는 블록도이다.
[0016] 도 3a는 듀얼 모드 노치 필터의 예시적인 실시예들이 구현될 수 있는 예시적인 송신 체인의 적어도 부분의 블록도이다.
[0017] 도 3b는 듀얼 모드 노치 필터의 예시적인 실시예들이 구현될 수 있는 예시적인 송신 체인의 적어도 부분의 블록도이다.
[0018] 도 4는 통신 스펙트럼의 부분의 그래프를 도시한다.
[0019] 도 5는 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도이다.
[0020] 도 6은 도 5의 듀얼 모드 노치 필터의 예시적인 상태-종속적 응답들을 도시하는 그래프이다.
[0021] 도 7은 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도이다.
[0022] 도 8은 도 7의 듀얼 모드 노치 필터의 예시적인 상태-종속적 응답들을 도시하는 그래프이다.
[0023] 도 9는 도 7의 듀얼 모드 노치 필터의 예시적인 스위치 크기 종속적 응답들을 도시하는 그래프이다.
[0024] 도 10은 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도이다.
[0025] 도 11은 도 10의 듀얼 모드 노치 필터의 예시적인 상태-종속적 응답들을 도시하는 그래프이다.
[0026] 도 12는 도 5의 듀얼 모드 노치 필터 및 도 10의 듀얼 모드 노치 필터의 예시적인 상태-종속적 응답들을 도시하는 그래프이다.
[0027] 도 13은 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도이다.
[0028] 도 14a는 도 13의 듀얼 모드 노치 필터가 OFF 모드에 있을 때, 예시적인 바이어스 전압-종속적 필터 응답들을 도시하는 그래프이다.
[0029] 도 14b는 도 13의 듀얼 모드 노치 필터가 ON 모드에 있을 때, 예시적인 바이어스 전압-종속적 필터 응답들을 도시하는 그래프이다.
[0030] 도 15는 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도이다.
[0031] 도 16은 도 15의 듀얼 모드 노치 필터의 예시적인 상태-종속적 응답들을 도시하는 그래프이다.
[0032] 도 17은 도 15의 듀얼 모드 노치 필터의 예시적인 스위치 크기 종속적 응답들을 도시하는 그래프이다.
[0033] 도 18은 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터의 동작의 예를 설명하는 흐름도이다.
[0034] 도 19는 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 위한 장치의 기능적인 블록도이다.

[0035] 단어 "예시적"은 "예, 사례, 또는 예시로서 작용함"을 의미하기 위하여 본원에서 이용된다. "예시적"으로서 본원에서 설명된 임의의 양상이 다른 양상들에 비해 바람직하거나 유익한 것으로서 반드시 해석되어야 하는 것은 아니다.

[0036] 다수의 통신 대역들 상의 밀리미터파(mmW) 주파수들에서 동작하는 최신 무선 통신 디바이스는 일반적으로, 다수의 라디오 주파수(RF) 에너지 방출 표준들을 충족시켜야 한다. 밀리미터파 5G 통신 시스템에서의 국부 발진기(LO) 및 2LO 주파수들에서 허용된 방출들은 엄격하고, 전형적으로, UE(user equipment)에 대하여 대략 -36 dBc 그리고 CPE(customer premises equipment)에 대하여 대략 -46 dBc이다.

[0037] 일부 밀리미터파 통신 시스템들 및 디바이스들은 헤테로다인(heterodyne) 또는 수퍼-헤테로다인(super-heterodyne)으로서 지칭된 송신 및 수신 아키텍처의 유형을 이용한다. 수퍼-헤테로다인 아키텍처는 중간 주파수를 이용하고, 즉, 송신 신호는 기저대역(또는 기적대역 근접) 신호로부터 중간 주파수(IF)로 먼저 업변환되고, 그 다음으로, IF 신호 업변환 및 송신을 위하여 국부 발진기(LO) 주파수 신호를 이용하여 IF로부터 라디오 주파수(RF) 신호로 업변환된다. 유사하게, 수신 신호는 RF 주파수로부터 IF 주파수로 먼저 다운변환(downconvert)되고, 그 다음으로, 정보 복원을 위하여 IF로부터 기저대역(또는 기저대역 근접) 신호로 다운변환된다.

[0038] IF 신호가 LO 신호와 혼합될 때, 원하는 그리고 원하지 않는 혼합 결과물들이 귀결될 수 있다. 원하지 않는 신호는 허위 신호 또는 허위 톤으로서 지칭될 수 있고, 또한, 하나 이상의 원하지 않는 스펙트럼 방출 효과들로서 지칭될 수 있는 것을 생성할 수 있다. IF 및 LO 혼합기 주파수들은 일반적으로, 허위 톤들과 같은 원하지 않는 스펙트럼 방출들이 밀리미터파 신호 경로의 주파수 범위 외부에 속하도록, 즉, 이들이 희망된 통신 신호들의 대역외(out-of-band)에 속하도록 선정된다. 그러나, 허위 톤은 통신 대역에서의 희망된 신호를 열화시키기 위하여 통신 대역에 충분히 근접하게 속할 수 있는 것이 가능하다. 밀리미터파 통신 시스템을 위한 예시적인 대역들은 (37 GHz 내지 40 GHz 대역 및 40 GHz 내지 43.5 GHz 대역을 망라할 수 있는) 37 GHz 내지 43.5 GHz 대역, 및 47.2 GHz 내지 48.2 GHz에 걸쳐 있을 수 있는 48 GHz 대역을 포함할 수 있다. 예를 들어, LO 주파수 튜닝 범위(tuning range)를 최소화하고, 또한, 매우 높은 IF 주파수를 방지하기 위하여, 48 GHz 통신 대역은 37 GHz 내지 43.5 GHz 대역의 외부에 위치되는 34 GHz의 LO 주파수를 이용할 수 있다. 유사하게, 37 GHz 내지 43.5 GHz 대역에 대한 LO 주파수는 26 GHz일 수 있어서, 48 GHz 대역에 근접하게 속하는 52 GHz의 2LO로 귀착될 수 있다. 본원에서 설명된 실시예들을 따르도록 구성된 디바이스들은 이들 주파수 대역들 중의 하나 이상에서, 또는 이들 대역들보다 더 낮거나 및/또는 더 높은 대역들에서 통신하도록 동작가능할 수 있다. 예를 들어, 이러한 디바이스들은 밀리미터파 주파수들을 포함하는 하나 이상의 대역들에서 통신하도록 동작가능할 수 있고, 여기서, 밀리미터파 주파수들은 대략 20 GHz 이상, 예를 들어, 약 24 GHz 이상의 주파수들로 고려될 수 있다.

[0039] 통신 신호에 대한 LO로부터의 허위 방출들의 불리한 효과를 감소시키기 위한 하나의 방식은 협대역 증폭기 스테이지들을 설계하는 것이다. 그러나, 협대역 증폭기 스테이지들은 각각의 서브-대역에 대한 별도의 경로들의 이용을 기술하여, 잠재적으로, 더 큰 칩 면적으로 귀착된다.

[0040] 본원에서 개시된 듀얼 모드 노치 필터의 예시적인 실시예들은 하나의 특정한 대역(예를 들어, 48 GHz 대역)에서 동작할 때, 허위 LO 및/또는 2LO 신호 에너지와 같은 허위 신호 에너지를 거부하기 위하여 이용될 수 있고, 디스에이블될 수 있음으로써, 또 다른 대역에 대해 거의 효과를 가지지 않거나, 또 다른 대역(예를 들어, 48 GHz 대역)에 대해 거의 효과를 가지지 않으면서, 또 다른 대역(예를 들어, 37 GHz 내지 43.5 GHz에 걸쳐 있는 대역)에서 동작할 때, 허위 2LO 신호 에너지를 거부하기 위하여 이용될 수 있다.

[0041] 본원에서 개시된 듀얼 모드 노치 필터의 예시적인 실시예들은 LO 또는 2LO 주파수에 관계없이, 통신 신호 대역의 하부 주파수 측 또는 상부 주파수 측의 어느 하나 상의 주파수들에서 허위 신호 에너지를 거부하기 위하여 이용될 수 있다.

[0042] 도 1은 무선 통신 시스템(120)과 통신하는 무선 디바이스(110)를 도시하는 도면이다. 무선 통신 시스템(120)은 LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, 5G 시스템, 또는 일부 다른 무선 시스템일 수 있다. CDMA 시스템은 WCDMA(Wideband CDMA), CDMA 1X, EVDO(Evolution-Data Optimized), TD-SCDMA(Time Division Synchronous CDMA), 또는 CDMA의 일부 다른 버전을 구현할 수 있다. 단순함을 위하여, 도 1은 2개의 기지국들(130 및 132) 및 하나의 시스템 제어기(140)를 포함하는 무선 통신 시스템(120)을 도시한다. 일반적으로, 무선 통신 시스템은 임의의 수의 기지국들 및 네트워크 엔티티들의 임의의 세트를 포함할 수 있다.

[0043] 무선 디바이스(110)는 또한, 사용자 장비(UE), 이동국(mobile station), 단말(terminal), 액세스 단말(access terminal), 가입자 유닛(subscriber unit), 스테이션(station) 등으로서 지칭될 수 있다. 무선 디바이스(110)는 셀룰러 전화(cellular phone), 스마트폰(smartphone), 태블릿(tablet), 무선 모뎀(wireless modem), PDA(personal digital assistant), 핸드헬드 디바이스(handheld device), 랩톱 컴퓨터(laptop computer), 스마트북(smartbook), 넷북(netbook), 태블릿, 코드리스 전화(cordless phone), 의학 디바이스, (예를 들어, 사물 인터넷(internet of things)을 통해) 하나 이상의 다른 디바이스들에 접속하도록 구성된 디바이스, WLL(wireless local loop) 스테이션, 블루투스 디바이스(Bluetooth device) 등일 수 있다. 무선 디바이스(110)는 무선 통신 시스템(120)과 통신할 수 있다. 무선 디바이스(110)는 또한, 브로드캐스트 스테이션들(예컨대, 브로드캐스트 스테이션(134))로부터의 신호들, 하나 이상의 GNSS(global navigation satellite system)들 내의 위성들(예컨대, 위성(150))로부터의 신호들 등을 수신할 수 있다. 무선 디바이스(110)는 LTE, WCDMA, CDMA 1X, EVDO, TD-SCDMA, GSM, 802.11, 5G 등과 같은, 무선 통신을 위한 하나 이상의 라디오 기술들을 지원할 수 있다.

[0044] 무선 디바이스(110)는 예를 들어, 하나 이상의 LTE 또는 5G 표준들에서 설명된 바와 같은 캐리어 어그리게이션(carrier aggregation)을 지원할 수 있다. 일부 실시예들에서는, 예를 들어, 별도의 캐리어들이 개개의 데이터 스트림들을 위하여 이용되는 것과 대조적으로, 데이터의 단일 스트림은 캐리어 어그리게이션을 이용하여 다수의 캐리어들 상에서 송신된다. 무선 디바이스(110)는 주파수들의 넓은 범위 상에서, 예를 들어, LTE, WiFi, 5G, 또는 다른 통신 대역들에 의해 이용된 그 통신 대역들을 포함하는 다양한 통신 대역들에서 동작하는 것이 가능할 수 있다.

[0045] 일반적으로, CA(carrier aggregation)는 2개의 유형들, 즉, 인트라-대역(intra-band) CA 및 인터-대역(inter-band) CA로 범주화될 수 있다. 인트라-대역 CA는 동일한 대역 내의 다수의 캐리어들 상에서의 동작을 지칭한다. 인터-대역 CA는 상이한 대역들에서의 다수의 캐리어들 상에서의 동작을 지칭한다.

[0046] 도 2는 본 개시내용의 예시적인 기법들이 구현될 수 있는 무선 디바이스(200)를 도시하는 블록도이다. 무선 디바이스(200)는 예를 들어, 도 1에서 예시된 무선 디바이스(110)의 실시예일 수 있다. 다른 실시예들에서, 무선 디바이스(200)는 기지국들(130, 132) 중의 하나의 기지국, 또는 고객 댁내 장비(CPE)와 같은 도 1에서 예시되지 않은 디바이스 등의 예일 수 있다.

[0047] 도 2는 송신기(230) 및 수신기(250)를 가지는 트랜시버(220)의 예를 도시한다. 일반적으로, 송신기(230) 및 수신기(250)에서의 신호들의 조절은 증폭기, 필터, 업변환기, 다운변환기 등 중의 하나 이상의 스테이지들에 의해 수행될 수 있다. 이들 회로 블록들은 도 2에서 도시된 구성과는 상이하게 배열될 수 있다. 게다가, 도 2에서 도시되지 않은 다른 회로 블록들은 또한, 송신기(230) 및 수신기(250)에서 신호들을 조절하기 위하여 이용될 수 있다. 이와 다르게 언급되지 않으면, 도면들 중 도2 또는 임의의 다른 도면에서의 임의의 신호는 단일-종단형(single-ended) 또는 차동형 중의 어느 하나일 수 있다. 도 2에서의 일부 회로 블록들은 또한 생략될 수 있다.

[0048] 도 2에서 도시된 예에서, 무선 디바이스(200)는 일반적으로, 트랜시버(220) 및 데이터 프로세서(210)를 포함한다. 데이터 프로세서(210)는 메모리(298)에 동작가능하게 결합된 프로세서(296)를 포함할 수 있다. 메모리(298)는 데이터, 및 예시적인 소프트웨어 또는 펌웨어(299)로서의 프로그램 코드들을 저장하도록 구성될 수 있고, 일반적으로, 아날로그 및/또는 디지털 프로세싱 엘리먼트들을 포함할 수 있다. 프로세서(296) 및 메모리(298)는 본원에서 설명된 듀얼 모드 노치 필터의 실시예들의 동작을 제어하거나, 구성하거나, 프로그래밍하거나, 또는 이와 다르게 완전히 또는 부분적으로 제어하도록 협력할 수 있다.

[0049] 트랜시버(220)는 양방향 통신을 지원하는 송신기(230) 및 수신기(250)를 포함한다. 일반적으로, 무선 디바이스(200)는 임의의 수의 통신 시스템들 및 주파수 대역들을 위한 임의의 수의 송신기들 및/또는 수신기들을 포함할 수 있다. 트랜시버(220)의 전부 또는 부분은 하나 이상의 아날로그 IC(integrated circuit)들, RF IC(RFIC)들, 혼합된-신호 IC들 등 상에서 구현될 수 있다.

[0050] 송신기 또는 수신기는 수퍼-헤테로다인 아키텍처 또는 직접-변환 아키텍처로 구현될 수 있다. 수퍼-헤테로다인 아키텍처에서, 신호는 다수의 스테이지들에서 라디오 주파수(RF)와 기저대역 사이에서, 예컨대, 하나의 스테이지에서 RF로부터 중간 주파수(IF)로, 그리고 그 다음으로, 수신기를 위한 또 다른 스테이지에서 IF로부터 기저대역으로 주파수-변환된다. 직접-변환 아키텍처에서, 신호는 하나의 스테이지에서 RF와 기저대역 사이에서 주파수 변환된다. 수퍼-헤테로다인 및 직접-변환 아키텍처들은 상이한 회로 블록들을 이용할 수 있고, 및/또는 상이한 요건들을 가질 수 있다. 도 2에서 도시된 예에서, 송신기(230) 및 수신기(250)는 직접-변환 아키텍처로 구현된다. 도 3a 및 도 3b에 대하여 논의된 예와 같은 다른 예들에서는, 수퍼-헤테로다인 아키텍처가 이용될 수 있다.

[0051] 송신 경로에서, 데이터 프로세서(210)는 송신되어야 할 데이터를 프로세싱하고, 동위상(in-phase)(I) 및 직교(Q : quadrature) 아날로그 출력 신호들을 송신기(230)에 제공한다. 예시적인 실시예에서, 데이터 프로세서(210)는 추가의 프로세싱을 위하여, 데이터 프로세서(210)에 의해 생성된 디지털 신호들을 I 및 Q 아날로그 출력 신호들, 예컨대, I 및 Q 출력 전류들로 변환하기 위한 DAC(digital-to-analog-converter)들(214a 및 214b)을 포함한다. 다른 실시예들에서, DAC들(214a 및 214b)은 트랜시버(220) 내에 포함되고, 데이터 프로세서(210)는 (예컨대, I 및 Q에 대한) 데이터를 트랜시버(220)에 디지털 방식으로 제공한다.

[0052] 송신기(230) 내에서, (저역통과(lowpass) 필터들을 포함할 수 있는) 기저대역 필터들(232a 및 232b)은 이전의 디지털-대-아날로그 변환에 의해 야기된 비희망된 이미지들을 제거하기 위하여 I 및 Q 아날로그 송신 신호들을 각각 필터링한다. 증폭기들(Amp)(234a 및 234b)은 기저대역 필터들(232a 및 232b)로부터의 신호들을 각각 증폭하고, I 및 Q 기저대역 신호들을 제공한다. 업변환기(240)는 TX LO 신호 생성기(290)로부터의 I 및 Q 송신(TX) 국부 발진기(LO) 신호들로 I 및 Q 기저대역 신호들을 업변환하고, 업변환된 신호를 제공한다. 필터(242)는 주파수 업변환에 의해 야기된 비희망된 이미지들 뿐만 아니라 수신 주파수 대역에서의 잡음을 제거하기 위하여, 업변환된 신호를 필터링한다. PA(power amplifier)(244)는 희망된 출력 전력 레벨을 획득하기 위하여 필터(242)로부터의 신호를 증폭하고, 송신 RF 신호를 제공한다. 송신 RF 신호는 듀플렉서(duplexer) 또는 스위치(246)를 통해 라우팅될 수 있고, 안테나(248)를 통해 송신될 수 있다. 본원에서 논의된 예들은 I 및 Q 신호들을 사용하지만, 본 기술분야에서의 통상의 기술자들은 트랜시버의 엘리먼트들이 극성 변조(polar modulation)를 사용하도록 구성될 수 있다는 것을 이해할 것이다.

[0053] 수신 경로에서, 안테나(248)는 통신 신호들을 수신하고, 수신된 RF 신호를 제공하고, 이 수신된 RF 신호는 듀플렉서 또는 스위치(246)를 통해 라우팅될 수 있고, LNA(low noise amplifier)(252)에 제공될 수 있다. 듀플렉서(246)는 특정 RX-대-TX 듀플렉서 주파수 분리로 동작하도록 설계될 수 있어서, RX 신호들은 TX 신호들로부터 격리된다. 수신된 RF 신호는 LNA(252)에 의해 증폭되고, 희망된 RF 입력 신호를 획득하기 위하여 필터(254)에 의해 필터링된다. 다운변환기(260) 내의 다운변환 혼합기들(261a 및 261b)은 I 및 Q 기저대역 신호들을 생성하기 위하여 필터(254)의 출력을 RX LO 신호 생성기(280)로부터의 I 및 Q 수신(RX) LO 신호들(즉, LO_I 및 LO_Q)과 혼합한다. I 및 Q 기저대역 신호들은 증폭기들(262a 및 262b)에 의해 증폭되고, 데이터 프로세서(210)에 제공되는 I 및 Q 아날로그 입력 신호들을 획득하기 위하여 (저역통과 필터들을 포함할 수 있는) 기저대역 필터들(264a 및 264b)에 의해 추가로 필터링된다. 도시된 예시적인 실시예에서, 데이터 프로세서(210)는 아날로그 입력 신호들을 데이터 프로세서(210)에 의해 추가로 프로세싱되어야 할 디지털 신호들로 변환하기 위한 ADC(analog-to-digital-converter)들(216a 및 216b)을 포함한다. 일부 실시예들에서, ADC들(216a 및 216b)은 트랜시버(220) 내에 포함되고, 데이터를 데이터 프로세서(210)에 디지털 방식으로 제공한다.

[0054] 도 2에서, TX LO 신호 생성기(290)는 주파수 업변환을 위하여 이용된 I 및 Q TX LO 신호들을 생성하는 반면, RX LO 신호 생성기(280)는 주파수 다운변환을 위하여 이용된 I 및 Q RX LO 신호들을 생성한다. 각각의 LO 신호는 특정한 기본 주파수를 갖는 주기적 신호이다. PLL(phase locked loop)(292)은 데이터 프로세서(210)로부터 타이밍 정보를 수신하고, LO 신호 생성기(290)로부터의 TX LO 신호들의 주파수 및/또는 위상을 조절하기 위하여 이용된 제어 신호를 생성한다. 유사하게, PLL(282)은 데이터 프로세서(210)로부터 타이밍 정보를 수신하고, LO 신호 생성기(280)로부터의 RX LO 신호들의 주파수 및/또는 위상을 조절하기 위하여 이용된 제어 신호를 생성한다.

[0055] 예시적인 실시예에서, RX PLL(282), TX PLL(292), RX LO 신호 생성기(280), 및 TX LO 신호 생성기(290)는 TX LO 신호들 및 RX LO 신호들을 제공할 수 있는 단일 LO 생성기 회로(295)로 조합될 수 있다. 대안적으로, 별도의 LO 생성기 회로들은 TX LO 신호들 및 RX LO 신호들을 생성하기 위하여 이용될 수 있다.

[0056] 무선 디바이스(200)는 CA를 지원할 수 있고, (i) 상이한 주파수들에서 다수의 다운링크 캐리어들 상의 하나 이상의 셀들에 의해 송신된 다수의 다운링크 신호들을 수신할 수 있고, 및/또는 (ii) 다수의 업링크 신호들을 다수의 업링크 캐리어들 상의 하나 이상의 셀들로 송신할 수 있다. 그러나, 본 기술분야에서의 통상의 기술자들은 본원에서 설명된 양상들이 캐리어 어그리게이션을 지원하지 않는 시스템들, 디바이스들, 및/또는 아키텍처들에서 구현될 수 있다는 것을 이해할 것이다.

[0057] 트랜시버(220)의 어떤 엘리먼트들은 도 2에서 기능적으로 예시되고, 그 안에 예시된 구성은 어떤 구현들에서의 물리적 디바이스 구성을 나타낼 수 있거나 이를 나타내지 않을 수 있다. 예를 들어, 위에서 설명된 바와 같이, 트랜시버(220)는 다양한 집적 회로(IC)들, RF IC(RFIC)들, 혼합된-신호 IC들 등에서 구현될 수 있다. 일부 실시예들에서, 트랜시버(220)는 다양한 모듈들을 가지는 PCB(printed circuit board)와 같은 기판 또는 보드 상에서 구현된다. 예를 들어, 전력 증폭기(244), 필터(242), LNA(252), 및/또는 듀플렉서(246)는 별도의 모듈들에서 또는 개별 컴포넌트들로서 구현될 수 있는 반면, 트랜시버(220)에서 예시된 나머지 엘리먼트들은 단일 트랜시버 칩에서 구현될 수 있다.

[0058] 전력 증폭기(244)는 하나 이상의 주파수들 상에서, 하나 이상의 주파수 대역들에서, 그리고 하나 이상의 전력 레벨들에서 통신 신호를 증폭하도록 구성될 수 있는, 예를 들어, 구동기 스테이지들, 전력 증폭기 스테이지들, 또는 다른 컴포넌트들을 포함하는 하나 이상의 스테이지들을 포함할 수 있다. 다양한 인자들에 따라, 전력 증폭기(244)는 하나 이상의 구동기 스테이지들, 하나 이상의 전력 증폭기 스테이지들, 하나 이상의 임피던스 정합 네트워크들을 이용하여 동작하도록 구성될 수 있고, 양호한 선형성, 양호한 효율, 또는 양호한 선형성 및 효율의 조합을 제공하도록 구성될 수 있다. 다른 출력 스테이지들은 위에서 인용된 스테이지들 대신에, 또는 이들에 추가적으로, 전력 증폭기(244)에서 구현될 수 있다. 본원에서 설명된 듀얼 모드 노치 필터의 예시적인 실시예들은 필터(242) 내의, 전력 증폭기(244) 내의 LNA(252) 내의, 필터(254) 내의, 또는 다른 곳에서의 하나 이상의 위치들에서 구현될 수 있다. 일부 실시예들에서, 본원에서 설명된 듀얼 모드 노치 필터는 필터(242), 전력 증폭기(244), LNA(252), 및/또는 필터(254)와 동일한 IC 상에서 및/또는 동일한 모듈 내에서 구현될 수 있다. 일부 실시예들에서, 전력 증폭기(244), 필터(242), LNA(252), 및 필터(254)는 단일 물리적 모듈에서 함께 구현될 수 있다. 다른 실시예들에서, 이들 엘리먼트들 중의 하나 이상은 엘리먼트들의 또 다른 것이 구현되는 모듈 또는 IC와는 별도로 구현될 수 있다.

[0059] 도 3a는 듀얼 모드 노치 필터의 예시적인 실시예들이 구현될 수 있는 예시적인 송신 체인(300)의 적어도 부분의 블록도이다. 예시적인 실시예에서, 송신 체인(300)은, 송신되어야 하는 통신 신호가 기저대역(또는 기저대역 근접) 정보 신호로부터 중간 주파수 신호로 변환될 수 있고, 그 다음으로, 중간 주파수로부터 라디오 주파수 신호로 업변환될 수 있는 수퍼-헤테로다인(수퍼헤트(superhet)) 아키텍처를 구현하는 밀리미터파 통신 디바이스에서 구현될 수 있다. 유사하게, 수신된 통신 신호는 RF 신호로부터 IF 신호로 다운변환될 수 있고, 그 다음으로, IF 신호로부터 기저대역(또는 기저대역 근접) 정보 신호로 추가로 다운변환될 수 있다. 예를 들어, 일부 실시예들에서, 추가적인 혼합기(예컨대, 이하에서 설명된 혼합기(302))는 필터(242)와 PA(244) 사이에서 구현된다. 일부 실시예들에서, 또 다른 추가적인 혼합기는 또한, LNA(252)와 필터(254) 사이에 포함된다. 이러한 일부 실시예들에서, 이들 추가적인 혼합기들, PA(244), 및 LNA(252)는 트랜시버(220)의 다른 엘리먼트들이 구현되는 IC와는 별도인 RFIC에서 구현된다. 별도의 RFIC는 일부 실시예들에서, 안테나(248)를 포함하는 모듈 내로 통합될 수 있다. 추가적인 혼합기들을 포함하는 일부 실시예들에서, 밀리미터파 주파수들을 가지는 통신을 위한 LO가 구현되고, RFIC 내에 포함될 수 있다. 이하의 설명은 수퍼헤트 아키텍처를 포함하지만, 본 기술분야에서의 통상의 기술자들은 실시예들이 이러한 아키텍처 내의 증폭기들로 제한되지 않는다는 것을 이해할 것이다. 추가로, 본 기술분야에서의 통상의 기술자들은 본원에서 설명된 실시예들이 수신 체인에서 구현될 수 있다는 것을 이해할 것이다. 예시적인 송신 체인(300)은 오직 예시적인 목적들을 위하여 도시되고, 무선 디바이스(200(도 2)와 같은 밀리미터파 통신 디바이스 내의 송신 체인의 부분을 포함할 수 있다.

[0060] 예시적인 실시예에서, 송신 체인(300)은 차동형 접속들(304) 상에서 중간 주파수(IF) 통신 신호를, 그리고 차동형 접속들(306) 상에서 국부 발진기(LO) 신호를 수신하도록 구성된 혼합기(302)를 포함할 수 있다. 혼합기(302)는 업변환 혼합기로서 지칭될 수 있고, 상이한 주파수들의 범위 상에서 동작하도록 구성될 수 있다. LO 신호를 이용하는 혼합기(302)는 IF 통신 신호를 밀리미터파 주파수 통신 신호(도 3에서 RF 신호로서 지칭됨)로 업변환하도록 구성될 수 있다.

[0061] 예시적인 실시예에서, 송신 체인(300)은 하나 이상의 증폭기 스테이지들을 포함할 수 있고, 3개의 예시적인 증폭기 스테이지들(320, 322, 및 324)이 예를 들어, 도 3에서 오직 도시된다. 3개의 증폭기 스테이지들(320, 322, 및 324)은 신호 증폭의 동일하거나 상이한 레벨들을 제공하도록 구성될 수 있다. 예시적인 실시예에서, 제1 증폭기 스테이지(320) 및 제2 증폭기 스테이지(322)는 구동기 스테이지들로서 지칭될 수 있고, 제3 증폭기 스테이지(324)는 전력 증폭기로서 지칭될 수 있다. 더 많거나 더 적은 증폭기 스테이지들은 애플리케이션에 따라, 송신 체인 내에 포함될 수 있다.

[0062] 예시적인 실시예에서, 송신 체인(300)은 하나 이상의 트랜스포머(transformer)들(310, 312, 314, 및 316)을 포함할 수 있다. 트랜스포머들(310, 312, 314, 및 316)은 RF 신호와 같은 통신 신호를 증폭기 스테이지로부터 증폭기 스테이지로 전달하도록 구성될 수 있다. 트랜스포머들(310, 312, 314, 및 316)은 1차 측 및 2차 측을 각각 포함할 수 있다. 예를 들어, 트랜스포머(310)는 1차 측(332) 및 2차 측(333)을 포함할 수 있다. 유사하게, 트랜스포머(312)는 1차 측(334) 및 2차 측(335)을 포함할 수 있고; 트랜스포머(314)는 1차 측(336) 및 2차 측(337)을 포함할 수 있고; 트랜스포머(316)는 1차 측(338) 및 2차 측(339)을 포함할 수 있다. 제3 증폭기 스테이지(324)의 출력은 송신을 위하여 트랜스포머(316)를 통해 안테나(342)에 제공될 수 있다.

[0063] 트랜스포머들(310, 312, 314, 및 316)은, 1차 측 및 2차 측의 인덕턴스들이 각각의 인덕턴스 양단의 커패시터(도시되지 않음)로 별도로 튜닝/공진될 수 있는 더블-튜닝된 트랜스포머들로서 구현될 수 있다. 더블-튜닝된 트랜스포머는 전형적으로, 광대역 동작을 위하여 이용될 수 있다. 본원에서 설명된 듀얼 모드 노치 필터의 예시적인 실시예들은 더블-튜닝된 트랜스포머의 1차 측과 병렬로 구현될 수 있다. 그러나, 본원에서 설명된 듀얼 모드 노치 필터의 예시적인 실시예들은 더블-튜닝된 트랜스포머에 추가적으로, 다른 유형의 트랜스포머들과 함께 동작할 것이다.

[0064] 예시적인 실시예에서, 듀얼 모드 노치 필터(350)의 사례는 트랜스포머(310)에서, 그것의 일부로서, 또는 그것에 인접하게 구현될 수 있다. 예시적인 실시예에서, 듀얼 모드 노치 필터(360)의 사례는 트랜스포머(312)에서, 그것의 일부로서, 또는 그것에 인접하게 구현될 수 있고; 듀얼 모드 노치 필터(370)의 사례는 트랜스포머(314)에서, 그것의 일부로서, 또는 그것에 인접하게 구현될 수 있고; 듀얼 모드 노치 필터(380)의 사례는 트랜스포머(316)에서, 그것의 일부로서, 또는 그것에 인접하게 구현될 수 있다. 듀얼 모드 노치 필터(350, 360, 370, 및 380)의 사례들은 동일하거나 상이한 구성들을 포함할 수 있고, 동일하거나 상이한 필터 응답을 제공하도록 구성될 수 있다. 듀얼 모드 노치 필터(350, 360, 370, 및 380)의 사례들의 예시적인 실시예들은 오직 편의상 개개의 트랜스포머들(310, 312, 314, 및 316)의 개개의 1차 측들(332, 334, 336, 및 338)에 인접하게 그리고 이들에 병렬로 위치되는 것으로서 도 3에서 예시되고, 다른 곳에서 위치될 수 있다. 본원에서 설명된 듀얼 모드 노치 필터의 실시예들을 포함하는 송신 체인(300)의 실시예들은 또한, 도 2의 필터(242) 및/또는 전력 증폭기(244)에서 구현될 수 있다.

[0065] 예시적인 실시예에서, 트랜스포머들(310, 312, 314, 및 316); 증폭기 스테이지들(320, 322, 및 324); 및 듀얼 모드 노치 필터들(350, 360, 370, 및 380)은 송신 경로(330)를 포함할 수 있고, 여기서, 하나 이상의 송신 경로들(330)은 페이즈드 어레이(phased array) 아키텍처에서 구현될 수 있다. 송신 경로(330)는 다른 실시예들에서 더 적거나 더 큰 수의 증폭기 스테이지들, 트랜스포머들, 및/또는 필터들을 포함할 수 있다.

[0066] 도 3b는 듀얼 모드 노치 필터의 예시적인 실시예들이 구현될 수 있는 예시적인 송신 체인(390)의 적어도 부분의 블록도이다. 송신 체인(390)은 다수의 송신 경로들(330-1, 330-2, 내지 330-n)이 혼합기(302)에 결합될 수 있는 페이즈드 어레이 안테나 아키텍처의 예이다. 예시적인 실시예에서, 송신 경로들(330)의 수는 구현에 종속적이고, 3개의 송신 경로들(330-1, 330-2, 및 330-n)이 예시의 단순함을 위하여 도 3b에서 도시된다.

[0067] 예시적인 실시예에서, 각각의 송신 경로(330)의 입력은 개개의 위상 시프터(phase shifter)(392)에 결합되고, 여기서, 송신 경로(330-1)는 위상 시프터(392-1)에 결합되고, 송신 경로(330-2)는 위상 시프터(392-1)에 결합되고, 송신 경로(330-n)는 위상 시프터(392-n)에 결합된다. 예시적인 실시예에서, 각각의 위상 시프트(392)는 혼합기(302)와 개개의 송신 경로(330) 사이에 결합된다. 이러한 실시예들에서, 송신 경로들(330) 각각의 출력은 안테나 엘리먼트들의 어레이(396) 내의 개개의 안테나 엘리먼트(394)에 결합된다. 예를 들어, 송신 경로(330-1)는 안테나 엘리먼트(394-1)에 결합되고, 송신 경로(330-2)는 안테나 엘리먼트(394-2)에 결합되고, 송신 경로(330-n)는 안테나 엘리먼트(394-n)에 결합된다.

[0068] 도 4는 통신 스펙트럼의 부분의 그래프(400)를 도시한다. 그래프(400)는 우측으로 증가하는 주파수를 도시하는 수평 축(402), 및 상향으로 증가하는 신호 에너지를 도시하는 수직 축(404)을 포함한다. 예시적인 실시예에서, 수직 축(404)은 "높은 대역" 에너지에 대응하는 "HB"로 라벨이 붙여지지만; 그러나, 본원에서 설명된 듀얼 모드 노치 필터의 예시적인 실시예들은 다른 통신 대역들에서 구현될 수 있다.

[0069] 그래프(400)는 또한 대략 37 GHz 내지 대략 43.5 GHz에 걸쳐 있는 통신 대역(410)을 도시하고; 대략 47.2 GHz 내지 대략 48.2 GHz에 걸쳐 있는 통신 대역(420)을 도시한다. 통신 대역(410)은 또한 37 내지 43.5 GHz 대역으로서 상호 교환가능하게 지칭될 것이고, 통신 대역(420)은 또한 48 GHz 대역으로서 상호 교환가능하게 지칭될 것이다.

[0070] 예시적인 실시예에서는, 다양한 통신 대역들에 대한 다양한 주파수 계획들이 구현될 수 있다. 48 GHz 통신 대역(420)에서의 신호들에 대한 국부 발진기 주파수의 예는 대략 34 GHz에서 위치될 수 있고, 참조 번호(422)를 이용하여 도시된다. 37 내지 43.5 GHz 통신 대역(410)에서의 신호들에 대한 국부 발진기 주파수의 예는 대략 26 GHz에서 위치될 수 있고, 참조 번호(426)를 이용하여 도시된다. 그러나, 26 GHz의 제2 고조파(harmonic)는 52 GHz에서 나타날 수 있고, 참조 번호(412)를 이용하여 도시될 수 있다. 예시적인 실시예에서, 34 GHz LO 신호(422), 또는 34 GHz LO 신호를 48 GHz 대역(420)에서의 통신 신호와 혼합함으로써 생성된 허위 톤들은 37 내지 43.5 GHz 통신 대역(410)에서의 통신 신호와 간섭하도록 기여할 수 있다. 예시적인 실시예에서, 34 GHz LO 신호(412), 또는 34 GHz LO 신호를 43.5 GHz 대역(410)에서의 통신 신호와 혼합함으로써 생성된 허위 톤들은 37 내지 48 GHz 통신 대역(410)에서의 통신 신호와의 간섭에 기여할 수 있다. 본원에서 설명되는 바와 같이, 듀얼 모드 노치 필터의 예시적인 실시예들은 48 GHz 통신 대역(420)에서의 통신 신호를 열화시키지 않으면서, 37 내지 43.5 GHz 통신 대역(410)에서의 희망된 신호들에 대한 34 GHz LO 신호(422) 및 그의 허위 톤들의 임의의 불리한 영향을 최소화하기 위한 노치 필터 응답을 생성하기 위하여 이용될 수 있고; 37 내지 43.5 GHz 통신 대역(410)에서의 통신 신호를 열화시키지 않으면서, 48 GHz 통신 대역(420)에서의 희망된 신호들에 대한 52 GHz 2LO 신호(412) 및 그의 허위 톤들의 임의의 불리한 영향을 최소화하기 위한 노치 필터 응답을 생성하기 위하여 이용될 수 있다.

[0071] 도 5는 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도(500)이다. 예시적인 실시예에서, 듀얼 모드 노치 필터(550)는 차동형 통신 시스템에서 구현될 수 있고, 포지티브 입력 단자(IN+)(551)에 결합된 커패시턴스(554), 및 네거티브 입력 단자(IN-)(552)에 결합된 커패시턴스(555)를 포함할 수 있다. 커패시턴스들(554 및 555)은 Cn으로서 지칭될 수 있다. Cn의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0072] 인덕턴스(553)는 커패시턴스들(554 및 555) 사이에 결합된다. 인덕턴스(553)는 2Ln으로서 지칭될 수 있고, 여기서, Ln의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다. 듀얼 모드 노치 필터(550)에서, 인덕턴스(553)는 편의상 2Ln으로서 도시되어, 등가 회로들(570 및 580)에서는, 인덕턴스(553)가 Ln으로서 도시될 수 있다. 예시적인 실시예에서, 인덕턴스(553)의 중심 탭은 시스템 접지에 결합될 수 있고, 인덕턴스(553)는 중심-탭형 인덕턴스로서 지칭될 수 있다.

[0073] 예시적인 실시예에서, 스위치(558)는 인덕턴스(553) 양단에 병렬로 커패시턴스들(556 및 557) 사이에서 결합될 수 있다. 예시적인 실시예에서, 스위치(558)는 MOS(metal oxide semiconductor) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(558)는 NMOS(n-type MOS) 트랜지스터 디바이스 또는 PMOS(p-type MOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(558)를 구현하기 위하여 이용될 수 있다.

[0074] 커패시턴스들(556 및 557)은 Co로서 지칭될 수 있다. Co의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0075] 예시적인 실시예에서, 듀얼 모드 노치 필터(550), 및 본원에서 설명된 듀얼 모드 노치 필터의 다른 실시예들은 "스위칭된 분로 트랩(switched shunt trap)"으로서 지칭될 수 있는데, 그 이유는 예시적인 실시예에서, 듀얼 모드 노치 필터(440)가 (도 3의 개개의 트랜스포머들(310, 312, 314, 및/또는 316)의 1차 측들(332, 334, 336, 및/또는 338)과 병렬과 같이) 트랜스포머의 1차 권선과 병렬로(분로로) 구현될 수 있다.

[0076] 예시적인 실시예에서, 스위치(558)는 그의 게이트에서 제어 신호 d_mode_ctrl을 수신하도록 구성될 수 있다. 제어 신호 d_mode_ctrl은 도 2의 데이터 프로세서(210)에 의해, 또는 또 다른 제어 엘리먼트에 의해 제공될 수 있다. 제어 신호 d_mode_ctrl의 상태에 따라, 스위치(558)는 통전(ON) 또는 비-통전(OFF) 중의 어느 하나일 것이다. 예시적인 실시예에서, 스위치(558)는 도 3a의 트랜스포머들(310, 312, 314, 및 316) 중의 임의의 트랜스포머와 같은 더블-튜닝된 트랜스포머의 인덕턴스(553)의 권선(winding) 양단에 커패시턴스들(556 또는 557) 중의 적어도 하나를 선택적으로 결합하도록 구성될 수 있다. 예시적인 실시예에서, 커패시턴스들(556 또는 557) 중의 또 다른 것은 도 3a의 트랜스포머들(310, 312, 314, 및 316) 중의 임의의 트랜스포머와 같은 더블-튜닝된 트랜스포머의 인덕턴스(553)의 권선 양단에 선택적으로 결합될 수 있다.

[0077] 도 5에서 도시된 예시적인 실시예에서, 스위치(558)의 드레인은 커패시턴스(556)에 결합되고, 스위치(558)의 소스는 커패시턴스(557)에 결합된다.

[0078] 또한, 도 5에서 도시된 것은 스위치(558)의 상태에 대응하는 등가 회로들이다. 제1 등가 회로(570)는 스위치(558)가 통전(ON)일 때, 즉, 제어 신호 d_mode_ctrl이 어써트(assert)되고 스위치(558)가 통전(ON)일 때, 듀얼 모드 노치 필터(550)의 전기적 배열을 도시하고; 제2 등가 회로(580)는 스위치(558)가 비-통전(OFF)일 때, 즉, 제어 신호 d_mode_ctrl이 디-어써트(de-assert)되고 스위치(558)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(550)의 전기적 배열을 도시한다. 예시적인 실시예에서, 스위치(558)가 통전(ON)일 때, 듀얼 모드 노치 필터(550)는 OFF이고; 스위치(558)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(550)는 ON이고, 또한, LO 노치 모드에 있는 것으로서 지칭된다.

[0079] 제1 등가 회로(570)에서, 제어 신호 d_mode_ctrl이 어써트되고 스위치(558)가 통전(ON)일 때, 스위치(558)는 값 Ron을 갖는 저항(571)으로서 보인다. 스위치(558)의 온-저항(on-resistance) Ron은 스위치(558)가 제작되는 디바이스의 크기, 및 그의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Ron의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0080] 제2 등가 회로(580)에서, 제어 신호 d_mode_ctrl이 디-어써트되고 스위치(558)가 비-통전(OFF)일 때, 스위치(558)는 값 Coff를 갖는 커패시턴스(581)로서 보인다. 스위치(558)의 오프-커패시턴스(off-capacitance) Coff는 스위치(558)가 제작되는 디바이스의 크기, 및 그의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Coff의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0081] 이 예시적인 실시예에서는, 제1 모드에서, 스위치(558)가 OFF이고 듀얼 모드 노치 필터(550)가 LO 노치 모드에 있을 때, 커패시턴스(581)(Coff) 및 커패시턴스들(556 및 557)(Co), 및 커패시턴스들(554 및 555)(Cn)은 인덕턴스(553)의 인덕턴스 Ln과 함께, 듀얼 모드 노치 필터(550)의 응답을 결정한다.

[0082] 이 예시적인 실시예에서는, 제2 모드에서, 스위치(558)가 ON이고 듀얼 모드 노치 필터(550)가 OFF일 때, 커패시턴스들(556 및 557)(Co) 및 커패시턴스들(554 및 555)(Cn)은 인덕턴스(553)의 인덕턴스 Ln과 함께, 듀얼 모드 노치 필터(550)의 응답을 결정한다.

[0083] 스위치(558)가 ON일 때:

[0084] 은 에서 개방/ 하이(open/high)임

[0085]

[0086]

[0087] 스위치(558)가 OFF일 때:

[0088] 이고, 은 에서 단락(short)이고, 은 에서 개방/하이임

[0089]

[0090]

[0091]

[0092] 예시적인 실시예에서, 듀얼 모드 노치 필터(550)는 내지 의 범위일 수 있는 신호 주파수로 동작하는 광대역 밀리미터파 송신기에서 구현될 수 있다. 예시적인 실시예에서, 주파수 는 LO 주파수, 예를 들어, 34 GHz이고, 주파수 는 37 GHz이고, 주파수 는 48.2 GHz이다.

[0093] 도 6은 도 5의 듀얼 모드 노치 필터(550)의 예시적인 상태-종속적 응답들을 도시하는 그래프(600)이다. 그래프(600)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(602); 및 산란 파라미터(scattering parameter)(S 파라미터) 응답을 도시하는 수직 축(604)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다. 도 3에서 위에 도시된 바와 같이, 듀얼 모드 노치 필터의 예시적인 실시예들은 송신 체인(300)을 따라 하나 이상의 위치들에서 구현될 수 있다. 본원에서 설명된 모든 예시적인 S-파라미터 도표들은 예를 들어, 도 3에서 도시된 바와 같이, 몇몇 증폭기 스테이지들 및 몇몇 트랜스포머들과 함께, 듀얼 모드 노치 필터의 예시적인 실시예들의 S21(이득)이다. 증폭기 스테이지들 및 트랜스포머들은 본원에서의 도면들에서 도시된 상이한 트레이스(trace)들 사이에서 일치한다.

[0094] 예시적인 신호 대역폭(608)은 대략 37 GHz 내지 대략 48.2 GHz에 걸쳐 있는 것으로 도시된다. 예시적인 실시예에서, 신호 대역폭(608)은 대략 37 GHz 내지 43.5 GHz에 걸쳐 있는 제1 통신 대역(610), 및 대략 47.2 GHz 내지 48.2 GHz에 걸쳐 있는 제2 통신 대역(620)을 포함할 수 있다.

[0095] 트레이스(612)는 구현된 듀얼 모드 노치 필터가 없는 예시적인 S21 응답을 도시한다. 트레이스(614)는 도 5의 듀얼 모드 노치 필터(550)가 OFF 모드에 있는 예시적인 S21 응답을 도시한다. 트레이스(615)는 도 5의 듀얼 모드 노치 필터(550)가 LO 노치 모드에 있는 예시적인 S21 응답을 도시한다.

[0096] 34 GHz에서 도시된 바와 같이, 구현된 듀얼 모드 노치 필터가 없을 때의 S21 응답(트레이스(612))은 대략 1.56 dB이고; 듀얼 모드 노치 필터(550)가 구현되지만, OFF 모드에 있을 때의 S21 응답(트레이스(614))은 대략 -770 mdB이고; 듀얼 모드 노치 필터(550)가 구현되고, LO 노치 모드에 있을 때의 S21 응답(트레이스(615))은 대략 -14.1 dB이다.

[0097] 트레이스들(612 및 614)에 의해 도시된 바와 같이, 듀얼 모드 노치 필터(550)가 OFF일 때(스위치(558) ON, 필터 OFF, 트레이스(614)), 37 GHz 내지 48.2 GHz에서의 신호에 대한 무시가능한 효과, 예를 들어, 37 GHz에서의 트레이스(612)와 트레이스(614) 사이의 대략 1.37 dB S21 차이, 및 48 GHz에서의 트레이스(612)와 트레이스(614) 사이의 대략 1 dB 차이가 있다. 따라서, 무시가능한 효과는 몇몇 dB 이하의 감소를 포함할 수 있다. 이것은 신호 대역폭(608)에서의 넓은 대역폭(>1.0 GHz) 통신 신호의 통과를 허용한다.

[0098] 트레이스들(614 및 615)에 의해 도시된 바와 같이, 듀얼 모드 노치 필터(550)가 LO 노치 모드에 있을 때(스위치(558) OFF, LO 노치 모드인 필터, 트레이스(615), 트레이스(614)(-770 bdB)와 트레이스(615)(-14.1 dB) 사이에서 34 GHz에서의 허위 신호 거부에 대한 상당히 유익한 효과가 있어서, 이 예에서 대략 13.33 dB LO 거부 개선으로 귀착된다. 추가로, 약 48 GHz에서의 신호에 대한 무시가능한 효과들이 있다.

[0099] 인덕턴스(553)(도 5)와 분류로 함께 추가된 커패시턴스들(556 및 557)(Co)(도 5) 및 커패시턴스(581)(Coff)(도 5)는 에서 유도성(inductive)이고, 신호 주파수에서 개방(높은 입력 임피던스(Z))이고, 그러므로, 이 예에서, 34 GHz에서의 LO 노치는 제2 통신 대역(620) 내의 관심 주파수에서의 신호를 열화시키지 않는다.

[0100] 34 GHz에서의 트레이스들(614 및 615)을 비교함으로써 도시된 바와 같이, 듀얼 모드 노치 필터(550)가 LO 노치 모드에서 인에이블될 때, 34 GHz의 LO 주파수에서의 LO 거부에서 대략 13.33 dB 개선이 있다.

[0101] 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 어써트되고 스위치(558)가 ON일 때(듀얼 모드 노치 필터(550)는 OFF 모드에 있음), 커패시턴스(556) 및 커패시턴스(557)(Co, 도 5)는 신호 주파수(~37 GHz)에서 인덕턴스(553)와 공진하고, 37 GHz 내지 48.2 GHz 대역 내의 신호 주파수에서 높은 임피던스(높은 Z)를 제시하고; 그러므로, OFF 모드인 듀얼 모드 노치 필터(트레이스(614))는 신호 대역폭(608)에서의 신호를 열화시키지 않는다. 제어 신호 d_mode_ctrl이 디-어써트되고, 스위치(558)가 OFF일 때(LO 노치 모드인 듀얼 모드 노치 필터(550)), 커패시턴스들(556 및 557)(Co), 커패시턴스(581)(Coff), 및 인덕턴스(553)의 등가 인덕턴스는 LO 주파수(34 GHz)에서 유도성이고, LO 주파수(34 GHz)에서 커패시턴스들(554 및 555)(Cn)과 공진하여, 이에 따라, 이 예에서는 34 GHz에서 LO 노치를 생성한다. 커패시턴스(581)(Coff)와 직렬인 커패시턴스들(556 및 557)(Co)은 신호 주파수(~48 GHz)에서 인덕턴스(553)와 공진하고, 48 GHz 대역(제2 통신 대역(620) 내의 신호 주파수에서 높은 임피던스(높은 Z)를 제시하고; 그러므로, LO 노치 응답은 희망된 48 GHz 신호 주파수에서의 신호를 열화시키지 않는다.

[0102] 이러한 방식으로, 34 GHz LO 신호는 제2 통신 대역(620)에서의 통신 신호에 영향을 주지 않으면서, 듀얼 모드 노치 필터(550)가 LO 노치 모드에 있을 때에 상당히 거부될 것이다. 추가로, 듀얼 모드 노치 필터(550)는 통신 대역(610) 및 통신 대역(620)을 포함하는 신호 대역폭(608)에서의 통신 신호에 영향을 주지 않으면서, OFF 모드에 있을 수 있다.

[0103] 도 7은 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도(700)이다. 예시적인 실시예에서, 듀얼 모드 노치 필터(750)는 차동형 통신 시스템에서 구현될 수 있고, 포지티브 입력 단자(IN+)(751)에 결합된 커패시턴스(754), 및 네거티브 입력 단자(IN-)(752)에 결합된 커패시턴스(755)를 포함할 수 있다. 커패시턴스들(754 및 755)은 Cn으로서 지칭될 수 있다. Cn의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0104] 예시적인 실시예에서, 스위치(758)는 커패시턴스(754)와 인덕턴스(753) 사이에 결합될 수 있다. 예시적인 실시예에서, 스위치(758)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(758)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(758)를 구현하기 위하여 이용될 수 있다.

[0105] 예시적인 실시예에서, 스위치(759)는 커패시턴스(755)와 인덕턴스(753) 사이에 결합될 수 있다. 예시적인 실시예에서, 스위치(759)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(759)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(759)를 구현하기 위하여 이용될 수 있다.

[0106] 인덕턴스(753)는 스위치(758)와 스위치(759) 사이에 결합된다. 인덕턴스(753)의 예시적인 값은 2Ln일 수 있고, 여기서, Ln의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다. 예시적인 실시예에서, 인덕턴스(753)의 중심 탭은 시스템 접지에 결합될 수 있고, 인덕턴스(753)는 중심-탭형 인덕턴스로서 지칭될 수 있다.

[0107] 예시적인 실시예에서, 스위치(758) 및 스위치(759)는 그의 개개의 게이트들에서 제어 신호 d_mode_ctrl을 수신하도록 구성될 수 있다. 제어 신호 d_mode_ctrl은 도 2의 데이터 프로세서(210)에 의해, 또는 또 다른 제어 엘리먼트에 의해 제공될 수 있다. 제어 신호 d_mode_ctrl의 상태에 따라, 스위치(758) 및 스위치(759)는 통전(ON) 또는 비-통전(OFF) 중의 어느 하나일 것이다.

[0108] 도 7에서 도시된 예시적인 실시예에서, 스위치(758)의 드레인은 커패시턴스(754)를 통해 포지티브 입력 단자(IN+)(751)에 결합되고, 스위치(758)의 소스는 인덕턴스(753)에 결합된다. 도 7에서 도시된 예시적인 실시예에서, 스위치(759)의 드레인은 인덕턴스(753)에 결합되고, 스위치(759)의 소스는 커패시턴스(755)를 통해 네거티브 입력 단자(IN-)(752)에 결합된다.

[0109] 또한, 도 7에서 도시된 것은 스위치(758)의 상태 및 스위치(759)의 상태에 대응하는 등가 회로들이다. 제1 등가 회로(770)는 스위치(758) 및 스위치(759)가 통전(ON)일 때, 즉, 제어 신호 d_mode_ctrl이 어써트되고 스위치(758) 및 스위치(759)가 통전(ON)일 때, 듀얼 모드 노치 필터(750)의 전기적 배열을 도시하고; 제2 등가 회로(780)는 스위치(758) 및 스위치(759)가 비-통전(OFF)일 때, 즉, 제어 신호 d_mode_ctrl이 디-어써트되고 스위치(758) 및 스위치(759)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(750)의 전기적 배열을 도시한다.

[0110] 예시적인 실시예에서, 스위치(758) 및 스위치(759)가 통전(ON)일 때, 듀얼 모드 노치 필터(750)는 ON이고; 스위치(758) 및 스위치(759)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(750)는 OFF이다.

[0111] 도 7의 예시적인 실시예에서는, 제1 모드에서, 제어 신호 d_mode_ctrl이 어써트되고 스위치(758) 및 스위치(759)가 ON일 때, 듀얼 모드 노치 필터(750)는 34 GHz의 예시적인 LO 주파수에서 노치 응답을 생성하도록 구성될 수 있다.

[0112] 도 7의 예시적인 실시예에서는, 제2 모드에서, 제어 신호 d_mode_ctrl이 디-어써트되고 스위치(758) 및 스위치(759)가 OFF일 때, 듀얼 모드 노치 필터(750)는 52 GHz의 예시적인 2LO 주파수에서 노치 응답을 생성하도록 구성될 수 있다.

[0113] 제1 등가 회로(770)에서, 스위치(758) 및 스위치(759)가 ON일 때, 스위치(758) 및 스위치(759)는 값 Ron을 갖는 저항(771)으로서 보인다. 스위치(758) 및 스위치(759)의 온-저항 Ron은 스위치(758) 및 스위치(759)가 제작되는 디바이스의 크기, 및 그들의 개개의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Ron의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0114] 제2 등가 회로(780)에서, 스위치(758) 및 스위치(759)가 OFF일 때, 스위치(758) 및 스위치(759)는 값 Coff를 갖는 커패시턴스(781)로서 보인다. 스위치(758) 및 스위치(759)의 오프-커패시턴스 Coff는 스위치(758) 및 스위치(759)가 제작되는 디바이스의 크기, 및 그들의 개개의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Coff의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다. 이 예시적인 실시예에서, 스위치(758) 및 스위치(759)가 OFF이고 듀얼 모드 노치 필터(750)가 2LO 노치 모드에 있을 때, 커패시턴스 Coff 및 커패시턴스 Cn은 인덕턴스(753)의 인덕턴스 Ln과 함께, 듀얼 모드 노치 필터(750)의 노치 응답을 결정한다.

[0115] 스위치(758) 및 스위치(759)가 ON일 때:

[0116]

[0117]

[0118] 스위치(758) 및 스위치(759)가 OFF일 때:

[0119]

[0120]

[0121] 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 ON일 때, 인덕턴스(753) Ln은 34 GHz의 LO 주파수에서 커패시턴스(754 및 755) Cn과 공진하여, 이에 따라, 48 GHz 대역에서의 신호들에 대한 34 GHz에서 LO 거부를 개선시킨다.

[0122] 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 OFF일 때, 커패시턴스(754 및 755) Cn은 스위치(758) 및 스위치(759)의 오프-커패시턴스 Coff와 직렬로 보인다. 스위치(758) 및 스위치(759)의 크기는 인덕턴스(753) Ln이 2LO(52 GHz)에서 CnCoff/(Cn+Coff)와 공진하게 하도록 선정되어, 이에 따라, 37 GHz 내지 43.5 GHz 대역에서의 신호들에 대한 52 GHz에서 2LO 거부를 개선시킨다.

[0123] 예시적인 실시예에서, 듀얼 모드 노치 필터(750)는 간결하고, 단일 인덕턴스(753) Ln을 이용하고, 또한, LO(34 GHz)에서의 신호를 거부하거나 2LO(52 GHz)에서의 신호를 거부하기 위하여, 스위치(758) 및 스위치(759)의 오프 커패시턴스 Coff 및 커패시턴스 Cn에 오직 의존한다.

[0124] 도 8은 도 7의 듀얼 모드 노치 필터(750)의 예시적인 상태-종속적 응답들을 도시하는 그래프(800)이다. 그래프(800)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(802); 및 산란 파라미터(S 파라미터) 응답을 도시하는 수직 축(804)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다.

[0125] 예시적인 신호 대역폭(808)은 대략 37 GHz 내지 대략 48.2 GHz에 걸쳐 있는 것으로 도시된다. 예시적인 실시예에서, 신호 대역폭(808)은 대략 37 GHz 내지 43.5 GHz에 걸쳐 있는 제1 통신 대역(810), 및 대략 47.2 GHz 내지 48.2 GHz에 걸쳐 있는 제2 통신 대역(820)을 포함할 수 있다.

[0126] 트레이스(814)는 도 7의 듀얼 모드 노치 필터(750)가 OFF 모드에 있는 예시적인 S21 응답을 도시한다. 트레이스(815)는 도 7의 듀얼 모드 노치 필터(750)가 ON 모드에 있는 예시적인 S21 응답을 도시한다.

[0127] 예시적인 실시예에서, 절대적 LO 거부는 34 GHz(LO)에서의 이득 내지 48 GHz(RF)에서의 이득 사이의 델타(차이)이다. 예시적인 실시예에서, 절대적 2LO 거부는 52 GHz(2LO)에서의 이득 내지 37 GHz(RF)에서의 이득 사이의 델타(차이)이다. LO 주파수 및 2LO 주파수에서의 2개의 트레이스들(814(OFF 모드인 도 7의 듀얼 모드 노치 필터(750)) 및 815(ON 모드인 도 7의 듀얼 모드 노치 필터(750))) 사이의 이득 차이를 비교하는 것은 34 GHz에서의 LO 거부 개선 및 52 GHz에서의 2LO 거부 개선을 예시하기 위하여 이용될 수 있다.

[0128] 트레이스(815)는, 제어 신호 d_mode_ctrl이 어써트(ON)될 때, 듀얼 모드 노치 필터(750)(도 7)가 34 GHz의 LO 주파수에서 노치 응답을 생성하고, LO 거부가 > 10 dB이어서, 이 예시적인 실시예에서 2개의 모드들 사이의 대략 10.46 dB LO 거부 개선으로 귀착된다는 것을 도시한다. 트레이스(815)는 또한, 34 GHz에서의 이득이 대략 -16.66 dB이고 48 GHz에서의 이득이 대략 -6 dB이어서, 대략 10.46 dB 절대적 LO 거부를 초래한다는 것을 도시한다.

[0129] 트레이스(814)는, 제어 신호 d_mode_ctrl이 디-어써트(OFF)될 때, 듀얼 모드 노치 필터(750)(도 7)가 52 GHz의 2LO 주파수에서 노치 응답을 생성하여, 이 예시적인 실시예에서 52 GHz에서의 2개의 모드들 사이의 대략 2 dB 2LO 거부 개선으로 귀착된다는 것을 도시한다. 트레이스(814)는 또한, 52 GHz에서의 이득이 대략 -14.0 dB이고 37 GHz에서의 이득이 대략 -1 dB(-957.62 mdB)이어서, 대략 13 dB 절대적 2LO 거부를 초래한다는 것을 도시한다.

[0130] 또한, 듀얼 모드 노치 필터(750)의 예시적인 실시예들은 LO 주파수 및 2LO 주파수 이외의 주파수들에서 허위 신호 에너지를 거부하기 위하여 이용될 수 있다. 예를 들어, 듀얼 모드 노치 필터(750)의 예시적인 실시예들은 37 GHz 또는 이에 근접한 것, 그리고 43.5 GHz 또는 이에 근접한 것; 또는 오직 예를 들어, 47.2 GHz 및 48.2 GHz 또는 이에 근접한 것과 같은, 통신 신호 대역의 하부 주파수 측 또는 상부 주파수 측의 어느 하나 상에서 허위 신호 에너지를 거부하기 위하여 이용될 수 있다.

[0131] 도 9는 도 7의 듀얼 모드 노치 필터(750)의 예시적인 스위치 크기 종속적 응답들을 도시하는 그래프(900)이다. 그래프(900)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(902); 및 산란 파라미터(S 파라미터) 응답을 도시하는 수직 축(904)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다.

[0132] 예시적인 신호 대역폭(908)은 대략 37 GHz 내지 대략 48.2 GHz에 걸쳐 있는 것으로 도시된다. 예시적인 실시예에서, 신호 대역폭(908)은 대략 37 GHz 내지 43.5 GHz에 걸쳐 있는 제1 통신 대역(910), 및 대략 47.2 GHz 내지 48.2 GHz에 걸쳐 있는 제2 통신 대역(920)을 포함할 수 있다.

[0133] 트레이스(914)는, 도 7의 듀얼 모드 노치 필터(750)가 OFF 모드에 있고(2LO 노치 모드인 듀얼 모드 노치 필터), 스위치(758)의 크기 및 스위치(759)의 크기(도 7)가 60 μm에 대응하는 예시적인 S21 응답을 도시하고, 여기서, 이 예에서, 60은 NMOS 트랜지스터에 대한 핑거(finger)들의 수에 대응한다. 등가적인 스위치 크기는 이 예에서, 60 μm로서 지칭된다.

[0134] 트레이스(915)는, 도 7의 듀얼 모드 노치 필터(750)가 OFF 모드에 있고(2LO 노치 모드인 듀얼 모드 노치 필터), 스위치(758)의 크기 및 스위치(759)의 크기(도 7)가 200 μm에 대응하는 예시적인 S21 응답을 도시하고, 여기서, 이 예에서, 200은 NMOS 트랜지스터에 대한 핑거들의 수에 대응한다. 등가적인 스위치 크기는 이 예에서, 200 μm로서 지칭된다.

[0135] 트레이스(914)를 트레이스(915)와 비교함으로써 도시된 바와 같이, 스위치(758) 및 스위치(759)의 크기를 증가시키는 것(도 7)은 스위치들(758 및 759)의 오프-커패시턴스 Coff를 증가시켜서, 이에 따라, 노치 주파수를 감소시키고, 이것은 52 GHz의 2LO 주파수 또는 그 근처에서 특히 분명하다. 예를 들어, 스위치 크기가 더 클수록, 오프-커패시턴스 Coff도 더 크다. 더 큰 오프-커패시턴스 Coff는 주어진 전력에 대한 필터 응답의 주파수를 낮추어서, 2LO 노치 주파수(이 예에서는, 52 GHz)에서, 노치에 의해 제공된 거부는 제2 통신 대역(920)(즉, 48.2 GHz)에 접근하고, 52 GHz에서의 거부는 개선된다. 도 9에서 도시된 바와 같이, 스위치 크기의 선정은 필터 성능 및 동작 주파수에 영향을 준다.

[0136] 도 10은 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도(1000)이다. 예시적인 실시예에서, 듀얼 모드 노치 필터(1050)는 차동형 통신 시스템에서 구현될 수 있고, 포지티브 입력 단자(IN+)(1051)에 결합된 커패시턴스(1054), 및 네거티브 입력 단자(IN-)(1052)에 결합된 커패시턴스(1055)를 포함할 수 있다. 커패시턴스들(1054 및 1055)은 Cn으로서 지칭될 수 있다. Cn의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0137] 예시적인 실시예에서, 스위치(1058)는 커패시턴스(1054)와 인덕턴스(1053) 사이에 결합될 수 있다. 예시적인 실시예에서, 스위치(1058)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(1058)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(1058)를 구현하기 위하여 이용될 수 있다.

[0138] 예시적인 실시예에서, 스위치(1059)는 커패시턴스(1055)와 인덕턴스(1053) 사이에 결합될 수 있다. 예시적인 실시예에서, 스위치(1059)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(1059)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(1059)를 구현하기 위하여 이용될 수 있다.

[0139] 인덕턴스(1053)는 스위치(1058)와 스위치(1059) 사이에 결합된다. 인덕턴스(1053)의 예시적인 값은 2Ln일 수 있고, 여기서, Ln의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다. 예시적인 실시예에서, 인덕턴스(1053)의 중심 탭은 시스템 접지에 결합될 수 있고, 인덕턴스(1053)는 중심-탭형 인덕턴스로서 지칭될 수 있다.

[0140] 예시적인 실시예에서, 커패시턴스(1056)는 인덕턴스(1053) 양단에 병렬로 결합될 수 있다. 커패시턴스(1056)는 Co/2로서 지칭될 수 있다. Co의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0141] 예시적인 실시예에서, 스위치(1058) 및 스위치(1059)는 그의 개개의 게이트들에서 제어 신호 d_mode_ctrl을 수신하도록 구성될 수 있다. 제어 신호 d_mode_ctrl은 도 2의 데이터 프로세서(210)에 의해, 또는 또 다른 제어 엘리먼트에 의해 제공될 수 있다. 제어 신호 d_mode_ctrl의 상태에 따라, 스위치(1058) 및 스위치(1059)는 통전(ON) 또는 비-통전(OFF) 중의 어느 하나일 것이다.

[0142] 도 10에서 도시된 예시적인 실시예에서, 스위치(1058)의 드레인은 커패시턴스(1054)를 통해 포지티브 입력 단자(IN+)(1051)에 결합되고, 스위치(1058)의 소스는 인덕턴스(1053) 및 커패시턴스(1056)에 결합된다. 도 10에서 도시된 예시적인 실시예에서, 스위치(1059)의 드레인은 인덕턴스(1053) 및 커패시턴스(1056)에 결합되고, 스위치(1059)의 소스는 커패시턴스(1055)를 통해 네거티브 입력 단자(IN-)(1052)에 결합된다.

[0143] 또한, 도 10에서 도시된 것은 스위치(1058)의 상태 및 스위치(1059)의 상태에 대응하는 등가 회로들이다. 제1 등가 회로(1070)는 스위치(1058) 및 스위치(1059)가 통전(ON)일 때, 즉, 제어 신호 d_mode_ctrl이 어써트되고 스위치(1058) 및 스위치(1059)가 통전(ON)일 때, 듀얼 모드 노치 필터(1050)의 전기적 배열을 도시하고; 제2 등가 회로(1080)는 스위치(1058) 및 스위치(1059)가 비-통전(OFF)일 때, 즉, 제어 신호 d_mode_ctrl이 디-어써트되고 스위치(1058) 및 스위치(1059)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(1050)의 전기적 배열을 도시한다. 예시적인 실시예에서, 스위치(1058) 및 스위치(1059)가 통전(ON)일 때, 듀얼 모드 노치 필터(1050)는 ON이고; 스위치(1058) 및 스위치(1059)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(1050)는 OFF이다.

[0144] 도 10의 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 어써트(ON)되고 스위치(1058) 및 스위치(1059)가 ON일 때, 듀얼 모드 노치 필터(1050)는 34 GHz의 LO 주파수에서 노치 응답을 생성하도록 구성될 수 있다.

[0145] 도 10의 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 디-어써트(OFF)되고 스위치(1058) 및 스위치(1059)가 OFF일 때, 듀얼 모드 노치 필터(1050)는 예시적인 37 GHz 내지 48.2 GHz 통신 대역폭에서의 신호에 대한 무시가능한 효과를 가지도록 구성될 수 있다.

[0146] 제1 등가 회로(1070)에서, 스위치(1058) 및 스위치(1059)가 ON일 때, 스위치(1058) 및 스위치(1059)는 값 Ron을 갖는 저항(1071)으로서 보인다. 스위치(1058) 및 스위치(1059)의 온-저항 Ron은 스위치(1058) 및 스위치(1059)가 제작되는 디바이스의 크기, 및 그들의 개개의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Ron의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0147] 제2 등가 회로(1080)에서, 스위치(1058) 및 스위치(1059)가 OFF일 때, 스위치(1058) 및 스위치(1059)는 값 Coff를 갖는 커패시턴스(1081)로서 보인다. 스위치(1058) 및 스위치(1059)의 오프-커패시턴스 Coff(1081)는 스위치(1058) 및 스위치(1059)가 제작되는 디바이스의 크기, 및 그들의 개개의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Coff의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0148] 이 예시적인 실시예에서, 스위치(1058) 및 스위치(1059)가 OFF이고 듀얼 모드 노치 필터(1050)가 OFF일 때, 커패시턴스 Coff(1081), 커패시턴스들(1054 및 1055)(Cn), 및 커패시턴스(1056)(Co)는 인덕턴스(1053)의 인덕턴스 Ln과 함께, 듀얼 모드 노치 필터(1050)의 응답을 결정한다.

[0149] 이 예시적인 실시예에서, 스위치(1058) 및 스위치(1059)가 ON이고 듀얼 모드 노치 필터(1050)가 ON일 때, 커패시턴스(1056)(Co) 및 커패시턴스들(1054 및 1055)(Cn)은 인덕턴스(1053)의 인덕턴스 Ln과 함께, 듀얼 모드 노치 필터(1050)의 응답을 결정한다.

[0150] 듀얼 모드 노치 필터(1050)에서, 편의상, 커패시턴스(1056)는 Co/2로서 도시되고 인덕턴스(1053)는 2Ln으로서 도시되어, 등가 회로들(1070 및 1080)에서, 커패시턴스(1056)는 Co로서 도시될 수 있고, 인덕턴스(1053)는 Ln으로서 도시될 수 있다.

[0151] 스위치(1058) 및 스위치(1059)가 ON일 때:

[0152]

[0153]

[0154] 스위치(1058) 및 스위치(1059)가 OFF일 때:

[0155]

[0156] 예시적인 실시예에서, 듀얼 모드 노치 필터(750)(도 7)는 (LO=34 GHz에서 공진하는) Ln 및 Cn의 직렬 조합이 대략 48 GHz에서의 작은 인덕터(inductor)와 실질적으로 등가적인 회로부를 포함하여, 대략 48 GHz에서 상당한 손실을 야기시킨다.

[0157] 도 10에서 도시된 예시적인 실시예에서, 인덕턴스 Ln(1053)와 병렬로 커패시턴스(1056)를 추가하는 것은, 듀얼 모드 노치 필터(1050)가 ON, 즉, LO 노치 모드에 있을 때, 48 GHz에서의 신호 손실을 감소시킨다. 이 예에서, Ln 및 Co의 병렬 조합은 대략 48 GHz에서 공진한다. 제어 신호 d_mode_ctrl이 어써트(ON)될 때, Ln//Co(Co와 병렬인 Ln)의 등가 인덕턴스는 34 GHz의 LO 주파수에서 Cn과 공진하여, 이에 따라, LO 신호 누설 거부를 개선시킨다. Ln//Co(Co와 병렬인 Ln)의 값은 48 GHz에서 높은 임피던스(높은 Z)를 제시하여, 이에 따라, LO 노치 응답에 의해 야기된 48 GHz에서의 신호 손실을 최소화한다.

[0158] 제어 신호 d_mode_ctrl이 디-어써트(OFF)될 때, CnCoff/(Cn+Coff)는 Ln//Co의 병렬 조합과 함께 직렬로 보이고, 37 GHz 내지 48.2 GHz에서 신호에 대한 높은 임피던스(높은 Z)를 생성하여, 이에 따라, 듀얼 모드 노치 필터(1050)는 37 GHz 내지 48.2 GHz 통신 대역에서의 신호에 대해 무시가능한 효과를 가지기 위하여 이 실시예에서 OFF로 될 수 있다.

[0159] 예시적인 실시예에서, 듀얼 모드 노치 필터(1050)는 ON일 때에 (추가된 Co로) 48 GHz에서 최소 손실을 도입하면서, LO(34 GHz)에서 노치 응답을 생성하도록 구성될 수 있고; 단일 인덕턴스(1053) 및 스위치들(1058 및 1059)만을 이용하면서, 37 GHz 내지 48.2 GHz에서의 신호에 대한 무시가능한 효과를 가지기 위하여 완전히 OFF로 될 수 있다.

[0160] 도 11은 도 10의 듀얼 모드 노치 필터(1050)의 예시적인 상태-종속적 응답들을 도시하는 그래프(1100)이다. 그래프(1100)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(1102); 및 산란 파라미터(S 파라미터) 응답을 도시하는 수직 축(1104)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다.

[0161] 예시적인 신호 대역폭(1108)은 대략 37 GHz 내지 대략 48.2 GHz에 걸쳐 있는 것으로 도시된다. 예시적인 실시예에서, 신호 대역폭(1108)은 대략 37 GHz 내지 43.5 GHz에 걸쳐 있는 제1 통신 대역(1110), 및 대략 47.2 GHz 내지 48.2 GHz에 걸쳐 있는 제2 통신 대역(1120)을 포함할 수 있다.

[0162] 트레이스(1114)는 도 10의 듀얼 모드 노치 필터(1050)가 OFF 모드에 있는 예시적인 S21 응답을 도시한다. 트레이스(1115)는 도 11의 듀얼 모드 노치 필터(1150)가 ON 모드에 있는 예시적인 S21 응답을 도시한다.

[0163] 트레이스(1115)는, 제어 신호 d_mode_ctrl이 어써트(ON)될 때, 듀얼 모드 노치 필터(1050)(도 10)가 34 GHz의 LO 주파수에서 노치 응답을 생성하고, 절대적 LO 거부가 대략 11 dB인 것을 도시한다. 즉, 트레이스(1115)는, 48 GHz에서의 전력이 대략 -2.632 dB이고 34 GHz(LO)에서의 전력이 대략 -13.52 dB이어서, 대략 11 dB 절대적 LO 거부를 초래한다는 것을 도시한다. 48 GHz에서 듀얼 모드 노치 필터(1050)에 의해 야기된 여분의 손실은 48 GHz에서의 트레이스(1114) 및 트레이스(1115)를 비교함으로써 도시된 바와 같이, 대략 0.6 dB(-2.632 dB 내지 -2.004 dB 사이의 차이)이다. 48 GHz에서의 신호에 대한 대략 0.6 dB 여분의 손실은 대략 7 dB만큼 34 GHz에서의 LO 거부를 개선시키는 것에 관한 절충이다.

[0164] 트레이스(1114)는, 제어 신호 d_mode_ctrl이 디-어써트(OFF)될 때, 듀얼 모드 노치 필터(1050)(도 10)가 더 높은 주파수, 예를 들어, > 60 GHz에서 노치 응답을 생성하는 반면, 37 GHz 내지 48.2 GHz의 통신 대역폭에서의 신호는 이 모드에서 듀얼 모드 노치 필터(1050)에 의해 영향받지 않는다는 것을 도시한다. 트레이스(1114) 및 트레이스(1115)는, ON 및 OFF 모드 사이에서 LO 거부(34 GHz)에서의 대략 7 dB 개선이 있다는 것을 도시한다.

[0165] 도 12는 도 5의 듀얼 모드 노치 필터(550) 및 도 10의 듀얼 모드 노치 필터(1050)의 예시적인 상태-종속적 응답들을 도시하는 그래프(1200)이다. 그래프(1200)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(1202); 및 산란 파라미터(S 파라미터) 응답을 도시하는 수직 축(1204)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다.

[0166] 예시적인 신호 대역폭(1208)은 대략 37 GHz 내지 대략 48 GHz에 걸쳐 있는 것으로 도시된다. 예시적인 실시예에서, 신호 대역폭(1208)은 대략 37 GHz 내지 43.5 GHz에 걸쳐 있는 제1 통신 대역(1210), 및 대략 47.2 GHz 내지 48.2 GHz에 걸쳐 있는 제2 통신 대역(1220)을 포함할 수 있다.

[0167] 도 10의 듀얼 모드 노치 필터(1050)에 관하여, 스위치들(1058 및 1059)가 ON일 때; LO 노치 응답이 인에이블되고; 스위치들(1058 및 1059)이 OFF일 때, LO 노치 응답은 디스에이블된다. 이 예에서, 듀얼 모드 노치 필터(1050)는 스위치(1058) 및 스위치(1059)의 손실성 온-저항 Ron, 및 제한된 LO 트랩 거부(trap rejection)을 나타내지만, 또한, 단일 대역폭(1208)에서의 신호에 대한 무시가능한 효과(6 dB LO 거부 개선)를 나타낸다.

[0168] 도 5의 듀얼 모드 노치 필터(550)에 관하여, 스위치(558)가 OFF일 때; LO 노치 응답이 인에이블되고; 스위치(558)가 ON일 때, LO 노치 응답은 디스에이블된다. 이 예에서, 듀얼 모드 노치 필터(550)는 스위치(558)의 손실성 온-저항 Ron, 및 통신 대역폭(1208)에서의 신호들에 대한 이득 강하(gain drop)을 나타내지만, 또한, 더 양호한 LO 노치 응답 거부(13 dB LO 거부 개선이지만, 1.4 dB 여부의 손실)를 나타낸다.

[0169] 도 12에서, 트레이스(1215)는 구현된 듀얼 모드 노치 필터가 없는 채널 응답을 도시하고, 트레이스(1214)는 듀얼 모드 노치 필터(1050)(도 10)가 OFF 모드에 있는 채널 응답을 도시하고; 트레이스(1217)는 듀얼 모드 노치 필터(1050)(도 10)가 ON 모드에 있을 때의 채널 응답을 도시하고; 트레이스(1216)는 듀얼 모드 노치 필터(550)(도 5)가 OFF 모드에 있을 때의 채널 응답을 도시하고; 트레이스(1218)는 듀얼 모드 노치 필터(550)(도 5)가 ON 모드에 있을 때의 채널 응답을 도시한다.

[0170] 도 13은 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도(1300)이다. 예시적인 실시예에서, 듀얼 모드 노치 필터(1350)는 차동형 구현일 수 있고, 포지티브 입력 단자(IN+)(1351)에 결합된 커패시턴스(1354), 및 네거티브 입력 단자(IN-)(1352)에 결합된 커패시턴스(1355)를 포함할 수 있다. 커패시턴스들(1354 및 1355)은 Cn으로서 지칭될 수 있다. Cn의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0171] 인덕턴스(1353)는 커패시턴스들(1354 및 1355) 사이에 결합된다. 인덕턴스(1353)의 예시적인 값은 2Ln일 수 있고, 여기서, Ln의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다. 예시적인 실시예에서, 인덕턴스(1353)의 중심 탭은 시스템 접지에 결합될 수 있고, 인덕턴스(1353)는 중심-탭형 인덕턴스로서 지칭될 수 있다.

[0172] 예시적인 실시예에서, 스위치(1358)는 인덕턴스(1353) 양단에 병렬로 커패시턴스들(1356 및 1357) 사이에서 결합될 수 있다. 예시적인 실시예에서, 스위치(1358)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(1358)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(1358)를 구현하기 위하여 이용될 수 있다.

[0173] 커패시턴스들(1356 및 1357)은 Co로서 지칭될 수 있다. Co의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0174] 듀얼 모드 노치 필터(1350)는 도 5의 듀얼 모드 노치 필터(550)와 유사할 수 있다. 예시적인 실시예에서, 듀얼 모드 노치 필터(1350)는 또한, Q-부스트 회로(1360)를 포함할 수 있다. Q-부스트 회로(1360)는 듀얼 모드 노치 필터(1350)의 품질 인자 Q를 증가시키도록 구현될 수 있다. Q-부스트 회로(1360)는 트랜지스터(1362), 트랜지스터(1364), 및 트랜지스터(1366)를 포함할 수 있다. 예시적인 실시예에서, 트랜지스터(1362), 트랜지스터(1364), 및 트랜지스터(1366)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스들을 이용하는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 트랜지스터(1362), 트랜지스터(1364), 및 트랜지스터(1366)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 PMOS 트랜지스터 디바이스들로서 도시된다. 다른 기술들이 또한, 트랜지스터(1362), 트랜지스터(1364), 및 트랜지스터(1366)를 구현하기 위하여 이용될 수 있다. 예시적인 실시예에서, 트랜지스터(1362)의 드레인은 커패시턴스(1354)와 인덕턴스(1353) 사이의 노드(1361)에 결합될 수 있고, 트랜지스터(1364)의 드레인은 커패시턴스(1355)와 인덕턴스(1353) 사이의 노드(1363)에 결합될 수 있다. 트랜지스터(1362)의 소스 및 트랜지스터(1364)의 소스는 트랜지스터(1366)의 드레인에 결합될 수 있다. 트랜지스터(1366)의 소스는 시스템 전압 VDD에 결합될 수 있다. 트랜지스터(1366)의 게이트는 도 2의 데이터 프로세서(210)와 같은 제어기로부터, 또는 또 다른 제어 엘리먼트로부터 바이어스 신호 Vb를 수신하도록 구성될 수 있다. 예시적인 실시예에서, 바이어스 신호 Vb는 제로 볼트(zero volt) 내지 일(1) 볼트 또는 약간 미만의 범위일 수 있다.

[0175] 예시적인 실시예에서, 트랜지스터(1362)의 게이트는 트랜지스터(1364)의 드레인에 결합될 수 있고, 트랜지스터(1364)의 게이트는 트랜지스터(1362)의 드레인에 결합될 수 있다. 예시적인 실시예에서, Q-부스트 회로(1360)는 스위치(1358)의 손실을 보상하기 위하여 네거티브 저항(네거티브 gm)을 생성한다. 스위치(1358)가 ON일 때, 즉, 제어 신호 d_mode_ctrl이 어써트(ON)될 때, 바이어스 신호 Vb가 어써트될 수 있다. 바이어스 신호 Vb의 전압 레벨은 Q-부스트 회로(1360)에 의해 생성된 네거티브 gm의 양을 제어할 수 있다. 예시적인 실시예에서, Q-부스트 회로(1360)는 도 3a의 트랜스포머들(310, 312, 314, 및 316) 중의 임의의 트랜스포머와 같은 더블-튜닝된 트랜스포머의 인덕턴스(1353)의 권선 양단에 결합된 한 쌍의 트랜지스터들(1362 및 1364)을 포함할 수 있다. 예시적인 실시예에서, 한 쌍의 트랜지스터들(1362 및 1364)의 각각의 트랜지스터(1362 및 1364)의 드레인은 도 3a의 트랜스포머들(310, 312, 314, 및 316) 중의 임의의 트랜스포머와 같은 더블-튜닝된 트랜스포머의 인덕턴스(1353)의 권선의 양측에 결합된다.

[0176] 예시적인 실시예에서, 스위치(1358)는 그의 게이트에서 제어 신호 d_mode_ctrl을 수신하도록 구성될 수 있다. 제어 신호 d_mode_ctrl은 도 2의 데이터 프로세서(210)에 의해, 또는 또 다른 제어 엘리먼트에 의해 제공될 수 있다. 제어 신호 d_mode_ctrl의 상태에 따라, 스위치(1358)는 통전(ON) 또는 비-통전(OFF) 중의 어느 하나일 것이다.

[0177] 도 13에서 도시된 예시적인 실시예에서, 스위치(1358)의 드레인은 커패시턴스(1356)에 결합되고, 스위치(1358)의 소스는 커패시턴스(1357)에 결합된다.

[0178] 또한, 도 13에서 도시된 것은 스위치(1358)의 상태에 대응하는 등가 회로들이다. 제1 등가 회로(1370)는 스위치(1358)가 통전(ON)일 때, 즉, 제어 신호 d_mode_ctrl이 어써트되고 스위치(1358)가 통전(ON)일 때, 듀얼 모드 노치 필터(1350)의 전기적 배열을 도시하고; 제2 등가 회로(1380)는 스위치(1358)가 비-통전(OFF)일 때, 즉, 제어 신호 d_mode_ctrl이 디-어써트되고 스위치(1358)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(1350)의 전기적 배열을 도시한다.

[0179] 예시적인 실시예에서, 스위치(1358)가 통전(ON)일 때, 듀얼 모드 노치 필터(1350)는 OFF이고; 스위치(1358)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(1350)는 ON이고, 또한, LO 노치 모드에 있는 것으로서 지칭된다.

[0180] 제1 등가 회로(1370)에서, 스위치(1358)가 ON일 때, 스위치(1358)는 값 Ron을 갖는 저항(1371)으로서 보인다. 스위치(1358)의 온-저항 Ron은 스위치(1358)가 제작되는 디바이스의 크기, 및 그의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Ron의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0181] 제2 등가 회로(1380)에서, 스위치(1358)가 OFF일 때, 스위치(1358)는 값 Coff를 갖는 커패시턴스(1381)로서 보인다. 스위치(1358)의 오프-커패시턴스 Coff는 스위치(1358)가 제작되는 디바이스의 크기, 및 그의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Coff의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0182] 이 예시적인 실시예에서, 스위치(1358)가 OFF이고 듀얼 모드 노치 필터(1350)가 LO 노치 모드에 있을 때, 인덕턴스(1353)의 인덕턴스 Ln과 함께 커패시턴스 Coff 및 커패시턴스 Co, 및 커패시턴스들(1354 및 1355)(Cn)은 듀얼 모드 노치 필터(1350)의 노치 응답을 결정한다.

[0183] 이 예시적인 실시예에서, 스위치(1358)가 ON이고 듀얼 모드 노치 필터(1350)가 OFF일 때, 인덕턴스(1353)의 인덕턴스 Ln과 함께 커패시턴스 Co, 및 커패시턴스들(1354 및 1355)(Cn)은 듀얼 모드 노치 필터(1350)의 응답을 결정한다.

[0184] 스위치(1358)가 ON일 때:

[0185] 은 에서 개방/ 하이임

[0186]

[0187]

[0188] 스위치(1358)가 OFF일 때:

[0189] 이고, 은 에서 단락이고, 은 에서 개방/하이임

[0190]

[0191]

[0192]

[0193] 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 어써트되고 스위치(1358)가 ON(듀얼 모드 노치 필터(1350)가 OFF임)일 때, Ln 및 Co의 병렬 조합은 대략 48 GHz에서 공진하고, 듀얼 모드 노치 필터(1350)는 37 GHz 내지 48.2 GHz의 높은 임피던스(높은 Z)로서 보인다.

[0194] 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 디-어써트되고 스위치(1358)가 OFF(듀얼 모드 노치 필터(1350)가 ON임)일 때, Ln//C1(C1은 직렬인 Co 및 Coff의 등가 커패시턴스임)의 병렬 조합의 등가 인덕턴스 L은 34 GHz의 LO 주파수에서 Cn과 공진하고, 듀얼 모드 노치 필터(1350)는 LO 노치 모드에 있다.

[0195] 도 14a 및 도 14b는 도 13의 듀얼 모드 노치 필터(1350)의 예시적인 바이어스 전압-종속적 필터 응답들(Vb)을 도시하는 그래프들이다.

[0196] 도 14a는 도 13의 듀얼 모드 노치 필터(1350)가 OFF 모드에 있을 때, 예시적인 바이어스 전압-종속적 필터 응답들을 도시하는 그래프(1400)이다.

[0197] 도 14b는 도 13의 듀얼 모드 노치 필터(1350)가 ON 모드에 있을 때, 예시적인 바이어스 전압-종속적 필터 응답들을 도시하는 그래프(1450)이다.

[0198] 도 14a에서, 그래프(1400)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(1402); 및 산란 파라미터(S 파라미터) 응답을 도시하는 수직 축(1404)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다.

[0199] 예시적인 신호 대역폭(1408)은 대략 37 GHz 내지 대략 48.2 GHz에 걸쳐 있는 것으로 도시된다. 예시적인 실시예에서, 신호 대역폭(1408)은 대략 37 GHz 내지 43.5 GHz에 걸쳐 있는 제1 통신 대역(1410), 및 대략 47.2 GHz 내지 48.2 GHz에 걸쳐 있는 제2 통신 대역(1420)을 포함할 수 있다.

[0200] 트레이스들(1414 및 1415)은, 듀얼 모드 노치 필터(1350)가 OFF 모드(스위치(1358)는 ON임)에 있을 때, 도 13의 듀얼 모드 노치 필터(1350)의 예시적인 필터 응답들을 도시하고, 대략 제로(0) 볼트(트랜지스터(1366)가 PMOS 디바이스인 예에서의 VDD) 내지 수십 또는 수백 밀리볼트(mV)의 범위 및 일반적으로 일(1) 볼트 미만일 수 있는 트랜지스터(1366)(도 13)의 바이어스 전압들 Vb의 범위에 대응한다. 트랜지스터(1366)(도 13)가 도 13에서 도시된 바와 같은 PMOS 트랜지스터로서 구현되는 예시적인 실시예에서, 바이어스 전압들 Vb의 범위는 VDD 볼트 내지 VDD 볼트 미만인 수백 mV에 걸쳐 있을 수 있다. 도 14a의 트레이스들은, 도 13의 듀얼 모드 노치 필터(1350)의 스위치(1358)의 손실성 온-저항 및 (스위치(1358)가 ON일 때의) 인덕턴스(1353)의 손실이 Q-부스트 회로(1360)(도 13)에 의해 제공된 Vb 제어된 네거티브 저항(네거티브 gm)에 의해 어떻게 보상될 수 있는지를 도시한다. Q-부스트 회로(1360)(도 13)에 의해 제공된 네거티브 저항은 바이어스 전압들의 어떤 범위에 대한 바이어스 전류/바이어스 전압에 직접적으로 비례적이다. 예시적인 실시예에서, 트레이스(1414)는 도 13의 트랜지스터(1366)가 OFF(VDD 볼트로 바이어싱됨)일 때, 채널 응답을 도시하고; 트레이스(1415)는 도 13의 트랜지스터(1366)가 VDD 볼트 미만인 수백 mV로 바이어싱(소스-게이트 전압)될 때, 채널 응답을 도시한다. 트랜지스터(1366)(도 13)의 바이어스 전압이 더 클수록, Q-부스트 회로(1360)(도 13)에 의해 제공된 손실 보상이 더 많다. 예시적인 37 GHz에서 트레이스(1414)(트랜지스터(1366) OFF)를 트레이스(1415)와 비교하면, 도 13의 Q-부스트 회로(1360)를 이용하여 트랜지스터(1358)의 손실(온-저항) 및 인덕턴스(1353)의 저항성 손실을 보상함으로써, 트레이스(1415)에 의해 도시된 이득이 트레이스(1414)에 의해 도시된 이득에 비해 약 2 dB만큼 개선된다.

[0201] 도 14b에서, 그래프(1450)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(1452); 및 산란 파라미터(S 파라미터) 응답을 도시하는 수직 축(1454)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다.

[0202] 예시적인 신호 대역폭(1458)은 대략 37 GHz 내지 대략 48.2 GHz에 걸쳐 있는 것으로 도시된다.

[0203] 트레이스들(1464, 1465, 및 1466)은 ON 조건인 도 13의 듀얼 모드 노치 필터(1350)의 예시적인 필터 응답들을 도시하고, 대략 제로(0) 볼트(트랜지스터(1366)가 PMOS 디바이스인 예에서의 VDD) 내지 수십 또는 수백 밀리볼트(mV)의 범위 및 일반적으로 일(1) 볼트 미만일 수 있는 트랜지스터(1366)(도 13)의 바이어스 전압들 Vb에 대응한다. 트랜지스터(1366)(도 13)가 도 13에서 도시된 바와 같은 PMOS 트랜지스터로서 구현되는 예시적인 실시예에서, 바이어스 전압들 Vb의 범위는 VDD 볼트 내지 VDD 볼트 미만인 수백 mV에 걸쳐 있을 수 있다. 도 14b의 트레이스들은, 도 13의 듀얼 모드 노치 필터(1350)의 스위치(1358)의 손실이 Q-부스트 회로(1360)(도 13)에 의해 제공된 Vb 제어된 네거티브 저항(네거티브 gm)에 의해 어떻게 보상될 수 있는지를 도시한다.

[0204] 예시적인 실시예에서, 트레이스(1464)는 도 13의 트랜지스터(1366)가 OFF(VDD 볼트로 바이어싱됨)일 때, 채널 응답을 도시하고, 트레이스(1465)는 도 13의 트랜지스터(1366)가 VDD 볼트 미만인 일부 수백 mV로 ON으로 바이어싱(소스-게이트 전압)될 때, 채널 응답을 도시하고, 트레이스(1466)는 도 13의 트랜지스터(1366)가 VDD 볼트 미만인 일부 다른 수백 mV로 바이어싱(소스-게이트 전압)될 때, 채널 응답을 도시한다. 트랜지스터(1366)(도 13)의 바이어스 전압이 더 클수록, Q-부스트 회로(1360)(도 13)에 의해 제공된 손실 보상이 더 많다. LO 노치 모드에서, 특정한 주파수(이 예에서는 34 GHz)에서의 듀얼 모드 노치 필터(1350)의 거부는 Q, 및 듀얼 모드 노치 필터(1350) 내에서의 커패시턴스들의 배열의 둘 모두에 종속된다. Q-부스트 회로(1360)는 듀얼 모드 노치 필터(1350)의 Q를 개선시키지만, 또한, 바이어스 전압 종속적인, 듀얼 모드 노치 필터(1350)에 대한 어떤 기생 커패시턴스들을 추가한다. 이 예시적인 실시예에서, 트레이스(1466)는 이 특정한 예에서, 34 GHz에서의 트레이스(1465)와 비교하여 더 낮은 이득을 가진다. 설계 예에서, PMOS 트랜지스터들(1362, 1364, 및 1366)(도 13)의 크기조절, 및 Q-부스트 회로(1360)의 바이어스 전류/전압은 전형적으로, 최적 성능을 달성하기 위하여 듀얼 모드 노치 필터(1350)로 설계된다. 34 GHz에서 트레이스(1464)(트랜지스터(1366) OFF)를 트레이스(1466)(트랜지스터(1366)가 VDD 볼트 미만인 일부 수백 mV로 바이어싱됨)와 비교하면, 도 13의 Q-부스트 회로(1360)를 이용하여 스위치(1358)의 손실(온-저항) 및 인덕턴스(1353)의 저항성 손실을 보상함으로써, 트레이스(1466)에 의해 도시된 LO 거부는 트레이스(1464)에 의해 도시된 LO 거부에 비해 약 6.4 dB만큼 개선된다.

[0205] 도 15는 개시내용의 예시적인 실시예에 따라, 듀얼 모드 노치 필터를 도시하는 개략도(1500)이다. 예시적인 실시예에서, 듀얼 모드 노치 필터(1550)는 차동형 통신 시스템에서 구현될 수 있고, 포지티브 입력 단자(IN+)(1551)에 결합된 커패시턴스(1554), 및 네거티브 입력 단자(IN-)(1552)에 결합된 커패시턴스(1555)를 포함할 수 있다. 커패시턴스들(1554 및 1555)은 Cn으로서 지칭될 수 있다. Cn의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0206] 예시적인 실시예에서, 스위치(1558)는 커패시턴스(1554)와 인덕턴스(1553) 사이에 결합될 수 있다. 예시적인 실시예에서, 스위치(1558)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(1558)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(1558)를 구현하기 위하여 이용될 수 있다.

[0207] 예시적인 실시예에서, 스위치(1559)는 커패시턴스(1555)와 인덕턴스(1553) 사이에 결합될 수 있다. 예시적인 실시예에서, 스위치(1559)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(1559)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(1559)를 구현하기 위하여 이용될 수 있다.

[0208] 인덕턴스(1553)는 스위치(1558)와 스위치(1559) 사이에 결합된다. 인덕턴스(1553)의 예시적인 값은 2Ln일 수 있고, 여기서, Ln의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0209] 예시적인 실시예에서, 커패시턴스(1556), 스위치(1561), 및 커패시턴스(1557)는 인덕턴스(1553) 양단에 병렬로 결합될 수 있다. 커패시턴스(1556) 및 커패시턴스(1557)는 Co로서 지칭될 수 있다. Co의 값은 동작 주파수, 희망된 필터 응답, 및 다수의 다른 파라미터들에 기초하여 선정될 수 있다.

[0210] 예시적인 실시예에서, 스위치(1561)는 금속 산화물 반도체(MOS) 트랜지스터 디바이스로서 구현되는 것을 포함하는 다양한 방식들로 구현될 수 있다. 예시적인 실시예에서, 스위치(1561)는 n-형 MOS(NMOS) 트랜지스터 디바이스 또는 p-형 MOS(PMOS) 트랜지스터 디바이스로서 구현될 수 있고, 이 예에서는 NMOS 트랜지스터 디바이스로서 도시된다. 다른 기술들이 또한, 스위치(1561)를 구현하기 위하여 이용될 수 있다.

[0211] 예시적인 실시예에서, 스위치(1558), 스위치(1559), 및 스위치(1561)는 그들 개개의 게이트들에서 제어 신호 d_mode_ctrl을 수신하도록 구성될 수 있다. 제어 신호 d_mode_ctrl은 도 2의 데이터 프로세서(210)에 의해, 또는 또 다른 제어 엘리먼트에 의해 제공될 수 있다. 제어 신호 d_mode_ctrl의 상태에 따라, 스위치(1558), 스위치(1561), 및 스위치(1559)는 통전(ON) 또는 비-통전(OFF) 중의 어느 하나일 것이다.

[0212] 도 15에서 도시된 예시적인 실시예에서, 스위치(1558)의 드레인은 커패시턴스(1554)를 통해 포지티브 입력 단자(IN+)(1551)에 결합되고, 스위치(1558)의 소스는 인덕턴스(1553) 및 커패시턴스(1556)에 결합된다. 도 15에서 도시된 예시적인 실시예에서, 스위치(1559)의 드레인은 인덕턴스(1553) 및 커패시턴스(1557)에 결합되고, 스위치(1559)의 소스는 커패시턴스(1555)를 통해 네거티브 입력 단자(IN-)(1552)에 결합된다. 도 15에서 도시된 예시적인 실시예에서, 스위치(1561)의 소스는 커패시턴스(1557)에 결합되고, 스위치(1561)의 드레인은 커패시턴스(1556)에 결합된다.

[0213] 또한, 도 15에서 도시된 것은 스위치(1558)의 상태, 스위치(1559)의 상태, 및 스위치(1561)의 상태에 대응하는 등가 회로들이다. 제1 등가 회로(1570)는 스위치(1558), 스위치(1559), 및 스위치(1591)가 통전(ON)일 때, 즉, 제어 신호 d_mode_ctrl이 어써트되고, 스위치(1558), 스위치(1559), 및 스위치(1561)가 통전(ON)일 때, 듀얼 모드 노치 필터(1550)의 전기적 배열을 도시하고; 제2 등가 회로(1580)는 스위치(1558), 스위치(1559), 및 스위치(1561)가 비-통전(OFF)일 때, 즉, 제어 신호 d_mode_ctrl이 디-어써트되고, 스위치(1558), 스위치(1559), 및 스위치(1561)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(1550)의 전기적 배열을 도시한다. 예시적인 실시예에서, 스위치(1558), 스위치(1559), 및 스위치(1561)가 통전(ON)일 때, 듀얼 모드 노치 필터(1550)는 ON이고, LO 노치 모드에 있고; 스위치(1558), 스위치(1559), 및 스위치(1561)가 비-통전(OFF)일 때, 듀얼 모드 노치 필터(1050)는 OFF이고, 2LO 노치 모드에 있다.

[0214] 도 15의 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 어써트(ON)되고, 스위치(1558), 스위치(1559), 및 스위치(1561)가 ON일 때, 듀얼 모드 노치 필터(1550)는 34 GHz의 LO 주파수에서 노치 응답을 생성하도록 구성될 수 있다.

[0215] 도 15의 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 디-어써트(OFF)되고, 스위치(1558), 스위치(1559), 및 스위치(1561)가 OFF일 때, 듀얼 모드 노치 필터(1550)는 52 GHz의 2LO 주파수에서 노치 응답을 생성하도록 구성될 수 있다.

[0216] 제1 등가 회로(1570)에서, 스위치(1558), 스위치(1059), 및 스위치(1561)가 ON일 때, 스위치(1558) 및 스위치(1059)는 값 Ron을 갖는 저항(1571)으로서 보인다. 유사하게, 스위치(1561)는 값 Ron2를 갖는 저항(1573)으로서 보일 것이다. 스위치(1558) 및 스위치(1559)의 온-저항 Ron; 및 스위치(1561)의 온-저항 Ron2는, 스위치(1558), 스위치(1559), 및 스위치(1561)가 제작되는 디바이스의 크기, 그들의 개개의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Ron의 값 및 Ron2의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0217] 제2 등가 회로(1580)에서, 스위치(1558), 스위치(1559), 및 스위치(1561)가 OFF일 때, 스위치(1558) 및 스위치(1559)는 값 Coff를 갖는 커패시턴스(1581)로서 보인다. 유사하게, 스위치(1561)는 값 Coff2를 갖는 커패시턴스(1583)로서 보일 것이다. 스위치(1558) 및 스위치(1559)의 오프-커패시턴스 Coff(1581), 및 스위치(1561)의 오프-커패시턴스 Coff2(1583)는, 스위치(1558), 스위치(1559), 및 스위치(1561)가 제작되는 디바이스의 크기, 그들의 개개의 게이트, 소스, 및 드레인 단자들에 인가된 전압에 종속적이다. Coff의 값 및 Coff2의 값은 회로 설계 고려사항들, 동작 주파수, 및 다른 인자들에 기초하여 선정될 수 있다.

[0218] 이 예시적인 실시예에서, 스위치(1558), 스위치(1559), 및 스위치(1561)가 OFF이고, 듀얼 모드 노치 필터(1550)가 2LO 노치 모드에 있을 때, 커패시턴스(1581)(Coff), 커패시턴스들(1554 및 1555)(Cn), 커패시턴스(1583)(Coff2), 및 커패시턴스들(1556 및 1557)(Co)은 인덕턴스(1553)의 인덕턴스 Ln과 함께, 듀얼 모드 노치 필터(1550)의 응답을 결정한다.

[0219] 이 예시적인 실시예에서, 스위치(1558), 스위치(1559), 및 스위치(15610가 ON이고, 듀얼 모드 노치 필터(1550)가 LO 노치 모드에 있을 때, 커패시턴스(1557)(Co), 커패시턴스들(1554 및 1555)(Cn)은 인덕턴스(1553)의 인덕턴스 Ln과 함께, 듀얼 모드 노치 필터(1550)의 응답을 결정한다.

[0220] 스위치(1558), 스위치(1559), 및 스위치(1561)가 ON일 때:

[0221]

[0222]

[0223]

[0224] 스위치(1558), 스위치(1559), 및 스위치(1561)가 OFF일 때:

[0225]

[0226]

[0227] 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 어써트(ON)될 때, Ln 및 Co의 직렬 조합은 대략 48.2 GHz에서 공진하고, 병렬 조합 Ln//Co는 34 GHz의 LO 주파수에서 유도성이고, Ln//Co(Ln 및 Co의 병렬 조합)의 등가 인덕턴스는 LO 주파수(34 GHz)에서 Cn과 공진하고, 34 GHz의 LO 주파수에서 노치 응답을 생성한다. 이 예에서, 병렬 조합 Ln//Co는 48.2 GHz에서 높은 임피던스(높은 Z)를 제시하여, 이에 따라, 34 GHz의 LO에서 노치 응답을 제시하면서, 48 GHz에서의 신호 손실을 최소화한다.

[0228] 예시적인 실시예에서, 제어 신호 d_mode_ctrl이 디-어써트(OFF)될 때, CoCoff2/(Co+Coff2)는 d_mode_ctrl이 어써트(ON)될 때보다 더 작은 커패시턴스이고, 이것은 2LO(52 GHz) 주파수보다 높은 주파수에서 Ln과 공진하고, Ln//(CoCoff2/(Co+Coff2))은 2LO(52 GHz)에서 유도성이고, 2LO에서 CnCoff/(cn+Coff)와 공진하여, 52 GHz의 2LO 주파수에서 노치 응답을 생성한다.

[0229] 이러한 방식으로, 제1 모드에서 LO 주파수(34 GHz)에 대한 노치 응답을 생성하고, 또한, 제2 모드에서 2LO 주파수(52 GHz)에서 노치 응답을 생성하면서, 더 높은 주파수들에서의 손실이 최소화된다.

[0230] 도 16은 도 15의 듀얼 모드 노치 필터(1550)의 예시적인 상태-종속적 응답들을 도시하는 그래프(1600)이다. 그래프(1600)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(1602); 및 산란 파라미터(S 파라미터) 응답을 도시하는 수직 축(1604)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다.

[0231] 예시적인 신호 대역폭(1608)은 대략 37 GHz 내지 대략 48.2 GHz에 걸쳐 있는 것으로 도시된다. 예시적인 실시예에서, 신호 대역폭(1608)은 대략 37 GHz 내지 43.5 GHz에 걸쳐 있는 제1 통신 대역(1610), 및 대략 47.2 GHz 내지 48.2 GHz에 걸쳐 있는 제2 통신 대역(1620)을 포함할 수 있다.

[0232] 트레이스(1614)는 도 15의 듀얼 모드 노치 필터(1550)가 OFF 모드에 있는 예시적인 S21 응답을 도시한다.

[0233] 트레이스(1615)는 도 15의 듀얼 모드 노치 필터(1550)가 ON 모드에 있는 예시적인 S21 응답을 도시한다.

[0234] 트레이스(1615)는, 제어 신호 d_mode_ctrl이 어써트(ON)될 때, 듀얼 모드 노치 필터(1550)(도 15)는 34 GHz의 LO 주파수에서 노치 응답을 생성하고, 듀얼 모드 노치 필터(1550)(도 15)가 OFF일 때(제어 신호 d_mode_ctrl이 디어써트(OFF)될 때)와 비교한 LO 거부가 대략 8.3 dB이고; 48 GHz에서 듀얼 모드 노치 필터(1550)에 의해 야기된 손실은 작다는 것을 도시한다.

[0235] 트레이스(1614)는, 제어 신호 d_mode_ctrl이 디-어써트(OFF)될 때, 듀얼 모드 노치 필터(1550)(도 10)가 대략 55 GHz에서 노치 응답을 생성하는 반면, 37 GHz 내지 48.2 GHz에서의 신호는 듀얼 모드 노치 필터(1550)에 의해 영향받지 않는다는 것을 도시한다.

[0236] 도 17은 도 15의 듀얼 모드 노치 필터(1550)의 예시적인 스위치 크기 종속적 응답들을 도시하는 그래프(1700)이다. 그래프(1700)는 우측으로 증가하는 GHz인 주파수를 도시하는 수평 축(1702); 및 산란 파라미터(S 파라미터) 응답을 도시하는 수직 축(1704)을 포함한다. 예시적인 S 파라미터 응답은 순방향 전압 이득(또한, 순방향 송신 계수, 또는 S21 응답으로서 지칭됨)이다.

[0237] 예시적인 신호 대역폭(1708)은 대략 37 GHz 내지 대략 48.2 GHz에 걸쳐 있는 것으로 도시된다. 예시적인 실시예에서, 신호 대역폭(1708)은 대략 37 GHz 내지 43.5 GHz에 걸쳐 있는 제1 통신 대역(1710), 및 대략 47.2 GHz 내지 48.2 GHz에 걸쳐 있는 제2 통신 대역(1720)을 포함할 수 있다.

[0238] 트레이스(1716)는, 도 15의 듀얼 모드 노치 필터(1550)가 OFF 모드에 있고, 스위치(1561)(도 15)의 크기가 50 μm에 대응하는 예시적인 S21 응답을 도시하고, 여기서, 이 예에서, 50은 NMOS 트랜지스터의 핑거들의 수에 대응한다. 등가적인 스위치 크기는 이 예에서, 50 μm로서 지칭된다.

[0239] 트레이스(1718)는, 도 15의 듀얼 모드 노치 필터(1550)가 OFF 모드에 있고, 스위치(1561)(도 15)의 크기가 150 μm에 대응하는 예시적인 S21 응답을 도시하고, 여기서, 이 예에서, 150은 NMOS 트랜지스터의 핑거들의 수에 대응한다. 등가적인 스위치 크기는 이 예에서, 150 μm로서 지칭된다.

[0240] 트레이스(1716)를 트레이스(1718)와 비교함으로써 도시된 바와 같이, 스위치(1561)(도 15)의 크기를 증가시키는 것은 스위치(1558) 및 스위치(1559)의 오프-커패시턴스 Coff를 증가시켜서, 이에 따라, 이 예시적인 실시예에서 대략 3.3 dB만큼 (52 GHz에서의) 2LO 신호 거부를 개선시킨다.

[0241] 도 18은 노치 필터 응답을 생성하기 위한 방법의 동작의 예를 설명하는 흐름도(1800)이다. 방법(1800)에서의 블록들은 도시된 순서로 또는 도시된 순서와 관계없이 수행될 수 있고, 일부 실시예들에서, 적어도 부분적으로 병렬로 수행될 수 있다.

[0242] 블록(1802)에서, 듀얼 모드 노치 필터는 제1 필터 응답을 제공하도록 제1 모드에서 구성될 수 있다. 예를 들어, 듀얼 모드 노치 필터(550)는 제1 주파수(LO 노치 모드)에서 노치 응답을 제공하도록 제1 모드에서 구성될 수 있다.

[0243] 블록(1804)에서, 듀얼 모드 노치 필터는 제2 필터 응답을 제공하도록 제2 모드에서 구성될 수 있다. 예를 들어, 듀얼 모드 노치 필터(550)는 필터 응답을 제공하지 않도록, 그리고 제1 주파수(LO)와는 상이한 주파수에서의 신호에 대한 효과를 제공하지 않도록 제2 모드에서 구성될 수 있다. 대안적으로, 듀얼 모드 노치 필터(550)는 제2 주파수(2LO 노치 모드)에서 노치 응답을 포함하는 제2 필터 응답을 제공하도록 제2 모드에서 구성될 수 있다.

[0244] 도 19는 듀얼 모드 노치 필터를 위한 장치(1900)의 기능적인 블록도이다. 장치(1900)는 제1 필터 응답을 제공하기 위한 수단(1902)을 포함한다. 어떤 실시예들에서, 제1 필터 응답을 제공하기 위한 수단(1902)은 방법(1800)(도 18)의 동작 블록(1802)에서 설명된 기능들 중의 하나 이상을 수행하도록 구성될 수 있다. 예시적인 실시예에서, 제1 필터 응답을 제공하기 위한 수단(1902)은 예를 들어, 제1 주파수(LO 노치 모드)에서 노치 응답을 제공하도록 제1 모드에서 구성된 듀얼 모드 노치 필터(550)를 포함할 수 있다.

[0245] 장치(1900)는 또한, 제2 필터 응답을 제공하기 위한 수단(1904)을 포함한다. 어떤 실시예들에서, 제2 필터 응답을 제공하기 위한 수단(1904)은 방법(1800)(도 18)의 동작 블록(1804)에서 설명된 기능들 중의 하나 이상을 수행하도록 구성될 수 있다. 예시적인 실시예에서, 제2 필터 응답을 제공하기 위한 수단(1904)은 예를 들어, 필터 응답을 제공하지 않도록, 그리고 제1 주파수(LO)와는 상이한 주파수에서의 신호에 대한 효과를 제공하지 않도록 제2 모드에서 구성된 듀얼 모드 노치 필터(550)를 포함할 수 있다. 대안적으로, 듀얼 모드 노치 필터(550)는 제2 주파수(2LO 노치 모드)에서 노치 응답을 포함하는 제2 필터 응답을 제공하도록 제2 모드에서 구성될 수 있다.

[0246] 구현 예들은 다음의 번호부여된 조항들에서 설명된다:

[0247] 1. 멀티-대역 밀리미터파(millimeter wave) 송신기에서 이용하기 위한 듀얼 모드 노치 필터로서, 밀리미터파 송신 신호 경로에서 2개의 증폭기들 사이에 배치된 송신 필터 회로를 포함하고, 송신 필터 회로는 적어도 하나의 스위치, 적어도 하나의 커패시터, 및 더블-튜닝된 트랜스포머(double-tuned transformer)에 의해 형성되고, 송신 필터 회로는 적어도 제1 통신 대역에서 허위 신호를 선택적으로 필터링하도록 구성된 적어도 2개의 모드들을 가지는, 듀얼 모드 노치 필터.

[0248] 2. 조항 1의 듀얼 모드 노치 필터에 있어서, 송신 필터 회로는 허위 신호의 주파수에서 노치 응답을 구현하도록 구성되는, 듀얼 모드 노치 필터.

[0249] 3. 조항 1 내지 조항 2 중 어느 한 조항의 듀얼 모드 노치 필터에 있어서, 적어도 하나의 스위치는 더블-튜닝된 트랜스포머의 권선 양단에 적어도 하나의 커패시터를 선택적으로 결합하도록 구성되는, 듀얼 모드 노치 필터.

[0250] 4. 조항 1 내지 조항 3 중 어느 한 조항의 듀얼 모드 노치 필터에 있어서, 적어도 하나의 스위치에 결합된 추가적인 커패시터 ― 추가적인 커패시터는 더블-튜닝된 트랜스포머의 권선 양단에 선택적으로 결합됨 ―를 더 포함하고, 적어도 하나의 스위치는 적어도 하나의 커패시터와 추가적인 커패시터 사이에 위치되는, 듀얼 모드 노치 필터.

[0251] 5. 조항 1 내지 조항 4 중 어느 한 조항의 듀얼 모드 노치 필터에 있어서, 더블-튜닝된 트랜스포머의 권선 양단에 결합된 한 쌍의 트랜지스터들을 가지는 회로를 더 포함하고, 한 쌍의 트랜지스터들 내의 각각의 트랜지스터는 한 쌍의 트랜지스터들 내의 다른 트랜지스터의 드레인에 결합된 게이트, 및 함께 결합되며 바이어스 트랜지스터에 결합된 소스를 가지는, 듀얼 모드 노치 필터.

[0252] 6. 조항 5의 듀얼 모드 노치 필터에 있어서, 한 쌍의 트랜지스터들의 각각의 트랜지스터의 드레인은 더블-튜닝된 트랜스포머의 권선의 양측에 결합되는, 듀얼 모드 노치 필터.

[0253] 7. 조항 5 또는 조항 6의 듀얼 모드 노치 필터에 있어서, 바이어스 트랜지스터는 제어 신호에 결합된 게이트를 가지며, 시스템 전압에 결합된 소스를 갖고, 바이어스 트랜지스터는 제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압으로 한 쌍의 트랜지스터들을 바이어싱하도록 구성되는, 듀얼 모드 노치 필터.

[0254] 8. 송신 필터 회로로서, 포지티브 입력 단자; 네거티브 입력 단자; 포지티브 입력 단자에 결합된 제1 단자, 및 네거티브 입력 단자에 결합된 제2 단자를 포함하는 중심-탭형 인덕턴스(center-tapped inductance); 중심-탭형 인덕턴스의 제1 단자에 결합된 제1 단자, 및 중심-탭형 인덕턴스의 제2 단자에 결합된 제2 단자를 포함하는 스위치; 스위치의 제1 단자와 중심-탭형 인덕턴스의 제1 단자 사이에 결합된 제1 커패시턴스; 및 스위치의 제2 단자와 중심-탭형 인덕턴스의 제2 단자 사이에 결합된 제2 커패시턴스를 포함하는, 송신 필터 회로.

[0255] 9. 조항 8의 송신 필터 회로에 있어서, 포지티브 입력 단자와 중심-탭형 인덕턴스의 제1 단자 사이에 결합된 제3 커패시턴스; 및 네거티브 입력 단자와 중심-탭형 인덕턴스의 제2 단자 사이에 결합된 제4 커패시턴스를 더 포함하는, 송신 필터 회로.

[0256] 10. 조항 8 내지 조항 9 중 어느 한 조항의 송신 필터 회로에 있어서, 포지티브 입력 단자와 중심-탭형 인덕턴스의 제1 단자 사이에 결합된 제1 스위치; 및 네거티브 입력 단자와 중심-탭형 인덕턴스의 제2 단자 사이에 결합된 제2 스위치를 더 포함하는, 송신 필터 회로.

[0257] 11. 조항 8 내지 조항 10 중 어느 한 조항의 송신 필터 회로에 있어서, 중심-탭형 인덕턴스 양단에 결합된 한 쌍의 트랜지스터들을 가지는 회로를 더 포함하고, 한 쌍의 트랜지스터들 내의 각각의 트랜지스터는 한 쌍의 트랜지스터들 내의 다른 트랜지스터의 드레인에 결합된 게이트, 및 함께 결합되며 바이어스 트랜지스터에 결합된 소스를 가지는, 송신 필터 회로.

[0258] 12. 조항 11의 송신 필터 회로에 있어서, 한 쌍의 트랜지스터들의 각각의 트랜지스터의 드레인은 중심-탭형 인덕턴스의 양측에 결합되는, 송신 필터 회로.

[0259] 13. 조항 11 또는 조항 12의 송신 필터 회로에 있어서, 바이어스 트랜지스터는 제어 신호에 결합된 게이트를 가지며, 시스템 전압에 결합된 소스를 갖고, 바이어스 트랜지스터는 제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압으로 한 쌍의 트랜지스터들을 바이어싱하도록 구성되는, 송신 필터 회로.

[0260] 14. 조항 8 내지 조항 13 중 어느 한 조항의 송신 필터 회로에 있어서, 송신 필터 회로는 업변환 혼합기의 출력에 결합되고, 그리고 송신 필터 회로는 제2 통신 대역에서의 제2 통신 신호에 대한 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 국부 발진기(LO) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성된 제1 필터 응답을 제1 동작 모드에서 제공하도록 구성되고, 송신 필터 회로는 제2 필터 응답을 제2 동작 모드에서 제공하도록 구성되는, 송신 필터 회로.

[0261] 15. 조항 8 내지 조항 14 중 어느 한 조항의 송신 필터 회로에 있어서, 송신 필터 회로는 넓은-대역폭 신호의 통과를 허용하고 LO 주파수 및 LO 주파수의 고조파들에서 노치 응답을 생성하면서, LO 주파수 및 LO 주파수의 고조파들에서 LO 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되는, 송신 필터 회로.

[0262] 16. 조항 8 내지 조항 15 중 어느 한 조항의 송신 필터 회로에 있어서, 송신 필터 회로는 적어도 2개의 RF 증폭기 스테이지들 사이에 위치되는, 송신 필터 회로.

[0263] 17. 조항 14 내지 조항 16 중 어느 한 조항의 송신 필터 회로에 있어서, 송신 필터 회로는 업변환 혼합기를 포함하는 밀리미터파 신호 경로에서 더블-튜닝된 트랜스포머와 병렬로 위치되는, 송신 필터 회로.

[0264] 18. 조항 14 내지 조항 17 중 어느 한 조항의 송신 필터 회로에 있어서, 제1 동작 모드는 제2 통신 대역에서의 제2 통신 신호에 대한 무시가능한 효과를 가지면서, LO 주파수에서 노치 필터 응답을 생성하고; 그리고 제2 동작 모드는 제1 통신 대역에서의 제1 통신 신호 및 제2 통신 대역에서의 제2 통신 신호에 대한 무시가능한 효과를 가지도록 구성된 오프 모드인, 송신 필터 회로.

[0265] 19. 조항 14 내지 조항 18 중 어느 한 조항의 송신 필터 회로에 있어서, 제1 동작 모드는 LO 주파수에서 노치 필터 응답을 생성하고; 그리고 제2 동작 모드는 2배의 LO 주파수(2LO)에서 노치 필터 응답을 생성하고, 2LO 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되는, 송신 필터 회로.

[0266] 20. 조항 18 또는 조항 19의 송신 필터 회로에 있어서, 스위치의 저항성 손실을 보상하기 위하여 네거티브 저항을 제공하도록 구성된 회로를 더 포함하고, 스위치는 노치 필터 응답을 선택하도록 구성되는, 송신 필터 회로.

[0267] 21. 조항 20의 송신 필터 회로에 있어서, 스위치의 저항성 손실을 보상하기 위하여 네거티브 저항을 제공하도록 구성된 회로는 제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압으로 바이어싱되도록 구성되는, 송신 필터 회로.

[0268] 22. 통신 신호를 필터링하기 위한 방법으로서, 제1 필터 응답을 제공하는 단계; 및 제2 필터 응답을 제공하는 단계를 포함하고, 제1 필터 응답은 제2 통신 대역에서의 제2 통신 신호에 대해 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 LO(local oscillator) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되는, 통신 신호를 필터링하기 위한 방법.

[0269] 23. 조항 22의 방법에 있어서, 넓은-대역폭 신호의 통과를 허용하고 LO 주파수 및 LO 주파수의 고조파들에서 노치 응답을 생성하면서, LO 주파수 및 LO 주파수의 고조파들에서 LO 신호의 원하지 않는 스펙트럼 방출을 감소시키는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.

[0270] 24. 조항 22 내지 조항 23 중 어느 한 조항의 방법에 있어서, 제2 통신 대역에서의 제2 통신 신호에 대한 무시가능한 효과를 가지면서, LO 주파수에서 노치 필터 응답을 생성하는 단계; 및 제1 통신 대역에서의 제1 통신 신호 및 제2 통신 대역에서의 제2 통신 신호에 대한 무시가능한 효과를 가지도록 구성된 제2 필터 응답을 제공하는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.

[0271] 25. 조항 22 내지 조항 24 중 어느 한 조항의 방법에 있어서, LO 주파수에서 제1 노치 필터 응답을 생성하는 단계; 및 2배의 LO 주파수(2LO) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성된 2LO에서 제2 노치 필터 응답을 생성하는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.

[0272] 26. 조항 24 또는 조항 25의 방법에 있어서, 노치 필터 응답을 선택하는 스위치의 손실을 보상하기 위하여 네거티브 저항을 제공하는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.

[0273] 27. 조항 26의 방법에 있어서, 제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압으로 노치 필터 응답을 선택하는 스위치의 손실을 보상하기 위하여 네거티브 저항을 제공하는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.

[0274] 28. 디바이스로서, 제1 필터 응답을 제공하기 위한 수단; 및 제2 필터 응답을 제공하기 위한 수단을 포함하고, 제1 필터 응답은 제2 통신 대역에서의 제2 통신 신호에 대해 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 LO(local oscillator) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되는, 디바이스.

[0275] 29. 조항 28의 디바이스에 있어서, 제1 필터 응답 및 제2 필터 응답으로부터 필터 응답을 선택하는 스위치의 손실을 보상하기 위한 수단을 더 포함하는, 디바이스.

[0276] 30. 조항 28 내지 조항 29 중 어느 한 조항의 디바이스에 있어서, 제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압을, 노치 필터 응답을 선택하는 스위치의 손실을 보상하기 위한 수단에 제공하기 위한 수단을 더 포함하는, 디바이스.

[0277] 본원에서의 어떤 설명들은 특정한, 주파수들, 값들, 디바이스 특성들 등을 지칭한다. 그러나, 다른 주파수들, 값들, 디바이스 특성들이 고려된다. 예를 들어, 신호 대역폭들, 국부 발진기(LO) 주파수들, 허위 신호 주파수들, 및 다른 특성들은 개시내용의 실시예들에 의해 고려되면서 설명된 것들과는 상이할 수 있다. 유사하게, 여기에서 설명된 스위치들 및 엘리먼트들을 제작하기 위하여 이용된 디바이스 기술들은 개시내용의 실시예들에 의해 고려되면서 상이할 수 있다.

[0278] 본원에서 설명된 회로 아키텍처는 하나 이상의 IC들, 아날로그 IC들, 혼합된-신호 IC들, ASIC들, 인쇄 회로 기판(PCB)들, 전자 디바이스들 등 상에서 구현될 수 있다. 본원에서 설명된 회로 아키텍처는 또한, CMOS(complementary metal oxide semiconductor), NMOS(N-channel MOS), PMOS(P-channel MOS), BJT(bipolar junction transistor), BiCMOS(bipolar-CMOS), 실리콘 게르마늄(SiGe), 갈륨 아세나이드(GaAs), HBT(heterojunction bipolar transistor)들, HEMT(high electron mobility transistor)들, SOI(silicon-on-insulator) 등과 같은 다양한 IC 프로세스 기술들로 제작될 수 있다.

[0279] 본원에서 설명된 회로를 구현하는 장치는 단독형 디바이스일 수 있거나, 더욱 대형 디바이스의 일부일 수 있다. 디바이스는 (1) 단독형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 이상의 IC들의 세트, (iii) RFR(RF receiver) 또는 RTR(RF transmitter/receiver)과 같은 RFIC, (iv) 다른 디바이스들 내에 내장될 수 있는 모듈, (vi) 수신기, 셀룰러 전화, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 등일 수 있다.

[0280] 선택된 양상들은 상세하게 예시되고 설명되었지만, 다음의 청구항들에 의해 정의된 바와 같이, 본 발명의 사상 및 범위로부터 이탈하지 않으면서, 다양한 치환들 및 개조들이 본 발명에서 행해질 수 있다는 것이 이해될 것이다.

Claims

멀티-대역 밀리미터파(mmW) 송신기에서 이용하기 위한 듀얼 모드 노치 필터로서,
밀리미터파 송신 신호 경로에서 2개의 증폭기들 사이에 배치된 송신 필터 회로를 포함하고,
상기 송신 필터 회로는 적어도 하나의 스위치, 적어도 하나의 커패시터, 및 더블-튜닝된 트랜스포머(double-tuned transformer)에 의해 형성되고, 상기 송신 필터 회로는 적어도 제1 통신 대역에서 허위 신호(spurious signal)를 선택적으로 필터링하도록 구성된 적어도 2개의 모드들을 가지는, 듀얼 모드 노치 필터.
제1 항에 있어서,
상기 송신 필터 회로는 상기 허위 신호의 주파수에서 노치 응답을 구현하도록 구성되는, 듀얼 모드 노치 필터.
제1 항에 있어서,
상기 적어도 하나의 스위치는 상기 더블-튜닝된 트랜스포머의 권선 양단에 상기 적어도 하나의 커패시터를 선택적으로 결합하도록 구성되는, 듀얼 모드 노치 필터.
제3 항에 있어서,
상기 적어도 하나의 스위치에 결합된 추가적인 커패시터 ― 상기 추가적인 커패시터는 상기 더블-튜닝된 트랜스포머의 권선 양단에 선택적으로 결합됨 ―를 더 포함하고,
상기 적어도 하나의 스위치는 상기 적어도 하나의 커패시터와 상기 추가적인 커패시터 사이에 위치되는, 듀얼 모드 노치 필터.
제3 항에 있어서,
상기 더블-튜닝된 트랜스포머의 권선 양단에 결합된 한 쌍의 트랜지스터들을 가지는 회로를 더 포함하고,
상기 한 쌍의 트랜지스터들 내의 각각의 트랜지스터는 상기 한 쌍의 트랜지스터들 내의 다른 트랜지스터의 드레인에 결합된 게이트, 및 함께 결합되며 바이어스 트랜지스터에 결합된 소스를 가지는, 듀얼 모드 노치 필터.
제5 항에 있어서,
상기 한 쌍의 트랜지스터들의 각각의 트랜지스터의 드레인은 상기 더블-튜닝된 트랜스포머의 권선의 양측에 결합되는, 듀얼 모드 노치 필터.
제5 항에 있어서,
상기 바이어스 트랜지스터는 제어 신호에 결합된 게이트를 가지며, 시스템 전압에 결합된 소스를 갖고, 상기 바이어스 트랜지스터는 제로(zero) 볼트(volt) 내지 일(1) 볼트 미만의 범위인 바이어스 전압으로 상기 한 쌍의 트랜지스터들을 바이어싱하도록 구성되는, 듀얼 모드 노치 필터.
송신 필터 회로로서,
포지티브 입력 단자;
네거티브 입력 단자;
상기 포지티브 입력 단자에 결합된 제1 단자, 및 상기 네거티브 입력 단자에 결합된 제2 단자를 포함하는 중심-탭형 인덕턴스(center-tapped inductance);
상기 중심-탭형 인덕턴스의 상기 제1 단자에 결합된 제1 단자, 및 상기 중심-탭형 인덕턴스의 상기 제2 단자에 결합된 제2 단자를 포함하는 스위치;
상기 스위치의 상기 제1 단자와 상기 중심-탭형 인덕턴스의 상기 제1 단자 사이에 결합된 제1 커패시턴스; 및
상기 스위치의 상기 제2 단자와 상기 중심-탭형 인덕턴스의 상기 제2 단자 사이에 결합된 제2 커패시턴스를 포함하는, 송신 필터 회로.
제8 항에 있어서,
상기 포지티브 입력 단자와 상기 중심-탭형 인덕턴스의 상기 제1 단자 사이에 결합된 제3 커패시턴스; 및
상기 네거티브 입력 단자와 상기 중심-탭형 인덕턴스의 상기 제2 단자 사이에 결합된 제4 커패시턴스를 더 포함하는, 송신 필터 회로.
제8 항에 있어서,
상기 포지티브 입력 단자와 상기 중심-탭형 인덕턴스의 상기 제1 단자 사이에 결합된 제1 스위치; 및
상기 네거티브 입력 단자와 상기 중심-탭형 인덕턴스의 상기 제2 단자 사이에 결합된 제2 스위치를 더 포함하는, 송신 필터 회로.
제8 항에 있어서,
상기 중심-탭형 인덕턴스 양단에 결합된 한 쌍의 트랜지스터들을 가지는 회로를 더 포함하고,
상기 한 쌍의 트랜지스터들 내의 각각의 트랜지스터는 상기 한 쌍의 트랜지스터들 내의 다른 트랜지스터의 드레인에 결합된 게이트, 및 함께 결합되며 바이어스 트랜지스터에 결합된 소스를 가지는, 송신 필터 회로.
제11 항에 있어서,
상기 한 쌍의 트랜지스터들의 각각의 트랜지스터의 드레인은 상기 중심-탭형 인덕턴스의 양측에 결합되는, 송신 필터 회로.
제12 항에 있어서,
상기 바이어스 트랜지스터는 제어 신호에 결합된 게이트를 가지며, 시스템 전압에 결합된 소스를 갖고, 상기 바이어스 트랜지스터는 제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압으로 상기 한 쌍의 트랜지스터들을 바이어싱하도록 구성되는, 송신 필터 회로.
제8 항에 있어서,
상기 송신 필터 회로는 업변환 혼합기의 출력에 결합되고, 그리고
상기 송신 필터 회로는 제2 통신 대역에서의 제2 통신 신호에 대한 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 LO(local oscillator) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성된 제1 필터 응답을 제1 동작 모드에서 제공하도록 구성되고, 상기 송신 필터 회로는 제2 필터 응답을 제2 동작 모드에서 제공하도록 구성되는, 송신 필터 회로.
제14 항에 있어서,
상기 송신 필터 회로는 넓은-대역폭 신호의 통과를 허용하고 LO 주파수 및 상기 LO 주파수의 고조파(harmonic)들에서 노치 응답을 생성하면서, 상기 LO 주파수 및 상기 LO 주파수의 고조파들에서 상기 LO 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되는, 송신 필터 회로.
제14 항에 있어서,
상기 송신 필터 회로는 적어도 2개의 RF 증폭기 스테이지들 사이에 위치되는, 송신 필터 회로.
제14 항에 있어서,
상기 송신 필터 회로는 상기 업변환 혼합기를 포함하는 밀리미터파 신호 경로에서 더블-튜닝된 트랜스포머와 병렬로 위치되는, 송신 필터 회로.
제14 항에 있어서,
상기 제1 동작 모드는 상기 제2 통신 대역에서의 상기 제2 통신 신호에 대한 무시가능한 효과를 가지면서, 상기 LO 신호의 LO 주파수에서 노치 필터 응답을 생성하고; 그리고
상기 제2 동작 모드는 상기 제1 통신 대역에서의 상기 제1 통신 신호 및 상기 제2 통신 대역에서의 상기 제2 통신 신호에 대한 무시가능한 효과를 가지도록 구성된 오프 모드인, 송신 필터 회로.
제18 항에 있어서,
상기 스위치의 저항성 손실을 보상하기 위하여 네거티브 저항을 제공하도록 구성된 회로를 더 포함하고,
상기 스위치는 상기 노치 필터 응답을 선택하도록 구성되는, 송신 필터 회로.
제19 항에 있어서,
상기 스위치의 저항성 손실을 보상하기 위하여 네거티브 저항을 제공하도록 구성된 상기 회로는 제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압으로 바이어싱되도록 구성되는, 송신 필터 회로.
제14 항에 있어서,
상기 제1 동작 모드는 상기 LO 신호의 LO 주파수에서 노치 필터 응답을 생성하고; 그리고
상기 제2 동작 모드는 2배의 LO 주파수(2LO)에서 노치 필터 응답을 생성하고, 2LO 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되는, 송신 필터 회로.
통신 신호를 필터링하기 위한 방법으로서,
제1 필터 응답을 제공하는 단계; 및
제2 필터 응답을 제공하는 단계를 포함하고,
상기 제1 필터 응답은 제2 통신 대역에서의 제2 통신 신호에 대해 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 LO(local oscillator) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되는, 통신 신호를 필터링하기 위한 방법.
제22 항에 있어서,
넓은-대역폭 신호의 통과를 허용하고 LO 주파수 및 상기 LO 주파수의 고조파들에서 노치 응답을 생성하면서, 상기 LO 주파수 및 상기 LO 주파수의 고조파들에서 상기 LO 신호의 원하지 않는 스펙트럼 방출을 감소시키는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.
제22 항에 있어서,
상기 제2 통신 대역에서의 상기 제2 통신 신호에 대한 무시가능한 효과를 가지면서, LO 주파수에서 노치 필터 응답을 생성하는 단계; 및
상기 제1 통신 대역에서의 상기 제1 통신 신호 및 상기 제2 통신 대역에서의 상기 제2 통신 신호에 대한 무시가능한 효과를 가지도록 구성된 상기 제2 필터 응답을 제공하는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.
제24 항에 있어서,
상기 노치 필터 응답을 선택하는 스위치의 손실을 보상하기 위하여 네거티브 저항을 제공하는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.
제25 항에 있어서,
제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압으로 상기 노치 필터 응답을 선택하는 스위치의 손실을 보상하기 위하여 상기 네거티브 저항을 제공하는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.
제22 항에 있어서,
LO 주파수에서 제1 노치 필터 응답을 생성하는 단계; 및
2배의 LO 주파수(2LO) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성된 2LO에서 제2 노치 필터 응답을 생성하는 단계를 더 포함하는, 통신 신호를 필터링하기 위한 방법.
디바이스로서,
제1 필터 응답을 제공하기 위한 수단; 및
제2 필터 응답을 제공하기 위한 수단을 포함하고,
상기 제1 필터 응답은 제2 통신 대역에서의 제2 통신 신호에 대해 무시가능한 효과를 가지면서, 제1 통신 대역에서의 제1 통신 신호로의 LO(local oscillator) 신호의 원하지 않는 스펙트럼 방출을 감소시키도록 구성되는, 디바이스.
제28 항에 있어서,
상기 제1 필터 응답 및 상기 제2 필터 응답으로부터 필터 응답을 선택하는 스위치의 손실을 보상하기 위한 수단을 더 포함하는, 디바이스.
제29 항에 있어서,
제로 볼트 내지 일(1) 볼트 미만의 범위인 바이어스 전압을, 상기 필터 응답을 선택하는 스위치의 손실을 보상하기 위한 수단에 제공하기 위한 수단을 더 포함하는, 디바이스.