KR20140070319A - 3족 질화물 반도체 적층체 - Google Patents

3족 질화물 반도체 적층체 Download PDF

Info

Publication number
KR20140070319A
KR20140070319A KR1020130039355A KR20130039355A KR20140070319A KR 20140070319 A KR20140070319 A KR 20140070319A KR 1020130039355 A KR1020130039355 A KR 1020130039355A KR 20130039355 A KR20130039355 A KR 20130039355A KR 20140070319 A KR20140070319 A KR 20140070319A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
growth
axis direction
Prior art date
Application number
KR1020130039355A
Other languages
English (en)
Other versions
KR101504731B1 (ko
Inventor
황성민
김두수
Original Assignee
주식회사 소프트에피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 소프트에피 filed Critical 주식회사 소프트에피
Priority to PCT/KR2013/011014 priority Critical patent/WO2014084667A1/ko
Priority to CN201380062428.2A priority patent/CN104838473B/zh
Priority to US14/648,021 priority patent/US20160013275A1/en
Publication of KR20140070319A publication Critical patent/KR20140070319A/ko
Application granted granted Critical
Publication of KR101504731B1 publication Critical patent/KR101504731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 개시는 m면 기판; m면 기판 위에 위치하며, 3족 질화물 반도체의 성장을 위한 복수의 윈도우를 가지는 성장 방지 영역; 적어도 복수의 윈도우에 해당하는 영역에서 m면 기판 상에 형성되는 씨앗층; 그리고, 씨앗층으로부터 성장되며, a축 방향과 c축 방향으로 전개되어 합체(coalescence)되는 3족 질화물 반도체층;으로서, 하나의 윈도우에서 c축 방향으로 전개되는 3족 질화물 반도체가 성장 방지 영역 위로 전개되어 이웃한 윈도우에서 a축 방향으로 전개되는 3족 질화물 반도체와 공동(Cavity)을 형성하는 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체에 관한 것이다.

Description

3족 질화물 반도체 적층체{III-NITRIDE SEMICONDUCTOR STACKED STRUCTURE}
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 적층체에 관한 것으로, 특히 공동(Cavtiy)을 구비하는 3족 질화물 반도체 적층체에 관한 것이다.
여기서, 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 의미하며, 발광다이오드와 같은 발광소자의 제조 및 포토다이오드와 같은 수광소자의 제조에 이용될 수 있으며, 광소자 이외에도, 다이오드, 트랜지스터와 전기 소자의 제조 등 다양한 분야에 적용될 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 공개특허공보 제2003-0057444호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500)을 포함한다. 기판(100)에는 돌기(110)가 형성되어 있으며, 돌기(110)는 기판(100) 위에 성장되는 3족 질화물 반도체층(300,400,500)의 결정질(Growth Quality)을 향상시키는 한편, 활성층(400)에서 생성되는 빛을 발광소자 외부로 방출하는 효율을 향상시키는 산란면으로 기능한다.
도 2 및 도 3은 국제 공개특허공보 제2010-110608호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500)을 포함한다. 기판(100)에는 돌기(120)가 형성되어 있으며, 돌기(120)의 상면에서 3족 질화물 반도체층(300,400,500)을 성장시킴으로써, 공동(130; Cavity)을 형성하였다. 공동(130; 공기의 굴절률은 1임)을 이용함으로써, 3족 질화물 반도체층(300,400,500)과 기판(100; 사파이어 기판의 경우에 대략 1.7) 사이의 산란면을 이용하는 경우에 비해 산란의 효과를 높이고자 하는 기술이다. 그러나, 도 3에 도시된 바와 같이, 돌기(120) 위에서 실제 성장된 3족 질화물 반도체층(300,400,500)은 기대와 달리, 아주 작은 곡률을 가지는 산란면(131)을 형성시키는데 그친다. 한편, 이렇게 형성된 공동(130)을 산란면으로 이용하는 외에, 기판(100)과 3족 질화물 반도체층(300,400,500)의 습식 식각에 의한 분리시 식각액이 투입되는 채널로서 이용하거나, 레이저에 의한 분리(Laser Lift-off)시 레이저에 의한 분리면을 감소시키고, 레이저 분리시 발생하는 가스의 이동통로로 사용함으로써 3족 질화물 반도체층(300,400,500)이 받는 충격을 줄일 수 있다.
도 4는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 c면 사파이어 기판(100), c면 사파이어 기판(100) 위에 미리 형성된 3족 질화물 반도체 템플릿(210), 3족 질화물 반도체 템플릿(210) 위에 형성된 SiO2로 된 성장 방지막(150), 그리고, 그 위에 선택 성장된(selectively grown) 3족 질화물 반도체층(310)을 포함한다. 3족 질화물 반도체 템플릿(210)은 종래에 c면 사파이어 기판(100)에 3족 질화물 반도체를 성장하는 방법에 의해 형성된다. 즉, 550℃ 부근의 성장온도와 수소 분위기에서, 씨앗층을 형성한 다음, 1050℃의 성장온도에서 GaN을 성장하는 방법에 의해 1~3um의 두께로 형성된다. 도면 부호 180은 결함(Defecsts)을 나타내며, 성장 방지막(150) 아래의 결함의 전개가 차단됨으로써, 전체적으로 결정성의 향상을 가져오게 된다. 그러나 이러한 방법은 성장 방지막(150)의 형성 이전에 3족 질화물 반도체 템플릿(210)의 성장을 필요로 하며, 3족 질화물 반도체 템플릿(210)과 c면 사파이어 기판(100) 간의 격자 상수 및 열팽창 계수 차이로 인한 기판 휨 현상(Bowing)을 가져온다. 이 기판 휨 현상은 이후 성장 방지막(150) 형성에 요구되는 포토리소그라피(Photolithography) 공정을 방해하며, 통상 2인치, 4인치, 6인치, 8인치의 직경을 가지는 c면 사파이어 기판(100) 위에서의 상기 공정의 균일한 진행을 어렵게 하는 문제점이 있다. m면 기판 위에서의 이러한 시도로 P. de Mierry 등의 논문(Improved semipolar (11-22) GaN quality using asymmetric lateral epitaxy, Applied Physics Letters 94, 191903 (2009))이 있다.
도 5는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 c면 사파이어 기판(100), c면 사파이어 기판(100) 위에 형성된 SiO2로 된 성장 방지막(150), 그리고, 그 위에 선택 성장된(selectively grown) 3족 질화물 반도체층(310)을 포함한다. 1050℃ 정도에서 성장되는 3족 질화물 반도체층(310)은 c면 사파이어 기판(100) 및 성장 방지막(150) 위에서 성장이 불가능하므로, 도 4의 3족 질화물 반도체 템플릿(210)에서와 마찬가지로 550℃의 성장온도에서 먼저 씨앗층(200; 통상 버퍼층이라고도 불린다.)을 형성해야 한다. 그러나, 이렇게 실제 3족 질화물 반도체의 성장 온도(GaN의 경우에 통상 1000℃ 이상)보다 많이 낮은 온도에서 씨앗층(200)을 형성하면, 성장 방지막(150) 위에도 씨앗층(200)을 이루는 물질(주로, GaN)의 다결정이 형성되어, 결정성이 우수한 3족 질화물 반도체층(310)의 형성이 어렵게 되는 문제점이 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), m면 기판; m면 기판 위에 위치하며, 3족 질화물 반도체의 성장을 위한 복수의 윈도우를 가지는 성장 방지 영역; 적어도 복수의 윈도우에 해당하는 영역에서 m면 기판 상에 형성되는 씨앗층; 그리고, 씨앗층으로부터 성장되며, a축 방향과 c축 방향으로 전개되어 합체(coalescence)되는 3족 질화물 반도체층;으로서, 하나의 윈도우에서 c축 방향으로 전개되는 3족 질화물 반도체가 성장 방지 영역 위로 전개되어 이웃한 윈도우에서 a축 방향으로 전개되는 3족 질화물 반도체와 공동(Cavity)을 형성하는 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 공개특허공보 제2003-0057444호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2 및 도 3은 국제 공개특허공보 제2010-110608호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 일 예를 나타내는 도면,
도 5는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 일 예를 나타내는 도면,
도 8은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 3족 질화물 반도체 적층체의 다른 예를 나타내는 도면,
도 10은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 11은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 12는 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들,
도 13은 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들,
도 14는 낮은 온도에서 성장된 씨앗층 및 수소 분위기에서 성장된 씨앗층을 나타내는 사진,
도 15는 본 개시에 따라 성장된 씨앗층을 나타내는 사진,
도 16 및 도 17은 본 개시에 따른 3족 질화물 반도체를 성장시키는 방법의 일 예를 설명하는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 m면 기판(10), m면 기판(10) 위에 위치하며, 3족 질화물 반도체의 성장을 위한 복수의 윈도우(16a,16b)를 가지는 성장 방지막(15), 복수의 윈도우(16a,16b)에 해당하는 영역에서 m면 기판(10) 상에 형성되는 씨앗층(20) 그리고, 씨앗층(20)으로부터 성장되며, a축 방향과 c축 방향으로 전개되어 합체(coalescence)되는 3족 질화물 반도체층(31)으로서, 하나의 윈도우(16a)에서 c축 방향으로 전개되는 3족 질화물 반도체(31a)가 성장 방지막(15) 위로 전개되어 이웃한 윈도우(16b)에서 a축 방향으로 전개되는 3족 질화물 반도체(31b)와 공동(13; Cavity)을 형성하는 3족 질화물 반도체층(31)을 포함한다.
m면 기판(10)의 대표적인 물질은 육방정계인 사파이어이며, c면을 (0001)로 할 때, m면은 (1-100)이며, a면은 (11-20)이다. 여기서 a축은 a면에 수직한 축으로 정의하고, c축은 c면에 수직한 축으로 정의한다. 바람직하게는 정확한 m면 기판(10)이 사용되지만, m면으로부터 약간 off된 각으로 잘려진 기판이 사용될 수 있으며, 여기서 이들을 통칭하여 m면 기판(10)이라 한다. 사파이어 이외에도, 3족 질화물 반도체(예: GaN, InGaN, AlGaN, InN, AlN, InGaAlN)의 성장이 가능하고, m면을 가지는 물질이라면 사용이 가능하다. 3족 질화물 반도체는 Si, Mg과 같은 물질이 도핑될 수 있다.
성장 방지막(15)으로는 SiO2가 주로 사용되지만, SiNx, TiO2가 사용되어도 좋고, 이외에도 3족 질화물 반도체의 성장을 방지하는 물질이라면, 어떠한 물질이 사용되어도 좋다. 또한 성장 방지막(15)을 SiO2/TiO2의 DBR 구조로 형성하는 것도 가능하다. 예를 들어, 100nm~300nm 두께의 SiO2 막이 사용될 수 있다. 성장 방지막(15)은 m면 사파이어 기판의 a면 방향으로 스트라이프(stripe)로 형성될 수 있으며, 성장 방지막(15)과 윈도우(16a)와의 간격은 적절히 조절될 수 있다. 본 발명자들은 성장 방지막(15)과 윈도우(16a)의 간격을 17:1, 16:2, 13:1, 14:2, 7:3, 6:2 의 마스크(단위는 um)를 사용하여 실험해 보았으며, 성장 방지막(15)이 가장 넓은 17um의 경우에도 3족 질화물 반도체층(31; GaN)의 평탄화가 7um이하에서 이루어졌다(즉, 공동(13)의 높이가 7um이하가 된다.). 따라서 본 개시에 따른 3족 질화물 반도체 성장 방법에 의하면, 지나친 높이(예를 들어, 10um) 이전에 3족 질화물 반도체층(31)을 평탄화할 수 있게 된다.
씨앗층(20; 예: GaN)은 종래 500℃ 부근(예: 550℃)에서 형성되는 GaN 버퍼층과 달리, 650℃이상의 높은 온도, 바람직하게는 800℃이상의 온도에서 형성되며, 1150℃이상의 온도에서는 일반적으로 잘 형성되지 않는다. 800℃이상의 온도에서 더 좋은 씨앗층(20)의 형성이 가능하지만, 이후 더 높은 온도에서 성장되는 3족 질화물 반도체층(31)에 대한 성장 조건으로의 빠른 이동을 위해, 900℃이상의 온도에서 성장할 수 있으며, 이러한 관점에서 900℃이상의 온도에서 성장하는 것이 바람직하다. 그리고, 캐리어 가스로서 종래 사용되던 H2가 아니라 N2가 사용된다. 앞에서 지적하였듯이, 종래의 버퍼층과 같은 방식을 사용하면, 성장 방지막(15) 위에 다결정이 형성되어, 결정성이 좋은 3족 질화물 반도체층(31)을 얻는데 어려움이 생긴다. 따라서, 본 실시예의 씨앗층(20)은 종래 3족 질화물 반도체층의 성장에 사용되던 버퍼층과는 형성의 개념을 달리한다는 것을 알 수 있다. 도 14는 낮은 온도에서 성장된 씨앗층 및 수소 분위기에서 성장된 씨앗층을 나타내는 사진으로서, (a)에 도시된 바와 같이 낮은 온도에서 성장된 경우에, 다결정이 성장 방지막까지도 덮게 되고, (b)에 도시된 바와 같이 높은 온도로 수소 분위기에서 성장된 경우에, 성장이 잘 되지 않으며, 일부 아주 큰 핵들이 형성된다. 도 15는 본 개시에 따라 성장된 씨앗층을 나타내는 사진으로, 윈도우(16a)에만 씨앗층(20)이 형성되어 있음을 알 수 있다. 씨앗층(20)의 성장은 좁은 윈도우(16a) 영역에서 이루어지므로, 성장 막지막(15)이 없는 상태의 성장 조건을 사용하면, 윈도우(16a)에 지나치게 빠르게 씨앗층(20)이 형성될 수 있으므로, 윈도우(16a)의 크기에 맞추어 성장 속도를 조절할 필요가 있다. 씨앗층(20)은 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물 반도체, 바람직하게는 GaN으로 이루어진다. 도 15에서 씨앗층(20)의 성장 조건은 다음과 같았다. m면 사파이어 기판을 유기세정한 후 SiO2를 PECVD법으로 증착한 후, MOCVD를 이용하여 성장하였다. MOCVD 반응기 내의 분위기 기체를 N2로 한 후 450℃부터 NH3 유량을 8000sccm(Standard Cubic Cm per Min.)로 하여 반응기에 주입하였고, 1050℃까지 승온하였다. 이는 사파이어 표면의 질화 처리를 위해서였다. 1050℃에서 TMGa를 이용하여 GaN 핵을 0.5nm/sec의 속도로 성장시켰다. 이때 반응기의 압력은 100mbar로 하였다.
도 7은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 일 예를 나타내는 도면으로서, 3족 질화물 반도체(31a)와 3족 질화물 반도체(31b)가 접합에 이르기까지의 과정의 일 예를 설명한다. 도 7의 좌측에서와 같이, m면 기판(10)의 씨앗층(20)에서 성장되는 3족 질화물 반도체(31e)는 시계 방향으로, c면, a면, 그리고 -c면을 가지면서 성장될 수 있다. 성장 조건에 따라, 어느 면을 넓게 하거나, 어느 면을 생략하거나 할 수 있지만, 기본적으로 a축 방향으로의 횡방향 전개는 c축 방향으로의 횡방향 전개에 비해 상대적으로 억제된다. 그리고 가운데 그림에 나타낸 바와 같이, 결정 결함(32; 정확히는 적층 결함(stacking faults))은 a축 방향으로 전개된다. 따라서, 윈도우(16a)에서 성장되는 3족 질화물 반도체(31a)와 이웃한 윈도우(16b)에서 성장되는 3족 질화물 반도체(31b)가 접합되는 지점(33)에 이르기까지 a축 방향으로 전개되어 결정 결함(32)이 형성되는 영역(n)을 c축 방향으로 전개되어 결정 결함(32)이 형성되지 않은 영역(m)에 비해 좁게 형성함으로써, 3족 질화물 반도체(31a,31b) 전체에 있어서 결정 결함을 줄일 수 있게 된다. 접합을 위해, a축 방향으로 전개되는 3족 질화물 반도체(31a,31b)의 a면은 점점 감소되며, 최적으로는 점 접합을 이루게 된다. 또한 접합되는 지점(33)에 이르기까지, c축 방향으로 전개되는 3족 질화물 반도체(31a)의 c면을 감소시킴으로써, 최적으로는 점 접합이 되게 함으로써, a축 방향으로 전개되는 3족 질화물 반도체(31b)와 c축 방향으로 전개되는 3족 질화물 반도체(31a)의 접합 내지는 평탄화를 돕는다. 접합되는 지점(33)에서, 3족 질화물 반도체(31b)의 -c면과 3족 질화물 반도체(31a)의 c면이 만나게 되면, 이들의 접합이 쉽지 않거나, 접합되지 않고, 평행하게 성장이 이루어진다. 바람직하게는 3족 질화물 반도체(31a,31b)는, c축 방향으로 전개되는 3족 질화물 반도체의 횡방향 성장전개가 a축 방향으로 전개되는 3족 질화물 반도체의 횡방향 성장전개보다 빨라 성장 방지 영역 위로 성장전개된 서브 3족 질화물 반도체 덩어리(31f,31g) 및/또는 a면과 c면이 모두 살아있는 서브 3족 질화물 반도체 덩어리(31f,31g)를 미리 형성한 다음에 성장된다. 성장의 초기부터 역사다리꼴 형태의 3족 질화물 반도체를 만드는 경우에, 접합되는 지점(33)에 이르기까지 지나치게 반도체의 높이가 높아질 수 있기 때문에, 미리 성장 방지막(15)에 전개된 서브 3족 질화물 반도체 덩어리(31f,31g)를 만들어 두는 것이 좋다. 또한 역사다리꼴로 3족 질화물 반도체(31a,31b)를 접합시키는 것이 쉽지 만은 않으므로, 이러한 형태를 만들기 위한 예비 형태로서, 서브 3족 질화물 반도체 덩어리(31f,31g)를 미리 만들어 두는 것이 바람직하다. 전술한 바와 같이, 본 개시에 따른 3족 질화물 반도체의 성장 방법에 의하면, 성장 방지막(15)과 윈도우(16a)의 폭을 17:1로 한 경우에도, 3족 질화물 반도체층(31)를 두께 7um이하에서 합체(coalescence)할 수 있으며, 여기에서 서브 3족 질화물 반도체 덩어리(31f,31g)는 이를 달성하는 유용한 도구의 하나이다. 씨앗층(20)을 성장시킨 후, 분위기 기체를 수소로 바꾼다. 그 후 NH3는 4000sccm, 압력은 100mbar, 온도는 1050℃, 성장속도는 0.6nm/sec의 속도로 500nm~1300nm정도의 서브 3족 질화물 반도체 덩어리(31f,31g)를 성장시킨다. 이후, 온도를 920℃로 낮춘 후 압력은 250mbar, NH3는 12,000sccm으로 하여 성장시켰다. 예를 들어, 서브 3족 질화물 반도체 덩어리(31f,31g)를 500nm 성장시킴으로써, 도 7에서와 같은 구조를 만들고, 영역(n)이 전체 표면의 5% 정도만을 갖게 함으로써, 결정 결함(32)을 현저히 줄일 수 있게 된다. 또한 서브 3족 질화물 반도체 덩어리(31f,31g)를 1300nm 성장시킴으로써, 후술할 도 8에서와 같은 구조를 만들고, 결정 결함(32)이 표면을 뚫고 나오지 못하게 차단할 수 있게 된다. 두 층의 성장 조건을 상대적으로 비교해 보면, 서브 3족 질화물 반도체 덩어리(31f,31g)가 상대적으로 낮은 압력과 높은 온도에서 성장되면, 서브 3족 질화물 반도체 덩어리(31f,31g) 성장 후의 3족 질화물 반도체(31a,31b)의 경우에 온도에 대해 상대적으로 덜 민감한 성장을 보였다.
도 8은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 다른 예를 나타내는 도면으로서, 3족 질화물 반도체(31a)와 3족 질화물 반도체(31b)가 접합에 이르기까지의 과정의 다른 예를 설명한다. a축 방향으로 전개되는 3족 질화물 반도체(31b)의 결정 결함(32)은 3족 질화물 반도체(31a)에 의해 차단된다. 마찬가지로, 접합이 완료되는 지점(33)에 이르기까지, c축 방향으로 전개되는 3족 질화물 반도체(31a)의 c면을 감소시킴으로써, 최적으로는 점 접합이 되게 함으로써, a축 방향으로 전개되는 3족 질화물 반도체(31b)와 c축 방향으로 전개되는 3족 질화물 반도체(31a)의 접합 내지는 평탄화를 도우며, 결함(32)의 전개를 막는다.
도 9는 본 개시에 따른 3족 질화물 반도체 적층체의 다른 예를 나타내는 도면으로서, 도 6에 도시된 3족 질화물 반도체 적층체와 달리, 씨앗층(20)이 성장 방지막(15)과 m면 기판(10) 사이에 위치한다. 즉, 성장 방지막(15)을 형성하기에 앞서, 씨앗층(20)이 먼저 형성되어 있다. 반도체층을 먼저 형성하는 경우에, 도 4와 관련하여 지적된 문제점을 가질 수 있지만, 씨앗층(20)의 높이를 제한함으로써, 이러한 문제점을 해소하는 것이 가능하다. 이 실시예의 경우에, 씨앗층(20)은 종래의 버퍼층으로 형성하는 것도 가능하다.
도 10은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 도 6에 도시된 3족 질화물 반도체 적층체와 달리, 3족 질화물 반도체(31)의 성장에 앞서, 성장 방지막(15)이 제거된다. 따라서, 씨앗층(20)이 형성되지 않은 m면 기판(10)의 영역(15a)이 성장 방지 영역으로 기능한다. 영역(15a)에는 씨앗층(20)이 없어 3족 질화물 반도체층(31)의 성장이 일어나지 않는다. 따라서 씨앗층(20)으로부터 3족 질화물 반도체층(31)이 도 6에서와 마찬가지로 성장된다. 즉, 윈도우(16a)에서 c축 방향으로 전개되는 3족 질화물 반도체(31a)가 영역(15a) 위로 전개되어 이웃한 윈도우(16b)에서 a축 방향으로 전개되는 3족 질화물 반도체(31b)와 공동(13; Cavity)을 형성하면서 성장된다. 3족 질화물 반도체층(31)의 성장에 앞서, 성장 방지막(15)이 제거되므로, 성장 방지막(15)에 씨앗층(20)의 형성 과정에서 다결정이 형성되는 경우에라도, 문제없이 3족 질화물 반도체층(31)을 성장하는 것이 가능해진다.
도 11은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 추가의 성장 방지막(17)을 구비하며, 추가의 성장 방지막(17) 위에 공동(13)이 형성되어 있다. 씨앗층(20) 위에 3족 질화물 반도체(31c)를 성장시키다 중단하고, 다시 c축 방향으로 전개된 3족 질화물 반도체(31c)의 면(31d)이 노출되도록 추가의 성장 방지막(17)을 형성한 후, 면(31d,31d)으로부터 3족 질화물 반도체(31a)와 3족 질화물 반도체(31b)를 성장시켜 공동(13)을 형성한다. 전술 및 후술하는 바와 같이, 3족 질화물 반도체(31c)가 성장 방지막(15) 위에서 c축 방향으로 전개된 영역은 결함이 거의 없는 영역이므로(도 12 참조), 그 위에서 형성된 3족 질화물 반도체층(31)의 결정 결함을 크게 축소시킬 수 있게 된다.
도 12는 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들로서, 우측은 STEM(Scanning Transmission Electronic Microscope) 이미지이며, 좌측은 TEM(Transmission Electronic Microscope) 이미지이다. STEM 이미지에서, 접합면(A)을 기준으로, 3족 질화물 반도체(31b)에서 전개된 결함이 3족 질화물 반도체(31a)에 의해 막혀 있는 것을 알 수 있는 한편, 3족 질화물 반도체(31a), 즉 c축 방향으로 전개된 3족 질화물 반도체에는 결정 결함이 거의 없음을 알 수 있다. 이러한 특성을 도 11에 도시된 3족 질화물 반도체 적층체의 성장에 이용할 수 있다. TEM 이미지를 통해, 결함의 차단을 더 잘 볼 수 있다.
도 13은 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들로서, (a)는 CL(Cathod Luminescence) 이미지이며, (b)는 SEM(Scanning Electron Microscope) 이미지이고, (c)는 광학현미경 이미지이다. CL 이미지에서 우측 상방으로 기울어진 홈으로 보이는 것이 결함이며, 더 이상 전개되지 못하는 것을 볼 수 있다. SEM 이미지에 공동(Cavity)이 잘 나타나 있으며, 기판을 가로질러 형성된다. 공동 우측 상방에 결함처럼 보이는 것은 단면을 자르면서 생긴 흠집이다. 광학현미경 이미지에서 밝은 쪽이 공동이며, 표면이 깨끗해서 3족 질화물 반도체층 내부가 보인다.
도 16 및 도 17은 본 개시에 따라 3족 질화물 반도체를 성장시키는 방법의 일 예를 설명하는 도면으로서, 3족 질화물 반도체(311)를 기준으로 할 때, 3족 질화물 반도체(312)는 a면 방향 및 c면 방향의 성장 속도를 비슷하게 하고, 이들의 성장 속도를 (11-22)면 방향의 성장 속도보다 상대적으로 빠르게 함으로써 성장이 가능하다. 3족 질화물 반도체(313)는 (11-22)면 방향 > c면 방향 > a면 방향의 순으로 성장 속도를 조절함으로써 성장이 가능하다. 3족 질화물 반도체(314)는 (11-22)면 방향 > a면 방향 > c면 방향의 순으로 성장 속도를 조절함으로써 성장이 가능하다. 3족 질화물 반도체(315)는 c면 방향 > (11-22)면 방향 > a면 방향의 순으로 성장 속도를 조절하되, c면 방향의 성장 속도를 (11-22)면 방향의 성장 속도보다 약간 빠르게 조절함으로써 성장이 가능하다. 3족 질화물 반도체(316)는 c면 방향 > a면 방향 > (11-22)면 방향 순으로 조절하되, c면 방향의 성장 속도를 a면 방향의 성장 속도보다 약간 빠르게 조절함으로써 성장이 가능하다. 도 17은 평탄화가 용이한, 즉 (11-22)면을 가지는 3족 질화물 반도체(312), 3족 질화물 반도체(315), 3족 질화물 반도체(316)의 합체 과정을 나타내며, 3족 질화물 반도체(315)의 경우에는, 합체 후에도 c면이 남게 되며, 따라서, 3족 질화물 반도체(312)와 3족 질화물 반도체(316)가 낮은 높이에서 평탄화가 가능함을 알 수 있다. 또한 3족 질화물 반도체(312)을 형성한 다음, 3족 질화물 반도체(315)를 성장하는 방법에 의해, 즉, 도 7에 도시된 영역(n)을 영역(m)보다 좁게 형성한 다음, 영역(n)을 차단하는 것도 가능하다.
본 개시에 따른 하나의 3족 질화물 반도체 적층체에 의하면, 공동을 구비한 3족 질화물 반도체 적층체를 형성할 수 있게 된다. 3족 질화물 반도체 적층체로 발광 다이오드를 만드는 경우에, 이 공동은 광을 산란하는 산란면으로 기능할 수 있다. 이 공동을 길게 뻗은 채널 형태로 구성하여, 습식 식각을 통해 또는 레이저를 이용하여 기판을 3족 질화물 반도체와 쉽게 분리할 수 있게 된다. 특히 도 10의 형태와 같은 3족 질화물 반도체 적층체를 구성하는 경우에, 기판과 3족 질화물 반도체가 대부분 떨어져 있기 때문에 더욱 쉽게 분리가 가능하다. 도 6의 형태와 같이 3족 질화물 반도체 적층체를 구성하는 경우에도, 성장 방지막을 습식 식각으로 제거한 후에, 마찬가지로 쉽게 분리가 가능하다. 또한 기판이 분리되어 노출되는 면은 (11-22)면으로 습식 식각(wet etching)이 잘 되는 면이므로, c면 수직 구조 LED 비해 용이하게 거친 표면을 만들 수 있게 된다.
또한 본 개시에 따른 다른 3족 질화물 반도체 적층체에 의하면, m면 기판 위에 결정성이 우수한 3족 질화물 반도체를 성장할 수 있게 된다.
본 개시에 있어서, 씨앗층의 형성, 서브 3족 질화물 반도체 덩어리의 형성, 3족 질화물 반도체의 형성, 3족 질화물 반도체의 합체, 공동의 형성, 결정 결함을 감소시키는 방법, 낮은 높이에서 평탄화하는 방법은 개별적으로 본 개시의 사상을 이루는 것으로 이해되어야 한다. 즉, 누군가 본 개시에 따른 씨앗층을 형성하는 방법을 다른 방법으로 씨앗층을 구현하는 경우에, 본 개시에 따른 다른 기술 사상들은 개별적으로 및/또는 조합된 형태로 이 다른 씨앗층에 결합될 수 있다는 것은 당업자는 이해할 수 있을 것이다. 이러한 관점에 본 개시는 다음과 같은 것에 관한 것이다.
(1) 성장 방지막이 형성된 m면 기판 위에, 씨앗층을 형성하는 방법 및 이를 구비하는 3족 질화물 반도체 적층체
(2) 성장 방지막이 형성된 m면 기판에 3족 질화물 반도체층을 합체 또는 평탄화시키는 방법 및 이를 이용하는 3족 질화물 반도체 적층체
(3) 성장 방지막이 형성된 m면 기판 위에, 결정 결함이 감소된 3족 질화물 반도체를 성장하는 방법 및 이를 이용하는 3족 질화물 반도체 적층체
(4) 성장 방지막이 형성된 m면 기판 위에, 공동이 구비된 3족 질화물 반도체를 성장하는 방법 및 이를 이용하는 3족 질화물 반도체 적층체, 특히, 평탄화에 이르까지, 공동을 형성하기까지 지나친 두께를 가지는 않은 형태 및/또는 공동을 구비하면서도 결정 결함이 감소된 형태.
(5) 상기 방법 및 적층체의 조합
(6) 상기 방법, 상기 적층체, 이들의 조합을 이용한 소자. 특히, pn접합을 이용하는 반도체 소자(예: 수직 구조 LED, 도 1 내지 도 4와 관련한 언급된 종래기술에 기술된 반도체 소자)
기판(100) 반도체층(300,500) 활성층(400)

Claims (13)

  1. m면 기판;
    m면 기판 위에 위치하며, 3족 질화물 반도체의 성장을 위한 복수의 윈도우를 가지는 성장 방지 영역;
    적어도 복수의 윈도우에 해당하는 영역에서 m면 기판 상에 형성되는 씨앗층; 그리고,
    씨앗층으로부터 성장되며, a축 방향과 c축 방향으로 전개되어 합체(coalescence)되는 3족 질화물 반도체층;으로서, 하나의 윈도우에서 c축 방향으로 전개되는 3족 질화물 반도체가 성장 방지 영역 위로 전개되어 이웃한 윈도우에서 a축 방향으로 전개되는 3족 질화물 반도체와 공동(Cavity)을 형성하는 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  2. 청구항 1에 있어서,
    성장 방지 영역에 성장 방지막이 구비되는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  3. 청구항 2에 있어서,
    씨앗층은 성장 방지 영역과 m면 기판 사이에 위치하는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  4. 청구항 1에 있어서,
    성장 방지 영역은 씨앗층이 형성되지 않은 m면 기판 영역인 것을 특징으로 하는 3족 질화물 반도체 적층체.
  5. 청구항 1에 있어서,
    복수의 윈도우 상에 위치하는 추가의 성장 방지막;을 포함하며,
    공동은 추가의 성장 방지막 위에 형성되는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  6. 청구항 1에 있어서,
    a축 방향으로 전개되는 3족 질화물 반도체의 a면은 합체(coalescence)에 이르기까지 감소되는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  7. 청구항 1에 있어서,
    a축 방향으로 전개되는 3족 질화물 반도체의 결함은 c축 방향으로 전개되는 3족 질화물 반도체에 의해 차단되는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  8. 청구항 1에 있어서,
    c축 방향으로 전개되는 3족 질화물 반도체의 c면은 합체(coalescence)에 이르기까지 감소되는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  9. 청구항 6에 있어서,
    c축 방향으로 전개되는 3족 질화물 반도체의 c면은 합체(coalescence)에 이르기까지 감소되는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  10. 청구항 7에 있어서,
    c축 방향으로 전개되는 3족 질화물 반도체의 c면은 합체(coalescence)에 이르기까지 감소되는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  11. 청구항 1 내지 청구항 10 중의 어느 한 항에 있어서,
    하나의 윈도우에서 성장되는 3족 질화물 반도체 및 이웃한 윈도우에서 성장되는 3족 질화물 반도체 각각은, c축 방향으로 전개되는 3족 질화물 반도체의 횡방향 성장전개가 a축 방향으로 전개되는 3족 질화물 반도체의 횡방향 성장전개보다 빨라 성장 방지 영역 위로 성장전개된 서브 3족 질화물 반도체 덩어리를 구비하는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  12. 청구항 1에 있어서,
    m면 기판은 사파이어로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 적층체.
  13. 청구항 9에 있어서,
    합체 이후, a축 방향으로 전개되는 3족 질화물 반도체의 결함은 c축 방향으로 전개되는 3족 질화물 반도체에 의해 차단되는 것을 특징으로 하는 3족 질화물 반도체 적층체.
KR1020130039355A 2012-11-30 2013-04-10 3족 질화물 반도체 적층체 KR101504731B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2013/011014 WO2014084667A1 (ko) 2012-11-30 2013-11-29 3족 질화물 반도체 적층체
CN201380062428.2A CN104838473B (zh) 2012-11-30 2013-11-29 Ⅲ族氮化物半导体层积体
US14/648,021 US20160013275A1 (en) 2012-11-30 2013-11-29 Iii-nitride semiconductor stacked structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120137860 2012-11-30
KR1020120137860 2012-11-30

Publications (2)

Publication Number Publication Date
KR20140070319A true KR20140070319A (ko) 2014-06-10
KR101504731B1 KR101504731B1 (ko) 2015-03-23

Family

ID=51125245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130039355A KR101504731B1 (ko) 2012-11-30 2013-04-10 3족 질화물 반도체 적층체

Country Status (3)

Country Link
US (1) US20160013275A1 (ko)
KR (1) KR101504731B1 (ko)
CN (1) CN104838473B (ko)

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP3662806B2 (ja) * 2000-03-29 2005-06-22 日本電気株式会社 窒化物系半導体層の製造方法
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
US7956360B2 (en) * 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
DE602006004834D1 (de) * 2005-12-22 2009-03-05 Freiberger Compound Mat Gmbh Verfahren zum selektiven Maskieren von III-N-Schichten und zur Herstellung von selbsttragenden III-N-Schichten oder Bauelementen
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
JP2010512301A (ja) * 2006-12-12 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
JP4462289B2 (ja) * 2007-05-18 2010-05-12 ソニー株式会社 半導体層の成長方法および半導体発光素子の製造方法
CN101743618B (zh) * 2007-07-26 2012-11-21 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
JP2009065048A (ja) * 2007-09-07 2009-03-26 Rohm Co Ltd 半導体発光素子およびその製造方法
KR100972977B1 (ko) * 2007-12-14 2010-07-29 삼성엘이디 주식회사 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
JP5053893B2 (ja) * 2008-03-07 2012-10-24 住友電気工業株式会社 窒化物半導体レーザを作製する方法
JP5392855B2 (ja) * 2008-08-25 2014-01-22 国立大学法人山口大学 半導体基板及びその製造方法
US9589792B2 (en) * 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
KR101557362B1 (ko) * 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP5206985B2 (ja) 2009-05-28 2013-06-12 日立電線株式会社 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8212287B2 (en) * 2009-09-18 2012-07-03 Palo Alto Research Center Incorporated Nitride semiconductor structure and method of making same
US8445890B2 (en) * 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
DE102010011895B4 (de) * 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
US8247249B2 (en) * 2010-06-01 2012-08-21 Palo Alto Research Center Incorporated Semi-polar nitride-based light emitting structure and method of forming same
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
US8110484B1 (en) * 2010-11-19 2012-02-07 Sumitomo Electric Industries, Ltd. Conductive nitride semiconductor substrate and method for producing the same
JP5573632B2 (ja) * 2010-11-25 2014-08-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
CN103534391A (zh) 2011-03-18 2014-01-22 日本碍子株式会社 第13族金属氮化物的制造方法及用于该方法的晶种基板
KR101233328B1 (ko) * 2011-04-13 2013-02-14 한국광기술원 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
EP2701183A4 (en) * 2011-08-09 2014-07-30 Panasonic Corp STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR

Also Published As

Publication number Publication date
CN104838473A (zh) 2015-08-12
US20160013275A1 (en) 2016-01-14
CN104838473B (zh) 2017-09-05
KR101504731B1 (ko) 2015-03-23

Similar Documents

Publication Publication Date Title
US9412586B2 (en) Method for producing a template for epitaxial growth having a sapphire (0001) substrate, an initial-stage A1N layer and laterally overgrown A1XGAYN (0001) layer
JP5406985B2 (ja) エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
JP2000106455A (ja) 窒化物半導体構造とその製法および発光素子
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
KR20090063781A (ko) 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법
KR101233328B1 (ko) 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
US20130168733A1 (en) Semiconductor-stacked substrate, semiconductor chip, and method for producing semiconductor-stacked substrate
JP2010177552A (ja) 極性面を有する窒化物半導体成長基板
JP2011134948A (ja) 窒化物半導体の成長方法
KR20140131891A (ko) 3족 질화물 반도체 적층체
KR101504731B1 (ko) 3족 질화물 반도체 적층체
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
KR101504732B1 (ko) 3족 질화물 반도체 적층체 및 이를 제조하는 방법
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
US9728404B2 (en) Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same
KR101389462B1 (ko) 3족 질화물 반도체 소자
WO2014084667A1 (ko) 3족 질화물 반도체 적층체
KR101393624B1 (ko) 적층결함이 제거된 반분극 질화물 소자의 제조방법
KR101548610B1 (ko) 3족 질화물 반도체 적층체
JP5869064B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
KR20150068345A (ko) 3족 질화물 반도체 적층체
JP2013197571A (ja) 窒化物半導体積層体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 5