CN104838473A - Ⅲ族氮化物半导体层积体 - Google Patents

Ⅲ族氮化物半导体层积体 Download PDF

Info

Publication number
CN104838473A
CN104838473A CN201380062428.2A CN201380062428A CN104838473A CN 104838473 A CN104838473 A CN 104838473A CN 201380062428 A CN201380062428 A CN 201380062428A CN 104838473 A CN104838473 A CN 104838473A
Authority
CN
China
Prior art keywords
nitride semiconductor
iii nitride
iii
growth
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380062428.2A
Other languages
English (en)
Other versions
CN104838473B (zh
Inventor
黃成敏
金杜洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suo Fute-Ai Co Ltd
Original Assignee
Suo Fute-Ai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suo Fute-Ai Co Ltd filed Critical Suo Fute-Ai Co Ltd
Priority claimed from PCT/KR2013/011014 external-priority patent/WO2014084667A1/ko
Publication of CN104838473A publication Critical patent/CN104838473A/zh
Application granted granted Critical
Publication of CN104838473B publication Critical patent/CN104838473B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本公开涉及一种Ⅲ族氮化物半导体层积体，其特征在于，包含：m面基板；位于m面基板上且具有多个窗口的生长防止区域，所述多个窗口用于生长Ⅲ族氮化物半导体；至少在相当于多个窗口的区域中形成在m面基板上的种子层；和，从种子层生长并向a轴方向和c轴方向展开并合并(coalescence)的Ⅲ族氮化物半导体层，所述Ⅲ族氮化物半导体层是，在一个窗口上向c轴方向展开的Ⅲ族氮化物半导体向生长防止区域上部展开并和邻接的窗口上向a轴方向展开的Ⅲ族氮化物半导体形成空洞(Cavity)的Ⅲ族氮化物半导体层。

Description

Ⅲ族氮化物半导体层积体
技术领域
本公开(Disclosure)整体为涉及Ⅲ族氮化物半导体层积体，特别是具备空洞(Cavtiy)的Ⅲ族氮化物半导体层积体。
在此，Ⅲ族氮化物半导体意味着由Al(X)Ga(y)In(1-x-y)N(0≤x≤1，0≤y≤1,0≤x+y≤1)构成的化合物半导体层，可用于如发光二极管的发光元件和如光电二极管的受光元件的制造，除了光元件，还可适用于二极管、晶体管和电子元件的制造等多种领域。
背景技术
在此提供关于本公开的背景技术，但这并不意味是现有技术(This section providesbackground information related to the present disclosure which is not necessarily priorart)。
图1是表示美国公开专利第2003-005744号中记载的Ⅲ族氮化物半导体发光元件的一例的图，此Ⅲ族氮化物半导体发光元件包含基板100，基板100上生长的n型Ⅲ族氮化物半导体层300、n型Ⅲ族氮化物半导体层300上生长的活性层400和活性层400上生长的p型Ⅲ族氮化物半导体层500。基板100上形成有突起110，突起110可提高基板100上生长的Ⅲ族氮化物半导体层300、400、500的晶体质量(GrowthQuality)，同时可作为散射面，所述散射面可提高向发光元件外部发出活性层400上形成的光的效率。
图2和图3是表示国际公开专利第2010-110608号中记载的Ⅲ族氮化物半导体发光元件的一例的图，此Ⅲ族氮化物半导体发光元件包含基板100，基板100上生长的n型Ⅲ族氮化物半导体层300，n型Ⅲ族氮化物半导体层300上生长的活性层400和活性层400上生长的p型Ⅲ族氮化物半导体层500。基板100上形成有突起120，突起120的上表面上生长Ⅲ族氮化物半导体层300、400、500来形成空洞(Cavity)130。比起利用Ⅲ族氮化物半导体层300、400、500和基板100(蓝宝石基板的情况下折射率大约是1.7)之间的散射面的情况，利用空洞130(空气的折射率是1)是可提高散射的效果的技术。但是，如图3所示，突起120上实际生长的Ⅲ族氮化物半导体层300、400、500与期待的不同，止步于形成具有很小曲率的散射面131。一方面，除了将如此形成的空洞130利用为散射面，也可利用为用湿式蚀刻使基板100和Ⅲ族氮化物半导体层300、400、500分离时可投入蚀刻液的通道，激光剥离(Laser Lift-off)时减少因激光引起的分割面，通过将空洞使用为激光剥离时发生的气体的移动通路而减少Ⅲ族氮化物半导体层300、400、500收到的冲击。
图4是表示美国公开专利第2005-0156175号记载的Ⅲ族氮化物半导体层积体的一例的图，Ⅲ族氮化物半导体层积体包含c面蓝宝石基板100，c面蓝宝石基板100上预形成的Ⅲ族氮化物半导体样板210，Ⅲ族氮化物半导体样板210上预形成的生长防止膜150(其由SiO2组成)，和在生长防止膜上选择性生长(selectively grown)的Ⅲ族氮化物半导体层310。现有技术中，Ⅲ族氮化物半导体样板210是通过c面蓝宝石基板上生长Ⅲ族氮化物半导体的方法来形成的。即，在550℃附近的生长温度和氢气气氛下，形成种子层，然后在1050℃生长温度下通过生长GaN的方法而形成为1～3μm的厚度。附图标记180表示了缺陷(Defecsts)，生长防止膜150下部缺陷的展开被阻止，整体上带来了结晶性的提高。但是此方法中，生长防止膜150形成前需要Ⅲ族氮化物半导体样板210的生长，会带来因Ⅲ族氮化物半导体样板210和c面蓝宝石基板100之间的晶格常数和膨胀系数差异而引起的基板弯曲(Bowing)现象。此基板弯曲现象会妨碍以后生长防止膜150形成所需的光刻(Photolithography)过程，很难在通常具有2英寸、4英寸、6英寸、8英寸直径的c面蓝宝石基板100上均一地进行上述过程。m面基板上试图进行此过程的有P.de Mierryd等的论文(Improved Semipolar(11-22)GaNquality using asymmetric lateral epitaxy,Applied Physics Letters 94，191903(2009))。
图5是表示美国公开专利第2005-0156175号记载的Ⅲ族氮化物半导体层积体的另外一例的图，Ⅲ族氮化物半导体层积体包含：c面蓝宝石基板100、在c面蓝宝石基板100上形成的生长防止膜150，其由SiO2组成；和在生长防止膜上选择性生长(selectively grown)的Ⅲ族氮化物半导体层310。1050℃程度上生长的Ⅲ族氮化物半导体层310无法在c面蓝宝石基板110和生长防止膜150上生长，与图4的Ⅲ族氮化物半导体样板210相同地，在550℃的生长温度上要先形成种子层200(通常称为缓冲层)。但是，如此在比Ⅲ族氮化物半导体的实际生长温度(GaN的情况下通常是1000℃以上)低很多的温度下形成种子层200的话，生长防止膜150上也会形成组成种子层200的物质(主要为GaN)的多晶，会有很难形成结晶性优异的Ⅲ族氮化物半导体层310的问题。
发明内容
技术课题
对此会在“具体实施方式”的后面叙述。
课题解决手段
在此，会提供本公开的整体概要(Summary)，但不应被理解为限制了本公开的外延(This section provides a general summary of the disclosure and is not a comprehensivedisclosure of its full scope or all of its features)。
根据本公开的一方面(According to one aspect of the present disclosure)，提供Ⅲ族氮化物半导体层积体，其特征在于，包含：m面基板；位于m面基板上且具有多个窗口的生长防止区域，所述多个窗口是用于生长Ⅲ族氮化物半导体；至少在相当于多个窗口的区域中形成在m面基板上的种子层；和，从种子层生长并向a轴方向和c轴方向展开并合并(coalescence)的Ⅲ族氮化物半导体层,所述Ⅲ族氮化物半导体层是，在一个窗口上向c轴方向展开的Ⅲ族氮化物半导体向生长防止区域上部展开并和在邻接的窗口上向a轴方向展开的Ⅲ族氮化物半导体形成空洞(Cavity)的Ⅲ族氮化物半导体层。
发明效果
对此会在“具体实施方式”的后面叙述。
附图说明
图1是表示美国公开专利第2003-005744号中记载的Ⅲ族氮化物半导体发光元件的一例的图。
图2和图3是表示国际公开专利第2010-110608号中记载的Ⅲ族氮化物半导体发光元件的一例的图。
图4是表示美国公开专利第2005-0156175号记载的Ⅲ族氮化物半导体层积体的一例的图。
图5是表示美国公开专利第2005-0156175号记载的Ⅲ族氮化物半导体层积体的另外一例的图。
图6是表示根据本公开的Ⅲ族氮化物半导体层积体的一例的图。
图7是表示根据本公开的种子层上生长Ⅲ族氮化物半导体的方法中的一例的图。
图8是表示根据本公开的种子层上生长Ⅲ族氮化物半导体的方法的另外一例的图。
图9是表示根据本公开的Ⅲ族氮化物半导体层积体的另外一例的图。
图10是表示根据本公开的Ⅲ族氮化物半导体层积体的又一例的图。
图11是表示根据本公开的Ⅲ族氮化物半导体层积体的又一例的图。
图12是以图8的结构生长的图6的Ⅲ族氮化物半导体层积体的多个横截面图像。
图13是以图8的结构生长的图6的Ⅲ族氮化物半导体层积体的多个横截面图像。
图14是表示在低温下生长的种子层以及在氢气氛围下生长的种子层的图。
图15是表示根据本公开生长的种子层的照片。
图16和图17是说明根据本公开的生长Ⅲ族氮化物半导体方法中的一例的图。
具体实施方式
以下，参照本公开的附图进行详细说明(The present disclosure will now bedescribed in detail with reference to the accompanying drawing(s))。
图6是表示根据本公开的Ⅲ族氮化物半导体层积体的一例的图，所述Ⅲ族氮化物半导体层积体包含：m面基板10；位于m面基板100上且具有多个窗口16a、16b的生长防止膜15，所述多个窗口是用于生长Ⅲ族氮化物半导体；在相当于多个窗口16a、16b的区域中形成在m面基板10上的种子层20；和，作为从种子层20生长并向a轴方向和c轴方向展开并合并(coalescence)的Ⅲ族氮化物半导体层31；所述Ⅲ族氮化物半导体层是，在一个窗口16a上向c轴方向展开的Ⅲ族氮化物半导体31a向生长防止膜上部展开并和在邻接的窗口16b上向a轴方向展开的Ⅲ族氮化物半导体31b形成空洞13(Cavity)的Ⅲ族氮化物半导体层31。
m面基板的代表性物质是六方晶系蓝宝石，将c面作为0001时，m面是1-100，a面是11-20。在此，a轴定义为垂直于a面的轴，c轴定义为垂直于c面的轴。优选使用准确的m面基板，但也可以使用从m面以稍微off的角切开的基板，在此统称为m面基板10。除了蓝宝石，也可生长有Ⅲ族氮化物半导体(例如：GaN，InGaN，AlGaN，InN，AlN，InGaAlN)，只要是具有m面的物质的面，就都可使用。Ⅲ族氮化物半导体中也可掺杂Si，Mg等物质。
作为生长防止膜15，主要使用SiO2，但也可使用SiNx、TiO2，此外，只要是能防止Ⅲ族氮化物半导体生长的物质，任意物质都可以被使用。另外生长防止膜15可形成为SiO2/TiO2的DBR结构。例如，可使用100nm～300nm厚度的SiO2膜。生长防止膜15是可向m面蓝宝石基板的a面方向以条纹(stripe)形成，并且生长防止膜15和窗口16a之间的间距可适当调节。本发明人使用17:1、16:2、13:1、14:2、7：3、6:2的面罩(单位是um)来实验了生长防止膜15和窗口16a之间的间距，生长防止膜15在最宽的17um的情况下，Ⅲ族氮化物半导体层31(GaN)在7um以下形成为平坦化(即，空洞13的高度是7um以下)。根据本公开的Ⅲ族氮化物半导体生长方法，过高的高度(如10um)之前可平坦化Ⅲ族氮化物半导体层31。
种子层20(例如：GaN)不同于现有的500℃附近(例如：550℃)形成的GaN缓冲层，是在650℃以上的高温，优选800℃以上的温度下形成，但在1150℃以上的温度下一般不会很好地形成。在800℃以上的温度下可形成更好的种子层200，但为了能快速移到更高温度下生长的Ⅲ族氮化物半导体层的生长条件，可在900℃以上的温度下生长，从此观点考虑，优选在900℃以上的温度下生长。另外，作为载气，不用现有使用的H2，而使用N2。如前所述，使用如现有的缓冲层的方式的话，生长防止膜15上会形成多晶，很难得到结晶性优异的Ⅲ族氮化物半导体层31。由此可知，本实施例的种子层20与现有Ⅲ族氮化物半导体层的生长中使用的缓冲层相比，形成的概念是不同的。图14是在表示在低温下生长的种子层以及在氢气氛围下生长的种子层的图，如(a)所示，在低温下生长的情况下，多晶连生长防止膜也覆盖，如(b)所示，在高温氢气氛围中生长的情况下，生长较难，会形成一部分很大的晶核。图15是表示根据本公开生长的种子层的照片，可知道只在窗口16a上形成有种子层20。由于种子层的生长可在窄的窗口16a区域中形成，因此，如果使用没有生长防止膜15的状态下的生长条件，则有可能种子层20过快地形成于窗口16a上，因此根据窗口16a的大小来调节生长速度。种子层20是由Al(x)Ga(y)In(1-x-y)N(0＝x＝1，0＝y＝1，0＝x+y＝1)构成的化合物半导体形成，优选由GaN形成。图15中种子层20的生长条件如下。有机洗净m面蓝宝石基板后，使用PECVD方法镀敷SiO2，然后利用MOCVD来生长。将MOCVD反应器内的氛围气体作为N2后，NH3流量设定为8000sccm(StandardCubic Cm per Min)注入反应器中，从450℃升温到1050℃。这是为了蓝宝石表面的淡化处理而进行的。在1050℃下利用TMGa使GaN核以0.5nm/sec的速度生长。此时反应器的压力设定为100mbar。
图7是表示根据本公开的种子层上生长Ⅲ族氮化物半导体的方法中的一例的图，说明Ⅲ族氮化物半导体31a和Ⅲ族氮化物半导体31b达到接合的过程的一例。如图7左侧所示，m面基板10的种子层20上生长的Ⅲ族氮化物半导体31e是以顺时针方向，生长为具备c面、a面和-c面。根据生长条件，可拓宽某一面或省略某一面，但基本上，向a轴方向的横向展开与c轴方向的横向展开相比，相对地被抑制的。如中间图所示，结晶缺陷32(准确说是层积缺陷(stacking faults))是向a轴方向展开。由此，窗口16a上生长的Ⅲ族氮化物半导体31a和与其邻接的窗口16b上生长的Ⅲ族氮化物半导体31b是向a轴方向展开，一直到两者接合的地点33，使结晶缺陷32的形成的区域n向c轴方向展开，使区域n形成为比没有形成有结晶缺陷32的区域m窄，因此Ⅲ族氮化物半导体31a、31b整体上可减少结晶缺陷。为了接合，向a轴方向展开的Ⅲ族氮化物半导体31a、31b的a面是渐渐减少，最佳是形成为点接合，可有助于向a轴方向展开的Ⅲ族氮化物半导体31b和向c轴方向展开的Ⅲ族氮化物半导体31a的接合和平坦化。若Ⅲ族氮化物半导体31b的-c面和Ⅲ族氮化物半导体31a的c面相接在接合地点33上的话，两者很难接合，或形成为平行生长而无法接合。优选地，Ⅲ族氮化物半导体31a、31b中，向c轴方向展开的Ⅲ族氮化物半导体的横向生长展开要比向a轴方向展开的Ⅲ族氮化物半导体的横向生长展开快，使向生长防止区域上部生长展开的副Ⅲ族氮化物半导体块31f、31g和/或具备a面和c面的Ⅲ族氮化物半导体块31f、31g预形成后再生长。从生长初期，制造逆转梯形形状的Ⅲ族氮化物半导体情况下，随着达到接合地点33，由于半导体高度会变得太高，因此提前在生长防止膜15上形成展开的副Ⅲ族氮化物半导体块31f、31g也是较佳的。另外，因不易于以逆转梯形接合Ⅲ族氮化物半导体31a、31b，为了制成此种形状的预形状，优选提前形成副Ⅲ族氮化物半导体块31f、31g。如前所述，根据本公开的Ⅲ族氮化物半导体的生长方法，生长防止膜15和窗口16a的宽设定为17:1的情况下，可在Ⅲ族氮化物半导体层31厚度在7μm以下合并(coalescence)，在此，副Ⅲ族氮化物半导体块31f、31g是达到此目的的有用的工具的一种。生长种子层20后，将氛围气体改为氢气。然后以NH3流量4000sccm、压力100mbar、温度1050℃、生长速度是以0.6nm/sec的速度来生长500nm～1300nm程度的副Ⅲ族氮化物半导体块31f、31g。此后，温度降为920℃，然后以压力250mbar、NH3流量12000sccm的条件生长。例如，将副Ⅲ族氮化物半导体块31f、31g生长为500nm，制成如图7所示结构，使区域n具有整个表面的5％程度的面积，可显著减少结晶缺陷。另外，生长副Ⅲ族氮化物半导体块31f、31g为1300nm来制成图8所述的结构(后面会描述)，这样可阻止结晶缺陷32破开表面出来。相比较两层的生长条件，若副Ⅲ族氮化物半导体块31f、31g在相对低压高温条件下生长的话，相对于副Ⅲ族氮化物半导体块31f、31g生长后的Ⅲ族氮化物半导体31a、31b情况，呈现出对于温度相对不敏感的生长。
图8是表示根据本公开的种子层上生长Ⅲ族氮化物半导体的方法的另外一例的图，说明Ⅲ族氮化物半导体31a和Ⅲ族氮化物半导体31b达到接合的过程的另一例。向a轴方向展开的Ⅲ族氮化物半导体31b的结晶缺陷32是被Ⅲ族氮化物半导体31a阻止。相同地，随着接近接合完成的地点33，减少向c轴方向展开的Ⅲ族氮化物半导体31a的c面，最佳是形成为点接合，可有助于向a轴方向展开的Ⅲ族氮化物半导体31b和向c轴方向展开的Ⅲ族氮化物半导体31a的结合和平坦化，并阻止缺陷32的展开。
图9是表示根据本公开的Ⅲ族氮化物半导体层积体的另外一例的图，不同于图6所示的Ⅲ族氮化物半导体层积体，种子层20位于生长防止膜15和m面基板10之间。即，在形成生长防止膜15之前，种子层20提前形成。先形成半导体层的情况下，可能会有关联于图4而指出的问题，但通过限制种子层20的高度可解决此类问题。此实施例的情况下，种子层20可形成为现有的缓冲层。
图10是表示根据本公开的Ⅲ族氮化物半导体层积体的又一例的图，不同于图6所示的Ⅲ族氮化物半导体层积体，在Ⅲ族氮化物半导体31生长之前，先去除生长防止膜15。由此，没有种子层的m面基板10的区域15a可作用为生长防止区域。区域15a上没有种子层20，因此不会发生Ⅲ族氮化物半导体层31的生长。由此，Ⅲ族氮化物半导体层31从种子层20上如图6一样地生长。即，从窗口16a向c轴方向展开的Ⅲ族氮化物半导体31a向区域15a上部展开，且生长为和邻接窗口16b向a轴方向展开的Ⅲ族氮化物半导体31b一起形成空洞13(Cavity)。在生长Ⅲ族氮化物半导体层31之前，因去除了生长防止膜15，生长防止膜15上种子层20形成过程中形成多晶的情况下，也可以生长Ⅲ族氮化物半导体层31。
图11是表示根据本公开的Ⅲ族氮化物半导体层积体的又一例的图，Ⅲ族氮化物半导体层积体具备附加的生长防止膜17，附加的生长防止膜17上形成有空洞13。在种子层20上生长Ⅲ族氮化物半导体31一段时间后中断，为了露出向c轴方向展开的Ⅲ族氮化物半导体31c的面31d而再形成附加的生长防止膜17，从面31d、31d上生长Ⅲ族氮化物半导体31a和Ⅲ族氮化物半导体31b来形成空洞13。如前和如后所述，Ⅲ族氮化物半导体31c在生长防止膜15上的向c轴方向展开的区域是几乎没有缺陷的区域(参照图12)，可大幅缩小在其上面形成的Ⅲ族氮化物半导体层31的结晶缺陷。
图12是以图8的结构生长的图6的Ⅲ族氮化物半导体层积体的多个横截面图像，右侧是STEM(Scanning Transmission Electronic Microscope)图像，左侧是TEM(Transmission Electronic Microscope)图像。在STEM图像中可知道，以接合面A为准，Ⅲ族氮化物半导体31b上展开的缺陷被Ⅲ族氮化物半导体31a所阻止，而且，Ⅲ族氮化物半导体31a，即向c轴方向展开的Ⅲ族氮化物半导体上几乎没有结晶缺陷。可将此特性利用在如图11所示的Ⅲ族氮化物半导体层积体的生长中。通过TEM图像，可更清楚地看到缺陷被阻断。
图13是以图8的结构生长的图6的Ⅲ族氮化物半导体层积体的多个横截面图像，(a)是CL(Cathod Luminescence)图像，(b)是SEM(Scanning Electron Microscope)图像，(c)是光学显微镜图像。CL图像中向右侧上方倾斜的像凹槽的为缺陷，可看出其无法再展开。SEM图像上空洞(Cavity)很好地显示出，其形成为横穿基板。空洞右侧上方看起来像缺陷的是切开横截面而产生的瑕疵。在光学显微镜图像中亮的一侧是空洞，因为表面很干净可看到Ⅲ族氮化物半导体层的内部。
图16和图17是说明根据本公开的生长Ⅲ族氮化物半导体方法中的一例的图，以Ⅲ族氮化物半导体311为准，Ⅲ族氮化物半导体312是将a面方向和c面方向的生长速度弄成相近，将他们的生长速度弄成比向11-22面方向的生长速度相对更快而可使其生长。Ⅲ族氮化物半导体313的生长速度是以11-22面方向＞c面方向＞a面方向的顺序调节而可使其生长。Ⅲ族氮化物半导体314的生长速度是以11-22面方向＞a面方向＞c面方向的顺序调节而可使其生长。Ⅲ族氮化物半导体315的生长速度是以c面方向＞11-22面方向＞a面方向的顺序调节，并且将c面方向的生长速度调节成稍稍快于11-22面方向的生长速度而可使其生长。Ⅲ族氮化物半导体316的生长速度是以c面方向＞a面方向＞11-22面方向的顺序调节，并且将c面方向的生长速度调节成稍稍快于a面方向的生长速度而可使其生长。图17表示了易于平坦化的、即具有11-22面的Ⅲ族氮化物半导体312、Ⅲ族氮化物半导体315和Ⅲ族氮化物半导体316的合并过程，Ⅲ族氮化物半导体315是在合并后也剩有c面，由此，知道Ⅲ族氮化物半导体312和Ⅲ族氮化物半导体316可在较低高度下平坦化。另外，形成Ⅲ族氮化物半导体312后，根据Ⅲ族氮化物半导体315的生长方法，即，如图7所示的区域n形成为比区域m窄之后，可阻断区域n。
根据本公开的另一种Ⅲ族氮化物半导体层积体，可形成为具备空洞的Ⅲ族氮化物半导体层积体。用Ⅲ族氮化物半导体层积体制造发光二极管的情况下，这空洞可作用为用于散射光的散射面。将此空洞构成为长通道形状，可通过湿式蚀刻或利用激光来容易分离基板和Ⅲ族氮化物半导体。特别是构成如图10形状的Ⅲ族氮化物半导体层积体的情况下，通过湿式蚀刻去除生长防止膜后，也可相同地容易分离。另外分离基板而露出的面是11-22面，其是能很好进行湿式蚀刻(wet etching)的面，因此与c面垂直结构LED相比，可易于制造出粗表面。
并且，根据本公开的另一种Ⅲ族氮化物半导体层积体，可在m面基板上生长结晶性优异的Ⅲ族氮化物半导体。
根据本公开，种子层的形成，副Ⅲ族氮化物半导体块的形成，Ⅲ族氮化物半导体的形成，Ⅲ族氮化物半导体的合并，空洞的形成，减少结晶缺陷的方法和在较低高度下平坦化的方法应被理解成它们个别地构成本公开的思想。即，某人将根据本公开的形成种子层的方法替代为其他方法来体现种子层的情况下，本领域技术人员应理解根据本公开的其他技术思想可个别和/或组合的形式结合在此其他种子层中。从此观点出发，本公开是涉及如下内容：
(1)形成有生长防止膜的m面基板上，形成种子层的方法和具备此种子层的Ⅲ族氮化物半导体层积体
(2)形成有生长防止膜的m面基板上合并或平坦化Ⅲ族氮化物半导体层的方法和利用此Ⅲ族氮化物半导体层的Ⅲ族氮化物半导体层积体
(3)形成有生长防止膜的m面基板上，生长结晶缺陷减少的Ⅲ族氮化物半导体的方法和利用此Ⅲ族氮化物半导体的Ⅲ族氮化物半导体层积体
(4)形成有生长防止膜的m面基板上，生长具备空洞的Ⅲ族氮化物半导体的方法和利用此Ⅲ族氮化物半导体的Ⅲ族氮化物半导体层积体，特别是，为了达到平坦化和形成空洞而不具有太厚厚度的形状和/或具备空洞且结晶缺陷减少的形状
(5)上述方法和层积体的组合
(6)上述方法，上述层积体，利用这些组合的元件。特别是，利用pn接合的半导体元件(例：垂直结构LED，关于图1至图4涉及的现有技术已记载的半导体元件)。

Claims (13)

1.一种Ⅲ族氮化物半导体层积体，其特征在于，包含：
m面基板；
位于m面基板上且具有多个窗口的生长防止区域，所述多个窗口是用于生长Ⅲ族氮化物半导体；
至少在相当于多个窗口的区域中形成在m面基板上的种子层；和，
从种子层生长并向a轴方向和c轴方向展开并合并的Ⅲ族氮化物半导体层，所述Ⅲ族氮化物半导体层是，在一个窗口上向c轴方向展开的Ⅲ族氮化物半导体向生长防止区域上部展开并和在邻接的窗口上向a轴方向展开的Ⅲ族氮化物半导体形成空洞的Ⅲ族氮化物半导体层。
2.如权利要求1所述的Ⅲ族氮化物半导体层积体，其特征在于，生长防止区域具备生长防止膜。
3.如权利要求2所述的Ⅲ族氮化物半导体层积体，其特征在于，种子层位于生长防止区域和m面基板之间。
4.如权利要求1所述的Ⅲ族氮化物半导体层积体，其特征在于，生长防止区域是未形成种子层的m面基板区域。
5.如权利要求1所述的Ⅲ族氮化物半导体层积体，其特征在于，该Ⅲ族氮化物半导体层积体包含位于多个窗口上的附加的生长防止膜，
空洞形成在附加的生长防止膜上。
6.如权利要求1所述的Ⅲ族氮化物半导体层积体，其特征在于，向a轴方向展开的Ⅲ族氮化物半导体的a面达到合并为止减少。
7.如权利要求1所述的Ⅲ族氮化物半导体层积体，其特征在于，向a轴方向展开的Ⅲ族氮化物半导体的缺陷被向c轴方向展开的Ⅲ族氮化物半导体所阻断。
8.如权利要求1所述的Ⅲ族氮化物半导体层积体，其特征在于，向c轴方向展开的Ⅲ族氮化物半导体的c面达到合并为止减少。
9.如权利要求6所述的Ⅲ族氮化物半导体层积体，其特征在于，向c轴方向展开的Ⅲ族氮化物半导体的c面达到合并为止减少。
10.如权利要求7所述的Ⅲ族氮化物半导体层积体，其特征在于，向c轴方向展开的Ⅲ族氮化物半导体的c面达到合并为止减少。
11.如权利要求1至10中任一项所述的Ⅲ族氮化物半导体层积体，其特征在于，
在一个窗口上生长的Ⅲ族氮化物半导体和在邻接的窗口上生长的Ⅲ族氮化物半导体各自向c轴方向展开的Ⅲ族氮化物半导体的横向生长展开要比向a轴方向展开的Ⅲ族氮化物半导体的横向生长展开快，使所述Ⅲ族氮化物半导体层积体具备向生长防止区域上部生长展开的副Ⅲ族氮化物半导体块。
12.如权利要求1所述的Ⅲ族氮化物半导体层积体，其特征在于，m面基板由蓝宝石构成。
13.如权利要求9所述的Ⅲ族氮化物半导体层积体，其特征在于，合并之后，向a轴方向展开的Ⅲ族氮化物半导体的缺陷被向c轴方向展开的Ⅲ族氮化物半导体所阻断。
CN201380062428.2A 2012-11-30 2013-11-29 Ⅲ族氮化物半导体层积体 Expired - Fee Related CN104838473B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20120137860 2012-11-30
KR10-2012-0137860 2012-11-30
KR10-2013-0039355 2013-04-10
KR1020130039355A KR101504731B1 (ko) 2012-11-30 2013-04-10 3족 질화물 반도체 적층체
PCT/KR2013/011014 WO2014084667A1 (ko) 2012-11-30 2013-11-29 3족 질화물 반도체 적층체

Publications (2)

Publication Number Publication Date
CN104838473A true CN104838473A (zh) 2015-08-12
CN104838473B CN104838473B (zh) 2017-09-05

Family

ID=51125245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380062428.2A Expired - Fee Related CN104838473B (zh) 2012-11-30 2013-11-29 Ⅲ族氮化物半导体层积体

Country Status (3)

Country Link
US (1) US20160013275A1 (zh)
KR (1) KR101504731B1 (zh)
CN (1) CN104838473B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023846A1 (ja) * 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法
CN101883881A (zh) * 2008-01-29 2010-11-10 丰田合成株式会社 Ⅲ族氮化物系化合物半导体的制造方法、包括ⅲ族氮化物系化合物半导体的晶片以及ⅲ族氮化物系化合物半导体器件
KR20120116670A (ko) * 2011-04-13 2012-10-23 한국광기술원 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP3662806B2 (ja) * 2000-03-29 2005-06-22 日本電気株式会社 窒化物系半導体層の製造方法
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
US7956360B2 (en) * 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
DE602006004834D1 (de) * 2005-12-22 2009-03-05 Freiberger Compound Mat Gmbh Verfahren zum selektiven Maskieren von III-N-Schichten und zur Herstellung von selbsttragenden III-N-Schichten oder Bauelementen
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
JP2010512301A (ja) * 2006-12-12 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
JP4462289B2 (ja) * 2007-05-18 2010-05-12 ソニー株式会社 半導体層の成長方法および半導体発光素子の製造方法
CN101743618B (zh) * 2007-07-26 2012-11-21 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
JP2009065048A (ja) * 2007-09-07 2009-03-26 Rohm Co Ltd 半導体発光素子およびその製造方法
KR100972977B1 (ko) * 2007-12-14 2010-07-29 삼성엘이디 주식회사 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
JP5053893B2 (ja) * 2008-03-07 2012-10-24 住友電気工業株式会社 窒化物半導体レーザを作製する方法
US9589792B2 (en) * 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
KR101557362B1 (ko) * 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP5206985B2 (ja) 2009-05-28 2013-06-12 日立電線株式会社 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8212287B2 (en) * 2009-09-18 2012-07-03 Palo Alto Research Center Incorporated Nitride semiconductor structure and method of making same
US8445890B2 (en) * 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
DE102010011895B4 (de) * 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
US8247249B2 (en) * 2010-06-01 2012-08-21 Palo Alto Research Center Incorporated Semi-polar nitride-based light emitting structure and method of forming same
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
US8110484B1 (en) * 2010-11-19 2012-02-07 Sumitomo Electric Industries, Ltd. Conductive nitride semiconductor substrate and method for producing the same
JP5573632B2 (ja) * 2010-11-25 2014-08-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
CN103534391A (zh) 2011-03-18 2014-01-22 日本碍子株式会社 第13族金属氮化物的制造方法及用于该方法的晶种基板
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
EP2701183A4 (en) * 2011-08-09 2014-07-30 Panasonic Corp STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101883881A (zh) * 2008-01-29 2010-11-10 丰田合成株式会社 Ⅲ族氮化物系化合物半导体的制造方法、包括ⅲ族氮化物系化合物半导体的晶片以及ⅲ族氮化物系化合物半导体器件
WO2010023846A1 (ja) * 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法
KR20120116670A (ko) * 2011-04-13 2012-10-23 한국광기술원 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
US20160013275A1 (en) 2016-01-14
CN104838473B (zh) 2017-09-05
KR20140070319A (ko) 2014-06-10
KR101504731B1 (ko) 2015-03-23

Similar Documents

Publication Publication Date Title
JP3815335B2 (ja) 半導体発光素子及びその製造方法
US6967122B2 (en) Group III nitride compound semiconductor and method for manufacturing the same
US9412586B2 (en) Method for producing a template for epitaxial growth having a sapphire (0001) substrate, an initial-stage A1N layer and laterally overgrown A1XGAYN (0001) layer
US8536030B2 (en) Semipolar semiconductor crystal and method for manufacturing the same
US7291509B2 (en) Method for fabricating a plurality of semiconductor chips
JP6242688B2 (ja) 半導体装置及び製造方法
KR100972977B1 (ko) 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US20030134446A1 (en) Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001122693A (ja) 結晶成長用下地基板およびこれを用いた基板の製造方法
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
CN103262211A (zh) 使用化学剥离方法的iii族氮化物基板的制备方法
JP2016500915A (ja) オプトエレクトロニクス素子、およびオプトエレクトロニクス素子の製造方法
CN116783335A (zh) 半导体基板、半导体器件、电子设备
JP4385504B2 (ja) 窒化物半導体基板及びその製造方法
JP2001345281A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
CN104838473A (zh) Ⅲ族氮化物半导体层积体
KR20140131891A (ko) 3족 질화물 반도체 적층체
JP2006114548A (ja) 窒化ガリウム系ダイオード装置のバッファ層構造
KR101504732B1 (ko) 3족 질화물 반도체 적층체 및 이를 제조하는 방법
KR101389462B1 (ko) 3족 질화물 반도체 소자
WO2014084667A1 (ko) 3족 질화물 반도체 적층체
CN117321257A (zh) 半导体基板和其制造方法以及制造装置、GaN系晶体、半导体器件、电子设备
JP2009040664A (ja) 半導体基板およびその製造方法
KR20150068345A (ko) 3족 질화물 반도체 적층체

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170905

Termination date: 20191129

CF01 Termination of patent right due to non-payment of annual fee