KR101389462B1 - 3족 질화물 반도체 소자 - Google Patents
3족 질화물 반도체 소자 Download PDFInfo
- Publication number
- KR101389462B1 KR101389462B1 KR1020130039359A KR20130039359A KR101389462B1 KR 101389462 B1 KR101389462 B1 KR 101389462B1 KR 1020130039359 A KR1020130039359 A KR 1020130039359A KR 20130039359 A KR20130039359 A KR 20130039359A KR 101389462 B1 KR101389462 B1 KR 101389462B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- group iii
- iii nitride
- semiconductor layer
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 288
- 150000004767 nitrides Chemical class 0.000 claims abstract description 252
- 238000001039 wet etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 45
- 229910052594 sapphire Inorganic materials 0.000 claims description 17
- 239000010980 sapphire Substances 0.000 claims description 17
- 238000000149 argon plasma sintering Methods 0.000 claims description 10
- 230000006798 recombination Effects 0.000 claims description 5
- 238000005215 recombination Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 description 28
- 230000007547 defect Effects 0.000 description 20
- 239000013078 crystal Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004581 coalescence Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000000851 scanning transmission electron micrograph Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 개시는 상부에 p형 3족 질화물 반도체층을 구비하며, p형 3족 질화물 반도체층의 상면은 (11-22)면이고, 이 (11-22)면이 습식 식각되어 형성된 광 산란면을 구비하며, 하부에 성장시 형성되는 공동(Cavtity)에 의한 요철을 구비하고, 요철과 p형 3족 질화물 반도체층 사이에 n형 질화물 반도체층을 구비하는 복수의 3족 질화물 반도체층; 그리고, p형 질화물 반도체층에 전기적으로 연결되는 제1 전극; 그리고, n형 질화물 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 소자에 관한 것이다.
Description
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 소자에 관한 것으로, 특히 광 산란면을 구비하는 3족 질화물 반도체 소자에 관한 것이다.
여기서, 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 의미하며, 3족 질화물 반도체는 발광다이오드와 같은 발광소자의 제조 및 포토다이오드와 같은 수광소자의 제조에 이용될 수 있으며, 광소자 이외에도, 다이오드, 트랜지스터와 전기 소자의 제조 등 다양한 분야에 적용될 수 있다. 3족 질화물 반도체 소자는 발광소자와 수광소자를 포함한다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 공개특허공보 제2003-0057444호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500)을 포함한다. 기판(100)에는 돌기(110)가 형성되어 있으며, 돌기(110)는 기판(100) 위에 성장되는 3족 질화물 반도체층(300,400,500)의 결정질(Growth Quality)을 향상시키는 한편, 활성층(400)에서 생성되는 빛을 발광소자 외부로 방출하는 효율을 향상시키는 산란면으로 기능한다.
도 2 및 도 3은 국제 공개특허공보 제2010-110608호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500)을 포함한다. 기판(100)에는 돌기(120)가 형성되어 있으며, 돌기(120)의 상면에서 3족 질화물 반도체층(300,400,500)을 성장시킴으로써, 공동(130; Cavity)을 형성하였다. 공동(130; 공기의 굴절률은 1임)을 이용함으로써, 3족 질화물 반도체층(300,400,500)과 기판(100; 사파이어 기판의 경우에 대략 1.7) 사이의 산란면을 이용하는 경우에 비해 산란의 효과를 높이고자 하는 기술이다. 그러나, 도 3에 도시된 바와 같이, 돌기(120) 위에서 실제 성장된 3족 질화물 반도체층(300,400,500)은 기대와 달리, 아주 작은 곡률을 가지는 산란면(131)을 형성시키는데 그친다. 한편, 이렇게 형성된 공동(130)을 산란면으로 이용하는 외에, 기판(100)과 3족 질화물 반도체층(300,400,500)의 습식 식각에 의한 분리시 식각액이 투입되는 채널로서 이용하거나, 레이저에 의한 분리(Laser Lift-off)시 레이저에 의한 분리면을 감소시키고, 레이저 분리시 발생하는 가스의 이동통로로 사용함으로써 3족 질화물 반도체층(300,400,500)이 받는 충격을 줄일 수 있다.
도 4는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 c면 사파이어 기판(100), c면 사파이어 기판(100) 위에 미리 형성된 3족 질화물 반도체 템플릿(210), 3족 질화물 반도체 템플릿(210) 위에 형성된 SiO2로 된 성장 방지막(150), 그리고, 그 위에 선택 성장된(selectively grown) 3족 질화물 반도체층(310)을 포함한다. 3족 질화물 반도체 템플릿(210)은 종래에 c면 사파이어 기판(100)에 3족 질화물 반도체를 성장하는 방법에 의해 형성된다. 즉, 550℃ 부근의 성장온도와 수소 분위기에서, 씨앗층을 형성한 다음, 1050℃의 성장온도에서 GaN을 성장하는 방법에 의해 1~3um의 두께로 형성된다. 도면 부호 180은 결함(Defecsts)을 나타내며, 성장 방지막(150) 아래의 결함의 전개가 차단됨으로써, 전체적으로 결정성의 향상을 가져오게 된다. 그러나 이러한 방법은 성장 방지막(150)의 형성 이전에 3족 질화물 반도체 템플릿(210)의 성장을 필요로 하며, 3족 질화물 반도체 템플릿(210)과 c면 사파이어 기판(100) 간의 격자 상수 및 열팽창 계수 차이로 인한 기판 휨 현상(Bowing)을 가져온다. 이 기판 휨 현상은 이후 성장 방지막(150) 형성에 요구되는 포토리소그라피(Photolithography) 공정을 방해하며, 통상 2인치, 4인치, 6인치, 8인치의 직경을 가지는 c면 사파이어 기판(100) 위에서의 상기 공정의 균일한 진행을 어렵게 하는 문제점이 있다. m면 기판 위에서의 이러한 시도로 P. de Mierry 등의 논문(Improved semipolar (11-22) GaN quality using asymmetric lateral epitaxy, Applied Physics Letters 94, 191903 (2009))이 있다.
도 5는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 c면 사파이어 기판(100), c면 사파이어 기판(100) 위에 형성된 SiO2로 된 성장 방지막(150), 그리고, 그 위에 선택 성장된(selectively grown) 3족 질화물 반도체층(310)을 포함한다. 1050℃ 정도에서 성장되는 3족 질화물 반도체층(310)은 c면 사파이어 기판(100) 및 성장 방지막(150) 위에서 성장이 불가능하므로, 도 4의 3족 질화물 반도체 템플릿(210)에서와 마찬가지로 550℃의 성장온도에서 먼저 씨앗층(200; 통상 버퍼층이라고도 불린다.)을 형성해야 한다. 그러나, 이렇게 실제 3족 질화물 반도체의 성장 온도(GaN의 경우에 통상 1000℃ 이상)보다 많이 낮은 온도에서 씨앗층(200)을 형성하면, 성장 방지막(150) 위에도 씨앗층(200)을 이루는 물질(주로, GaN)의 다결정이 형성되어, 결정성이 우수한 3족 질화물 반도체층(310)의 형성이 어렵게 되는 문제점이 있다.
도 18은 종래의 3족 질화물 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 n형 3족 질화물 반도체층(300; 예: n형 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/GaN 다중양자우물 구조), p형 3족 질화물 반도체층(500; 예: p형 GaN)이 순차로 증착되어 있으며, 여기에 n형 3족 질화물 반도체층(300)으로 빛을 반사시키기 위한 금속 반사막(910)이 형성되어 있고, 지지 기판(930) 측에 전극(940)이 형성되어 있다. 금속 반사막(910)과 지지 기판(930)은 웨이퍼 본딩층(920)에 의해 결합된다. 바람직하게는 오믹 접촉과 전류 확산을 위해 전류 확산 전극(700; 예: ITO)이 구비되어 있다. 레이저 리프트-오프 등의 방법으로 기판이 제거된 n형 3족 질화물 반도체층(300)에는 식각을 통해 빛을 산란시키는 거친 표면(301)이 형성되어 있고, 그 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
상용 수직 구조 칩은 주로 c면 기판(예: c면 사파이어 기판) 위에서 성장되며, n형 3족 질화물 반도체층(300; 예: n형 GaN), 활성층(400; 예: InGaN/GaN 다중양자우물 구조), p형 3족 질화물 반도체층(500; 예: p형 GaN)의 순으로 성장된다. 따라서 기판이 제거된 측에 n형 3족 질화물 반도체층(300; 예: n형 GaN)이 위치하게 되며, n형 3족 질화물 반도체층(300; 예: n형 GaN)에는 습식 식각에 의해 거친 표면(301)의 형성이 가능하다. 그러나, c면 기판 위에 성장된 p형 3족 질화물 반도체층(500; 예: p형 GaN)은 습식 식각이 쉽지 않은 것으로 알려져 있다. 한편, p형 3족 질화물 반도체층(500; 예: p형 GaN)을 건식 식각하는 경우에, 그 아래에 놓이는 활성층(400; 예: InGaN/GaN 다중양자우물 구조)이 손상될 우려가 있다.
도 19는 미국 등록특허공보 제6,441,403호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 버퍼층(200), n형 3족 질화물 반도체층(300), 활성층(400), p형 3족 질화물 반도체층(500), 전극(800) 및 전극(900)을 포함한다. p형 3족 질화물 반도체층(500)에는 거친 표면(301)이 형성되어 있으며, 거친 표면(301)은 p형 3족 질화물 반도체층(500)의 성장 동안에, 성장 조건을 조절함으로써 형성될 수 있다. p형 도펀트로는 주로 Mg, Zn가 이용된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 상부에 p형 3족 질화물 반도체층을 구비하며, p형 3족 질화물 반도체층의 상면은 (11-22)면이고, 이 (11-22)면이 습식 식각되어 형성된 광 산란면을 구비하며, 하부에 성장시 형성되는 공동(Cavtity)에 의한 요철을 구비하고, 요철과 p형 3족 질화물 반도체층 사이에 n형 질화물 반도체층을 구비하는 복수의 3족 질화물 반도체층; 그리고, p형 질화물 반도체층에 전기적으로 연결되는 제1 전극; 그리고, n형 질화물 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 공개특허공보 제2003-0057444호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2 및 도 3은 국제 공개특허공보 제2010-110608호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 일 예를 나타내는 도면,
도 5는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 일 예를 나타내는 도면,
도 8은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 3족 질화물 반도체 적층체의 다른 예를 나타내는 도면,
도 10은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 11은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 12는 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들,
도 13은 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들,
도 14는 낮은 온도에서 성장된 씨앗층 및 수소 분위기에서 성장된 씨앗층을 나타내는 사진,
도 15는 본 개시에 따라 성장된 씨앗층을 나타내는 사진,
도 16 및 도 17은 본 개시에 따른 3족 질화물 반도체를 성장시키는 방법의 일 예를 설명하는 도면,
도 18은 종래의 3족 질화물 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 19는 미국 등록특허공보 제6,441,403호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 20은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 22 및 도 23은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 24는 본 개시에 따른 3족 질화물 반도체 소자의 또 다른 예를 나타내는 도면,
도 25는 본 개시에 따라 수직 구조형 3족 질화물 반도체 발광소자를 제조하는 과정의 일 예를 나타내는 도면,
도 26은 도 25에 도시된 방법에 따라 제조된 3족 질화물 반도체 소자의 일 예를 나타내는 도면,
도 27은 도 22 및 도 26에 도시된 방법에 따라 제조된 3족 질화물 반도체 소자의 일 예를 나타내는 도면.
도 2 및 도 3은 국제 공개특허공보 제2010-110608호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 일 예를 나타내는 도면,
도 5는 미국 공개특허공보 제2005-0156175호에 제시된 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 일 예를 나타내는 도면,
도 8은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 3족 질화물 반도체 적층체의 다른 예를 나타내는 도면,
도 10은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 11은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 12는 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들,
도 13은 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들,
도 14는 낮은 온도에서 성장된 씨앗층 및 수소 분위기에서 성장된 씨앗층을 나타내는 사진,
도 15는 본 개시에 따라 성장된 씨앗층을 나타내는 사진,
도 16 및 도 17은 본 개시에 따른 3족 질화물 반도체를 성장시키는 방법의 일 예를 설명하는 도면,
도 18은 종래의 3족 질화물 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 19는 미국 등록특허공보 제6,441,403호에 제시된 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 20은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 22 및 도 23은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 24는 본 개시에 따른 3족 질화물 반도체 소자의 또 다른 예를 나타내는 도면,
도 25는 본 개시에 따라 수직 구조형 3족 질화물 반도체 발광소자를 제조하는 과정의 일 예를 나타내는 도면,
도 26은 도 25에 도시된 방법에 따라 제조된 3족 질화물 반도체 소자의 일 예를 나타내는 도면,
도 27은 도 22 및 도 26에 도시된 방법에 따라 제조된 3족 질화물 반도체 소자의 일 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 m면 기판(10), m면 기판(10) 위에 위치하며, 3족 질화물 반도체의 성장을 위한 복수의 윈도우(16a,16b)를 가지는 성장 방지막(15), 복수의 윈도우(16a,16b)에 해당하는 영역에서 m면 기판(10) 상에 형성되는 씨앗층(20) 그리고, 씨앗층(20)으로부터 성장되며, a축 방향과 c축 방향으로 전개되어 합체(coalescence)되는 3족 질화물 반도체층(31)으로서, 하나의 윈도우(16a)에서 c축 방향으로 전개되는 3족 질화물 반도체(31a)가 성장 방지막(15) 위로 전개되어 이웃한 윈도우(16b)에서 a축 방향으로 전개되는 3족 질화물 반도체(31b)와 공동(13; Cavity)을 형성하는 3족 질화물 반도체층(31)을 포함한다.
m면 기판(10)의 대표적인 물질은 육방정계인 사파이어이며, c면을 (0001)로 할 때, m면은 (1-100)이며, a면은 (11-20)이다. 여기서 a축은 a면에 수직한 축으로 정의하고, c축은 c면에 수직한 축으로 정의한다. 바람직하게는 정확한 m면 기판(10)이 사용되지만, m면으로부터 약간 off된 각으로 잘려진 기판이 사용될 수 있으며, 여기서 이들을 통칭하여 m면 기판(10)이라 한다. 사파이어 이외에도, 3족 질화물 반도체(예: GaN, InGaN, AlGaN, InN, AlN, InGaAlN)의 성장이 가능하고, m면을 가지는 물질이라면 사용이 가능하다. 3족 질화물 반도체는 Si, Mg과 같은 물질이 도핑될 수 있다.
성장 방지막(15)으로는 SiO2가 주로 사용되지만, SiNx, TiO2가 사용되어도 좋고, 이외에도 3족 질화물 반도체의 성장을 방지하는 물질이라면, 어떠한 물질이 사용되어도 좋다. 또한 성장 방지막(15)을 SiO2/TiO2의 DBR 구조로 형성하는 것도 가능하다. 예를 들어, 100nm~300nm 두께의 SiO2 막이 사용될 수 있다. 성장 방지막(15)은 m면 사파이어 기판의 a면 방향으로 스트라이프(stripe)로 형성될 수 있으며, 성장 방지막(15)과 윈도우(16a)와의 간격은 적절히 조절될 수 있다. 본 발명자들은 성장 방지막(15)과 윈도우(16a)의 간격을 17:1, 16:2, 13:1, 14:2, 7:3, 6:2 의 마스크(단위는 um)를 사용하여 실험해 보았으며, 성장 방지막(15)이 가장 넓은 17um의 경우에도 3족 질화물 반도체층(31; GaN)의 평탄화가 7um이하에서 이루어졌다(즉, 공동(13)의 높이가 7um이하가 된다.). 따라서 본 개시에 따른 3족 질화물 반도체 성장 방법에 의하면, 지나친 높이(예를 들어, 10um) 이전에 3족 질화물 반도체층(31)을 평탄화할 수 있게 된다.
씨앗층(20; 예: GaN)은 종래 500℃ 부근(예: 550℃)에서 형성되는 GaN 버퍼층과 달리, 650℃이상의 높은 온도, 바람직하게는 800℃이상의 온도에서 형성되며, 1150℃이상의 온도에서는 일반적으로 잘 형성되지 않는다. 800℃이상의 온도에서 더 좋은 씨앗층(20)의 형성이 가능하지만, 이후 더 높은 온도에서 성장되는 3족 질화물 반도체층(31)에 대한 성장 조건으로의 빠른 이동을 위해, 900℃이상의 온도에서 성장할 수 있으며, 이러한 관점에서 900℃이상의 온도에서 성장하는 것이 바람직하다. 그리고, 캐리어 가스로서 종래 사용되던 H2가 아니라 N2가 사용된다. 앞에서 지적하였듯이, 종래의 버퍼층과 같은 방식을 사용하면, 성장 방지막(15) 위에 다결정이 형성되어, 결정성이 좋은 3족 질화물 반도체층(31)을 얻는데 어려움이 생긴다. 따라서, 본 실시예의 씨앗층(20)은 종래 3족 질화물 반도체층의 성장에 사용되던 버퍼층과는 형성의 개념을 달리한다는 것을 알 수 있다. 도 14는 낮은 온도에서 성장된 씨앗층 및 수소 분위기에서 성장된 씨앗층을 나타내는 사진으로서, (a)에 도시된 바와 같이 낮은 온도에서 성장된 경우에, 다결정이 성장 방지막까지도 덮게 되고, (b)에 도시된 바와 같이 높은 온도로 수소 분위기에서 성장된 경우에, 성장이 잘 되지 않으며, 일부 아주 큰 핵들이 형성된다. 도 15는 본 개시에 따라 성장된 씨앗층을 나타내는 사진으로, 윈도우(16a)에만 씨앗층(20)이 형성되어 있음을 알 수 있다. 씨앗층(20)의 성장은 좁은 윈도우(16a) 영역에서 이루어지므로, 성장 막지막(15)이 없는 상태의 성장 조건을 사용하면, 윈도우(16a)에 지나치게 빠르게 씨앗층(20)이 형성될 수 있으므로, 윈도우(16a)의 크기에 맞추어 성장 속도를 조절할 필요가 있다. 씨앗층(20)은 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물 반도체, 바람직하게는 GaN으로 이루어진다. 도 15에서 씨앗층(20)의 성장 조건은 다음과 같았다. m면 사파이어 기판을 유기세정한 후 SiO2를 PECVD법으로 증착한 후, MOCVD를 이용하여 성장하였다. MOCVD 반응기 내의 분위기 기체를 N2로 한 후 450℃부터 NH3 유량을 8000sccm(Standard Cubic Cm per Min.)로 하여 반응기에 주입하였고, 1050℃까지 승온하였다. 이는 사파이어 표면의 질화 처리를 위해서였다. 1050℃에서 TMGa를 이용하여 GaN 핵을 0.5nm/sec의 속도로 성장시켰다. 이때 반응기의 압력은 100mbar로 하였다.
도 7은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 일 예를 나타내는 도면으로서, 3족 질화물 반도체(31a)와 3족 질화물 반도체(31b)가 접합에 이르기까지의 과정의 일 예를 설명한다. 도 7의 좌측에서와 같이, m면 기판(10)의 씨앗층(20)에서 성장되는 3족 질화물 반도체(31e)는 시계 방향으로, c면, a면, 그리고 -c면을 가지면서 성장될 수 있다. 성장 조건에 따라, 어느 면을 넓게 하거나, 어느 면을 생략하거나 할 수 있지만, 기본적으로 a축 방향으로의 횡방향 전개는 c축 방향으로의 횡방향 전개에 비해 상대적으로 억제된다. 그리고 가운데 그림에 나타낸 바와 같이, 결정 결함(32; 정확히는 적층 결함(stacking faults))은 a축 방향으로 전개된다. 따라서, 윈도우(16a)에서 성장되는 3족 질화물 반도체(31a)와 이웃한 윈도우(16b)에서 성장되는 3족 질화물 반도체(31b)가 접합되는 지점(33)에 이르기까지 a축 방향으로 전개되어 결정 결함(32)이 형성되는 영역(n)을 c축 방향으로 전개되어 결정 결함(32)이 형성되지 않은 영역(m)에 비해 좁게 형성함으로써, 3족 질화물 반도체(31a,31b) 전체에 있어서 결정 결함을 줄일 수 있게 된다. 접합을 위해, a축 방향으로 전개되는 3족 질화물 반도체(31a,31b)의 a면은 점점 감소되며, 최적으로는 점 접합을 이루게 된다. 또한 접합되는 지점(33)에 이르기까지, c축 방향으로 전개되는 3족 질화물 반도체(31a)의 c면을 감소시킴으로써, 최적으로는 점 접합이 되게 함으로써, a축 방향으로 전개되는 3족 질화물 반도체(31b)와 c축 방향으로 전개되는 3족 질화물 반도체(31a)의 접합 내지는 평탄화를 돕는다. 접합되는 지점(33)에서, 3족 질화물 반도체(31b)의 -c면과 3족 질화물 반도체(31a)의 c면이 만나게 되면, 이들의 접합이 쉽지 않거나, 접합되지 않고, 평행하게 성장이 이루어진다. 바람직하게는 3족 질화물 반도체(31a,31b)는, c축 방향으로 전개되는 3족 질화물 반도체의 횡방향 성장전개가 a축 방향으로 전개되는 3족 질화물 반도체의 횡방향 성장전개보다 빨라 성장 방지 영역 위로 성장전개된 서브 3족 질화물 반도체 덩어리(31f,31g) 및/또는 a면과 c면이 모두 살아있는 서브 3족 질화물 반도체 덩어리(31f,31g)를 미리 형성한 다음에 성장된다. 성장의 초기부터 역사다리꼴 형태의 3족 질화물 반도체를 만드는 경우에, 접합되는 지점(33)에 이르기까지 지나치게 반도체의 높이가 높아질 수 있기 때문에, 미리 성장 방지막(15)에 전개된 서브 3족 질화물 반도체 덩어리(31f,31g)를 만들어 두는 것이 좋다. 또한 역사다리꼴로 3족 질화물 반도체(31a,31b)를 접합시키는 것이 쉽지 만은 않으므로, 이러한 형태를 만들기 위한 예비 형태로서, 서브 3족 질화물 반도체 덩어리(31f,31g)를 미리 만들어 두는 것이 바람직하다. 전술한 바와 같이, 본 개시에 따른 3족 질화물 반도체의 성장 방법에 의하면, 성장 방지막(15)과 윈도우(16a)의 폭을 17:1로 한 경우에도, 3족 질화물 반도체층(31)를 두께 7um이하에서 합체(coalescence)할 수 있으며, 여기에서 서브 3족 질화물 반도체 덩어리(31f,31g)는 이를 달성하는 유용한 도구의 하나이다. 씨앗층(20)을 성장시킨 후, 분위기 기체를 수소로 바꾼다. 그 후 NH3는 4000sccm, 압력은 100mbar, 온도는 1050℃, 성장속도는 0.6nm/sec의 속도로 500nm~1300nm정도의 서브 3족 질화물 반도체 덩어리(31f,31g)를 성장시킨다. 이후, 온도를 920℃로 낮춘 후 압력은 250mbar, NH3는 12,000sccm으로 하여 성장시켰다. 예를 들어, 서브 3족 질화물 반도체 덩어리(31f,31g)를 500nm 성장시킴으로써, 도 7에서와 같은 구조를 만들고, 영역(n)이 전체 표면의 5% 정도만을 갖게 함으로써, 결정 결함(32)을 현저히 줄일 수 있게 된다. 또한 서브 3족 질화물 반도체 덩어리(31f,31g)를 1300nm 성장시킴으로써, 후술할 도 8에서와 같은 구조를 만들고, 결정 결함(32)이 표면을 뚫고 나오지 못하게 차단할 수 있게 된다. 두 층의 성장 조건을 상대적으로 비교해 보면, 서브 3족 질화물 반도체 덩어리(31f,31g)가 상대적으로 낮은 압력과 높은 온도에서 성장되면, 서브 3족 질화물 반도체 덩어리(31f,31g) 성장 후의 3족 질화물 반도체(31a,31b)의 경우에 온도에 대해 상대적으로 덜 민감한 성장을 보였다.
도 8은 본 개시에 따라 씨앗층 위에 3족 질화물 반도체를 성장하는 방법의 다른 예를 나타내는 도면으로서, 3족 질화물 반도체(31a)와 3족 질화물 반도체(31b)가 접합에 이르기까지의 과정의 다른 예를 설명한다. a축 방향으로 전개되는 3족 질화물 반도체(31b)의 결정 결함(32)은 3족 질화물 반도체(31a)에 의해 차단된다. 마찬가지로, 접합이 완료되는 지점(33)에 이르기까지, c축 방향으로 전개되는 3족 질화물 반도체(31a)의 c면을 감소시킴으로써, 최적으로는 점 접합이 되게 함으로써, a축 방향으로 전개되는 3족 질화물 반도체(31b)와 c축 방향으로 전개되는 3족 질화물 반도체(31a)의 접합 내지는 평탄화를 도우며, 결함(32)의 전개를 막는다.
도 9는 본 개시에 따른 3족 질화물 반도체 적층체의 다른 예를 나타내는 도면으로서, 도 6에 도시된 3족 질화물 반도체 적층체와 달리, 씨앗층(20)이 성장 방지막(15)과 m면 기판(10) 사이에 위치한다. 즉, 성장 방지막(15)을 형성하기에 앞서, 씨앗층(20)이 먼저 형성되어 있다. 반도체층을 먼저 형성하는 경우에, 도 4와 관련하여 지적된 문제점을 가질 수 있지만, 씨앗층(20)의 높이를 제한함으로써, 이러한 문제점을 해소하는 것이 가능하다. 이 실시예의 경우에, 씨앗층(20)은 종래의 버퍼층으로 형성하는 것도 가능하다.
도 10은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 도 6에 도시된 3족 질화물 반도체 적층체와 달리, 3족 질화물 반도체(31)의 성장에 앞서, 성장 방지막(15)이 제거된다. 따라서, 씨앗층(20)이 형성되지 않은 m면 기판(10)의 영역(15a)이 성장 방지 영역으로 기능한다. 영역(15a)에는 씨앗층(20)이 없어 3족 질화물 반도체층(31)의 성장이 일어나지 않는다. 따라서 씨앗층(20)으로부터 3족 질화물 반도체층(31)이 도 6에서와 마찬가지로 성장된다. 즉, 윈도우(16a)에서 c축 방향으로 전개되는 3족 질화물 반도체(31a)가 영역(15a) 위로 전개되어 이웃한 윈도우(16b)에서 a축 방향으로 전개되는 3족 질화물 반도체(31b)와 공동(13; Cavity)을 형성하면서 성장된다. 3족 질화물 반도체층(31)의 성장에 앞서, 성장 방지막(15)이 제거되므로, 성장 방지막(15)에 씨앗층(20)의 형성 과정에서 다결정이 형성되는 경우에라도, 문제없이 3족 질화물 반도체층(31)을 성장하는 것이 가능해진다.
*도 11은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 추가의 성장 방지막(17)을 구비하며, 추가의 성장 방지막(17) 위에 공동(13)이 형성되어 있다. 씨앗층(20) 위에 3족 질화물 반도체(31c)를 성장시키다 중단하고, 다시 c축 방향으로 전개된 3족 질화물 반도체(31c)의 면(31d)이 노출되도록 추가의 성장 방지막(17)을 형성한 후, 면(31d,31d)으로부터 3족 질화물 반도체(31a)와 3족 질화물 반도체(31b)를 성장시켜 공동(13)을 형성한다. 전술 및 후술하는 바와 같이, 3족 질화물 반도체(31c)가 성장 방지막(15) 위에서 c축 방향으로 전개된 영역은 결함이 거의 없는 영역이므로(도 12 참조), 그 위에서 형성된 3족 질화물 반도체층(31)의 결정 결함을 크게 축소시킬 수 있게 된다.
도 12는 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들로서, 우측은 STEM(Scanning Transmission Electronic Microscope) 이미지이며, 좌측은 TEM(Transmission Electronic Microscope) 이미지이다. STEM 이미지에서, 접합면(A)을 기준으로, 3족 질화물 반도체(31b)에서 전개된 결함이 3족 질화물 반도체(31a)에 의해 막혀 있는 것을 알 수 있는 한편, 3족 질화물 반도체(31a), 즉 c축 방향으로 전개된 3족 질화물 반도체에는 결정 결함이 거의 없음을 알 수 있다. 이러한 특성을 도 11에 도시된 3족 질화물 반도체 적층체의 성장에 이용할 수 있다. TEM 이미지를 통해, 결함의 차단을 더 잘 볼 수 있다.
도 13은 도 8의 구조로 성장된 도 6의 3족 질화물 반도체 적층체의 단면 이미지들로서, (a)는 CL(Cathod Luminescence) 이미지이며, (b)는 SEM(Scanning Electron Microscope) 이미지이고, (c)는 광학현미경 이미지이다. CL 이미지에서 우측 상방으로 기울어진 홈으로 보이는 것이 결함이며, 더 이상 전개되지 못하는 것을 볼 수 있다. SEM 이미지에 공동(Cavity)이 잘 나타나 있으며, 기판을 가로질러 형성된다. 공동 우측 상방에 결함처럼 보이는 것은 단면을 자르면서 생긴 흠집이다. 광학현미경 이미지에서 밝은 쪽이 공동이며, 표면이 깨끗해서 3족 질화물 반도체층 내부가 보인다.
도 16 및 도 17은 본 개시에 따라 3족 질화물 반도체를 성장시키는 방법의 일 예를 설명하는 도면으로서, 3족 질화물 반도체(311)를 기준으로 할 때, 3족 질화물 반도체(312)는 a면 방향 및 c면 방향의 성장 속도를 비슷하게 하고, 이들의 성장 속도를 (11-22)면 방향의 성장 속도보다 상대적으로 빠르게 함으로써 성장이 가능하다. 3족 질화물 반도체(313)는 (11-22)면 방향 > c면 방향 > a면 방향의 순으로 성장 속도를 조절함으로써 성장이 가능하다. 3족 질화물 반도체(314)는 (11-22)면 방향 > a면 방향 > c면 방향의 순으로 성장 속도를 조절함으로써 성장이 가능하다. 3족 질화물 반도체(315)는 c면 방향 > (11-22)면 방향 > a면 방향의 순으로 성장 속도를 조절하되, c면 방향의 성장 속도를 (11-22)면 방향의 성장 속도보다 약간 빠르게 조절함으로써 성장이 가능하다. 3족 질화물 반도체(316)는 c면 방향 > a면 방향 > (11-22)면 방향 순으로 조절하되, c면 방향의 성장 속도를 a면 방향의 성장 속도보다 약간 빠르게 조절함으로써 성장이 가능하다. 도 17은 평탄화가 용이한, 즉 (11-22)면을 가지는 3족 질화물 반도체(312), 3족 질화물 반도체(315), 3족 질화물 반도체(316)의 합체 과정을 나타내며, 3족 질화물 반도체(315)의 경우에는, 합체 후에도 c면이 남게 되며, 따라서, 3족 질화물 반도체(312)와 3족 질화물 반도체(316)가 낮은 높이에서 평탄화가 가능함을 알 수 있다. 또한 3족 질화물 반도체(312)을 형성한 다음, 3족 질화물 반도체(315)를 성장하는 방법에 의해, 즉, 도 7에 도시된 영역(n)을 영역(m)보다 좁게 형성한 다음, 영역(n)을 차단하는 것도 가능하다.
도 20은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 3족 질화물 반도체층(31) 위에, n형 3족 질화물 반도체층(30: n형 GaN, Si-doped GaN), 활성층(40; InGaN/GaN 다중양자우물 구조), p형 3족 질화물 반도체층(50; p형 GaN, Mg-doped GaN)이 구비되어 있다. 이러한 3족 질화물 반도체 적층체는 칩 공정을 거쳐 발광소자(LED, LED) 또는 수광소자(Photo Diode) 등으로 제조될 수 있다. 3족 질화물 반도체층(31)에는 필요에 따라 도핑을 할 수 있다. n형 3족 질화물 반도체층(30) 및 p형 3족 질화물 반도체층(50)이 여러 층으로 구성될 수 있음은 물론이며, AlGaN, GaN, InGaN 등의 물질이 사용될 수 있다.
도 21은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 n측 전극(80)이 형성되어 있으며, p형 3족 질화물 반도체층(50) 위에 p측 전극(90)이 형성되어 있다. n측 전극(80)과 p측 전극(90)은 본딩 패드로서 기능한다. 추가적으로, n측 전극(80)과 p측 전극(90)으로부터 뻗어 있는 가지 전극이 더 구비될 수 있다. 바람직하게는 p형 3족 질화물 반도체층(50)과 p측 전극(90) 사이에 전류 확산을 위한 전류 확산 전극(70; 예: ITO)이 구비된다. 한편, 전류 확산 전극(70)을 불투명의 금속으로 형성함으로써, 활성층(40)에서 생성된 빛이 기판(10) 측으로 방출되는 소위 플립 칩을 구성하는 것도 가능하다. 일반적이지 않지만, n형 3족 질화물 반도체층(30)과 p형 3족 질화물 반도체층(50)은 그 위치가 바뀔 수 있다.
도 22 및 도 23은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, p형 3족 질화물 반도체층(50)에 거친 표면(31)이 형성되어 있다. m면 기판(10)에 형성된 p형 3족 질화물 반도체층(50)의 상면은 (11-22)면이며, 이 면은 KOH와 같은 습식 식각용 용액에 의해 쉽게 에칭되어, 거친 표면(31)을 형성한다. 도 23에 이렇게 에칭되어 형성된 거친 표면의 일 예를 나타내었다. 예를 들어, 다음과 같은 식각 조건이 사용될 수 있다. 4-M KOH 용액을 Photoenhanced Chemical(PEC) wet etching 방법으로 60℃에서 자외선을 조사하며 1분간 진행하였다. 이러한 습식 식각은 일반적으로 수직형 LED에서 n-GaN roughening 방법과 크게 다르지 않다.
도 24는 본 개시에 따른 3족 질화물 반도체 소자의 또 다른 예를 나타내는 도면으로서, 도 22에 도시된 거친 표면(51)이 적용된 3족 질화물 반도체 소자가 제시되어 있다. 3족 질화물 반도체 소자는 3족 질화물 반도체 발광소자와 3족 질화물 반도체 수광소자를 포함한다. 필요에 따라, 전류 확산 전극(70)으로 투광성 물질(예: ITO, Ni/Au) 또는 불투명 금속(예: Ag, Al)이 구비된다. 3족 질화물 반도체층(31) 하부의 구조는 도 6에 한하지 않으며, 도 9 내지 도 11에 제시된 구조가 도입될 수 있음은 물론이다.
도 25는 본 개시에 따라 수직 구조형 3족 질화물 반도체 발광소자를 제조하는 과정의 일 예를 나타내는 도면으로서, p형 3족 질화물 반도체층(50) 측에 지지 기판(93)이 결합되어 있다. 이 결합에 웨이퍼 본딩법이 이용되는 경우에, 웨이퍼 본딩층(92)이 구비된다. 또한 지지 기판(93)은 증착을 통해 형성되는 것도 가능하다. 지지 기판(93)이 투광성 물질(예: Al2O3, GaN)로 이루어지는 경우에 웨이퍼 본딩층(92)도 투광성 물질로 형성될 수 있다. 필요에 따라, 전류 확산 전극(70)과 금속 반사막(91)이 구비될 수 있다. 이후, 기판(10)을 제거하는 공정에서, 기판(10)은 레이저 리프트-오프 또는 습식 식각에 의해 3족 질화물 반도체층(31) 측과 분리된다. 이 때, 공동(13)에 의해 이미 기판(10)과 3족 질화물 반도체층(31)은 일부만 접촉하고 있으므로, 공동(13)은 기판(10)과 3족 질화물 반도체층(31)의 분리를 용이하게 한다. 또한 공동(13)은 성장 방지막(15) 제거 및/또는 기판(10)의 분리에 있어서 용액들의 통로로 기능한다.
도 26은 도 25에 도시된 방법에 따라 제조된 3족 질화물 반도체 소자의 일 예를 나타내는 도면으로서, 도 25의 기판(10)이 제거되고 공동(13)에 의해 거친 표면, 요철 내지는 광 산란면이 형성되어 있고, 그 위에 전극(80)이 형성되어 있다. 3족 질화물 반도체 소자가 발광 다이오드인 경우에, 활성층(40)은 전자와 정공의 재결합을 이용해 빛을 생성하며, 3족 질화물 반도체 소자가 수광 소자인 경우에, 활성층(40)은 빛을 전류로 전환하는 층으로 기능한다.
도 27은 도 22 및 도 26에 도시된 방법에 따라 제조된 3족 질화물 반도체 소자의 일 예를 나타내는 도면으로서, 도 26에 도시된 3족 질화물 반도체 소자와 달리, p형 3족 질화물 반도체층(50)에 광 산란면으로서 거친 표면(51)이 형성되어 있다.
본 개시에 따른 하나의 3족 질화물 반도체 적층체에 의하면, 공동을 구비한 3족 질화물 반도체 적층체를 형성할 수 있게 된다. 3족 질화물 반도체 적층체로 발광 다이오드를 만드는 경우에, 이 공동은 광을 산란하는 산란면으로 기능할 수 있다. 이 공동을 길게 뻗은 채널 형태로 구성하여, 습식 식각을 통해 또는 레이저를 이용하여 기판을 3족 질화물 반도체와 쉽게 분리할 수 있게 된다. 특히 도 10의 형태와 같은 3족 질화물 반도체 적층체를 구성하는 경우에, 기판과 3족 질화물 반도체가 대부분 떨어져 있기 때문에 더욱 쉽게 분리가 가능하다. 도 6의 형태와 같이 3족 질화물 반도체 적층체를 구성하는 경우에도, 성장 방지막을 습식 식각으로 제거한 후에, 마찬가지로 쉽게 분리가 가능하다. 또한 기판이 분리되어 노출되는 면은 (11-22)면으로 습식 식각(wet etching)이 잘 되는 면이므로, c면 수직 구조 LED 비해 용이하게 거친 표면을 만들 수 있게 된다.
또한 본 개시에 따른 다른 3족 질화물 반도체 적층체에 의하면, m면 기판 위에 결정성이 우수한 3족 질화물 반도체를 성장할 수 있게 된다.
본 개시에 있어서, 씨앗층의 형성, 서브 3족 질화물 반도체 덩어리의 형성, 3족 질화물 반도체의 형성, 3족 질화물 반도체의 합체, 공동의 형성, 결정 결함을 감소시키는 방법, 낮은 높이에서 평탄화하는 방법, p형 3족 질화물 반도체층에 거친 표면 형성은 개별적으로 본 개시의 사상을 이루는 것으로 이해되어야 한다. 즉, 누군가 본 개시에 따른 씨앗층을 형성하는 방법을 다른 방법으로 씨앗층을 구현하는 경우에, 본 개시에 따른 다른 기술 사상들은 개별적으로 및/또는 조합된 형태로 이 다른 씨앗층에 결합될 수 있다는 것은 당업자는 이해할 수 있을 것이다. 이러한 관점에 본 개시는 다음과 같은 것에 관한 것이다.
(1) 성장 방지막이 형성된 m면 기판 위에, 씨앗층을 형성하는 방법 및 이를 구비하는 3족 질화물 반도체 적층체
(2) 성장 방지막이 형성된 m면 기판에 3족 질화물 반도체층을 합체 또는 평탄화시키는 방법 및 이를 이용하는 3족 질화물 반도체 적층체
(3) 성장 방지막이 형성된 m면 기판 위에, 결정 결함이 감소된 3족 질화물 반도체를 성장하는 방법 및 이를 이용하는 3족 질화물 반도체 적층체
(4) 성장 방지막이 형성된 m면 기판 위에, 공동이 구비된 3족 질화물 반도체를 성장하는 방법 및 이를 이용하는 3족 질화물 반도체 적층체, 특히, 평탄화에 이르까지, 공동을 형성하기까지 지나친 두께를 가지는 않은 형태 및/또는 공동을 구비하면서도 결정 결함이 감소된 형태.
(5) p형 3족 질화물 반도체층에 광 산란면을 형성한 3족 질화물 반도체 소자.
(6) 상기 방법 및 적층체의 조합
(6) 상기 방법, 상기 적층체, 이들의 조합을 이용한 소자. 특히, pn접합을 이용하는 반도체 소자(예: 수직 구조 LED, 도 1 내지 도 4와 관련한 언급된 종래기술에 기술된 반도체 소자)
(7) 상부에 p형 3족 질화물 반도체층을 구비하며, p형 3족 질화물 반도체층의 상면은 (11-22)면이고, 이 (11-22)면이 습식 식각되어 형성된 광 산란면을 구비하며, 하부에 성장시 형성되는 공동(Cavtity)에 의한 요철을 구비하고, 요철과 p형 3족 질화물 반도체층 사이에 n형 질화물 반도체층을 구비하는 복수의 3족 질화물 반도체층; 그리고, p형 질화물 반도체층에 전기적으로 연결되는 제1 전극; 그리고, n형 질화물 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 소자. 여기서, 활성층과 같은 층은 p형 3족 질화물 반도체층과 n형 3족 질화물 반도체층의 접합에 의해 형성될 수 있으므로, 반드시 별도로 구비되어야 하는 것은 아니다. 여기서, 광 산란면은 도 22의 거친 표면(51)의 기능적인 측면에서의 표현이다.
기판(100) 반도체층(300,500) 활성층(400)
Claims (10)
- 상부에 p형 3족 질화물 반도체층을 구비하며, p형 3족 질화물 반도체층의 상면은 (11-22)면이고, 이 (11-22)면이 습식 식각되어 형성된 광 산란면을 구비하며, 하부에 성장시 형성되는 공동(Cavtity)에 의한 요철을 구비하고, 요철과 p형 3족 질화물 반도체층 사이에 n형 질화물 반도체층을 구비하는 복수의 3족 질화물 반도체층; 그리고,
p형 질화물 반도체층에 전기적으로 연결되는 제1 전극; 그리고,
n형 질화물 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 1에 있어서,
요철 측에 위치하는 m면 기판;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 2에 있어서,
제2 전극은 n형 3족 질화물 반도체층이 식각되어 노출된 영역에 형성되는 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 1에 있어서,
광 산란면 측에 위치하는 지지 기판;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 4에 있어서,
제2 전극은 요철에 형성되는 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 1에 있어서,
p형 3족 질화물 반도체층과 n형 3족 질화물 반도체층 사이에 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 1에 있어서,
p형 3족 질화물 반도체층은 p형 GaN인 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 2에 있어서,
m면 기판은 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 1에 있어서,
요철 측에 위치하는 m면 기판;을 포함하며,
제2 전극은 n형 3족 질화물 반도체층이 식각되어 노출된 영역에 형성되고,
p형 3족 질화물 반도체층과 n형 3족 질화물 반도체층 사이에 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층;을 포함하며,
p형 3족 질화물 반도체층은 p형 GaN인 이고,
m면 기판은 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 소자. - 청구항 1에 있어서,
광 산란면 측에 위치하는 지지 기판;을 포함하고,
제2 전극은 요철에 형성되며,
p형 3족 질화물 반도체층과 n형 3족 질화물 반도체층 사이에 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층;을 포함하며,
p형 3족 질화물 반도체층은 p형 GaN인 것을 특징으로 하는 3족 질화물 반도체 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130039359A KR101389462B1 (ko) | 2013-04-10 | 2013-04-10 | 3족 질화물 반도체 소자 |
| PCT/KR2014/003121 WO2014168435A1 (ko) | 2013-04-10 | 2014-04-10 | 3족 질화물 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130039359A KR101389462B1 (ko) | 2013-04-10 | 2013-04-10 | 3족 질화물 반도체 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101389462B1 true KR101389462B1 (ko) | 2014-04-28 |
Family
ID=50658768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130039359A KR101389462B1 (ko) | 2013-04-10 | 2013-04-10 | 3족 질화물 반도체 소자 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101389462B1 (ko) |
| WO (1) | WO2014168435A1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060049672A (ko) * | 2004-06-24 | 2006-05-19 | 에피스타 코포레이션 | 발광 장치 |
| US20120104412A1 (en) | 2007-11-30 | 2012-05-03 | The Regents Of The University Of California | High light extraction efficiency nitride based light emitting diode by surface roughening |
| KR20120095080A (ko) * | 2011-02-18 | 2012-08-28 | 한국광기술원 | 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법 |
| KR20120116670A (ko) * | 2011-04-13 | 2012-10-23 | 한국광기술원 | 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5090543B2 (ja) * | 2011-02-03 | 2012-12-05 | シャープ株式会社 | 光電変換素子および光電変換素子の製造方法 |
-
2013
- 2013-04-10 KR KR1020130039359A patent/KR101389462B1/ko active IP Right Grant
-
2014
- 2014-04-10 WO PCT/KR2014/003121 patent/WO2014168435A1/ko active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060049672A (ko) * | 2004-06-24 | 2006-05-19 | 에피스타 코포레이션 | 발광 장치 |
| US20120104412A1 (en) | 2007-11-30 | 2012-05-03 | The Regents Of The University Of California | High light extraction efficiency nitride based light emitting diode by surface roughening |
| KR20120095080A (ko) * | 2011-02-18 | 2012-08-28 | 한국광기술원 | 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법 |
| KR20120116670A (ko) * | 2011-04-13 | 2012-10-23 | 한국광기술원 | 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014168435A1 (ko) | 2014-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5146481B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置、及び半導体装置の製造方法 | |
| US7763907B2 (en) | Semiconductor light emitting element | |
| JP3491538B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| US8247249B2 (en) | Semi-polar nitride-based light emitting structure and method of forming same | |
| US20110163295A1 (en) | Semiconductor with low dislocation | |
| JP2009081374A (ja) | 半導体発光素子 | |
| KR101246832B1 (ko) | 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법 | |
| JPWO2003025263A1 (ja) | 窒化物半導体基板、その製造方法、およびそれを用いた半導体光素子 | |
| JP3460581B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP2007036174A (ja) | 窒化ガリウム系発光ダイオード | |
| JP4581478B2 (ja) | 窒化物半導体の製造方法 | |
| JP4106516B2 (ja) | 窒化物半導体基板の成長方法 | |
| JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
| JP4211358B2 (ja) | 窒化物半導体、窒化物半導体素子及びそれらの製造方法 | |
| JP2001345282A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| KR20140131891A (ko) | 3족 질화물 반도체 적층체 | |
| JP2008034862A (ja) | 窒化物半導体の成長方法 | |
| KR101389462B1 (ko) | 3족 질화물 반도체 소자 | |
| JP2007134741A (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
| KR101504732B1 (ko) | 3족 질화물 반도체 적층체 및 이를 제조하는 방법 | |
| JP3471687B2 (ja) | 半導体基材及びその製造方法 | |
| JP4890755B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2007134742A (ja) | 窒化物半導体構造とその製造方法および発光素子 | |
| KR101504731B1 (ko) | 3족 질화물 반도체 적층체 | |
| KR101660735B1 (ko) | 질화물 반도체 박막 성장 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170419 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180423 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 6 |