KR20140069480A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20140069480A
KR20140069480A KR1020120136772A KR20120136772A KR20140069480A KR 20140069480 A KR20140069480 A KR 20140069480A KR 1020120136772 A KR1020120136772 A KR 1020120136772A KR 20120136772 A KR20120136772 A KR 20120136772A KR 20140069480 A KR20140069480 A KR 20140069480A
Authority
KR
South Korea
Prior art keywords
ceramic body
internal electrode
capacitor
exposed
internal
Prior art date
Application number
KR1020120136772A
Other languages
English (en)
Other versions
KR101422934B1 (ko
Inventor
김위헌
김두영
최재열
이종호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120136772A priority Critical patent/KR101422934B1/ko
Priority to US13/715,858 priority patent/US8964353B2/en
Priority to JP2012273969A priority patent/JP5804569B2/ja
Priority to TW101148268A priority patent/TWI479521B/zh
Priority to CN201310011833.3A priority patent/CN103854855B/zh
Publication of KR20140069480A publication Critical patent/KR20140069480A/ko
Application granted granted Critical
Publication of KR101422934B1 publication Critical patent/KR101422934B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 적층 세라믹 전자부품에 관한 것으로, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지는 제1 내부전극; 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지는 제2 내부전극; 상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및 상기 세라믹 본체의 제1 측면에 형성되는 절연층;을 포함하며, 상기 제1 리드부의 상기 세라믹 본체의 길이 방향 길이는 상기 제2 리드부의 상기 세라믹 본체의 길이 방향 길이에 비해 더 길 수 있다.

Description

적층 세라믹 전자부품{Multi-layered ceramic electronic component}
본 발명은 내부전극 간 쇼트 불량을 개선함과 동시에 전압 인가 시 적층 세라믹 전자부품에 의해서 발생하는 어쿠스틱 노이즈를 저감할 수 있는 적층 세라믹 전자부품에 관한 것이다.
세라믹 재료를 사용하는 전자부품으로 커패시터, 인턱터, 압전 소자, 바리스터 또는 서미스터 등이 있다.
이러한 세라믹 전자부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 갖는다.
이러한 적층 세라믹 커패시터는 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 또는 휴대폰 등 여러 전자제품의 회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 사용되는 용도 및 용량에 따라 다양한 크기와 적층 형태를 가진다.
특히, 최근에는 전자제품이 소형화됨에 따라 이러한 전자제품에 사용되는 적층 세라믹 커패시터도 초소형화 및 초고용량화가 요구되고 있다.
이에 제품의 초소형화를 위해 유전체층 및 내부전극의 두께를 얇게 하고, 초고용량화를 위해서 많은 수의 유전체층을 적층한 적층 세라믹 커패시터가 제조되고 있다.
한편, 외부전극이 모두 하면에 위치하는 적층 세라믹 커패시터가 있는데, 이러한 구조의 적층 세라믹 커패시터는 실장 밀도 및 용량이 우수하고 ESL이 낮은 장점을 가지지만, 세라믹 본체의 절단시 절단 스트레스에 의해 서로 대향하는 내부전극의 밀림 현상에 따른 내부전극 간 쇼트 불량이 발생하기 쉬운 단점이 있다.
일본특허공개공보 제2006-086359호
본 발명은 내부전극 간 쇼트 불량을 개선함과 동시에 전압 인가 시 적층 세라믹 전자부품에 의해서 발생하는 어쿠스틱 노이즈를 저감할 수 있는 적층 세라믹 전자부품에 관한 것이다.
본 발명의 일 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지는 제1 내부전극; 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지는 제2 내부전극; 상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및 상기 세라믹 본체의 제1 측면에 형성되는 절연층;을 포함하며, 상기 제1 리드부의 상기 세라믹 본체의 길이 방향 길이는 상기 제2 리드부의 상기 세라믹 본체의 길이 방향 길이에 비해 더 긴 적층 세라믹 전자부품을 제공한다.
상기 제1 및 제2 내부전극의 상기 세라믹 본체의 길이 방향 길이를 L, 상기 제1 리드부의 상기 세라믹 본체의 길이 방향 길이를 L1 및 상기 제2 리드부의 상기 세라믹 본체의 길이 방향 길이를 L2로 정의하면, 0.05≤L2/(L-L1)≤0.9를 만족할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치될 수 있다.
상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 절연층은 서로 중첩된 제1 및 제2 내부전극의 노출부를 모두 덮도록 형성될 수 있다.
상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성될 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 용량을 형성하기 위한 용량부를 형성하는 중첩된 영역을 가지며 상기 중첩된 영역이 제1 측면에 노출되도록 형성되고, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제1 리드부를 갖는 제1 내부전극 및 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지는 제2 내부전극을 포함하는 제1 유닛; 상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제3 리드부를 가지는 제3 내부전극 및 상기 유전체층을 사이에 두고 상기 제3 내부전극과 교대로 적층되되 상기 제3 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제4 리드부를 가지는 제4 내부전극을 포함하는 제2 유닛; 상기 제1 및 제3 리드부와 연결되어 형성되는 제1 외부전극과 상기 제2 및 제4 리드부와 연결되어 형성되는 제2 외부전극; 및 상기 세라믹 본체의 제1 측면에 형성되는 절연층;을 포함하며, 상기 제1 유닛과 제2 유닛은 상기 유전체층을 사이에 두고 교대로 적층되는 적층 세라믹 전자부품을 제공한다.
상기 제1 내지 제4 내부전극의 상기 세라믹 본체의 길이 방향 길이를 L, 상기 제1 내부전극이 상기 제1 측면으로 노출된 영역의 상기 세라믹 본체의 길이 방향 길이를 L3 및 상기 제4 리드부의 상기 세라믹 본체의 길이 방향 길이를 L4로 정의하면, 0.05≤L4/(L-L3)≤0.9를 만족할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치될 수 있다.
상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 절연층은 서로 중첩된 제1 및 제2 내부전극의 노출부를 모두 덮도록 형성될 수 있다.
상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 제1 및 제2 내부전극이 세라믹 본체의 일 측면에 교대로 노출되도록 함으로써, 내부전극 간 쇼트 불량을 개선할 수 있다.
본 발명의 일 실시형태에 따르면, 용량부를 형성하는 제1 및 제2 내부전극의 중첩 영역이 증가하여 적층 세라믹 커패시터의 용량이 증가될 수 있다.
또한, 외부에서 다른 극성의 전압이 인가되는 제1 및 제2 내부전극 간의 거리가 가까워져 커런트 루프(current loop)가 짧아질 수 있고, 이에 따라 등가직렬인덕턴스(ESL, Equivalent Series Inductance)가 낮아질 수 있다.
또한, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 의하면, 인쇄 회로 기판상의 실장 면적을 최소화할 수 있으며, 어쿠스틱 노이즈를 현저하게 감소할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 2는 도 1의 분해사시도이다.
도 3은 도 1의 제1 내부전극과 제1 외부전극의 결합 구조를 나타낸 단면도이다.
도 4는 도 1의 제2 내부전극과 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 5는 도 1의 제1 및 제2 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 6은 도 1의 제1 측면에서 바라본 적층 세라믹 커패시터의 내부 구조를 개략적으로 나타낸 개략도이다.
도 7은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 8은 도 7의 분해사시도이다.
도 9는 도 7의 제1 내부전극과 제1 외부전극의 결합 구조를 나타낸 단면도이다.
도 10은 도 7의 제2 내부전극과 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 11은 도 7의 제1 및 제2 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 12는 도 7의 제3 내부전극과 제1 외부전극의 결합 구조를 나타낸 단면도이다.
도 13은 도 7의 제4 내부전극과 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 14는 도 7의 제3 및 제4 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 15는 도 7의 제1 측면에서 바라본 적층 세라믹 커패시터의 내부 구조를 개략적으로 나타낸 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 2는 도 1의 분해사시도이다.
도 3은 도 1의 제1 내부전극과 제1 외부전극의 결합 구조를 나타낸 단면도이다.
도 4는 도 1의 제2 내부전극과 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 5는 도 1의 제1 및 제2 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 6은 도 1의 제1 측면에서 바라본 적층 세라믹 커패시터의 내부 구조를 개략적으로 나타낸 개략도이다.
본 실시형태에 따른 적층 세라믹 커패시터는 2단자 수직 적층형 커패시터일 수 있다. “수직 적층형(vertically laminated or vertical multilayer)”은 커패시터 내의 적층된 내부전극이 회로기판의 실장 영역 면에 수직으로 배치되는 것을 의미하고, “2단자(2-terminal)”는 커패시터의 단자로서 2개의 단자가 회로기판에 접속됨을 의미한다.
도 1 내지 도 7을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)는 세라믹 본체(110); 상기 세라믹 본체의 내부에 형성되는 내부전극(121, 122); 상기 세라믹 본체의 일면에 형성되는 절연층(140) 및 외부전극(131, 132)을 포함할 수 있다.
본 실시형태에서, 세라믹 본체(110)는 서로 대향하는 제1주면(5) 및 제2주면(6)과 상기 제1주면 및 제2주면을 연결하는 제1 측면(1), 제2 측면(2), 제1 단면(3) 및 제2 단면(4)을 가질 수 있다. 상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다. 본 발명의 일 실시형태에 따르면, 세라믹 본체의 제1 측면(1)은 회로기판의 실장 영역에 배치되는 실장 면이 될 수 있다.
본 발명의 일 실시형태에 따르면, x-방향은 제1 및 제2 외부전극이 소정의 간격을 두고 형성되는 방향이고, y-방향은 내부전극이 유전체층을 사이에 두고 적층되는 방향이며, z-방향은 내부전극이 회로기판에 실장되는 방향일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110)는 복수의 유전체층(111)이 적층되어 형성될 수 있다. 상기 세라믹 본체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
본 발명의 일 실시형태에 따르면, 세라믹 본체(110) 내부에는 내부전극이 형성될 수 있다.
도 3 내지 도 5를 참조하면, 제1 극성의 제1 내부전극(121)과 제2 극성의 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 일 유전체층(111)을 사이에 두고 서로 대향하도록 y-방향으로 배치될 수 있다.
본 발명의 일 실시형태에 따르면, 제1 및 제2 내부전극(121, 122)은 적층 세라믹 커패시터의 실장면 즉, 제1 측면(1)에 수직으로 배치될 수 있다.
본 발명에서 제1 및 제2 는 서로 다른 극성을 의미할 수 있다.
본 발명의 일 실시형태에 따르면, 제1 및 제2 내부전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
유전체층을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 내부 전극층을 인쇄할 수 있다.
내부전극층이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 세라믹 본체를 형성할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 상기 세라믹 본체(110)의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부(120)와 상기 용량부(120)로부터 상기 제1 측면(1)에 노출되도록 연장 형성된 제1 리드부(121a)를 가지는 제1 내부전극(121) 및 상기 유전체층(111)을 사이에 두고 상기 제1 내부전극(121)과 교대로 적층되되 상기 제1 내부전극(121)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제2 리드부(122a)를 가지는 제2 내부전극(122)을 포함할 수 있다.
제1 및 제2 내부전극(121, 122)은 서로 다른 극성의 외부전극과 연결되기 위하여 각각 제1 및 제2 리드부(121a, 122a)를 가지며, 상기 제1 및 제2 리드부(121a, 122a)는 상기 세라믹 본체(110)의 제1 측면(1)으로 노출될 수 있다.
본 발명의 일 실시형태에 따르면 적층 세라믹 커패시터는 수직 적층형으로서, 제1 및 제2 리드부(121a, 122a)는 세라믹 본체의 동일면으로 노출될 수 있다.
본 발명의 일 실시형태에 따르면, 내부전극의 리드부는 내부전극을 형성하는 도체 패턴 중에서 폭(W)이 증가하여 세라믹 본체의 일면으로 노출된 영역을 의미할 수 있다.
상기 제1 및 제2 내부전극(121, 122)은 중첩되는 영역에 의하여 정전용량을 형성하며, 서로 다른 극성의 외부전극과 연결되는 제1 및 제2 리드부(121a, 122a)는 중첩되는 영역을 갖지 않는다.
상기와 같이 제1 및 제2 리드부(121a, 122a)는 중첩되지 않고 절연되어 있으므로, 세라믹 본체의 절단시 절단 스트레스에 의해 서로 대향하는 내부전극의 밀림 현상에 따른 내부전극 간 쇼트 불량을 개선할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 리드부(121a)의 상기 세라믹 본체(110)의 길이 방향 길이는 상기 제2 리드부(122a)의 상기 세라믹 본체(110)의 길이 방향 길이에 비해 더 길 수 있다.
상기 제1 리드부(121a)와 제2 리드부(122a)는 서로 중첩되지 않아 상기 제1 내부전극(121)과 상기 제2 내부전극(122)은 절연될 수 있다.
상기 제1 리드부(121a)의 상기 세라믹 본체(110)의 길이 방향 길이는 상기 제2 리드부(122a)의 상기 세라믹 본체(110)의 길이 방향 길이에 비해 더 길게 형성함으로써, 세라믹 본체를 소성하는 단계에서 잔탄을 제거하는 경로를 더 확보할 수 있다.
이로 인하여, 내부전극의 연결성이 더 향상될 수 있어 적층 세라믹 커패시터의 용량이 증가하는 효과를 얻을 수 있다.
도 5를 참조하면, 상기 제1 및 제2 내부전극(121, 122)의 상기 세라믹 본체(110)의 길이 방향 길이를 L, 상기 제1 리드부(121a)의 상기 세라믹 본체(110)의 길이 방향 길이를 L1 및 상기 제2 리드부(122a)의 상기 세라믹 본체(110)의 길이 방향 길이를 L2로 정의하면, 0.05≤L2/(L-L1)≤0.9를 만족할 수 있다.
상기와 같이, 상기 제1 및 제2 내부전극(121, 122)의 길이(L), 상기 제1 리드부(121a)의 길이(L1) 및 상기 제2 리드부(122a)의 길이(L2)가 0.05≤L2/(L-L1)≤0.9를 만족하도록 조절함으로써, 용량 증가 및 쇼트 불량 감소 효과를 얻을 수 있다.
상기 L2/(L-L1)가 0.05 미만의 경우에는 세라믹 본체(110)의 제1 측면으로 노출되는 제1 및 제2 리드부(121a, 122a)의 길이가 작아 충분한 잔탄 경로 확보가 어려우므로, 용량 증가 효과가 미비할 수 있다.
상기 L2/(L-L1)가 0.9를 초과하는 경우에는 세라믹 본체(110)의 제1 측면으로 노출되는 제1 및 제2 리드부(121a, 122a) 사이의 간격이 좁아 쇼트 불량 발생의 위험이 있다.
도 6을 참조하면, 상기와 같이 제1 및 제2 내부전극(121, 122)이 상기 세라믹 본체(110)의 제1 측면(1)에 교대로 노출되고 있음을 알 수 있다.
도 3 내지 도 5를 참조하면, 세라믹 본체(110)의 제1 측면(1)으로 인출된 제1 내부전극(121)의 제1 리드부(121a)와 연결되도록 제1 외부전극(131)이 형성되고, 세라믹 본체(110)의 제1 측면(1)으로 인출된 제2 내부전극(122)의 제2 리드부(122a)와 연결되도록 제2 외부전극(132)이 형성될 수 있다.
상기 제1 외부전극(131)은 제1 리드부(121a)와 연결되기 위하여 상기 세라믹 본체의 제1 측면(1)에 형성되며, 상기 세라믹 본체의 제1 단면(3)에 연장 형성될 수 있으나, 이에 제한되는 것은 아니다.
또한, 상기 제2 외부전극(132)은 제2 리드부(122a)와 연결되기 위하여 상기 세라믹 본체의 제1 측면(1)에 형성되며, 상기 세라믹 본체의 제2 단면(4)에 연장 형성될 수 있으나, 이에 제한되는 것은 아니다.
즉, 상기 제1 외부전극(131)은 상기 세라믹 본체(110)의 제1 주면(5), 제2 주면(6) 및 제2 측면(2) 중 하나 이상으로 연장 형성될 수 있다.
또한, 상기 제2 외부전극(132)은 상기 세라믹 본체(110)의 제1 주면(5), 제2 주면(6) 및 제2 측면(2) 중 하나 이상으로 연장 형성될 수 있다.
따라서, 본 발명의 일 실시형태에 따르면, 상기 제1 외부전극(131)은 상기 세라믹 본체(110)의 제1 측면(1)으로 인출된 제1 내부전극(121)의 제1 리드부(121a)와 연결되면서, 상기 세라믹 본체(110)의 길이 방향 일측 단부를 둘러싸면서 형성될 수 있다.
또한, 상기 제2 외부전극(132)은 상기 세라믹 본체(110)의 제1 측면(1)으로 인출된 제2 내부전극(122)의 제2 리드부(122a)와 연결되면서, 상기 세라믹 본체(110)의 길이 방향 타측 단부를 둘러싸면서 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다.
상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 이에 제한되는 것은 아니나, 예를 들어 상기 절연성 물질은 글라스일 수 있다.
상기 제1 및 제2 외부전극(131, 132)을 형성하는 방법은 특별히 제한되지 않으며, 상기 세라믹 본체를 디핑(dipping)하여 형성할 수도 있으며, 도금 등의 다른 방법을 사용할 수도 있음은 물론이다.
한편, 본 발명의 일 실시형태에 따르면, 도 5에 도시된 바와 같이, 세라믹 본체(110)의 제1 측면(1)에는 절연층(140)이 형성될 수 있다.
상기 절연층(140)은 제1 및 제2 외부전극(131, 132) 사이에 형성될 수 있다.
상기 절연층(140)은 제1 측면으로 노출된 제1 리드부(121a)를 덮도록 형성될 수 있으며, 제1 및 제2 내부전극(121, 122)의 중첩되는 영역을 모두 덮도록 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 도 5에 도시된 바와 같이 상기 절연층(140)은 제1 및 제2 외부전극 사이의 세라믹 본체의 일면을 완전히 메우도록 형성될 수 있다.
또한 도시되지 않았으나, 본 발명의 일 실시형태에 따르면, 절연층(140)은 제1 리드부(121a)만을 덮도록 형성되고, 제1 및 제2 외부전극(131, 132)과 소정의 간격을 두고 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 절연층(140)의 높이는 제1 외부전극(131) 또는 제2 외부전극(132)의 높이보다 작게 형성될 수 있다. 상기 절연층 및 외부전극의 높이는 실장면, 즉 제1 측면을 기준으로 측정될 수 있다.
본 실시형태에 따르면, 상기 절연층의 높이가 제1 및 제2 외부전극의 높이보다 낮아 적층 세라믹 커패시터(10)가 회로 기판 상에 보다 안정적으로 실장될 수 있다.
또한, 제1 및 제2 외부전극(131, 132)은 세라믹 본체의 제1 측면의 일부에 형성될 수 있다.
상기 절연층(140)은 특별히 제한되는 것은 아니나, 예를 들어 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 절연층(140)은 세라믹 슬러리로 형성될 수 있다.
상기 세라믹 슬러리의 양 및 형상을 조절하여 절연층(140)의 형성 위치 및 높이를 조절할 수 있다.
상기 절연층(140)은 소성 공정에 의하여 세라믹 본체가 형성된 후, 상기 세라믹 본체에 세라믹 슬러리를 도포하고, 소성하여 형성될 수 있다.
다른 방법으로는 세라믹 본체를 형성하는 세라믹 그린시트 상에 절연층을 형성하는 세라믹 슬러리를 형성하고, 세라믹 그린시트와 함께 소성하여 형성될 수 있다.
상기 세라믹 슬러리의 형성 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러를 이용하여 도포할 수 있다.
상기 절연층(140)은 세라믹 본체의 일면으로 노출된 제1 리드부(121a)를 덮어 내부전극 간의 단락을 방지하고, 내습 특성 저하 등의 내부결함을 방지할 수 있다.
도 7은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터의 개략적인 구조를 나타낸 사시도이다.
도 8은 도 7의 분해사시도이다.
도 9는 도 7의 제1 내부전극과 제1 외부전극의 결합 구조를 나타낸 단면도이다.
도 10은 도 7의 제2 내부전극과 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 11은 도 7의 제1 및 제2 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 12는 도 7의 제3 내부전극과 제1 외부전극의 결합 구조를 나타낸 단면도이다.
도 13은 도 7의 제4 내부전극과 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 14는 도 7의 제3 및 제4 내부전극과 제1 및 제2 외부전극의 결합 구조를 나타낸 단면도이다.
도 15는 도 7의 제1 측면에서 바라본 적층 세라믹 커패시터의 내부 구조를 개략적으로 나타낸 개략도이다.
도 7 내지 도 15를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(111)을 포함하며, 서로 마주보는 제1 및 제2 주면(5, 6), 서로 마주보는 제1 측면 및 제2 측면(1, 2) 및 서로 마주보는 제1 및 제2 단면(3, 4)을 갖는 세라믹 본체(110); 상기 세라믹 본체(110)의 내부에 용량을 형성하기 위한 용량부(120)를 형성하는 중첩된 영역을 가지며 상기 중첩된 영역이 제1 측면(1)에 노출되도록 형성되고, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제1 리드부(123a)를 갖는 제1 내부전극(123) 및 상기 유전체층(111)을 사이에 두고 상기 제1 내부전극(123)과 교대로 적층되되 상기 제1 내부전극(123)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제2 리드부(124a)를 가지는 제2 내부전극(124)을 포함하는 제1 유닛(Ⅰ); 상기 세라믹 본체(110)의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부(120)와 상기 용량부(120)로부터 상기 제1 측면(1)에 노출되도록 연장 형성된 제3 리드부(125a)를 가지는 제3 내부전극(125) 및 상기 유전체층(111)을 사이에 두고 상기 제3 내부전극(125)과 교대로 적층되되 상기 제3 내부전극(125)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제4 리드부(126a)를 가지는 제4 내부전극(126)을 포함하는 제2 유닛(Ⅱ); 상기 제1 및 제3 리드부(123a, 125a)와 연결되어 형성되는 제1 외부전극(131) 및 상기 제2 및 제4 리드부(124a, 126a)와 연결되어 형성되는 제2 외부전극(132); 및 상기 세라믹 본체(110)의 제1 측면에 형성되는 절연층(140);을 포함하며, 상기 제1 유닛(Ⅰ)과 제2 유닛(Ⅱ)은 상기 유전체층(111)을 사이에 두고 교대로 적층될 수 있다.
상기 제1 내지 제4 내부전극의 상기 세라믹 본체의 길이 방향 길이를 L, 상기 제1 내부전극이 상기 제1 측면으로 노출된 영역의 상기 세라믹 본체의 길이 방향 길이를 L3 및 상기 제4 리드부의 상기 세라믹 본체의 길이 방향 길이를 L4로 정의하면, 0.05≤L4/(L-L3)≤0.9를 만족할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치될 수 있다.
상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성될 수 있다.
상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 절연층은 서로 중첩된 제1 및 제2 내부전극의 노출부를 모두 덮도록 형성될 수 있다.
상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성될 수 있다.
상술한 본 발명의 일 실시형태와 다른 구성요소를 중심으로 설명하며, 동일한 구성요소에 대한 자세한 설명은 생략한다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 상기 세라믹 본체(110)의 내부에 용량을 형성하기 위한 용량부(120)를 형성하는 중첩된 영역을 가지며 상기 중첩된 영역이 제1 측면(1)에 노출되도록 형성되고, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제1 리드부(123a)를 갖는 제1 내부전극(123) 및 상기 유전체층(111)을 사이에 두고 상기 제1 내부전극(123)과 교대로 적층되되 상기 제1 내부전극(123)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제2 리드부(124a)를 가지는 제2 내부전극(124)을 포함하는 제1 유닛(Ⅰ) 및 상기 세라믹 본체(110)의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부(120)와 상기 용량부(120)로부터 상기 제1 측면(1)에 노출되도록 연장 형성된 제3 리드부(125a)를 가지는 제3 내부전극(125) 및 상기 유전체층(111)을 사이에 두고 상기 제3 내부전극(125)과 교대로 적층되되 상기 제3 내부전극(125)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제4 리드부(126a)를 가지는 제4 내부전극(126)을 포함하는 제2 유닛(Ⅱ)을 포함할 수 있다.
상기 제1 유닛(Ⅰ)은 상기 세라믹 본체(110)의 내부에 용량을 형성하기 위한 용량부(120)를 형성하는 중첩된 영역을 가지며 상기 중첩된 영역이 제1 측면(1)에 노출되도록 형성되고, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제1 리드부(123a)를 갖는 제1 내부전극(123) 및 상기 유전체층(111)을 사이에 두고 상기 제1 내부전극(123)과 교대로 적층되되 상기 제1 내부전극(123)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제2 리드부(124a)를 가지는 제2 내부전극(124)을 포함할 수 있다.
제1 및 제2 내부전극(123, 124)은 서로 다른 극성의 외부전극과 연결되기 위하여 각각 제1 및 제2 리드부(123a, 124a)를 가지며, 상기 제1 및 제2 리드부(123a, 124a)는 상기 세라믹 본체(110)의 제1 측면(1)으로 노출될 수 있다.
본 발명의 일 실시형태에 따르면 적층 세라믹 커패시터는 수직 적층형으로서, 제1 및 제2 리드부(123a, 124a)는 세라믹 본체의 동일면으로 노출될 수 있다.
본 발명의 일 실시형태에 따르면, 내부전극의 리드부는 내부전극을 형성하는 도체 패턴 중에서 폭(W)이 증가하여 세라믹 본체의 일면으로 노출된 영역을 의미할 수 있다.
일반적으로, 제1 및 제2 내부전극은 중첩되는 영역에 의하여 정전용량을 형성하며, 서로 다른 극성의 외부전극과 연결되는 리드부는 중첩되는 영역을 갖지 않는다.
본 발명의 일 실시형태에 따르면, 용량부(120)를 형성하는 중첩된 영역이 제1 측면(1)에 노출되도록 형성될 수 있고, 상기 제1 내부전극(123)이 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제1 리드부(123a)를 가지며, 상기 제2 내부전극(124)이 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제2 리드부(124a)를 가질 수 있다.
상기 제1 리드부(123a)와 제2 리드부(124a)는 서로 중첩되지 않아 상기 제1 내부전극(123)과 상기 제2 내부전극(124)은 절연될 수 있다.
상기와 같이 본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110)의 내부에 용량부(120)를 형성하는 중첩된 영역이 제1 측면(1)에 노출되도록 형성됨으로써, 적층 세라믹 커패시터(100)의 용량이 증가될 수 있다.
또한, 외부에서 다른 극성의 전압이 인가되는 제1 및 제2 내부전극 간의 거리가 가까워져 커런트 루프(current loop)가 짧아질 수 있고, 이에 따라 등가직렬인덕턴스(ESL, Equivalent Series Inductance)가 낮아질 수 있다.
상기 제2 유닛(Ⅱ)은 상기 세라믹 본체(110)의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부(120)와 상기 용량부(120)로부터 상기 제1 측면(1)에 노출되도록 연장 형성된 제3 리드부(125a)를 가지는 제3 내부전극(125) 및 상기 유전체층(111)을 사이에 두고 상기 제3 내부전극(125)과 교대로 적층되되 상기 제3 내부전극(125)과 절연되며, 상기 용량부(120)로부터 제1 측면(1)에 노출되도록 연장 형성된 제4 리드부(126a)를 가지는 제4 내부전극(126)을 포함할 수 있다.
제3 및 제4 내부전극(125, 126)은 서로 다른 극성의 외부전극과 연결되기 위하여 각각 제3 및 제4 리드부(125a, 126a)를 가지며, 상기 제1 및 제2 리드부(125a, 126a)는 상기 세라믹 본체(110)의 제1 측면(1)으로 노출될 수 있다.
본 발명의 일 실시형태에 따르면 적층 세라믹 커패시터는 수직 적층형으로서, 제3 및 제4 리드부(125a, 126a)는 세라믹 본체의 동일면으로 노출될 수 있다.
본 발명의 일 실시형태에 따르면, 내부전극의 리드부는 내부전극을 형성하는 도체 패턴 중에서 폭(W)이 증가하여 세라믹 본체의 일면으로 노출된 영역을 의미할 수 있다.
상기 제3 및 제4 내부전극(125, 126)은 중첩되는 영역에 의하여 정전용량을 형성하며, 서로 다른 극성의 외부전극과 연결되는 제3 및 제4 리드부(125a, 126a)는 중첩되는 영역을 갖지 않는다.
상기와 같이 제3 및 제4 리드부(125a, 126a)는 중첩되지 않고 절연되어 있으므로, 세라믹 본체의 절단시 절단 스트레스에 의해 서로 대향하는 내부전극의 밀림 현상에 따른 내부전극 간 쇼트 불량을 개선할 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제1 리드부(123a)와 상기 제2 리드부(124a)는 상기 제3 및 제4 리드부(125a, 126a)보다 길이가 더 길며, 상기 세라믹 본체(110)의 제1 측면으로 노출되므로, 세라믹 본체를 소성하는 단계에서 잔탄을 제거하는 경로를 더 확보할 수 있다.
이로 인하여, 내부전극의 연결성이 더 향상될 수 있어 적층 세라믹 커패시터의 용량이 증가하는 효과를 얻을 수 있다.
도 14를 참조하면, 상기 제1 내지 제4 내부전극(123, 124, 125, 126)의 상기 세라믹 본체(110)의 길이 방향 길이를 L, 상기 제1 내부전극(123)이 상기 제1 측면(1)으로 노출된 영역의 상기 세라믹 본체(110)의 길이 방향 길이를 L3 및 상기 제4 리드부(126a)의 상기 세라믹 본체(110)의 길이 방향 길이를 L4로 정의하면, 0.05≤L4/(L-L3)≤0.9를 만족할 수 있다.
상기와 같이, 상기 제1 내지 제4 내부전극(123, 124, 125, 126)의 길이(L), 상기 제1 내부전극(123)이 상기 제1 측면(1)으로 노출된 영역의 길이(L3) 및 상기 제4 리드부(126a)의 길이(L4)가 0.05≤L4/(L-L3)≤0.9를 만족하도록 조절함으로써, 용량 증가 및 쇼트 불량 감소 효과를 얻을 수 있다.
상기 L4/(L-L3)가 0.05 미만의 경우에는 세라믹 본체(110)의 제1 측면으로 노출되는 제1 내부전극(123)의 길이가 작아 충분한 잔탄 경로 확보가 어려우므로, 용량 증가 효과가 미비할 수 있다.
상기 L4/(L-L3)가 0.9를 초과하는 경우에는 세라믹 본체(110)의 제1 측면으로 노출되는 제1 내부전극(123) 및 제4 리드부(126a) 사이의 간격이 좁아 쇼트 불량 발생의 위험이 있다.
도 15를 참조하면, 상기와 같이 제1 유닛(Ⅰ)과 제2 유닛(Ⅱ)이 유전체층을 사이에 두고 상기 세라믹 본체(110)의 내부에 적층되어 제1 측면(1)에 교대로 노출되고 있음을 알 수 있다.
아래의 표 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, 제1 및 제2 내부전극의 상기 세라믹 본체의 길이 방향 길이(L), 제1 리드부의 상기 세라믹 본체의 길이 방향 길이(L1) 및 제2 리드부의 상기 세라믹 본체의 길이 방향 길이(L2)에 따른 정전 용량 및 쇼트 발생율을 비교한 표이다.
L2/(L-L1)〈0.05 0.05≤L2/(L-L1)≤0.9 0.9〈L2/(L-L1)
정전 용량(μF) 2~9 10.2 10.4
쇼트 발생율(%) 6 2 70
상기 표 1을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, 본 발명의 수치범위를 벗어날 경우, 정전 용량 저하 또는 쇼트 발생율이 증가함을 알 수 있다.
반면, 본 발명의 수치범위를 만족할 경우, 정전 용량 증가 및 쇼트 발생율이 저하됨을 알 수 있다.
아래의 표 2는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터에 있어서, 제1 내지 제4 내부전극의 상기 세라믹 본체의 길이 방향 길이(L), 상기 제1 내부전극이 상기 제1 측면으로 노출된 영역의 상기 세라믹 본체의 길이 방향 길이(L3) 및 상기 제4 리드부의 상기 세라믹 본체의 길이 방향 길이(L4)에 따른 정전 용량 및 쇼트 발생율을 비교한 표이다.
L4/(L-L3)〈0.05 0.05≤L4/(L-L3)≤0.9 0.9〈L4/(L-L3)
정전 용량(μF) 3~10 11.2 11.3
쇼트 발생율(%) 14 3 70
상기 표 2를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터에 있어서, 본 발명의 수치범위를 벗어날 경우, 정전 용량 저하 또는 쇼트 발생율이 증가함을 알 수 있다.
반면, 본 발명의 수치범위를 만족할 경우, 정전 용량 증가 및 쇼트 발생율이 저하됨을 알 수 있다.
본 발명의 일 실시형태에 따르면, 제1 및 제2 내부전극은 제1 측면으로 노출되는 부분에도 중첩 영역이 형성되어 적층 세라믹 커패시터의 용량이 증가될 수 있다.
또한, 제1 및 제2 내부전극이 세라믹 본체의 일 측면에 교대로 노출되도록 함으로써, 내부전극 간 쇼트 불량을 개선할 수 있다.
또한, 외부에서 다른 극성의 전압이 인가되는 제1 및 제2 내부전극 간의 거리가 가까워져 커런트 루프(current loop)가 짧아질 수 있고, 이에 따라 등가직렬인덕턴스(ESL, Equivalent Series Inductance)가 낮아질 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 커패시터
110: 세라믹 본체 111: 유전체층
120: 용량부
121, 123: 제1 내부전극 122, 124: 제2 내부전극
121a, 123a: 제1 리드부 122a, 124a: 제2 리드부
125, 126: 제3 및 제4 내부전극
125a, 126a: 제3 및 제4 리드부
131, 132: 제1 및 제2 외부전극
140: 절연층
Ⅰ: 제1 유닛 Ⅱ: 제2 유닛

Claims (16)

  1. 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
    상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제1 리드부를 가지는 제1 내부전극;
    상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지는 제2 내부전극;
    상기 제1 리드부, 제2 리드부와 각각 연결되어 형성되는 제1, 제2 외부전극; 및
    상기 세라믹 본체의 제1 측면에 형성되는 절연층;
    을 포함하며, 상기 제1 리드부의 상기 세라믹 본체의 길이 방향 길이는 상기 제2 리드부의 상기 세라믹 본체의 길이 방향 길이에 비해 더 긴 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 제1 및 제2 내부전극의 상기 세라믹 본체의 길이 방향 길이를 L, 상기 제1 리드부의 상기 세라믹 본체의 길이 방향 길이를 L1 및 상기 제2 리드부의 상기 세라믹 본체의 길이 방향 길이를 L2로 정의하면, 0.05≤L2/(L-L1)≤0.9를 만족하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치되는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성된 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성된 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 절연층은 상기 제1 및 제2 내부전극의 노출부를 모두 덮도록 형성되는 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성되는 적층 세라믹 전자부품.
  9. 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
    상기 세라믹 본체의 내부에 용량을 형성하기 위한 용량부를 형성하는 중첩된 영역을 가지며 상기 중첩된 영역이 제1 측면에 노출되도록 형성되고, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제1 리드부를 갖는 제1 내부전극 및 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되되 상기 제1 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지는 제2 내부전극을 포함하는 제1 유닛;
    상기 세라믹 본체의 내부에 형성되며, 용량을 형성하기 위한 중첩된 영역을 갖는 용량부와 상기 용량부로부터 상기 제1 측면에 노출되도록 연장 형성된 제3 리드부를 가지는 제3 내부전극 및 상기 유전체층을 사이에 두고 상기 제3 내부전극과 교대로 적층되되 상기 제3 내부전극과 절연되며, 상기 용량부로부터 제1 측면에 노출되도록 연장 형성된 제4 리드부를 가지는 제4 내부전극을 포함하는 제2 유닛;
    상기 제1 및 제3 리드부와 연결되어 형성되는 제1 외부전극과 상기 제2 및 제4 리드부와 연결되어 형성되는 제2 외부전극; 및
    상기 세라믹 본체의 제1 측면에 형성되는 절연층;
    을 포함하며, 상기 제1 유닛과 제2 유닛은 상기 유전체층을 사이에 두고 교대로 적층되는 적층 세라믹 전자부품.
  10. 제9항에 있어서,
    상기 제1 내지 제4 내부전극의 상기 세라믹 본체의 길이 방향 길이를 L, 상기 제1 내부전극이 상기 제1 측면으로 노출된 영역의 상기 세라믹 본체의 길이 방향 길이를 L3 및 상기 제4 리드부의 상기 세라믹 본체의 길이 방향 길이를 L4로 정의하면, 0.05≤L4/(L-L3)≤0.9를 만족하는 적층 세라믹 전자부품.
  11. 제9항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수직으로 배치되는 적층 세라믹 전자부품.
  12. 제9항에 있어서,
    상기 제1 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성된 적층 세라믹 전자부품.
  13. 제9항에 있어서,
    상기 제2 외부전극은 상기 세라믹 본체의 제1 주면, 제2 주면 및 제2 측면 중 하나 이상으로 연장 형성된 적층 세라믹 전자부품.
  14. 제9항에 있어서,
    상기 절연층은 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자부품.
  15. 제9항에 있어서,
    상기 절연층은 상기 제1 및 제2 내부전극의 노출부를 모두 덮도록 형성되는 적층 세라믹 전자부품.
  16. 제9항에 있어서,
    상기 절연층은 상기 세라믹 본체의 제1 측면으로부터 측정되는 제1 및 제2 외부전극의 높이보다 작게 형성되는 적층 세라믹 전자부품.
KR1020120136772A 2012-11-29 2012-11-29 적층 세라믹 전자부품 KR101422934B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120136772A KR101422934B1 (ko) 2012-11-29 2012-11-29 적층 세라믹 전자부품
US13/715,858 US8964353B2 (en) 2012-11-29 2012-12-14 Multilayer ceramic electronic component
JP2012273969A JP5804569B2 (ja) 2012-11-29 2012-12-14 積層セラミック電子部品
TW101148268A TWI479521B (zh) 2012-11-29 2012-12-19 多層陶瓷電子組件
CN201310011833.3A CN103854855B (zh) 2012-11-29 2013-01-11 多层陶瓷电子部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120136772A KR101422934B1 (ko) 2012-11-29 2012-11-29 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20140069480A true KR20140069480A (ko) 2014-06-10
KR101422934B1 KR101422934B1 (ko) 2014-07-23

Family

ID=50773082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120136772A KR101422934B1 (ko) 2012-11-29 2012-11-29 적층 세라믹 전자부품

Country Status (5)

Country Link
US (1) US8964353B2 (ko)
JP (1) JP5804569B2 (ko)
KR (1) KR101422934B1 (ko)
CN (1) CN103854855B (ko)
TW (1) TWI479521B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013703A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
CN104701010B (zh) * 2015-03-16 2018-04-20 广东风华高新科技股份有限公司 多层陶瓷电容器
US10187994B2 (en) 2015-10-29 2019-01-22 Samsung Electro-Mechanics Co., Ltd. Capacitor and method of manufacturing the same
KR101792396B1 (ko) * 2015-10-29 2017-11-02 삼성전기주식회사 커패시터 및 그 제조방법
JP6838381B2 (ja) * 2016-12-14 2021-03-03 Tdk株式会社 積層電子部品
KR102004804B1 (ko) * 2017-08-28 2019-07-29 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102505428B1 (ko) * 2017-11-20 2023-03-03 삼성전기주식회사 복합 전자부품, 그 실장 기판
JP7128628B2 (ja) * 2018-01-30 2022-08-31 太陽誘電株式会社 積層圧電セラミック部品及び圧電デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000701B2 (ja) * 1999-01-14 2007-10-31 株式会社村田製作所 積層コンデンサ
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
DE60038066T2 (de) * 2000-12-28 2009-02-05 Tdk Corp. Keramischer Vielschichtkondensator für dreidimensionale Montage
US6627509B2 (en) 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
JP2006013245A (ja) 2004-06-28 2006-01-12 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP4108650B2 (ja) * 2004-06-29 2008-06-25 Ｔｄｋ株式会社 積層コンデンサ
JP2006086359A (ja) 2004-09-16 2006-03-30 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP4896642B2 (ja) 2006-09-12 2012-03-14 Ｔｄｋ株式会社 積層コンデンサ及び電子機器
US20080174931A1 (en) * 2007-01-18 2008-07-24 Skamser Daniel J Vertical electrode layer design to minimize flex cracks in capacitors
JP4992523B2 (ja) 2007-04-06 2012-08-08 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2009026872A (ja) 2007-07-18 2009-02-05 Taiyo Yuden Co Ltd 積層コンデンサ
JP4953988B2 (ja) * 2007-08-29 2012-06-13 京セラ株式会社 積層コンデンサおよびコンデンサ実装基板
KR100867505B1 (ko) * 2007-09-19 2008-11-07 삼성전기주식회사 적층형 칩 커패시터 실장용 회로기판 및 적층형 칩커패시터를 구비한 회로기판 장치
JP2009194096A (ja) * 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
JP5440309B2 (ja) 2010-03-24 2014-03-12 株式会社村田製作所 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
TW201421500A (zh) 2014-06-01
JP2014107532A (ja) 2014-06-09
KR101422934B1 (ko) 2014-07-23
US8964353B2 (en) 2015-02-24
JP5804569B2 (ja) 2015-11-04
US20140146436A1 (en) 2014-05-29
CN103854855B (zh) 2017-04-12
CN103854855A (zh) 2014-06-11
TWI479521B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
KR101912279B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101548774B1 (ko) 적층 세라믹 커패시터
KR101422934B1 (ko) 적층 세라믹 전자부품
KR101452058B1 (ko) 적층 세라믹 전자부품
KR101558023B1 (ko) 적층 세라믹 커패시터
KR101412784B1 (ko) 적층 세라믹 커패시터
KR101525645B1 (ko) 적층 세라믹 커패시터
US8891226B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101422929B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101422949B1 (ko) 적층 세라믹 전자부품
KR102089693B1 (ko) 적층 세라믹 커패시터
KR101388690B1 (ko) 적층 세라믹 전자부품
KR101994717B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20140071724A (ko) 적층 세라믹 전자부품
KR20140126085A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20150019732A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US10297386B2 (en) Multilayer ceramic capacitor and board having the same
KR101412842B1 (ko) 적층 세라믹 전자부품
KR20160044250A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102574420B1 (ko) 적층형 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6