KR20140054716A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20140054716A
KR20140054716A KR1020120120537A KR20120120537A KR20140054716A KR 20140054716 A KR20140054716 A KR 20140054716A KR 1020120120537 A KR1020120120537 A KR 1020120120537A KR 20120120537 A KR20120120537 A KR 20120120537A KR 20140054716 A KR20140054716 A KR 20140054716A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
solder ball
sealing material
semiconductor
Prior art date
Application number
KR1020120120537A
Other languages
English (en)
Other versions
KR101965127B1 (ko
Inventor
찬 박
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120120537A priority Critical patent/KR101965127B1/ko
Priority to US13/950,669 priority patent/US9236337B2/en
Publication of KR20140054716A publication Critical patent/KR20140054716A/ko
Application granted granted Critical
Publication of KR101965127B1 publication Critical patent/KR101965127B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

반도체 패키지 및 그 제조 방법이 제공된다. 상기 반도체 패키지는 벤트 홀이 형성된 기판, 상기 기판의 상면 상에 실장된 반도체 칩, 상기 기판의 하면 상에 형성된 패드, 및 상기 기판의 상면, 상기 반도체 칩, 및 상기 기판의 하면 상에 상기 패드가 형성된 영역을 제외한 전면을 덮는 봉지재를 포함한다.

Description

반도체 패키지 및 그 제조 방법 {Semiconductor package and method for fabricating the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
반도체 패키지 구조에서, 반도체 칩과 기판 사이의 전기적 연결은 주로 와이어 본딩에 의해 이루어진다. 다만, 와이어 본딩을 이용하여 전기적 연결을 이루는 경우, 후속의 몰딩 공정에서 와이어가 끊어질 수 있다. 또한, 와이어의 루프(Loop) 및 길이로 인해 패키지의 두께를 줄이는 데 한계가 있다.
따라서, 범프를 이용하여 반도체 칩과 기판을 연결하는 플립 칩 본딩 기술이 제안되었다. 범프를 이용하여 반도체 칩과 기판을 전기적으로 연결함으로써, 전기적 신호 전달 경로를 최소화하며, 반도체 패키지의 신뢰성을 향상시켰다.
본 발명이 해결하려는 과제는, 반도체 칩 하부의 보이드(void)를 제거할 수 있는 구조를 갖는 반도체 패키지를 제공하는 것이다.
본 발명이 해결하려는 과제는, 반도체 칩 하부의 보이드를 제거할 수 있는 구조를 갖는 반도체 패키지의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 일 태양은 벤트 홀이 형성된 기판, 상기 기판의 상면 상에 실장된 반도체 칩, 상기 기판의 하면 상에 형성된 솔더 볼 패드, 및 상기 기판의 상면, 상기 반도체 칩, 및 상기 기판의 하면 상에 상기 솔더 볼 패드가 형성된 영역을 제외한 전면을 덮는 봉지재를 포함한다.
상기 기판은 상기 벤트 홀을 복수 개 포함할 수 있다.
상기 기판은, 상기 반도체 칩의 아래에 상기 벤트 홀을 포함할 수 있다.
상기 솔더 볼 패드는 상기 기판의 하면을 덮는 상기 봉지재로부터 외부에 노출되도록 형성될 수 있다.
상기 솔더 볼 패드는 상기 기판의 하면을 덮는 상기 봉지재보다 돌출되도록 형성될 수 있다.
상기 기판의 상면에 형성된 연결 패드와 상기 반도체 칩의 하면 상에 형성된 범프를 더 포함하되, 상기 반도체 칩은 상기 범프와 상기 연결 패드가 전기적으로 연결되도록 실장될 수 있다.
상기 봉지재는 EMC(Epoxy Molding Compound)를 포함할 수 있다.
상기 반도체 칩은 상기 기판의 상면 상에 복수 개 실장될 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 제조 방법의 일 태양은 벤트 홀이 형성된 기판의 상면 상에 반도체 칩을 실장하고, 상기 기판의 하면 상에 솔더 볼 패드를 형성하고, 상기 기판의 상면, 상기 반도체 칩, 및 상기 기판의 하면 상에 상기 솔더 볼 패드가 형성된 영역을 제외한 전면을 덮는 봉지재를 형성하는 것을 포함한다.
상기 기판은 상기 벤트 홀을 복수 개 포함할 수 있다.
상기 기판의 하면 상에 상기 봉지재를 형성하는 것은, 상기 기판의 하면을 덮는 상기 봉지재로부터 상기 솔더 볼 패드가 외부에 노출되도록 상기 봉지재를 형성하는 것을 포함할 수 있다.
상기 기판의 하면 상에 상기 봉지재를 형성하는 것은, 상기 기판의 하면을 덮는 상기 봉지재보다 상기 솔더 볼 패드가 돌출되도록 형성하는 것을 포함할 수 있다.
상기 기판의 상면에 연결 패드를 형성하고, 상기 반도체 칩의 하면 상에 범프를 형성하는 것을 더 포함하되, 상기 반도체 칩을 상기 범프와 상기 연결 패드가 전기적으로 연결되도록 실장할 수 있다.
상기 봉지재는 EMC를 포함할 수 있다.
상기 기판의 상면 상에 상기 반도체 칩을 실장하는 것은, 상기 반도체 칩을 상기 기판의 상면 상에 복수 개 실장하는 것을 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 저면도이다.
도 3은 도 2의 A-A'을 따라서 절단한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 저면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 사시도이다.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면들이다.
도 12는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 13 및 도 14는 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서 언급되는 반도체 패키지 및 그 제조 방법은, 반도체 칩 하부의 보이드(void)를 제거할 수 있는 구조를 갖는 반도체 패키지에 관한 것이다. 반도체 칩 하부의 보이드를 제거하기 위하여, 기판에 벤트 홀이 존재할 수 있다. MUF(molded underfill) 공정에서, 봉지재(encapsulant)는 기판의 상면과 반도체 칩을 덮은 후, 기판의 벤트 홀을 통하여 기판의 하면으로 흐를 수 있다. 이 경우, 기판의 하면에 봉지재가 흐르는 영역에는, 솔더 볼 패드가 형성될 수 없다. 즉, 솔더 볼 패드는 기판 하면의 전면에 형성될 수 없고, 봉지재가 흐르는 영역을 제외한 부분에만 형성될 수 있다.
또한, 반도체 패키지의 두께를 감소시키기 위하여, 몰딩(molding) 두께를 감소시킬 수 있다. 이 경우, 기판과 봉지재의 열 팽창 계수(coefficient of thermal expansion) 차이로 인하여, 기판의 뒤틀림(warpage) 현상이 나타날 수 있다. 본 발명에서는, 솔더 볼 패드가 기판 하면의 전면에 형성될 수 있다. 또한, 봉지재가, 기판 하면 상에 솔더 볼 패드가 형성된 영역을 제외한 전면에 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다. 도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 저면도이다. 도 3은 도 2의 A-A'을 따라서 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 반도체 패키지는, 기판(100), 벤트 홀(400), 반도체 칩(200), 솔더 볼 패드(150), 봉지재(300) 등을 포함할 수 있다.
기판(100)은 패키지용 기판일 수 있으며, 예를 들어, 인쇄회로기판 또는 세라믹 기판일 수 있다. 기판(100)은 서로 반대편에 위치하는 상면과 하면을 가진다. 기판(100)의 상면에는 연결 패드(130)가 형성될 수 있다. 기판(100)의 상면 상에는 반도체 칩(200)이 실장될 수 있으며, 기판(100)의 하면 상에는 솔더 볼 패드(150)가 형성될 수 있다. 기판(100)은 벤트 홀(400)이 형성될 수 있으며, 후술하는 바와 같이, 봉지재(300)가 흐르는 통로 역할을 할 수 있다.
벤트 홀(400)은 기판(100)에 형성된다. 벤트 홀(400)은 액상 물질(예를 들어, 봉지재(300))이 기판(100)의 상면으로부터 하면으로 흐를 수 있도록 형성된다. 벤트 홀(400)은 기판(100)의 상면 상에 실장되는 반도체 칩(200)의 아래에 형성될 수 있으나, 이에 한정되는 것은 아니다. 몰딩(molding) 공정에서, 봉지재(300)를 주입할 때, 보이드(예를 들어, 기포)가 발생할 수 있다. 이때, 벤트 홀(400)은 봉지재(300)가 흐르는 통로 역할을 하여, 반도체 칩(200)의 하부에 트랩(trap)되는 보이드를 제거할 수 있다. 반도체 패키지의 신뢰성 향상을 위하여, 반도체 칩(200)의 하부에 트랩되는 보이드를 제거할 필요성이 있다.
반도체 칩(200)은 기판(100)의 상면 상에 실장된다. 반도체 칩(200)은 소정 접착 수단(예를 들어, 액상의 에폭시, 접착 테이프, 또는 도전성 매개체)에 의하여, 기판(100)의 상면의 중앙 영역 상에 실장될 수 있으나, 이에 한정되는 것은 아니다. 반도체 칩(200)의 하면 상에는 범프(140)가 형성될 수 있다. 반도체 칩(200)의 범프(140)는, 예를 들어, 기판(100)의 연결 패드(130)에 대응하여 형성될 수 있다. 즉, 범프(140)가 형성된 반도체 칩(200)이 기판(100)의 상면 상에 실장되어, 반도체 칩(200)이 범프(140)를 통해 기판(100)과 전기적으로 연결될 수 있다. 범프(140)는, 예를 들어, 금, 은, 니켈, 구리, 주석 또는 이들의 합금으로 형성될 수 있다. 구체적으로, 범프(140)는 구리-니켈-리드(Cu-Ni-Pb), 구리-니켈-금(Cu-Ni-Au), 구리-니켈(Cu-Ni), 니켈-금(Ni-Au), 또는 니켈-은(Ni-Ag) 등으로 형성될 수 있다.
본 실시예에서는, 하나의 반도체 칩(200)이 반도체 패키지에 포함되는 경우를 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 반도체 패키지는 반도체 칩(200)과 수직으로 적층되는 하나 이상의 다른 반도체 칩을 더 포함할 수 있다.
솔더 볼 패드(150)는 기판(100)의 하면 상에 형성된다. 솔더 볼 패드(150)는 기판(100)의 하면을 덮는 봉지재(300)보다 돌출되도록 형성될 수 있다. 즉, 솔더 볼 패드(150)가 형성된 높이는, 기판(100)의 하면을 덮는 봉지재(300)가 형성된 높이보다 높을 수 있다. 기판(100)의 하면으로 봉지재(300)가 흐를 때, 솔더 볼 패드(150)는 봉지재(300)에 의하여 덮이지 않을 수 있다. 따라서, 기판(100)의 하면 상에 솔더 볼 패드(150)가 형성된 영역을 제외한 전면이 봉지재에 의하여 덮일 수 있다. 솔더 볼 패드(150)가 기판(100)의 하면을 덮는 봉지재(300)보다 돌출된 구조에서는, 기판(100)의 하면의 전 영역에 솔더 볼 패드(150)가 형성될 수 있다. 이를 통해, 솔더 볼 레이 아웃(lay out)에 의한 한계를 극복할 수 있다.
솔더 볼 패드(150) 상에는 산화를 방지하기 위하여, OSP(organic solder paste)가 형성될 수 있다. 솔더 볼 패드(150) 상에는 접속 단자(160)가 형성될 수 있다. 접속 단자(160)는 반도체 패키지를 모듈 보드(module board) 또는 주 회로 보드(main circuit board) 등과 전기적으로 연결시킬 수 있다. 접속 단자(160)는, 예를 들어, 솔더 볼 또는 도전성 범프 등일 수 있으며, 이에 한정되는 것은 아니다.
봉지재(300)는 기판(100)의 상면, 반도체 칩(200) 및 기판(100)의 하면 상에 솔더 볼 패드(150)가 형성된 영역을 제외한 전면을 덮도록 형성된다. 봉지재(300)는 반도체 칩(200)과 기판(100) 사이의 공간을 매립하도록 형성되어, 범프(140)를 보호하고, 반도체 칩(200)과 기판(100) 사이의 접착력을 증가시키는 역할을 할 수 있다. 또한, 반도체 패키지의 외형을 유지시키고, 외부의 물리적인 충격 또는 습기 등으로부터 반도체 칩(200)을 보호하는 역할을 할 수 있다. 봉지재(300)가 기판(100)의 하면 상에 솔더 볼 패드(150)가 형성된 영역을 제외한 전면을 덮도록 형성되어, 기판(100)의 양면에 봉지재(300)가 몰딩되는 구조를 가질 수 있다. 이를 통해, 기판(100)의 뒤틀림(warpage) 정도를 줄일 수 있다. 반도체 패키지의 두께 감소화 경향에 따라, 몰딩 두께가 감소될 수 있다. 기판(100)의 상면에만 봉지재(300)가 몰딩된 경우, 기판(100)과 봉지재(300) 사이의 열 팽창 계수(coefficient of thermal expansion) 차이에 의해 기판(100)의 뒤틀림 현상이 나타날 수 있다. 다만, 기판(100)의 양면에 봉지재(300)가 몰딩된 경우에는, 기판(100)의 뒤틀림 정도가 줄어들 수 있다. 봉지재(300)는 반도체 칩(200)의 상면과 동일하거나 높은 표면 높이로 형성될 수 있으나, 이에 한정되는 것은 아니다. 도 1 및 도 3에서는 봉지재(300)가 반도체 칩(200)의 상면보다 높은 표면 높이로 형성된 예를 도시한다. 봉지재(300)는, 예를 들어, EMC(Epoxy Molding Compound), 실리콘 수지, 폴리이미드 또는 그의 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 형성될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 저면도이다. 설명의 편의상, 본 발명의 일 실시예에 따른 반도체 패키지와 다른 부분을 위주로 설명한다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지에서, 기판(100)은 벤트 홀(400 내지 404)을 복수 개 포함할 수 있다. 다만, 벤트 홀(400 내지 404)의 개수는 제한되지 않는다. 복수 개의 벤트 홀(400 내지 404)은 액상 물질(예를 들어, 봉지재(300))이 기판(100)의 상면으로부터 하면으로 흐를 수 있도록 형성된다. 복수 개의 벤트 홀(400 내지 404)은 기판(100)의 상면 상에 실장되는 반도체 칩(200)의 아래에 형성될 수 있으나, 이에 한정되는 것은 아니다. 몰딩(molding) 공정에서, 봉지재(300)를 주입할 때, 보이드(예를 들어, 기포)가 발생할 수 있다. 이때, 벤트 홀(400)은 봉지재(300)가 흐르는 통로 역할을 하여, 반도체 칩(200)의 하부에 트랩(trap)되는 보이드(void)를 제거할 수 있다. 복수 개의 벤트 홀(400)이 형성되어, 봉지재(300)의 유동 속도를 증가시킬 수 있으며, 보이드의 제거 효율도 높일 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다. 설명의 편의상, 본 발명의 일 실시예에 따른 반도체 패키지와 다른 부분을 위주로 설명한다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 패키지에서, 솔더 볼 패드(150)는 기판(100)의 하면을 덮는 봉지재(300)로부터 외부에 노출되도록 형성될 수 있다. 즉, 솔더 볼 패드(150)가 형성된 높이는, 기판(100)의 하면을 덮는 봉지재(300)가 형성된 높이와 같을 수 있다. 본 발명의 일 실시예에서, 솔더 볼 패드(150)가 형성된 높이가 기판(100)의 하면을 덮는 봉지재(300)가 형성된 높이보다 높은 경우를 설명하였다. 반도체 패키지의 두께를 줄이기 위하여, 솔더 볼 패드(150)가 형성된 높이를 기판(100)의 하면을 덮는 봉지재(300)가 형성된 높이와 같게할 수 있다. 기판(100)의 하면으로 봉지재(300)가 흐를 때, 기판(100)의 하면 상에 솔더 볼 패드(150)가 형성된 영역을 제외한 전면이 봉지재(300)에 의하여 덮일 수 있다. 솔더 볼 패드(150)가 기판(100)의 하면을 덮는 봉지재(300)로부터 외부에 노출되도록 형성된 구조에서는, 기판(100)의 하면의 전 영역에 솔더 볼 패드(150)가 형성될 수 있다. 이를 통해, 솔더 볼 레이 아웃(lay out)에 의한 한계를 극복할 수 있다. 솔더 볼 패드(150) 상에는 산화를 방지하기 위하여, OSP(organic solder paste)가 형성될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 사시도이다. 설명의 편의상, 본 발명의 일 실시예에 따른 반도체 패키지와 다른 부분을 위주로 설명한다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 패키지에서, 반도체 칩은 기판(100)의 상면 상에 복수 개 실장될 수 있다. 복수 개의 반도체 칩은 소정 접착 수단(예를 들어, 액상의 에폭시, 접착 테이프, 또는 도전성 매개체)에 의하여, 기판(100)의 상면 상에 실장될 수 있다. 복수 개의 반도체 칩의 하면 상에는 범프가 형성될 수 있다. 복수 개의 반도체 칩의 범프는, 예를 들어, 기판(100)의 연결 패드에 대응하여 형성될 수 있다. 즉, 범프가 형성된 복수 개의 반도체 칩이 기판(100)의 상면 상에 실장되어, 복수 개의 반도체 칩이 범프를 통해 기판(100)과 전기적으로 연결될 수 있다. 범프는, 예를 들어, 금, 은, 니켈, 구리, 주석 또는 이들의 합금으로 형성될 수 있다. 구체적으로, 범프는 구리-니켈-리드(Cu-Ni-Pb), 구리-니켈-금(Cu-Ni-Au), 구리-니켈(Cu-Ni), 니켈-금(Ni-Au), 또는 니켈-은(Ni-Ag) 등으로 형성될 수 있다.
이하에서, 도 7 내지 도 11을 이용하여, 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명한다. 도 7 내지 도 11은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 도면들이다.
우선, 도 7을 참조하면, 벤트 홀(400)이 형성된 기판(100)의 상면 상에 반도체 칩(200)을 실장한다. 기판(100)의 상면에 연결 패드(130)를 형성하고, 반도체 칩(200)의 하면 상에 범프(140)를 형성할 수 있다. 반도체 칩(200)을 범프(140)와 연결 패드(130)가 전기적으로 연결되도록 실장할 수 있다.
도 8을 참조하면, 기판(100)의 하면 상에 솔더 볼 패드(150)를 형성한다. 솔더 볼 패드(150)는, 후속 공정에서 기판(100)의 하면을 덮는 봉지재(300)보다 돌출되도록 형성될 수 있다.
도 9를 참조하면, 솔더 볼 패드(150) 상에 이형필름(500)을 형성한다. 이형필름(500)은, 솔더 볼 패드(150)가 기판(100)의 하면을 덮는 봉지재(300)보다 돌출되는 구조를 갖도록 형성될 수 있다. 이형필름(500)에 의하여, 후속 공정에서 봉지재(300)를 주입할 때 봉지재(300)가 솔더 볼 패드(150)를 덮지 않을 수 있다.
도 10을 참조하면, 봉지재(300)가 기판(100)의 상면, 반도체 칩(200) 및 기판(100)의 하면 상에 솔더 볼 패드(150)가 형성된 영역을 제외한 전면을 덮도록 주입된다. 봉지재(300)는 기판(100)의 상면과 반도체 칩(200)을 덮고, 벤트 홀(400)을 통하여 기판(100)의 하면으로 흐른다. 봉지재(300)를 주입시킨 후, 봉지재(300)를 경화시킨다.
도 11을 참조하면, 이형필름(500)을 제거한다. 이형필름(500)을 제거함으로써, 솔더 볼 패드(150)는 기판(100)의 하면을 덮는 봉지재(300)보다 돌출된 구조를 갖는다.
도 12는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 12를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합 될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 본 발명의 실시예들에 따른 핀 전계효과 트랜지스터는 기억 장치(1130) 내에 제공되거나, 컨트롤러(1110), 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 13 및 도 14는 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다. 도 13은 태블릿 PC이고, 도 14는 노트북을 도시한 것이다. 본 발명의 실시예들에 따른 반도체 장치(1~7) 중 적어도 하나는 태블릿 PC, 노트북 등에 사용될 수 있다. 본 발명의 몇몇 실시예들에 따른 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 130: 연결 패드
140: 범프 150: 솔더 볼 패드
200: 반도체 칩 300: 봉지재
400: 벤트 홀 500: 이형필름

Claims (15)

  1. 벤트 홀이 형성된 기판;
    상기 기판의 상면 상에 실장된 반도체 칩;
    상기 기판의 하면 상에 형성된 솔더 볼 패드; 및
    상기 기판의 상면, 상기 반도체 칩, 및 상기 기판의 하면 상에 상기 솔더 볼 패드가 형성된 영역을 제외한 전면을 덮는 봉지재를 포함하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 기판은 상기 벤트 홀을 복수 개 포함하는 반도체 패키지.
  3. 제 1항에 있어서,
    상기 기판은, 상기 반도체 칩의 아래에 상기 벤트 홀을 포함하는 반도체 패키지.
  4. 제 1항에 있어서,
    상기 솔더 볼 패드는 상기 기판의 하면을 덮는 상기 봉지재로부터 외부에 노출되도록 형성된 반도체 패키지.
  5. 제 1항에 있어서,
    상기 솔더 볼 패드는 상기 기판의 하면을 덮는 상기 봉지재보다 돌출되도록 형성된 반도체 패키지.
  6. 제 1항에 있어서,
    상기 기판의 상면에 형성된 연결 패드와 상기 반도체 칩의 하면 상에 형성된 범프를 더 포함하되, 상기 반도체 칩은 상기 범프와 상기 연결 패드가 전기적으로 연결되도록 실장된 반도체 패키지.
  7. 제 1항에 있어서,
    상기 봉지재는 EMC(Epoxy Molding Compound)를 포함하는 반도체 패키지.
  8. 제 1항에 있어서,
    상기 반도체 칩은 상기 기판의 상면 상에 복수 개 실장되는 반도체 패키지.
  9. 벤트 홀이 형성된 기판의 상면 상에 반도체 칩을 실장하고,
    상기 기판의 하면 상에 솔더 볼 패드를 형성하고,
    상기 기판의 상면, 상기 반도체 칩, 및 상기 기판의 하면 상에 상기 솔더 볼 패드가 형성된 영역을 제외한 전면을 덮는 봉지재를 형성하는 것을 포함하는 반도체 패키지의 제조 방법.
  10. 제 9항에 있어서,
    상기 기판은 상기 벤트 홀을 복수 개 포함하는 반도체 패키지의 제조 방법.
  11. 제 9항에 있어서,
    상기 기판의 하면 상에 상기 봉지재를 형성하는 것은, 상기 기판의 하면을 덮는 상기 봉지재로부터 상기 솔더 볼 패드가 외부에 노출되도록 상기 봉지재를 형성하는 것을 포함하는 반도체 패키지의 제조 방법.
  12. 제 9항에 있어서,
    상기 기판의 하면 상에 상기 봉지재를 형성하는 것은, 상기 기판의 하면을 덮는 상기 봉지재보다 상기 솔더 볼 패드가 돌출되도록 형성하는 것을 포함하는 반도체 패키지의 제조 방법.
  13. 제 9항에 있어서,
    상기 기판의 상면에 연결 패드를 형성하고, 상기 반도체 칩의 하면 상에 범프를 형성하는 것을 더 포함하되, 상기 반도체 칩을 상기 범프와 상기 연결 패드가 전기적으로 연결되도록 실장하는 반도체 패키지의 제조 방법.
  14. 제 9항에 있어서,
    상기 봉지재는 EMC를 포함하는 반도체 패키지의 제조 방법.
  15. 제 9항에 있어서,
    상기 기판의 상면 상에 상기 반도체 칩을 실장하는 것은, 상기 반도체 칩을 상기 기판의 상면 상에 복수 개 실장하는 것을 포함하는 반도체 패키지의 제조 방법.

KR1020120120537A 2012-10-29 2012-10-29 반도체 패키지 및 그 제조 방법 KR101965127B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120120537A KR101965127B1 (ko) 2012-10-29 2012-10-29 반도체 패키지 및 그 제조 방법
US13/950,669 US9236337B2 (en) 2012-10-29 2013-07-25 Semiconductor package including a substrate having a vent hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120120537A KR101965127B1 (ko) 2012-10-29 2012-10-29 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140054716A true KR20140054716A (ko) 2014-05-09
KR101965127B1 KR101965127B1 (ko) 2019-04-04

Family

ID=50546287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120120537A KR101965127B1 (ko) 2012-10-29 2012-10-29 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9236337B2 (ko)
KR (1) KR101965127B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917068B2 (en) * 2014-03-14 2018-03-13 Taiwan Semiconductor Manufacturing Company Package substrates, packaged semiconductor devices, and methods of packaging semiconductor devices
CN113284855A (zh) * 2020-02-19 2021-08-20 长鑫存储技术有限公司 封装基板及其形成方法、封装结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080029706A (ko) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 반도체 패키지
KR20110092045A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지
KR20120062457A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 솔더 접합 신뢰도를 높이는 반도체 패키지용 인쇄회로기판 및 이를 포함하는 반도체 패키지

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
KR100299384B1 (ko) 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지
KR100575859B1 (ko) 1999-06-18 2006-05-03 주식회사 하이닉스반도체 볼 그리드 어레이 패키지
KR100333386B1 (ko) 1999-06-29 2002-04-18 박종섭 칩 스캐일 패키지
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
KR100679816B1 (ko) 2001-01-03 2007-02-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR100691942B1 (ko) 2001-01-15 2007-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2006165324A (ja) 2004-12-08 2006-06-22 Toyota Motor Corp Ｂｇａパッケージを実装した基板の構造
JPWO2006064863A1 (ja) * 2004-12-17 2008-06-12 イビデン株式会社 プリント配線板
US9023249B2 (en) 2010-05-06 2015-05-05 Immunolight, Llc Adhesive bonding composition and method of use
US8063474B2 (en) 2008-02-06 2011-11-22 Fairchild Semiconductor Corporation Embedded die package on package (POP) with pre-molded leadframe
US8310051B2 (en) 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US8076180B2 (en) 2008-07-07 2011-12-13 Infineon Technologies Ag Repairable semiconductor device and method
US8039938B2 (en) 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
US8034660B2 (en) 2009-07-24 2011-10-11 Texas Instruments Incorporated PoP precursor with interposer for top package bond pad pitch compensation
US20110309481A1 (en) 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
US8273607B2 (en) 2010-06-18 2012-09-25 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof
US8264849B2 (en) 2010-06-23 2012-09-11 Intel Corporation Mold compounds in improved embedded-die coreless substrates, and processes of forming same
US8502377B2 (en) 2010-08-06 2013-08-06 Mediatek Inc. Package substrate for bump on trace interconnection
US8435835B2 (en) 2010-09-02 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
US8409918B2 (en) 2010-09-03 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8193036B2 (en) 2010-09-14 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming mold underfill using dispensing needle having same width as semiconductor die
US8313982B2 (en) 2010-09-20 2012-11-20 Texas Instruments Incorporated Stacked die assemblies including TSV die
US8399305B2 (en) 2010-09-20 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming dam material with openings around semiconductor die for mold underfill using dispenser and vacuum assist
US8993377B2 (en) 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
US8338945B2 (en) 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
JP2012109437A (ja) 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
US8456021B2 (en) 2010-11-24 2013-06-04 Texas Instruments Incorporated Integrated circuit device having die bonded to the polymer side of a polymer substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080029706A (ko) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 반도체 패키지
KR20110092045A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지
KR20120062457A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 솔더 접합 신뢰도를 높이는 반도체 패키지용 인쇄회로기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
KR101965127B1 (ko) 2019-04-04
US9236337B2 (en) 2016-01-12
US20140117543A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
US10431536B2 (en) Interposer substrate and semiconductor package
US8264091B2 (en) Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8283767B1 (en) Dual laminate package structure with embedded elements
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US8981543B2 (en) Semiconductor package and method of forming the same
KR20140130920A (ko) 패키지 온 패키지 장치 및 이의 제조 방법
KR101801945B1 (ko) 반도체 칩 및 이를 갖는 반도체 패키지
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
US9196470B1 (en) Molded leadframe substrate semiconductor package
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
US7180166B2 (en) Stacked multi-chip package
US8134242B2 (en) Integrated circuit package system with concave terminal
KR102538175B1 (ko) 반도체 패키지
US20140183711A1 (en) Semiconductor Device and Method of Making a Semiconductor Device
KR101583719B1 (ko) 반도체 패키지 및 그 제조 방법
US7696618B2 (en) POP (package-on-package) semiconductor device
KR20120040536A (ko) 반도체 패키지 및 그 제조 방법
KR20080094203A (ko) 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
KR101965127B1 (ko) 반도체 패키지 및 그 제조 방법
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
KR20140066518A (ko) 반도체 장치 및 그 제조 방법
US9589935B2 (en) Package apparatus and manufacturing method thereof
KR20140115021A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right