KR20140048734A - 정전 척 - Google Patents

정전 척 Download PDF

Info

Publication number
KR20140048734A
KR20140048734A KR1020120115026A KR20120115026A KR20140048734A KR 20140048734 A KR20140048734 A KR 20140048734A KR 1020120115026 A KR1020120115026 A KR 1020120115026A KR 20120115026 A KR20120115026 A KR 20120115026A KR 20140048734 A KR20140048734 A KR 20140048734A
Authority
KR
South Korea
Prior art keywords
electrode
electrostatic chuck
pattern
adsorption
electrode pattern
Prior art date
Application number
KR1020120115026A
Other languages
English (en)
Other versions
KR102047001B1 (ko
Inventor
박성수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120115026A priority Critical patent/KR102047001B1/ko
Priority to US13/781,502 priority patent/US9287806B2/en
Publication of KR20140048734A publication Critical patent/KR20140048734A/ko
Application granted granted Critical
Publication of KR102047001B1 publication Critical patent/KR102047001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 실시예는 정전 척 표면에 발생하는 스크래치에 의한 전극의 단락을 최소화하면서도, 안정적인 흡착이 가능한 정전 척을 제공한다.

Description

정전 척{electrostatic chuck}
본 발명은 정전 척에 관한 것으로서, 특히 전극의 일부에 결함이 발생한 경우에도 정전기력을 발생시킬 수 있는 정전 척에 관한 것이다.
정전 척(Electrostatic Chauck)은 정전기력을 사용해 피흡착체를 고정 지지하는 것으로서, 반도체, 패널 등의 제조 프로세스에서 기판의 반송 또는 흡착 고정에 사용된다. 정전 척은 피흡착체의 종류에 따라, 금속 시트를 흡착하는 정전 척과, 절연체인 글래스 기판을 흡착하는 정전 척으로 구분될 수 있다.
글래스 기판을 흡착하는 정전 척은 피흡착체가 절연체인 글래스 기판을 흡착하기 위하여, 금속 시트를 흡착하는 정전 척에 비해 전극 패턴의 전극 폭이 좁은 패턴(Fine Pattern)을 이용하였다.
본 발명의 실시예는 표면에 발생하는 스크래치에 의한 전극 손상을 최소화하면서도, 안정적인 흡착이 가능한 정전 척을 제공한다.
본 발명의 일 실시예에 따른 정전 척은 피흡착체를 흡착 지지하는 흡착 플레이트; 및 상기 흡착 플레이트에 설치되며, 상기 피흡착체와의 사이에 정전기력을 발생시키는 흡착 전극;을 포함하며,
상기 흡착 전극은 제1 전극 패턴과, 상기 제1 전극 패턴의 외곽에 배치되며, 상기 제1 전극 패턴의 전극 폭보다 넓은 전극 폭을 가지는 제2 전극 패턴을 포함할 수 있다.
상기 제1 전극 패턴의 전극 폭은 0.5~ 1mm일 수 있으며, 상기 제2 전극 패턴의 전극 폭은 30 ~ 50 mm일 수 있다.
상기 제1 전극 패턴의 전극 사이의 간격은 0.5 ~ 1mm일 수 있다.
상기 제2 전극 패턴의 면적은 상기 흡착 전극의 전체 면적의 15 ~ 25 %일 수 있다.
상기 제1 전극 패턴은 양의 전극과 음의 전극이 서로 교대로 배열된 패턴일 수 있다.
상기 제1 전극 패턴은 상기 양의 전극에 연결된 양의 베이스 전극과, 상기 음의 전극에 연결된 음의 베이스 전극을 포함하며, 상기 양의 베이스 전극과 음의 베이스 전극이 복수 개일 수 있다.
상기 제2 전극 패턴은 양의 전극과 음의 전극이 서로 교대로 배열된 패턴일 수 있다.
상기 제2 전극 패턴은 상기 양의 전극에 연결된 양의 베이스 전극과, 상기 음의 전극에 연결된 음의 베이스 전극을 포함하며, 상기 양의 베이스 전극과 음의 베이스 전극이 복수 개일 수 있다.
상기 피흡착제는 글래스 기판일 수 있다.
본 발명의 일 실시예에 따르면, 외곽 영역에 중심 영역보다 상대적으로 넓은 폭을 가지는 전극 패턴을 형성함으로써 스크래치로 인한 전극의 단락을 최소화하면서도, 중심 영역에 배치된 미세 패턴의 전극 패턴을 통해 안정적인 흡착이 가능한 정전 척을 제공한다.
도 1은 본 발명의 일 실시예에 따른 정전 척을 개략적으로 도시한 사시도이다.
도 2는 도 1의 본 발명의 일 실시예에 따른 정전 척을 도시한 평면도이다.
도 3은 도 2의 흡착 전극의 제1 전극 패턴의 일부를 확대 도시한 것이다.
도 4는 정전 척의 흡착 플레이트의 흡착면에 스크래치가 발생된 예를 도식적으로 나타낸 것이다.
도 5는 도 4의 외곽 영역의 일부인 X영역을 확대 도시한 것이다.
도 6은 본 실시예에 따른 흡착 전극의 전체 면적에 대한 제2 전극 패턴의 면적을 개략적으로 나타낸 것이다.
도 7은 본 발명의 실시예에 따른 정전 척의 사용상태를 개략적으로 나타낸 구성도이다.
도 8은 도 7의 유기 발명 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명은 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 정전 척을 개략적으로 도시한 사시도이다.
도 1을 참조하면, 본 실시예에 따른 정전 척(100)은, 피흡착체(1)를 흡착 지지하는 흡착 플레이트(10)와, 흡착 플레이트(10)의 내부에 설치된 흡착 전극(20)을 포함한다.
피흡착체(1)가 도면과 같이 상부에 배치된 흡착 플레이트(10)와 이격된 상태에서, 흡착 전극(20)에 고전압이 인가될 경우, 흡착 전극(20)과 피흡착체(1) 사이에 전위차가 발생한다. 이러한 전위차는 피흡착체(1)와 흡착 전극(20) 사이에 정전기력을 발생시켜, 피흡착체(1)를 흡착 플레이트(10)의 흡착면(11)에 흡착시킨다. 이 때, 흡착 전극(20)은 흡착 플레이트(10)의 내부에 설치되어, 피흡착체(1)에 직접 접촉하지 않고 이격 배치될 수 있다.
반대로, 흡착 전극(20)에 고전압 인가가 중단될 경우, 흡착 전극(20)과의 사이에 발생한 정전기력이 소멸하여, 피흡착체(1)는 흡착 플레이트(10)로부터 분리된다.
이와 같이 피흡착체(1)를 흡착하기 위하여 흡착 전극(20)에 의한 정전기력을 이용함으로써, 기계적인 척 예를 들어, 진공 척을 이용하여 피흡착체(1)를 사용하는 경우 발생할 수 있는 응력에 의한 피흡착체(1)의 품질 저하문제를 방지할 수 있다.
도 2는 도 1의 본 발명의 일 실시예에 따른 정전 척을 도시한 평면도이다. 도 3은 도 2의 흡착 전극의 제1 전극 패턴의 일부를 확대 도시한 것이다.
도 2를 참조하면, 정전기력을 발생시키는 흡착 전극(20)은 제1 전극 패턴(21)과, 제1 전극 패턴(21)의 전극 폭(W1)보다 넓은 전극 폭(W2)을 가지는 제2 전극 패턴(22)을 포함할 수 있다. 흡착 플레이트(10)는 전극이 패턴화되는 전극 영역(12)을 포함하며, 이러한 전극 영역(12)은 중심 영역(121)과 외곽 영역(122)으로 분할될 수 있다. 중심 영역(121)에는 제1 전극 패턴(21)이 배치되고, 외곽 영역(122)에는 제2 전극 패턴(22)이 배치될 수 있다. 도 1 및 도 2에서는 중심 영역(121), 외곽 영역(122)은 4개의 분할 영역으로 예시되어 있으며, 각 분할 영역에 제1 전극 패턴(21)과 제2 전극 패턴(22)이 배치되어 있으나, 제1 전극 패턴(21)과 제2 전극 패턴(22)의 개수는 이에 한정되지 않는다. 여기서, 전극 폭(W1, W2)이란 전극 내부로 흐르는 전류 방향에 수직인 방향의 길이를 의미한다.
도 3을 참조하면, 제1 전극 패턴(21)은 좁은 전극 폭(W1)을 가질 수 있다. 예를 들어, 제1 전극 패턴(21)은 0.5 ~ 1 mm 의 전극 폭(W1)을 가질 수 있다. 또한, 제1 전극 패턴(21)은 전극 사이의 간격(D1)이 0.5 ~ 1 mm일 수 있다.
이와 같이, 제1 전극 패턴(21)의 전극 폭(W1)을 후술할 제2 전극 패턴(22)의 전극 폭(W2)보다 좁게 형성하고, 전극 사이의 간격(D1)을 작게 형성함으로써, 피흡착체(1)를 흡착하는 안정적인 정전기력을 발생시킬 수 있다. 이를 통해, 피흡착체(1)가 절연체인 경우에도 안정적인 흡착이 가능해진다. 피흡착체(1)가 절연체인 경우의 예로서, 피흡착체(1)는 글래스 기판일 수 있다.
제1 전극 패턴(21)은 양의 전극(211A)과 음의 전극(212A)이 서로 교대로 배열된 패턴일 수 있다. 교대로 배열된 복수의 양의 전극(211A)과 음의 전극(211B)은 각각 양의 베이스 전극(211B)과 음의 베이스 전극(212B)에 연결될 수 있다. 복수의 양의 전극(211A)은 양의 베이스 전극(211B)을 통해 외부로부터 양의 전압을 인가받으며, 복수의 음의 전극(212A)은 음의 베이스 전극(212B)을 통해 외부로부터 음의 전압을 인가받을 수 있다.
이러한 양의 베이스 전극(211B, 211B')과 음의 베이스 전극(212B, 212B')이 복수 개일 수 있다. 예를 들어, 제1 양의 베이스 전극(211B), 제2 양의 베이스 전극(211B'), 제1 음의 베이스 전극(212B) 및 제2 음의 베이스 전극(212B')을 포함할 수 있다. 제1 전극 패턴(21)은 복수의 양의 베이스 전극(211B, 211B')과 음의 베이스 전극(212B, 212B')을 포함함으로써, 일부 양의 베이스 전극(211B) 또는 음의 베이스 전극(212B) 또는 그에 연결된 양의 전극(211A), 음의 전극(212A)에 스크래치가 발생하여 단락된 경우에도, 다른 양의 베이스 전극(211B')과 음의 베이스 전극(212B') 또는 그에 연결된 양의 전극(211A'), 음의 전극(212A')에 의하여 정전기력이 발생하여 여전히 피흡착체(1)를 효과적으로 흡착할 수 있다.
도 4는 정전 척의 흡착 플레이트의 흡착면에 스크래치가 발생된 예를 도식적으로 나타낸 것이다. 정전 척(100)은 피흡착체(1)의 가공, 이송 또는 흡착 과정에서 발생한 이물질(particle)로 인해, 도 4와 같이, 흡착 플레이트(10)의 흡착면(11)에 스크래치(S1, S2, S3)가 발생할 수 있다. 흡착 플레이트(10)의 흡착면(11)에 발생한 스크래치(S1, S2, S3)는 전극 패턴이 형성된 전극 영역(12) 중에서도 도면과 같이 외곽 영역(122)에 집중되어 발생한다.
도 5는 도 4의 외곽 영역의 일부인 X영역을 확대 도시한 것이다. 도 5를 참조하면, 흡착 플레이트(10)의 외곽 영역(122)에 제2 전극 패턴(22)이 배치되며, 제2 전극 패턴(22)은 제1 전극 패턴(21)의 전극 폭(W1)보다 넓은 전극 폭(W2)을 가진다. 예를 들어, 제2 전극 패턴(22)은 30 ~ 50 mm의 전극 폭(W2)을 가질 수 있다.
이와 같이 스크래치(S1, S2, S3)가 빈번하게 발생하는 외곽 영역(122)에 전극 폭(W2)이 넓은 제2 전극 패턴(22)을 배치함으로써, 스크래치(S1, S2, S3)에 의한 단락 발생을 방지할 수 있다. 구체적으로 설명하면, 이물질에 의해 외곽 영역(122)에 스크래치(S1, S2, S3)가 발생한다 하더라도, 스크래치(S1, S2, S3)의 폭(Ws)보다 제2 전극 패턴(22)의 전극 폭(W2)이 더 넓기 때문에, 스크래치(S1, S2, S3)에 의해 전극(221A, 222A, 221A', 222A')은 단락되지 않는다. 이와 같이 스크래치(S1, S2, S3)에 의한 전극(221A, 222A, 221A', 222A')의 단락을 방지함으로써, 단락으로 인해 흡착력이 저하되어 피흡착체(1)가 이송 과정에서 떨어지는 문제를 방지할 수 있다. 또한, 단락 발생으로 인해 정전 척(100) 자체 또는 정전 척(100)의 분할 영역에 배치된 분판을 교체해야 하는 교체 비용 및 교체 시간을 최소화할 수 있다.
또한, 제2 전극 패턴(22)은 제1 전극 패턴(21)의 전극 사이의 간격(D1)보다 넓은 간격(D2)을 가질 수 있다.
다시 도 2를 참조하면, 제2 전극 패턴(22)은 양의 전극(221A)과 음의 전극(222A)이 서로 교대로 배열된 패턴일 수 있다. 교대로 배열된 복수의 양의 전극(221A)과 음의 전극(222A)은 각각 양의 베이스 전극(221B)과 음의 베이스 전극(222B)에 연결될 수 있다. 복수의 양의 전극(221A)은 양의 베이스 전극(221B)을 통해 외부로부터 양의 전압을 인가받으며, 복수의 음의 전극(222A)은 음의 베이스 전극(222B)을 통해 외부로부터 음의 전압을 인가받을 수 있다.
이러한 양의 베이스 전극(221B, 221B')과 음의 베이스 전극(222B, 222B')이 복수 개일 수 있다. 예를 들어, 제1 양의 베이스 전극(221B), 제2 양의 베이스 전극(221B'), 제1 음의 베이스 전극(222B) 및 제2 음의 베이스 전극(222B')을 포함할 수 있다. 제2 전극 패턴(22)은 복수의 양의 베이스 전극(221B, 221B')과 음의 베이스 전극(222B, 222B')을 포함함으로써, 일부 양의 베이스 전극(221B) 또는 음의 베이스 전극(222B) 또는 그에 연결된 양의 전극(221A), 음의 전극(222A)에 스크래치가 발생하여 단락된 경우에도, 다른 양의 베이스 전극(221B')과 음의 베이스 전극(222B')에 연결된 양의 전극(221A')과 음의 전극(222A')에 의하여 정전기력이 발생하여, 여전히 피흡착체(1)를 효과적으로 흡착할 수 있다.
제2 전극 패턴(22)은 제1 전극 패턴(21)과 분리 형성되거나 연결 형성될 수 있다. 일 예로서, 제2 전극 패턴(22)의 베이스 전극(221B, 222B, 221B', 222B')은 제1 전극 패턴(21)의 베이스 전극(211B, 212B, 211B', 212B')이 도면과 같이 분리 형성되어, 별개의 전원에 연결될 수 있다. 다른 예로서, 도면에 도시되어 있지는 않으나, 제2 전극 패턴(22)의 베이스 전극(221B, 222B, 221B', 222B')은 제1 전극 패턴(21)의 베이스 전극(211B, 212B, 211B', 212B')에 연결될 수 있다. 그러나, 제2 전극 패턴(22)의 연결은 반드시 이에 한정되지 않으며, 필요에 따라 제2 전극 패턴(22)의 전극(221A, 222A, 221A', 222A')과 제1 전극 패턴(21)의 베이스 전극(211B, 212B, 211B', 212B')이 연결될 수 있다.
도 6은 본 실시예에 따른 흡착 전극의 전체 면적에 대한 제2 전극 패턴의 면적을 개략적으로 나타낸 것이다. 도 6에서는 설명의 편의상, 제1 전극 패턴(21)과 제2 전극 패턴(22)의 구체적인 전극 형상은 도 2와 동일하므로 구체적인 도시를 생략하였다.
제2 전극 패턴(22)의 면적(A2)은 피흡착체(1)에 대한 흡착력과 스크래치에 의한 단락을 고려하여 결정될 수 있다. 여기서, 면적(A, A1, A2)은 전극 자체의 면적과 전극 사이의 면적을 포함한 것으로서, 전극이 차지한 영역의 면적을 의미한다. 전체 면적(A)은 제1 전극 패턴의 면적(A1)과 제2 전극 패턴의 면적(A2)의 합이다.
제2 전극 패턴(22)의 면적(A2)은 흡착 전극(20)의 전체 면적(A)의 15 ~ 25% 일 수 있다. 이를 통해, 흡착 전극(20)에 발생하는 스크래치에 의한 단락을 방지하면서도, 피흡착체(1)의 낙하를 방지할 수 있는 안정적인 흡착력을 제공할 수 있다. 제2 전극 패턴(22)의 면적(A2)이 흡착 전극(20)의 전체 면적(A)의 15 % 미만 일 경우에는, 제1 전극 패턴(21)에 스크래치(S1, S2, S3)가 발생하게 되어, 단락으로 인한 피흡착체(1)에 대한 균일한 흡착력 제공이 어려워질 수 있다. 반대로, 제2 전극 패턴(22)의 면적(A2)이 흡착 전극(20)의 전체 면적(A)의 25 % 초과일 경우에는, 제1 전극 패턴(21)의 면적이 감소하여, 피흡착체(1)에 대한 흡착력 자체가 작아져, 이송과정에서 피흡착체(1)가 낙하할 수 있다.
도 7은 본 발명의 실시예에 따른 정전 척의 사용상태를 개략적으로 나타낸 구성도이다. 도 7을 참조하면, 본 실시예에 따른 정전 척(100)은 유기 발광 디스플레이 장치의 제조방법에 사용될 수 있다.
유기 발광 디스플레이 장치는 기판(2), 기판(2)의 일면에 배치되는 유기 발광부(3), 유기 발광부(3)의 상부에 배치된 봉지 기판(1') 및 기판(2)과 봉지 기판(1')을 접합시키는 접합부재(4)를 포함할 수 있다.
정전 척(100)은 봉지 기판(1')의 상면을 흡착한다. 정전 척(100)은 봉지 기판(1')을 흡착한 상태에서 이동하며, 유기 발광부(3)가 배치된 기판(2)에 봉지 기판(1')을 정렬 배치한다.
봉지 기판(1')의 가공 또는 이송 과정에서 발생한 이물질 또는 흡착과정에서 찍힘 등에 의해 정전 척(100)의 외곽 영역(122; 도 4 참조)에 스크래치(S1, S2, S3)가 발생할 수 있다. 본 실시예에서는 외곽 영역(122)에 스크래치(S1, S2, S3)가 발생한다 하더라도, 외곽 영역(122)에 중심 영역(11)보다 넓은 전극 폭(W2)을 가지는 제2 전극 패턴(22)이 형성되어 있기 때문에 단락되지 않는다. 이와 같이 스크래치(S1, S2, S3)에 의한 전극의 단락을 방지함으로써, 단락으로 인해 흡착력이 저하되어 피흡착체(1)가 이송 과정에서 의도하지 않게 낙하하는 문제를 방지할 수 있다. 또한, 단락 발생으로 인해 정전 척(100) 자체 또는 정전 척(100)의 분할 영역에 배치된 분판을 교체해야 하는 교체 비용 및 교체 시간을 최소화할 수 있다.
도 8은 도 7의 유기 발명 디스플레이 장치의 일부를 개략적으로 도시하는 단면도로서, 유기 발광부(3)의 구체적인 구성을 예시적으로 도시하고 있다.
도 8을 참조하면, 기판(2) 상에 복수 개의 박막 트랜지스터(320)들이 구비되어 있고, 이 박막 트랜지스터(320)들 상부에는 유기 발광 소자(330)가 구비되어 있다. 유기 발광 소자(330)는 박막 트랜지스터(320)에 전기적으로 연결된 화소전극(331)과, 기판(2)의 전면(全面)에 걸쳐 배치된 대향전극(335)과, 화소전극(331)과 대향전극(335) 사이에 배치되며 적어도 발광층을 포함하는 중간층(333)을 구비한다.
기판(2) 상에는 게이트 전극(321), 소스 전극 및 드레인 전극(323), 반도체층(327), 게이트 절연막(313) 및 층간 절연막(315)을 구비한 박막 트랜지스터(320)가 구비되어 있다. 박막 트랜지스터(320)의 형태는 이에 한정되지 않으며, 반도체층(327)이 유기물로 구비된 유기 박막 트랜지스터, 실리콘으로 구비된 실리콘 박막 트랜지스터 등 다양한 박막 트랜지스터가 이용될 수 있다. 이 박막 트랜지스터(320)와 기판(2) 사이에는 필요에 따라 실리콘 옥사이드 또는 실리콘 나이트라이드 등으로 형성된 버퍼층(311)이 더 구비될 수도 있다.
유기 발광 소자(330)는 상호 대향된 화소전극(331) 및 대향전극(335)과, 이들 전극 사이에 개재된 유기물로 된 중간층(333)을 구비한다. 이 중간층(333)은 적어도 발광층을 포함하는 것으로서, 복수개의 층들을 구비할 수 있다. 이 층들에 대해서는 후술한다.
화소전극(331)은 애노드 전극의 기능을 하고, 대향전극(335)은 캐소드 전극의 기능을 한다. 물론, 이 화소전극(331)과 대향전극(335)의 극성은 반대로 될 수도 있다.
화소전극(331)은 투명전극 또는 반사전극으로 구비될 수 있다. 투명전극으로 구비될 때에는 ITO, IZO, ZnO 또는 In2O3로 형성될 수 있고, 반사전극으로 구비될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사막과, 그 위에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 구비할 수 있다.
대향전극(335)도 투명전극 또는 반사전극으로 구비될 수 있는데, 투명전극으로 구비될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물이 화소전극(331)과 대향전극(335) 사이의 중간층(333)을 향하도록 증착된 막과, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명전극 형성용 물질로 형성된 보조 전극이나 버스 전극 라인을 구비할 수 있다. 그리고, 반사형 전극으로 구비될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물을 증착함으로써 구비될 수 있다.
한편, 화소 정의막(PDL: pixel defining layer, 319)이 화소전극(331)의 가장자리를 덮으며 화소전극(331) 외측으로 두께를 갖도록 구비된다. 이 화소 정의막(319)은 발광 영역을 정의해주는 역할 외에, 화소전극(331)의 가장자리와 대향전극(335) 사이의 간격을 넓혀 화소전극(331)의 가장자리 부분에서 전계가 집중되는 현상을 방지함으로써 화소전극(331)과 대향전극(335)의 단락을 방지하는 역할을 한다.
화소전극(331)과 대향전극(335) 사이에는, 적어도 발광층을 포함하는 다양한 중간층(333)이 구비된다. 이 중간층(333)은 저분자 유기물 또는 고분자 유기물로 형성될 수 있다.
저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌 (CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine:NPB), 트리스-8-하이드록시퀴놀린 알루미늄 (tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기물은 마스크들을 이용한 진공증착 등의 방법으로 형성될 수 있다.
고분자 유기물의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용한다.
이러한 유기 발광 소자(330)는 그 하부의 박막 트랜지스터(320)에 전기적으로 연결되는데, 이때 박막 트랜지스터(320)를 덮는 평탄화막(317)이 구비될 경우, 유기 발광 소자(330)는 평탄화막(317) 상에 배치되며, 유기 발광 소자(330)의 화소전극(331)은 평탄화막(317)에 구비된 컨택홀을 통해 박막 트랜지스터(320)에 전기적으로 연결된다.
한편, 기판(2) 상에 형성된 유기 발광 소자(330)는 봉지 기판(1')에 의해 밀봉된다.
상기 도면을 참조하여 설명한 본 발명의 실시예에 따른 정전 척(100)은, 예컨대 진공처리 장치에 이용될 수 있다. 그러나, 본 발명의 실시예에 따른 정전 척(100)의 적용 분야는 진공 처리 장치에 한정되지 않고 다양하게 변화될 수 있다. 또한, 정전 척(100)이 피흡착체(1)의 상부에 위치하여 피흡착체(1)를 상부 방향으로 흡착하는 것을 예시하였으나, 정전 척(100)의 배치는 이에 한정되지 않으며, 피흡착체(1)의 하부에 위치하여 피흡착체(1)를 하부 방향으로 흡착할 수도 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로 해석되어야 한다. 예를 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도면 상의 정전 척(100)의 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
1 : 피흡착체 10 : 흡착 플레이트
11 : 흡착면 12 : 전극 영역
121 : 중심 영역 122 : 외곽 영역
20 : 흡착 전극 21 : 제1 전극 패턴
22 : 제2 전극 패턴 S1, S2, S3 : 스크래치

Claims (10)

  1. 피흡착체를 흡착 지지하는 흡착 플레이트; 및
    상기 흡착 플레이트에 설치되며, 상기 피흡착체와의 사이에 정전기력을 발생시키는 흡착 전극;을 포함하며,
    상기 흡착 전극은
    제1 전극 패턴과,
    상기 제1 전극 패턴의 외곽에 배치되며, 상기 제1 전극 패턴의 전극 폭보다 넓은 전극 폭을 가지는 제2 전극 패턴을 포함하는 것을 특징으로 하는 정전 척.
  2. 제 1 항에 있어서,
    상기 제1 전극 패턴의 전극 폭은 0.5 ~ 1mm인 것을 특징으로 하는 정전 척.
  3. 제 2 항에 있어서,
    상기 제2 전극 패턴의 전극 폭은 30 ~ 50 mm인 것을 특징으로 하는 정전 척.
  4. 제 1 항에 있어서,
    상기 제1 전극 패턴의 전극 사이의 간격은 0.5 ~ 1mm인 것을 특징으로 하는 정전 척.
  5. 제 3 항에 있어서,
    상기 제2 전극 패턴의 면적은
    상기 흡착 전극의 전체 면적의 15 ~ 25 %인 것을 특징으로 하는 정전 척.
  6. 제 1 항에 있어서,
    상기 제1 전극 패턴은,
    양의 전극과 음의 전극이 서로 교대로 배열된 패턴인 것을 특징으로 하는 정전 척.
  7. 제 6 항에 있어서,
    상기 제1 전극 패턴은,
    상기 양의 전극에 연결된 양의 베이스 전극과,
    상기 음의 전극에 연결된 음의 베이스 전극을 포함하며,
    상기 양의 베이스 전극과 음의 베이스 전극이 복수 개인 것을 특징으로 하는 정전 척.
  8. 제 1 항에 있어서,
    상기 제2 전극 패턴은,
    양의 전극과 음의 전극이 서로 교대로 배열된 패턴인 것을 특징으로 하는 정전 척.
  9. 제 8 항에 있어서,
    상기 제2 전극 패턴은,
    상기 양의 전극에 연결된 양의 베이스 전극과,
    상기 음의 전극에 연결된 음의 베이스 전극을 포함하며,
    상기 양의 베이스 전극과 음의 베이스 전극이 복수 개인 것을 특징으로 하는 정전 척.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 피흡착제는 글래스 기판인 것을 특징으로 하는 정전 척.
KR1020120115026A 2012-10-16 2012-10-16 정전 척 KR102047001B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120115026A KR102047001B1 (ko) 2012-10-16 2012-10-16 정전 척
US13/781,502 US9287806B2 (en) 2012-10-16 2013-02-28 Electrostatic chuck

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120115026A KR102047001B1 (ko) 2012-10-16 2012-10-16 정전 척

Publications (2)

Publication Number Publication Date
KR20140048734A true KR20140048734A (ko) 2014-04-24
KR102047001B1 KR102047001B1 (ko) 2019-12-03

Family

ID=50475113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120115026A KR102047001B1 (ko) 2012-10-16 2012-10-16 정전 척

Country Status (2)

Country Link
US (1) US9287806B2 (ko)
KR (1) KR102047001B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015013142A1 (en) 2013-07-22 2015-01-29 Applied Materials, Inc. An electrostatic chuck for high temperature process applications
CN105359265B (zh) 2013-08-05 2018-12-14 应用材料公司 原位可移除式静电夹盘
JP6518666B2 (ja) 2013-08-05 2019-05-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄い基板をハンドリングするための静電キャリア
JP6441927B2 (ja) 2013-08-06 2018-12-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 局部的に加熱されるマルチゾーン式の基板支持体
WO2015042302A1 (en) 2013-09-20 2015-03-26 Applied Materials, Inc. Substrate carrier with integrated electrostatic chuck
KR102112844B1 (ko) 2013-10-15 2020-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
US9460950B2 (en) 2013-12-06 2016-10-04 Applied Materials, Inc. Wafer carrier for smaller wafers and wafer pieces
WO2015171226A1 (en) 2014-05-09 2015-11-12 Applied Materials, Inc. Substrate carrier system with protective covering
US10153191B2 (en) 2014-05-09 2018-12-11 Applied Materials, Inc. Substrate carrier system and method for using the same
US9959961B2 (en) 2014-06-02 2018-05-01 Applied Materials, Inc. Permanent magnetic chuck for OLED mask chucking
JP2018518055A (ja) 2015-06-04 2018-07-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 透明な静電キャリア
US20170047867A1 (en) * 2015-08-12 2017-02-16 Applied Materials, Inc. Electrostatic chuck with electrostatic fluid seal for containing backside gas
JP6818512B2 (ja) * 2016-10-27 2021-01-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP7020284B2 (ja) * 2018-05-14 2022-02-16 トヨタ自動車株式会社 接合用冶具
KR102584518B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 정전척 유닛 및 그것을 이용한 박막 증착 장치
KR102342426B1 (ko) * 2020-01-30 2021-12-23 주식회사 야스 Ｅｓｃ 전극 제조방법
KR20210142804A (ko) * 2020-05-18 2021-11-26 삼성디스플레이 주식회사 정전척

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329777A (ja) * 2001-05-07 2002-11-15 Tokyo Electron Ltd プラズマ処理方法及び基板保持装置
JP2003037159A (ja) * 2001-07-25 2003-02-07 Toto Ltd 静電チャックユニット
JP2009200393A (ja) * 2008-02-25 2009-09-03 Nhk Spring Co Ltd 静電チャック及びその製造方法
KR20100038088A (ko) * 2010-03-12 2010-04-12 주식회사 에이디피엔지니어링 다중 전극 패턴을 가지는 정전척

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527823B2 (ja) 1997-01-31 2004-05-17 京セラ株式会社 静電チャック
AU728317B3 (en) * 2000-06-15 2001-01-04 Alan Robert Richards A rental appliance hiring system
JP4030361B2 (ja) 2002-06-24 2008-01-09 株式会社アルバック 静電吸着方法
JP4684222B2 (ja) * 2004-03-19 2011-05-18 株式会社クリエイティブ テクノロジー 双極型静電チャック
KR100965407B1 (ko) 2006-03-06 2010-06-24 엘아이지에이디피 주식회사 다중 전극 패턴을 가지는 정전척
KR100994505B1 (ko) 2006-03-06 2010-11-15 엘아이지에이디피 주식회사 바이폴라 전극 패턴이 형성된 정전 척
US8654306B2 (en) * 2008-04-14 2014-02-18 Nikon Corporation Exposure apparatus, cleaning method, and device fabricating method
JP5609663B2 (ja) * 2011-01-18 2014-10-22 旭硝子株式会社 ガラス基板保持手段、およびそれを用いたｅｕｖマスクブランクスの製造方法
US20130003249A1 (en) * 2011-06-30 2013-01-03 Wonhaeng Lee Electrostatic chucks, substrate treating apparatuses including the same, and substrate treating methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329777A (ja) * 2001-05-07 2002-11-15 Tokyo Electron Ltd プラズマ処理方法及び基板保持装置
JP2003037159A (ja) * 2001-07-25 2003-02-07 Toto Ltd 静電チャックユニット
JP2009200393A (ja) * 2008-02-25 2009-09-03 Nhk Spring Co Ltd 静電チャック及びその製造方法
KR20100038088A (ko) * 2010-03-12 2010-04-12 주식회사 에이디피엔지니어링 다중 전극 패턴을 가지는 정전척

Also Published As

Publication number Publication date
US20140104743A1 (en) 2014-04-17
US9287806B2 (en) 2016-03-15
KR102047001B1 (ko) 2019-12-03

Similar Documents

Publication Publication Date Title
KR102047001B1 (ko) 정전 척
KR102023896B1 (ko) 표시기판 및 그 제조방법
US11665921B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US9349784B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
JP5969450B2 (ja) 有機発光ディスプレイ装置および有機発光ディスプレイ装置の製造方法
US9192959B2 (en) Mask frame assembly for thin film deposition
US8848334B2 (en) Electrostatic chuck
TW201417263A (zh) 有機發光顯示裝置及其製造方法
KR20150016784A (ko) 유기발광 디스플레이 장치 및 그 제조방법
US10580840B2 (en) Organic light-emitting display device having an organic emitting layer
US20140367651A1 (en) Organic light emitting display apparatus
KR20100110125A (ko) 박막 트랜지스터 기판 제조방법 및 유기 발광 디스플레이 장치 제조방법
KR102022393B1 (ko) 표시패널용 모 패널 및 이를 이용한 표시패널의 제조방법
KR20170084413A (ko) 디스플레이 장치
KR20120126354A (ko) 정전 척, 상기 정전 척을 포함하는 박막 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
KR101996439B1 (ko) 필름 라미네이션 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
KR101029998B1 (ko) 편광필름 및 그것을 구비한 유기 발광 디스플레이 장치
KR102481386B1 (ko) 유기발광 디스플레이 장치
KR20160027609A (ko) 유기발광 디스플레이 장치
JP5084184B2 (ja) 有機薄膜トランジスタ、その製造方法、及びそれを備えた有機発光ディスプレイ装置
KR100943186B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR20130091954A (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
US20070284760A1 (en) Chip and flat panel display apparatus comprising the same
KR100670367B1 (ko) 유기 발광 디스플레이 장치
TW201445633A (zh) 用於蝕刻有機層之裝置及方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant