KR20140032293A - 적층 세라믹 커패시터 및 그 제조방법 - Google Patents

적층 세라믹 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR20140032293A
KR20140032293A KR1020120099006A KR20120099006A KR20140032293A KR 20140032293 A KR20140032293 A KR 20140032293A KR 1020120099006 A KR1020120099006 A KR 1020120099006A KR 20120099006 A KR20120099006 A KR 20120099006A KR 20140032293 A KR20140032293 A KR 20140032293A
Authority
KR
South Korea
Prior art keywords
magnesium
protective layer
mol
contained
multilayer ceramic
Prior art date
Application number
KR1020120099006A
Other languages
English (en)
Other versions
KR101422920B1 (ko
Inventor
이규호
봉세환
서성수
양재혁
박미옥
윤중제
김혜아
오세욱
김태영
양윤영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120099006A priority Critical patent/KR101422920B1/ko
Publication of KR20140032293A publication Critical patent/KR20140032293A/ko
Application granted granted Critical
Publication of KR101422920B1 publication Critical patent/KR101422920B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 복수의 유전체층과 복수의 제1 및 제2 내부전극이 교대로 적층되며, 상기 제1 및 제2 내부전극의 일단이 상기 유전체층의 적층 방향으로 교대로 노출된 용량부; 상기 용량부의 상면 및 하면 중 적어도 일면에 형성되는 보호층; 및 상기 유전체층의 적층 방향으로 노출된 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극;을 포함하고, 상기 유전체층과 상기 보호층에 포함된 마그네슘(Mg)의 몰농도(mol%) 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 1.2 내지 1.6인 적층세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터 및 그 제조방법{Multilayer ceramic capacitor and method of manufacturing the same}
본 발명은 내습성 및 신뢰성이 향상된 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터, 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 그 크기가 작으면서 용량이 큰 고용량 제품이 요구되고 있다.
일반적으로, 적층 세라믹 커패시터의 제조방법은 세라믹 그린시트를 제조하고, 세라믹 그린시트 상에 도전성 페이스트를 인쇄하여 내부전극 막을 형성한다. 내부전극 막이 형성된 세라믹 그린시트를 수십 내지 수백층 까지 겹쳐 쌓아 올려 그린 세라믹 적층체를 만든다. 이 후 그린 세라믹 적층체를 고온 및 고압으로 압착하여 딱딱한 그린 세라믹 적층체를 만들고, 절단 공정을 거쳐 그린 칩을 제조한다. 이후 그린 칩을 가소, 소성, 연마하고, 외부전극을 형성하여 적층 세라믹 커패시터를 완성한다.
한편 적층 세라믹 커패시터의 보편적인 소성 분위기인 강환원 분위기에서 발생하는 문제인 금속 내부전극 뭉침 등의 현상에 따라, 최근에는 약환원 조건의 소성 분위기를 적용한 적층 세라믹 커패시터에 대한 개발이 진행되고 있다. 다만 약환원 조건의 소성 분위기에서는 보호층에 포함된 마그네슘(Mg)이 산화되어 보호층에 기공이 형성되는 문제가 발생한다. 보호층에 형성된 기공은 적층 세라믹 전자부품의 신뢰성을 저하시키게 되므로 이러한 마그네슘 결핍 현상에 대한 해결이 필요한 실정이다.
하기의 특허문헌 1은 보호층이 마그네슘(Mg)을 포함하는 적층 세라믹 커패시터에 관한 발명이나, 용량부와 보호층에 포함된 마그네슘(Mg)의 몰농도(mol%) 비에 대해 개시하지 않는다.
한국 공개 특허 10-2011-0077797
본 발명은 내습성 및 신뢰성이 향상된 적층 세라믹 전자 부품 및 그 제조 방법을 제공하고자 한다.
본 발명의 일 실시형태는 복수의 유전체층과 복수의 제1 및 제2 내부전극이 교대로 적층되며, 상기 제1 및 제2 내부전극의 일단이 교대로 노출된 용량부; 상기 용량부의 상면 및 하면 중 적어도 일면에 형성되는 보호층; 및 제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극;을 포함하고, 상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%가 1.2 내지 1.6인 적층세라믹 커패시터를 제공한다.
상기 용량부와 상기 보호층 사이에는 Mg-Ni-O로 표시되는 산화물층을 더 포함할 수 있으며, 상기 Mg-Ni-O로 표시되는 산화물층의 두께는 0.19μm 내지 0.21μm일 수 있다.
본 발명의 일 실시형태에서 상기 보호층은 0.5 내지 10 wt% 의 Mg를 포함할 수 있다.
본 발명의 다른 실시형태는 복수의 유전체층과 복수의 제1 및 제2 내부전극이 교대로 적층되며, 상기 제1 및 제2 내부전극의 일단이 교대로 노출된 용량부를 마련하는 단계; 상기 용량부의 상면 및 하면 중 적어도 일면에 보호층을 형성하는 단계; 및 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극을 형성하는 단계; 를 포함하고, 상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%가 1.2 내지 1.6인 적층 세라믹 커패시터의 제조방법을 제공한다.
상기 보호층을 형성하는 단계 후 상기 외부전극을 형성하는 단계 전에 상기 용량부와 상기 보호층 사이에 Mg-Ni-O로 표시되는 산화물층이 형성되도록 약환원 분위기에서 소성하는 단계를 더 포함할 수 있다.
상기 Mg-Ni-O로 표시되는 산화물층의 두께는 0.19μm 내지 0.21μm일 수 있다.
상기 보호층은 0.5 내지 10 wt% 의 마그네슘(Mg)를 포함할 수 있다.
본 발명은 적층 세라믹 커패시터의 보호층과 용량부를 구성하는 유전체층의 Mg 몰농도(mol%)를 다르게 하여, 보호층에 형성되는 기공을 줄이고 내습성 및 신뢰성이 향상된 적층 세라믹 커패시터를 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2은 본 발명의 일 실시형태에 따른 도 1의 A-A' 단면도이다.
도 3은 유전체층과 보호층에 포함된 마그네슘(Mg)의 몰농도(mol%)비에 따라 보호층에 형성된 기공(pore)의 개수를 나타내는 그래프이다.
도 4는 상기 유전체층과 상기 보호층에 포함된 마그네슘(Mg)의 몰농도(mol%)비에 따른 Mg-Ni-O 산화물층의 두께를 나타내는 그래프이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1 및 도 2 는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내며, 각각 사시도 및 도 1의 A-A'단면도에 해당한다.
도 2에 도시된 바와 같이, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 유전체층(11)과 내부전극(20a, 20b)을 포함하는 용량부(10b); 보호층(10a, 10c); 및 외부전극(30a, 30b)을 포함한다. 상기 용량부(10b)는 복수의 유전체층(11)과 복수의 제1 및 제2 내부전극(20a, 20b)이 교대로 적층되며, 상기 제1 및 제2 내부전극(20a, 20b)의 일단이 교대로 노출되도록 형성될 수 있다. 또한 상기 보호층(10a, 10c)은 상기 용량부(10b)의 상면 및 하면 중 적어도 일면에 형성될 수 있으며 상면 및 하면 모두에 형성될 수 있다. 상기 외부전극(30a, 30b)은 상기 제1 및 제2 내부전극(20a, 20b)과 전기적으로 연결된 제1 및 제2 외부전극(30a, 30b)을 포함할 수 있다.
상기 유전체층(11)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다. 또한 상기 유전체층(11)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 내부 전극을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 외부전극(30a, 30b)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 용량부(10b)와 상기 보호층(10a, 10c) 사이에는 Mg-Ni-O로 표시되는 산화물층(21)을 더 포함할 수 있다.
상기 유전체층(11)과 상기 보호층(10a, 10c)은 마그네슘을 포함할 수 있으며, 마그네슘(Mg)의 몰농도(mol%) 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)는 1.2 내지 1.6인 것이 바람직하다. 본 실시형태에서 Mg는 당업계에서 공지된 형태로 첨가될 수 있으며, 특별히 제한되지 않으며, 예를 들면, MgCO3 또는 MgO의 형태로 첨가될 수 있다.
도 3 및 도 4는 상기 유전체층(11)과 상기 보호층(10a, 10c)에 포함된 마그네슘(Mg)의 몰농도(mol%)비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)를 1.0 에서 1.9 까지 변화시켜, 보호층(10a, 10c)에 형성되는 기공의 수와 Mg-Ni-O 산화물층(21)의 두께 변화를 관측하였다.
도 3에 나타난 것과 같이, 상기 유전체층(11)과 상기 보호층(10a, 10c)에 포함된 마그네슘(Mg)의 몰농도(mol%)비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 1.2 이하인 경우 약환원 소성 시 보호층(10a, 10c)에 포함된 마그네슘(Mg)의 산화로 인하여 기공이 다수 형성되고 보호층(10a, 10c) 기공의 증가로 내습인자에 약하게 되어 신뢰성이 저하되는 형상이 발생하게 되며, 몰농도(mol%)의 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 1.2 이상인 경우 보호층(10a, 10c)에 형성되는 기공의 수가 급격하게 감소하는 것을 알 수 있다.
또한 도 4를 참고하여 보면 상기 유전체층(11)과 상기 보호층(10a, 10c)에 포함된 마그네슘(Mg)의 몰농도(mol%)비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 약 1.2 이하인 경우 Mg-Ni-O로 표시되는 산화물층(21)의 두께가 가파르게 증가하며, 1.2 이상에서는 0.19μm 내지 0.21μm의 두께가 확보 되는 것을 알 수 있다. Mg-Ni-O로 표시되는 산화물층(21)의 두께가 0.19μm 미만인 경우 내습성 및 보호층(10a, 10c)과 내부전극(20a, 20b)의 결합력이 충분히 확보되지 않아 칩특성이 향상의 효과가 발현되지 않으며, 일정 산소농도에서 보호층(10a, 10c)의 Mg함량을 늘리는 경우 Mg-Ni-O로 표시되는 산화물층(21)의 두께는 0.21㎛ 부근에서 포화되어 더 이상 두꺼워지지 않는다.
특히, 몰도농(mol%)의 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 1.5 이상인 구간에서는 열역학적 안정화 단계에 접어들어, 보호층(10a, 10c)에 형성되는 기공의 개수 및 반응층 두께의 변화는 미비하였다. 다만, 유전체층(11)과 보호층(10a, 10c)의 마그네슘(Mg) 몰농도(mol%) 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 1.6을 초과하는 경우, 보호층(10a, 10c)의 2차상 발현 및 보호층(10a, 10c)과 용량부(10b)의 수축 거동 차이에 의한 크랙발생의 위험을 가지게 된다.
따라서 유전체층(11)과 보호층(10a, 10c)의 마그네슘(Mg) 몰농도(mol%) 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)는 1.2 내지 1.6 인 것이 바람직하다.
본 발명의 일 실시형태에서 상기 보호층(10a, 10c)은 0.5 내지 10 wt% 의 Mg를 포함할 수 있다. 상기 보호층(10a, 10c)에 존재하는 Mg는 소성시 내부의 니켈(Ni)과 반응하여 Mg-Ni-O로 표시되는 산화물을 형성하게 된다. Mg-Ni-O로 표시되는 산화물은 Ni-O로 표시되는 산화물보다 안정하고, 보호층(10a, 10c)과 내부전극(20a, 20b)의 결합력을 향상시키는 역할을 한다.
상기, 보호층(10a, 10c)에 존재하는 Mg가 0.5 wt% 미만이면 보호층(10a, 10c)과 내부전극(20a, 20b)의 결합력이 약해질 우려가 있고, 10 wt%를 초과하면 Mg가 용량부(10b)의 유전특성을 저하시킬 우려가 있다.
본 발명의 다른 실시형태는 복수의 유전체층(11)과 복수의 제1 및 제2 내부전극(20a, 20b)이 교대로 적층되며, 상기 제1 및 제2 내부전극(20a, 20b)의 일단이 교대로 노출된 용량부(10b)를 마련하는 단계; 상기 용량부(10b)의 상면 및 하면 중 적어도 일면에 보호층(10a, 10c)을 형성하는 단계; 및 상기 제1 및 제2 내부전극(20a, 20b)과 전기적으로 연결되는 제1 및 제2 외부전극(30a, 30b)을 형성하는 단계; 를 포함하고, 상기 유전체층(11)과 상기 보호층(10a, 10c)에 포함된 마그네슘(Mg)의 몰농도(mol%) 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 1.2 내지 1.6인 적층 세라믹 커패시터의 제조방법을 제공한다.
상기 보호층(10a, 10c)을 형성하는 단계 후 상기 외부부전극을 형성하는 단계 전에 상기 용량부(10b)와 상기 보호층(10a, 10c) 사이에 Mg-Ni-O로 표시되는 산화물층(21)이 형성되도록 약환원 분위기(10-9atm 이상의 산소 분압 (PO2)하)에서 소성하는 단계를 더 포함할 수 있다.
상기 적층 세라믹 커패시터의 제조방법에 관한 특징은 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 관한 설명과 중복되므로 여기서는 생략하도록 한다.
아래의 표 1은 유전체층(11)과 보호층(10a, 10c)에 포함된 마그네슘(Mg)의 몰농도(mol%) 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)에 따른 내습성 및 온도 테스트 결과이다. 85℃, 85%RH 에서, 2Vr의 전압을 인가하여 100 시간 가동하였을 때 1200개의 샘플 중 불량이 발생하는 적층 세라믹 커패시터의 개수를 조사하였다.
Mg 몰농도(mol%)의 비 기종 1 기종 2
1* 1.0 328/1200 825/1200
2* 1.1 19/1200 34/1200
3 1.2 0/1200 0/1200
4 1.3 0/1200 0/1200
5 1.4 0/1200 0/1200
6 1.5 0/1200 0/1200
7 1.6 0/1200 0/1200
8* 1.7 0/1200 3/1200
9* 1.8 1/1200 4/1200
10* 1.9 2/1200 2/1200
*은 비교예를 나타냄.
기종 1 : 10A106MQ8NNN
기종 2 : 10A226MQ8NRN
표 1에 나타난 바와 같이, 본 발명에서 제시한 유전체층(11)과 보호층(10a, 10c)에 포함된 마그네슘(Mg)의 몰농도(mol%) 비(상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)의 범위인 1.2 내지 1.6에서 내습성 및 온도특성이 우수한 고 신뢰성의 적층세라믹 커패시터가 제공됨을 확인할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10 : 세라믹 본체 10a : 용량부
10b : 상부 보호층 10c : 하부 보호층
11 : 유전체층 20a : 제1 내부전극
20b : 제2 내부전극 21 : Mg-Ni-O 산화물층
30a : 제1 외부전극 30b : 제2 외부전극

Claims (8)

  1. 복수의 유전체층과 복수의 제1 및 제2 내부전극이 교대로 적층되며, 상기 제1 및 제2 내부전극의 일단이 교대로 노출된 용량부;
    상기 용량부의 상면 및 하면 중 적어도 일면에 형성되는 보호층; 및
    제1 및 제2 내부전극과 전기적으로 연결된 제1 및 제2 외부전극;을 포함하고,
    상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%가 1.2 내지 1.6인 적층세라믹 커패시터.
  2. 제1항에 있어서,
    상기 용량부와 상기 보호층 사이에 Mg-Ni-O로 표시되는 산화물층을 더 포함하는 적층 세라믹 커패시터.
  3. 제2항에 있어서,
    상기 Mg-Ni-O로 표시되는 산화물층의 두께는 0.19μm 내지 0.21μm인 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 보호층은 0.5 내지 10 wt% 의 Mg를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터.
  5. 복수의 유전체층과 복수의 제1 및 제2 내부전극이 교대로 적층되며, 상기 제1 및 제2 내부전극의 일단이 교대로 노출된 용량부를 마련하는 단계;
    상기 용량부의 상면 및 하면 중 적어도 일면에 보호층을 형성하는 단계; 및
    제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극을 형성하는 단계; 를 포함하고,
    상기 보호층에 포함된 마그네슘(Mg)의 mol%/상기 유전체층에 포함된 마그네슘(Mg)의 mol%)가 1.2 내지 1.6인 적층 세라믹 커패시터의 제조방법.
  6. 제5항에 있어서,
    상기 보호층을 형성하는 단계 후 상기 외부부전극을 형성하는 단계 전에 상기 용량부와 상기 보호층 사이에 Mg-Ni-O로 표시되는 산화물층이 형성되도록 약환원 분위기에서 소성하는 단계를 더 포함하는 적층 세라믹 커패시터의 제조방법.
  7. 제6항에 있어서,
    상기 Mg-Ni-O로 표시되는 산화물층의 두께는 0.19μm 내지 0.21μm인 적층 세라믹 커패시터의 제조방법.
  8. 제6항에 있어서,
    상기 보호층은 0.5 내지 10 wt% 의 마그네슘(Mg)를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
KR1020120099006A 2012-09-06 2012-09-06 적층 세라믹 커패시터 및 그 제조방법 KR101422920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120099006A KR101422920B1 (ko) 2012-09-06 2012-09-06 적층 세라믹 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120099006A KR101422920B1 (ko) 2012-09-06 2012-09-06 적층 세라믹 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140032293A true KR20140032293A (ko) 2014-03-14
KR101422920B1 KR101422920B1 (ko) 2014-07-23

Family

ID=50643957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120099006A KR101422920B1 (ko) 2012-09-06 2012-09-06 적층 세라믹 커패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101422920B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527565B1 (ko) * 2014-07-21 2015-06-11 한국철도기술연구원 무선전력전송용 적층형 캐패시터
KR101535757B1 (ko) * 2014-11-18 2015-07-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20190121132A (ko) * 2018-07-26 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터
KR20200095443A (ko) * 2018-07-26 2020-08-10 삼성전기주식회사 적층 세라믹 커패시터
KR20220031596A (ko) * 2020-07-29 2022-03-11 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678206B2 (ja) 1989-10-23 1997-11-17 京セラ株式会社 積層セラミックコンデンサ
KR100930192B1 (ko) * 2008-03-25 2009-12-07 삼성전기주식회사 적층 세라믹 캐패시터
JP5315856B2 (ja) * 2008-08-21 2013-10-16 株式会社村田製作所 積層セラミック電子部品
KR101079478B1 (ko) * 2009-12-30 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527565B1 (ko) * 2014-07-21 2015-06-11 한국철도기술연구원 무선전력전송용 적층형 캐패시터
KR101535757B1 (ko) * 2014-11-18 2015-07-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20190121132A (ko) * 2018-07-26 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터
CN110767454A (zh) * 2018-07-26 2020-02-07 三星电机株式会社 多层陶瓷电容器
US10614959B2 (en) 2018-07-26 2020-04-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US10636569B2 (en) 2018-07-26 2020-04-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR20200095443A (ko) * 2018-07-26 2020-08-10 삼성전기주식회사 적층 세라믹 커패시터
US11682525B2 (en) 2018-07-26 2023-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
CN110767454B (zh) * 2018-07-26 2023-08-29 三星电机株式会社 多层陶瓷电容器
KR20220031596A (ko) * 2020-07-29 2022-03-11 삼성전기주식회사 적층 세라믹 커패시터

Also Published As

Publication number Publication date
KR101422920B1 (ko) 2014-07-23

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR101946259B1 (ko) 적층 세라믹 전자부품
KR101843182B1 (ko) 적층 세라믹 전자부품
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
JP6909011B2 (ja) 積層セラミックコンデンサ
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2019091926A (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP7497551B2 (ja) 積層セラミックキャパシタ及びその製造方法
US10304626B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
CN1308979C (zh) 层叠电容器及其制造方法
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
KR101422920B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP5414940B1 (ja) 積層セラミックコンデンサ
JP2021163834A (ja) セラミック電子部品およびその製造方法
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
KR20140057926A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101504583B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
US9443654B2 (en) Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6