KR20140009379A - 막 형성 방법 및 막 형성 장치 - Google Patents

막 형성 방법 및 막 형성 장치 Download PDF

Info

Publication number
KR20140009379A
KR20140009379A KR1020137024652A KR20137024652A KR20140009379A KR 20140009379 A KR20140009379 A KR 20140009379A KR 1020137024652 A KR1020137024652 A KR 1020137024652A KR 20137024652 A KR20137024652 A KR 20137024652A KR 20140009379 A KR20140009379 A KR 20140009379A
Authority
KR
South Korea
Prior art keywords
film
electromagnetic wave
coating
plastic substrate
coating composition
Prior art date
Application number
KR1020137024652A
Other languages
English (en)
Inventor
마사히로 시미즈
히토시 이토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140009379A publication Critical patent/KR20140009379A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/02—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials to macromolecular substances, e.g. rubber
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B19/00—Apparatus or processes specially adapted for manufacturing insulators or insulating bodies
    • H01B19/04—Treating the surfaces, e.g. applying coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/102—Using microwaves, e.g. for curing ink patterns or adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Thin Film Transistor (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coating Apparatus (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

플라스틱 기판 위에 막 성분을 포함하는 도포 조성물을 도포해서 도포막을 형성하고, 그 도포막에 전자파를 조사해서 도포막을 건조 및/또는 개질하고, 막을 형성한다. 막으로서는 도전체막, 반도체막, 유전체막을 들 수 있고, 도전체막을 형성할 때에는 금속 나노 입자를 포함하는 도포 조성물을 이용하고, 반도체막을 형성할 때에는 도포 조성물로서 유기 반도체 재료를 이용하며, 유전체막을 형성할 때에는 도포 조성물로서 유기 유전체 재료를 이용한다.

Description

막 형성 방법 및 막 형성 장치 {FILM FORMING METHOD AND FILM FORMING DEVICE}
본 발명은 플라스틱 기판에 도포에 의해 막을 형성하는 막 형성 방법 및 막 형성 장치에 관한 것이다.
근래, 태양 전지나 대형 디스플레이 등의 대형 디바이스에 있어서는 저렴하고 유연한 플라스틱 기판 위에 소자를 형성하는 것이 검토되고 있다. 이러한 플라스틱 기판을 이용하는 것에 의해, 곡면으로 설치가 가능하고, 또한, 종래의 유리 기판에 형성된 대형 디바이스에 비해 파손이 어렵다는 큰 장점이 있으며, 다양한 용도의 적용이 기대되고 있다. 대형 디스플레이는 박막 트렌지스터(TFT: Thin Film Transistor)가 필요하며, 박막 트렌지스터는 배선이나 전극 등의 도전체막, 트렌지스터를 구성하는 반도체막, 게이트 절연막 등의 유전체막이 이용된다.
이러한 플라스틱 기판 위에 소자 패턴을 형성하는 경우, 종래부터 이용되고 있는 포토리소그래피법(photolithography)은 비용이 매우 높기 때문에, 면적당 낮은 비용으로 소자 패턴을 형성할 수 있는 도포 인쇄를 이용한 막 형성 방법이 시도되고 있다.
예를 들면, 도포 인쇄를 이용해서 도전체막을 형성하는 기술로서는 특허문헌 1에, 도포 조성물로서 금속입자에 결합제(binder)나 용매 등을 부가한 것이 제안되어 있다.
또한, 도포 인쇄를 이용해서 반도체막을 형성하는 기술로서는 테트라벤조포르피린 (BP) (특허문헌 2), 폴리-3-헥틸티오펜 (P3HT) (특허문헌 3), 및 알킬벤조티에노벤조티오펜 (Cu-BTBT) (특허문헌 4)을 이용하는 것이 알려져 있다.
또한, 도포 인쇄를 이용해서 유전체막을 형성하는 기술로서는 특허문헌 5에, TFT의 유전체막 (게이트 절연막)으로서 폴리비닐페놀(PVP)이나 시아노에틸 풀루란 (CyEPL)과 같은 유기 유전체 (게이트 절연)재료를 이용하는 것이 개시되어 있다.
그러나, 이러한 도포 인쇄에 이용되는 도포 조성물에는 용매나 폴리머 등의 다른 첨가물이 포함되어 있기 때문에, 도포한 것만으로는 그 안에 포함되는 용매나 폴리머 등의 존재에 의해 원하는 특성을 얻기 어렵기 때문에 저항 가열에 의해 이들을 제거할 필요가 있다. 이것은 상기 인용문헌 1에 제안되어 있다.
일본 특허 공개 공보 제2001-243836호 일본 특허 공개 공보 제2008-016834호 국제 공개 제2009/008323호 팜플렛 일본 특허 공개 공보 제2009-283786호 일본 특허 공개 공보 제2006-24790호
그러나, 이러한 저항 가열을 이용해서 용매 등을 제거하는 방법은, 용매 등을 완전히 제거할 수 있는 온도로 플라스틱 기판을 가열하면, 플라스틱 기판이 내열 온도를 초과하게 된다. 이 때문에 플라스틱 기판을 그 내열 온도 이하의 저온으로 가열할 수 있지만, 그 경우에는 건조 시간이 길어지고, 용매나 다른 첨가물을 충분히 제거할 수 없어 막의 품질이 저하되는 문제가 있다. 예를 들면, 이와 같이 형성된 도전체막을 배선으로서 이용한 경우에, 전기 전도도가 낮아지는 문제가 생기고, 유전체막을 게이트 절연막에 이용한 경우에, 용량이 낮게 되거나, 누설 전류가 커지거나, 막의 안정성이 저하하거나, 막의 신뢰성이 저하하는 바와 같은 문제가 생긴다. 이 때문에, 현상태에서 플라스틱 기판을 사용하는 것은 곤란하며, 저렴하고, 유연하고, 대형화에 대응이 용이한 바와 같은 이점을 충분히 살릴 수 없다.
따라서, 본 발명의 목적은 플라스틱 기판 위에, 도포 인쇄 기술을 이용하여 특성이 양호한 막을 형성할 수 있는 막 형성 방법 및 막 형성 장치를 제공하는 것이다.
본 발명의 제 1 관점에 의하면, 플라스틱 기판 위에 막 성분을 포함하는 도포 조성물을 도포해서 도포막을 형성하는 것과, 상기 도포막에 전자파를 조사해서 도포막을 건조 및/또는 개질하고, 막을 형성하는 것을 포함하는 막 형성 방법이 제공된다.
본 발명의 제 2 관점에 의하면, 내부에 소정의 분위기가 형성되는 처리용기와, 플라스틱 기판 위에 막 성분을 포함하는 도포 조성물이 도포되어 도포막이 형성된 부재를 상기 처리용기 내에 배치하는 수단과, 상기 부재의 적어도 상기 도포막에 전자파를 조사하는 전자파 조사부를 구비하고, 상기 도포막에 상기 전자파 조사부로부터의 전자파가 조사되는 것에 의해, 상기 도포막이 건조 및/또는 개질되어 막이 형성되는 막 형성 장치를 제공한다.
도 1은 본 발명의 일 실시형태에 관한 막 형성 방법을 나타내는 순서도이다.
도 2a 및 도2b는 금속 나노 입자를 포함하는 도포막에 마이크로파를 조사해서 형성된 배선의 광학 현미경 사진이다.
도 3은 P3HT의 CHCl3용액의 유전 분산을 측정한 결과를 나타내는 도면이다.
도 4는 CHCl3의 유전 분산을 측정한 결과를 나타내는 도면이다.
도 5는 PVP용액의 유전 분산을 측정한 결과를 나타내는 도면이다.
도 6은 본 발명의 실시형태에 관한 막 형성 방법을 실시하기 위한 막 형성 장치의 일예를 나타내는 단면도이다.
도 7은 본 발명의 실시형태에 관한 막 형성 방법을 실시하기 위한 막 형성 장치의 다른 예를 나타내는 단면도이다.
도 8은 본 발명의 실시형태에 관한 막 형성 방법을 실시하기 위한 막 형성 장치의 또 다른 예를 나타내는 단면도이다.
이하, 첨부 도면을 참조해서, 본 발명의 실시형태에 대해 설명한다.
도 1은 본 발명의 일 실시형태에 관한 배선의 형성 방법을 나타내는 순서도이다.
우선, 플라스틱 기판 위에 막 성분을 포함하는 도포 조성물을 도포한 도포막이 형성된 부재, 예를 들면, 디바이스를 형성하기 위한 디바이스 시트를 제작한다(공정 1).
플라스틱 기판으로서는 특히 제한은 없지만, 저렴한 폴리에틸렌테레프탈레이트 (PET)나 폴리에틸렌나프탈레이트 (PEN), 폴리카보네이트 (PC), 폴리이미드 (PI) 등을 바람직하게 이용할 수 있다.
도포 조성물로서는 막 성분으로서, 막이 배선이나 전극 등의 도전체막인 경우에는, 예를 들면, 금속 나노 입자를 포함하는 것, 막이 반도체막인 경우에는, 예를 들면, 유기 반도체 재료를 포함하는 것, 막이 유전체막인 경우에는 유기 유전체 재료를 포함하는 것을 이용하고, 이러한 막 성분에 막 성분의 재료 및 도포 방식에 따라 용매, 폴리머, 분산제, 결합제, 각종 첨가제 등을 적절히 혼합해서 점도를 조정하고, 도포 가능하게 조제된 것을 이용할 수 있다. 전형적으로는 도포 잉크가 이용된다.
금속 나노 입자는, 1 ~ 수백 나노미터(nm) 정도의 입경을 갖는 미세한 금속입자로 이루어진다. 금속 나노 입자를 구성하는 금속으로서는 미세한 금속 배선에 적용 가능한 금속이 이용되며, Ag, Cu, Al 중의 어느 하나, 및 이들 중의 어느 하나를 포함하는 합금을 전형예로서 들 수 있다. 이 경우에는 금속 나노 입자를 적절한 용매 중에 분산시키는 것에 의해 도포 조성물을 얻을 수 있다.
유기 반도체 재료로서는 펜타센, 안트라센, 루브렌 등의 다환 방향족 탄화수소나, 테트라시아노퀴노디메탄 (TCNQ) 등의 저분자 화합물, 폴리아세틸렌, 폴리-3-헥실티오펜 (P3HT), 폴리파라페닐렌비닐렌 (PPV), 알킬벤조티에노벤조티오펜 (Cu-BTBT) 등의 폴리머를 들 수 있다. 유기 반도체 재료를 이용한 도포 조성물로서는, 예를 들면, 용매로서 클로로포름 (CHCl3)을 이용한 P3HT용액을 들 수 있다.
유기 유전체 재료로서는 폴리비닐페놀 (PVP)이나 시아노에틸플루란 (CyEPL)등을 들 수 있다. 유기 유전체 재료를 이용한 도포 조성물로서는, 예를 들면, PVP의 액체를 들 수 있다.
도포 조성물을 도포하기 위한 도포 방식으로서는 미세 패턴에 대한 추종성이 양호한 것을 채용하는 것이 바람직하며, 예를 들면, 잉크젯 인쇄, 스크린 인쇄, 마이크로 콘택트 프린트 (MCP) 등을 바람직하게 이용할 수 있다. 그 밖에, 스핀 코트법, 바 코트법, 반전 인쇄법을 이용할 수도 있다.
다음에, 이와 같이 해서 준비한 부재(디바이스 시트)의 적어도 도포막의 부분에 마이크로파 등의 전자파를 조사해서 도포막의 건조 및/또는 개질을 실행하고, 막을 형성한다(공정 2).
상기와 같은 도포 조성물을 도포한 상태에서는 도포막에 용매나 분산제 등의 성분이 포함되어 있고, 금속 나노 입자를 이용한 경우에는 금속 나노 입자가 충분히 응집되지 않아 대량 금속의 구조에는 접근시킬 수 없기 때문에, 그 전기 전도도는 낮다. 또한, 유기 반도체 재료나 유기 유전체 재료를 이용한 경우에는 도포막에 용매나 분산제 등의 성분이 포함되어 있으나, 유기 반도체 재료나 유기 유전체 재료가 원하는 구조로 되어 있지 않은 등의 이유로 초기의 특성이 얻어지기 어렵다. 이 때문에, 도포 조성물이 도포되어 형성된 도포막에 마이크로파 등의 전자파를 조사해서 도포막의 건조 또는 개질, 또는 이들 양쪽을 실행하고, 소기의 반도체 특성이나 유전체 특성을 갖는 막을 형성한다. 전자파는 적어도 배선 패턴을 구성하는 도포막에 조사하면 좋지만, 전형적으로는 디바이스 시트의 전면에 조사된다.
일반적으로, 이러한 종류의 도포막의 건조 및/또는 개질을 위한 에너지 공급에는 저항 가열이 이용되고 있지만, 저항 가열의 경우에는 용매 등을 휘발시켜 원하는 특성의 막(예를 들면, 배선 등에 적합한 높은 전기 전도도를 갖는 도전막)을 얻기 위해서는 비교적 높은 온도가 필요하다. 또한, 저항 가열에 의해 높은 온도로 가열하면, 유기 반도체 재료의 반도체 특성이 발현되는 구조를 형성할 수 없거나, 유기 유전체 재료의 구조를 형성할 수 없는 경우가 있다. 이 때문에, 본 실시형태와 같이 플라스틱 기판을 이용하는 경우에는 가열 온도가 그 내열 온도 이상이 된다.
따라서, 본 실시형태에서는 도포막의 건조 및/또는 개질을 위한 에너지로서 전자파 조사(전자파 가열), 전형적으로는 마이크로파 가열을 이용한다. 플라스틱 기판은 전자파를 투과하기 대문에 거의 가열되지 않고, 도포 조성물은 전자파를 흡수해서 열 복사에 의해 직접 가열되며, 예를 들면, 용액 상태의 도포막 내의 물리 화학 작용을 촉진하고, 이에 따라 용매의 분해가 진행하며, 또는 도포 조성물의 개질이 진행해서 원하는 막으로 된다. 이와 같이, 플라스틱 기판을 저온으로 한 채, 도포막만을 가열해서 건조 및/또는 개질할 수 있기 때문에, 플라스틱 기판이라도 문제없이 적용 가능하다. 단, 플라스틱 기판 재료의 내열 온도 이하이면, 보조적으로 기판의 온도를 올려도 좋다.
전자파 가열(마이크로파 가열)은 아래의 (1)식에 나타내는 바와 같이, 전도에 의한 손실(유도 손실), 유전 손실, 자성 손실의 합으로 나타난다.
Figure pct00001
(1)
단, P: 단위부피당 에너지 손실[W/m3], E: 전장[V/m], H: 자장[A/m], σ: 전기전도도[S/m], f: 주파수[s-1], ε0: 진공의 유전율[F/m], ε"r: 복소 유전율의 허수부, μ0: 진공의 투자율[H/m], μ"r: 복소 투자율의 허수부이다.
전자파 가열(마이크로파 가열)에서는 재료의 종류에 따른 유도 손실, 유전 손실, 자성 손실의 차를 이용하는 것에 의해 선택 가열이 가능하다. 한편, 플라스틱 기판은 유도 손실도 유전 손실도 적은 고체의 고분자 재료이기 때문에, 거의 가열되지 않는다.
배선 등의 도전체막을 형성하고자 하는 경우, 배선을 형성하기 위해 이용되는 금속 나노 입자는 도전성 물질이기 때문에, 전자파를 조사하면 주로 와전류에 의한 유도 손실에 의해 가열된다. 또, 용매나 분산제가 분극성을 갖는 경우에는 유전 손실에 의해 가열된다.
배선 패턴을 구성하는 도포 조성물로 이루어지는 도포막은, 전자파가 조사되어, 주로 유전 손실에 의해 용매나 분산제가 가열되고 이들이 증발 제거되며, 주로 유도 손실에 의해 금속 나노 입자가 가열되어 응집한다. 이 때문에, 전자파 어닐에 의해 얻어지는 배선(전극도 포함)은 어닐 전에도 극히 높은 전기 전도성을 나타내는 것으로 할 수 있다.
또한, 금속 나노 입자에는 재료에 따른 흡수성이 높은 전자파의 주파수가 존재한다. 또한, 용제나 분산제에도 마찬가지로 재료에 따른 흡수성이 높은 전자파의 주파수가 존재한다. 그 때문에, 효율적으로 전자파 가열을 실행하기 위해서는 재료에 따른 흡수성이 좋은 주파수의 전자파를 선택해서 조사하는 것이 바람직하다.
조사하는 전자파로서는 300 MHz ~ 300 GHz의 주파수의 것을 바람직하게 이용할 수 있다. 또한, 전자파 조사는 대기 중에서 실행할 수 있지만, 감압 분위기에서 실행하는 것이 바람직하다. 감압 분위기에서 전자파를 조사하는 것에 의해, 도포 조성물의 탄소분을 더욱 유효하게 제거할 수 있고, 배선 중의 금속 성분을 더욱 많게 할 수 있다. 또한, 감압 분위기의 전자파 조사에 의해, 금속 나노 입자의 응집을 더욱 촉진할 수 있고, 더욱 전기 전도도를 높게 할 수 있다.
실제로, 전자파의 주파수를 140 GHz와 107 GHz의 2 수준으로 변화시키고, 기판 전면에 Ag 나노 입자를 포함하는 도포 조성물을 도포한 샘플을 이용해서 배선(금속막)을 형성하였다. 우선, 기판 온도를 100℃로 가열하고 전자파를 대기 중에서 10 분간 조사하여 어닐을 실행한 결과, 도포 조성물이 가열되고, 각각의 샘플은 240℃, 270℃까지 기판 온도가 상승하였다. 그때의 배선의 광학 현미경 사진을 도 2a 및 b에 나타낸다. 또한, 표 1에 이들 샘플의 시트 저항 및 일렉트로 프로브 마이크로 아날라이저 (EPMA: Electro Probe Micro Analyzer)에 의한 Ag와 C의 조성비를 표 1에 나타낸다. 도 2에 나타내는 바와 같이, 어느 조건에서도 배선이 형성되었지만, 주파수가 107 GHz이고 기판 온도가 100℃ ~ 270℃일 때에, 더욱 치밀한 배선이 얻어졌다. 또한, 표 1에 나타내는 바와 같이, 주파수가 107 GHz이고 기판 온도를 100℃ ~ 270℃로 하는 것에 의해, 주파수가 140 GHz이고 기판 온도가 100℃ ~ 240℃일 때보다도 배선 중의 탄소 잔존량이 낮고, 시트 저항값도 0.019Ω/□과 같은 비교적 낮은값이 얻어졌다. 이 결과로부터, 전자파 조사 조건을 최적화하는 것에 의해, 전자파를 조사해서 어닐한 후의 배선을 실용화할 수 있는 가능성이 발견되었다.
No. 어닐조건 막두께(㎛) 시트저항값(Ω/□) Ag/C 성분비 (atm%)
1 140GHz,100℃ ~ 240℃,10min 42 0.106 65/35
2 140GHz,100℃ ~ 240℃,10min 42 0.099 65/35
3 107GHz,100℃ ~ 270℃,10min 8 0.019 76/24
4 107GHz,100℃ ~ 270℃,10min 17 0.028 76/24
다음에, 반도체막을 형성하는 경우에 대해 설명한다.
전자파의 주파수에 대응한 흡수성을 파악하기 위해서는 도포막의 유전 분산을 측정하는 것이 유효하다. 유전 분산은 유전 함수의 진동수(주파수) 의존성을 말한다. 물질은 전자 분극, 이온 분극, 배향 분극 등의 다양한 분극을 발생하지만, 이러한 분극이 생기는 주파수에서 전자파의 흡수가 커진다. 그리고, 복소 유전율의 허수부가 이러한 흡수 특성을 나타낸다. 따라서, 유기 반도체 재료를 포함하는 도포 조성물에 있어서의 복소 유전율의 허수부의 피크에 대응한 주파수대(예를 들면, 1 Hz ~ 10 kHz)의 전자파를 도포막에 조사하는 것에 의해, 그 에너지를 플라스틱 기판에 흡수시키지 않고, 도포막에 유효하게 흡수시킬 수 있다.
도 3은 유기 반도체 재료인 P3HT를, 용매인 CHCl3에 용해시킨 용액(0.8 wt% 용액)으로 이루어지는 도포 조성물의 유전 분산을 나타내는 그래프이다. 이 도면에 나타내는 바와 같이, 이 용액의 복소 유전율의 허수부(ε˝)의 피크가 400 Hz 부근의 저주파 영역에 있고, 이것은 이온에 의한 분극에 의거하는 것으로 고려된다. 따라서, 이 피크 또는 그 근방(피크의 반값폭(FWHM: Full Width at Half Maximum)의 범위)의 주파수의 전자파를 조사하는 것에 의해, 그 에너지를 플라스틱 기판에는 흡수시키지 않고 도포 조성물인 P3HT의 CHCl3용액에만 흡수시킬 수 있고, 이에 따라 도포막의 건조 및/또는 개질을 효과적으로 실행할 수 있다. 또, 도 3에서는 복소 유전율의 실수부(ε´) 및 유전 정접(tanδ)도 병기한다.
도 4는 CHCl3의 유전 분산을 나타내는 도면이지만, 허수부의 피크는 200 Hz 부근에 있고, CHCl3만으로도 상기 용액의 흡수 피크에 가까운 저주파 영역에 흡수 피크가 출현하는 것을 알 수 있다.
다음에, 유전체막을 형성하는 경우에 대해 설명한다.
상술한 바와 같이, 도포막의 유전 분산을 측정했을 때의, 복소 유전율의 허수부가 흡수 특성을 나타내기 때문에, 유기 유전체 재료를 포함하는 도포 조성물에 있어서의 복소 유전율의 허수부의 피크에 대응한 주파수(예를 들면, 100 Hz ~ 50 kHz)의 전자파를 도포막에 조사하는 것에 의해, 그 에너지를 플라스틱 기판에 흡수시키지 않고, 도포막에 유효하게 흡수시킬 수 있다.
도 5는 유기 유전체 재료인 PVP의 액체(100 wt%)로 이루어지는 도포 조성물의 유전 분산을 나타내는 그래프이다. 또, PVP의 주 성분은 시클로헥사논(C6H10O)이다. 이 도면에 나타내는 바와 같이, 이 액체의 복소 유전율의 허수부(ε˝)의 피크가 2 kHz ~ 4 kHz 부근의 저주파 영역에 있고, 이것은 이온에 의한 분극에 의거하는 것으로 고려된다. 따라서, 이 피크 또는 그 근방(피크의 반값폭(FWHM)의 범위)의 주파수의 전자파를 조사하는 것에 의해, 그 에너지를 플라스틱 기판에는 흡수시키지 않고 도포 조성물인 PVP의 액체에만 흡수시킬 수 있고, 이에 따라 도포막의 건조 및/또는 개질을 효과적으로 실행할 수 있다. 또, 도 5에서는 복소 유전율의 실수부(ε´)및 유전 정접(tanδ)도 병기한다.
이와 같이 전자파를 조사하는 것에 의해 과도적으로는 도포막만을 가열하는 선택 가열이 가능하다. 그러나, 조사 시간이 길어지면, 열평형에 가까워지고, 전열에 의해 플라스틱 기판이 고온으로 되어 충분한 선택 가열을 실행할 수 없을 우려가 있다. 이와 같은 것을 피하기 위해서는 전자파 조사면의 반대측으로부터 플라스틱 기판을 냉각하는 것이나, 전자파 조사를 펄스적으로 실행하고, 이 펄스의 듀티비를 제어하는 것에 의해 플라스틱 기판의 가열을 억제하는 것이 바람직하다.
다음에, 본 실시형태의 막 형성 방법에 의해 막을 형성하기 위한 장치의 일예에 대해 설명한다.
도 6은 본 실시형태에 관한 막 형성 방법을 실시하기 위한 막 형성 장치의 일예를 나타내는 단면도이다. 이 막 형성 장치(1)는 처리용기(2), 가스 도입 기구(3), 배기 기구(4), 탑재대(5), 방사 온도계(6), 전자파 공급부(8), 전체 제어부(9)를 갖고 있다.
처리용기(2)는, 예를 들면, 알루미늄에 의해 형성되어 있으며, 접지되어있다. 처리용기(2)의 천장부는 개구되어 있고, 이 개구부에는 시일부재(21)를 거쳐, 천판(22)이 기밀하게 마련되어 있다. 천판(22)의 재료는, 예를 들면, 석영, 질화알루미늄 등의 유전체이다.
플라스틱 기판 S위에 도포막(예를 들면, 배선 패턴) C가 형성된 전자파 조사전의 디바이스 시트(부재) D를 반입하는 반입구(23)와 전자파 조사 후의 비다이스 시트 D를 반출하는 반출구(24)가 처리용기(2)의 측벽의 대향하는 위치에 개구되어 있다. 또, 디바이스 시트 D는 플라스틱 기판 S의 전면에 도포막이 형성된 것을 이용해도 좋다. 그리고, 전자파(마이크로파) 조사 후에 소기의 막, 예를 들면, 도전체막, 반도체막, 유전체막이 형성되는 것으로 된다.
반입구(23) 및 반출구(24)에는 각각 셔터(2A, 2B)가 마련되어 있다. 셔터(2A, 2B)는 반송 기구(도시하지 않음)가 디바이스 시트 D의 반송을 정지시키고, 후술하는 바와 같이 전자파(마이크로파)가 조사되어 있는 경우, 처리용기(2) 내부의 전자파 및 가스가 외부로 누출되지 않도록, 각각 반입구(23) 및 반출구(24)를 닫는 기능을 갖는다. 또한, 셔터(2A, 2B)는 부드러운 금속, 예를 들면, 인듐, 동 등으로 이루어지고, 디바이스 시트 D가 정지했을 때에 디바이스 시트 D를 압접하도록 되어 있다. 디바이스 시트 D는 공급 롤(도시하지 않음)에 두루 감은 상태로 되고, 이 공급 롤로부터 공급된 디바이스 시트 D가 처리용기(2) 내에 반입되고, 반대측에 마련된 감기 롤(도시하지 않음)에 감겨지도록 되어 있다.
처리용기(2) 바닥부의 둘레 가장자리부에는 배기 기구(4)와 접속되는 배기구(25)가 마련되어 있다.
가스 도입 기구(3)는 처리용기(2)의 측벽을 관통하는, 예를 들면, 2개의 가스 노즐(31A, 31B)을 갖고 있으며, 도시하지 않은 가스 공급원으로부터 처리에 필요한 가스를 처리용기(2)에 공급한다. 여기에서의 가스는, 예를 들면, 아르곤, 헬륨 등의 희가스나 질도 등으로 이루어지는 불활성 가스이다. 또, 가스 노즐의 개수는 2개에 한정되는 것은 아니며, 적절히 증감해도 좋다.
배기 기구(4)는 배기가 유통하는 배기 통로(41), 배기 압력을 제어하는 압력 제어 밸브(42) 및 처리용기(2) 내부의 분위기를 배출하는 배기 펌프(43)를 포함한다. 배기 펌프(43)는 배기 통로(41) 및 압력 제어 밸브(42)를 거쳐, 처리용기(2) 내부의 분위기를 소정의 진공도까지 배기하도록 되어 있다. 또, 처리용기(2)내의 분위기를 배기하지 않고, 그 분위기를 대기압으로 해도 좋다.
탑재대(5)는 처리용기(2)의 바닥부에 형성된 개구에, 시일 부재(26)를 개재시켜 기밀하게 부착되어 있다. 탑재대(5)는 접지되어 있다. 탑재대(5)는 탑재대 본체(51)를 갖고 있으며, 탑재대 본체(51) 위에 디바이스 시트 D가 탑재된다. 탑재대 본체(51)의 내부에는 저항 가열 히터(52)가 매설되어 있고, 히터 전원 (53)으로부터 저항 가열 히터(52)에 급전(전원 공급)되는 것에 의해, 플라스틱 기판 S를 가열 가능하게 되어 있다. 탑재대 본체(51) 내에는 냉매유로(55)가 형성되어 있다. 냉매유로(55)는 냉매 도입관(56)과 냉매 배출관(57)을 거쳐, 냉매를 순환시키는 냉매 순환기(58)에 접속되어 있다. 냉매 순환기(58)가 동작하는 것에 의해, 냉매가 냉매유로(55)를 유통 순환하고, 플라스틱 기판 S를 냉각할 수 있다.
방사 온도계(6)는 방사 온도계 본체(61)와 광파이버(62)를 포함하고 있으며, 플라스틱 기판 S의 온도를 측정 가능하게 되어 있다. 광파이버(62)는 탑재대 본체(51)에 수직으로 형성된 관통 구멍(54)에 삽입 통과되어 있으며, 탑재대 본체(51)의 상면으로부터 탑재대 본체(51)의 저면을 관통하여 아래쪽으로 신장하고, 처리용기(2) 외부에 마련된 방사 온도계 본체(61)와 접속되어 있다. 광파이버(62)는 플라스틱 기판 S로부터의 복사 광을 방사 온도계 본체(61)에 안내할 수 있도록 되어 있으며, 플라스틱 기판 S의 온도를 측정할 수 있도록 되어 있다. 그리고, 이 측정한 온도에 의해 전체 제어부(9)로부터의 명령에 의해, 저항 가열 히터(52)와 냉매유로(55)를 흐르는 냉매에 의해, 플라스틱 기판 S의 온도를 제어 가능하게 되어 있다.
전자파 공급부(8)는 처리용기(2)의 천판(22)의 위쪽에 마련되어 있다. 전자파 공급부(8)는 도파관(82) 및 입사 안테나(83)를 포함한다. 전자파 발생원(81)은 도파관(82)의 일단과 접속되고, 도파관(82)의 타단은 입사 안테나(83)와 접속되어 있다.
전자파 발생원(81)으로서는 초음파 발생원, RF 전원, 마그네트론, 클라이스트론, 자이로트론 등을 이용할 수 있다. 이들 중에서는 마그네트론 및 자이로트론이 바람직하다. 자이로트론은 밀리파(1 mm≤ 파장 ≤10 mm)에서 서브 밀리파(0.1 mm≤ 파장 ≤1 mm)에 걸친 전자파(마이크로파)를 발생한다. 마그네트론은 센티파(1 cm≤ 파장 ≤10 cm)의 전자파(마이크로파)를 발생한다. 전자파 발생원(81)은 발생한 전자파를 도파관(82)에 출력한다. 도파관(82)은 전자파 발생원(81)에서 발생한 전자파를 입사 안테나(83)에 전파시키는 금속제의 관이며, 원형 또는 직사각형의 단면형상을 갖고 있다. 또, 조사하는 전자파의 주파수 영역(range)이 넓은 경우에는 전자파 발생원(81)으로서 주파수 영역이 다른 복수의 것을 설치하고, 주파수에 의해서 그것들이 전환되도록 하는 것이 바람직하다.
입사 안테나(83)는 판형상을 이루며 천판(22)의 상면에 마련되어 있고, 예를 들면, 표면이 은 도금된 동판 또는 알루미늄으로 구성되어 있다. 입사 안테나(83)에는 도시하지 않은 복수의 경면 반사 렌즈나 반사 미러가 마련되어 있으며, 도파관(82)으로부터 보내진 전자파를 처리용기(2)의 처리공간을 향해 도입할 수 있도록 되어 있다. 또, 입사 안테나(83)는 처리용기(2)의 측벽에 마련되어 있어도 좋다.
전체 제어부(9)는 마이크로 프로세서(컴퓨터)를 구비하고 있으며, 예를 들면, 방사 온도계(6)등의 센서류로부터의 신호를 받아 배선의 형성장치(1)에 있어서의 각 구성부를 제어하도록 되어 있다. 전체 제어부(9)는 형성 장치(1)의 프로세스 시퀀스 및 제어 파라미터인 프로세스 레시피를 기억한 기억부나, 입력 수단 및 디스플레이 등을 구비하고 있으며, 선택된 프로세스 레시피에 따라 장치(1)를 제어하도록 되어 있다.
다음에,이와 같이 구성되는 막 형성 장치(1)의 동작에 대해 설명한다.
우선, PET, PEN, PC, PI 등의 플라스틱 기판 S에 상기 도포 조성물을 도포한 도포막 C가 형성된 디바이스 시트 D를 준비하고, 전자파 발생원(81)으로부터 발생하는 전자파(마이크로파)를, 도포 조성물에 적합한 주파수의 것으로 한다. 예를 들면, 도포 조성물이 Ag 나노 입자를 포함하는 것인 경우, 100 GHz 정도의 주파수의 것을 이용한다. 또한, 도포 조성물로서 P3HT의 CHCl3용액을 이용한 경우에는 도 3의 유전 분산에 있어서, 복소 유전율의 허수부의 피크에 대응한 주파수대(예를 들면, 1 Hz ~ 10 kHz)의 전자파, 바람직하게는 피크 위치인 400 Hz 또는 그 근방의 주파수의 전자파를 조사한다. 또한, 도포 조성물로서 PVP의 액체를 이용한 경우에는 도 5의 유전 분산에 있어서, 복소 유전율의 허수부의 피크에 대응한 주파수대(예를 들면, 100 Hz ~ 50 kHz)의 전자파, 바람직하게는 피크 위치인 2 kHz ~ 4 kHz 또는 그 근방의 주파수의 전자파를 조사한다.
그리고, 공급 롤(도시하지 않음)로부터 공급된 디바이스 시트 D를, 반입구(23)로부터 반입하고, 탑재대(5)에 탑재시킨다. 감압 분위기를 형성하는 경우에는 셔터(2A, 2B)에 의해 반입구(23) 및 반출구(24)를 닫는다.
또한, 디바이스 시트 D의 단부에는 도포막이 형성되어 있지 않은 리드재가 접속되어 있고, 리드재가 감기 롤(도시하지 않음)에 고정된 상태가 된다. 이에 따라, 디바이스 시트 D의 최초의부분에 대한 전자파 조사가 가능하게 된다.
이때, 탑재대 본체(51)내의 저항 가열 히터(52) 및/또는 냉매유로(55)를 흐르는 냉매에 의해, 플라스틱 기판 S의 온도가 소정의 온도로 제어된다. 이때, 냉매유로(55)에, 플라스틱 기판 S가 충분히 냉각되도록 냉매를 흘리는 것이 바람직하다.
또한, 처리용기(2) 내를 감압 분위기로 하는 경우에는 가스 노즐(31A, 31B)로부터, 예를 들면, 아르곤, 헬륨 등의 희가스나 질소 등의 소정 불활성 가스가 처리용기(2) 내에 도입되고, 배기 기구(4)에 의해 배기되어 처리용기(2) 내에 감압 분위기가 형성된다. 혹은 처리용기(2) 내를 배기하지 않고, 대기압 분위기로 한다.
이 상태에서, 전자파 공급부(8)의 전자파 발생원(81)으로부터 발생한 소정 파장의 전자파를, 도파관(82)을 경유해서 입사 안테나(83)로 보내고, 천판(22)을 투과해서 처리용기(2) 내에 도입한다.
처리용기(2) 내에 도입된 전자파는 디바이스 시트 D에 조사되고, 도포막 C가 건조 또는 개질된다. 이때, 플라스틱 기판 S는 전자파가 흡수되지 않기 때문에 거의 가열되지 않고, 도포막 C에 대해서는 전자파의 에너지가 흡수되며, 용매나 분산재 등은 주로 유전 손실에 의해 가열되어 증발, 제거되고, 막 성분(금속 나노 입자, 유기 반도체 재료, 유기 유전체 재료)은 재료의 종류에 따른 유도 손실, 유전 손실, 자성 손실의 차를 이용하는 것에 의해 선택 가열되어 개질된다. 이 때문에, 전자파가 조사되어 얻어지는 도포막은 전자파 조사 전에도 극히 높은 특성(전기 전도성, 반도체 특성, 유전체 특성)을 나타내게 된다.
이와 같이 해서, 최초의 전자파 어닐이 종료한 후에는 전자파의 조사를 정지시키고, 디바이스 시트 D의 다음에 처리하는 부분이 탑재대(5)에 탑재될때까지 디바이스 시트 D를 반송하고, 다음의 전자파 조사를 실행한다. 감압 분위기에서의 어닐 처리의 경우에는 처리용기(2) 내를 상압으로 되돌린 후, 셔터(2A, 2B)를 열어 디바이스 시트 D의 다음에 처리하는 부분이 탑재대(5)에 탑재될 때까지 디바이스 시트 D를 반송한다. 그리고, 마찬가지의 처리를 실시한다. 이러한 동작을 순차 반복하고, 디바이스 시트 D의 마지막까지 전자파 어닐을 실행한다.
다음에, 본 실시형태의 막 형성 방법에 의해 막을 형성하기 위한 장치의 다른 예에 대해 설명한다.
도 7은 본 실시형태에 관한 막 형성 방법을 실시하기 위한 막 형성 장치의 다른 예를 나타내는 도면이다.
이 막 형성 장치(100)는 스테인리스 스틸(SUS: Stainless Steel)이나 알루미늄 등의 전자파 차단 기능을 갖는 재료로 구성된 처리용기(102)를 갖고 있다. 처리용기(102)내에는 비도핑 실리콘, 질화 알루미늄(AlN), 탄화규소(SiC), 알루미나(Al2O3) 등으로 이루어지는 냉각판(103)이 배치되어 있고, 이 냉각판(103)의 위에 디바이스 시트(104)가 탑재된다. 디바이스 시트(104)는 플라스틱 기판 S의 위에, 막 성분을 포함하는 도포 조성물을 도포해서 이루어지는 소정 패턴의 도포막 C가 도포되어 구성되어 있다. 즉, 냉각판(103)은 디바이스 시트(104)의 지지 부재로서의 가능을 한다. 디바이스 시트(104)는 처리용기(102)의 반입구(102a)로부터 반입되고, 반출구(102b)로부터 반출 되도록 되어 있다. 냉각판(103)에는, 예를 들면, 순환시키는 냉각 매체의 온도를 제어해서 기판의 온도를 제어하는 온도 조절기(105)가 접속되어 있다. 또, 냉각판(103)에, 예를 들면, 저항 가열 히터를 마련해서 플라스틱 기판 S의 내열 온도 이하로 가열 가능하게 되어 있어도 좋다.
처리용기(102) 내의 상부에는 냉각판(103)에 대향하도록, 전자파를 송신하는 링(ring) 형상의 송신 안테나(106)가 배치되어 있다. 송신 안테나(106)에는 매칭 장치(107)를 거쳐서 교류 전원(108)으로부터, 예를 들면, 100 Hz ~ 50 kHz 정도의 주파수의 교류 전류가 공급되도록 되어 있다. 교류 전원(108)에는 펄스/듀티 제어부(109)가 접속되고, 교류 전원(108)으로부터 출력되는 교류 전류를 소정의 듀티비(Duty ratio)의 펄스형상의 것으로 할 수 있도록 되어 있다. 또, 송신 안테나(106)에 급전하기 위한 급전선(111)에는 정합 부하(112)가 접속되어 있다.
한편, 냉각판(103)의 아래쪽에는 송신 안테나(106)와 대응하는 위치에, 송신 안테나(106)로부터 송신된 전자파를 수신하는 링 형상의 수신 안테나(110)가 배치되어 있다. 수신 안테나(110)에는 접지선(113)이 접속되고, 접지선(113)에는 정합부하(114)가 접속되어 있다.
따라서, 교류 전원(108)으로부터 송신 안테나(106)에 교류 전류가 공급되는 것에 의해, 송신 안테나(106) 및 수신 안테나(110)의 내부를 관통하는 자계가 발생하고, 전자 유도에 의해 교류 전원(108)의 주파수의 전자파가 디바이스 시트(104)에 조사된다.
막 형성 장치(100)는 제어부(120)를 갖고 있다. 제어부(120)는 마이크로프로세서(컴퓨터)를 구비하고 있으며, 예를 들면, 센서류로부터의 신호를 받아, 막 형성장치(100)에 있어서의 각 구성부를 제어하도록 되어 있다. 제어부(120)는 막 형성 장치(100)의 공정 순서 및 제어 변수인 프로세스 레시피를 기억한 기억부나, 입력 수단 및 디스플레이 등을 구비하고 있으며, 선택된 프로세스 레시피에 따라 막 형성 장치(100)를 제어하도록 되어 있다.
다음에, 이와 같이 구성되는 막 형성 장치(100)의 동작에 대해 설명한다.
우선 PET, PEN, PC, PI 등의 플라스틱 기판 S상에, 막 성분을 포함하는 도포 조성물을 도포해서 도포막 C가 형성된 디바이스 시트(104)를 반입구(102a)로부터 반입하여 냉각판(103)의 위에 탑재한다. 냉각판(103)은 온도 조절기(105)에 의해 실온 ~ 100℃ 정도의 적절한 온도로 유지된다.
이 상태에서, 교류 전원(108)으로부터 매칭 장치(107)를 거쳐서 송신 안테나(106)에, 예를 들면, 100 Hz ~ 50 kHz 정도의 주파수의 교류 전류를 공급한다. 이에 따라, 송신 안테나(106) 및 수신 안테나(110)를 관통하는 자계가 발생하고, 전자 유도에 의해 교류 전원(108)의 주파수의 전자파가 디바이스 시트(104)에 조사된다. 이 때, 펄스/듀티 제어부(109)에 의해, 교류 전원(108)으로부터 출력되는 교류 전류를 소정의 듀티비의 펄스 형상의 것으로 해서 플라스틱 기판 S의 냉각 제어를 실행하도록 해도 좋다.
처리용기(102) 내에서 디바이스 시트(104)에 전자파가 조사되는 것에 의해, 도포막 C에 전자파의 에너지가 흡수되어 유도 손실 등에 의해 도포막 C가 건조 및/또는 개질된다. 즉, 용매나 분산제 등은 주로 유전 손실에 의해 가열되어 증발 제거되고, 막 성분(금속 나노 입자, 유기 반도체 재료, 유기 유전체 재료)은 재료의 종류에 따른 유도 손실, 유전 손실, 자성 손실의 차를 이용하는 것에 의해 선택 가열되어 개질된다. 구체적으로는 금속 나노 입자를 이용한 도포막의 경우에는 높은 전기 전도성을 갖는 도전체막을 형성할 수 있고, 유기 반도체 재료를 이용한 도포막의 경우에는 우수한 반도체 특성(이동도 및 ON/OFF비)을 갖는 반도체막을 형성할 수 있으며, 유기 유전체 재료를 이용한 도포막의 경우에는 유전체막이 본래 갖고 있는 유전체 특성, 예를 들면, 게이트 절연막에 요구되는 대용량, 소(小) 리크 전류(leak current), 고안정성, 고신뢰성을 갖는 유전체막을 형성할 수 있다. 이때, 플라스틱 기판 S는 전자파가 거의 흡수되지 않기 때문에 거의 가열되지 않는다. 이와 같이, 플라스틱 기판은 거의 가열되지 않으므로, 플라스틱 기판상에 도포 인쇄 기술을 이용하여 양호한 특성의 막을 형성할 수 있다.
이때, 조사하는 전자파는 도포 조성물에 적합한 주파수의 것으로 한다. 예를 들면, 도포 조성물이 Ag 나노 입자를 포함하는 것인 경우, 100 GHz 정도의 주파수의 것을 이용한다. 또한, 도포 조성물로서 P3HT의 CHCl3용액을 이용한 경우에는 도 3의 유전 분산에 있어서, 복소 유전율의 허수부의 피크에 대응한 주파수대(예를 들면, 1 Hz ~ 10 kHz)의 전자파, 바람직하게는 피크 위치인 400 Hz 또는 그 근방의 주파수의 전자파를 조사한다. 또한, 도포 조성물로서 PVP의 액체를 이용한 경우에는 도 5의 유전 분산에 있어서, 복소 유전율의 허수부의 피크에 대응한 주파수대(예를 들면, 100 Hz ~ 50 kHz)의 전자파, 바람직하게는 피크 위치인 400 Hz 또는 그 근방의 주파수의 전자파를 조사한다. 또한, 도포 조성물로서 PVP의 액체를 이용한 경우에는 도 5의 유전 분산에 있어서, 복소 유전율의 허수부의 피크에 대응한 주파수대(예를 들면, 100 Hz ~ 50 kHz)의 전자파, 바람직하게는 피크 위치인 2 kHz ~ 4 kHz 또는 그 근방의 주파수의 전자파를 조사한다.
플라스틱 기판 S에 특별한 냉각 기구를 이용하지 않아도, 과도적으로는 플라스틱 기판 S를 가열하지 않고 도포막 C만을 선택 가열하는 것이 가능하지만, 조사 시간이 길어지면 전열에 의해 플라스틱 기판 S의 온도가 상승할 우려가 있다. 이에 대해서는 냉각판(103)에 의해 플라스틱 기판 S를 냉각하거나, 전자파를 펄스형상으로 해서 듀티비(duty ratio)를 제어하는 것에 의해, 플라스틱 기판 S의 온도 상승을 더욱 효과적으로 억제할 수 있다.
도포막 C를 건조 및/또는 개질할 때에 더욱 높은 온도가 필요한 경우에는 냉각판(103)에 저항 가열 히터 등을 마련해서 도포막 C를 플라스틱 기판 S의 내열 온도 이하의 범위에서 가열하도록 할 수 있다.
이와 같이 해서, 전자파 조사에 의해서 원하는 유전체막이 형성된 후에는 디바이스 시트(104)는 반출구(102b)로부터 반출한다.
또, 도 7의 막 형성 장치(100)에서는 온도 조절기(105)를 이용했지만, 냉각판(103)의 열용량으로 충분히 냉각할 수 있는 경우 등에는 온도 조절기(105)는 반드시 필요하지는 않다. 또한, 송신 안테나(106)와 수신 안테나(110)를 이용하는 것에 의해 안정된 전자파 조사를 실행할 수 있지만, 수신 안테나(110)는 반드시 필요한 것은 아니다.
도 8은 온도 조절기 및 수신 안테나를 갖지 않는 막 형성 장치(100')의 구조를 나타낸 것이며, 이러한 구조의 장치에서도 도 7의 장치와 마찬가지로 디바이스 시트(104)에 전자파를 조사해서 플라스틱 기판 S를 가열하는 일 없이 도포막 C를 건조 및/또는 개질해서 원하는 막을 형성할 수 있다. 물론, 도 7의 장치로부터 온도 조절기(105) 및 수신 안테나(110) 중의 어느 하나를 생략한 장치라도 좋다.
이상 설명한 바와 같이, 본 실시형태에 의하면, 플라스틱 기판상에 막 성분을 포함하는 도포막을 형성하고, 도포막에 전자파를 조사해서 도포막을 건조 및/또는 개질하고, 막을 형성하므로, 플라스틱 기판은 거의 가열되지 않고, 플라스틱 기판을 고온으로 가열하는 일 없이 플라스틱 기판상에 양호한 특성의 막을 형성할 수 있다.
본 실시형태에서는 이와 같이 플라스틱 기판 위에 도포 인쇄 기술에 의해 특성이 양호한 막을 형성할 수 있고, 막으로서 도전체막, 반도체막, 유전체막을 적용할 수 있기 때문에, 플라스틱 기판 위에 박막 트랜지스터(TFT)를 형성할 때의 배선, 반도체막, 게이트 절연막 등을 형성하는 용도에 바람직하다. 또한, 플라스틱 기판 위에 태양전지용 광전 변환 소자인 반도체막을 형성하는 용도에도 바람직하다.
또, 본 발명은 상기 실시형태에 한정되지 않고 각종 변형 가능하다. 예를 들면, 상기 실시형태에 있어서는 도포 조성물을 도포해서 도포막 패턴(예를 들면, 배선 패턴)이 형성된 후에, 전자파를 조사해서 배선으로 되는 막을 형성했지만, 이것에 한정되지 않고, 도포 조성물을 플라스틱 기판의 전면에 도포해서 도포막을 형성하고, 전자파를 조사하고, 그 후, 배선 패턴을 형성하도록 해도 좋다. 또한, 도포 조성물을 플라스틱 기판 위에서 미스트형상으로 분무해서 도포하면서, 전자파를 조사하고, 그 후, 배선 패턴을 형성하도록 해도 좋다. 이에 따라, 도포 조성물이 미스트형상 중에서 전자파에 의해 용매나 분산제를 제거할 수 있고, 플라스틱 기판 위에는 주로 금속입자가 부착되기 때문에, 전자파에 의해 응집이 촉진되고, 더욱 전기 전도도를 상승시킬 수 있다.
또한, 상기 실시형태에서는 도포 조성물을 도포하는 것에 의해 형성된 도포막에 전자파만을 조사했지만, 우선, Ar 가스, O2 가스, 또는 H2 가스 등에 의한 가스 플라즈마에 의해 도포막을 처리한 후에 전자파를 조사하도록 해도 좋다. 즉, 가스 플라즈마에 의해, 우선, 도포 조성물 중의 용매나 분산제를 제거하고, 그 후, 금속 나노 입자 등의 막 성분 개질(응집 등)시키는 것을 주된 목적으로 해서 전자파를 조사한다는 것이다. 이에 따라, 막 성분의 개질(금속 나노 입자의 응집)이 촉진되어, 더욱 전기 전도도를 상승시킬 수 있다.
또한, 상기 실시형태에 있어서의 막 형성 장치는 어디까지나 일 예이며, 플라스틱 기판에 형성된 도포막에 전자파를 조사하여, 플라스틱 기판의 온도 상승을 억제하면서 도포막을 건조 및/또는 개질하여 원하는 막을 형성할 수 있는 것이면 상기 장치에 한정되는 것은 아니다.

Claims (31)

  1. 플라스틱 기판 위에 막 성분을 포함하는 도포 조성물을 도포해서 도포막을 형성하는 것과,
    상기 도포막에 전자파를 조사해서 도포막을 건조 및/또는 개질하고, 막을 형성하는 것
    을 포함하는 것을 특징으로 하는
    막 형성 방법.
  2. 제 1 항에 있어서,
    상기 막은 도전체막인 막 형성 방법.
  3. 제 2 항에 있어서,
    상기 도포 조성물은 금속 나노 입자를 포함하고, 상기 도포막에 전자파를 조사하여, 상기 금속 나노 입자로 이루어지는 배선이 되는 도포막을 형성하는 막 형성 방법.

  4. 제 3 항에 있어서,
    상기 도포막은 상기 어닐 전에 배선 패턴으로서 형성되어 있고, 상기 전자파는 적어도 상기 배선 패턴에 조사되는 막 형성 방법.
  5. 제 3 항에 있어서,
    상기 도포막은 상기 플라스틱 기판의 전면에 도포된 도포막이고, 상기 전면에 도포된 도포막에 전자파를 조사한 후, 배선 패턴을 형성하는 막 형성 방법.
  6. 제 3 항에 있어서,
    상기 전자파를 조사해서 어닐하기 전에, 상기 도포막을 가스 플라즈마로 처리하는 막 형성 방법.
  7. 제 3 항에 있어서,
    상기 플라스틱 기판 위에 상기 도포 조성물을 분무해서 도포하면서 전자파를 조사하고, 그 후, 상기 플라스틱 기판 위에 형성된 도포막에 배선 패턴을 형성하는 막 형성 방법.
  8. 제 3 항에 있어서,
    상기 도포 조성물은 상기 금속 나노 입자 외에도 용매와 분산제를 더 포함하는 막 형성 방법.
  9. 제 3 항에 있어서,
    상기 금속 나노 입자는 Ag, Cu, Al 중의 어느 하나, 또는 이들 중의 어느 하나를 포함하는 합금인 막 형성 방법.
  10. 제 1 항에 있어서,
    상기 막은 반도체막인 막 형성 방법.
  11. 제 10 항에 있어서,
    상기 도포 조성물은 유기 반도체 재료를 포함하는 막 형성 방법.
  12. 제 11 항에 있어서,
    상기 전자파의 주파수를, 상기 플라스틱 기판에 대한 흡수성이 낮고, 상기 유기 반도체 재료를 포함하는 도포 조성물에 대한 흡수성이 높아지는 주파수로 설정하는 막 형성 방법.
  13. 제 12 항에 있어서,
    상기 전자파의 주파수는 상기 도포 조성물의 유전 분산 특성의 흡수 피크 값 또는 그 근방의 값인 막 형성 방법
  14. 제 11 항에 있어서,
    상기 도포 조성물은 유기 반도체 재료로서의 폴리-3-헥실티오펜(P3HT)을 클로로포름(CHCl3)에 용해한 용액인 막 형성 방법.
  15. 제 11 항에 있어서,
    상기 전자파는 그 주파수가 1 Hz ~ 10 kHz인 막 형성 방법
  16. 제 1 항에 있어서,
    상기 막은 유전체막인 막 형성 방법.
  17. 제 16 항에 있어서,
    상기 도포 조성물은 유기 유전체 재료를 포함하는 막 형성 방법.
  18. 제 17 항에 있어서,
    상기 전자파의 주파수를, 상기 플라스틱 기판에 대한 흡수성이 낮고, 상기 유기 유전체 재료를 포함하는 도포 조성물에 대한 흡수성이 높아지는 주파수로 설정하는 하는 막 형성 방법.
  19. 제 18 항에 있어서,
    상기 전자파의 주파수는 상기 도포 조성물의 유전 분산 특성의 흡수 피크값 또는 그 근방의 값인 막 형성 방법.
  20. 제 17 항에 있어서,
    상기 도포 조성물은 유기 유전체 재료인 폴리비닐페놀의 액체인 것을 특징으로 하는 막 형성 방법.
  21. 제 17 항에 있어서,
    상기 전자파는 그 주파수가 100 Hz ~ 50 kHz인 막 형성 방법.
  22. 제 1 항에 있어서,
    상기 플라스틱 기판을 냉각하면서 상기 전자파를 조사하는 막 형성 방법.
  23. 제 1 항에 있어서,
    상기 전자파의 조사는 펄스적으로 실행되는 막 형성 방법.
  24. 제 1 항에 있어서,
    상기 플라스틱 기판의 내열 온도 이하의 온도로 상기 플라스틱 기판을 가열하면서 상기 전자파를 조사하는 막 형성 방법.
  25. 내부에 소정의 분위기가 형성되는 처리용기와,
    플라스틱 기판 위에 막 성분을 포함하는 도포 조성물이 도포되어 도포막이 형성된 부재를 상기 처리용기 내에 배치하는 수단과,
    상기 부재의 적어도 상기 도포막에 전자파를 조사하는 전자파 조사부
    를 구비하고,
    상기 도포막에 상기 전자파 조사부로부터의 전자파가 조사되는 것에 의해, 상기 도포막이 건조 및 개질의 적어도 하나에 의해 막이 형성되는 것
    을 특징으로 하는
    막 형성 장치.
  26. 제 25 항에 있어서,
    상기 처리용기 내에 배치된 상기 부재의 상기 플라스틱 기판의 온도를 제어하는 온도 제어 기구를 더 구비하는 막 형성 장치.
  27. 제 25 항에 있어서,
    상기 배치하는 수단은 상기 도포막이 형성된 부재를 지지하는 지지부재인 막 형성 장치.
  28. 제 27 항에 있어서,
    상기 지지 부재를 거쳐서 상기 플라스틱 기판을 냉각하는 냉각 기구를 더 구비하는 막 형성 장치.
  29. 제 25 항에 있어서,
    상기 전자파 조사부는 상기 전자파를 펄스형상으로 조사하는 막 형성 장치.
  30. 제 26 항에 있어서,
    상기 지지 부재 위에 지지된 상기 부재를 가열하는 가열 수단을 더 구비하는 막 형성 장치.
  31. 제 25 항에 있어서,
    상기 전자파 조사부는 상기 전자파의 주파수를, 상기 도포 조성물에 대한 흡수성이 높아지도록 설정하는 것이 가능한 막 형성 장치.
KR1020137024652A 2011-02-25 2012-02-22 막 형성 방법 및 막 형성 장치 KR20140009379A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2011-040117 2011-02-25
JP2011040117 2011-02-25
JP2011211512 2011-09-27
JP2011211513 2011-09-27
JPJP-P-2011-211512 2011-09-27
JPJP-P-2011-211513 2011-09-27
PCT/JP2012/054314 WO2012115165A1 (ja) 2011-02-25 2012-02-22 膜形成方法および膜形成装置

Publications (1)

Publication Number Publication Date
KR20140009379A true KR20140009379A (ko) 2014-01-22

Family

ID=46720940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024652A KR20140009379A (ko) 2011-02-25 2012-02-22 막 형성 방법 및 막 형성 장치

Country Status (5)

Country Link
US (1) US20130344703A1 (ko)
JP (1) JPWO2012115165A1 (ko)
KR (1) KR20140009379A (ko)
CN (1) CN103392387A (ko)
WO (1) WO2012115165A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
JP6059952B2 (ja) * 2012-10-26 2017-01-11 株式会社豊田自動織機 熱変換部材及び熱変換積層体
WO2014103633A1 (ja) * 2012-12-26 2014-07-03 東京エレクトロン株式会社 電磁波加熱装置および電磁波加熱方法
CN107523792A (zh) * 2017-09-28 2017-12-29 苏州诺耀光电科技有限公司 一种真空溅射镀膜装置
EP3751963A4 (en) * 2018-02-08 2021-11-24 National Institute Of Advanced Industrial Science And Technology MICROWAVE HEATING METHOD, MICROWAVE HEATING DEVICE AND CHEMICAL REACTION METHOD
JP7389444B2 (ja) * 2018-02-08 2023-11-30 国立研究開発法人産業技術総合研究所 マイクロ波加熱装置、加熱方法及び化学反応方法
WO2019156142A1 (ja) * 2018-02-08 2019-08-15 国立研究開発法人産業技術総合研究所 マイクロ波加熱方法、マイクロ波加熱装置及び化学反応方法
JP6986264B2 (ja) * 2018-02-08 2021-12-22 国立研究開発法人産業技術総合研究所 薄膜パターンの焼成方法及びマイクロ波焼成装置
CN108447593B (zh) * 2018-03-06 2020-06-16 苏州城邦达益材料科技有限公司 金属微纳米材料透明导电薄膜图案化的制备方法及其应用
US11581187B2 (en) * 2018-12-20 2023-02-14 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of heating SOC film on wafer by electromagnetic wave generator and heating apparatus using the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60033012T2 (de) * 1999-09-10 2007-09-13 Koninklijke Philips Electronics N.V. Leitende struktur basierend auf poly-3,4-alkendioxythiophen (pedot) und polystyrolsulfonsäure (pss)
EP1361619A3 (en) * 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
US7135405B2 (en) * 2004-08-04 2006-11-14 Hewlett-Packard Development Company, L.P. Method to form an interconnect
JP4678718B2 (ja) * 2005-03-14 2011-04-27 国立大学法人名古屋大学 プラズマ発生装置
US20060228898A1 (en) * 2005-03-30 2006-10-12 Cory Wajda Method and system for forming a high-k dielectric layer
JP2007005632A (ja) * 2005-06-24 2007-01-11 Fujifilm Holdings Corp 圧電アクチュエータ、圧電アクチュエータの製造方法及び液体吐出ヘッド
JP5070524B2 (ja) * 2005-07-28 2012-11-14 Ｄｏｗａエレクトロニクス株式会社 導電膜の製法
JP2007099536A (ja) * 2005-09-30 2007-04-19 Fujifilm Corp 機能性構造物素子、機能性構造物素子の製造方法及び機能性構造物製造用基板
JP2007258282A (ja) * 2006-03-20 2007-10-04 Seiko Epson Corp 半導体装置、半導体装置の製造方法および記憶装置
JP2007258286A (ja) * 2006-03-22 2007-10-04 Tokyo Electron Ltd 熱処理装置、熱処理方法及び記憶媒体
US20120132534A1 (en) * 2006-08-01 2012-05-31 The Board Of Regents Of The Nev. Sys. Of Higher Ed On Behalf Of The Unlv Growth of nanotubes from patterned and ordered nanoparticles
JP2008091176A (ja) * 2006-09-29 2008-04-17 Tokyo Electron Ltd マイクロ波プラズマ処理装置、一体型スロット形成部材、マイクロ波プラズマ処理装置の製造方法および使用方法
JP4905038B2 (ja) * 2006-10-04 2012-03-28 大日本印刷株式会社 導電性パターン基板およびその製造方法
JP2008098583A (ja) * 2006-10-16 2008-04-24 Dainippon Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP4899777B2 (ja) * 2006-10-16 2012-03-21 大日本印刷株式会社 導電性パターン基板およびその製造方法
JP2008202125A (ja) * 2007-02-22 2008-09-04 Tokai Rubber Ind Ltd ナノ粒子含有溶液の製造方法および導電性ペースト
JP4760844B2 (ja) * 2008-03-18 2011-08-31 Ｄｉｃ株式会社 電子部品の製造方法および該方法で製造された電子部品
KR101763669B1 (ko) * 2009-03-31 2017-08-01 디아이씨 가부시끼가이샤 유기 반도체 잉크 조성물 및 이를 사용한 유기 반도체 패턴 형성 방법
WO2010144438A1 (en) * 2009-06-08 2010-12-16 Wake Forest University Photovoltaic device with frequency conversion region
WO2011001499A1 (ja) * 2009-06-30 2011-01-06 Dic株式会社 電子部品の製造方法および該方法で製造された電子部品
KR20120062735A (ko) * 2009-09-14 2012-06-14 엠이에이에스 도이치란트 게엠베하 전기 부품을 제조하는 방법과 전기 부품
WO2011072787A1 (en) * 2009-12-17 2011-06-23 Merck Patent Gmbh Deposition of nanoparticles

Also Published As

Publication number Publication date
JPWO2012115165A1 (ja) 2014-07-07
CN103392387A (zh) 2013-11-13
US20130344703A1 (en) 2013-12-26
WO2012115165A1 (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
KR20140009379A (ko) 막 형성 방법 및 막 형성 장치
KR101243632B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
WO2014103633A1 (ja) 電磁波加熱装置および電磁波加熱方法
EP0874386B1 (en) Apparatus and process for remote microwave plasma generation
KR101485628B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 반도체 장치
JP2014130827A (ja) 導電性パターンの形成方法とその形成装置並びに導電性基板
KR20110110087A (ko) 마이크로파 플라즈마 내에서 유전체 층을 산출하기 위한 수단 및 방법
CN101471277A (zh) 静电夹盘和包含所述静电夹盘用于处理衬底的设备
JP5368514B2 (ja) プラズマ処理装置
KR20140059192A (ko) 카본 나노튜브의 가공 방법 및 가공 장치
JP2015149513A (ja) 低温基板上の薄膜の側方熱処理を提供する方法
WO2013129118A1 (ja) 導電性膜の形成方法
KR20150020154A (ko) 그래핀 옥사이드의 환원방법 및 그래핀 옥사이드의 환원장치
JPWO2014038667A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2015062160A (ja) プラズマ処理装置及びプラズマ処理方法
KR101200876B1 (ko) 플라즈마 처리 장치
JP2015032605A (ja) 樹脂フィルムの熱処理方法、及びそれを用いためっき積層体の製造方法
JP2002155371A (ja) 半導体素子の製造方法及びその装置
WO2012115108A1 (ja) 配線の形成方法および形成装置
WO2013146118A1 (ja) 基板処理装置および半導体装置の製造方法
JP2013074065A (ja) 膜の形成方法および形成装置
KR20150113851A (ko) 처리 장치 및 처리 방법
US7569497B2 (en) Method and apparatus for forming insulating layer
JP5382444B2 (ja) 導電性パターンの形成方法とその形成装置
EP2524582A1 (en) Apparatus and method for treating a substance at a substrate

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid