KR20110110087A - 마이크로파 플라즈마 내에서 유전체 층을 산출하기 위한 수단 및 방법 - Google Patents

마이크로파 플라즈마 내에서 유전체 층을 산출하기 위한 수단 및 방법 Download PDF

Info

Publication number
KR20110110087A
KR20110110087A KR1020117004899A KR20117004899A KR20110110087A KR 20110110087 A KR20110110087 A KR 20110110087A KR 1020117004899 A KR1020117004899 A KR 1020117004899A KR 20117004899 A KR20117004899 A KR 20117004899A KR 20110110087 A KR20110110087 A KR 20110110087A
Authority
KR
South Korea
Prior art keywords
coaxial
process chamber
microwave
inner conductor
substrate
Prior art date
Application number
KR1020117004899A
Other languages
English (en)
Other versions
KR101625551B1 (ko
Inventor
알렉산더 그슈반트너
빌프리트 레르치
촐트 넨예이
토마스 틸러
Original Assignee
에이치큐-디일렉트릭스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이치큐-디일렉트릭스 게엠베하 filed Critical 에이치큐-디일렉트릭스 게엠베하
Publication of KR20110110087A publication Critical patent/KR20110110087A/ko
Application granted granted Critical
Publication of KR101625551B1 publication Critical patent/KR101625551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

마이크로파 플라즈마를 산출하는 수단, 및 마이크로파 플라즈마로 반도체 기판을 처리하기 위한 수단 및 방법이 제공된다. 마이크로파 플라즈마 수단은 하나 이상의 전극(21, 22, 23)을 포함하며, 전극(21, 22, 23)은 전기 전도성 있는 물질로 만들어진 동축 내부 전도체(21)를 포함하고 전기 전도성 있는 물질로 만들어지며 상기 동축 내부 전도체에서 이격되어 상기 동축 내부 전도체를 적어도 부분적으로 둘러싸는 동축 외부 전도체(22)를 포함하고, 상기 동축 내부 전도체(21)에 연결되는 플라즈마 점화 수단(23)을 포함하며, 상기 동축 외부 전도체(22)는 상기 동축 외부 전도체가 상기 동축 내부 전도체의 길이 방향 축을 따라 상기 동축 내부 전도체를 완전하게 둘러싸는 하나 이상의 제1 부분 영역(31)을 포함하고, 상기 동축 외부 전도체는 동축 외부 전도체가 동축 내부 전도체(21)를 부분적으로 둘러싸는 하나 이상의 추가 부분 영역(32)을 포함하며, 이에 따라, 하나 이상의 전극(21, 22, 23)이 마이크로파 생성기(20)에 연결될 때에, 마이크로파 생성기(20)에 의해 생성된 마이크로파 방사가 하나 이상의 추가 부분 영역(32)에서 동축 내부 전도체(21)의 길이 방향 축과 실질적으로 평행하게 빠져나갈 수 있게 되는 것을 특징으로 한다.

Description

마이크로파 플라즈마 내에서 유전체 층을 산출하기 위한 수단 및 방법{DEVICE AND METHOD FOR PRODUCING DIELECTRIC LAYERS IN MICROWAVE PLASMA}
본 발명은 마이크로파 플라즈마를 이용하여 반도체 기판을 처리하는 수단 및 방법뿐만 아니라 마이크로파 플라즈마를 산출하는 수단과 관련된 것이다. 본 발명의 수단 및 본 발명의 방법에 따르면, 특히 상온에서 또는 약간 상승된 온도에서, 반도체 공정 디스크 상에 결함이 없는 유전체 층이 산출될 것이다.
메모리 칩, 마이크로프로세서, 특정 어플리케이션용 집적 회로 또는 논리(logic) 구성 요소 같은, 전자 구성 요소의 산출을 위하여, 매우 정확하고 신뢰성 있게 동작하는 반도체 산출 수단이 요구된다. 많은 경우에, 반도체 구성요소로 제조되는 산출물은 신뢰성 있게 동작하는 것이 요구되며 재현 가능한 전자적 물리적 성질을 포함하여야 한다. 위와 같은 반도체 구성요소를 제조하기 위하여 수백의 단일 공정 단계를 수행하는 것이 필요하다. 이때에, 더욱더 작은 구조를 향하는 경향은, 다시 말하여, 평방 센티미터 당 반도체 구성요소의 양을 증가시키는 것은 항상 반도체 제조 수단의 제조자들에게 새로운 목표를 제공한다. 65 nm의 논리적 반도체 구조를 가지는 논리 구성요소만큼 신뢰성 있는, 낮은 온도에서 오차 없는 또는 흠이 없는 절연체 층의 산출은, 45 nm, 32 nm, 및 더 작은 반도체 구성요소를 산출하기 위하여 시급한 문제이다. 자동차 산업에서, 사람의 일생이 전자 구성요소의 신뢰성 있는 동작에 의존하기 때문에, 예를 들어, 오차 없이 오랜 기간 동안 기능할 수 있는 전자 구성요소가 지속적으로 요청되고 있다. 이러한 요구사항을 만족시키기 위해, 구성요소의 신뢰성은 그에 맞는 개선을 필요로 하며, 그 중에서도 특히 실질적인 접근은 흠이 없는 유전체 층을 산출하는데 또는 대응하는 후 처리를 이용하여 흠이 없는 상태로 변경될 수 있는 층을 산출하는데에 있다.
현재 반도체 기술의 다른 요구사항은, 앞서 언급한 바와 같이, 예를 들어, 열적 산화 층 또는 다른 유전체 층의 산출 동안 열적 예산 또는 가열량 투입을 낮추는데에 있다.
더욱이, 트랜지스터의 발달에 있어 새로운 요구 사항은 예를 들어 소위 "메탈-게이트(metal-gates)"라 불리는 것을 충족시키는 것이다. 텅스텐. 텅스텐 실리콘, 탄탈 질화물, 티타늄 질화물 등의 물질에 대한 실리콘의 선택적인 산화는 낮은 온도에서 수행되어야 한다.
다르게 도핑된 실리콘으로 구성된 반도체 구조의 산화 및 실리콘 질화물의 산화 같은 추가적인 요구도 있다. 또한, 신뢰성 있게 동작하는 반도체 구성요소의 산출은, CVD 및 ALD 공정 각각을 이용하여 증착되는 결함 있는 층의 후 처리뿐만 아니라, 탄탈, 니오브, 탄탈 질화물, 니오브 질화물 및 유사 물질 상에 높은 유전 상수를 가지는 흠 없는 층의 산출을 요구한다.
과거에, 유전체 층은 오븐 또는 RTP 반응기 내에서의 열적 산화, CVD 공정 또는 근래에 들어서는 ALD 공정을 이용하여 산출되었는데, 각 산출 방법 때문에 이러한 공정들은 일반적으로 층의 유전 성질에 관한 흠 없는 층을 산출하지 못한다. 이처럼, 결정 구조 내의 오염물 또는 결함은 열적 산화 동안에 층에 전기적인 결함을 유발할 수 있다. 입자의 산입과 관련된 문제뿐만 아니라, 핵 형성(nucleation)과 관련된 문제는, CVD 및 ALD 층에, 특히 얇은 층의 경우에 입자의 산입뿐만 아니라 전기적 약점을 유발시킬 수 있다.
열적 산화의 추가적인 문제점은, 열적 예산이라 불리는, 다시 말하여 공정 시간과 공정 온도의 곱으로 표시되는 값이다. 열적 산화 및 질화 같은 반도체 산출을 위한 많은 공정 시에, 층을 형성하기 위하여 필요한 열적 예산은 층이 형성되는 동안 반도체 구성요소의 중대한 결점이 유발될 수 있을 정도로 매우 높다. 예를 들어, 도핑 작용제(agent)의 확산 성질은 온도 예산이 매우 높을 때에 저해되며, 이는 구성요소의 신뢰성을 감소시킨다.
열적 산화의 다른 문제점은. 예를 들어 결정 방향에 따른 산화물의 다른 브레이크다운 전압(breakthrough voltages)을 유발할 수도 있는, 다르게 도핑되어 그리고 다른 속도로 산화되어 다른 결정 방향을 가지는 실리콘에 있다. 이것은 반도체 산출에 있어 실질적인 문제점을 제기한다.
열적 산화의 또 다른 문제점은 실리콘의 산화 동안에 실리콘 질화물이 최소한으로만 산화한다는 사실이다. 현재 이용되는 반도체 구성요소, 구조에서는 실리콘 질화물이 실리콘 표면에 직접 인접하여 위치된다. 이러한 구조에서, 열적 산화 공정은 제한적으로만 이루어지거나 이루어지지 않게 된다. 이와 같은 산화 공정으로는, 실리콘 표면과 실리콘 질화물층 사이의 변이(transition) 영역에 산화 층이 형성되지 않는다거나 요구하는 산화 층이 형성되지 않을 수 있다.
이러한 문제점을 피하기 위하여 많은 노력이 있었다. 유럽특허 제EP 1,018,150호는 산화물을 형성하는 방법을 개시하고 있는데, 여기에서 기판은 공정 챔버 내에서 가스를 포함하는 산화물과 기판 근처의 수소 가스 사이의 반응을 점화시키기 위하여 충분히 높은 온도로 가열된다. 이러한 알려진 방법에서, 수소 및 산소가, 섭씨 850°보다 더 높은 온도에서, 대기압의 대략 1/100의 압력에서 가열된 실리콘 디스크로 향하게 되며, 실리콘 및 실리콘 질화물의 얇은 층이 형성되게 된다. 이러한 종류의 산화는, 상기 문헌에서 인-시츄 웨팅 산화의 이름으로 불려지는데, 여기서는 오직 얇은 산화 층만을 생산하고 많은 경우에 수용할 수 없는 높은 온도를 필요로 한다.
위와 같은 방법으로는 상온에서 또는 몇 백도의 섭씨 온도에서 금속에 대한 선택적인 실리콘 산화가 가능하지 않다.
높은 유전 상수를 가지는 층들은, 특히 결정질 층들은 넓은 영역에서 흠이 없게 증착될 수 없다.
근래에 들어, 플라즈마의 RF 여기에 기초하여 실리콘의 산화를 실행하려고 하는 수단들이 소개되었다. 미국등록특허 제7,214,628호는, 예를 들어 수단이 이용될 수 있는 게이트 산화를 위한 방법을 소개하고 있는데, 여기에서 유도 형성 플라즈마는 펄스 마이크로파 방사를 이용하여 생성된다. 이와 같은 방법에서, 산화 층이 형성될 때에, 이온 생성 결함을 피하기 위하여, 플라즈마는 일부로 기판과 충분히 먼 거리에서 홀딩된다. 플라즈마는 스위치 온 및 오프된다. 오프 기간 동안, 플라즈마로부터의 이온이 기판에 이른다. 산화 층의 형성 동안, 산화 층 내에서의 이온 충격(bombarding)을 이용하여 유도되는 결함이 가능한 작게 유지될 수 있도록 챔버 압력 및 펄스 사이클은 제한된다. 그러나, 이러한 장치에서 이용되는 플라즈마는, 원하는 효과를 달성하기 위하여, 예를 들어 짧은 기간 내에 기판 상에 실질적인 두께를 가지는 층을 형성하기 위하여 필요한 낮은 에너지 이온 및 전자 밀도를 달성하지 못한다.
미국공개특허 제2007/0221294A1호는 또한 산화물 또는 질화물 막 형성을 위해 마이크로파에 기초하여 생성되는 플라즈마에 관하여 개시하고 있다. 이러한 수단에서, 마이크로파 플라즈마는, 균일한 산화물 및 질화물 막을 각각 형성하기 위하여, 처리되는 기판과 이격된 분배기 판을 통하여 상기 기판으로 향하여진다. 또한, 이러한 마이크로파 플라즈마는 공정 챔버 내로 공급하는 방법 때문에 원하는 효과를 달성하기 위하여 필수적인 플라즈마 밀도를 포함하지 못한다.
따라서, 본 발명의 목적은, 유전체 층, 예를 들어 산화 층으로 제공되는 기판이 그의 표면에 강한 음의 전하를 얻을 수 있도록, 낮은 에너지 이온 및 전자를 매우 높은 밀도로 가지는 마이크로파 플라즈마를 생성하는 수단을 제공하는 것이다. 이러한 방법에서, 섭씨 850°아래의 낮은 온도에서 짧은 기간 동안, 기판, 바람직하게는 반도체 기판 상에 충분히 두꺼운 유전체 층, 예를 들어 산화 층을 형성하는 것은 불가능하다. 본 발명의 또 다른 목적은, 바람직하게는 낮은 압력에서 마이크로파 플라즈마 내에서 흠이 없고 가급적 균일한, 유전체 층을 산출하기 위한 방법을 제공하는 것이다.
본 발명의 수단 및 본 발명의 방법은 도면을 참조한 바람직한 실시예들로 아래에서 더 상세하게 설명될 것이다. 도면에서는, 다른 도면에서 같은 효과를 가지는 구성요소를 동일한 참조 번호로서 표기하였다. 본 기술분야의 숙련자는 실시예들, 그리고 본 발명의 목적 범위 내에 있는 개시된 실시예들의 결합뿐만 아니라 실시예들의 변형을 인식할 수 있을 것이다. 본 발명의 수단은 유익하게는 본 명세서에 개시되지 않은 다른 응용 또는 다른 방법에서 사용될 수 있다.
도 1, 1a, 1b, 2, 3은 본 발명의 수단의 다른 실시예들을 나타내는 도면이다.
도 4a, 4b, 4c는 동축 외부 전도체의 4a, 4b, 4c의 다른 실시예들을 나타내는 도면이며, 도 4d, 4e, 4f, 4g는 전극의 동축 내부 전도체의 다른 실시예들을 나타내는 도면이다.
도 5, 6, 7 및 8은 본 발명의 수단을 이용하여 반도체 기판에 형성된 서로 다른 산화물의 산화 결과를 나타내는 도면이다.
도 9는 플라즈마 내에서의 양극 산화에 의해 회복된 기판 상의 흠이 없는 유전체의 예를 나타내는 도면이다.
위에서 제시된 문제점은 첨부된 하나 이상의 청구항에 따른 방법 및 수단을 이용하여 본 발명에 의하여 해결될 수 있다. 효과적인 실시예가 종속항 각각에서 개시된다. 본 발명의 마이크로파 플라즈마 수단은 하나 이상의 마이크로파 생성기와 연결될 수 있는 하나 이상의 전극을 포함할 수 있으며, 상기 하나 이상의 전극 전기 전도성 있는 물질로 만들어진 동축 외부 전도체뿐만 아니라 전기 전도성 있는 물질로 만들어진 동축 내부 전도체를 포함하며. 상기 동축 외부 전도체는 상기 동축 내부 전도체에서 이격되어 상기 동축 내부 전도체를 적어도 부분적으로 둘러싼다. 하나 이상의 전극은 유익하게는 상기 동축 내부 전도체에, 바람직하게는 그의 일단에 연결되는 플라즈마 점화 수단을 포함할 수 있다. 상기 동축 외부 전도체는 상기 동축 외부 전도체가 상기 동축 내부 전도체의 길이 방향 축을 따라 상기 동축 내부 전도체를 완전하게 둘러싸는 하나 이상의 제1 영역을 포함하고, 상기 동축 외부 전도체는 상기 동축 외부 전도체가 상기 동축 내부 전도체를 부분적으로 둘러싸는 하나 이상의 추가 영역을 포함하며, 이에 따라, 상기 마이크로파 생성기에 의해 생성된 마이크로파 방사가 상기 하나 이상의 추가 영역에서 상기 동축 내부 전도체의 길이 방향 축과 실질적으로 수직으로 빠져나갈 수 있게 된다. 동축 내부 전도체는 튜브 형태로 형성될 수 있다. 이러한 추가 영역에서, 동축 외부 전도체는 동축 내부 전도체를 따라 개방되는데, 다시 말하여 동축 내부 전도체는 이러한 영역에서 동축 외부 전도체에 의하여 완전하게 둘러싸이지 않는다. 유익하게는, 각 전극은 마이크로파 생성기에 전기적으로 연결된다. 부가적인 영역이 상기 추가 영역에 직접적으로 인접하여 있을 수 있다. 부가 영역은 이러한 부가 영역 내에서 동축 내부 전도체가 동축 외부 전도체에 의하여 둘러싸이지 않는 것을 특징으로 한다. 부가 영역은 또한 하나 이상의 제1 영역에 직접적으로 인접하여 있을 수 있으며 하나 이상의 추가 영역을 대체할 수도 있다. 이러한 실시예의 한 가지 이익은, 본 발명의 마이크로파 플라즈마 수단이 사용되는, 반도체 기판을 처리하기 위한 수단이 기판 지름을 450 nm 또는 그 이상으로 용이하게 치수를 정할(scaling) 수 있다는 것이다.
하나 이상의 전극은 유익하게는, 적어도 동축 외부 전도체가 동축 내부 전도체의 길이 방향 축을 따라 오픈되는 영역을 따라서, 비-전도성 물질에 의하여 둘러싸인다. 이러한 비-전도성 물질은 퀄츠, 유리, 알루미나 또는 사파이어일 수 있다. 유익하게는, 비-전도성 물질은 중공형 실린더로서 형성된다. 중공형 실린더는, 외부 전도체가 동축 내부 전도체의 길이 방향 축을 따라 개방되는, 전극 또는 전극의 적어도 부분적인 영역을 하우징할 수 있다. 바람직하게는, 비-전도성 물질은 마이크로파 생성기에 연결되지 아니하는 전극의 자유 단(free end)을 에워싼다. 적어도 하나의 전극의 마이크로파 방사 출력은 유익하게는 개방 루프/밀폐 루프 방식으로 제어될 수 있다.
소정의 공간이 전극의 일부를 에워싸는 비전도성 물질과 전극 그 자체 사이에 형성될 수 있는데, 상기 공간 내에는 대기압 상태의 공기가 존재할 수 있다. 대안적으로는, 감소된 기압 상태의 다른 가스가 상기 공간 내에 존재할 수 있다. 상기 공간은 산소, 수소, 질소, N20, 및/또는 불활성 가스, 이들 가스의 혼합물 같은 공정 가스를 포함할 수 있다. 이러한 공간 내의 압력은 0 bar 내지 수 bar 사이일 수 있다. 상기 공간은 액체 또는 고체 유전 물질로 채워질 수 있다. 전극과 전극을 둘러싸는 절연체 튜브 사이에 플라즈마가 형성되지 아니하도록 이러한 공간 내의 압력이 선택된다.
동축 외부 전도체가 동축 내부 전도체를 완전하게 둘러싸고, 이에 따라 상기 동축 외부 전도체가 상기 하나 이상의 추가 영역의 일단에서 상기 하나 이상의 추가 영역의 타단으로 지속적으로 테이퍼지고 개방하는 형태로, 상기 동축 외부 전도체가 하나 이상의 추가 영역 내에 형성될 수 있다. 동축 외부 전도체는 유익하게는 동축 외부 전도체가 반도체 기판의 에지 영역을 넘어서 개방하고 동축 외부 전도체의 단면 영역이 반도체 기판의 대향 에지를 향하여 지속적으로 테이퍼지는 방식으로 설계된다. 동축 외부 전도체는 또한 하나 이상의 추가 영역 내에서 동축 내부 전도체의 길이 방향 축을 따르는 여러 개의 개구를 포함할 수 있다. 동축 외부 전도체는 타원형 또는 마름모형 방식으로 컷 오픈(cut open)될 수 있다. 동축 외부 전도체는 내부 전도체를, 예를 들어 실린더형 방식으로 둘러쌀 수 있으며, 동축 외부 전도체는 예를 들어, 타원형, 마름모형 또는 사각형 형태로 컷 오픈하는 부분을 커버하는 둘레를 따르는 복수의 개방 부분을 포함할 수 있다. 외부 전도체의 커버는 외부 전도체가 내부 전도체의 길이 방향 축을 따르는 개방 영역을 포함하도록 소정의 각도로 컷 오픈될 수 있다. 커버는 V자 형태로 컷팅될 수 있으며, V자 형태의, 마름모 형태의 또는 U자 형태의 하나 이상의 컷-아웃(cut-out)으로 구성될 수 있다. 커버는 또한 내부 전도체 주위의 하나 이상의 추가 영역을 따라 나선형을 그리는 방식으로 컷 오픈될 수 있다.
점화 수단은 내부 동축 전도체의 일단에 유도체로서 형성될 수 있다. 이러한 일단에서, 내부 동축 전도체는 예를 들어 내부 동축 일단에서의 커브 형태를 포함할 수 있다. 점화 수단은 바람직하게는 선형 헤르츠 발진기로서 형성될 수 있는데, 상기 선형 헤르츠 발진기의 파장은 마이크로파 생성기 파장의 절반의 및/또는 이의 정수 배의 파장일 수 있다. 마이크로파 생성기는 유익하게는 2.45 GHz 또는 5.4 GHz 또는 915 MHz 또는 13-14 GHz의 마이크로파 주파수를 포함한다. 마이크로파 생성기는 또한 여느 다른 주파수를 포함할 수 있다.
마이크로파 플라즈마 수단은, 예를 들어, 반도체 처리 산업에서 반도체 기판을 플라즈마 처리하기 위한 장치의 일부일 수 있다. 마이크로파 플라즈마 수단은, 예를 들어 금속 박스에 의하여 에워싸이는 공정 챔버를 포함할 수 있는데, 상기 금속 박스는 반도체 기판을 도입시키기 위한 개폐식 개구부를 포함할 수 있으며, 상기 금속 박스의 냉각 및/또는 가열 수단이 제공될 수 있다. 마이크로파 플라즈마 수단은 반도체 기판을 홀딩하기 위하여 공정 챔버 내에 배치되는 기판 홀더를 포함할 수 있으며, 바람직하게는 공정 챔버 내에 배치되는 하나 이상의 절연체 튜브를 포함할 수 있는데, 이는 유익하게는 공정 챔버에 대해 진공 실링될 수 있고, 또한 하나 이상의 전극의 적어도 일부가 개방 동축 외부 전도체를 포함하는 그 내부로 삽입될 수 있다. 더욱이, 금속 박스는, 바람직하게는 공정 가스를 배기하기 위한 여러 개의 추가 개구부 외에, 바람직하게는 하나 이상의 개구부뿐 아니라 공정 가스를 도입하기 위한 다수의 개구부 외에, 하나 이상의 개구부를 포함할 수 있다. 공정 가스를 배기하기 위한 개구부는 바람직하게는 진공 펌프에 영구적으로 고정될 수 있다. 공정 챔버 내에서 공정 가스의 압력은 바람직하게는 밀폐 루프 엔드(end) 및/또는 개방 루프 방식으로 1 mTorr 내지 20 Torr 사이의 범위로 조절될 수 있다. 금속 박스는 예를 들어 알루미늄으로 구성될 수 있다.
바람직하게는, 기판 홀더는 공정 챔버 내에 회전식으로 배치된다. 기판 홀더는 하나 이상의 축, 유익하게는 기판 홀더의 기판 홀딩 영역 내에 배치되는 반도체 기판의 반도체 기판 표면에 수직으로 배열되는 축 주위에서 회전할 수 있다. 기판 홀더와 하나 이상의 절연체 튜브 사이의 거리는 처리 동안에 기판과 마이크로파 에너지 방사 전극 사이에서 원하는 거리가 설정될 수 있도록 변화될 수 있다. 기판 홀더는 냉각 및/또는 가열 가능할 수 있다. 기판 홀더는 적어도 부분적으로, 알루미늄, 질소, 및/또는 실리콘 질화물, 및/또는 퀄츠, 및/또는 사파이어, 및/또는 실리콘 탄화물로 구성될 수 있다. 둥근 기판. 예를 들어 반도체 웨이퍼와 함께, 기판 홀딩 영역은 기판 홀딩 영역 주위에 환형으로 배열되는 소위 확장된 기판 영역을 포함하는 추가적인 환형 영역에 의하여 둘러싸일 수 있는데, 소위 확장된 기판 영역은 기판 주위에 환형으로 배열되는 기판 물질 요소를 포함할 수 있다. 기판 홀딩 영역은 반도체 기판을 홀딩하기 위한 서셉터를 포함할 수 있는데, 서셉터는 기판의 온도를 측정하기 위한 하나 이상의 서머 커플(thermal couple)에 연결될 수 있다.
더욱이, 기판 홀더의 기판 홀딩 영역 내에서 홀딩되는 반도체 기판의 온도를 측정하기 위한 하나 이상의 온도 측정 수단이 제공될 수 있다. 이러한 기판 온도 측정 수단은, 예를 들어 내화적으로(pyrometrically) 작용될 수 있다.
공정 챔버는 하나 이상의 전극을 포함하고, 그러나 바람직하게는, 하나 이상의 절연체 튜브가 기판 홀딩 영역 상부 평면에 및/또는 기판 홀딩 영역 아래의 평면에 서로 평행하게 일반적으로 배열되며, 각 절연체 튜브는 바람직하게는 하나 이상의 전극을 에워쌀 수 있으며 또는, 마이크로파 방사의 탈출을 위하여 제공되는 동축 전도체의 영역, 다시 말하여 동축 내부 전도체의 길이 방향 축을 따르는 외부 동축 전도체가 개방되는 적어도의 영역을 포함하는 하나 이상의 전극 각각의 하나 이상의 추가 영역을 에워쌀 수 있다. 내부 동축 전도체는 하나 이상의 추가 영역 대신에 제공될 수 있는 하나 이상의 부가 영역을 부가적으로 포함할 수 있다. 부가 영역은 내부 동축 전도체의 단부 영역에 제공되며, 마이크로파를 방사하고, 외부 동축 전도체에 의해 둘러싸이지 않는다. 이러한 경우에, 절연체 튜브는 또한 바람직하게는 이와 같은 전극의 부가 영역을 에워싼다.
하나 이상의 전극의 동축 외부 전도체는 바람직하게는 기판 홀더의 기판 홀딩 영역 내에 배치되는 반도체 기판의 에지 영역을 넘어서 개방하며, 가장 바람직하게는 확장된 기판 전체 영역을 넘어서 개방한다. 다수의 전극을 포함하는 수단의 경우에, 전자기적 에너지를 방사하는 영역을 포함하는, 이러한 전극 또는, 이러한 전극의 적어도 일부는, 바람직하게는 절연체 튜브 내에서 개별적으로 하우징된다. 절연체 튜브들은 바람직하게는 대체로 서로 평행하게 배치되는데, 서로 대체로 평행하다는 것은 절연체 튜브들의 길이 방향 축이 서로에 대해 10°보다 작은 각도로 배열된다는 것으로 이해될 수 있다. 기판 홀딩 영역 상부에 배치되는 절연체 튜브들은 바람직하게는 모두 같은 평면에 배치된다. 다수의 절연체 튜브들이 공정 챔버 내의 기판 홀딩 영역 아래에 배치되는 경우에, 이러한 절연체 튜브들은 바람직하게는 하나의 평면 내에 배치된다. 절연체 튜브 내에서 하우징되는 전극의 방사 영역은 가장 바람직하게는 전체 기판 홀딩 영역을, 바람직하게는 또한 확장된 기판 영역을 커버한다. 수단이 다수의 전극을 포함하는 한, 전극의 마이크로파 방사 출력은, 개방 루프 방식으로 및/또는 밀폐 루프 방식으로 및/또는 각 전극에 대해 개별적으로 및/또는 미리 정하여진 개수의 전극에 대해, 그룹 형태로 제어될 수 있다. 바람직하게는, 인접한 전극들은, 플라즈마의 균일성을 증가시키기 위하여, 그들의 개별적인 절연체 튜브 면에 대향하는 개별적인 마이크로파 소스에 연결될 수 있도록 배열된다. 전극들은 개별적으로 또는 그룹 형태로 다른 마이크로파 소스에 연결될 수 있으며, 다른 마이크로파 소스는 동일한 또는 바람직하게는 다른 방사 주파수로 마이크로파 에너지를 방사할 수 있다.
기판 홀딩 영역의 아래에 및/또는 상부에, 추가적인 가열 구성요소가 공정 챔버 내에서 배치될 수 있다. 이러한 가열 구성요소는, 예를 들어, 할로겐 램프 및/또는 아크 램프일 수 있다. 가열 구성요소는 퀄츠 유리 및/또는 불순물 원자가 도핑된 퀄츠 유리 및/또는 불순물 원자로 도핑된 영역을 포함하는 퀄츠 유리에 의하여 공정 챔버로부터 분리될 수 있다.
금속 박스의 상부 면에는, 플라즈마와 금속 벽과의 접촉이 방지되도록 절연체 판이 배치될 수 있다. 금속 박스는 양극화된 알루미늄으로 구성되는 표면 영역을, 예를 들어 공정 챔버와 면하는 면에 구비할 수 있다. 또한, 공정 챔버는 기판 홀딩 영역 상부에 및/또는 하부에 금속 박스와 이격된 전극을 포함할 수 있는데, 이격된 전극은 바람직하게는 절연체 판에 고정식으로 연결될 수 있다. 이러한 이격된 전극은, 예를 들어, 양극화된 산화를 수행하기 위하여 직류 또는 펄스 전류로 연결될 수 있다. 전극은 또한 교류에 연결될 수도 있다. 교류는 플라즈마 및/또는 처리되는 기판의, 예를 들어 반도체 웨이퍼의 표면 전하를 조절하도록 구성될 수 있으며, 처리 결과의 향상에 기여할 수 있다. 이러한 환경에서, 플라즈마 공정이 발생하는 동안에 오직 일시적으로, 예를 들어 펄스 방식으로 전극을 직류로 연결하는 것이 가능하다. 전체 시간 동안 펄스 방식으로 및/또는 모듈화된 방식으로 플라즈마 공정 그 자체를 수행하는 것도 가능하다. 본 기술 분야의 숙련자는 원하는 공정 결과를 얻기 위하여 이러한 가능성의 변형 및 조합을 고려할 수 있을 것이다.
이와 같은 수단에서 반도체 기판의 처리는 다음의 단계를 포함할 수 있다.
a) 공정 챔버 내로 상기 반도체 기판을 삽입시키고 공정 챔버 내에 배치되는 기판 홀더 상에 반도체 기판을 위치시키는 단계;
b) 공정 챔버를 배기시키는 단계;
c) 공정 챔버 내로 공정 가스를 도입시키는 단계;
d) 마이크로파 플라즈마 수단의 전극/전극들을 이용하여 공정 챔버 내로 마이크로파 방사를 도입시키고 공정 챔버 내에 마이크로파 플라즈마를 생성시키는 단계;
e) 마이크로파 방사를 스위치-오프(switch off) 하는 단계;
f) 공정 챔버를 배기시키는 단계;
g) 공정 챔버로부터 반도체 기판을 제거하는 단계.
a) 내지 g) 단계 사이에, 반도체 기판은 공정의 d) 단계 이후에 및/또는 이전에 및/또는 동안에 미리 정하여진 온도로 가열될 수 있다. 미리 정하여진 온도는 바람직하게는 상온에서 섭씨 650°사이일 수 있다.
공정 가스는, 예를 들어, 아르곤, 헬륨, 산소, 수소, 질소, H20(증기), 중수소(deuterium), D20(증기 형태의 무거운 물), 및/또는 질소 산화물, 또는 이들의 혼합물일 수 있다. 가스는, 예를 들어 NF3, CF4, 또는 Cl2 또는 이들 가스의 혼합물을 포함할 수 있다. 이들은 세정 동안 유익할 수 있다.
본 수단으로, 흠이 없는 유전체 층이 산출될 수 있다. 이러한 환경에서, 전하와 동일한 층 두께가 얻어지는 동안 층의 형성이 표면의 모든 영역에서 계속되기 때문에, 기판 표면의 음의 하전은 흠이 없는 유전체 층을 산출하기 위한 중요한 원동력이다.
본 발명의 산화 방법의 효과는, 산화하기 위한 방법으로 사용되는 원하는 온도에 기인한 확산으로 조절되는 열적 산화와는 대조적인데, 이는 표면 전하에 의하여 생성되는 유전 필드에 기인한 산화 층 형성의 결과이다. CVD 및 ALD 방법에서, 기판 표면에서의 각각의 화학 전위가 흠이 없는 층의 형성을 위하여 필요한데, 이는 제어하기 매우 어렵다.
산화가 마이크로파 플라즈마로 유발된 음의 하전의 유전 필드에 의하여 유발되기 때문에, 산화는 상온에서 또는 약간 증가된 온도에서 수행된다. 산화는 기판 온도와는 독립적이며, 기판 온도는 최적의 공정 결과를 얻는 방식으로 설정될 수 있다. 또한, 산화는 실리콘 내의 도핑 작용제의 종류 및 농도와 무관하다. 본 발명의 방법으로, 실리콘 산화물을 또한 상온에서 산화하는 것이 가능하다. 수소의 첨가는 수소의 높은 백분율까지 산화 층 두께 및 공정 가스 내의 산화 층의 형성 상에 실질적인 영향을 미치지 아니하는데, 이는 금속 및 금속 질화물 대 실리콘의 선택적인 산화를 가능하게 한다.
이외에도, 실리콘의 산화, 탄탈, 니오브, 알루미늄 및 그들의 질화물의 산화도 가능하다. CVD 및 ALD 방법과는 대조적으로, 금속 및 그들의 질화물의 산화에 의하여, 각각, 흠이 없고 높은 품질의 유전체 층이 상온에서 형성될 수 있으며, 이러한 층들이, 예를 들어 다수의 자동차 통신 및 기타 논리 기술을 위해서뿐 아니라 "RF" 및 "디커플링(decoupling)" 어플리케이션을 위해서 사용되는 MIM 캐패시터에 대해 사용될 수 있다.
본 발명의 수단 및 본 발명의 방법은 낮은 에너지 이온 및 전자를 매우 높은 밀도로 가지는 마이크로파 플라즈마의 생산을 가능하게 하며 여기된 가스의 이온화 정도는 여기 주파수의 스퀘어(square)를 증가시킬 수 있다. 대략 80%의 이온화 정도는, 갑작스런(incident) 전력이 플라즈마의 포화를 위하여 충분하다면, 예를 들어 2.45 GHz의 여기 주파수를 가지는 마이크로파 플라즈마를 이용하여 획득될 수 있다. 십진 4 제곱(4 decimal powers)에 해당하는 그리고 또한 낮은 에너지 전자의 낮은 충돌 단면적(cross section)에 해당하는 양으로 하전된 이온과 전자 질량 사이의 차이 때문에, 플라즈마 내의 전자의 평균 자유 경로는 이온의 평균 자유 경로보다 약 십진 2 제곱 높다. 따라서, 전자는 플라즈마와 기판 사이의 경계 영역 내에서 더 빠르게 기판의 표면에 이르며, 기판 상에는 높은 음의 전하가 형성된다. 하전 공정은 오직 충분한 양 이온이 플라즈마로부터 끌어당겨질 때에 중단된다. 이러한 경우에, 양 이온의 일부는, 예를 들어 주로 양으로 하전된 단일 산소 이온 부분은, 다시 말하여, 플라즈마에 의하여 양으로 하전된 단일 산소 이온들의 부분은, 중화되며 플라즈마 공간으로 되돌아 간다. 양으로 하전된 단일 산소 이온의 다른 일부는 두 개 또는 세 개의 전자를 이끌며, 단일 또는 이중(two-fold) 음으로 하전되게 된다. 이러한 일부는 기판의 음의 표면 전하에 의하여 기판으로부터 무시된다(rejected). 음으로 하전된 산소의 일부는 또한 플라즈마 공간으로 다시 이전된다. 음으로 하전된 산소의 다른 일부는, 플라즈마의 음 이온 영역을 통과한다면, 기판의 산화 및 유전체 형성에 기여할 수 있다.
도 1, 1a 및 1b는 본 발명의 수단의 단면을 도시하고 있다. 이와 같은 도면에서는, 도어(도시되지 않음)에 의하여 차단될 수 있는 개구부(도시되지 않음)를 포함하는, 그리고 공정 챔버를 에워싸는 금속 박스(10)가 도시되고 있다. 금속 박스(10)는 절연체 튜브(11)와 연결된다. 바람직하게는 절연체 튜브(11)는, 바람직하게는 주위 공기에 대해서 공정 챔버의 내부 공간을 밀폐시키는(hermetically seal) 실링을 이용하여 금속 박스(10)의 반대 면 상에서, 금속 박스(10)와 연결되며, 절연체 튜브(11)는 공정 챔버 전체에 걸쳐있다(span). 절연체 튜브(11)는 바람직하게는 퀄츠 또는 알루미나로 구성된다. 위와 같은 실링은 바람직하게는, 공정 챔버가 배기된다면 주위 공기가 공정 챔버 내로 위와 같은 실링을 통하여서 들어올 수 없는 형태로 제조된다. 절연체 튜브(11)의 일 부분은 예를 들어, 할로겐 램프 또는 아크 램프 같은 가열 구성요소(12)를 홀딩할 수 있다. 도 1에서 확인할 수 있듯이, 기판 홀더(14)가 공정 챔버 내에 제공될 수 있다. 기판 홀더(14)는 바람직하게는 구동 장치의 구동 축(13) 주위에서 회전 가능하며, 구동 축(13) 주위를 끼고 축방향으로 시프트 가능하다(shiftable). 기판 홀더(14)가 공정 챔버 내의 기판 홀딩 영역 내의. 예를 들어 핀(pins) 상에 기판(15)을 홀딩하기 위하여 제공된다. 도 1a 및 도 1b에서 확인할 수 있듯이, 공정 챔버 내에 위치되는 기판 홀더(14)는 냉각 및/또는 가열 유체 통로(16)를 포함할 수 있다. 이러한 경우에, 기판(15)은 기판 홀더와의 우수한 열 접촉이 가능하도록 기판 홀더(14) 상에 평평하게 배치된다. 서셉터 또는 기판을 가능한 원하는 공정 온도로 가열하기 위한 가열 구성요소(12; 할로겐 라디에이터, 가스 방전 램프 등)는 처리될 기판의 아래에 배치된다.
금속 박스(10)는 바람직하게는 진공 펌프와 연결되는 하나 이상의 가스 배출구(19)뿐만 아니라, 하나 이상의, 바람직하게는 여러 개의 공정 가스를 도입시키기 위한 가스 유입구를 포함한다. 기판 홀딩 영역의 상부에 배치되는 절연체 튜브는 하나 이상의 마이크로파 생성기(20)와 연결되는 전극(21, 22, 23)을 홀딩한다. 전극(21, 22, 23)은 전기 전도도 있는 물질로 이루어지는 얇은 튜브형의 동축 내부 전도체(21)와 내부 전도체로부터 이격되어 적어도 부분적으로 내부 전도체를 둘러싸는 동축 외부 전도체(22)를 포함한다. 또한, 플라즈마 점화 수단은 동축 내부 전도체(21)에 연결된다. 마이크로파 플라즈마(24)는 공정 챔버 내에서 절연체 튜브(11) 외부에 생성된다. 절연체 튜브(11)는 바람직하게는 퀄츠 유리로 구성되며, 그들의 내부 공간에서 예를 들어, 상압(normal pressure) 하의 공기를 홀딩한다.
도 1, 1a 및 1b에 도시된 바와 같이, 금속 박스(10)의 상부 부분에는 플라즈마(24)가 반도체 기판(15) 상의 금속 오염을 유발시키는 것을 방지하기 위하여 절연 물질(25)이 제공된다. 도 1b는 절연 물질(25)에 견고하게 고정되는 전극(26)이 포함된 실시예를 도시하고 있다. 이러한 전극(26)에 의하여, 추가적인 전위가 반도체 기판과 전극 사이에 적용될 수 있으며, 양극 산화가 수행될 수 있다. 이는 더 두꺼운 층이 생산될 수 있다는 이점을 갖는다. 전극(21, 22, 23)의 동축 외부 전도체는 동축 외부 전도체가 동축 내부 전도체(21)를 그의 길이 방향 축을 따라 완전하게 에워싸는 하나 이상의 제1 영역(31)을 포함한다. 동축 외부 전도체는 또한 전극(21, 22, 23)이 마이크로파 생성기(20)와 연결될 때에, 마이크로파(20) 생성기에 의하여 생성된 마이크로파 방사가 하나 이상의 추가 영역(32) 내에서 동축 내부 전도체(21)의 길이 방향 축과 실질적으로 수직으로 빠져나갈 수 있도록, 동축 내부 전도체(21)를 부분적으로 에워싸는 하나 이상의 추가 영역(32)을 포함한다.
도 2는 본 발명의 수단의 다른 실시예를 나타내고 있다. 도 1, 1a, 1b의 실시예와 비교할 때에, 서셉터(14)는 금속 박스를 통하여 반도체 기판(15)을 수송하는 수송 롤러(14a)로 대체된다.
도 3은 본 발명의 추가적인 실시예를 나타내고 있다. 본 실시예에서, 마이크로파 플라즈마를 생성하기 위한 전극(21, 22, 23)은 공정 챔버 내에서 반도체 기판(15)과 다른 반도체 기판(15a) 사이에 위치된다. 가열 구성요소(12)는 두 개의 반도체 기판 상부 그리고 하부 모두에 배치된다. 동축 외부 전도체의 몇몇 예가 도 4a, 4b 및 4c에 도시된다. 동축 외부 전도체(22)가 동축 내부 전도체를 완전하게 둘러싸는, 제1 영역(31)이 4a, 4b 및 4c에서 도시되고 있으며, 동축 외부 전도체(22)가 동축 내부 전도체를 부분적으로 둘러싸 추가 영역이 더 도시되고 있다. 도 4a는 개방된 타원형 형태의 단면을 나타내고 있다. 도 4b는 개방된 마름모 형태의 단면을 가지는 동축 외부 전도체를 나타내며, 도 4c는 개방된 6 각형 형태의 단면을 가지는 동축 외부 전도체를 나타내고 있다. 동축 외부 전도체의 이러한 실시예들은, 내부 및 외부 전도체 사이에 수송되는 전자기 파동이 플라즈마 구름(24)을 생성하기 위해 외부 전도체(22)의 개구부(32)를 통하여 빠져나갈 수 있기 때문에 매우 유익할 수 있다. 이러한 수단들에 의하여 플라즈마 구름(24)은 축 방향으로 한정되며, 플라즈마는 금속 박스(10; 도 1 참조) 내에서 절연체 튜브를 위한 통로로 확장되는 것을 그리고 금속 오염을 유발하는 것을 방지한다. 더욱이, 외부 전도체(22)의 다른 이익은 기판의 전기 전도도 및 전극 간에 간격은 플라즈마 구름의 형태에 영향을 끼칠 수 있다는 것이다.
도 4d, 4e, 4f 및 4g는 바람직하게는 동축 내부 전도체(21)의 단부에 고정되는 플라즈마 점화 수단(23)의 효용성 있는 실시예들을 도시하고 있다. 마이크로파 플라즈마 수단의 점화 수단(23)은, 수단 내의 압력이 높을 때뿐만 아니라 낮을 때에도 신뢰성 있는 점화 동작을 수행하며, 마이크로파 파장의 절반의 파장 또는 마이크로파 파장의 정수 배의 파장을 가지는 선형 헤르츠 발진기로서 형성될 수 있다. 또한, 점화 수단(23)은 내부 전도체(20)의 단부에 유도성 장치(inductivity)로서 형성될 수 있으며, 상기 유도성 장치는 여러 개의 내부 전도체 코일로 형성될 수 있다.
본 발명의 수단은 다음과 같이 동작할 수 있다.
산화 중성물(oxidizing neutral) 및/또는 환원 가스의 공정 챔버 내로의 도입, 및 대개 2.54 GHz의 주파수를 가지며 마이크로파 생성기(20)로부터 생성된 마이크로파 에너지에 의한 가스의 여기(excitation) 시에, 마이크로파 플라즈마는 기압의 대략 1/10,000 내지 1/1,000의 음의 압력에서 생성된다. 처리될 기판(15)은 회전되며, 회전 및 리프트 장치(13), 그리고 기판 홀더(14, 14a)를 이용하여, 마이크로파 동축 전도체의 전극(21, 22)에 대해 원하는 거리(대략, 1 cm 내지 15 cm)로 홀딩된다. 압력, 가스 혼합물, 마이크로파 전력 및 전극 거리를 적절하게 설정함으로써, 기판에의 원하는 플라즈마 밀도 또는 전하(charge) 밀도가 생산될 수 있으며, 이에 따라 원하는 처리 결과가 달성될 수 있다. 기판의 전도도 및 전극과의 거리와 무관한 플라즈마를 생성하기 위하여, 동축 내부 전도체(21)와 동축 외부 전도체(22) 사이에 도입되는 마이크로파 에너지가 동축 외부 전도체(22)의 개구부를 이용하여 균일하게(homogeneously) 빠져나가는 것, 그리고 마이크로파 에너지가 흡수되는 플라즈마 영역 내로 마이크로파 에너지가 균일하게 도입되는 것은 필수적이다. 이는, 대응하는 동축 외부 전도체의 말단(ending) 또는 대응하는 점화 장치와 함께, 동축 내부 전도체(21)를 따라서의 그리고 동축 내부 전도체(21) 주위의 동축 외부 전도체(22)의 적절한 설계로부터 달성된다. 로드(rod) 또는 평판 형태의 플라즈마 여기 시에 대개 이용되는, 오직 내부 전도체만을 이용한 플라즈마 여기는 여기에서 이용될 수 없는데, 이는 마이크로파가 전도성 기판을 통하여 전파되고 제어할 수 없는 효과를 유발할 수 있기 때문이다. 높은 압력뿐만 아니라 낮은 압력에서도 신뢰성 있게 점화 가능하도록 제공되는 플라즈마 점화 장치(23)에 의하여 동축 내부 전도체(21)의 일단이 형성된다.
도 5는 120 초의 플라즈마 점화(burn) 시간, 100 mTorr의 공정 가스 압력 및 500 와트(watts)의 마이크로파 방사 출력에서(공정 가스로는 산소가 사용됨), 기판과 마이크로파 플라즈마 수단 사이의 거리에 대한 실리콘 기판 상에 성장된 산화물의 두께를 나타내고 있다. 산화물의 성장 두께는 지수 법칙(exponential law)을 따르고 있다.
도 6은 본 발명의 수단에서의 다른 기판 및 다른 공정 가스 압력에 대한 상온에서의 플라즈마 산화물의 성장 곡선을 초 단위의 플라즈마 점화 시간의 함수로 나타내고 있다. 정사각형 심벌을 가지는 곡선(112)은, 공정 챔버 내의 100 mTorr의 산소 공정 가스에서의, 보론으로 도핑된 p형 실리콘 상의 산화물의 두께를 나타낸다. 십자형 심벌을 가지는 곡선(114)은, 100 mTorr의 공정 가스에서의, 인으로 도핑된 n형 실리콘 상의 산화물의 두께를 나타낸다. 원형 심벌을 가지는 곡선(116)은, 500 mTorr의 산소 공정 가스에서의, 보론으로 도핑된 p형 실리콘 상의 산화물의 두께를 나타낸다. 별모양 심벌을 가지는 곡선(118)은, 500 mTorr의 공정 가스에서의, 인으로 도핑된 n형 실리콘 상의 산화물의 두께를 나타낸다. 도면에서는 실리콘 이산화물의 성장이 기판의 근원적인 도핑과 무관함을 나타내고 있다. 이러한 예는, 낮은 에너지를 가지는 이온 및 전자를 매우 높은 밀도로 갖는 마이크로파 플라즈마가, 방위(orientation), 도핑 및 넓게는 기판 그 자체와 무관하게, 상온에서 섭씨 700° 사이의 온도에서 예를 들어 실리콘 기판의 산화를 초래하는, 본 발명의 방법에 의하여 생산될 수 있다는 것을 나타낸다.
도 7은 60초의 플라즈마 점화 시간과 100 mTorr의 가스 압력에서 전극당 플라즈마 출력에 따른 본 발명의 수단 내의 산화물의 성장 두께를 옴스트롱(Angstrom) 단위로 나타낸 것이다. 수소 및 산소 내에 50%의 수소를 가지는 혼합물이 공정 가스로서 이용되었다. 사각형 심벌을 가지는 곡선 120은 마이크로파 출력에 따른 보론으로 도핑된 p형 실리콘 상의 산화물의 두께를 나타내고 있다. 별모양 심벌을 가지는 곡선(122)은, 각 측정치에서 존재할 수 있는 측정 편차뿐만 아니라, 인으로 도핑된 n형 실리콘 상의 산화물의 두께를 나타내고 있다. 이러한 도면은, 산화물의 성장이 기판의 도핑과 무관하며, 적용되는 플라즈마 전력이 증가함에 따라 산화물의 성장이 점차적으로 증가한다는 것을 나타낸다.
도 8은 수소 내지 산소의 첨가와 산화물의 두께와의 관련성을 나타내고 있다. 수소와 산소의 혼합 비율이 2:1 보다 낮은 영역은 산소 과잉 지역(130)으로 정의될 수 있다. 수소와 산소의 혼합 비율이 2:1 보다 높은 영역은 수소 과잉 지역(135)으로 정의될 수 있다. 두 파트의 수소와 한 파트의 산소의 혼합 비율은 수소와 산소의 화학 양론적(stoichiometric) 혼합 비율로 언급된다. 곡선(137)은 60초의 플라즈마 점화 시간 동안 실리콘 디스크 또는 웨이퍼 상에 성장하는 산화물의 두께를 옴스트롱 단위로 나타낸 것이다. 산화물의 두께는 화학 양론적 혼합 비율 내에서 수소의 첨가 시에도 측정 오차의 범위 내에서 일정하게 남아있다. 수소 농도가 더 증가한다면, 기대되는 바와 같이, 산화물의 두께가 감소한다. 이러한 예는 선택적인 그리고 비-선택적인 산화에 대한 본 발명의 특별한 효과를 나타낸다. 산소와 수소의 혼합 비율을 선택함으로써, 상온에서의 여느 원하는 공정 상황이 설정될 수 있다. 따라서, 선택적인 산화 동안의 금속의 증발을 크게 피할 수 있다. 텅스텐, 니오브(niobium), 탄탈(tantalum) 및 탄탈 질화물 또는 질화물의 존재하에서 실리콘의 선택적인 산화가 가능하며, 텅스텐, 니오브(niobium), 탄탈(tantalum) 및 탄탈 질화물 또는 다른 질화물의 존재 하에서의 실리콘의 비-선택적인 산화에서도 실질적으로 동일한 산화 비율이 산화 실리콘에 대해 달성될 수 있다.
도 9는 실리콘으로 이루어진 기판(150). 상기 기판(150) 상에 위치되며 결함(defect; 152a, 152b)을 가지는 결함 유전체(151), 및 SiO2 및 Ta2O5 플라즈마 내에서의 양극 산화를 이용하여 기판이 회복되는(repaired) 것을 나타내는 도면이다(반구(153a, 153b)를 참조할 것). 따라서, 14V 까지의 브레이크다운 전압(breakdown voltages)이 실현될 수 있다. 양극 산화 내에서는 Ta, TaN 같은 다른 기판이 유용하게 사용될 수 있다. 예를 들어 전극(26)으로 직류를 적용함으로써, 양극 산화가 수행될 수 있으며, 이러한 방법으로 더 두꺼운 유전체 층이 기판 상에 산출될 수 있다.

Claims (38)

  1. 마이크로파 플라즈마 장치로서,
    마이크로파 생성기(20)와 연결될 수 있는 하나 이상의 전극(21, 22, 23)을 포함하고,
    상기 하나 이상의 전극(21, 22, 23)은,
    전기 전도성 있는 물질로 만들어진 동축 내부 전도체(21)와, 전기 전도성 있는 물질로 만들어지며 상기 동축 내부 전도체에서 이격되어 상기 동축 내부 전도체를 적어도 부분적으로 둘러싸는 동축 외부 전도체(22); 및
    상기 동축 내부 전도체(21)에 연결되는 플라즈마 점화 수단(23)
    을 포함하며,
    상기 동축 외부 전도체(22)는 상기 동축 외부 전도체가 상기 동축 내부 전도체의 길이 방향 축을 따라 상기 동축 내부 전도체를 완전하게 둘러싸는 하나 이상의 제1 영역(31)을 포함하고,
    상기 동축 외부 전도체는 상기 동축 외부 전도체가 상기 동축 내부 전도체(21)를 부분적으로 둘러싸는 하나 이상의 추가 영역(32)을 포함하며, 이에 따라, 상기 하나 이상의 전극(21, 22, 23)이 상기 마이크로파 생성기(20)에 연결될 때에, 상기 마이크로파 생성기(20)에 의해 생성된 마이크로파 방사가 상기 하나 이상의 추가 영역(32)에서 상기 동축 내부 전도체(21)의 길이 방향 축과 실질적으로 수직으로 빠져나갈 수 있게 되는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  2. 제1항에 있어서,
    상기 하나 이상의 추가 영역(32)은 상기 동축 내부 전도체(21)의 길이 방향 축을 따라 비-전도성 물질(11)에 의해 둘러싸이는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  3. 제2항에 있어서,
    상기 비-전도성 물질(11)은 유리, 알루미나 또는 사파이어인 것을 특징으로 하는 마이크로파 플라즈마 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 비-전도성 물질(11)은 중공형(hollow) 실린더로서 형성되는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 비-전도성 물질(11)은 상기 전극(21, 22, 23)의 일단을 둘러싸는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 비-전도성 물질과 상기 하나 이상의 추가 영역(32) 사이에 공간이 형성되며, 상기 공간 내에 대기압 상태의 대기가 포함되는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 추가 영역(32)의 일단에서 상기 동축 외부 전도체가 상기 동축 내부 전도체(21)를 완전하게 둘러싸면서 상기 동축 외부 전도체가 상기 하나 이상의 추가 영역의 일단에서 상기 하나 이상의 추가 영역(32)의 타단으로 지속적으로 테이퍼지는 형태로 상기 동축 외부 전도체가 하나 이상의 추가 영역(32) 내에 형성되는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 동축 외부 전도체(22)는 상기 하나 이상의 추가 영역(32) 내에서 상기 동축 내부 전도체의 길이 방향 축을 따르는 두 개 이상의 개구부를 포함하는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 동축 외부 전도체는 상기 하나 이상의 추가 영역(32) 내에서 타원형 또는 마름모 형태를 가지는 개구부(22a, 22b, 22c)를 포함하는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 동축 내부 전도체(21)의 말단은 곡선 모양인 것을 특징으로 하는 마이크로파 플라즈마 장치.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 마이크로파 생성기(20)는 상기 동축 전도체(21, 22)와 전기적으로 연결되는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 마이크로파 생성기(20)는 대략 2.45 GHz, 5,4 GHz 또는 915 MHz의 마이크로파 주파수를 포함하는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  13. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 점화 수단(23)은 선형 헤르츠 발진기(linear Hertz oscillator)로서 형성되고, 상기 선형 헤르츠 발진기의 파장은 상기 마이크로파 생성기의 파장의 절반 및/또는 상기 마이크로파 생성기의 파장의 정수 배와 대응되는 것을 특징으로 하는 마이크로파 플라즈마 장치.
  14. 반도체 처리를 위한 장치로서,
    금속 박스(10)에 의해 둘러싸이는 공정 챔버 - 상기 금속 박스(10)는 반도체 기판을 삽입하기 위한 개폐식 개구부를 포함함 -;
    반도체 기판(15)을 홀딩하기 위하여 상기 공정 챔버 내에 배치되는 기판 홀더(14a);
    공정 가스를 도입하기 위한 하나 이상의 개구부(18), 상기 제1항 내지 제13항 중 어느 한 항에 따른 하나 이상의 전극(21, 22, 23)의 하나 이상의 추가 영역(32)을 하우징(housing) 하기 위하여 상기 공정 챔버 내에 배치되는 하나 이상의 절연체 튜브(11); 및
    공정 가스를 배기시키기 위한 하나 이상의 추가 개구부(19)
    를 포함하는 반도체 처리를 위한 장치.
  15. 제14항에 있어서,
    상기 추가 개구부(19)는 진공 펌프와 연결되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  16. 제14항 또는 제15항에 있어서,
    상기 공정 챔버 내에서 공정 가스의 압력은 1 mTorr 내지 20 Torr로 조절될 수 있는 것을 특징으로 하는 반도체 처리를 위한 장치.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 기판 홀더(14a)의 기판 홀딩 영역 내에 홀딩된 반도체 기판(15)의 온도를 측정하기 위한 하나 이상의 온도 측정 수단을 더 포함하는 반도체 처리를 위한 장치.
  18. 제14항 내지 제17항 중 어느 한 항에 있어서,
    상기 금속 박스는 알루미늄으로 구성되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서,
    상기 기판 홀더(14a)는 상기 공정 챔버 내에 회전 가능하게 배치되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  20. 제14항 내지 제19항 중 어느 한 항에 있어서,
    상기 기판 홀더(14a)는 냉각 및/또는 가열이 가능한 것을 특징으로 하는 반도체 처리를 위한 장치.
  21. 제14항 내지 제20항 중 어느 한 항에 있어서,
    상기 기판 홀더(14a)는 알루미늄 질화물(aluminum nitride) 및/또는 실리콘 질화물 및/또는 퀄츠 및/또는 사파이어로 구성되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  22. 제14항 내지 제21항 중 어느 한 항에 있어서,
    상기 공정 챔버는 상기 기판 홀딩 영역의 상부 및/또는 하부 평면에 실질적으로 평행하게 배치되는 다수의 절연체 튜브(11)를 포함하며, 상기 각 절연체 튜브(11)는 상기 하나 이상의 전극(21, 22, 23) 각각의 상기 하나 이상의 추가 영역(32)을 둘러싸는 것을 특징으로 하는 반도체 처리를 위한 장치.
  23. 제22항에 있어서,
    상기 전극(21, 22, 23)의 상기 마이크로파 방사 출력은 개별적으로 제어 가능하고 및/또는 개방된 루프 내의 그룹 방식이며 및/또는 밀폐된 루프 방식인 것을 특징으로 하는 반도체 처리를 위한 장치.
  24. 제21항 또는 제22항에 있어서,
    인접한 전극들(21, 22, 23)은 그들 각각의 절연체 튜브(11)의 대향 면에서 각각의 마이크로파 소스(20)와 연결되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  25. 제14항 내지 제24항 중 어느 한 항에 있어서,
    가열 구성요소가 상기 기판 홀딩 영역 상부 및/또는 하부에 배치되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  26. 제25항에 있어서,
    상기 가열 구성요소는 할로겐 램프 및/또는 아크 램프인 것을 특징으로 하는 반도체 처리를 위한 장치.
  27. 제25항 또는 제26항에 있어서,
    상기 가열 구성요소는 퀄츠 유리 및/또는 불순물 원소가 도핑된 퀄츠 유리에 의하여 상기 공정 챔버로부터 분리되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  28. 제14항 내지 제27항 중 어느 한 항에 있어서,
    상기 기판 홀더(14a)와 상기 하나 이상의 절연체 튜브(11) 사이의 거리는 가변적인 것을 특징으로 하는 반도체 처리를 위한 장치.
  29. 제14항 내지 제28항 중 어느 한 항에 있어서,
    상기 동축 외부 전도체(22)는 상기 반도체 기판(15)의 코너 영역 상부에서 개방 상태인 것을 특징으로 하는 반도체 처리를 위한 장치.
  30. 제14항 내지 제29항 중 어느 한 항에 있어서,
    절연체 판(25)은 상기 플라즈마와 상기 금속 벽의 접촉을 방지하도록 상기 금속 박스의 상부 면에 배치되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  31. 제14항 내지 제30항 중 어느 한 항에 있어서,
    상기 금속 박스(10)는 상기 공정 챔버와 마주보는 상기 금속 박스(10)의 면 상에서 양극 산화된(anodized) 알루미늄으로 이루어지는 표면 영역을 포함하는 것을 특징으로 하는 반도체 처리를 위한 장치.
  32. 제14항 내지 제31항 중 어느 한 항에 있어서,
    상기 공정 챔버는 상기 기판 홀딩 영역 상부에 상기 금속 박스(10)로부터 이격된 전극(26)을 포함하는 것을 특징으로 하는 반도체 처리를 위한 장치.
  33. 제32항에 있어서,
    상기 전극(26)은 상기 절연체 판(25)과 견고하게 연결되는 것을 특징으로 하는 반도체 처리를 위한 장치.
  34. 청구항 제14항 내지 제33항 중 하나의 장치 내에서 반도체 기판을 처리하는 방법으로서,
    a) 상기 공정 챔버 내로 상기 반도체 기판을 삽입시키고 상기 공정 챔버 내에 배치되는 상기 기판 홀더 상에 상기 반도체 기판을 위치시키는 단계;
    b) 상기 공정 챔버의 상기 개폐식 개구부를 차단하는 단계;
    c) 상기 공정 챔버를 배기시키는 단계;
    d) 상기 공정 챔버 내로 공정 가스를 도입시키는 단계;
    e) 상기 마이크로파 플라즈마 수단의 상기 전극(21, 22, 23)을 이용하여 상기 공정 챔버 내로 마이크로파 방사를 도입시키고 상기 공정 챔버 내에 마이크로파 플라즈마를 생성시키는 단계;
    f) 상기 마이크로파 방사를 스위치-오프(switch off) 하는 단계;
    g) 상기 공정 챔버를 배기시키는 단계;
    h) 상기 공정 챔버의 개폐식 개구부를 개방하는 단계;
    i) 상기 공정 챔버로부터 상기 반도체 기판을 제거하는 단계
    를 포함하는 반도체 기판을 처리하는 방법.
  35. 제34항에 있어서,
    상기 반도체 기판은 상기 e) 단계 이전에 및/또는 동안에 및/또는 이후에 미리 정하여진 온도로 가열되는 것을 특징으로 하는 반도체 기판을 처리하는 방법.
  36. 제34항 또는 제35항에 있어서,
    상기 공정 가스는 아르곤, 헬륨, 산소, 수소, 질소, 듀테륨(deuterium) 및/또는 질소 함유 산화물 또는 이러한 가스들의 혼합물을 포함하는 것을 특징으로 하는 반도체 기판을 처리하는 방법.
  37. 제34항 또는 제35항에 있어서,
    상기 공정 가스는 NF3, CF4, Cl2 또는 이러한 가스들의 혼합물을 포함하는 것을 특징으로 하는 반도체 기판을 처리하는 방법.
  38. 제34항 또는 제35항에 있어서,
    상기 미리 정하여진 온도는 상온 내지 섭씨 700° 사이인 것을 특징으로 하는 반도체 기판을 처리하는 방법.
KR1020117004899A 2008-08-07 2009-08-04 마이크로파 플라즈마 내에서 유전체 층을 산출하기 위한 수단 및 방법 KR101625551B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008036766.4 2008-08-07
DE102008036766A DE102008036766B4 (de) 2008-08-07 2008-08-07 Vorrichtung und Verfahren zum Erzeugen dielektrischer Schichten im Mikrowellenplasma
PCT/EP2009/005644 WO2010015385A1 (de) 2008-08-07 2009-08-04 Vorrichtung und verfahren zur erzeugung dielektrischer schichten im mikrowellenplasma

Publications (2)

Publication Number Publication Date
KR20110110087A true KR20110110087A (ko) 2011-10-06
KR101625551B1 KR101625551B1 (ko) 2016-05-30

Family

ID=41131760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004899A KR101625551B1 (ko) 2008-08-07 2009-08-04 마이크로파 플라즈마 내에서 유전체 층을 산출하기 위한 수단 및 방법

Country Status (7)

Country Link
US (1) US8716153B2 (ko)
EP (1) EP2311066B1 (ko)
JP (1) JP5738762B2 (ko)
KR (1) KR101625551B1 (ko)
CN (1) CN102160141B (ko)
DE (1) DE102008036766B4 (ko)
WO (1) WO2010015385A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032195A (ko) * 2015-09-14 2017-03-22 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
US20200176277A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Wafer drying equipment and method thereof

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011076430A2 (de) 2009-12-23 2011-06-30 Wilhelm Beckmann Verfahren und vorrichtung zum ausbilden einer dielektrischen schicht auf einem substrat
DE102011015263B4 (de) * 2010-03-26 2014-07-24 Hq-Dielectrics Gmbh Vorrichtung und Verfahren zum Behandeln von Substraten
DE202010015818U1 (de) 2010-08-27 2011-02-17 Hq-Dielectrics Gmbh Vorrichtung zum Behandeln eines Substrats mittels eines Plasmas
DE102010035593B4 (de) 2010-08-27 2014-07-10 Hq-Dielectrics Gmbh Verfahren und Vorrichtung zum Behandeln eines Substrats mittels eines Plasmas
WO2012025249A1 (de) 2010-08-27 2012-03-01 Hq-Dielectrics Gmbh Verfahren und steuervorrichtung zur reinigung einer plasmabehandlungsvorrichtung und/oder eines in einer plasmabehandlungsvorrichtung aufgenommenen substrats
DE102010050258A1 (de) 2010-11-02 2012-05-03 Hq-Dielectrics Gmbh Vorrichtung zum Behandeln von Substraten
CN103270578B (zh) * 2010-12-30 2016-10-26 应用材料公司 使用微波等离子体的薄膜沉积
DE102011100055B4 (de) 2011-04-29 2015-05-13 Centrotherm Photovoltaics Ag Vorrichtung und Verfahren zum thermischen Behandeln von Substraten und Vorrichtung zum Tragen von Substraten
DE102011100024A1 (de) 2011-04-29 2012-10-31 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zum ausbilden einer schicht auf einem substrat
DE102011100056B4 (de) 2011-04-29 2015-01-08 Centrotherm Photovoltaics Ag Verfahren zur Festphasen-Kristallisation einer amorphen oder polykristallinen Schicht
DE102011100057A1 (de) 2011-04-29 2012-10-31 Centrotherm Thermal Solutions Gmbh & Co. Kg Vorrichtung und verfahren zum behandeln von substraten mit einem plasma
DE102011107072B8 (de) 2011-07-12 2013-01-17 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zum ausbilden einer oxidschicht auf einem substrat bei tiefen temperaturen
DE102011113751B4 (de) 2011-09-19 2016-09-01 Hq-Dielectrics Gmbh Verfahren zum stetigen oder sequentiellen abscheiden einer dielektrischen schicht aus der gasphase auf einem substrat
DE102011119013B4 (de) 2011-11-21 2022-11-03 Hq-Dielectrics Gmbh Verfahren zum ausbilden einer dielektrischen schicht auf einem substrat
DE102012010542A1 (de) 2011-12-20 2013-06-20 CCP Technology GmbH Verfahren und anlage zur erzeugung von synthesegas
DE102012103425A1 (de) * 2012-04-19 2013-10-24 Roth & Rau Ag Mikrowellenplasmaerzeugungsvorrichtung und Verfahren zu deren Betrieb
DE102013010408A1 (de) 2013-06-21 2014-12-24 Hq-Dielectrics Gmbh Verfahren und vorrichtung zum detektieren einer plasmazündung
DE102013018533B4 (de) 2013-08-23 2019-01-10 Centrotherm Photovoltaics Ag Verfahren zum Reduzieren der Oberflächenrauigkeit einer Oberfläche aus Halbleitermaterial eines Substrats mit 3-D Strukturen
DE102013014147B4 (de) * 2013-08-23 2017-02-16 Centrotherm Photovoltaics Ag Verfahren und vorrichtung zum detektieren einer plasmazündung
DE102017121731A1 (de) * 2017-09-19 2019-03-21 Muegge Gmbh Vorrichtung zur Behandlung eines Produkts mit Mikrowellen
CN108735607A (zh) * 2018-05-25 2018-11-02 中国科学院微电子研究所 基于微波等离子体氧化的凹槽mosfet器件的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0331480A (ja) * 1989-06-28 1991-02-12 Canon Inc マイクロ波プラズマ処理装置
US5078851A (en) * 1989-07-26 1992-01-07 Kouji Nishihata Low-temperature plasma processor
DE4136297A1 (de) 1991-11-04 1993-05-06 Plasma Electronic Gmbh, 7024 Filderstadt, De Vorrichtung zur lokalen erzeugung eines plasmas in einer behandlungskammer mittels mikrowellenanregung
JPH07106094A (ja) * 1993-10-04 1995-04-21 Matsushita Electric Ind Co Ltd マイクロ波プラズマ発生装置
DE19503205C1 (de) * 1995-02-02 1996-07-11 Muegge Electronic Gmbh Vorrichtung zur Erzeugung von Plasma
DE19722272A1 (de) * 1997-05-28 1998-12-03 Leybold Systems Gmbh Vorrichtung zur Erzeugung von Plasma
JP3413174B2 (ja) 1997-07-11 2003-06-03 アプライド マテリアルズ インコーポレイテッド Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
DE19825125A1 (de) * 1998-06-05 1999-12-09 Leybold Systems Gmbh Vorrichtung zur Erzeugung von Plasma
JP4471589B2 (ja) * 2003-05-26 2010-06-02 三井造船株式会社 プラズマ発生用アンテナ装置及びプラズマ処理装置
DE102004039468B4 (de) * 2004-08-14 2008-09-25 R3T Gmbh Rapid Reactive Radicals Technology Vorrichtung zur Erzeugung angeregter und/oder ionisierter Teilchen in einem Plasma
JP4468194B2 (ja) * 2005-01-28 2010-05-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US7214628B2 (en) 2005-02-02 2007-05-08 Applied Materials, Inc. Plasma gate oxidation process using pulsed RF source power
US8232728B2 (en) * 2005-09-09 2012-07-31 Inp Institut Fuer Niedertemperatur-Plasmaphysik E.V. Method and device for igniting and generating an expanding diffuse microwave plasma and method and device for plasma treating surfaces and substances by using this plasma
US8006640B2 (en) 2006-03-27 2011-08-30 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
DE102006048814B4 (de) * 2006-10-16 2014-01-16 Iplas Innovative Plasma Systems Gmbh Vorrichtung und Verfahren zur Erzeugung von Mikrowellenplasmen hoher Plasmadichte

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032195A (ko) * 2015-09-14 2017-03-22 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
US20200176277A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Wafer drying equipment and method thereof
US10916452B2 (en) * 2018-12-04 2021-02-09 Nanya Technology Corporation Wafer drying equipment and method thereof

Also Published As

Publication number Publication date
DE102008036766A1 (de) 2010-02-11
US20110217849A1 (en) 2011-09-08
EP2311066A1 (de) 2011-04-20
JP2011530148A (ja) 2011-12-15
WO2010015385A1 (de) 2010-02-11
CN102160141B (zh) 2013-12-25
DE102008036766B4 (de) 2013-08-01
EP2311066B1 (de) 2013-11-13
KR101625551B1 (ko) 2016-05-30
JP5738762B2 (ja) 2015-06-24
CN102160141A (zh) 2011-08-17
US8716153B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
KR101625551B1 (ko) 마이크로파 플라즈마 내에서 유전체 층을 산출하기 위한 수단 및 방법
TWI478224B (zh) 基板處理裝置及半導體裝置之製造方法
US10017853B2 (en) Processing method of silicon nitride film and forming method of silicon nitride film
US7875322B2 (en) Plasma processing method
US7632758B2 (en) Process and apparatus for forming oxide film, and electronic device material
US20060003603A1 (en) Method and apparatus for processing
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
JP5101103B2 (ja) プラズマ処理方法及びコンピュータ記憶媒体
JP2010010297A (ja) マイクロ波プラズマ処理装置
JPWO2008081724A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
US9343291B2 (en) Method for forming an interfacial layer on a semiconductor using hydrogen plasma
JP2001338918A (ja) プラズマ処理装置
WO2020106386A1 (en) A cluster processing system for forming a transition metal material
KR0155565B1 (ko) 에칭 및 플라즈마 처리방법
KR101948731B1 (ko) 저온들에서 기판 상에 층을 형성하기 위한 방법
JP5357487B2 (ja) シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
JP3088970B2 (ja) 改質方法及びその装置
KR20220003580A (ko) 저항성 랜덤 액세스 메모리 디바이스의 형성 전압을 제어하는 방법
JP5067749B2 (ja) マイクロ波プラズマ処理装置
US20060219659A1 (en) Method for treatment of silicon-based target object to be processed, apparatus for treatment and method of manufacturing semiconductor device
KR101000934B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2010009779A (ja) プラズマ処理装置、プラズマ処理方法及び有機電子デバイス
US20230080956A1 (en) Substrate processing method and substrate processing apparatus
JP2004265916A (ja) 基板のプラズマ酸化処理方法
JP2024021098A (ja) 基板処理装置、流体活性化装置、基板処理方法及び流体活性化方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 4