KR20130136247A - 적층 세라믹 부품 - Google Patents

적층 세라믹 부품 Download PDF

Info

Publication number
KR20130136247A
KR20130136247A KR1020120059916A KR20120059916A KR20130136247A KR 20130136247 A KR20130136247 A KR 20130136247A KR 1020120059916 A KR1020120059916 A KR 1020120059916A KR 20120059916 A KR20120059916 A KR 20120059916A KR 20130136247 A KR20130136247 A KR 20130136247A
Authority
KR
South Korea
Prior art keywords
common material
internal electrode
electrode layer
metal powder
average particle
Prior art date
Application number
KR1020120059916A
Other languages
English (en)
Other versions
KR101580350B1 (ko
Inventor
이승호
김종한
김응수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120059916A priority Critical patent/KR101580350B1/ko
Priority to JP2013102820A priority patent/JP5763705B2/ja
Priority to US13/900,533 priority patent/US20130321977A1/en
Priority to CN201310219260.3A priority patent/CN103456498B/zh
Publication of KR20130136247A publication Critical patent/KR20130136247A/ko
Application granted granted Critical
Publication of KR101580350B1 publication Critical patent/KR101580350B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/345Refractory metal oxides
    • C04B2237/346Titania or titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 내부 전극층과 유전체층이 교대로 적층된 구조를 가지는 적층 세라믹 부품이고, 상기 내부전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지는 적층 세라믹 부품에 관한 것이다.
본 발명의 일 실시예에 따르면, 고온에서 소성시 squeeze out되는 내부전극층에 포함되는 공재의 입경 크기 및 첨가량을 제어하여 상기 내부전극의 연결성을 향상시킨 적층 세라믹 부품을 제공할 수 있다.

Description

적층 세라믹 부품{Multilayered ceramic elements}
본 발명은 전극의 연결성이 우수한 적층 세라믹 부품에 관한 것이다.
적층 세라믹 콘덴서(Multilayer ceramic condenser, 이하 MLCC 라 함)는 성형된 유전체층 시트 위에 전도성 페이스트를 스크린, 그라비아 또는 기타 방식으로 인쇄하여 전극층을 형성하여 내부전극층을 인쇄하고, 상기 내부전극층이 인쇄된 시트를 적층하여 제조된다.
소형 크기의 초고용량 MLCC의 경우 적층수를 높이기 위해 유전체층과 내부전극층이 박막화되어야 하며, 용량에 영향을 주는 유효전극 면적(내부전극 연결성 또는 커버리지)이 중요하다.
상기 전도성 페이스트는 주로 Ni, Cu 등의 금속 분말과 세라믹 분말(공재) 등의 무기물 및 분산제, 수지, 첨가제, 용제 등의 유기물로 이루어진다.
일반적으로 내부전극 페이스트에 사용되는 상기 Ni, Cu 등의 금속 분말은 유전체층에 사용되는 세라믹 분말에 비하여 융점이 낮으므로 소결 수축이 개시되는 온도가 낮다. 따라서 세라믹 분말 등을 공재로 첨가하여 수축 개시 온도를 최대한 유전체와 비슷하도록 고온으로 이동시키고, 내부전극층이 소성되는 과정에서 공재로 사용된 세라믹 분말은 유전체층에 흡수되어 최종적으로는 유전 특성에 기여하게 되므로 유전체층과 동일하거나 유사한 조성으로 설계된다. 일반적인 경우에는 유전체층의 성분과 동일한 티탄산바륨(BaTiO3)을 공재의 주성분으로 사용하게 되며, 소결 개시온도를 더욱 증가시키기 위하여 각종 산화물계 부성분을 사용하기도 한다.
또한, 상기 공재는 금속 입자들 사이에 분포하며 소결을 제한해야 하므로 금속 분말보다 작은 크기의 입자를 사용하며, MLCC 칩(CHIP)의 소성 온도에 따라 그 첨가량을 조절하여 사용된다.
이때 니켈 대비 일정 수준 이하의 입경을 가지는 티탄산 바륨을 사용하게 되면 그 함량에 따라 내부전극 중앙부에 빠져나가지(squeeze out) 못하는 공재가 존재하게 된다. 이렇게 트랩(trap)된 공재들은 전극의 전기적 특성을 해치지 않는 범위에서 내부전극의 소결수축을 제어함과 동시에 전극 연결성 향상에 기여하여 MLCC chip의 용량을 높이게 된다.
MLCC의 제작에 있어서 내부전극은 다음 과정으로 소결이 이루어진다.
(1)800~1000℃에서 금속 분말이 수축하면서 공재가 빠져나가는 단계, (2)1000~1100℃에서 유전체층이 수축하면서 내부 전극층이 연결되는 단계, (3)1100℃ 이상에서 유전체층이 치밀해지면서 내부 전극층이 뭉치는 단계이다.
소결 온도가 높을수록 상기 내부 전극층이 연결되지 못하고 끊기는 전극 끊김이 증가하게 되며, 박층화를 위해 미립의 금속 분말을 사용할수록 전극 끊김은 더욱 증가하게 된다.
따라서, 이러한 내부 전극층의 전극 끊김 현상을 해결하여 전극 연결성을 향상시킬 수 있는 적층 세라믹 부품의 개발이 필요한 실정이다.
일본 특허 공개 2008-277066
따라서 본 발명의 목적은 내부 전극층에 첨가되는 공재의 함량 또는 크기를 조절하고, 상기 공재의 높은 소결 구동력을 이용하여 상기 내부 전극의 연결성을 높일 수 있는 다양한 구조를 가지는 적층 세라믹 부품을 제공하는 데 있다.
본 발명의 제1실시예에 따른 적층 세라믹 부품은 내부 전극층과 유전체층이 교대로 적층된 구조를 가지는 적층 세라믹 부품이고, 상기 내부전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지는 것을 특징으로 한다.
또한, 본 발명의 제2실시예에 따른 적층 세라믹 부품은 내부 전극층과 유전체층이 교대로 적층된 구조를 가지는 적층 세라믹 부품이고, 상기 내부전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지며, 소결 후, 상기 내부전극층에 잔류된 공재의 함량은 전체 공재 함량에 대하여 0.006~0.1인 것을 특징으로 한다.
또한, 본 발명의 제3실시예에 따른 적층 세라믹 부품은 내부 전극층과 유전체층이 교대로 적층된 구조를 가지는 적층 세라믹 부품이고, 상기 내부전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지며, 소결 후, 전체 공재 함량에 대하여 상기 내부전극층에 잔류된 공재의 함량비는 0.006~0.1이며, 상기 내부전극층에 잔류된 공재는 내부전극층의 중앙으로부터 상하 +20% 이내의 영역에 잔류된 공재의 분율을 A(center)라 하고, 상기 영역 이외의 내부전극층 영역에 잔류된 공재의 분율을 A(interface)라 할 때, 상기 A(center)/A(interface)는 10~2를 만족하는 것을 특징으로 한다.
상기 제1~3실시예에서, 상기 내부 전극층은 0.1~0.5㎛의 두께를 가지는 것일 수 있다.
상기 제1~3실시예에서, 상기 공재는 티탄산바륨(BaTiO3)과 금속산화물을 포함할 수 있다.
상기 제1~3실시예에서, 상기 내부 전극은 니켈(Ni) 또는 구리(Cu)일 수 있다.
상기 금속산화물의 Y3 +, La3 +, Ce3 +, Pr3 +, Nd3 +, Sm3 +, Eu3 +, Gd3 +, Tb3 +, Dy3 +, Ho3+, Er3 +, Tm3 +, Yb3 + 및 Lu3 + 로 이루어진 그룹으로부터 선택되는 1종 이상의 란탄족 희토류 원소들 중의 하나일 수 있다.
본 발명의 일 실시예에 따르면, 고온 소성시 내부전극층으로부터 빠져나가는 공재의 입경 크기 및 첨가량을 제어하여 상기 내부전극의 연결성을 향상시킨 적층 세라믹 부품을 제공할 수 있다.
또한, 본 발명의 다른 일 실시예에 따르면, 내부전극층에 포함되는 공재의 입경 크기 및 첨가량을 제어하여 소결 후, 내부전극층으로부터 일정량의 공재를 빠져나오지 못하도록 트랩(trap)시켜 상기 내부전극 내부에서 고온 수축 거동을 제어하여 상기 내부 전극층의 전극 연결성을 향상시키는 효과를 가진다.
또한, 본 발명의 다른 일 실시예에 따르면, 내부전극층에 포함되는 공재의 입경 크기 및 첨가량을 제어하여 소결 후, 내부전극층으로부터 일정량의 공재를 빠져나오지 못하도록 트랩(trap)시키되, 상기 내부전극층의 중앙부에 트랩된 공재의 함량을 상기 내부전극층과 유전체층의 계면에서 트랩된 공재 함량보다 많게 제어하여, 상기 내부전극 내부에서 고온 수축 거동을 제어하여 상기 내부 전극층의 전극 연결성을 향상시키는 효과를 가진다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 부품 단면의 일부 구조를 나타낸 것이고,
도 2는 본 발명의 제3실시예에 따른 적층 세라믹 부품 단면의 일부 구조를 나타낸 것이고,
도 3은 본 발명의 일 실시예에 따른 적층 세라믹 부품 단면의 일부 구조를 나타낸 것이다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명은 내부전극층의 전극 연결성이 우수하고, 고신뢰성을 가지는 적층 세라믹 부품에 관한 것이다.
다음 도 1은 적층형 전자 부품인 MLCC의 제작에 있어서 일반적인 공재의 역할을 나타낸 것이다. 이를 참조하면, 유전체층(110a, 110b) 사이에 내부전극층(120)이 형성된 유전체 시트를 소결시키면, 상기 내부전극층(120)에 포함된 공재들(121)이 내부전극층(120)의 금속 분말로 사용된 니켈 금속(122)의 수축 개시를 억제하여 공재 본연의 역할을 수행한다.
(2)그 다음 700~900℃에서 상기 금속 니켈 분말(122)의 수축이 개시되면서, 상기 금속 니켈 분말(122)의 네킹(necking)이 시작되어 금속 니켈 분말(122)끼리, 또한 공재(121)끼리 뭉치는 상태를 거친다.
(3)마지막 900℃ 이상에서는 공재들(121)이 상기 내부 전극층(120)에서 빠져 나가면서 유전체층(110a, 110b)으로 이동하여 흡수되거나, 또는 별도의 공재축적층(130)이 생성되기도 한다. 상기 유전체층(110a, 110b)은 소결이 개시되며 내부 전극층(120)으로부터 유입된 공재와 반응을 하게 된다. 따라서, 공재의 조성이 유전체층의 특성을 영향을 주게 된다.
본 발명의 명세서 전반에서 사용되는 '공재'는 상기 내부전극층에 금속 분말과 함께 사용되어, 상기 금속 분말의 소성 온도를 늦추는 역할을 하는 물질을 의미한다.
본 발명의 제1실시예에 따른 적층 세라믹 부품은 내부 전극층과 유전체층이 교대로 적층된 구조를 가지며, 상기 내부전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지도록 한 데 특징이 있다.
제1실시예에서는 내부전극층의 소결을 지연시키기 위하여 포함되는 공재의 함량과 입경을 금속 분말에 대하여 특정한 범위로 조절하여 적층 세라믹 부품에서 내부 전극의 연결성을 극대화시키는 데 있다.
본 발명에 따른 내부전극층은 내부 전극으로 사용되는 금속 분말과 소결억제제로서 공재를 포함하며, 상기 공재는 금속 분말의 중량 대비 0.01~12중량%의 함량으로 포함되는 것이 바람직하다. 상기 공재의 함량이 금속 분말의 중량 대비 0.01중량% 미만에서는 전극 연결성 향상 효과가 미흡하며, 또한, 12중량%를 초과하는 경우 소결시 상기 공재가 유전체층으로 빠져 나가 유전체층의 두께를 과도하게 성장시켜 오히려 용량을 감소시킬 수 있기 때문에 바람직하지 못하다.
또한, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내를 가지도록 한다. 상기 공재의 평균 입경이 상기 금속 분말의 평균 입경 대비 30% 를 초과하는 크기를 가지는 경우 미량의 첨가량으로는 내부전극 소결수축 거동을 제어하지 못하는 문제가 있어 신뢰성을 저하시킴으로 바람직하지 못하다.
상기 공재는 유전체층을 구성하는 티탄산바륨과 동일한 성분을 사용하여, 내부전극층에서는 금속 분말의 수축 개시 온도를 최대한 고온으로 이동시키는 역할을 하고, 상기 내부전극이 소성되는 과정에서 유전체층으로 흡수되도록 하는 것이 일반적이다.
그러나, 상기와 같이 공재의 평균 입경과 함량을 조절하게 되면 상기 내부 전극으로 사용된 금속 분말 사이의 미세 기공(pore)에 미립의 공재들이 갇히게 되고, 소결 조건에 따라 유전체층으로 빠져나오지 못하고 내부전극층 내부에 트랩(trap)되게 된다. 이렇게 트랩된 공재들은 최종적으로 내부 전극 내부에서 고온 수축거동을 제어하게 되고, 결과적으로 높은 연결성을 띄는 전극을 형성하게 만든다.
본 발명에 따른 공재는 유전체층과 동일한 재료인 티탄산바륨(BaTiO3)을 주성분으로 사용하고, 금속산화물을 부성분으로 혼합하여 사용한다. 상기 금속산화물의 금속은 Y3 +, La3 +, Ce3 +, Pr3 +, Nd3 +, Sm3 +, Eu3 +, Gd3 +, Tb3 +, Dy3 +, Ho3 +, Er3 +, Tm3 +, Yb3+ 및 Lu3 + 로 이루어진 그룹으로부터 선택되는 1종 이상의 란탄족 희토류 원소들 중의 하나일 수 있다.
상기 내부 전극층의 금속 분말은 니켈(Ni) 또는 구리(Cu)를 사용하는 것이 바람직하며, 상기 내부 전극층은 ~0.5㎛의 두께를 가지는 것이 바람직하다. 상기 내부전극층의 두께가 0.5㎛를 초과하는 경우 동일한 MLCC에서 칩의 층수가 감소하여 용량 특성을 구현하기에 바람직하지 못하다.
또한, 본 발명의 제2실시예에 따른 적층 세라믹 부품은 내부 전극층과 유전체층이 교대로 적층된 구조를 가지며, 상기 내부전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지며, 소결 후, 전체 공재 함량에 대하여 상기 내부전극층에 잔류된 공재의 함량비는 0.006~0.1인 데 특징이 있다.
본 발명의 제2실시예에 따르면, 공재의 함량과 입경을 조절하여 상기 공재가 유전체층으로 일부 빠져나가고, 일부는 내부전극층에 트랩되어 잔류되도록 하여 내부 전극의 연결성을 향상시킨 데 특징이 있다.
특별히, 전체 공재 함량에 대하여 상기 내부전극층에 잔류된 공재의 함량비는 0.006~0.1의 범위를 가지는 것이 바람직하며, 상기 함량비가 0.006 미만인 경우 전극 연결성 저하로 신뢰성 및 용량특성 구현이 힘들고, 또한, 0.1을 초과하는 경우 과도한 전극 두께 형성으로 MLCC 칩의 두께 증가의 요인이 되어 바람직하지 못하다.
상기와 같은 범위로 내부전극층에 잔류된 공재의 함량을 조절하는 것은, 사용되는 공재의 입경 크기와 함량을 조절함으로써 달성될 수 있다. 따라서, 본 발명의 제2실시예에 따른 상기 내부전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지는 것이 바람직하다.
본 발명의 제2실시예에 따른 공재는 유전체층과 동일한 재료인 티탄산바륨(BaTiO3)을 주성분으로 사용하고, 금속산화물을 부성분으로 혼합하여 사용한다. 상기 금속산화물의 금속은 Y3 +, La3 +, Ce3 +, Pr3 +, Nd3 +, Sm3 +, Eu3 +, Gd3 +, Tb3 +, Dy3 +, Ho3+, Er3 +, Tm3 +, Yb3 + 및 Lu3 + 로 이루어진 그룹으로부터 선택되는 1종 이상의 란탄족 희토류 원소들 중의 하나일 수 있다.
상기 내부 전극층의 금속 분말은 니켈(Ni) 또는 구리(Cu)를 사용하는 것이 바람직하며, 상기 내부 전극층은 ~0.5㎛의 두께를 가지는 것이 바람직하다. 상기 내부전극층의 두께가 0.5㎛를 초과하는 경우 동일한 MLCC에서 칩의 층수가 감소하여 용량 특성을 구현하기에 바람직하지 못하다.
또한, 본 발명의 제3실시예에 따르면, 적층 세라믹 부품은 내부 전극층과 유전체층이 교대로 적층된 구조를 가지고, 상기 내부전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지며, 소결 후, 전체 공재 함량에 대하여 상기 내부전극층에 잔류된 공재의 함량비는 0.006~0.1이며, 상기 내부전극층에 잔류된 공재는 내부전극층의 중앙으로부터 상하 +20% 이내의 영역에 잔류된 공재의 분율을 A(center)라 하고, 상기 영역 이외의 내부전극층 영역에 잔류된 공재의 분율을 A(interface)라 할 때, 상기 A(center)/A(interface)는 10~2를 만족하는 것을 특징으로 한다.
본 발명의 제3실시예에 따르면, 공재의 평균 입경과 함량을 조절하여, 내부전극층에 공재가 일정 함량으로 트랩되어 잔류되도록 하되, 상기 내부전극층에 잔류된 공재가 상대적으로 내부전극층의 양 측면보다는 중앙부에 더 많이 분포되도록 조절한 데 특징이 있다.
즉, 다음 도 2에서와 같이 유전체층(110a, 110b)과 내부전극층(120)이 적층된 구조를 가지며, 상기 내부전극층(120)은 금속 분말의 중량 대비 12중량% 이하의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지도록 한다.
또한, 소결 후, 전체 공재 함량에 대하여 상기 내부전극층(120)에 잔류된 공재(121)의 함량비는 0.006~0.1이며, 상기 내부전극층(120)에 잔류된 공재(121)는 내부전극층의 중앙(C)으로부터 상하 +20% 이내의 영역에 잔류된 공재의 분율을 A(center)라 하고, 상기 영역 이외의 내부전극층 영역에 잔류된 공재의 분율을 A(interface)라 할 때, 상기 A(center)/A(interface)는 10~2를 만족하도록 한다.
상기 A(center)/A(interface)가 상기 범위 내에 있을 때, 내부전극층의 중앙부에 적절하게 공재들을 트랩시킴으로써 내부 전극의 연결성을 최대한 향상시킬 수 있는 효과를 가진다.
본 발명의 제3실시예에 따른 공재는 유전체층과 동일한 재료인 티탄산바륨(BaTiO3)을 주성분으로 사용하고, 금속산화물을 부성분으로 혼합하여 사용한다. 상기 금속산화물의 금속은 Y3 +, La3 +, Ce3 +, Pr3 +, Nd3 +, Sm3 +, Eu3 +, Gd3 +, Tb3 +, Dy3 +, Ho3+, Er3 +, Tm3 +, Yb3 + 및 Lu3 + 로 이루어진 그룹으로부터 선택되는 1종 이상의 란탄족 희토류 원소들 중의 하나일 수 있다.
상기 내부 전극층의 금속 분말은 니켈(Ni) 또는 구리(Cu)를 사용하는 것이 바람직하며, 상기 내부 전극층은 ~0.5㎛의 두께를 가지는 것이 바람직하다. 상기 내부전극층의 두께가 0.5㎛를 초과하는 경우 동일한 MLCC에서 칩의 층수가 감소하여 용량 특성을 구현하기에 바람직하지 못하다.
이하에서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되어서는 안 된다. 또한, 이하의 실시예에서는 특정 화합물을 이용하여 예시하였으나, 이들의 균등물을 사용한 경우에 있어서도 동등 유사한 정도의 효과를 발휘할 수 있음은 당업자에게 자명하다.
실시예 비교예
다음 표 1과 같이 각 조성, 입경 및 함량을 변화시키면서, 적층형 전자 부품(MLCC)을 제조하였다. 내부 전극층의 금속 분말은 니켈 금속을 사용하였고, 공재는 티탄산바륨을 주성분으로 하고, 금속 산화물을 부성분으로 포함하여 초고용량 MLCC(유전체 두께 0.5㎛ 이하, 내부전극 0.3㎛)를 제조하였다.
또한, 상기 제조된 초고용량 MLCC의 용량을 BDV(breakdown voltage) 가속수명으로 측정하고, 전극 연결성은 광학현미경 및 이미지 분석으로 측정하였으며, 그 결과를 다음 표 1에 나타내었다.
시료 No. D(공재)/
D(니켈)
공재
첨가량
(wt%/Ni)
전체 공재에 대한 내부전극층에 잔류된 공재 함량비 A(Center)
/A(Interface)
전극연결성 용량
1 0.2~0.3 1 0.006 9.792
2 0.2~0.3 2 0.006 9.125
3 0.2~0.3 3 0.006 9.342
4 0.2~0.3 4 0.006 8.912
5 0.2~0.3 6 0.007 8.784
6 0.2~0.3 8 0.008 8.552
7 0.2~0.3 10 0.012 8.648
8 0.2~0.3 12 0.015 8.157
9* 0.2~0.3 14 0.017 8.465 x
10* 0.2~0.3 20 0.025 8.843 x
11 0.15~0.2 1 0.008 5.112
12 0.15~0.2 2 0.014 5.134
13 0.15~0.2 3 0.020 4.992
14 0.15~0.2 4 0.027 4.984
15 0.15~0.2 6 0.039 5.047
16 0.15~0.2 8 0.046 4.946
17 0.15~0.2 10 0.050 4.845
18 0.15~0.2 12 0.058 4.778
19* 0.15~0.2 14 0.061 4.512 x
20* 0.15~0.2 20 0.078 4.912 x
21 0.1~0.15 1 0.009 2.549
22 0.1~0.15 2 0.017 2.138
23 0.1~0.15 3 0.025 2.266
24 0.1~0.15 4 0.031 2.349
25 0.1~0.15 6 0.049 2.465
26 0.1~0.15 8 0.061 2.731
27 0.1~0.15 10 0.070 2.659
28 0.1~0.15 12 0.081 2.228
29* 0.1~0.15 14 0.089 2.648 x
30* 0.1~0.15 20 0.098 2.167 x
주1) *는 본 발명 범위 외
주2) × : 불량(75% 미만),  ○ : 양호(75~85%),  ◎ : 아주 양호(85% 초과)
상기 표 1의 결과에서와 같이, 내부전극층에 사용되는 공재를 금속 분말의 중량 대비 0.01~12중량%의 함량으로 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기로 포함되는 경우, 상기 내부전극층에 상기 미립의 공재가 효과적으로 트랩되어 그로 인해 고온 소결 수축 제어가 더욱 용이하여 내부전극의 연결성을 향상시키는 것을 확인하였다.
또한, 상기 내부전극층에 트랩되어 잔류되는 공재의 함량은 첨가되는 공재의 함량이 증가할수록 증가되는 것을 알 수 있다.
또한, 상기 내부 전극층의 중앙부(A(center))에 트랩된 공재의 함량과 상기 중앙부 이외의 영역(A(interface))에 트랩된 공재의 함량을 금속 분말로 사용한 니켈과 공재 사이의 평균 입경의 분율을 조절함으로써 제어할 수 있었다.
추가로, 다음 도 3에서와 같이, 본 발명에 따라 제조된 초고용량 MLCC의 유전체층을 FE-SEM을 이용하여 측정한 결과, 내부전극층의 중앙부에 미립의 공재들이 다수 트랩되어 잔류되어 있음을 확인할 수 있다. 이러한 결과로부터, 본 발명에서와 같이 내부전극의 니켈 분말들 사이에 미립의 공재들을 트랩시키고, 상기 트랩된 공재의 분율이 높을수록 내부전극의 연결성을 향상시키는 것을 알 수 있다.
120 : 내부전극층
110a, 110b, 110 : 유전체층
122 : 금속 분말(Ni)
121 : 공재
C : 내부전극층의 중앙
A(center) : 내부전극층의 중앙(C)으로부터 상하 +20% 이내의 영역에 잔류된 공재의 분율
A(interface): 상기 A(center) 영역 이외의 내부전극층 영역에 잔류된 공재의 분율

Claims (7)

  1. 내부 전극층과 유전체층이 교대로 적층된 구조를 가지는 적층 세라믹 부품이고,
    상기 내부 전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지는 적층 세라믹 부품.
  2. 내부 전극층과 유전체층이 교대로 적층된 구조를 가지는 적층 세라믹 부품이고,
    상기 내부 전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지며,
    소결 후, 전체 공재 함량에 대하여 상기 내부전극층에 잔류된 공재의 함량비는 0.006~0.1인 것을 특징으로 하는 적층 세라믹 부품.
  3. 내부 전극층과 유전체층이 교대로 적층된 구조를 가지는 적층 세라믹 부품이고,
    상기 내부 전극층은 금속 분말의 중량 대비 0.01~12중량%의 공재를 포함하고, 상기 공재의 평균 입경은 상기 금속 분말의 평균 입경 대비 30% 이내의 크기를 가지며,
    소결 후, 전체 공재 함량에 대하여 상기 내부 전극층에 잔류된 공재의 함량비는 0.006~0.1이며,
    상기 내부 전극층에 잔류된 공재는 내부 전극층의 중앙으로부터 상하 +20% 이내의 영역에 잔류된 공재의 분율을 A(center)라 하고, 상기 영역 이외의 내부 전극층 영역에 잔류된 공재의 분율을 A(interface)라 할 때, 상기 A(center)/ A(interface)는 10~2를 만족하는 것을 특징으로 하는 적층 세라믹 부품.
  4. 제 1항 내지 제3항 중 어느 한 항에 있어서,
    상기 내부 전극층은 0.1~0.5㎛의 두께를 가지는 것인 적층 세라믹 부품.
  5. 제 1항 내지 제3항 중 어느 한 항에 있어서,
    상기 내부 전극은 니켈(Ni) 또는 구리(Cu)인 적층 세라믹 부품.
  6. 제 1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공재는 티탄산바륨(BaTiO3)과 금속산화물을 포함하는 것인 적층 세라믹 부품.
  7. 제 6항에 있어서,
    상기 금속산화물의 금속은 Y3 +, La3 +, Ce3 +, Pr3 +, Nd3 +, Sm3 +, Eu3 +, Gd3 +, Tb3 +, Dy3+, Ho3 +, Er3 +, Tm3 +, Yb3 + 및 Lu3 + 로 이루어진 그룹으로부터 선택되는 1종 이상의 란탄족 희토류 원소들 중의 하나인 적층 세라믹 부품.
KR1020120059916A 2012-06-04 2012-06-04 적층 세라믹 부품 KR101580350B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120059916A KR101580350B1 (ko) 2012-06-04 2012-06-04 적층 세라믹 부품
JP2013102820A JP5763705B2 (ja) 2012-06-04 2013-05-15 積層セラミック部品
US13/900,533 US20130321977A1 (en) 2012-06-04 2013-05-23 Multilayered ceramic component
CN201310219260.3A CN103456498B (zh) 2012-06-04 2013-06-04 多层陶瓷部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059916A KR101580350B1 (ko) 2012-06-04 2012-06-04 적층 세라믹 부품

Publications (2)

Publication Number Publication Date
KR20130136247A true KR20130136247A (ko) 2013-12-12
KR101580350B1 KR101580350B1 (ko) 2015-12-23

Family

ID=49669975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059916A KR101580350B1 (ko) 2012-06-04 2012-06-04 적층 세라믹 부품

Country Status (4)

Country Link
US (1) US20130321977A1 (ko)
JP (1) JP5763705B2 (ko)
KR (1) KR101580350B1 (ko)
CN (1) CN103456498B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004276A1 (ko) * 2016-07-01 2018-01-04 주식회사 모다이노칩 칩 부품 및 그 제조 방법
US10872728B2 (en) 2018-05-28 2020-12-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
KR20210143103A (ko) * 2020-05-19 2021-11-26 삼화콘덴서공업주식회사 적층형 커패시터 및 이의 제조방법
US11854744B2 (en) 2020-12-11 2023-12-26 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
KR20240106898A (ko) 2022-12-29 2024-07-08 삼성전기주식회사 적층형 전자 부품 및 그 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR102189801B1 (ko) * 2015-12-28 2020-12-11 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
CN109074956B (zh) * 2016-04-28 2020-07-10 株式会社村田制作所 陶瓷电子部件及陶瓷电子部件的制造方法
JP6986361B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6986360B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10483038B2 (en) * 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP7131955B2 (ja) * 2017-08-08 2022-09-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102518140B1 (ko) 2020-04-13 2023-04-05 한국전기연구원 동시 소성이 가능한 적층형 세라믹 소자의 제조방법 및 이로부터 제조되는 적층형 세라믹 소자
US11776744B2 (en) * 2020-05-19 2023-10-03 Samhwa Capacitor Co., Ltd. Multilayer ceramic capacitor and manufacturing method thereof
KR20220064828A (ko) 2020-11-12 2022-05-19 한국전기연구원 세라믹 소자용 저확산 구리/니켈 합금 분말, 구리/니켈 합금 분말 제조방법, 구리/니켈 합금 분말을 포함하는 페이스트 및 구리/니켈 합금 분말을 포함하는 세라믹 소자
KR20220131609A (ko) * 2021-03-22 2022-09-29 삼성전기주식회사 적층 세라믹 전자부품
KR20230066859A (ko) 2021-11-08 2023-05-16 한국전기연구원 구리 복합 화합물의 제조방법
KR20240030032A (ko) 2022-08-29 2024-03-07 정연학 동시 소성이 가능한 적층형 세라믹 소자용 구리-아연 합금 분말의 제조방법 및 이로부터 제조되는 구리-아연 합금 분말, 이를 포함하는 전극 페이스트 및 적층형 세라믹 소자
KR20240080643A (ko) 2022-11-30 2024-06-07 주식회사 비앤씨 동시 소성이 가능한 적층형 세라믹 소자용 전극 조성물의 제조방법, 이로부터 제조되는 전극 조성물 및 이를 포함하는 적층형 세라믹 소자용 전극

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060050889A (ko) * 2004-08-31 2006-05-19 티디케이가부시기가이샤 전자 부품 및 그 제조방법
JP2008277066A (ja) 2007-04-27 2008-11-13 Sumitomo Metal Mining Co Ltd 導電性ペースト、導電性ペースト乾燥膜及びそれを用いた積層セラミックコンデンサ
JP2010067418A (ja) * 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
JP2010153486A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016137A (en) * 1988-12-05 1991-05-14 Matsushita Electric Industrial Co., Ltd. Multi-layer ceramic capacitor
JPH04299588A (ja) * 1991-03-28 1992-10-22 Nec Corp 電歪効果素子
JP2000269073A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP3743406B2 (ja) * 2001-10-05 2006-02-08 株式会社村田製作所 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
US7158364B2 (en) * 2005-03-01 2007-01-02 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
JP4861946B2 (ja) * 2007-09-26 2012-01-25 株式会社ノリタケカンパニーリミテド 高速焼成による膜状導体の製造方法
JP5093351B2 (ja) * 2008-07-29 2012-12-12 株式会社村田製作所 積層セラミックコンデンサ
KR20120043501A (ko) * 2010-10-26 2012-05-04 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101730184B1 (ko) * 2010-11-08 2017-05-12 삼성전기주식회사 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 콘덴서의 제조방법
KR20130005518A (ko) * 2011-07-06 2013-01-16 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR101761939B1 (ko) * 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101823160B1 (ko) * 2012-04-26 2018-01-29 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060050889A (ko) * 2004-08-31 2006-05-19 티디케이가부시기가이샤 전자 부품 및 그 제조방법
JP2008277066A (ja) 2007-04-27 2008-11-13 Sumitomo Metal Mining Co Ltd 導電性ペースト、導電性ペースト乾燥膜及びそれを用いた積層セラミックコンデンサ
JP2010067418A (ja) * 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
JP2010153486A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004276A1 (ko) * 2016-07-01 2018-01-04 주식회사 모다이노칩 칩 부품 및 그 제조 방법
US10872728B2 (en) 2018-05-28 2020-12-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
KR20210143103A (ko) * 2020-05-19 2021-11-26 삼화콘덴서공업주식회사 적층형 커패시터 및 이의 제조방법
US11854744B2 (en) 2020-12-11 2023-12-26 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
KR20240106898A (ko) 2022-12-29 2024-07-08 삼성전기주식회사 적층형 전자 부품 및 그 제조 방법

Also Published As

Publication number Publication date
JP5763705B2 (ja) 2015-08-12
CN103456498A (zh) 2013-12-18
US20130321977A1 (en) 2013-12-05
JP2013251538A (ja) 2013-12-12
CN103456498B (zh) 2018-06-29
KR101580350B1 (ko) 2015-12-23

Similar Documents

Publication Publication Date Title
KR20130136247A (ko) 적층 세라믹 부품
US9087639B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101845701B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR102183425B1 (ko) 적층 세라믹 전자부품
US9406441B2 (en) Multi-layer ceramic capacitor and method of manufacturing the same
KR101548787B1 (ko) 적층 세라믹 부품
KR20140107963A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20130107799A (ko) 전자 부품 및 그 제조 방법
JP5655036B2 (ja) 誘電体セラミックス、誘電体セラミックスの製造方法及び積層セラミックコンデンサ
KR101548785B1 (ko) 적층 세라믹 부품
US20130002388A1 (en) Multilayered ceramic electronic component and manufacturing method thereof
KR102225451B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
CN105719834B (zh) 多层陶瓷电子组件及其制造方法
KR20130111752A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
JP2012182355A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5849361B2 (ja) 積層型電子部品及びその製造方法
KR20140024584A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
JP6940398B2 (ja) コンデンサ
JP2014165447A (ja) 積層セラミックコンデンサ
KR20210028624A (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5