KR20210143103A - 적층형 커패시터 및 이의 제조방법 - Google Patents

적층형 커패시터 및 이의 제조방법 Download PDF

Info

Publication number
KR20210143103A
KR20210143103A KR1020210033315A KR20210033315A KR20210143103A KR 20210143103 A KR20210143103 A KR 20210143103A KR 1020210033315 A KR1020210033315 A KR 1020210033315A KR 20210033315 A KR20210033315 A KR 20210033315A KR 20210143103 A KR20210143103 A KR 20210143103A
Authority
KR
South Korea
Prior art keywords
dielectric layer
multilayer capacitor
layer
preparation
rare earth
Prior art date
Application number
KR1020210033315A
Other languages
English (en)
Other versions
KR102438839B1 (ko
Inventor
오영주
윤중락
김민기
조인희
Original Assignee
삼화콘덴서공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화콘덴서공업주식회사 filed Critical 삼화콘덴서공업주식회사
Priority to US17/235,246 priority Critical patent/US11776744B2/en
Publication of KR20210143103A publication Critical patent/KR20210143103A/ko
Application granted granted Critical
Publication of KR102438839B1 publication Critical patent/KR102438839B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 유전체층과 내부전극층이 교대로 적층된 구조의 적층형 커패시터에 있어서, 상기 내부전극층은 희토류 원소를 3 내지 25 중량% 함유한 세라믹 공재를 포함하며, 상기 희토류 원소로 인하여 상기 유전체층과 상기 내부전극층 계면에서 고유전층이 형성되는 적층형 커패시터이다.

Description

적층형 커패시터 및 이의 제조방법{Multilayer Ceramic Capacitor and the manufacturing method thereof}
본 발명은 적층형 커패시터 및 이의 제조방법에 관한 것으로, 더 구체적으로 La, Sm 및 Nd로 이루어진 희토류 원소의 합이 3 내지 25 중량% 포함하여 제조된 적층형 커패시터 및 이의 제조방법에 관한 것이다.
적층형 커패시터(Multilayer Ceramic Capacitor; MLCC) 란 소정의 세라믹 재질의 유전체층과 금속 재질의 전극층을 교대로 적층하여 정전용량을 크게 향상시킨 에너지 저장장치를 의미한다.
최근에는 통신, 전자기술의 발전에 따라 다기능 초소화 전자제품의 개발이 증가되고 있으며, 이에 따라 초소형, 고용량의 적층형 커패시터에 대한 수요가 증가하고 있다.
일반적으로 적층형 커패시터의 용량을 증가시키기 위해서는 유전체층과 전극층을 박층화하여 두께를 감소시키고 적층수를 증가하는 방법을 사용한다. 하지만 상기 박층화 과정에서 내부 전극층의 두께가 불균일 해지거나 전극층이 부분적으로 절단되어 유전손실이 증가하거나 제품 수명이 감소하는 문제가 발생된다.
이를 개선하기 위해 적층 세라믹 전자부품(KR10-1883111B1)에서는 유전체 그레인(grain)의 평균 입경을 조절하는 방법이 개시되어 있으며, MLCC용 유전체 조성물의 제조 방법(KR10-2018-0115373)에서는 소정의 금속 산화물을 첨가하는 방법이 개시되어 있다. 하지만 상기의 방법들에도 불구하고 적층형 커패시터의 정전용량을 향상하기에는 많은 어려움이 있다.
대한민국 등록특허공보 제10-1883111호 (2018.08.24.) 대한민국 공개특허공보 제10-2018-0115373호 (2018.10.23.)
상기와 같은 문제점을 해결하기 위하여 본 발명은 티탄산바륨(BaTiO3)이 70 내지 90 중량%, La2O3, Sm2O3 Nd2O3의 합이 3 내지 25 중량% 포함된 세라믹 공제 및 이로 제조된 적층형 커패시터를 제공하는 것을 목적으로 한다.
또한, 세라믹 공제에 NiO를 0.3 내지 1.0 중량% 첨가하여 제품의 수명을 향상시킨 적층형 커패시터를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여 본 발명의 일 양태는 상기 내부전극층은 희토류 원소를 3 내지 25 중량% 함유한 세라믹 공재를 포함하며, 상기 희토류 원소로 인하여 상기 유전체층과 상기 내부전극층 계면에서 고유전층이 형성되는 적층형 커패시터에 대한 것이다.
상기 일 양태에 있어, 상기 고유전층의 결정입도(Grain size)와 상기 유전체층의 두께는 하기 관계식 1을 만족하는 것을 특징으로 할 수 있다.
[관계식 1]
0.1 ≤ Dc/td ≤ 1
(상기 관계식 1에서 Dc는 고유전층의 결정입도를 의미하며, td는 유전체층의 두께를 의미한다)
상기 일 양태에 있어, 상기 고유전층의 결정입도와 상기 유전체층의 두께는 하기 관계식 2를 만족하는 것을 특징으로 할 수 있다.
[관계식 2]
0.4 ≤ Dc/td ≤ 0.8
(상기 관계식 2에서 Dc는 고유전층의 결정입도를 의미하며, td는 유전체층의 두께를 의미한다)
상기 일 양태에 있어, 상기 고유전층의 결정입도는 200 내지 400㎚인 것을 특징으로 할 수 있다.
상기 일 양태에 있어, 상기 유전체층의 두께는 0.5 내지 2㎛인 것을 특징으로 할 수 있다.
상기 일 양태에 있어, 상기 세라믹 공제는, 티탄산바륨(BaTiO3)이 70 내지 90 중량%, Re2O3(Re는 희토류 원소)가 3 내지 25 중량% 포함되며, NiO, BaCO3 및 SiO2 가 0 내지 5 중량% 포함될 수 있다.
상기 일 양태에 있어, 상기 Re2O3에서의 Re는 La, Sm 및 Nd 중에서 선택되는 어느 하나 이상의 희토류 원소인 것을 특징으로 하는, 적층형 커패시터.
상기 일 양태에 있어, 상기 Re2O3는 La2O3인 것을 특징으로 할 수 있다.
상기 일 양태에 있어, 상기 NiO는 상기 세라믹 공제의 총 중량의 0.3 내지 1.0중량% 포함될 수 있다.
상기 일 양태에 있어, 상기 세라믹 공제는, 티탄산바륨(BaTiO3)을 모재로 70 내지 90 중량%, Re2O3(Re는 희토류 원소) 3 내지 25 중량%, NiO 0.3 내지 1.0 중량%, BaCO3 0 내지 1.5 중량% 및 SiO2 0 내지 1.8 중량%를 포함할 수 있다.
상기 일 양태에 있어, 상기 내부전극층은 Ni, Ni합금, Cu 중 어느 하나로 제공되는 금속분말을 더 포함할 수 있다.
상기 일 양태에 있어, 상기 유전체층과 상기 내부전극층은 300 내지 1000층으로 교대로 적층되어 형성될 수 있다.
상기 과제를 해결하기 위하여 본 발명의 또 다른 일 양태는 a) 그린시트를 형성하는 단계, b) 상기 그린시트의 일 면에 전극물질 페이스트를 인쇄하는 단계, c) 상기 그린시트를 적층하여 적층체를 제조하는 단계, 및 d) 상기 적층체를 소성하여 유전체층, 내부전극층 및 고유전층을 제조하는 단계를 포함하며, 상기 전극물질 페이스트는 희토류 원소를 3 내지 25 중량%함유하며, 상기 희토류 원소로 인하여 고유전층의 유전율을 향상시키는 적층형 커패시터의 제조방법에 관한 것이다.
상기 일 양태에 있어, 상기 고유전층의 결정입도와 상기 유전체층의 두께는 하기 관계식 2를 만족하는 것을 특징으로 할 수 있다.
[관계식 2]
0.4 ≤ Dc/td ≤ 0.8
(상기 관계식 2에서 Dc는 고유전층의 결정입도를 의미하며, td는 유전체층의 두께를 의미한다)
상기 일 양태에 있어, 상기 희토류 산화물은 La2O3 것을 특징으로 할 수 있다.
상기 일 양태에 있어, 상기 전극물질 페이스트는 Ni, Ni합금, Cu 중 어느 하나의 물질로 구성된 금속분말을 더 포함하는 것을 특징으로 할 수 있다.
상기 일 양태에 있어, 상기 금속분말은 80 내지 200㎚의 평균 입경을 갖는 것을 특징으로 할 수 있다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 티탄산바륨(BaTiO3)이 70 내지 90 중량%, La2O3, Sm2O3 Nd2O3의 합이 3 내지 25 중량% 포함된 세라믹 공제를 사용하여 적층형 커패시터를 제조하였다. 이를 통해, 적층형 커페시터의 정전용량과 절연저항을 크게 향상하면서 유전손실과 기대수명은 기존 커페시터와 동일한 수준으로 유지하였다.
이하 본 발명에 따른 적층형 커패시터 및 이의 제조방법에 대하여 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 이 때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
본 발명의 일 양태는 적층형 커패시터에 관한 것으로, 더 상세하게는 내부전극층을 구성하는 세라믹 공제에 이온 반경 108pm 이상의 희토류 원소를 첨가한 적층형 커패시터에 관한 것이다. 상기 소정의 희토류로 인하여 상기 내부전극층과 유전체층 계면에서 고유전층을 형성할 수 있으며, 적층형 커패시터의 전기적 특성을 개선할 수 있다.
본 발명에서 내부전극층은 적층형 커패시터의 용량을 향상시키기 위해 유전체층의 일 면에 적층되는 전극층 의미하며 구체적으로, 상기 유전체층 일 면에 전극물질 페이스트를 스크린 인쇄 후 소결하여 제조된 전극층을 의미한다.
상기 전극물질 페이스트는 상기 내부전극을 형성하기 위해 소정의 페이스트 형태로 제공되는 물질로, 구체적으로 금속분말, 세라믹 공제, 유기 바인더, 분산제 및 유기용매 중에서 선택되는 어느 하나 이상을 혼합하여 제공할 수 있다. 여기서 상기 금속분말은 Ni, Ni합금, Cu 중 어느 하나를 포함하는 금속 재질의 분말을 의미한다. 본 발명에서는 Ni 또는 Ni을 포함한 합금분말을 의미하나 이에 한정되는 것은 아니다.
본 발명에서 세라믹 공제는 상기 금속분말의 소결속도를 지연시키고, 수축 개시 온도를 유전체와 비슷하게 유지시키기 위해 첨가하는 물질을 의미한다. 상기 세라믹 공제는 상기 내부전극이 소결되는 과정에서 유전체층에 흡수되거나 일부는 상기 유전체층과 상기 내부전극층 사이 계면에 계면층을 형성할 수 있다.
또한, 상기 세라믹 공제는 내부전극층과 유전체층 사이의 반응을 최소화 하여야 하기 때문에 상기 유전체층과 동일한 재질 또는 티탄산바륨(BaTiO3), 티탄지르코늄산바륨(Ba(TiZr)O3)으로 제공될 수 있다. 티탄산바륨(BaTiO3), 티탄지르코늄산바륨(Ba(TiZr)O3)을 주성분으로 산화이트륨(Y2O3) 산화망간(Mn3O4) 및 이산화 규소(SiO2)를 더 첨가하여 제공될 수 있다.
일 예에 따르면, 상기 세라믹 공제는 BaTiO3를 주성분으로 Y, Dy, Ho, Yb 및 Er 중에서 선택되는 어느 하나 이상을 포함한 희토류 산화물을 첨가하여 제조할 수 있다. 상기의 희토류 원소는 ABO3구조의 BaTiO3에서 A 사이트(Ba의 위치) 또는 B 사이트(Ti의 위치)에 치환될 수 있다.
구체적으로, A 사이트(Ba의 위치) 또는 B 사이트(Ti의 위치)에 치환되는 희토류의 종류 및 첨가량에 따라 A,B 사이트 치환 시 BaTiO3의 결정성이 달라질 수 있다. 일 예로 정방정계(Tetragonality) 결정 구조를 갖는 BaTiO3가 증가하면, 일발적으로 유전율은 상승하기 때문에 입성장을 고려하지 않는 경우에도 반응층에서의 유전율 상승 효과를 나타낼 수 있다.
또한 상기의 희토류 산화물이 다른 첨과물과의 조합에 따라 BaTiO3의 입성장 거동을 변화시킬 수 있다.
하지만, 상기의 희토류 원소는 상기 A 사이트 또는 B 사이트에 치환되기는 유리하나, 상기 계면층의 입자(Grain)가 성장하는데 기여하지 못하는 특징이 있다. 실제로 상기 Y, Dy, Ho, Yb 및 Er을 첨가하여 제조된 계면층의 결정입도(Grain size)를 측정하면 200㎚ 미만인 것을 확인할 수 있다. 일반적으로 입자의 크기가 미세화될수록 크기 효과(size effect)에 의해 유전율이 감소할 수 있다.
즉, 이온 반경이 108pm 미만의 희토류 원소, 다시 말해 Y, Dy, Ho, Yb 및 Er을 첨가하면, 계면층의 결정입도를 성장하는데 기여하지 못하므로 유전율이 일정수준 이상 향상되기 어렵다는 것을 의미한다. 이하, 대표적인 희토류 원소들의 이온 반경이 하기 표 1에 개시된다.
원소 명 Yb Er Y Ho Dy Sm Nd La
이온 반경(pm) 100.8 103 104 104.1 105.2 109.8 112.3 117.2
반면에, 본 발명의 일 실시 예에 따르면, 상기 세라믹 공제에 이온 반경이 큰 희토류 원소를 첨가할 수 있다. 이 경우, 상기 희토류 원소는 상기 BaTiO3의 A 사이트 또는 B 사이트에 치환되기 어려운 반면에, 계면층의 결정입도를 성장시키는데 기여할 수 있다.
구체적으로 상기 희토류 원소는 소성과정에서 상기 BaTiO3의 A 사이트 또는 B 사이트에 치환되지 못하고 상기 유전체층과 상기 내부전극층 사이 계면층에서 석출될 수 있다. 또한, 상기 석출된 희토류 원소가 계면층의 결정을 성장시킬 수 있다. 즉, 상기 희토류 원소가 비정상 결정립 성장(abnormal grain growth)을 유도하여 상기 계면층의 결정입도가 증가될 수 있다. 상기 결정입도가 증가하여 유전율이 향상된 계면층을 고유전층으로 정의할 수 있다. 이를 통해, 계면층 일 면에 0.05 내지 0.1 ㎛ 두께의 고유전층을 형성할 수 있다.
실시 예에 따르면, 상기 고유전층의 결정입도와 상기 유전체층의 두께는 하기 관계식 1를 만족할 수 있다.
[관계식 1]
0.1 ≤ Dc/td ≤ 1.0
(상기 관계식 1에서 Dc는 계면층의 결정입도를 의미하며, td는 유전체층의 두께를 의미한다)
상기 계면층의 결정입도와 상기 유전체층의 두께와의 비(Dc/td)가 0.1 미만일 경우, 앞서 말한 크기 효과에 의해 유전율이 감소될 수 있다. 반대로, 상기 유전체층의 두께와의 비(Dc/td)가 1.0을 초과하면, 온도 안정성이 감소하여 유전손실이 증가할 수 있으며, 신뢰성이 감소될 수 있다.
더 바람직하게, 상기 고유전층의 결정입도와 상기 유전체층의 두께는 하기 관계식 2를 만족할 수 있다.
[관계식 2]
0.4 ≤ Dc/td ≤ 0.8
(상기 관계식 2에서 Dc는 고유전층의 결정입도를 의미하며, td는 유전체층의 두께를 의미한다)
실시 예에 따르면, 상기 고유전층의 결정입도는 상기 관계식 1 내지 2를 만족하는 범위에서 200 내지 400㎚일 수 있으며, 더 바람직하게는 250 내지 370㎚일 수 있다.
실시 예에 따르면, 상기 유전체층의 두께는 0.5 내지 2㎛로 형성될 수 있다. 상기 유전체층의 두께가 0.5㎛ 미만인 경우, 상기 유전체층의 내구력이 부족하여 소결 또는 사용 시 쉽게 파손될 수 있으며, 이로 인해 복수로 적층된 상기 내부전극층 사이의 절연이 약화되어 품질이 저하될 수 있다. 반대로, 상기 유전체층의 두께가 2㎛를 초과하는 경우, 부피가 한정된 커패시터에서 상기 유전체층과 상기 내부전극층이 적층되는 층수가 감소하여 상기 커패시터의 용량이 감소할 수 있다.
구체적으로, 상기 적층형 커패시터의 용량은 하기 관계식 3에 의해 결정될 수 있다.
[관계식 3]
C = εo· εr(n-1)A/td
(상기 관계식 3에서 C는 적층형 커패시터의 정전용량, εo는 공기의 비유전율, εr은 유전체의 비유전율, n은 내부전극의 적층수, td는 유전체의 두께 및 A는 내부전극의 면적을 의미한다)
즉, 상기 유전체층의 두께는 정전용량에 반비례하며, 또한 상기 유전체층의 두께가 증가하면 상대적으로 상기 내부전극의 적층수가 감소하기 때문에 상기 유전체층의 두께는 2㎛를 초과하지 않는 것이 바람직하다.
실시 예에 따르면, 상기 이온 반경이 큰 희토류 원소는 Re2O3로 결합한 경우를 기준으로 이온 반경이 108pm 이상의 희토류 원소인 것이 바람직하며, 더욱 바람직하게는 La, Sm 및 Nd 중에서 선택되는 어느 하나 이상의 희토류 원소일 수 있다.
동시에, 상기 BaTiO3의 함량을 70 내지 90 중량%, 상기 La, Sm 및 Nd의 합이 3 내지 25 중량%가 되도록 첨가량을 조절할 수 있다. 상기 BaTiO3의 함량이 90 중량%를 초과하면, 상대적으로 상기 희토류 원소의 함량이 감소하여 유전율 상승 효과를 기대하기 어렵다. 반면에, 상기 BaTiO3의 함량이 70 중량% 미만이면 유전손실이 증가될 수 있으며, 동시에 적층형 커페시터의 기대수명이 감소하여 품질이 저하될 수 있다. 상술한 이유로 상기 BaTiO3의 함량이 70 내지 90 중량%, 상기 La, Sm 및 Nd의 합이 3 내지 25 중량%인 것이 바람직하며, 더 바람직하게는 상기 BaTiO3의 함량이 80 내지 90 중량%, 상기 La, Sm 및 Nd의 합이 10 내지 20 중량%일 수 있다.
실시 예에 따르면, 상기 내부전극층에 디라미네이션(delamination) 및 크랙이 형성되는 것을 방지하기 위해 상기 세라믹 공제에 NiO(산화니켈)를 0.3 내지 1.0 중량% 더 첨가할 수 있다. 상기 디라미네이션이란, 상기 내부전극층의 일부가 박리되는 현상을 의미한다. 상기 NiO를 첨가하지 않거나 0.3 중량% 미만을 첨가하면, 상기 내부전극층에 디라미네이션 및 크랙이 형성되어 상기 적층형 커패시터의 수명이 감소될 수 있다. 아울러 상기 NiO가 1.0 중량%를 초과하는 경우에도, 상기 내부전극층과 상기 유전체층의 결합이 약화되어 디라미네이션이 발생할 수 있다. 이러한 이유로 NiO를 0.3 내지 1.0 중량% 첨가하는 것이 바람직하며, 더 바람직하게는 0.5 내지 1.0중량% 첨가할 수 있다.
실시 예에 따르면, 상기 세라믹 공제는 상기 금속분말인 Ni 중량에 대하여 5 내지 25 중량% 포함될 수 있다. 상기 세라믹 공제가 5 중량% 미만으로 첨가되면, 세라믹 공제의 양이 부족하여 상기 적층형 커패시터의 전기적 특성이 감소될 수 있다. 반면, 상기 세라믹 공제가 25 중량%를 초과하면 소성 과정에서 유실되는 공제가 많으며, 이로 인하여 소성 후 전극 연결성이 저하되어 전기적 특성이 감소될 수 있다.
본 발명의 다른 일 양태는 적층형 커패시터의 제조방법에 관한 것으로, 구체적으로 a) 그린시트를 형성하는 단계, b) 상기 그린시트의 일 면에 전극물질 페이스트를 인쇄하는 단계, c) 상기 그린시트를 적층하여 적층체를 제조하는 단계, 및 d) 상기 적층체를 소성하여 유전체층, 내부전극층 및 고유전층을 제조하는 단계 중 어느 하나 이상을 더 포함할 수 있다. 이 때, 상기 전극물질 페이스트는 Ni, Ni합금, Cu 중 어느 하나를 포함하는 금속분말 및 희토류 원소를 3 내지 25 중량%함유한 세라믹 공제를 포함하며, 상기 희토류 원소로 인하여 고유전층의 유전율이 증가할 수 있다.
우선 a) 그린시트를 형성하는 단계를 수행할 수 있다. 구체적으로, BaTiO3을 주 조성으로 하고 첨가제로 산화이트륨(Y2O3), 산화망간(Mn3O4), 산화규소(SiO2), 유리 프릿(glass frit) 등을 첨가하며 제공될 수 있다. 상기 그린시트를 형성하는 방법으로는 닥터 블레이드(doctor blade), 립 캐스팅(lip casting) 등 공지된 기술 중 어느 하나 이상의 방법을 사용할 수 있다.
실시 예에 따르면, 상기 그린시트는 0.3 내지 3㎛ 두께로 제조할 수 있으며, 더 바람직하게는 0.5 내지 2.0㎛ 두께로 제조할 수 있다.
상기 b) 단계에서는, 상기 그린시트의 일 면에 전극물질 페이스트를 인쇄할 수 있다. 상기 전극물질 페이스트는 상술한 바와 같이 상기 금속분말, 상기 세라믹 공제, 상기 유기 바인더, 상기 분산제 및 유기용매 중에서 선택되는 어느 하나 이상을 혼합하여 제공할 수 있다.
실시 예에 따르면, 상기 유기 바인더는 에틸셀룰로우스(Ethyl Cellulose), 폴리비빌부티랄(PVB), 폴리비닐피룰리돈(PVP)으로 구성된 군 중에서 선택된 어느 하나 또는 둘 이상을 포함할 수 있으며, 또는 통상적으로 사용하는 다른 유기 바인더를 사용하여도 무방하다.
실시 예에 따르면, 상기 유기용매는 터피네올(Terpineol), 알파 터피네올(α-Terpineol), 디하이드로 터피네올(Dethydro-Terpineol), 디하이드로 터피네올 아세테이트(Dethydro-Terpineol-Acetate)으로 구성된 군 중에서 선택된 어느 하나 또는 둘 이상의 유기용매로 제공될 수 있으며, 또는 통상적으로 사용하는 다른 유기용매를 사용하여도 무방하다.
실시 예에 따르면, 상기 분산제는 글리세릴 모노올레인산(Glycerol-alpha-monooleate), 및 노닐페놀 에톡실레이트 포스페이트 에스테르(Nonylphenol ethoxylate phosphate ester)로 구성된 군 중에서 선택된 어느 하나 또는 둘 이상의 분산제로 제공될 수 있으며, 또는 통상적으로 사용하는 다른 분산제를 사용하여도 무방하다.
상기 c) 단계에서는 상기 그린시트를 적층하여 적층체를 제조할 수 있다.
실시 예에 따르면, 상기 그린시트가 300 내지 1,000층 적층된 적층체를 제조할 수 있다. 구체적으로, 상기 그린시트가 300층 미만으로 적층되면 상술한 관계식 3에 따라 상기 적층형 커패시터의 정전용량이 감소될 수 있다.
[관계식 3]
C = εo· εr(n-1)A/td
(상기 관계식 3에서 C는 적층형 커패시터의 정전용량, εo는 공기의 비유전율, εr은 유전체의 비유전율, n은 내부전극의 적층수, td는 유전체의 두께 및 A는 내부전극의 면적을 의미한다)
반대로 상기 그린시트가 1,000층을 초과하여 적층되면, 상기 그린시트가 과도하게 얇아져 소성 과정중에 파손될 수 있으며, 절연성이 감소될 수 있다. 이에, 상기 적층체는 상기 그린시트가 300 내지 1,000층 적층되는 것이 바람직하며, 더 바람직하게는 350 내지 500층 적층될 수 있다.
상기 d) 단계에서는 상기 적층체를 소성하여 유전체층, 내부전극층 및 고유전층을 제조할 수 있다. 구체적으로, 소결하기 전, 상기 적층체를 대상으로 공기 또는 불활성 가스 분위기 중에서 200 내지 350℃로 1차 가소, 불활성 가스 분위기에서 800 내지 900℃로 2차 가소를 수행할 수 있다. 상기 1차 가소는 30 내지 50시간동안 수행할 수 있으며, 상기 2차 가소는 3 내지 8시간 동안 수행할 수 있다. 이후, 적층체를 소정의 환원 분위기에서 80℃/min으로 승온하여 1,100 내지 1,200℃에서 0.5 내지 2시간동안 소결 시킬 수 있다.
실시 예에 따르면, 상기 소결이 완료된 적층체에 대하여 20 내지 40ppm의 O2 분위기에서 900 내지 1,100℃로 산화 처리를 수행할 수 있다.
이하, 실시예를 통해 본 발명에 따른 적층형 커패시터 및 이의 제조방법에 대하여 더욱 상세히 설명한다. 다만 하기 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.
또한 달리 정의되지 않은 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본원에서 설명에 사용되는 용어는 단지 특정 실시예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다. 또한 명세서에서 특별히 기재하지 않은 첨가물의 단위는 원자%일 수 있다.
1) 세라믹 공제 제조
[제조예]
25㎚ 입경을 갖는 티탄산바륨(BaTiO3)를 주성분으로 소기의 첨가물들을 준비한다. 상기 첨가물은 탄산 바륨(BaCO3), 산화 디스프로슘(Dy2O3), 산화 이트륨(Y2O3), 이산화 규소(SiO2) 및 산화니켈(NiO)로 선택된 군 중에서 어느 하나 또는 둘 이상을 포함할 수 있다. 상기 BaTiO3와 소기의 첨가물들의 구체적인 혼합비는 하기 표 2 내지 3에 개시된다.
상기 BaTiO3와 첨가물들을 반응용기에 투입한 후 180℃로 3시간 동안 수열합성 한다. 이후, 60㎚ 크기의 산화 사마리움 (Sm2O3), 산화 네오디늄 (Nd2O3), 산화 란탄(La2O3)으로 구성된 희토류 산화물(Re2O3)을 혼합하여 세라믹 공제 혼합물을 제조한다. 마지막으로 상기 세라믹 공제 혼합물과 0.3mm 직경의 지르코니아 볼을 에탄올에 첨가 후 12시간동안 분산하여 세라믹 공제 혼합액을 제조한다.
세라믹 공제 내 함량(중량%)
BaTiO3 BaCO3 Dy2O3 Y2O3 SiO2 La2O3 Nd2O3 Sm2O3 NiO
제조예 1 90 0.0 0.0 0.0 0.0 9.5 0.0 0.0 0.5
제조예 2 80 1.0 0.0 0.0 0.0 15.0 0.0 3.5 0.5
제조예 3 75 0.5 0.5 0.5 0.5 10.0 10.0 2.5 0.5
제조예 4 90 0.5 0.5 0.5 0.5 5.0 0.0 2.0 1.0
제조예 5 90 0.5 0.5 0.5 0.5 5.0 2.5 0.0 0.5
제조예 6 80 0.5 0.5 0.5 0.5 3.0 3.0 11.5 0.5
제조예 7 75 0.0 0.5 0.5 0.0 10.0 3.0 10.7 0.3
제조예 8 90 0.0 0.5 0.5 0.0 0.0 8.7 0.0 0.3
제조예 9 80 1.5 0.0 1.0 1.0 3.0 1.0 12.2 0.3
제조예 10 90 1.5 0.0 1.0 1.0 5.0 1.0 0.0 0.5
제조예 11 85 1.5 0.0 1.0 1.0 0.0 1.0 10.0 0.5
제조예 12 80 0.0 0.0 1.0 1.0 5.0 1.0 11.0 1.0
제조예 13 90 0.0 1.0 0.0 1.0 5.0 1.0 1.5 0.5
제조예 14 80 0.0 1.0 0.0 1.0 5.0 3.0 9.5 0.5
제조예 15 90 0.0 1.0 0.5 1.0 5.0 0.0 2.2 0.3
제조예 16 90 0.0 1.0 0.5 1.0 0.0 5.0 2.2 0.3
제조예 17 80 0.5 1.0 0.5 1.0 3.0 10.0 3.5 0.5
제조예 18 90 0.0 0.0 0.5 0.0 0.0 5.0 4.0 0.5
제조예 19 85 0.5 0.0 0.5 0.0 5.0 0.0 8.5 0.5
제조예 20 70 1.0 0.0 3.0 1.0 3.0 3.0 18.5 0.5
세라믹 공제 내 함량(중량%)
BaTiO3 BaCO3 Dy2O3 Y2O3 SiO2 La2O3 Nd2O3 Sm2O3 NiO
제조예 21 90 1.5 1.0 0.0 1.0 0.5 3.0 2.5 0.5
제조예 22 85 0.5 3.0 3.0 1.0 1.0 5.0 1.0 0.5
제조예 23 80 0.5 3.0 1.0 0.0 0.0 0.0 15.0 0.5
제조예 24 80 1.0 0.0 1.0 0.0 5.0 0.0 12.5 0.5
제조예 25 70 1.0 5.0 1.0 0.0 0.0 5.0 17.0 1.0
제조예 26 90 1.0 0.5 0.0 0.0 5.0 3.0 0.0 0.5
제조예 27 85 1.0 0.5 0.5 0.0 0.5 3.0 9.0 0.5
제조예 28 80 1.0 0.5 0.5 0.0 0.5 10.0 7.0 0.5
제조예 29 90 1.0 1.0 1.0 0.0 1.0 5.0 0.0 1.0
제조예 30 90 1.0 0.0 0.0 0.0 1.0 3.0 4.0 1.0
제조예 31 80 1.0 0.0 0.0 0.0 3.0 10.0 5.0 1.0
비교 제조예 1 97 1.0 1.0 1.0 0.0 0.0 0.0 0.0 0.0
비교 제조예 2 97 0.3 0.3 2.4 0.0 0.0 0.0 0.0 0.0
비교 제조예 3 97 1.6 0.0 1.4 0.0 0.0 0.0 0.0 0.0
비교 제조예 4 97 1.0 0.0 2.0 0.0 0.0 0.0 0.0 0.0
비교 제조예 5 90 2.0 3.0 1.0 1.0 0.0 1.0 1.5 0.5
비교 제조예 6 65 1.5 3.0 1.0 1.0 0.0 24.5 3.0 1.0
비교 제조예 7 65 0.5 0.0 1.0 1.0 3.0 5.0 23.5 1.0
비교 제조예 8 70 1.5 0.0 1.0 1.0 3.0 1.0 22.2 0.3
비교 제조예 9 70 1.0 1.0 1.0 0.0 1.0 0.0 25.0 1.0
비교 제조예 10 70 0.5 1.0 0.5 1.0 5.0 10.0 11.5 0.5
비교 제조예 11 70 0.0 1.0 0.0 1.0 10.0 10.0 8.0 0.0
비교 제조예 12 90 0.5 0.0 1.0 1.0 5.0 1.0 1.5 0.0
비교 제조예 13 80 0.5 10.0 0.0 0.0 0.5 5.0 4.0 0.0
비교 제조예 14 90 0.0 0.0 0.0 0.0 5.0 1.0 2.5 1.5
2) 내부전극 페이스트 제조
상기 제조예 1 내지 31 및 비교제조예 1 내지 14로 제조된 세라믹 공제를 금속분말, 바인더, 분산제 및 유기용매를 혼합하여 내부전극 페이스트를 제조한다. 상기 금속분말은 평균입경이 0.2㎛인 Ni을 사용하며, 상기 바인더는 분자량이 약 200,000인 에틸셀룰로우스(Ethyl Cellulose) 수지를 사용한다. 상기 분산제는 글리세릴 모노올레인산(glycerol-alpha-monooleate, CH(CH2)7COOCH2CCH2OHH)을 사용하며, 상기 유기용매는 터피네올(Terpineol)을 사용한다.
구체적으로 상기 금속분말, 세라믹 공제, 바인더, 유기용매 및 분산제를 하기 표 4 내지 5의 비율로 혼합한 후 침강방지제로 나트륨 코코일 글루탐산(sodium cocoyl glutamic acid)을 첨가하여 약 80,000 점도에서 3-롤 밀(roll mill)로 분산시켜 내부전극 페이스트를 제조한다.
적용한 세라믹 공제 Ni 금속분말
(중량%)
세라믹 공제
(중량%)
유기용매
(중량%)
분산제
(중량%)
실시예 1 제조예 1 45 15 39 1
실시예 2 제조예 2 45 15 39.1 0.9
실시예 3 제조예 3 51 11 37 1
실시예 4 제조예 4 47 15 37 1
실시예 5 제조예 5 49 11 39.2 0.8
실시예 6 제조예 6 43 7 48.9 1.1
실시예 7 제조예 7 51 7 40.9 1.1
실시예 8 제조예 8 43 15 41.1 0.9
실시예 9 제조예 9 49 11 39 1
실시예 10 제조예 10 43 11 45.1 0.9
실시예 11 제조예 11 47 11 41 1
실시예 12 제조예 12 47 7 44.9 1.1
실시예 13 제조예 13 43 7 49 1
실시예 14 제조예 14 45 7 47.2 0.8
실시예 15 제조예 15 51 15 33 1
실시예 16 제조예 16 51 15 32.9 1.1
실시예 17 제조예 17 49 15 34.9 1.1
실시예 18 제조예 18 43 11 45 1
실시예 19 제조예 19 49 11 39 1
실시예 20 제조예 20 49 15 35.1 0.9
적용한 세라믹 공제 Ni 금속분말
(중량%)
세라믹 공제
(중량%)
유기용매
(중량%)
분산제
(중량%)
실시예 21 제조예 21 49 7 43 1
실시예 22 제조예 22 47 7 45 1
실시예 23 제조예 23 51 11 37.1 0.9
실시예 24 제조예 24 47 11 41 1
실시예 25 제조예 25 51 15 32.9 1.1
실시예 26 제조예 26 51 7 41 1
실시예 27 제조예 27 43 15 40.9 1.1
실시예 28 제조예 28 47 7 45.1 0.9
실시예 29 제조예 39 45 7 47.2 0.8
실시예 30 제조예 30 47 11 41 1
실시예 31 제조예 31 45 15 39 1
비교예 1 비교 제조예 1 45 15 39 1
비교예 2 비교 제조예 2 47 11 40.9 1.1
비교예 3 비교 제조예 3 49 15 35.2 0.8
비교예 4 비교 제조예 4 51 7 41 1
비교예 5 비교 제조예 5 45 7 47 1
비교예 6 비교 제조예 6 49 15 34.9 1.1
비교예 7 비교 제조예 7 45 11 42.9 1.1
비교예 8 비교 제조예 8 43 11 45.1 0.9
비교예 9 비교 제조예 9 51 7 41.2 0.8
비교예 10 비교 제조예 10 45 7 47 1
비교예 11 비교 제조예 11 47 11 41 1
비교예 12 비교 제조예 12 43 15 40.9 1.1
비교예 13 비교 제조예 13 49 7 42.8 1.2
비교예 14 비교 제조예 14 45 11 43.1 0.9
3) 적층형 커페시터 제조
BaTiO3을 주성분으로 산화이트륨(Y2O3), 산화망간(Mn3O4), 산화규소(SiO2), 유리 프릿(glass frit) 등을 첨가하며 0.9㎛ 두께의 그린시트를 제조한다.
상기 그린시트 일 면에 상기 제조예 1 내지 31 및 비교제조예 1 내지 14로 제조된 내부전극 페이스트를 스크린 프린팅(Screen Printing)으로 인쇄하였으며, 상기 내부전극 페이스트가 인쇄된 그린시트를 380층으로 적층하였다. 이후, 상기 적층된 그린시트들을 1000kgf/㎠로 압착하여 적층체를 제조한다.
이 후, 상기 적층체를 공기 중에서 250℃로 45시간동안 1차 가소한 후, 불활성 가스 분위기에서 850℃로 4시간 동안 2차 가소를 수행한다. 1차 가소 및 2차 가소를 거친 적층체를 소정의 환원 분위기에서 80℃/min으로 승온하여 1,200℃에서 2시간동안 소결한다.
상기 소결이 완료된 적층체에 대하여 35ppm의 O2 분위기에서 1,000℃로 산화 처리를 수행한다.
마지막으로, 산화 처리가 완료된 적층체를 연마하여 내부전극층의 양단부를 노출시키고, Cu를 사용하여 도포한 후 700℃에서 열처리하여 내부전극층과 연결된 외부전극부를 형성함으로써 1.0*0.5㎟ 크기를 가지면서 0.5㎜의 두께를 갖는 적층형 커페시터를 제조한다.
[특성 평가 방법]
1) 정전용량(μF), 유전손실(%)
정전용량 및 유전손실은 시중에서 사용되는 용량 측정기(3504-50C HiTester, HIOKI 社)를 이용하여 측정하였으며, 1kHz, 전압 0.5 Vrms, 25℃에서의 정전용량을 측정하였다.
2) 절연저항(MΩ)
절연저항은 25 ℃에서 10~50 V의 직류전압을 60초 동안 인가하고 '고저항측정기(High Resistance Meter 4329A, HP사)를 이용하여 측정하였다.
3) 기대수명(Mean Time To Failure; MTTF)
기대수명은 하기 관계식 4를 이용하여 산출하였다.
[관계식 4]
Ls = Lr(Vs/Vr)3·e(tr-ts)/10.0
(상기 관계식 4에서 Vs는 실인가전압, ts는 실온도, Vr는 정격전압, tr는 허용온도 이며, Ls는 실인가전압(Vs)과 실온도(ts)하의 수명, Lr 정격전압(Vr)과 허용온도(tr)하의 수명을 의미한다)
4) 디라미네이션 발생여부
광학현미경(BX53M, OLYMPUS 社)를 이용하여 디라미네이션 발생여부를 확인하였다.
상기 적층형 커패시터의 특성 평과 결과는 하기 표 6 내지 7와 같다.
적용한 세라믹 공제 전기적 특성 수명 특성 디라미네이션
발생여부
정전용량
(μF)
유전손실
(%)
절연저항
(MΩ)
기대수명
(year)
실시예 1 제조예 1 10.5 5.25 211.0 17.2 X
실시예 2 제조예 2 11.3 6.23 120.0 15.0 X
실시예 3 제조예 3 11.4 6.40 135.0 14.7 X
실시예 4 제조예 4 10.3 5.01 302.6 17.9 X
실시예 5 제조예 5 11.1 5.93 346.9 15.6 X
실시예 6 제조예 6 10.6 5.35 319.0 17.0 X
실시예 7 제조예 7 12.3 7.70 430.2 12.6 X
실시예 8 제조예 8 11.2 6.19 359.3 15.1 X
실시예 9 제조예 9 11.5 6.51 374.0 14.5 X
실시예 10 제조예 10 9.5 4.04 255.3 21.2 X
실시예 11 제조예 11 10.1 4.71 288.1 18.8 X
실시예 12 제조예 12 10.6 5.38 320.2 16.9 X
실시예 13 제조예 13 9.0 3.48 227.7 23.8 X
실시예 14 제조예 14 11.1 5.93 346.7 15.6 X
실시예 15 제조예 15 10.6 5.29 316.1 17.2 O
실시예 16 제조예 16 11.8 6.92 393.4 13.8 X
실시예 17 제조예 17 10.2 4.84 294.3 18.4 X
실시예 18 제조예 18 9.9 4.45 275.3 19.7 X
실시예 19 제조예 19 11.0 5.91 345.5 15.7 X
실시예 20 제조예 20 10.6 5.34 318.4 17.0 X
적용한 세라믹 공제 전기적 특성 수명 특성 디라미네이션
발생여부
정전용량
(μF)
유전손실
(%)
절연저항
(MΩ)
기대수명
(h)
실시예 21 제조예 21 11.6 6.68 382.0 14.2 X
실시예 22 제조예 22 12.7 8.35 460.3 11.8 X
실시예 23 제조예 24 11.3 6.30 364.4 14.9 X
실시예 24 제조예 26 12.3 7.70 430.3 12.6 X
실시예 25 제조예 27 10.1 4.72 288.5 18.8 X
실시예 26 제조예 28 10.5 5.21 312.4 17.3 X
실시예 27 제조예 29 10.7 5.45 323.6 16.8 X
실시예 28 제조예 30 10.8 5.54 328.1 16.5 X
실시예 29 제조예 31 10.5 5.21 312.1 17.4 X
실시예 30 제조예 32 10.7 5.47 324.6 16.7 X
비교예 1 비교 제조예 1 7.7 2.27 434.0 32.6 O
비교예 2 비교 제조예 2 7.9 2.41 721.0 31.3 O
비교예 3 비교 제조예 3 8.1 2.63 569.0 29.4 O
비교예 4 비교 제조예 4 8.5 2.96 436.0 26.9 X
비교예 5 비교 제조예 5 9.6 4.13 259.9 20.9 X
비교예 6 비교 제조예 6 9.1 12.10 112.0 0.6 X
비교예 7 비교 제조예 7 25.0 16.20 31.0 0.5 X
비교예 8 비교 제조예 8 12.4 7.95 150.0 0.5 X
비교예 9 비교 제조예 9 11.9 15.70 120.0 1.2 X
비교예 10 비교 제조예 10 11.8 6.92 393.4 13.8 X
비교예 11 비교 제조예 11 15.3 28.00 18.0 0.1 O
비교예 12 비교 제조예 12 10.0 4.63 120.0 3.1 O
비교예 13 비교 제조예 13 11.4 8.10 369.4 5.9 O
비교예 14 비교 제조예 14 9.6 4.12 160.1 5.6 O
상기 표 6 내지 7에 기재된 바와 같이, 산화 사마리움 (Sm2O3), 산화 네오디늄 (Nd2O3), 산화 란탄(La2O3)으로 구성된 희토류 산화물(Re2O3)이 3 내지 25 중량% 포함된 적층형 커패시터는 평균 11μF의 정적용량과 6.1%의 유전손실을 가짐을 확인하였다. 동시에 절연저항은 309.7MΩ이며, 기대수명은 160.6h이다.
반면에, 상기 희토류 산화물(Re2O3)이 포함되지 않은 비교예 1 내지 4 및 상기 희토류 산화물(Re2O3)이 2.5 중량% 포함된 비교예 5는 평균 8.4μF의 정적용량, 2.9%의 유전손실, 484.0MΩ의 절연저항 및 281.9h의 기대수명을 가질 수 있다. 즉, 상기 세라믹 공제에 희토류 산화물(Re2O3)이 3 내지 25 중량% 포함되면서 정적용량이 1.3배, 절연저항이 1.7배 향상되었다는 것을 확인할 수 있다.
또한, 상기 희토류 산화물(Re2O3)이 25 중량%를 초월한 비교예 6 내지 11은 실시예 1 내지 32와 유사한 수준으로 정적용량과 절연저항이 증가하였으나, 유전손실이 2.3배 증가하였으며, 기대수명이 17%로 감소하였다. 이를 통해, 세라믹 공제 내 희토류 산화물(Re2O3)의 비율이 3 내지 25 중량% 인 것이 바람직하다는 것을 확인할 수 있으며, 더 바람직하게는 10 내지 20 중량%일 수 있다.
한편, 상기 비교예 11 내지 13을 참조하면, 상기 NiO가 0.3 중량%에 미치지 못하면 기대수명이 100h 미만인 것을 확인할 수 있다. 이는, 상기 반응층에 디라미네이션이 형성되어 상기 적층형 커패시터의 수명이 감소되었기 때문이다. 아울러, 상기 NiO가 1.0 중량%를 초과한 비교예 14에도 디라미네이션이 형성되었다는 것을 확인할 수 있다. 이는 NiO가 과량 첨가됨에 따라 상기 내부전극층과 상기 유전체층 사이의 결합이 약화되어 공간이 발생되었기 때문으로 확인할 수 있다.
즉, 본 발명에 따른 적층형 커패시터는 La, Nd 및 Sm을 3 내지 25 중량%, NiO를 0.3 내지 1.0 중량% 포함하는 세라믹 공제로 제조되어 정전용량 및 절연저항을 향상시켰으며, 동시에 유전손실을 8%미만, 기대수명을 200 이상 유지하였다. 이를 통해, 기존의 커패시터에 비해 전기적 특성과 수명 특성이 향상된 적층형 커패시터를 제공할 수 있다.
이상과 같이 특정된 사항들과 한정된 실시예를 통해 본 발명이 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 청구범위뿐 아니라 이 청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (16)

  1. 유전체층과 내부전극층이 교대로 적층된 구조의 적층형 커패시터에 있어서,
    상기 내부전극층은 희토류 원소를 3 내지 25 중량% 함유한 세라믹 공재를 포함하며,
    상기 희토류 원소로 인하여 상기 유전체층과 상기 내부전극층 계면에서 고유전층이 형성되는, 적층형 커패시터.
  2. 제 1항에 있어서,
    상기 고유전층의 결정입도(Grain size)와 상기 유전체층의 두께는 하기 관계식 1을 만족하는 것을 특징으로 하는, 적층형 커패시터.
    [관계식 1]
    0.1 ≤ Dc/td ≤ 1
    (상기 관계식 1에서 Dc는 고유전층의 결정입도를 의미하며, td는 유전체층의 두께를 의미한다)
  3. 제 2항에 있어서,
    상기 고유전층의 결정입도와 상기 유전체층의 두께는 하기 관계식 2를 만족하는 것을 특징으로 하는, 적층형 커패시터.
    [관계식 2]
    0.4 ≤ Dc/td ≤ 0.8
    (상기 관계식 2에서 Dc는 고유전층의 결정입도를 의미하며, td는 유전체층의 두께를 의미한다)
  4. 제 1항에 있어서,
    상기 고유전층의 결정입도는 200 내지 400㎚인 것을 특징으로 하는, 적층형 커패시터.
  5. 제 1항에 있어서,
    상기 유전체층의 두께는 0.5 내지 2㎛인 것을 특징으로 하는, 적층형 커패시터.
  6. 제 1항에 있어서,
    상기 세라믹 공제는,
    티탄산바륨(BaTiO3)이 70 내지 90 중량%, Re2O3(Re는 희토류 원소)가 3 내지 25 중량% 포함되며, NiO, BaCO3 및 SiO2 가 0 내지 5 중량% 포함되는 것을 특징으로 하는, 적층형 커패시터.
  7. 제 6항에 있어서,
    상기 Re2O3에서의 Re는 La, Sm 및 Nd 중에서 선택되는 어느 하나 이상의 희토류 원소인 것을 특징으로 하는, 적층형 커패시터.
  8. 제 7항에 있어서,
    상기 Re2O3는 La2O3인 것을 특징으로 하는, 적층형 커패시터.
  9. 제 8항에 있어서,
    상기 NiO는 상기 세라믹 공제의 총 중량의 0.3 내지 1.0중량% 포함되는, 적층형 커패시터.
  10. 제 6항에 있어서,
    상기 세라믹 공제는,
    티탄산바륨(BaTiO3)을 모재로 70 내지 90 중량%, Re2O3(Re는 희토류 원소) 3 내지 25 중량%, NiO 0.3 내지 1.0 중량%, BaCO3 0 내지 1.5 중량% 및 SiO2 0 내지 1.8 중량%를 포함하는 것을 특징으로 하는, 적층형 커패시터.
  11. 제 1항에 있어서,
    상기 유전체층과 상기 내부전극층은 300 내지 1000층으로 교대로 적층되어 형성된, 적층형 커패시터.
  12. a) 그린시트를 형성하는 단계,
    b) 상기 그린시트의 일 면에 전극물질 페이스트를 인쇄하는 단계,
    c) 상기 그린시트를 적층하여 적층체를 제조하는 단계, 및
    d) 상기 적층체를 소성하여 유전체층, 내부전극층 및 고유전층을 제조하는 단계를 포함하며,
    상기 전극물질 페이스트는 희토류 원소를 3 내지 25 중량%함유한 세라믹 공재를 포함하며,
    상기 희토류 원소로 인하여 고유전층의 유전율이 증가하는, 적층형 커패시터의 제조방법.
  13. 제 12항에 있어서,
    상기 고유전층의 결정입도와 상기 유전체층의 두께는 하기 관계식 2를 만족하는 것을 특징으로 하는, 적층형 커패시터.
    [관계식 2]
    0.4 ≤ Dc/td ≤ 0.8
    (상기 관계식 2에서 Dc는 고유전층의 결정입도를 의미하며, td는 유전체층의 두께를 의미한다)
  14. 제 12항에 있어서,
    상기 희토류 산화물은 La2O3 것을 특징으로 하는, 적층형 커패시터의 제조방법.
  15. 제 12항에 있어서,
    상기 전극물질 페이스트는 Ni, Ni합금, Cu 중 어느 하나의 물질로 구성된 금속분말을 더 포함하는 것을 특징으로 하는, 적층형 커패시터의 제조방법.
  16. 제 12항에 있어서,
    상기 금속분말은 80 내지 200㎚의 평균 입경을 갖는 것을 특징으로 하는, 적층형 커패시터의 제조방법.
KR1020210033315A 2020-05-19 2021-03-15 적층형 커패시터 및 이의 제조방법 KR102438839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/235,246 US11776744B2 (en) 2020-05-19 2021-04-20 Multilayer ceramic capacitor and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200059740 2020-05-19
KR20200059740 2020-05-19

Publications (2)

Publication Number Publication Date
KR20210143103A true KR20210143103A (ko) 2021-11-26
KR102438839B1 KR102438839B1 (ko) 2022-09-01

Family

ID=78700365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210033315A KR102438839B1 (ko) 2020-05-19 2021-03-15 적층형 커패시터 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102438839B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026893A (ko) * 2001-09-27 2003-04-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
JP2013098312A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 積層セラミックコンデンサ
KR20130136247A (ko) * 2012-06-04 2013-12-12 삼성전기주식회사 적층 세라믹 부품
KR101883111B1 (ko) 2017-08-02 2018-08-24 삼성전기주식회사 적층 세라믹 전자부품
KR20180115373A (ko) 2017-04-12 2018-10-23 이희상 Mlcc용 유전체 조성물의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026893A (ko) * 2001-09-27 2003-04-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
JP2013098312A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 積層セラミックコンデンサ
KR20130136247A (ko) * 2012-06-04 2013-12-12 삼성전기주식회사 적층 세라믹 부품
KR20180115373A (ko) 2017-04-12 2018-10-23 이희상 Mlcc용 유전체 조성물의 제조 방법
KR101883111B1 (ko) 2017-08-02 2018-08-24 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
KR102438839B1 (ko) 2022-09-01

Similar Documents

Publication Publication Date Title
US7718560B2 (en) Electronic device, dielectric ceramic composition and the production method
KR100278416B1 (ko) 유전체 세라믹과 그 제조방법, 및 적층 세라믹 전자부품과 그 제조방법
US6205015B1 (en) Dielectric ceramic, method for producing the same, laminated ceramic electronic element, and method for producing the same
KR101000771B1 (ko) 적층 세라믹 콘덴서
US7759269B2 (en) Dielectric ceramic composition and electronic device
EP1867616A2 (en) Electronic device, dielectric ceramic composition and the production method
US20040038800A1 (en) Dielectric ceramic composition and electronic device
US7381672B2 (en) Dielectric ceramic material and multilayer ceramic capacitor
WO2007026614A1 (ja) 誘電体磁器およびその製法、並びに積層セラミックコンデンサ
US8492301B2 (en) Dielectric ceramic composition and ceramic electronic component
EP1837316A2 (en) Electronic device, dielectric ceramic composition and the production method
JP2007258646A (ja) 積層型電子部品およびその製造方法
JP4191496B2 (ja) 誘電体磁器組成物および電子部品
JP2006206362A (ja) 誘電体磁器及びこれを用いた積層セラミックコンデンサ
JP2006199534A (ja) 誘電体磁器組成物および電子部品
JP2019201134A (ja) 積層セラミックコンデンサおよびその製造方法
KR20190116153A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20190121143A (ko) 적층 세라믹 커패시터
JP2007063040A (ja) 誘電体磁器組成物の製造方法、および電子部品
JP4696891B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP4717302B2 (ja) 誘電体磁器組成物及び電子部品
KR100374471B1 (ko) 유전체 세라믹 재료 및 모놀리식 세라믹 전자 부품
JP4576807B2 (ja) 誘電体磁器組成物および電子部品
US8492302B2 (en) Dielectric ceramic composition and ceramic electronic component
US11776744B2 (en) Multilayer ceramic capacitor and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant