KR20130133864A - 반도체 칩을 위한 접속 캐리어 및 반도체 소자 - Google Patents

반도체 칩을 위한 접속 캐리어 및 반도체 소자 Download PDF

Info

Publication number
KR20130133864A
KR20130133864A KR1020137026814A KR20137026814A KR20130133864A KR 20130133864 A KR20130133864 A KR 20130133864A KR 1020137026814 A KR1020137026814 A KR 1020137026814A KR 20137026814 A KR20137026814 A KR 20137026814A KR 20130133864 A KR20130133864 A KR 20130133864A
Authority
KR
South Korea
Prior art keywords
connection
carrier
connection surface
carrier body
recess
Prior art date
Application number
KR1020137026814A
Other languages
English (en)
Other versions
KR101569606B1 (ko
Inventor
라이문트 오베르슈미트
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20130133864A publication Critical patent/KR20130133864A/ko
Application granted granted Critical
Publication of KR101569606B1 publication Critical patent/KR101569606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 적어도 하나의 반도체 칩(7)을 위한 접속 캐리어(1)에 관한 것으로, 이 경우 접속 캐리어는 메인 면(20)을 가진 캐리어 바디(2)를 포함한다. 메인 면 위에 제 1 접속면(31) 및 상기 제 1 접속면(31)으로부터 떨어져 있는 제 2 접속면(32)이 형성된다. 접속 캐리어는 기계적인 디커플링 장치(5)를 포함하고, 상기 디커플링 장치는 캐리어 바디로부터 제 1 접속면의 적어도 하나의 영역으로 기계적 힘의 전달을 감소시키기 위해 제공된다. 또한, 본 발명은 이러한 접속 캐리어를 가진 반도체 소자(8)에 관한 것이다.

Description

반도체 칩을 위한 접속 캐리어 및 반도체 소자{CONNECTION CARRIER FOR SEMICONDUCTOR CHIPS AND SEMICONDUCTOR COMPONENT}
본 발명은 적어도 하나의 반도체 칩을 위한 접속 캐리어 및 이러한 접속 캐리어를 가진 반도체 소자에 관한 것이다.
광전 반도체 칩, 예컨대 하부면의 2개의 콘택에 의해 접속 캐리어에 고정되고 전기 접촉되는 LED-칩에서, 예컨대 접속 캐리어의 열 팽창에 의해 또는 기계적 응력으로 인한 접속 캐리어의 비틀림에 의해 반도체 칩과 접속 캐리어 사이의 전기 접속 중 하나의 접속이 분리되고 반도체 칩에 불량이 발생한다.
본 발명의 과제는 접속 캐리어에 고정된 반도체 칩에 대한 접속이 분리되는 위험이 감소하는 접속 캐리어를 제공하는 것이다.
상기 과제는 청구범위 제 1 항의 대상에 의해 해결된다.
실시예 및 개선예들은 종속 청구항의 대상이다.
실시예에 따라 적어도 하나의 반도체 칩을 위한 접속 캐리어는 메인 면을 가진 캐리어 바디를 포함한다. 메인 면 위에 제 1 접속면 및 제 1 접속면으로부터 떨어져 있는 제 2 접속면이 형성된다. 접속 캐리어는 디커플링 장치를 포함하고, 상기 디커플링 장치는 캐리어 바디로부터 제 1 접속면의 적어도 하나의 영역으로, 특히 제 1 접속면의 연결 영역으로 기계적 힘의 전달을 감소시키기 위해 제공된다. 연결 영역은 바람직하게 반도체 칩의 전기 콘택에 대한 전기 접속을 위해 제공되고, 이 경우 연결 영역 내 제 1 접속면과 반도체 칩의 콘택 사이의 연결층은 제 1 접속면에 직접 인접한다.
기계적 디커플링 장치란 특히 일반적으로 적어도 반도체 집의 고정을 위해 제공된 영역에서 캐리어 바디의 휨 및/또는 캐리어 바디의 온도 변동 시 발생하는 기계적 응력을 의도적으로 약화시키기 위해 제공되는 접속 캐리어의 영역이다. 캐리어 바디에 기계적 힘의 작용 시 반도체 칩에 대한 접속을 위해 제공된 제 1 접속면의 영역으로 직접적인 힘 전달은 그 위에 제공된 접속면을 가진 비구조화된, 균일하게 형성된 캐리어 바디에 비해 약화된다.
이로써 접속 캐리어, 특히 제 1 접속면 및 제 2 접속면에 고정되고 전기 접촉되는 반도체 칩이 온도 변동 시 및/또는 캐리어 바디의 기계적 부하 시 분리되는 위험이 감소한다. 또한 접속 캐리어와 반도체 칩의 열 팽창 계수가 상이한 경우에도 영구적이고 확실한 전기 접속이 보장된다.
변형 실시예에서 기계적 디커플링 장치는 캐리어 바디 내의 리세스에 의해 형성된다. 리세스는 바람직하게 접속 캐리어의 메인 면으로부터 형성된다. 수직 방향으로, 즉 접속 캐리어의 메인 면에 대해 수직으로 연장되는 방향으로 리세스는 바람직하게 완전히 캐리어 바디를 통해서 연장되지 않는다.
바람직한 개선예에서 리세스는 적어도 부분적으로 충전 물질로 채워진다. 충전 물질은 바람직하게 캐리어 바디보다 낮은 탄성 계수를 갖는다. 다시 말해서 충전 물질은 캐리어 바디의 물질보다 연질이다. 바람직하게는 충전 물질의 탄성 계수는 캐리어 바디의 탄성 계수의 최대 0.7배, 특히 바람직하게 최대 0.5배 크기이다. 캐리어 바디에 비해 연질인 충전 물질에 의해 캐리어 바디에 작용하는 기계적 응력, 예를 들어 압축- 또는 인장 응력이 감소된 규모로만 반도체 칩의 적어도 하나의 전기 콘택에 대한 접속부에 작용할 수 있다.
다른 변형 실시예에서 기계적 디커플링 장치는 비드(bead)에 의해 형성된다. 비드는 바람직하게는 리세스를 채우는 충전 물질 내에 형성된다. 그러나, 비드는 캐리어 바디 자체에도 형성될 수 있다. 비드에 의해 스프링 작용이 달성될 수 있고, 이로써 제 1 접속면의 연결 영역은 캐리어 바디로부터 기계적으로 디커플링 된다.
접속 캐리어의 평면도로 볼 때 리세스는 바람직하게 제 1 접속면과 중첩한다. 특히 연결 영역은 바람직하게 완전히 리세스 내에 배치된다. 또한 바람직하게 리세스는 접속 캐리어의 평면도로 볼 때 제 1 접속면 및 제 2 접속면과 중첩할 수 있다. 리세스의 폭은 접속 캐리어의 평면도로 볼 때 고정될 반도체 칩의 베이스 면의 50% 이상일 수 있다.
적어도 가로 방향으로 리세스는 상기 방향을 따른 반도체 칩의 가로방향 폭의 예컨대 경계값을 포함하여 1% 내지 50%, 바람직하게는 경계값을 포함하여 1 내지 30%만큼 반도체 칩의 가로방향 폭보다 더 클 수 있다.
다른 변형 실시예에서 기계적 디커플링 장치는 제 1 접속면의 곡류 형태로 연장된 영역에 의해 형성된다. 곡류 형태의 영역에 의해 반도체 칩의 콘택들 사이의 전단 응력은 스프링 작용을 통해 약화될 수 있다.
바람직하게 기계적 디커플링 장치는 곡류 형태로 연장된 영역과 리세스에 의해 형성되고, 이 경우 리세스는 바람직하게 적어도 부분적으로 곡류 형태로 연장된 영역의 외부 가장자리를 따라 형성된다. 리세스는 충전 또는 비충전 되어 형성될 수 있다.
다른 변형 실시예에서 기계적 디커플링 장치는 제 1 접속면의 영역에 의해 형성되고, 상기 영역에서 제 1 접속면은 메인 면 위에 구속되지 않게(free) 배치된다. 다시 말해서 제 1 접속면의 영역은 캐리어의 메인 면에 기계적으로 직접 연결되지 않으므로, 반도체 칩의 고정을 위해 제공된, 제 1 접속면의 연결 영역에서 캐리어 바디의 휨 응력은 감소한 상태로만 작용한다.
제 2 접속면은 바람직하게 제 1 접속면보다 크다. 바람직하게 제 2 접속면은 제 1 접속면의 적어도 1.5배, 특히 바람직하게는 적어도 3배 크기이다. 반도체 칩의 기계적으로 안정적인 고정은 바람직하게 주로 제 2 접속면에 의해 이루어진다. 제 1 접속면은 바람직하게, 접속 캐리어의 기계적 부하 시에도 반도체 칩에 대한 접속이 분리되지 않도록 구현된다.
다른 바람직한 실시예에서 제 2 접속면의 외부 가장자리는 적어도 2개의 지점을 포함하고, 이 경우 상기 지점들 사이에서 연장된 가상의 직선 연결 라인은 제 1 접속면의 외부로 또한 바람직하게는 제 1 접속면을 통해서 연장된다. 따라서 간단하게 제 2 접속면이 제 1 접속면보다 훨씬 큰 형상이 달성될 수 있다.
바람직한 개선예에서 제 2 접속면의 외부 가장자리는 적어도 부분적으로 적어도 2개의 측면을 따라, 특히 바람직하게 제 1 접속면의 3개의 측면을 따라 연장된다. 다시 말해서 제 2 접속면은 제 1 접속면, 특히 연결 영역을 부분적으로 포함한다.
이러한 접속 캐리어를 가진 반도체 소자는 바람직하게 적어도 하나의 반도체 칩, 특히 바람직하게는 다수의 특수한 광전 반도체 칩을 포함한다. 적어도 하나의 반도체 칩은 접속 캐리어를 향한 하부면에 제 1 콘택과 제 2 콘택을 갖고, 이 경우 제 1 콘택은 제 1 접속면에 그리고 제 2 콘택은 제 2 접속면에 도전 접속된다.
다른 특징들, 실시예 및 세부 사항들은 도면과 함께 실시예의 하기 설명에 제시된다.
도 1a 및 도 1b는 접속 캐리어를 가진 반도체 소자의 제 1 실시예를 도시한 개략적인 평면도(도 1b) 및 라인 A-A'을 따른 해당 단면도(도 1a).
도 2a 및 도 2b는 접속 캐리어를 가진 반도체 소자의 제 2 실시예를 도시한 개략적인 평면도(도 2b) 및 라인 B-B'를 따른 해당 단면도(도 2a).
도 3은 접속 캐리어를 가진 반도체 소자의 제 3 실시예를 도시한 개략적인 단면도.
도 4a 및 도 4b는 접속 캐리어를 가진 반도체 소자의 제 4 실시예를 도시한 개략적인 평면도(도 4b) 및 라인 C-C'를 따른 해당 단면도(도 4a).
도 5는 반도체 소자의 제 5 실시예를 도시한 개략적인 단면도.
동일한, 동일한 종류의 또는 동일한 작용을 하는 소자들은 도면에서 동일한 도면부호를 갖는다.
도면 및 도면에 도시된 소자들의 상호 크기 비율은 축척에 맞는 것으로 볼 수 없다. 오히려 개별 요소들은 더 명확한 도시 및/또는 보다 나은 이해를 위해 과도하게 확대 도시될 수 있다.
도 1a 및 도 1b에 도시된 제 1 실시예에 따른 반도체 소자(8)는 접속 캐리어(1)를 포함하고, 상기 접속 캐리어에 반도체 칩(7)이 고정된다. 접속 캐리어(1)를 향한 반도체 칩(7)의 하부면에 예컨대 LED-반도체 칩 또는 레이저 다이오드-반도체 칩으로서 구현될 수 있는 반도체 칩(7)은 제 1 콘택(71)과 제 2 콘택(72)을 갖고, 상기 콘택들을 통해 외부 전압의 인가에 의해 반도체 칩(7) 내로 전하 캐리어가 주입될 수 있고, 거기서 복사 방출 하에 복사 발생을 위해 제공된 활성 영역에서(상세히 도시되지 않음) 재결합할 수 있다. 콘택들(71, 72)은 접속 캐리어(1)를 향한 반도체 칩의 하부면에 배치된다. 예를 들어 금속층 또는 다수의 금속층을 포함하는 층 시퀀스가 콘택에 적합하다. 콘택들은 증착 또는 스퍼터링에 의해 제공될 수 있다. 콘택들 또는 상기 콘택의 적어도 하나의 층은 예를 들어 금을 포함할 수 있거나 또는 금으로 이루어질 수 있다.
접속 캐리어(1)는 반도체 칩을 향한 메인 면(20)을 가진 캐리어 바디(2)를 포함한다. 메인 면에 절연층(4), 예컨대 산화물층, 예컨대 실리콘 산화물층 또는 질화물층, 예컨대 실리콘 질화물층이 형성된다. 캐리어 바디(2)로부터 떨어져 있는 절연층(4)의 측면에 제 1 접속면(31)과 상기 제 1 접속면으로부터 떨어져 있는 전기 절연된 제 2 접속면(32)이 형성된다.
연결층(6), 예를 들어 납땜층 또는 도전성 접착층에 의해 제 1 접속면(31)은 제 1 콘택(71)에 그리고 제 2 접속면(32)은 제 2 콘택(72)에 도전 접속된다. 제 1 접속면은 연결 영역(313)을 갖고, 상기 연결 영역은 제 1 콘택(71)에 대한 접속을 위해 제공되고, 상기 연결 영역에서 연결층(6)은 제 1 접속층에 직접 인접한다.
예를 들어 연납, 예컨대 인듐-주석 땜납 또는 금-주석 땜납과 같은 주석 함유 땜납이 연결층(6)에 적합하다(대략 280℃의 공융점).
예를 들어 구리는 접속면들(31, 32)에 적합하다. 접속면의 두께는 바람직하게 경계값을 포함하여 10 ㎛ 내지 60 ㎛이다.
접속 캐리어(1)는 기계적 디커플링 장치(5)를 포함하고, 상기 장치는 이 실시예에서 리세스(21)에 의해 형성된다. 리세스는 캐리어 바디(2) 내에 메인 면(20)으로부터 형성된다. 리세스는 충전 물질(31)로 충전된다. 충전 물질의 탄성 계수는 캐리어 바디(2)의 탄성 계수보다 바람직하게 최대 0.7배, 특히 바람직하게는 최대 0.5배 크기이다. 충전 물질의 탄성 계수는 캐리어 바디의 충전 계수보다 팩터 10 이상만큼 작을 수도 있다. 충전 물질은 리세스(21) 내로 예를 들어 주입 또는 압입에 의해 채워질 수 있거나 또는 예비 제조된 형태로 캐리어 바디(2)에 예를 들어 리세스(21) 내로 접착에 의해 고정될 수 있다.
충전 물질(31)은 바람직하게 전기 절연 방식으로 형성된다. 바람직하게 충전 물질은 낮은 충전 계수 외에도 높은 열 전도성을 갖는다.
충전 물질(31)은 예를 들어 엘라스토머 또는 엘라스토머 합금, 고무 또는 실리케이트를 포함할 수 있거나 또는 이러한 물질로 이루어질 수 있다. 충전 물질의 탄성 계수는 바람직하게 경계값을 포함하여 0.01 GPa 내지 1 GPa이다.
기계적 디커플링 장치(5)는, 반도체 칩의 제 1 콘택(71)에 대한 접속부의 기계적 부하 용량이 과부하를 받지 않도록 형성된다. 예를 들어 0.6 ㎟의 크기와 100 N/㎟의 연결층의 접착 강도의 콘택의 경우에 인장- 또는 전단력에 의한 최대 응력이 0.4 N을 초과해서는 안 된다.
접속 캐리어(1)의 평면도로 볼 때 리세스(21)는 제 1 접속면(31)과 중첩한다. 반도체 소자(8)의 평면도로 볼 때 연결 영역(313)과 제 1 콘택(71)은 일치하여 또는 실질적으로 일치하여 연장된다. 접속 캐리어(1)의 평면도로 볼 때 연결 영역(313)과 제 1 콘택(71)도 완전히 리세스(21) 내에 배치되므로, 연결 영역(313) 및 제 1 콘택(71)과 접속 캐리어(1) 사이의 접속은 기계적 디커플링 장치(5)에 의해 캐리어(2)로부터 기계적으로 디커플링된다.
전류 공급을 위해 제공된, 제 1 접속면(31)의 공급 라인 영역(314)은 평면도로 볼 때 리세스(21) 너머까지 미친다.
예컨대 반도체 칩(7)과 다른 열 팽창 계수를 갖는 접속 캐리어의 열 팽창으로 인해 또는 외부로부터 캐리어 바디(2)에 작용하는 기계적 부하로 인해 캐리어 바디(2)에 휨 응력 시 제 1 접속면(31)과 제 1 콘택(71) 사이의 접속부의 손상 위험은 충전된 리세스(21)에 의해 감소한다.
접속 캐리어(1)의 평면도로 볼 때 제 2 접속층(32)의 외부 가장자리(321)는 제 1 접속면(21)의 3개의 측면(310a, 310b, 310c)을 따라 연장되고, 이 경우 측면(310b)은 대향 배치되고 바람직하게는 서로 평행하게 연장된 측면들(310a, 310c)을 서로 연결한다. 즉, 제 2 접속면(32)은 제 1 접속면(31), 특히 연결 영역(313)을 둘러싼다. 따라서 간단하게 제 1 접속면(31)에 비해 현저히 큰 제 2 접속면(32)이 구현된다.
제 2 접속면은 제 1 접속면의 바람직하게 적어도 1.5배, 특히 바람직하게는 3배 크키이다. 제 2 접속면은 바람직하게 전기 접촉 외에도 작동시 발생하는 반도체 칩 내의 손실 열의 열 방출에 이용된다.
제 1 접속면(31)의 연결 영역(313)의 근처에서 제 2 접속면(32)은 리세스되므로, 평면도에서 제 2 접속면의 외부 가장자리(321) 상의 2개의 지점들(321a, 321b) 사이의 가상의 연결 라인(도 1b에 파선(321)으로 도시됨)은 제 2 접속면 외부에서 그리고 때로는 제 1 접속면(31)을 통해 서로 연장된다.
캐리어 바디(2)는 도전 물질에 의해, 예를 들어 바람직하게 경계값을 포함하여 100 ㎛ 내지 1 mm, 바람직하게는 경계값을 포함해서 200 ㎛ 내지 500 ㎛의 두께, 예를 들어 대략 200 ㎛의 두께를 가질 수 있는 박판에 의해 형성될 수 있다.
대안으로서 캐리어 바디(2)를 위해 전기 절연 물질, 예를 들어 바람직하게 예컨대 0.3 mm 내지 1.5 mm의 두께를 갖는 비교적 두껍고 질기고 또한 높은 열 방출이 보장되는 플라스틱이 이용될 수 있다. 전기 절연 캐리어 바디에서 절연층(4)을 필요로 하지 않고, 도 3에 도시된 바와 같이 생략될 수도 있다.
캐리어 바디용 플라스틱으로서 예를 들어 아크릴 유리, 폴리스티롤(또한 폴리스티렌) 또는 폴리아미드가 적합하다.
캐리어 바디의 탄성 계수는 바람직하게 경계값을 포함하여 1 GPa 내지 50 GPa이다.
전기 절연 캐리어 바디(2)는 바람직하게 그 절연 내력에 관해서, 접속면(31, 32)에 인가하는 정격전위, 예컨대 220 V에서도 완전히 절연되는 기기에 대한 요구를 충족하도록 형성된다.
도시된 실시예와 달리 캐리어 바디는 다층일 수도 있다. 예를 들어 플라스틱은 하부면에 보강 금속층, 예를 들어 박판, 가령 철박판이 배치될 수 있고 또는 접착될 수 있다. 금속층, 특히 박판은 예를 들어 경계값을 포함해서 0.3 mm 내지 0.8 mm의 두께를 가질 수 있다.
간단한 도시를 위해 접속 캐리어의 영역만이 도시되고, 상기 영역에 반도체 칩(7)이 고정된다. 바람직하게는 접속 캐리어(1)에 다수의 반도체 칩이 고정되고, 접속 캐리어에 도전 접속되고, 예를 들어 적어도 부분적으로 직렬로 및/또는 적어도 부분적으로 병렬로 상기 접속 캐리어에 전기 접속된다. 따라서 예를 들어 LED-일반 조명을 위한 LED-반도체 칩-발광 체인은 특히 저렴하게 제조될 수 있다.
도 2a 및 도 2b에 도시된 제 2 실시예는 실질적으로 도 1a 및 도 1b와 관련해서 설명된 제 1 실시예에 상응한다. 그와 달리 리세스(21)의 충전 물질(51)에 비드(52)가 형성된다. 비드는 제 1 접속면(31)의 형성 전에 예컨대 가압에 의해 형성될 수 있다. 비드(52)는 스프링 작용을 하고, 상기 스프링 작용에 의해 캐리어 바디(2)에 작용하는 기계적 응력은 전달과 관련해서 제 1 콘택면(71)과 제 1 접속면의 연결을 위해 약화될 수 있다. 비드는 캐리어 바디의 메인 면(20)에 대해 적어도 하나의 홈(521)과 돌출부(522)를 갖는다. 단면도에서 제 1 접속면(31)의 형태는 비드(52)의 형태를 따른다. 전술한 실시예와 달리 비드는 캐리어 바디(2) 내에 직접 형성될 수도 있다.
도 3에 도시된 반도체 소자에 대한 제 3 실시예는 실질적으로 도 1과 관련해서 설명된 제 1 실시예에 상응한다. 그와 달리 접속 캐리어(1)의 평면도로 볼 때 리세스(21)는 제 1 접속면(31) 및 제 2 접속면(32)과 중첩한다. 리세스의 가로방향 폭은 도면에서 화살표 55로 도시된다. 전술한 실시예와 달리 리세스(21)는 적어도 가로 방향을 따라서도 완전히 반도체 칩(7)을 지나서 연장되고, 따라서 반도체 칩보다 큰 폭을 갖는다. 예를 들어 리세스는 평면도에서 반도체 칩의 가로방향 폭과 관련해서 반도체 칩의 한 측면보다 경계값을 포함해서 1% 내지 50%, 바람직하게 경계값을 포함해서 1% 내지 30% 만큼 더 크다.
충전 물질(51)의 열 전도성이 캐리어 바디(2)의 물질의 열 전도성만큼 높거나 또는 적어도 약간만, 예를 들어 최대 30% 만큼 낮은 경우에 비교적 넓은 면적의 리세스(21)의 형성이 특히 바람직하다. 접속 캐리어(1)에 대한 반도체 칩(7)의 접속의 보호는 따라서 가능한 한 충분히 개선될 수 있다.
도시된 실시예에서 캐리어 바디(2)는 전기 절연 방식으로 형성되므로, 캐리어 바디의 메인 면(20)에서 절연층이 필요하지 않다. 이와 달리, 캐리어 바디(2)는 이 실시예에서 도전성으로 형성될 수 있고, 도 1a 및 도 1b와 관련해서 설명된 바와 같이 구현된 절연층(4)을 포함할 수 있다.
도 4a 및 도 4b에 도시된 제 4 실시예는 실질적으로 도 1a 및 도 1b와 관련해서 설명된 제 1 실시예에 상응한다.
그와 달리 기계적 디커플링 장치(5)는 제 1 접속면(31)의 곡류 형태의 영역(33)에 의해 형성된다. 곡류 형태의 영역은 공급 라인 영역(314)과 연결 영역(313) 사이에 형성된다. 곡류 형태의 영역(33)의 외부 가장자리(331)를 따라 캐리어 바디(2) 내에 부분적으로 리세스(21)가 형성된다. 리세스(21)는 제 1 접속면(21)과 제 2 접속면(32) 사이에서 연장된다. 또한, 리세스(21)는 곡류 형태의 영역(33)의 대향 배치된 2개의 측면을 따라 연장된다. 간단한 도시를 위해 곡류 형태의 영역의 휨 주기만이 도시된다. 기계적 디커플링을 개선하기 위해 이러한 2개 이상의 휨 주기, 예를 들어 경계값을 포함해서 2개 내지 3개의 휨 주기가 제공될 수 있다.
리세스(21)에 의해 캐리어 바디(2)의 컬럼 형상의 영역(53)이 형성된다. 전기 공급 라인으로서 그 위에 형성된 곡류 형태의 영역(33)을 포함하는 컬럼 형상의 영역(53)은 스프링 작용을 하고, 상기 스프링 작용은 제 1 콘택(71)에 대한 접속부를 캐리어 바디(2)로부터 기계적으로 디커플링한다. 리세스(21)는 예를 들어 밀링에 의해, 예컨대 미세한 밀링 커터로, 또는 엠보싱에 의해 형성될 수 있다. 스프링 작용을 더 강화하기 위해 리세스는 적어도 부분적으로 측면으로 돌출하여 형성될 수 있다(도면에 상세히 도시되지 않음). 이러한 리세스는 예를 들어 에칭에 의해 제조될 수 있다.
리세스(21)는 이 실시예에서 바람직하게 충전 물질을 포함하지 않는다. 이와 달리 적어도 부분적으로, 특히 도 1a 및 도 1b와 관련해서 설명된 바와 같이 구현될 수 있는 충전 물질이 제공될 수도 있다.
도 5에 도시된 제 5 실시예는 실질적으로 도 1a 및 도 1b와 관련해서 설명된 제 1 실시예에 상응한다. 그와 달리 캐리어 바디(2)는 리세스를 포함하지 않는다. 기계적 디커플링 장치(5)는 제 1 접속면(31)의 구속되지 않게 배치되는 영역(34)에 의해 형성된다. 연결 영역(313)은 전체적으로 구속되지 않게 배치되는 영역(34) 내에 배치된다. 구속되지 않게 배치되는 영역은 제 1 접속면(31)과 캐리어 바디(2) 사이의 직접적인 비형상 끼워 맞춤 결합 방식의 연결을 형성하지 않는다. 이는 예컨대 접속면(31)이 부분적으로만 캐리어 바디(2)에 고정됨으로써, 예를 들어 부착됨으로써 달성될 수 있다.
본 특허 출원은 독일 특허 출원 10 2011 014 584.2의 우선권을 주장하며, 이의 개시 내용은 본문에서 참조로 포함된다.
본 발명은 실시예를 참고로 한 설명에 의해 이러한 실시예에 제한되지 않는다. 오히려 청구범위에 포함된 특징들의 모든 조합을 포함하는 모든 새로운 특징 및 특징들의 모든 조합이 실시예 또는 청구범위에 명시적으로 제시되지 않더라도, 본 발명은 이러한 특징들 및 특징들의 모든 조합을 포함한다.
1 접속 캐리어
2 캐리어 바디
5 디커플링 장치
7 반도체 칩
8 반도체 소자
20 메인 면
31 제 1 접속면
32 제 2 접속면
51 충전 물질
52 비드
71 제 1 콘택
72 제 2 콘택

Claims (14)

  1. 적어도 하나의 반도체 칩(7)을 위한 접속 캐리어(1)에 있어서,
    - 상기 접속 캐리어는 메인 면(20)을 가진 캐리어 바디(2)를 포함하고,
    - 제 1 접속면(31) 및 상기 제 1 접속면으로부터 떨어져 있는 제 2 접속면(32)이 상기 메인 면 위에 형성되고,
    - 상기 접속 캐리어는 기계적 디커플링 장치(5)를 포함하고, 상기 디커플링 장치는 상기 캐리어 바디로부터 상기 제 1 접속면의 적어도 하나의 영역으로 기계적 힘의 전달을 감소시키기 위해 제공되는, 접속 캐리어.
  2. 제 1 항에 있어서,
    상기 기계적 디커플링 장치는 상기 캐리어 바디 내의 리세스(21)에 의해 형성되는, 접속 캐리어.
  3. 제 2 항에 있어서,
    상기 리세스는 충전 물질(51)로 채워지고, 상기 충전 물질은 상기 캐리어 바디보다 낮은 탄성 계수를 갖는, 접속 캐리어.
  4. 제 3 항에 있어서,
    상기 충전 물질의 탄성 계수는 상기 캐리어 바디의 탄성 계수의 최대 0.7배인, 접속 캐리어.
  5. 제 3 항에 있어서,
    상기 기계적 디커플링 장치는 비드에 의해 형성되고, 상기 비드는 충전 물질 내에 형성되는, 접속 캐리어.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 접속 캐리어의 평면도로 볼 때 상기 리세스는 상기 제 1 접속면 및 상기 제 2 접속면과 중첩하는, 접속 캐리어.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 기계적 디커플링 장치는 비드(52)에 의해 형성되는, 접속 캐리어.
  8. 제 1 항에 있어서,
    상기 기계적 디커플링 장치는 상기 제 1 접속면의 곡류 형태로 연장된 영역(33)에 의해 형성되는, 접속 캐리어.
  9. 제 8 항에 있어서,
    상기 기계적 디커플링 장치는 리세스(21)에 의해 형성되고, 이 경우 상기 리세스는 부분적으로 상기 곡류 형태로 연장된 영역의 외부 가장자리(331)를 따라 형성되는, 접속 캐리어.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 기계적 디커플링 장치는 상기 제 1 접속면의 영역(34)에 의해 형성되고, 상기 영역에서 상기 제 1 접속면은 메인 면 위에 구속되지 않게 배치되는, 접속 캐리어.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 접속면은 상기 제 1 접속면의 적어도 1.5배 크기인, 접속 캐리어.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 2 접속면의 외부 가장자리(321)는 적어도 2개의 지점을 포함하고, 이 경우 상기 2개의 지점들 사이에서 연장된 가상의 직선 연결 라인은 상기 제 1 접속면을 통해서 연장되는, 접속 캐리어.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 2 접속면의 상기 외부 가장자리는 적어도 부분적으로 상기 제 1 접속면의 3개의 측면(310a, 310b, 310c)을 따라 연장되는, 접속 캐리어.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 따른 접속 캐리어(1) 및 상기 접속 캐리어를 향한 하부면(73)에 제 1 콘택(71)과 제 1 콘택(72)을 갖는 적어도 하나의 반도체 칩(7)을 포함하는 반도체 소자(8)에 있어서,
    상기 제 1 콘택은 상기 제 1 접속면에 전기 접속되고, 상기 제 2 콘택은 상기 제 2 접속면에 전기 접속되는, 반도체 소자.
KR1020137026814A 2011-03-21 2012-03-16 반도체 칩을 위한 접속 캐리어 및 반도체 소자 KR101569606B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011014584.2 2011-03-21
DE102011014584A DE102011014584A1 (de) 2011-03-21 2011-03-21 Anschlussträger für Halbleiterchips und Halbleiterbauelement
PCT/EP2012/054713 WO2012126852A1 (de) 2011-03-21 2012-03-16 Anschlussträger für halbleiterchips und halbleiterbauelement

Publications (2)

Publication Number Publication Date
KR20130133864A true KR20130133864A (ko) 2013-12-09
KR101569606B1 KR101569606B1 (ko) 2015-11-16

Family

ID=45992192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137026814A KR101569606B1 (ko) 2011-03-21 2012-03-16 반도체 칩을 위한 접속 캐리어 및 반도체 소자

Country Status (6)

Country Link
US (1) US9159658B2 (ko)
JP (1) JP2014510413A (ko)
KR (1) KR101569606B1 (ko)
CN (1) CN103548136B (ko)
DE (1) DE102011014584A1 (ko)
WO (1) WO2012126852A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013110174A1 (de) * 2013-09-16 2015-03-19 Osram Oled Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
JP6332958B2 (ja) * 2013-12-18 2018-05-30 キヤノン株式会社 電子部品の実装構造及びプリント配線板並びに電子機器
JP6458493B2 (ja) * 2014-12-25 2019-01-30 大日本印刷株式会社 Ｌｅｄ素子用基板、及びそれを用いたｌｅｄ実装モジュールの製造方法
DE102015105509A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
WO2018139535A1 (ja) * 2017-01-25 2018-08-02 古河電気工業株式会社 照明装置及び該照明装置の製造方法
CN109004036B (zh) * 2017-06-06 2020-08-14 财团法人工业技术研究院 光电元件封装体
US10276761B2 (en) 2017-06-06 2019-04-30 Industrial Technology Research Institute Photoelectric device package

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0551395A4 (en) * 1990-09-27 1993-08-25 E.I. Du Pont De Nemours And Company Thermal stress-relieved composite microelectronic device
US5759047A (en) 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
DE19958229B4 (de) * 1998-12-09 2007-05-31 Fuji Electric Co., Ltd., Kawasaki Optisches Halbleiter-Sensorbauelement
JP3180800B2 (ja) * 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
JP2001094227A (ja) 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法
US6507113B1 (en) * 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
JP2003198068A (ja) * 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
DE10332303A1 (de) * 2003-07-16 2005-02-17 Robert Bosch Gmbh Halterung für Bauteile
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
JP4655735B2 (ja) 2005-04-20 2011-03-23 パナソニック電工株式会社 Ｌｅｄユニット
DE102005025754B4 (de) * 2005-06-02 2019-08-08 Infineon Technologies Ag Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
JP4575248B2 (ja) 2005-07-20 2010-11-04 株式会社 日立ディスプレイズ 液晶表示装置
JP5038623B2 (ja) * 2005-12-27 2012-10-03 株式会社東芝 光半導体装置およびその製造方法
JP5079456B2 (ja) * 2007-11-06 2012-11-21 新光電気工業株式会社 半導体装置及びその製造方法
WO2009104668A1 (ja) 2008-02-21 2009-08-27 日本電気株式会社 配線基板及び半導体装置
US8610264B2 (en) * 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers

Also Published As

Publication number Publication date
CN103548136B (zh) 2016-12-14
JP2014510413A (ja) 2014-04-24
US20140027921A1 (en) 2014-01-30
KR101569606B1 (ko) 2015-11-16
DE102011014584A1 (de) 2012-09-27
CN103548136A (zh) 2014-01-29
US9159658B2 (en) 2015-10-13
WO2012126852A1 (de) 2012-09-27

Similar Documents

Publication Publication Date Title
KR20130133864A (ko) 반도체 칩을 위한 접속 캐리어 및 반도체 소자
US20110316024A1 (en) Led package
US20110272666A1 (en) Light emitting diode and method for manufacturing the same
EP2993692A2 (en) Semiconductor device comprising a bonding structure including a silver-tin compound and a nickel-tin compound and method of manufacturing the same
CN110783300B (zh) 具有调节件及防裂结构的导线架衬底及其覆晶组体
US10164153B2 (en) Light-emitting element
CN102479761A (zh) 集成电路装置
KR101064098B1 (ko) 발광소자 패키지 및 그 제조방법
US10373919B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8748913B2 (en) Light emitting diode module
US20150333024A1 (en) Semiconductor device and method for manufacturing the same
KR20120067643A (ko) 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
KR20190046700A (ko) 내장된 능동형 열전 냉각기를 가진 기판
CN102403268A (zh) 用于在芯片封装装置中填充接触孔的方法以及芯片封装装置
CN117855153A (zh) 半导体器件
CN110649060B (zh) 微发光二极管芯片及制作方法、显示面板制作方法
EP3136456B1 (en) Light emitting device
US20100052190A1 (en) Semiconductor device
US7589399B2 (en) Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device
JP6205894B2 (ja) 発光装置用パッケージ成形体およびそれを用いた発光装置
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
CN111885810A (zh) 导热线路板及其半导体组体
TWI515924B (zh) 發光元件及其封裝結構
TWI589027B (zh) 發光元件
JP6311849B1 (ja) 半導体部品および半導体部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 4