CN102479761A - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN102479761A
CN102479761A CN2011100098824A CN201110009882A CN102479761A CN 102479761 A CN102479761 A CN 102479761A CN 2011100098824 A CN2011100098824 A CN 2011100098824A CN 201110009882 A CN201110009882 A CN 201110009882A CN 102479761 A CN102479761 A CN 102479761A
Authority
CN
China
Prior art keywords
semiconductor substrate
area
supplementary structure
conductive plunger
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100098824A
Other languages
English (en)
Other versions
CN102479761B (zh
Inventor
王钊文
任兴华
罗盛纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102479761A publication Critical patent/CN102479761A/zh
Application granted granted Critical
Publication of CN102479761B publication Critical patent/CN102479761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种集成电路装置，该集成电路装置包含一半导体基板，具有一第一区域及一第二区域；一导电插塞，设置于该半导体基板的第一区域；至少一主动元件，设置于该半导体基板的第二区域：一导电层，电气连接该导电插塞及该主动元件且由该第一区域向该第二区域延伸；一辅助结构，设置于该半导体基板的第一区域且邻近该导电插塞。本发明提供的该集成电路装置，具有穿硅导电插塞及邻近穿硅导电插塞的辅助结构，可以降低主动元件操作热产生的热效应。

Description

集成电路装置
技术领域
本发明涉及一种集成电路装置，尤其涉及一种具有穿硅导电插塞(through-silicon via，TSV)及邻近穿硅导电插塞的辅助结构的集成电路装置，以便降低主动元件的操作热产生的热效应。
背景技术
集成电路装置的封装技术一直朝轻薄化与更具安装可靠性的方向研发。近年来，随着电子产品轻薄化与多功能性的要求，许多技术已经逐渐为此领域的人所公知。
以内存装置为例，通过使用至少两芯片(chip)的堆叠方式，可通过半导体整合工艺，将生产具有比传统内存容量大两倍的内存变得可能。此外，堆叠封装不只提供增加内存容量的优势，也增加安装密度及增加安装区域使用效率的优势。因此，关于堆叠封装技术的研究与开发已在逐渐加速。
以堆叠封装为例，TSV已经在此领域中被揭露。利用TSV技术的堆叠封装具有一TSV设置于芯片的结构，使得芯片可透过TSV与其它芯片以物理方式及电性方式彼此连接。一般而言，TSV的制造方法通过蚀刻技术而形成一贯穿基板的通孔，再以导电材料(例如铜)填满通孔。为了增加传输速度及制造高密度元件，具有数个集成电路装置(各具有TSV)的半导体晶圆的厚度必须予以减少。
发明内容
为了解决上述背景技术的问题，本发明提供一种集成电路装置，其具有穿硅导电插塞及邻近穿硅导电插塞的辅助结构，以便降低主动元件操作热产生的热效应。
在本发明的一实施例中，该集成电路装置包含一半导体基板，具有一第一区域及一第二区域；一导电插塞，设置于该半导体基板的第一区域；一介电层，电气隔离该导电插塞及该半导体基板；至少一主动元件，设置于该半导体基板的第二区域：一导电层，电气连接该导电插塞及该主动元件且由该第一区域向该第二区域延伸；一辅助结构，设置于该半导体基板的第一区域且邻近该导电插塞，其中该辅助结构经配置以降低该主动元件的操作热产生的热效应。该辅助结构可为一应力减轻结构，当导电插塞的体积增加时，该辅助结构的体积减少。该辅助结构亦可为一散热结构，经配置将该主动元件产生的操作热从该半导体基板的第一区域经由该导电层输送至该导电插塞。
本发明提供的集成电路装置，具有穿硅导电插塞及邻近穿硅导电插塞的辅助结构，可以降低主动元件操作热产生的热效应。
上文已相当广泛地概述本发明的技术特征及优点，使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求范围标的的其它技术特征及优点将描述于下文。本发明所属技术领域的普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域的普通技术人员亦应了解，这类等效建构无法脱离所附的权利要求范围所界定的本发明的精神和范围。
附图说明
通过参照前述说明及下列图式，本发明的技术特征及优点得以获得完全了解。
图1是一局部俯视图，其例示本发明一实施例的集成电路装置；
图2是沿图1的1-1剖面线的剖示图；
图3是沿图1的1-1剖面线的剖示图，其例示本发明一实施例的集成电路装置的结构变化；
图4是一局部俯视图，其例示本发明一实施例的集成电路装置；
图5是一局部俯视图，其例示本发明一实施例的集成电路装置；
图6是一局部俯视图，其例示本发明一实施例的集成电路装置；
图7是沿图6的2-2剖面线的剖示图；
图8是沿图6的2-2剖面线的剖示图，其例示本发明一实施例的集成电路装置的散热路径；
图9例示本发明一实施例的集成电路装置；
图10是一局部俯视图，其例示本发明一实施例的集成电路装置；
图11是沿图10的3-3剖面线的剖示图；
图12是一局部俯视图，其例示本发明一实施例的集成电路装置；以及
图13是一局部俯视图，其例示本发明一实施例的集成电路装置。
其中，附图标记说明如下：
10        集成电路装置
11        半导体基板
13        第一区域
15        第二区域
17        导电插塞
19        主动元件
21        导电层
23        辅助结构
25        环形件
27        介电元件
30        集成电路装置
33        辅助结构
35        平行沟槽
40        集成电路装置
43        辅助结构
45        孔洞
60        集成电路装置
61        半导体基板
63        第一区域
65        第二区域
67        导电插塞
69        主动元件
71        导电层
73        辅助结构
75A        第一区块
75B        第二区块
77         介电元件
79         插塞
80         集成电路装置
81         接垫
85A        金属线
85B        金属线
90         集成电路装置
100        集成电路装置
103        辅助结构
105        平行金属线
110        集成电路装置
113        辅助结构
115        金属区块
具体实施方式
TSV技术应用于集成电路元件时，必须先行克服二个关键难题，即散热问题及热应力问题。散热问题源自在单位集成内设置了高密度的主动元件。由于TSV使用高导热金属材料(通常使用铜)，因此可作为散热通道。然而，在TSV金属及硅基板之间的厚电介质(通常为氧化物)具有较差的导热性质(氧化物的热传导系数约为1.4W/mK)，限制了TSV的散热能力。
就热应力问题而言，由于TSV与硅基板的热膨胀系数差异甚大，因此TSV在其周围产生热应力，例如TSV的金属铜的热膨胀系数为16.4E-6/℃，硅基板的热膨胀系数为2.6E6/℃，二者的差异在TSV周围产生热应力，而此一热应力严重地影响TSV周围的主动元件(例如电晶体)的电子迁移特性。此外，此一热膨胀系数差异亦在晶圆制造工艺的铜退火工艺(copperannealing)后产生芯片翘曲问题。
图1是一局部俯视图，其例示本发明一实施例的集成电路装置10，图2是沿图1的1-1剖面线的剖示图。在本发明的一实施例中，该集成电路装置10包含一半导体基板11(具有一第一区域13及一第二区域15)、设置于该半导体基板11的第一区域13的一导电插塞(例如穿硅导电插塞，TSV)17、设置于该半导体基板11的第二区域15的至少一主动元件19(例如电晶体)、电气连接该导电插塞17及该主动元件19且由该第一区域13向该第二区域15延伸的一导电层21、设置于该半导体基板11的第一区域13且邻近该导电插塞17的一辅助结构23(例如热应力减轻结构)。在本发明的一实施例中，该辅助结构23设置于该导电插塞17及该主动元件19之间且该辅助结构23连接于该导电层21，经配置以降低该主动元件19的操作热产生的热效应。
在本发明的一实施例中，该辅助结构23包含多个环形件25，以同心圆方式环绕该导电插塞17，其中该环形件25可为埋设于该半导体基板11内部的空气间隙或弹性材料。在本发明的一实施例中，该辅助结构23包含至少一导电元件(环状件)25及一介电元件27，且该介电元件27夹置于该导电元件25及该半导体基板11之间。在本发明的一实施例中，该介电元件27环绕或包覆该导电元件25。
图3是沿图1的1-1剖面线的剖示图，其例示本发明一实施例的集成电路装置10的结构变化。在本发明的一实施例中，该主动元件19的操作产生热，提升该集成电路装置10的温度，导致该导电插塞17的宽度膨胀，因而产生热应力。该环状件25随着该导电插塞17的宽度横向膨胀而缩小，以便吸收该导电插塞17产生的应力。换言之，当该导电插塞17的体积增加时，该辅助结构23的体积减少，以便吸收该导电插塞17产生的应力。
图4是一局部俯视图，其例示本发明一实施例的集成电路装置30。相较于图1的集成电路装置10使用同心圆方式设置的环形件25以实现该辅助结构23，图4的集成电路装置30使用多个环绕该导电插塞17的平行沟槽35实现该辅助结构33。
图5是一局部俯视图，其例示本发明一实施例的集成电路装置40。相较于图1的集成电路装置10使用同心圆方式设置的环形件25以实现该辅助结构23，图5的集成电路装置40使用多个以同心圆方式环绕该导电插塞17的孔洞45实现该辅助结构43。
图6是一局部俯视图，其例示本发明一实施例的集成电路装置60，图7是沿图6的2-2剖面线的剖示图。在本发明的一实施例中，该集成电路装置60包含一半导体基板61(具有一第一区域63及一第二区域65)、设置于该半导体基板61的第一区域63的一导电插塞(TSV)67、设置于该半导体基板66的第二区域65的至少一主动元件69(例如电晶体)、电气连接该导电插塞67及该主动元件69且由该第一区域63向该第二区域65延伸的一导电层71、电气隔离该该导电插塞67及该半导体基板61的介电层77、设置于该半导体基板61的第一区域63且邻近该导电插塞67的一辅助结构73(例如散热结构)。在本发明的一实施例中，该辅助结构73设置于该导电插塞67及该主动元件69之间，且经配置以降低该主动元件69的操作热产生的热效应。
在本发明的一实施例中，该辅助结构73包含至少个第一区块(金属环)75A及第二区块(金属环)75B，以同心圆方式环绕该导电插塞67，其中该金属环(包含钨)75A设置于该半导体基板11的下部，该金属环(包含钨)75B设置于该半导体基板61的上部。在本发明的一实施例中，该介电层77隔离该导电插塞67及该金属环75A及该金属环75B。在本发明的一实施例中，该辅助结构73包含多个导电元件(环状件)75A、75B及一介电元件77，且该介电元件77夹置于该导电元件75A、75B及该半导体基板61之间。在本发明的一实施例中，该介电元件77环绕或包覆该导电元件75A、75B。
图8是沿图6的2-2剖面线的剖示图，其例示本发明一实施例的集成电路装置60的散热路径。在本发明的一实施例中，该主动元件69的操作产生热，其从该半导体基板61的第二区域65经由该散热结构73、该导电层71及该导电插塞67输送至该集成电路装置60的外部，如图8的箭头所示。
图9例示本发明一实施例的集成电路装置80。相较于图6的集成电路装置60通过该散热结构73、该导电层71及该导电插塞67将该主动元件69的操作产生热从该半导体基板61的第二区域65输送至该集成电路装置60的外部，图9的集成电路装置80另包含一接垫81及连接该接垫81及该金属环(金属区域)75A、75B的金属线85A、85B，如此该主动元件69的操作产生热主要由该散热结构73的金属环75A、75B、该金属线85A、85B及该接垫81从该半导体基板61的第二区域65输送至该集成电路装置60的外部。
图10是一局部俯视图，其例示本发明一实施例的集成电路装置90，图11是沿图10的3-3剖面线的剖示图。相较于图6的集成电路装置60没有连接该金属环75A、75B及该导电层71的导热元件，图10的集成电路装置90另包含多个插塞79，其连接该散热结构73的金属环75A、75B及该导电层71。
图12是一局部俯视图，其例示本发明一实施例的集成电路装置100。相较于图6的集成电路装置60使用同心圆方式设置的环形件75A、75B实现该散热结构73，图12的集成电路装置100使用环绕该导电插塞67的多个平行金属线105实现该散热结构103。
图13是一局部俯视图，其例示本发明一实施例的集成电路装置110。相较于图6的集成电路装置60使用同心圆方式设置的环形件75A、75B实现该散热结构73，图13的集成电路装置110使用以同心圆方式环绕该导电插塞67的多个金属区块115实现该散热结构113。
本发明提供的集成电路装置及其制造方法，具有穿硅导电插塞及邻近穿硅导电插塞的辅助结构，可以降低主动元件操作热产生的热效应。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中的普通技术人员应了解，在不背离所附权利要求范围所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
此外，本发明的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中普通技术人员应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本发明实施例揭示者以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本发明。因此，所附的权利要求范围用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。

Claims (13)

1.一种集成电路装置，包含：
一半导体基板，具有一第一区域及一第二区域；
一导电插塞，设置于该半导体基板的第一区域；
至少一主动元件，设置于该半导体基板的第二区域：
一导电层，电气连接该导电插塞及该主动元件且由该第一区域向该第二区域延伸；
一辅助结构，设置于该半导体基板的第一区域且邻近该导电插塞，其中该辅助结构经配置以降低该主动元件的操作热产生的热效应。
2.根据权利要求1所述的集成电路装置，其中该辅助结构包含：
一导电元件；以及
一介电元件，设置于该导电元件及该半导体基板之间。
3.根据权利要求2所述的集成电路装置，其特征在于，该导电元件包含一第一区块及一第二区块。
4.根据权利要求2所述的集成电路装置，其特征在于，该介电元件夹置于该导电元件及该半导体基板之间。
5.根据权利要求2所述的集成电路装置，其特征在于，该辅助结构连接于该导电层。
6.根据权利要求2所述的集成电路装置，其特征在于，该辅助结构另包含一插塞，连接该导电元件及该导电层。
7.根据权利要求2所述的集成电路装置，其特征在于，该介电元件环绕该导电元件。
8.根据权利要求2所述的集成电路装置，其特征在于，该介电元件包覆该导电元件。
9.根据权利要求2所述的集成电路装置，其特征在于，该辅助结构设置于该导电插塞及该主动元件之间。
10.根据权利要求1所述的集成电路装置，其特征在于，该辅助结构包含多个孔洞。
11.根据权利要求1所述的集成电路装置，其特征在于，该辅助结构包含至少一环形件，环绕该导电插塞。
12.根据权利要求1所述的集成电路装置，其特征在于，该辅助结构包含多个沟槽。
13.根据权利要求1所述的集成电路装置，还包含：
一接垫；以及
多条金属线，连接该辅助结构及该接垫。
CN201110009882.4A 2010-11-24 2011-01-18 集成电路装置 Active CN102479761B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/954,284 2010-11-24
US12/954,284 US8227840B2 (en) 2010-11-24 2010-11-24 Integrated circuit device and method of forming the same

Publications (2)

Publication Number Publication Date
CN102479761A true CN102479761A (zh) 2012-05-30
CN102479761B CN102479761B (zh) 2014-11-26

Family

ID=46063588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110009882.4A Active CN102479761B (zh) 2010-11-24 2011-01-18 集成电路装置

Country Status (3)

Country Link
US (1) US8227840B2 (zh)
CN (1) CN102479761B (zh)
TW (1) TWI434389B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972214A (zh) * 2013-01-18 2014-08-06 格罗方德半导体公司 具有低应力薄膜间隙的贯穿硅穿孔装置及其形成方法
WO2023040193A1 (zh) * 2021-09-14 2023-03-23 长鑫存储技术有限公司 半导体结构、存储器及裂纹测试方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032339A1 (en) * 2010-08-04 2012-02-09 Nanya Technology Corporation Integrated circuit structure with through via for heat evacuating
JP2012164702A (ja) 2011-02-03 2012-08-30 Elpida Memory Inc 半導体装置
US8772946B2 (en) * 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
WO2014204401A1 (en) * 2013-06-19 2014-12-24 Agency For Science, Technology And Research Protective structure for through-silicon-via
US20160260675A1 (en) * 2015-03-04 2016-09-08 Globalfoundries Inc. Slotted substrate for die attach interconnects
US9397048B1 (en) 2015-03-23 2016-07-19 Inotera Memories, Inc. Semiconductor structure and manufacturing method thereof
CN107039372B (zh) * 2016-02-04 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP2019054199A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
CN112447639A (zh) * 2019-08-28 2021-03-05 罗伯特·博世有限公司 半导体装置、制造半导体装置的方法及微电子器件封装

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574303A (zh) * 2003-06-05 2005-02-02 三洋电机株式会社 半导体装置
CN201044245Y (zh) * 2007-04-29 2008-04-02 亿光电子工业股份有限公司 发光二极管
CN101194360A (zh) * 2005-06-06 2008-06-04 罗姆股份有限公司 接插件及半导体装置
CN101447479A (zh) * 2007-11-26 2009-06-03 台湾积体电路制造股份有限公司 防止硅通孔与集成电路之间串音的结构
US20100140772A1 (en) * 2008-12-08 2010-06-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure in Substrate for IPD and Baseband Circuit Separated by High-Resistivity Molding Compound

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
US7738249B2 (en) 2007-10-25 2010-06-15 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal cooling structure and electrical assembly utilizing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574303A (zh) * 2003-06-05 2005-02-02 三洋电机株式会社 半导体装置
CN101194360A (zh) * 2005-06-06 2008-06-04 罗姆股份有限公司 接插件及半导体装置
CN201044245Y (zh) * 2007-04-29 2008-04-02 亿光电子工业股份有限公司 发光二极管
CN101447479A (zh) * 2007-11-26 2009-06-03 台湾积体电路制造股份有限公司 防止硅通孔与集成电路之间串音的结构
US20100140772A1 (en) * 2008-12-08 2010-06-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure in Substrate for IPD and Baseband Circuit Separated by High-Resistivity Molding Compound

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972214A (zh) * 2013-01-18 2014-08-06 格罗方德半导体公司 具有低应力薄膜间隙的贯穿硅穿孔装置及其形成方法
WO2023040193A1 (zh) * 2021-09-14 2023-03-23 长鑫存储技术有限公司 半导体结构、存储器及裂纹测试方法

Also Published As

Publication number Publication date
TWI434389B (zh) 2014-04-11
TW201222760A (en) 2012-06-01
US8227840B2 (en) 2012-07-24
CN102479761B (zh) 2014-11-26
US20120126412A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
CN102479761B (zh) 集成电路装置
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US10586785B2 (en) Embedded graphite heat spreader for 3DIC
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
CN103782381B (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US9082633B2 (en) Multi-die integrated circuit structure with heat sink
CN110491872B (zh) 半导体裸片组合件、封装和系统以及操作方法
US7034394B2 (en) Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
US20130093073A1 (en) High thermal performance 3d package on package structure
TWI407545B (zh) 整合熱電元件與晶片的封裝體
CN103030093A (zh) 包括增加的热耗散能力的3d集成电子装置结构
US9443784B2 (en) Semiconductor module including plate-shaped insulating members having different thickness
CN102376657A (zh) 具有散热通孔的集成电路结构
CN103050455A (zh) 堆叠封装结构
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
WO2012058074A2 (en) Thermal isolation in 3d chip stacks using gap structures and contactless communications
TWI289914B (en) Bumpless chip package
CN104733326A (zh) 半导体基板及其制法
KR20120098096A (ko) 반도체 집적회로
TWI509758B (zh) 三維積體電路
US10903136B2 (en) Package structure having a plurality of insulating layers
US8283787B2 (en) Semiconductor device
CN115360151A (zh) 封装结构及应用该封装结构的功率模块
CN115440709A (zh) 堆叠式半导体器件
JP2012043831A (ja) 半導体装置および積層半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant