CN103030093A - 包括增加的热耗散能力的3d集成电子装置结构 - Google Patents

包括增加的热耗散能力的3d集成电子装置结构 Download PDF

Info

Publication number
CN103030093A
CN103030093A CN2012103769986A CN201210376998A CN103030093A CN 103030093 A CN103030093 A CN 103030093A CN 2012103769986 A CN2012103769986 A CN 2012103769986A CN 201210376998 A CN201210376998 A CN 201210376998A CN 103030093 A CN103030093 A CN 103030093A
Authority
CN
China
Prior art keywords
substrate
cap rock
type surface
device substrate
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103769986A
Other languages
English (en)
Other versions
CN103030093B (zh
Inventor
K.R.纳加卡
C.F.基梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN103030093A publication Critical patent/CN103030093A/zh
Application granted granted Critical
Publication of CN103030093B publication Critical patent/CN103030093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0081—Thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0083—Temperature control
    • B81B7/009—Maintaining a constant temperature by heating or cooling
    • B81B7/0093—Maintaining a constant temperature by heating or cooling by cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

本发明的名称是：“包括增加的热耗散能力的3D集成电子装置结构”。微电子装置结构包括增加的热耗散能力。该结构包括倒装芯片接合到衬底的三维（3D）集成芯片组件。芯片组件包括装置衬底，其包括放置在其上有源装置。盖层在物理上接合到装置衬底，以至少部分限定有源装置周围的气密密封。微电子装置结构提供通过其的多个热量耗散路径，以耗散在其中生成的热量。

Description

包括增加的热耗散能力的3D集成电子装置结构
技术领域
本文所呈现的实施例涉及微电子装置结构，并且更具体来说，涉及包括增加的热耗散能力的三维（3D）微电子集成电路（IC）芯片结构。
背景技术
微机电系统（MEMS）是小型化装置，例如尺寸范围可从小于1微米至大约1mm或以上的微开关。3D集成电路一般包括垂直和水平集成的堆叠配置的两层或更多层的电子部件。这些装置一般要求受控环境以在长的时间段操作。热量的耗散是任何高功率电子或电气应用中的主要问题，并且在高功率微机电系统或MEMS装置中是极为重要的。称作TSV的穿透衬底通孔（through substrate vias）用作芯片（例如存储器芯片）的堆叠中的导体，从而提供芯片之间的热量路径以及其它功能。可集成用于耗散热量的附加设施。
大多数MEMS装置使用引线接合（wirebonding）来互连。然而，在高功率MEMS应用中，引线接合可能引起装置性能中的严重限制。与引线接合关联的限制与下列因素相关，包括但不限于引线的电流处理能力以及可能特别影响短电流浪涌的处理的不充分热路径。在其它情况下，MEMS装置可使用带接合（ribbon bonding）来互连，带接合具有装置的性能中的相似限制。
除了因不充分热耗散引起的性能降级之外，诸如水分、微粒或气体等污染物被引入装置周围的环境也能够引起金属触点的粘附、污染或干扰，从而导致装置故障。
因此，可期望包括增加的热管理（例如改进的热量耗散路径）从而引起具有增加的载流能力的更可靠的高性能装置的改进的微电子芯片结构。另外，它可向有源装置提供免受污染的保护。
发明内容
下面提出范围与最初要求保护的本发明相称的某些方面。应当理解，仅呈现这些方面以便为读者提供本发明可采取的某些形式的简短概要，并且这些方面不意在限制本发明的范围。实际上，本发明可包含下面可能没有提出的各个方面。
根据某些实施例，所公开的是一种包括三维（3D）集成芯片组件和衬底的设备，其中三维（3D）集成芯片组件倒装芯片（flip chip）接合到衬底，并且其中多个热量耗散路径通过三维（3D）集成芯片组件延伸以耗散其中生成的热量。该芯片组件包括：装置衬底；有源装置，包括放置在装置衬底上的一个或多个发热元件；盖层，在物理上接合到装置衬底；以及在有源装置周围形成的气密密封（hermetic seal），气密密封至少部分由装置衬底和盖层来限定。
根据其它实施例，所公开的是一种设备，包括三维（3D）集成芯片组件、衬底以及经由热界面材料（thermal interface material，TIM）安置在三维（3D）集成芯片组件附近的散热器（heat spreader）。三维（3D）集成芯片组件倒装芯片接合到衬底。该设备提供通过三维（3D）集成芯片组件的多个热量耗散路径以耗散设备中生成的热量。该芯片组件包括：装置衬底；有源装置，包括放置在装置衬底上的一个或多个集成电路；包含半导体材料的盖层，盖层在物理上接合到装置衬底；以及在有源装置周围形成的气密密封，气密密封至少部分由装置衬底和盖层来限定。
根据其它实施例，所公开的是一种设备，包括：MEMS装置，包括盖层和至少部分由盖层限定的气密密封；以及衬底。MEMS装置配置成倒装芯片接合到衬底。
根据其它实施例，所公开的是一种耗散设备中的热量的方法，其包括提供三维（3D）集成芯片组件。提供芯片组件的方法包括提供具有第一主表面和第二主表面的装置衬底，在装置衬底上放置包括一个或多个集成电路的有源装置，将盖层接合到装置衬底，在有源装置周围形成气密密封，以及提供包括多个输入/输出连接的衬底。装置衬底包括第一主表面和第二主表面的至少一个上的多个输入/输出连接。盖层具有第一主表面和第二主表面，并且包括第一主表面和第二主表面的至少一个上的多个输入/输出连接。气密密封至少部分由装置衬底和盖层来限定。该方法还提供将三维（3D）集成芯片组件倒装芯片接合到衬底以形成设备，其中设备提供通过三维（3D）集成芯片组件的多个热量耗散路径以耗散设备中生成的热量。
上述特征的各种细化与本发明的各个方面相关而存在。其它特征也可并入这些各个方面中。这些细化和附加特征可单独地或者以任何组合而存在。例如，下面与所示实施例的一个或多个相关而论述的各种特征可单独或者以任何组合并入到本发明的上述方面的任一个中。再次，以上呈现的简短概要只是意在使读者熟悉本发明的某些方面和上下文，而不是对要求保护的主题的限制。
附图说明
在这里没有使用术语“顶部”和“底部”，因为组件的部分沿一个取向来处理而部分沿另一个取向来处理。而是使用术语“第一表面”和“第二表面”，使得所有第一表面在完成的装置结构中最终面向同一方向，并且所有第二表面在完成的装置结构中最终面向同一方向。
图1以截面示出根据一实施例的包括具有增加的热耗散能力的三维集成电子组件的装置结构；
图2以截面示出根据一实施例的指示热量耗散路径的图1的装置结构；
图3以截面示出根据另一实施例的包括具有增加的热耗散能力的三维集成电子组件的装置结构；
图4以截面示出根据又一实施例的包括具有增加的热耗散能力的三维集成电子组件的装置结构；以及
图5以图形表示示出根据一实施例的装置结构中的瞬变电流上升条件下的热耗散的比较。
具体实施方式
下面将描述一个或多个具体实施例。在提供这些实施例的简要描述的过程中，本说明书中可能没有描述实际实现的所有特征。应当理解，在任何这样的实际实现的开发中，如同任何工程或设计项目中那样，必须进行许多实现具体的决定以便实现开发人员的具体目标，例如符合系统相关和商业相关的限制，这些限制可对每个实现而改变。此外，应当理解，这样的开发工作可能是复杂且费时的，但对获益于本公开的本领域的技术人员而言仍然会是采取设计、制作和制造的例程。
所公开的是一种创新的3D集成微电子芯片组件，并且具体来说是包括用于改进的热管理的设施的微机电系统（MEMS）。3D集成装置组件包括集成层和并联连接的互连，以帮助装置结构中生成的热量的有效热耗散并且提供增加的载流能力，并且降低互连结构中的电阻。
附图示出包括能够进行改进的热耗散的3D集成芯片组件的微电子装置（具体来说是MEMS装置）的示例结构。现在参照附图，附图中相似标号在若干视图中通篇表示相似元件，以及具体在图1中，所示的是采用具有增加的热耗散能力的3D集成芯片组件的装置结构的一个示例的截面实施例。一般表示为100的这个装置结构包括安装到具有第一主表面111和第二主表面112的衬底110的3D集成芯片组件105。3D集成芯片组件105一般包括：盖层114，具有第一主表面122和第二主表面124；以及装置衬底132，具有第一主表面140和第二主表面150。在装置结构100的制作期间，3D集成芯片组件105安装到衬底110的第二主表面112。在装置结构100的这个特定实施例中，盖层114利用本文中又称作倒装芯片凸点（bump）接合的允许高的载流能力的多个微凸点连接115经由第一主表面122安装到衬底110。装置衬底132经由装置衬底132的第一主表面140通过标准金属互连（当前描述）安装到盖层114的第二主表面124上。散热器152可经由热界面材料（TIM）154安置在装置衬底132的第二主表面150上。包括衬底110、盖层114、装置衬底132、多层之间的互连、热界面材料134和散热器136的堆叠的元件组合地形成装置结构100。
在这个特定实施例中，用于电互连的衬底110可以是本领域众所周知的印刷电路板（PCB）。但是，本领域的技术人员将认识到，备选实施例中的衬底材料可包括有源装置层、例如基于金属氧化物半导体（MOS）的层，包含硅、碳化硅、砷化镓等，或者在不考虑有源层时，可由任何平坦支撑性材料来组成，例如抛光的金属、柔性塑料、聚酰亚胺、半导体材料或者诸如玻璃或石英材料等绝缘体。
在这个特定实施例中，装置衬底132可由本领域众所周知的硅来形成。然而，本领域的技术人员将认识到，备选实施例中的装置衬底材料可包括与基于半导体和MEMS的制作及封装过程相容的任何平坦支撑性材料，例如硅、碳化硅、砷化镓、氮化镓、氧化铝、蓝宝石、钛、钢、塑料、聚酰亚胺、玻璃、石英等。
衬底110的第二主表面112包含多个输入/输出触点116，输入/输出触点116示出为经由多个并联配置的焊料凸点118焊接到盖层114的第一主表面122上放置的多个第一输入/输出触点120，并且配置成匹配衬底110的输入/输出触点116。标准晶圆过程用于制作衬底110层的多个输入/输出触点116，输入/输出触点116图案化并且定位成匹配3D集成芯片组件105（以及更具体来说是盖层114）与其附连的盖层114（当前描述）的输入/输出触点。多个输入/输出触点116可构造为一个或多个金属层，例如铜、镍和/或金层。输入/输出触点叠层中的金属层的实际组成会取决于衬底110的材料。在一实施例中，装置衬底132和盖层114首先接合在一起以形成然后经由焊料凸点118附连到衬底110的3D集成芯片组件105（本文中又称作“MEMS”或“装置芯片”）。在优选实施例中，许多平行凸点用于用作高电流载体以及热分流（shunt）。并联微凸点互连能够在从每IO的数量2至50或者更大的范围，取决于封装大小、IO数等。
本领域众所周知的底部填充材料121示出为放置在衬底110与盖层114之间。底部填充材料121能够用于填充衬底110与盖层114之间的空间，使得微凸点连接115以及更具体来说是多个输入/输出连接116、多个第一输入/输出连接120和焊料凸点118保持固定。在衬底110与盖层114之间的不同膨胀系数的情况下，在装置结构100因操作期间所生成的热量而加热或冷却时它们可膨胀或收缩不同量。装置结构100的此加热或冷却可引起各个装置结构100层之间的相对运动。包含底部填充材料121可帮助防止衬底110与盖层114之间的互连变得不牢固。
盖层114还配置成支撑在第二主表面124上，多个第二输入/输出触点126配置为与装置衬底132上形成的多个输入/输出触点（当前描述）匹配或以其它方式接口或者相容。从盖层114的下主表面122到第二主表面124的互连能够通过各种手段来实现，包括构成使用例如用于通孔形成的激光、高速率反应离子蚀刻等和用于通孔金属化的标准晶圆过程的所构成的多个穿透衬底通孔130以及更具体来说是多个穿透硅通孔（TSV）130。
如所示的，多个第一输入/输出触点120经由多个穿透晶圆通孔128电连接到放置在盖层114的第二主表面124上的多个第二输入/输出触点126。多个穿透晶圆通孔128从盖层114电隔离。
本文所述的装置100的一个实施例包括半导体材料的盖层114的制作，以及例如当衬底110不是印刷电路板（PCB）时将盖层114的材料与将与其连接的衬底110匹配。更具体来说，制作装置结构100的一种方法是将半导体材料的盖层114选择成匹配衬底110所采用的材料，例如硅。这使机械应力、应变为最小，以及以其它方式提供高可靠性封装和互连，并且还提供电互连性能等效体。通过举例的方式，如果装置结构100包括硅衬底110，则盖层114还可由硅来制作。由于基于硅的集成电路装置在当今成为主流，所以本文所提供的论述可论述硅盖层114。然而，本领域的技术人员将认识到，装置衬底材料和盖层材料可包括任何半导体材料，包括硅、碳化硅、砷化镓等或者备选地为诸如石英等材料。标准晶圆过程能够用于制作盖层114，包括使用晶圆处理在盖层114上创建多个第一输入/输出触点120。
在选择盖层114的材料之后，创建可选地经绝缘以电隔离盖层114和后续电互连的多个穿透晶圆通孔128（通过例如等离子体蚀刻、打孔、激光打孔等穿透盖层114），并且然后经金属化以形成从盖层114的第一主表面122到盖层114的第二主表面124的电连接。
接着如前面所述的通孔创建，标准晶圆过程（光刻、湿式化学、物理气相沉积（PVD）、电镀等）能够用于创建金属化穿透晶圆通孔128。穿透通孔构造过程的一个实施例是使用湿式化学（以缓解应力），之后接着氧化以建立部分覆盖盖层114的表面和通孔壁（没有填充通孔）的绝缘层，以提供从盖层114的必要电隔离。然后在采用例如铜、镍、金等金属镀敷通孔之前，沉积籽晶金属以建立金属中的金属层。施加光掩模，并且对于到穿透通孔的电路（例如输入/输出）触点和互连（若有的话）图案化。一旦完成，获得诸如图1所描绘的盖层114，其中金属化的穿透通孔从第一主表面122延伸到盖层114的第二主表面124。
接着穿透通孔创建，除了制作多个第一输入/输出触点120之外，标准晶圆过程还用于制作盖层114的多个输入/输出触点126，输入/输出触点126图案化并且定位成匹配盖层114与其附连的装置衬底132的输入/输出触点。在盖层114的相反的第一主表面122上，例如形成多个输入/输出触点120。多个输入/输出触点120和126可构造为例如铜、镍和/或金层的金属层的堆叠。输入/输出触点堆叠中的金属层的实际组成将取决于所使用的盖层114的材料和附连方法。
在图1的实施例中，在盖层114中形成的多个穿透晶圆通孔128在将放置到盖层114的第一主表面122上的多个第一输入/输出触点120以及将放置到盖层114的第二主表面124上的多个第二输入/输出触点126之下或紧接其对准。在一个实施例中，对多个第二输入/输出触点126图案化以匹配多个输入/输出触点138或者盖层114与其附连的装置衬底132的衬垫（pad）配置，并且多个第二输入/输出触点120配置成有助于到盖层114也与其连接的衬底110的连接。在一个实施例中，穿透晶圆通孔128的直径取决于穿透晶圆通孔128的数量以及装置衬底132、多个输入/输出触点138和多个输入/输出触点116的位置。对于高密度输入/输出配置，使用当今技术，每个通孔128的直径可小到十微米或更小。
如所示的，盖层114的第一主表面122上放置的多个第一输入/输出触点120经由金属化的通孔128电连接到盖层114的第二主表面124上放置的多个第二输入/输出触点126。
如前面所述，装置衬底132包括在第一主表面140上形成的多个输入/输出触点138。多个输入/输出触点138示出为例如通过热压缩接合来接合到盖层114的第二主表面124上放置的多个第二输入/输出触点126，并且配置成匹配盖层114的输入/输出触点126。应当理解，虽然两个单独的层在附图中通篇描绘为形成互连125，但是可利用任何数量的材料层。热传导迹线143提供有源装置到装置衬底132的第一主表面140的互连和热量耗散（当前描述）。本文所使用的术语“有源装置”可包括任何发热元件，例如半导集成电路（IC）、简单电阻器、诸如声（超声）传感器的传感器、光（LCD、光电二极管、空间光调制器）装置或者任何相似类型发热装置。在所示的示范实施例中，有源装置144包括微机电系统（MEMS）电路以及具体来说是微尺度继电器。
如图1所示，密封环146提供有源装置144的气密密封。密封环146可由任何已知密封材料组成，例如玻璃料、共晶（eutectic）金属组成、聚合物粘合剂、热压缩金属接合等。在包括玻璃料密封环146的实施例中，在组装期间，玻璃料环（例如触变膏）可丝网印刷到装置衬底132或盖层114其中之一并且干燥。在示例实施例中，玻璃料厚度在5至20微米的范围内。印刷玻璃料环将最终形成个体有源装置144的气密密封148。为了形成气密密封148，执行熔化玻璃微粒的晶圆接合过程，由此创建密封环146和气密密封148。玻璃料环的典型晶圆处理可在真空下并且以所施加晶圆到晶圆力来采用温度大约400℃的玻璃回流和接合。回流玻璃料密封过程将准许密封环146气密密封盖层114的第二主表面124与装置衬底132的第一主表面140之间的有源装置144。由于机械部件在操作期间所生成的移动，有源装置144对外部空气以及诸如水分、灰尘微粒等不希望的微粒敏感。有源装置144周围的密封环146和气密密封148可提供对于这些不希望的污染物的保护。
装置衬底132的第二主表面150可经由放置在其间的热界面材料（TIM）154附连到可选散热器152。在所示实施例中，有源装置144所生成的热量可通过散热器152耗散到外部环境中。包含散热器152和TIM 154可取决于结构100中的附加热量耗散能力的需要。
如上所述构成的盖层114、有源装置144的气密密封、多个并联互连以及整个装置结构100可减轻与高功率微电子芯片结构以及更具体来说是高功率微机电系统（MEMS）中的热量耗散关联的问题的部分或全部。另外，如本文所述构成的3D集成芯片组件105能够易于采用高精度、高容量安放机器来拾取和放置并且组装到衬底110上供封装。
现在参照图2，所示的是根据前面描述所构成的装置结构100，描绘根据一实施例的多个热量耗散路径156。如前面所述，相似标号在若干视图中通篇表示相似元件。在瞬变电流条件期间，如所示的多个热量耗散路径156是可用的。与要求热量首先流经体衬底、然后通过TIM并且然后流到散热器的散热器相比，如本文所公开的热量耗散路径156将热量生成放置成与电力线上的耗散直接连接。如所示的，在操作期间，装置结构100以及更具体来说是有源装置144所生成的热量经由多个热量耗散路径156耗散，以及具体来说沿着从装置144取得热量的晶圆或盖表面上的热传导迹线143耗散到互连结构125，并且向下耗散到焊料凸点倒装芯片组件115。热量耗散路径156提供从有源装置144到其金属互连的连续热传导金属通路，因而用作热量耗散的主要路径。倒装芯片互连115提供通过比只依靠通过体硅等的热量耗散更好地热耦合到发热源、以及更具体来说是有源装置144的每个电接头的许多热耗散路径156。除了提供许多并联的较短电路径156之外，倒装芯片互连115还提供较短耗散路径156。如所描绘的，热量可通过由位于衬底110与盖层114之间的倒装芯片接头所形成的微凸点互连115以及在盖层114与装置衬底132之间所形成的金属互连125来耗散。当包含在装置结构100中时，任何附加热量可通过散热器152来耗散。所述新颖的倒装芯片方式提供较短互连路径长度，由此使它更有利地耗散热量。这样的短并且高平行化的热路径提供优于诸如引线接合和带接合等其它互连方法的显著优点。
采用较高功率热量耗散能力的装置结构配置的其它示例如图3和图4所描绘，其中相似标号在若干视图中再次通篇表示相似元件。更具体地参照图3，所示的是包括衬底110以及一般包括盖层114和装置衬底132的3D集成芯片组件105的装置结构200的另一实施例。在这个特定实施例中，并且与图1和图2所描绘的实施例对照，装置衬底132放置在3D集成芯片组件105的下部，以及更具体来说，盖层114放置在装置衬底132的第一主表面150上。另外，有源装置144经由热传导迹线143安置在装置衬底132的第二主表面150上。装置衬底132还包括在其中形成的多个穿透晶圆通孔130以及放置在其第一主表面140上的多个第一输入/输出触点120，其中多个第二输入/输出触点120通过多个穿透晶圆通孔130电连接到有源装置144。与图1和图2所示的第一实施例的倒装芯片凸点互连相似配置的倒装芯片凸点互连在衬底110的第二主表面112与装置衬底132的第一主表面140之间形成。可提供底部填充材料121。密封环146形成装置衬底132与盖层114之间的有源装置144的气密密封148。另外，密封环146提供装置衬底132的第二主表面150与盖层114的第一主表面122之间的物理接合。在这个特定实施例中，并且与图1和图2所描绘的实施例对照，省略了散热器152和热界面材料154。与所公开的第一实施例相似，装置结构200以及更具体来说是有源装置144所生成的热量以与根据图2所示热量耗散路径相似的方式耗散。还应当理解，与3D集成芯片组件105中的盖层114和装置衬底132的配置无关，包含热界面材料154和散热器152仍然取决于附加热量耗散能力的需要。
现在参照图4，所示的是包括衬底110以及一般包括以与图1和图2所述的实施例大体相似的堆叠配置的盖层114和装置衬底132的3D集成芯片组件105的装置结构300的又一实施例。在这个特定实施例中，并且与图1和图2所描绘的实施例对照，省略了散热器152和热界面材料154。可选散热器152经由热界面材料（TIM）154安置在盖层114的第一主表面124上。在这个特定实施例中，省略了密封环，并且有源装置144的气密密封148由装置衬底132、盖层114以及在盖层114与装置衬底132之间形成的金属互连125来形成。更具体来说，盖层114的第二主表面124上形成的多个第二输入/输出触点126以及装置衬底132的第一主表面140上形成的多个输入/输出触点138在有源装置144周围提供气密密封148。在又一备选实施例中，附加互连通孔结构能够包含在有源装置144周围，其中包括在盖层114与装置衬底132之间形成的一组金属互连125、通孔130，以及可包含在盖层114与衬底110之间形成的凸点118和互连116、120以形成附加密封。
与前面所公开的实施例相似，装置结构300以及更具体来说是有源装置144所生成的热量以与根据图2所示的热量耗散路径相似的方式耗散。应当理解，虽然图4包括所配置的3D集成芯片组件105，其中盖层114安置成允许附连到衬底110，但在备选实施例中，盖层114和装置衬底132可相对3D集成芯片组件105中的配置反转，例如图3所述并且所示的，以允许装置衬底132附连到衬底110。还应当理解，与3D集成芯片组件105中的盖层114和装置衬底132的配置无关，包含热界面材料154和散热器152仍然取决于附加热量耗散能力的需要。
图5所示的是仿真结果400，描绘了包括已知互连/堆叠配置和本文所述的新颖互连/堆叠配置的高功率微电子装置结构的实施例的热量耗散。更具体来说，图5中以图形表示热量耗散，以示出倒装芯片板配置的改进的热量耗散质量。电流（A）在x轴402上表示，封装中（通常在MEMS梁（beam）处）的最大温度和温度（K）在y轴403上表示。包括标准引线接合/迹线互连和散热器的已知微电子装置结构中的典型热量耗散以线404描绘。如所示的，在大约30安培的电流下，引线接合/迹线互连限制限制封装装置的热传导性，引起温度变得过热，并且如所示的超过700K。
包括铜条互连和散热器的已知微电子装置结构的典型热量耗散以线406描绘。如所示的，在大约30安培的电流下，包括铜条互连的已知装置中的热量虽然能够比包括引线接合/迹线互连的前一种装置更有效地耗散热量，但只能够耗散其中装置保持在超过460K的温度的热量。
如图1-4的以前所述的实施例中那样配置成包括盖层、气密密封和互连的微电子装置结构的典型热量耗散以线408和410描绘。如线408所示的，在大约30安培的电流下，诸如图1-4所述之类的包括盖层、气密密封、新颖倒装芯片互连和散热器的新颖装置中的热量能够比包括引线接合/迹线互连或者基于带的互连的以前已知装置中更有效地耗散热量。如线408所描绘的，温度有效地耗散，并且装置在大约30安培的温度小于400K。
如图4的以前所述的实施例中那样配置成包括盖层、气密密封和互连的微电子装置结构（其中散热器没有并入装置结构中）的典型热量耗散以线410描绘。如线410所示，在大约30安培的电流下，包括盖层和新颖倒装芯片互连但没有包含散热器的新颖装置中的热量虽然比线408的并入散热器的倒装芯片实施例耗散更少热量，但是仍然保持为能够比包括引线接合/迹线互连或铜条互连（其中利用散热器）的以前已知装置中更有效地耗散热量。如线410所描绘的，本实施例中的温度有效地耗散，并且装置在大约30安培的温度小于450K。
本领域的技术人员从上述示例将理解到，本文所提供的是能够用于改进高功率微电子装置（例如微机电系统（MEMS）装置）中的热量耗散的新颖互连结构和装置结构堆叠或封装。通过将装置制作成包括其中包含盖层、装置衬底、多个金属互连和有源装置、在3D集成芯片组件与作为基础的衬底之间的多个凸点互连以及有源装置周围并且在盖层与装置衬底之间的气密密封的3D集成芯片组件，能够使用标准化学、机械过程等得到低成本、高性能、高产量装置结构。此外，本文所公开的装置结构和技术可产生包括但不限于通过增加热量耗散能力的方式的增加的热管理、更易于封装集成和较低电阻互连的优点。还提供用于相当薄的易碎集成电路芯片和装置的机械和热管理系统。
虽然本发明可容许各种修改和备选形式，但是通过示例的方式在附图中示出并且在本文中详细描述具体实施例。然而，应当理解，本发明不是意在局限于所公开的特定形式。而是本发明将涵盖落入由以下所附的权利要求书限定的本发明的精神和范围之内的所有修改、等效和备选方案。
100 装置组件
105 3D集成芯片组件
110 衬底
111 110的第一主表面
112 110的第二主表面
114 盖层
115 微凸点连接
116 多个输入/输出触点
118 焊料凸点
120 多个第一输入/输出触点
121 底部填充材料
122 114的第一主表面
124 114的第二主表面
125 金属互连
126 多个第二输入/输出触点
128 多个穿透晶圆通孔
130 多个穿透硅通孔（TSV）
131
132 装置衬底                                                
Figure 2012103769986100002DEST_PATH_IMAGE001
134 热界面材料
135
136 散热器
138 多个输入/输出触点
140 132的第一主表面
141 热传导层
142 焊料块
143 热传导迹线
144 有源装置
146 玻璃料
148 气密密封
150 132的第二主表面
151
152 散热器
154 热界面材料
156 热量耗散路径
158
160
170
180
182
200 第二实施例
300 第三实施例
212
213
214
216
218
220
222
224
226
302
304
306
308
310
312
314
316
318
320
322
402
404
406
408
410
412
414
416
418
420
422。

Claims (10)

1.一种设备（100、200、300），包括：
三维（3D）集成芯片组件（105），所述芯片组件包括：
装置衬底（132）；
有源装置（144），包括放置在所述装置衬底（132）上的一个或多个发热元件；
盖层（114），在物理上接合到所述装置衬底（132）；以及
气密密封（148），在所述有源装置（144）周围形成，所述气密密封（148）至少部分由所述装置衬底（132）和所述盖层（114）来限定；以及
衬底（110），其中所述三维（3D）集成芯片组件（105）倒装芯片接合到所述衬底（110），
其中多个热量耗散路径（156）通过所述三维（3D）集成芯片组件（105）延伸，以耗散在其中生成的热量。
2.如权利要求1所述的设备（100、300），还包括经由热界面材料（TIM）（154）安置成接近所述三维（3D）集成芯片组件（105）的散热器（152），用于有助于从所述设备（100、300）耗散热量。
3.如权利要求1所述的设备（100、300），其中，所述盖层（114）还包括在其中形成的多个穿透晶圆通孔（130）以及放置在其第一主表面（122）之上的多个第一输入/输出触点（120）和放置在其第二主表面（124）之上的多个第二输入/输出触点（126），其中所述多个第二输入/输出触点（126）通过所述多个穿透晶圆通孔（130）电连接到所述多个第一输入/输出触点（120）。
4.如权利要求1所述的设备（200），其中，所述装置衬底（132）还包括在其中形成的多个穿透晶圆通孔（130）以及放置在其第一主表面（140）之上的多个第一输入/输出触点（120），其中所述多个第二输入/输出触点（120）通过所述多个穿透晶圆通孔（130）电连接到所述有源装置（144）。
5.如权利要求1所述的设备，其中，在所述有源装置（144）周围所形成的所述气密密封（148）由所述装置衬底（132）、所述盖层（114）以及互连所述盖层（114）和所述装置衬底（132）的多个电互连（126、138、143）来限定。
6.如权利要求1所述的设备，还包括在所述有源装置（144）周围放置的密封环（146），其中在所述有源装置（144）周围形成的所述气密密封（148）由所述装置衬底（132）、所述盖层（114）和所述密封环（146）来限定。
7.一种设备，包括：
MEMS装置（105），包括盖层（114）和至少部分由所述盖层（114）所限定的气密密封（148）；以及
衬底（110），
其中所述MEMS装置（105）配置成倒装芯片接合到所述衬底（110）。
8.如权利要求7所述的设备，其中，所述盖层（114）还包括在其中形成的多个穿透晶圆通孔（130）以及放置在其第一主表面（122）之上的多个第一输入/输出触点（120）和放置在其第二主表面（124）之上的多个第二输入/输出触点（126），其中所述多个第二输入/输出触点（124）通过所述多个穿透晶圆通孔（130）电连接到所述多个第一输入/输出触点（120），以及
其中放置在所述盖层（114）的所述第一主表面（122）之上的所述多个第一输入/输出触点（120）有助于耦合到所述盖层（114）与其附连的所述衬底（110）的多个输入/输出衬垫（116），以及
其中放置在所述盖层（114）的所述第二主表面（124）之上的所述多个第二输入/输出触点（126）有助于耦合到所述盖层（114）也与其附连的所述装置衬底（132）的多个输入/输出触点（138）。
9.如权利要求7所述的设备（200），其中，所述装置衬底（132）还包括在其中形成的多个穿透晶圆通孔（130）以及放置在其第一主表面（140）之上的多个第一输入/输出触点（120），其中所述多个第一输入/输出触点（120）通过所述多个穿透晶圆通孔（130）和多个热传导迹线（142）电连接到所述有源装置（144），并且其中放置在所述装置衬底（132）的所述第一主表面（140）之上的所述多个第一输入/输出触点（120）有助于耦合到所述装置衬底（132）与其附连的所述衬底（110）的多个输入/输出衬垫（116）。
10.一种方法，包括：
提供三维（3D）集成芯片组件（105），提供所述芯片组件的所述方法包括：
提供具有第一主表面（140）和第二主表面（150）的装置衬底（132），所述装置衬底（132）包括所述第一主表面（140）和所述第二主表面（150）的至少一个上的多个输入/输出连接（138、143）；
在所述装置衬底（132）上放置包括一个或多个集成电路的有源装置（144）；
将盖层（114）接合到所述装置衬底（132），所述盖层（114）具有第一主表面（122）和第二主表面（124）；
在所述有源装置（144）周围形成气密密封（158），所述气密密封（158）至少部分由所述装置衬底（132）和所述盖层（114）来限定；以及
提供包括多个输入/输出连接（116）的衬底（110）；以及
将所述三维（3D）集成芯片组件（105）倒装芯片接合到所述衬底（110）以形成设备（100、200、300），
其中所述设备（100、200、300）提供通过所述三维（3D）集成芯片组件（105）的多个热量耗散路径（156），以耗散所述设备（100、200、300）中生成的热量。
CN201210376998.6A 2011-09-30 2012-10-08 包括增加的热耗散能力的3d集成电子装置结构 Active CN103030093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/249,492 2011-09-30
US13/249492 2011-09-30
US13/249,492 US8698258B2 (en) 2011-09-30 2011-09-30 3D integrated electronic device structure including increased thermal dissipation capabilities

Publications (2)

Publication Number Publication Date
CN103030093A true CN103030093A (zh) 2013-04-10
CN103030093B CN103030093B (zh) 2018-02-02

Family

ID=47221939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210376998.6A Active CN103030093B (zh) 2011-09-30 2012-10-08 包括增加的热耗散能力的3d集成电子装置结构

Country Status (4)

Country Link
US (2) US8698258B2 (zh)
EP (1) EP2575164A3 (zh)
JP (1) JP6416454B2 (zh)
CN (1) CN103030093B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106794982A (zh) * 2014-08-26 2017-05-31 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器
CN107209078A (zh) * 2015-02-16 2017-09-26 株式会社电装 半导体装置的制造方法
CN113044802A (zh) * 2021-04-13 2021-06-29 北京航空航天大学 Mems器件真空封装结构及其制造工艺

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR9402301A (pt) 1994-07-22 1996-04-30 Rheem Ind Comerc Sa Corpo de lata com sistema de proteçao anti-corte e processo de abtençao de um corpo de lata com sistema de proteçao anti-corte
US9006889B2 (en) 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
JP6150249B2 (ja) * 2013-02-25 2017-06-21 京セラ株式会社 電子デバイスのガラス封止方法
US9123686B2 (en) * 2013-04-12 2015-09-01 Western Digital Technologies, Inc. Thermal management for solid-state drive
US9823539B2 (en) 2013-06-26 2017-11-21 Empire Technology Development Llc Methods and systems for forming optical modulators using micro-contact lithography
KR102066015B1 (ko) 2013-08-13 2020-01-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
WO2015105849A1 (en) * 2014-01-08 2015-07-16 Enphase Energy, Inc. Double insulated heat spreader
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
US10107662B2 (en) 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly
CN105990271B (zh) 2015-02-26 2020-06-05 恩智浦美国有限公司 具有非水平管芯垫及相应引线框的ic封装
US9851398B2 (en) 2015-03-30 2017-12-26 Globalfoundries Inc. Via leakage and breakdown testing
US9548255B1 (en) 2015-08-17 2017-01-17 Freescale Semiconductor, Inc. IC package having non-horizontal die pad and flexible substrate therefor
TW201735286A (zh) 2016-02-11 2017-10-01 天工方案公司 使用可回收載體基板之裝置封裝
US20170243739A1 (en) * 2016-02-24 2017-08-24 Skyworks Solutions, Inc. 3d micromold and pattern transfer
US10453763B2 (en) 2016-08-10 2019-10-22 Skyworks Solutions, Inc. Packaging structures with improved adhesion and strength
DE102017012256B3 (de) * 2017-03-22 2021-05-20 Infineon Technologies Ag Vorrichtung mit Hohlraumstruktur und Verfahren zum Herstellen selbiger
DE102017204817B4 (de) 2017-03-22 2019-03-21 Infineon Technologies Ag Vorrichtung mit Hohlraumstruktur und Verfahren zum Herstellen selbiger
CN116675175B (zh) * 2023-08-04 2023-12-08 青岛泰睿思微电子有限公司 一种多功能影像光感封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255741B1 (en) * 1998-03-17 2001-07-03 Denso Corporation Semiconductor device with a protective sheet to affix a semiconductor chip
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US20050253207A1 (en) * 2004-05-11 2005-11-17 Garcia Jason A Microelectronic assembly having a perimeter around a MEMS device
US20070029659A1 (en) * 2003-06-25 2007-02-08 Heck John M MEMS RF switch module including a vertical via
US7642657B2 (en) * 2006-12-21 2010-01-05 Analog Devices, Inc. Stacked MEMS device
CN101675498A (zh) * 2007-03-02 2010-03-17 明锐有限公司 用于微镜器件的倒装芯片封装的方法和系统
CN101959106A (zh) * 2009-07-16 2011-01-26 鸿富锦精密工业（深圳）有限公司 微机电系统麦克风的封装结构及其封装方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5040941Y1 (zh) * 1970-06-08 1975-11-21
JPH09148499A (ja) * 1995-11-29 1997-06-06 Miyazaki Oki Electric Co Ltd 半導体気密封止型パッケージ及びその製造方法
JP2001053178A (ja) * 1999-06-02 2001-02-23 Japan Radio Co Ltd 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
ATE241253T1 (de) * 1999-12-17 2003-06-15 Osram Opto Semiconductors Gmbh Kapselung für organische leds
US6384353B1 (en) * 2000-02-01 2002-05-07 Motorola, Inc. Micro-electromechanical system device
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US6512300B2 (en) * 2001-01-10 2003-01-28 Raytheon Company Water level interconnection
KR100387239B1 (ko) * 2001-04-26 2003-06-12 삼성전자주식회사 Ｍｅｍｓ 릴레이 및 그 제조방법
WO2002096166A1 (en) 2001-05-18 2002-11-28 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (mems) devices on low-temperature co-fired ceramic (ltcc) substrates
US6559530B2 (en) * 2001-09-19 2003-05-06 Raytheon Company Method of integrating MEMS device with low-resistivity silicon substrates
US6673697B2 (en) * 2002-04-03 2004-01-06 Intel Corporation Packaging microelectromechanical structures
US6696645B2 (en) * 2002-05-08 2004-02-24 The Regents Of The University Of Michigan On-wafer packaging for RF-MEMS
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP2005019966A (ja) * 2003-06-06 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4268480B2 (ja) * 2003-08-27 2009-05-27 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置
US7030642B2 (en) * 2004-02-06 2006-04-18 Honeywell International Inc. Quick attachment fixture and power card for diode-based light devices
US7312505B2 (en) * 2004-03-31 2007-12-25 Intel Corporation Semiconductor substrate with interconnections and embedded circuit elements
US7204737B2 (en) * 2004-09-23 2007-04-17 Temic Automotive Of North America, Inc. Hermetically sealed microdevice with getter shield
US7791183B1 (en) * 2005-04-11 2010-09-07 The United States Of America As Represented By The Secretary Of The Air Force Universal low cost MEM package
US7897503B2 (en) 2005-05-12 2011-03-01 The Board Of Trustees Of The University Of Arkansas Infinitely stackable interconnect device and method
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604603B2 (en) 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255741B1 (en) * 1998-03-17 2001-07-03 Denso Corporation Semiconductor device with a protective sheet to affix a semiconductor chip
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US20070029659A1 (en) * 2003-06-25 2007-02-08 Heck John M MEMS RF switch module including a vertical via
US20050253207A1 (en) * 2004-05-11 2005-11-17 Garcia Jason A Microelectronic assembly having a perimeter around a MEMS device
US7642657B2 (en) * 2006-12-21 2010-01-05 Analog Devices, Inc. Stacked MEMS device
CN101675498A (zh) * 2007-03-02 2010-03-17 明锐有限公司 用于微镜器件的倒装芯片封装的方法和系统
CN101959106A (zh) * 2009-07-16 2011-01-26 鸿富锦精密工业（深圳）有限公司 微机电系统麦克风的封装结构及其封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郑宗林: "MEMS封装中的倒装芯片凸点技术", 《中国优秀博硕士学位论文全文数据库（硕士）工程科技Ⅱ辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106794982A (zh) * 2014-08-26 2017-05-31 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器
CN106794982B (zh) * 2014-08-26 2019-04-26 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器
CN107209078A (zh) * 2015-02-16 2017-09-26 株式会社电装 半导体装置的制造方法
CN113044802A (zh) * 2021-04-13 2021-06-29 北京航空航天大学 Mems器件真空封装结构及其制造工艺

Also Published As

Publication number Publication date
JP6416454B2 (ja) 2018-10-31
US20140170811A1 (en) 2014-06-19
CN103030093B (zh) 2018-02-02
US8698258B2 (en) 2014-04-15
EP2575164A3 (en) 2016-01-13
US8802475B2 (en) 2014-08-12
EP2575164A2 (en) 2013-04-03
US20130082376A1 (en) 2013-04-04
JP2013080923A (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
CN103030093A (zh) 包括增加的热耗散能力的3d集成电子装置结构
US11257727B2 (en) Seal for microelectronic assembly
US10186477B2 (en) Power overlay structure and method of making same
US8987876B2 (en) Power overlay structure and method of making same
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
CN102157391B (zh) 半导体器件和形成垂直互连的薄外形wlcsp的方法
CN100454532C (zh) 装置组件
CN104051395A (zh) 芯片堆叠封装及其方法
US20150028448A1 (en) Chip Package with Embedded Passive Component
CN102290394A (zh) 散热型电子封装结构及其制备方法
TW201438164A (zh) 無載體矽中介層
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
KR100836642B1 (ko) 전자 패키지 및 그 제조방법
KR100836657B1 (ko) 전자 패키지 및 그 제조방법
Zoschke et al. Hermetic Wafer Level Packaging of LED Modules with Phosphor Ceramic Converter for White Light Applications based on TSV Technology
JP2016103569A (ja) 半導体素子の実装構造
CN115700908A (zh) 半导体装置及半导体装置的制造方法
KR20200052802A (ko) 응력 조절기를 가진 접속 회로기판 및 그의 플립 칩 조립체

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant