TWI434389B - 積體電路裝置及其製備方法 - Google Patents

積體電路裝置及其製備方法 Download PDF

Info

Publication number
TWI434389B
TWI434389B TW100101371A TW100101371A TWI434389B TW I434389 B TWI434389 B TW I434389B TW 100101371 A TW100101371 A TW 100101371A TW 100101371 A TW100101371 A TW 100101371A TW I434389 B TWI434389 B TW I434389B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit device
auxiliary structure
conductive
region
Prior art date
Application number
TW100101371A
Other languages
English (en)
Other versions
TW201222760A (en
Inventor
Charles C Wang
Shing Hwa Renn
Sheng Kang Luo
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201222760A publication Critical patent/TW201222760A/zh
Application granted granted Critical
Publication of TWI434389B publication Critical patent/TWI434389B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

積體電路裝置及其製備方法
本發明係關於一種積體電路裝置及其製備方法，特別是關於一種積體電路裝置及其製備方法，其具有穿矽導電插塞(through-silicon via，TSV)及鄰近穿矽導電插塞之輔助結構，俾便降低主動元件之操作熱產生之熱效應。
積體電路裝置的封裝技術一直朝輕薄化與安裝可靠性的方向研發。近年來，隨著電子產品輕薄化與多功能性的要求，許多技術已經逐漸為此領域的人所習知。
以記憶體裝置為例，藉由使用至少兩晶片(chip)的堆疊方式，可透過半導體整合製程，生產具有比習知記憶體容量大兩倍的記憶體變的可能。此外，堆疊封裝不只提供增加記憶體容量的優勢，亦增加安裝密度及增加安裝區域使用效率的優勢。因此，關於堆疊封裝技術的研究與開發已在逐漸加速。
以堆疊封裝為例，TSV已經在此領域中被揭露。利用TSV技術的堆疊封裝具有一TSV設置於晶片的結構，使得晶片可透過TSV與其它晶片以物理方式及電性方式彼此連接。一般而言，TSV之製備方法係藉由蝕刻技術而形成一貫穿基板之通孔，再以導電材料(例如銅)填滿通孔。為了增加傳輸速度及製造高密度元件，具有數個積體電路裝置(各具有TSV)之半導體晶圓之厚度必須予以減少。
為了解決上述先前技術的問題，本發明提供一種積體電路裝置及其製備方法，其具有穿矽導電插塞及鄰近穿矽導電插塞之輔助結構，俾便降低主動元件操作熱產生之熱效應。
在本發明之一實施例中，該積體電路裝置包含一半導體基板，具有一第一區域及一第二區域；一導電插塞，設置於該半導體基板之第一區域；一介電元件，電氣隔離該導電插塞及該半導體基板；至少一主動元件，設置於該半導體基板之第二區域：一導電層，電氣連接該導電插塞及該主動元件且由該第一區域向該第二區域延伸；一輔助結構，設置於該半導體基板之第一區域且鄰近該導電插塞，其中該輔助結構經配置以降低該主動元件之操作熱產生之熱效應。該輔助結構可為一應力減輕結構，當導電插塞之體積增加時，該輔助結構之體積減少。該輔助結構亦可為一散熱結構，經配置將該主動元件產生之操作熱從該半導體基板之第一區域經由該導電層輸送至該導電插塞。
上文已相當廣泛地概述本發明之技術特徵及優點，俾使下文之本發明詳細描述得以獲得較佳瞭解。構成本發明之申請專利範圍標的之其它技術特徵及優點將描述於下文。本發明所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本發明相同之目的。本發明所 屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本發明的精神和範圍。
TSV技術應用於積體電路元件時，必須先行克服二個關鍵難題，即散熱問題及熱應力問題。散熱問題係源自在單位積體內設置了高密度的主動元件。由於TSV使用高導熱金屬材料(通常使用銅)，因此可作為散熱通道。然而，在TSV金屬及矽基板之間的厚介電材料(通常為氧化物)具有較差的導熱性質(氧化物之熱傳導係數約為1.4W/m K)，限制了TSV的散熱能力。
就熱應力問題而言，由於TSV與矽基板之熱膨脹係數差異甚大，因此TSV在其周圍產生熱應力，例如TSV之金屬銅的熱膨脹係數為16.4E-6/℃，矽基板之熱膨脹係數為2.6E6/℃，二者之差異在TSV周圍產生熱應力，而此一熱應力嚴重地影響TSV周圍之主動元件(例如電晶體)的電子遷移特性。此外，此一熱膨脹係數差異亦在晶圓製程之銅退火製程(copper annealing)後產生晶圓翹曲問題。
圖1係一局部俯視圖，其例示本揭露一實施例之積體電路裝置10，圖2係沿圖1之1-1剖面線之剖示圖。在本揭露之一實施例中，該積體電路裝置10包含一半導體基板11(具有一第一區域13及一第二區域15)、設置於該半導體基板 11之第一區域13的一導電插塞(例如穿矽導電插塞，TSV)17、設置於該半導體基板11之第二區域15的至少一主動元件19(例如電晶體)、電氣連接該導電插塞17及該主動元件19且由該第一區域13向該第二區域15延伸之一導電層21、設置於該半導體基板11之第一區域13且鄰近該導電插塞17之一輔助結構23(例如熱應力減輕結構)。在本揭露之一實施例中，該輔助結構23係設置於該導電插塞17及該主動元件19之間，且經配置以降低該主動元件19之操作熱產生之熱效應。
在本揭露之一實施例中，該輔助結構23包含複數個環形件25，以同心圓方式環繞該導電插塞17，其中該環形件25可為埋設於該半導體基板11內部之空氣間隙或彈性材料。在本揭露之一實施例中，該輔助結構23包含至少一導電元件(環形件)25及一介電元件27，且該介電元件27係夾置於該導電元件25及該半導體基板11之間。在本揭露之一實施例中，該介電元件27係環繞或包覆該導電元件25。
圖3係沿圖1之1-1剖面線之剖示圖，其例示本揭露一實施例之積體電路裝置10的結構變化。在本揭露之一實施例中，該主動元件19之操作產生熱，提升該積體電路裝置10的溫度，導致該導電插塞17之寬度膨脹，因而產生熱應力。該環形件25隨著該導電插塞17之寬度橫向膨脹而縮小，俾便吸收該導電插塞17產生之應力。換言之，當該導電插塞17之體積增加時，該輔助結構23之體積減少，俾便吸收 該導電插塞17產生之應力。
圖4係一局部俯視圖，其例示本揭露一實施例之積體電路裝置30。相較於圖1之積體電路裝置10使用同心圓方式設置之環形件25以實現該輔助結構23，圖4之積體電路裝置30使用複數個環繞該導電插塞17之平行溝槽35實現該輔助結構33。
圖5係一局部俯視圖，其例示本揭露一實施例之積體電路裝置40。相較於圖1之積體電路裝置10使用同心圓方式設置之環形件25以實現該輔助結構23，圖4之積體電路裝置40使用複數個以同心圓方式環繞該導電插塞17之孔洞45實現該輔助結構43。
圖6係一局部俯視圖，其例示本揭露一實施例之積體電路裝置60，圖7係沿圖6之2-2剖面線之剖示圖。在本揭露之一實施例中，該積體電路裝置60包含一半導體基板61(具有一第一區域63及一第二區域65)、設置於該半導體基板61之第一區域63的一導電插塞(TSV)67、設置於該半導體基板61之第二區域65的至少一主動元件69(例如電晶體)、電氣連接該導電插塞67及該主動元件69且由該第一區域63向該第二區域65延伸之一導電層71、電氣隔離該該導電插塞67及該半導體基板61之一介電元件77、設置於該半導體基板61之第一區域63且鄰近該導電插塞67之一輔助結構73(例如散熱結構)。在本揭露之一實施例中，該輔助結構73係設置於該導電插塞67及該主動元件69之間，且經配 置以降低該主動元件69之操作熱產生之熱效應。
在本揭露之一實施例中，該輔助結構73包含至少一個第一區塊(金屬環)75A及第二區塊(金屬環)75B，以同心圓方式環繞該導電插塞67，其中該第一區塊(包含鎢之金屬環)75A係設置於該半導體基板11之下部，該第二區塊(包含鎢之金屬環)75B係設置於該半導體基板11之上部。在本揭露之一實施例中，該介電元件77隔離該導電插塞67及該第一區塊75A及該第二區塊75B。在本揭露之一實施例中，該輔助結構73包含複數個第一區塊(導電元件)75A、第二區塊(導電元件)75B及介電元件77，且該介電元件77係夾置於該第二區塊75B及該半導體基板11之間。在本揭露之一實施例中，該介電元件77係環繞或包覆該第一區塊75A、該第二區塊75B。
圖8係沿圖6之2-2剖面線之剖示圖，其例示本揭露一實施例之積體電路裝置60的散熱路徑。在本揭露之一實施例中，該主動元件69之操作產生熱，其從該半導體基板61之第二區域65經由該散熱結構73、該導電層71及該導電插塞67輸送至該積體電路裝置60之外部，如圖8之箭頭所示。
圖9例示本揭露一實施例之積體電路裝置80。相較於圖6之積體電路裝置60藉由該散熱結構73、該導電層71及該導電插塞67將該主動元件69之操作產生熱從該半導體基板61之第二區域65輸送至該積體電路裝置60之外部，圖9之積體電路裝置60另包含一接墊81及連接該接墊81及該第一區塊 75A、第二區塊75B之金屬線85A、85B，如此該主動元件69之操作產生熱主要係由該散熱結構73之第一區塊75A、第二區塊75B、該金屬線85A、85B及該接墊81從該半導體基板61之第二區域65輸送至該積體電路裝置60之外部。
圖10係一局部俯視圖，其例示本揭露一實施例之積體電路裝置90，圖11係沿圖10之3-3剖面線之剖示圖。相較於圖6之積體電路裝置60沒有連接該第一區塊75A、第二區塊75B及該導電層71之導熱元件，圖10之積體電路裝置90另包含複數個插塞79，其連接該散熱結構73之第一區塊75A、第二區塊75B及該導電層71。
圖12係一局部俯視圖，其例示本揭露一實施例之積體電路裝置100。相較於圖6之積體電路裝置60使用同心圓方式設置之第一區塊75A、第二區塊75B實現該散熱結構73，圖12之積體電路裝置100使用環繞該導電插塞67之複數個平行金屬線105實現該散熱結構103。
圖13係一局部俯視圖，其例示本揭露一實施例之積體電路裝置110。相較於圖6之積體電路裝置60使用同心圓方式設置之第一區塊75A、第二區塊75B實現該散熱結構73，圖12之積體電路裝置100使用以同心圓方式環繞該導電插塞67之複數個金屬區塊115實現該散熱結構113。
本發明之技術內容及技術特點已揭示如上，然而本發明所屬技術領域中具有通常知識者應瞭解，在不背離後附申請專利範圍所界定之本發明精神和範圍內，本發明之教 示及揭示可作種種之替換及修飾。例如，上文揭示之許多製程可以不同之方法實施或以其它製程予以取代，或者採用上述二種方式之組合。
此外，本案之權利範圍並不侷限於上文揭示之特定實施例的製程、機台、製造、物質之成份、裝置、方法或步驟。本發明所屬技術領域中具有通常知識者應瞭解，基於本發明教示及揭示製程、機台、製造、物質之成份、裝置、方法或步驟，無論現在已存在或日後開發者，其與本案實施例揭示者係以實質相同的方式執行實質相同的功能，而達到實質相同的結果，亦可使用於本發明。因此，以下之申請專利範圍係用以涵蓋用以此類製程、機台、製造、物質之成份、裝置、方法或步驟。
10‧‧‧積體電路裝置
11‧‧‧半導體基板
13‧‧‧第一區域
15‧‧‧第二區域
17‧‧‧導電插塞
19‧‧‧主動元件
21‧‧‧導電層
23‧‧‧輔助結構
25‧‧‧環形件
27‧‧‧介電元件
30‧‧‧積體電路裝置
33‧‧‧輔助結構
35‧‧‧平行溝槽
40‧‧‧積體電路裝置
43‧‧‧輔助結構
45‧‧‧孔洞
60‧‧‧積體電路裝置
61‧‧‧半導體基板
63‧‧‧第一區域
65‧‧‧第二區域
67‧‧‧導電插塞
69‧‧‧主動元件
71‧‧‧導電層
73‧‧‧輔助結構
75A‧‧‧第一區塊
75B‧‧‧第二區塊
77‧‧‧介電元件
79‧‧‧插塞
80‧‧‧積體電路裝置
81‧‧‧接墊
85A‧‧‧金屬線
85B‧‧‧金屬線
90‧‧‧積體電路裝置
100‧‧‧積體電路裝置
103‧‧‧輔助結構
105‧‧‧平行金屬線
110‧‧‧積體電路裝置
113‧‧‧輔助結構
115‧‧‧金屬區塊
藉由參照前述說明及下列圖式，本發明之技術特徵及優點得以獲得完全瞭解。
圖1係一局部俯視圖，其例示本揭露一實施例之積體電路裝置；圖2係沿圖1之1-1剖面線之剖示圖；圖3係沿圖1之1-1剖面線之剖示圖，其例示本揭露一實施例之積體電路裝置的結構變化；圖4係一局部俯視圖，其例示本揭露一實施例之積體電路裝置； 圖5係一局部俯視圖，其例示本揭露一實施例之積體電路裝置；圖6係一局部俯視圖，其例示本揭露一實施例之積體電路裝置；圖7係沿圖6之2-2剖面線之剖示圖；圖8係沿圖6之2-2剖面線之剖示圖，其例示本揭露一實施例之積體電路裝置的散熱路徑；圖9例示本揭露一實施例之積體電路裝置；圖10係一局部俯視圖，其例示本揭露一實施例之積體電路裝置；圖11係沿圖10之3-3剖面線之剖示圖；圖12係一局部俯視圖，其例示本揭露一實施例之積體電路裝置；以及圖13係一局部俯視圖，其例示本揭露一實施例之積體電路裝置。
10‧‧‧積體電路裝置
11‧‧‧半導體基板
13‧‧‧第一區域
15‧‧‧第二區域
17‧‧‧導電插塞
19‧‧‧主動元件
21‧‧‧導電層
23‧‧‧輔助結構
25‧‧‧環形件
27‧‧‧介電元件

Claims (12)

  1. 一種積體電路裝置，包含：一半導體基板，具有一第一區域及一第二區域；一導電插塞，設置於該半導體基板之第一區域；至少一主動元件，設置於該半導體基板之第二區域：一導電層，電氣連接該導電插塞及該主動元件且由該第一區域向該第二區域延伸；以及一輔助結構，設置於該半導體基板之第一區域且鄰近該導電插塞，其中該輔助結構經配置以降低該主動元件之操作熱產生之熱效應。
  2. 如申請專利範圍第1項所述之積體電路裝置，其中該輔助結構包含：一導電元件；以及一介電元件，設置於該導電元件及該半導體基板之間。
  3. 如申請專利範圍第2項所述之積體電路裝置，其中該導電元件包含一第一區塊及一第二區塊。
  4. 如申請專利範圍第2項所述之積體電路裝置，其中該輔助結構連接於該導電層。
  5. 如申請專利範圍第2項所述之積體電路裝置，其中該輔助結構另包含一插塞，連接該導電元件及該導電層。
  6. 如申請專利範圍第2項所述之積體電路裝置，其中該介電元件環繞該導電元件。
  7. 如申請專利範圍第2項所述之積體電路裝置，其中該介電 元件包覆該導電元件。
  8. 如申請專利範圍第2項所述之積體電路裝置，其中該輔助結構係設置於該導電插塞及該主動元件之間。
  9. 如申請專利範圍第1項所述之積體電路裝置，其中該輔助結構包含複數個孔洞。
  10. 如申請專利範圍第1項所述之積體電路裝置，其中該輔助結構包含至少一環形件，環繞該導電插塞。
  11. 如申請專利範圍第1項所述之積體電路裝置，其中該輔助結構包含複數個溝槽。
  12. 如申請專利範圍第1項所述之積體電路裝置，另包含：一接墊；以及複數條金屬線，連接該輔助結構及該接墊。
TW100101371A 2010-11-24 2011-01-14 積體電路裝置及其製備方法 TWI434389B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/954,284 US8227840B2 (en) 2010-11-24 2010-11-24 Integrated circuit device and method of forming the same

Publications (2)

Publication Number Publication Date
TW201222760A TW201222760A (en) 2012-06-01
TWI434389B true TWI434389B (zh) 2014-04-11

Family

ID=46063588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101371A TWI434389B (zh) 2010-11-24 2011-01-14 積體電路裝置及其製備方法

Country Status (3)

Country Link
US (1) US8227840B2 (zh)
CN (1) CN102479761B (zh)
TW (1) TWI434389B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397048B1 (en) 2015-03-23 2016-07-19 Inotera Memories, Inc. Semiconductor structure and manufacturing method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032339A1 (en) * 2010-08-04 2012-02-09 Nanya Technology Corporation Integrated circuit structure with through via for heat evacuating
JP2012164702A (ja) * 2011-02-03 2012-08-30 Elpida Memory Inc 半導体装置
US8772946B2 (en) * 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
US9455188B2 (en) * 2013-01-18 2016-09-27 Globalfoundries Inc. Through silicon via device having low stress, thin film gaps and methods for forming the same
WO2014204401A1 (en) * 2013-06-19 2014-12-24 Agency For Science, Technology And Research Protective structure for through-silicon-via
US20160260675A1 (en) * 2015-03-04 2016-09-08 Globalfoundries Inc. Slotted substrate for die attach interconnects
CN107039372B (zh) * 2016-02-04 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP2019054199A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
CN112447639A (zh) * 2019-08-28 2021-03-05 罗伯特·博世有限公司 半导体装置、制造半导体装置的方法及微电子器件封装
EP4258344A4 (en) * 2021-07-07 2024-10-09 Changxin Memory Tech Inc HEAT DISSIPATION STRUCTURE, MANUFACTURING METHOD FOR HEAT DISSIPATION STRUCTURE AND SEMICONDUCTOR STRUCTURE
CN115810612A (zh) * 2021-09-14 2023-03-17 长鑫存储技术有限公司 半导体结构、存储器及裂纹测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
JP2004363379A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置
JP4828164B2 (ja) * 2005-06-06 2011-11-30 ローム株式会社 インタポーザおよび半導体装置
CN201044245Y (zh) * 2007-04-29 2008-04-02 亿光电子工业股份有限公司 发光二极管
US7738249B2 (en) 2007-10-25 2010-06-15 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal cooling structure and electrical assembly utilizing same
US8227902B2 (en) * 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397048B1 (en) 2015-03-23 2016-07-19 Inotera Memories, Inc. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201222760A (en) 2012-06-01
CN102479761B (zh) 2014-11-26
US8227840B2 (en) 2012-07-24
CN102479761A (zh) 2012-05-30
US20120126412A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
TWI434389B (zh) 積體電路裝置及其製備方法
TWI755052B (zh) 針對用於半導體封裝之矽橋的無金屬框設計(二)
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
KR101828063B1 (ko) 반도체 장치 및 그 형성방법
US7982313B2 (en) Semiconductor device including stress relaxation gaps for enhancing chip package interaction stability
US9520304B2 (en) Semiconductor package and fabrication method thereof
KR102165267B1 (ko) Ｔｓｖ 구조를 포함하는 집적회로 소자 및 그 제조 방법
US11699694B2 (en) Method of manufacturing semiconductor package structure
TW202109772A (zh) 半導體封裝件
US11694975B2 (en) Chip package structure
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
US20240347410A1 (en) Chip package structure with lid
US20220059468A1 (en) Method for manufacturing semiconductor package with air gap
TWI759063B (zh) 晶片封裝結構及其形成方法
TW202203338A (zh) 半導體封裝
TWI527189B (zh) 半導體基板及其製法
US9892985B2 (en) Semiconductor device and method for manufacturing the same
TWI701788B (zh) 半導體封裝及其製造方法
KR20130077627A (ko) 반도체 장치 및 그의 제조방법
US8603911B2 (en) Semiconductor device and fabrication method thereof
JP6712051B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
KR102717855B1 (ko) 반도체 패키지
TWI676253B (zh) 半導體裝置
KR20230039986A (ko) 반도체 장치의 제조 방법
KR20110079319A (ko) 반도체 소자 패키지 및 그 제조방법