KR20130100500A - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20130100500A
KR20130100500A KR1020120021742A KR20120021742A KR20130100500A KR 20130100500 A KR20130100500 A KR 20130100500A KR 1020120021742 A KR1020120021742 A KR 1020120021742A KR 20120021742 A KR20120021742 A KR 20120021742A KR 20130100500 A KR20130100500 A KR 20130100500A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
sawing
unit printed
unit
Prior art date
Application number
KR1020120021742A
Other languages
English (en)
Other versions
KR101922191B1 (ko
Inventor
유충상
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120021742A priority Critical patent/KR101922191B1/ko
Priority to US13/774,655 priority patent/US9301387B2/en
Priority to CN201310066119.4A priority patent/CN103298252B/zh
Publication of KR20130100500A publication Critical patent/KR20130100500A/ko
Application granted granted Critical
Publication of KR101922191B1 publication Critical patent/KR101922191B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
즉, 본 발명은 복수의 단위 인쇄회로기판부들이 어레이되어 있고; 상기 복수의 단위 인쇄회로기판부들의 사이에 소잉 라인(sawing line)이 형성되어 있다.

Description

인쇄회로기판 및 그의 제조 방법 { Printed circuit board and method for manufacturing the same }
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다.
즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인 패턴(Circuit line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다.
최근, 인쇄회로기판은 반도체, 전자기기의 발전과 동시에 전자부품의 하나로서 그 지위를 굳히고 있으며, 텔레비전, 휴대용 단말기 등의 각종 전기, 전자제품에서부터 컴퓨터 및 최첨단 전자 장비에 이르기까지 모든 전기, 전자기기 등의 회로를 구현하는 부품으로서 널리 사용되고 있다.
따라서, 인쇄회로기판의 특성과 신뢰성이 더 우수해지도록, 그에 대한 기술 개발 및 연구는 현재에도 다각적으로 진행되고 있다.
본 발명은 단위 인쇄회로기판부들의 사이 영역을 최소화하여, 더미(Dummy) 영역을 감소시킬 수 있는 과제를 해결하는 것이다.
본 발명은,
복수의 단위 인쇄회로기판부들이 어레이되어 있고;
상기 복수의 단위 인쇄회로기판부들의 사이에 소잉 라인(sawing line)이 형성되어 있는 인쇄회로기판이 제공된다.
그리고, 본 발명의 일실시예는 상기 복수의 단위 인쇄회로기판부들 각각은, 능동 소자, 수동 소자 및 양자 중 하나가 내장된 임베디드(Embedded) 인쇄회로기판일 수 있다.
또, 상기 복수의 단위 인쇄회로기판부들 각각은, 상기 단층 인쇄회로기판 또는 다층인쇄회로기판일 수 있다.
또한, 상기 소잉 라인에는, 소잉 공정을 위한 식별 마크가 형성될 수 있다.
더불어, 상기 어레이된 복수의 단위 인쇄회로기판부들의 외주(外周)에는 더미(Dummy) 단위 인쇄회로기판부들이 배열될 수 있다.
게다가, 상기 더미 단위 인쇄회로기판부들의 사이에도 소잉 라인이 형성될 수 있다.
또, 상기 더미 단위 인쇄회로기판부들 사이의 소잉 라인에는 전도성 패드가 형성되어 있고, 상기 전도성 패드에 PSR(Photo Solder Resistor)층이 형성되어 있으며, 상기 더미 단위 인쇄회로기판부들 사이의 소잉 라인의 소정 영역에는 PSR층이 제거되어, 상기 전도성 패드는 오픈되어 있을 수 있다.
그리고, 상기 오픈된 전도성 패드는, 소잉 공정의 식별 마크로 사용될 수 있다.
또, 상기 어레이된 복수의 단위 인쇄회로기판부들(111,112,113,114)의 모서리에 있는 소잉 라인 영역에는 홀이 형성될 수 있다.
또한, 상기 소잉 라인의 폭(W)은, 300㎛ 이하일 수 있다.
아울러, 상기 소잉 라인에, 홈이 형성될 수 있다.
그리고, 상기 홈은, V홈일 수 있다.
본 발명은,
복수의 단위 인쇄회로기판부들이 어레이되어 있고, 상기 복수의 단위 인쇄회로기판부들의 사이에 소잉 라인이 형성되어 있는 인쇄회로기판을 형성하는 단계와;
상기 소잉 라인을 따라 소잉하여 상기 복수의 단위 인쇄회로기판부들을 낱개로 분리하는 단계를 포함하는 인쇄회로기판의 제조 방법이 제공된다.
본 발명은 단위 인쇄회로기판부들의 어레이를 소잉할 수 있는 구조로 구현하여, 단위 인쇄회로기판부들의 사이 영역을 최소화하여, 더미(Dummy) 영역을 감소시킬 수 있으므로, 인쇄회로기판 재료비 인하가 가능한 효과가 있다.
또한, 본 발명은 소잉 공정에 의해 단위 인쇄회로기판부들이 분리됨으로써, 단위 인쇄회로기판부의 측벽 영역에 버(Burr)가 생성되지 않아, 단위 인쇄회로기판부들이 최초 설계된 사이즈로 분리됨으로써, 사이즈를 균일하게 할 수 있는 효과가 있다.
그리고, 본 발명은 단위 인쇄회로기판부의 측벽 영역에 버가 생성되지 않아, 단위 인쇄회로기판부들의 균일한 사이즈이기에, 자동화 공정에서 단위 인쇄회로기판부들의 액티브 얼라이먼트(Active alignment)를 구현할 수 있는 효과가 있다.
또, 본 발명은 단위 인쇄회로기판부가 카메라 모듈의 베이스 기판으로 사용되는 경우, 측벽 영역에 버가 존재하지 않고 매끄러워, 측벽 영역에서 이물의 발생을 최대한 감소시킬 수 있는 효과가 있다.
더불어, 본 발명은 소잉 공정으로 단위 인쇄회로기판부들을 분리시킴으로써, 공정이 단순화되어 생산성 수율을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예의 인쇄회로기판의 평면도
도 2는 본 발명의 일 실시예의 인쇄회로기판을 설명하기 위한 개략적인 일부를 도시한 도면
도 3은 본 발명의 일 실시예의 인쇄회로기판의 구조를 설명하기 위한 평면도
도 4는 본 발명의 일 실시예의 인쇄회로기판의 소잉 라인(sawing line) 구조의 일례를 설명하기 위한 단면도
도 5는 본 발명의 일 실시예의 인쇄회로기판의 소잉 라인 구조의 다른 예를 설명하기 위한 단면도
도 6은 본 발명의 일 실시예의 인쇄회로기판의 소잉 라인 구조의 또 다른 예를 설명하기 위한 단면도
도 7은 본 발명의 일 실시예의 인쇄회로기판의 제조 방법의 흐름도
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용은 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.
도 1은 본 발명의 일 실시예의 인쇄회로기판의 평면도이고, 도 2는 본 발명의 일 실시예의 인쇄회로기판을 설명하기 위한 개략적인 일부를 도시한 도면이다.
도 1과 도 2를 참조하면, 본 발명의 일 실시예의 인쇄회로기판(100)은 복수의 단위 인쇄회로기판부들(110)이 어레이되어 있고; 상기 복수의 단위 인쇄회로기판부들(110)의 사이에 소잉 라인(sawing line)(120)이 형성되어 있다.
그러므로, 상기 소잉 라인(120)을 따라 소잉 공정을 수행하게 되면, 상기 복수의 단위 인쇄회로기판부들(110)이 낱개로 분리된다.
그리고, 상기 소잉 라인(120)의 폭(W)은 300㎛ 이하로 설정될 수 있다.
또, 상기 복수의 단위 인쇄회로기판부들(110) 각각은 능동 소자, 수동 소자 및 양자 중 하나가 내장된 임베디드(Embedded) 인쇄회로기판일 수 있다.
따라서, 본 발명은 단위 인쇄회로기판부들의 어레이를 소잉할 수 있는 구조로 구현하여, 단위 인쇄회로기판부들의 사이 영역을 최소화하여, 더미(Dummy) 영역을 감소시킬 수 있으므로, 인쇄회로기판 재료비 인하가 가능한 것이다.
한편, 본 발명은 단위 인쇄회로기판부들(110) 각각이 브릿지(Bridge)로 연결되어 있는 구조로 인쇄회로기판을 구현할 수도 있으며, 이 구조는 브릿지를 제거하여 단위 인쇄회로기판부들(110)을 낱개로 분리하게 된다.
여기서, 상기 브릿지는 완벽하게 제거되지 않아, 상기 브릿지가 제거된 단위 인쇄회로기판부의 측벽 영역에는 버(Burr)가 생성되고, 이 버는 낱개의 단위 인쇄회로기판부의 사이즈를 불균일하게 하는 요인이 될 수 있다.
따라서, 도 1의 본 발명의 인쇄회로기판은 소잉 공정에 의해 단위 인쇄회로기판부들이 분리됨으로써, 단위 인쇄회로기판부의 측벽 영역에 버가 생성되지 않아, 단위 인쇄회로기판부들이 최초 설계된 사이즈로 분리됨으로써, 사이즈를 균일하게 할 수 있는 장점이 있다.
또한, 본 발명은 단위 인쇄회로기판부의 측벽 영역에 버가 생성되지 않아, 단위 인쇄회로기판부들의 균일한 사이즈이기에, 자동화 공정에서 단위 인쇄회로기판부들의 액티브 얼라이먼트(Active alignment)를 구현할 수 있다.
또, 본 발명은 단위 인쇄회로기판부가 카메라 모듈의 베이스 기판으로 사용되는 경우, 측벽 영역에 버가 존재하지 않고 매끄러워, 측벽 영역에서 이물의 발생을 최대한 감소시킬 수 있게 된다.
게다가, 본 발명은 소잉 공정으로 단위 인쇄회로기판부들을 분리시킴으로써, 공정이 단순화되어 생산성 수율을 향상시킬 수 있다.
더불어, 상기 단위 인쇄회로기판부들(110)은 단층으로 형성한 단층 인쇄회로기판, 또는 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 인쇄회로기판일 수 있다.
또한, 상기 소잉 라인(120)에는 소잉 공정을 위한 식별 마크가 형성되어 있을 수 있다.
도 3은 본 발명의 일 실시예의 인쇄회로기판의 구조를 설명하기 위한 평면도이다.
본 발명의 일 실시예의 인쇄회로기판의 구조는 전술된 바와 같이, 어레이된 복수의 단위 인쇄회로기판부들(111,112,113,114) 사이에, 소잉 라인(sawing line)(120)이 마련되어 있다.
그리고, 상기 어레이된 복수의 단위 인쇄회로기판부들(111,112,113,114)의 외주(外周)에는 더미(Dummy) 단위 인쇄회로기판부들(170)이 배열되어 있다.
여기서, 상기 더미 단위 인쇄회로기판부들(170)의 사이에도 소잉 라인(120)이 형성되어 있다.
또, 상기 더미 단위 인쇄회로기판부들(170) 사이의 소잉 라인(120)에는 전도성 패드(150)가 형성되어 있고, 상기 전도성 패드(150)에 PSR(Photo Solder Resistor)층(미도시)이 형성되어 있다.
이때, 상기 더미 단위 인쇄회로기판부들(170) 사이의 소잉 라인(120)의 소정 영역에는 상기 PSR층이 제거되어, 상기 전도성 패드(150)는 오픈되어 있다.
따라서, 상기 오픈된 전도성 패드(150)는 소잉 공정의 좌표로 사용되는 식별 마크가 될 수 있다.
그리고, 상기 어레이된 복수의 단위 인쇄회로기판부들(111,112,113,114)의 모서리에 있는 소잉 라인(120) 영역(125)에는 홀이 형성되어 있을 수 있다.
상기 소잉 공정은, 블레이드(Blade)를 사용하여 상기 소잉 라인(120)을 따라 커팅하는 공정이며, 상기 홀은 커팅된 단위 인쇄회로기판부들(110)의 모서리가 날카로워지는 것을 방지하게 된다.
도 4는 본 발명의 일 실시예의 인쇄회로기판의 소잉 라인(sawing line) 구조의 일례를 설명하기 위한 단면도이고, 도 5는 본 발명의 일 실시예의 인쇄회로기판의 소잉 라인(sawing line) 구조의 다른 예를 설명하기 위한 단면도이며, 도 6은 본 발명의 일 실시예의 인쇄회로기판의 소잉 라인(sawing line) 구조의 또 다른 예를 설명하기 위한 단면도이다.
먼저, 소잉 라인(120)은 단위 인쇄회로기판부들(111,112)의 사이에 위치되고, 소잉 공정을 수행할 때, 가이드를 역할을 수행해야 한다.
이를 위해, 도 4와 같이, 상기 소잉 라인(120)에 홈(121)을 형성하고, 이 홈(121)으로 단위 인쇄회로기판부들(111,112)의 사이를 명확하게 구분할 수 있게 된다.
그리고, 도 5에 도시된 바와 같이, 인쇄회로기판의 상부면과 하부 각각에 홈(121a,121b)을 형성할 수 있다.
또한, 상기 소잉 라인(120)에 홈(121)을 도 6과 같이 V홈(122)으로 구현할 수도 있다.
도 7은 본 발명의 일 실시예의 인쇄회로기판의 제조 방법의 흐름도이다.
본 발명의 일 실시예의 인쇄회로기판의 제조 방법은 복수의 단위 인쇄회로기판부들이 어레이되어 있고, 상기 복수의 단위 인쇄회로기판부들의 사이에 소잉 라인이 형성되어 있는 인쇄회로기판을 형성한다.(S100단계)
그 후, 상기 소잉 라인을 따라 소잉하여 상기 복수의 단위 인쇄회로기판부들을 낱개로 분리한다.(S110단계)
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하고, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.

Claims (13)

  1. 복수의 단위 인쇄회로기판부들이 어레이되어 있고;
    상기 복수의 단위 인쇄회로기판부들의 사이에 소잉 라인(sawing line)이 형성되어 있는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 복수의 단위 인쇄회로기판부들 각각은,
    능동 소자, 수동 소자 및 양자 중 하나가 내장된 임베디드(Embedded) 인쇄회로기판인 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 복수의 단위 인쇄회로기판부들 각각은,
    상기 단층 인쇄회로기판 또는 다층인쇄회로기판인 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 소잉 라인에는,
    소잉 공정을 위한 식별 마크가 형성되어 있는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 어레이된 복수의 단위 인쇄회로기판부들의 외주(外周)에는 더미(Dummy) 단위 인쇄회로기판부들이 배열되어 있는 인쇄회로기판.
  6. 청구항 5에 있어서,
    상기 더미 단위 인쇄회로기판부들의 사이에도 소잉 라인이 형성되어 있는 인쇄회로기판.
  7. 청구항 6에 있어서,
    상기 더미 단위 인쇄회로기판부들 사이의 소잉 라인에는 전도성 패드가 형성되어 있고,
    상기 전도성 패드에 PSR(Photo Solder Resistor)층이 형성되어 있으며,
    상기 더미 단위 인쇄회로기판부들 사이의 소잉 라인의 소정 영역에는 PSR층이 제거되어, 상기 전도성 패드는 오픈되어 있는 인쇄회로기판.
  8. 청구항 7에 있어서,
    상기 오픈된 전도성 패드는,
    소잉 공정의 식별 마크로 사용되는 인쇄회로기판.
  9. 청구항 1에 있어서,
    상기 어레이된 복수의 단위 인쇄회로기판부들(111,112,113,114)의 모서리에 있는 소잉 라인 영역에는 홀이 형성되어 있는 인쇄회로기판.
  10. 청구항 1에 있어서,
    상기 소잉 라인의 폭(W)은,
    300㎛ 이하인 인쇄회로기판.
  11. 청구항 1에 있어서,
    상기 소잉 라인에,
    홈이 형성되어 있는 인쇄회로기판.
  12. 청구항 1에 있어서,
    상기 홈은,
    V홈인 인쇄회로기판.
  13. 복수의 단위 인쇄회로기판부들이 어레이되어 있고, 상기 복수의 단위 인쇄회로기판부들의 사이에 소잉 라인이 형성되어 있는 인쇄회로기판을 형성하는 단계와;
    상기 소잉 라인을 따라 소잉하여 상기 복수의 단위 인쇄회로기판부들을 낱개로 분리하는 단계를 포함하는 인쇄회로기판의 제조 방법.









KR1020120021742A 2012-03-02 2012-03-02 인쇄회로기판 및 그의 제조 방법 KR101922191B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120021742A KR101922191B1 (ko) 2012-03-02 2012-03-02 인쇄회로기판 및 그의 제조 방법
US13/774,655 US9301387B2 (en) 2012-03-02 2013-02-22 Printed circuit board with burr prevention structure
CN201310066119.4A CN103298252B (zh) 2012-03-02 2013-03-01 印制电路板和用于制造该印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120021742A KR101922191B1 (ko) 2012-03-02 2012-03-02 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130100500A true KR20130100500A (ko) 2013-09-11
KR101922191B1 KR101922191B1 (ko) 2019-02-20

Family

ID=49042743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120021742A KR101922191B1 (ko) 2012-03-02 2012-03-02 인쇄회로기판 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US9301387B2 (ko)
KR (1) KR101922191B1 (ko)
CN (1) CN103298252B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006944A (ko) 2015-07-10 2017-01-18 삼성전자주식회사 다중 피치의 복수개의 단위 기판 영역들을 포함하는 기판 구조체
CN106028644A (zh) * 2016-07-12 2016-10-12 乐视控股（北京）有限公司 电路板拼板
CN108124384B (zh) * 2017-11-15 2019-12-24 江门崇达电路技术有限公司 无内定位的小尺寸线路板成型加工方法
CN107745033A (zh) * 2017-11-28 2018-03-02 东莞市优森电子有限公司 一种能减少板边毛刺的生产工艺
CN108575054B (zh) * 2018-04-10 2020-07-17 Oppo广东移动通信有限公司 用于制造光感模块的治具、方法及电路板的制造方法
KR101914015B1 (ko) * 2018-08-13 2018-10-31 주한올 코딩 학습 및 실습을 위한 마이크로 컨트롤러 보드
CN111315143A (zh) * 2020-04-01 2020-06-19 艾因蒂克检测科技（上海）股份有限公司 一种取缔焊接导通的粘接分切工艺
KR20220097718A (ko) 2020-12-31 2022-07-08 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786266A (en) * 1994-04-12 1998-07-28 Lsi Logic Corporation Multi cut wafer saw process
US20050051881A1 (en) * 2003-09-04 2005-03-10 Advanced Semiconductor Engineering, Inc. Method and structure for prevention leakage of substrate strip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368645B2 (ja) * 1993-12-27 2003-01-20 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
US6047470A (en) * 1997-08-20 2000-04-11 Micron Technology, Inc. Singulation methods
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法
JP3614030B2 (ja) * 1999-04-02 2005-01-26 株式会社村田製作所 マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法
KR200291282Y1 (ko) * 1999-04-14 2002-10-14 앰코 테크놀로지 코리아 주식회사 반도체패키지용 인쇄회로기판
JP2001135658A (ja) * 1999-11-08 2001-05-18 Towa Corp 電子部品の組立方法及び組立装置
US6444499B1 (en) * 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4018933B2 (ja) * 2002-05-23 2007-12-05 京セラ株式会社 セラミックス基板及びその製造方法
JP2004088027A (ja) * 2002-08-29 2004-03-18 Murata Mfg Co Ltd 集合電子部品、セラミック電子部品およびセラミック電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786266A (en) * 1994-04-12 1998-07-28 Lsi Logic Corporation Multi cut wafer saw process
US20050051881A1 (en) * 2003-09-04 2005-03-10 Advanced Semiconductor Engineering, Inc. Method and structure for prevention leakage of substrate strip

Also Published As

Publication number Publication date
CN103298252A (zh) 2013-09-11
US9301387B2 (en) 2016-03-29
CN103298252B (zh) 2018-08-28
KR101922191B1 (ko) 2019-02-20
US20130229778A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
KR101922191B1 (ko) 인쇄회로기판 및 그의 제조 방법
US9730328B2 (en) Printed circuit board with embedded component and method for manufacturing same
US20140146500A1 (en) Multi-piece substrate
JP4617941B2 (ja) 回路形成基板の製造方法
US9693459B2 (en) Circuit board assembly and method of manufacturing same
CN104470257B (zh) 一种提高pcb板金手指插拔位置精度的加工方法
US8456023B2 (en) Semiconductor wafer processing
TW201507564A (zh) 電路板及其製作方法
KR101569192B1 (ko) 경연성 인쇄회로기판의 제조 방법
KR101588659B1 (ko) 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법
KR101317952B1 (ko) 트랜스퍼 몰드 방식을 이용한 ｌｅｄ모듈의 칩온보드 댐 제조방법 및 그 제조방법에 의한 ｌｅｄ 모듈
KR20130044554A (ko) 인쇄회로기판 및 그 제조방법
CN102497732A (zh) 一种pcb拼接板
JP2011138890A (ja) 部品内蔵基板とその製造方法
US9433105B2 (en) Method of fabricating printed circuit boards
US8110118B2 (en) Method of manufacturing circuit board
JP2017085069A (ja) 集合配線基板の製造方法
JP7200183B2 (ja) 回路基板、保護カバーおよび回路基板の製造方法
KR102262073B1 (ko) 배선 기판
KR101083537B1 (ko) 부품실장형 인쇄회로기판 제조방법
KR102310024B1 (ko) 인쇄 회로 기판 및 인쇄 회로 기판 제조 방법
CN105828532A (zh) 一种电路板拼板的分板方法
KR101940715B1 (ko) 인쇄회로기판 제조용 베이스 기판 및 그를 이용한 인쇄회로기판 제조 방법
JP2009224732A (ja) 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品
KR101037107B1 (ko) 캐비티 형성용 패드 및 이를 이용한 캐비티 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant