CN103298252B - 印制电路板和用于制造该印刷电路板的方法 - Google Patents

印制电路板和用于制造该印刷电路板的方法 Download PDF

Info

Publication number
CN103298252B
CN103298252B CN201310066119.4A CN201310066119A CN103298252B CN 103298252 B CN103298252 B CN 103298252B CN 201310066119 A CN201310066119 A CN 201310066119A CN 103298252 B CN103298252 B CN 103298252B
Authority
CN
China
Prior art keywords
pcb
cutting line
unit
disclosure
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310066119.4A
Other languages
English (en)
Other versions
CN103298252A (zh
Inventor
柳忠相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103298252A publication Critical patent/CN103298252A/zh
Application granted granted Critical
Publication of CN103298252B publication Critical patent/CN103298252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及一种印制电路板和用于制造该印刷电路板的方法。根据本公开的示例性实施例的PCB包括排列在PCB上的多个单元PCB以及在多个单元PCB之中形成的切割线。

Description

印制电路板和用于制造该印刷电路板的方法
技术领域
本公开涉及印制电路板和用于制造该印刷电路板的方法。
背景技术
该部分提供了不必是现有技术的与本公开有关的背景信息。
通过使用诸如铜的导电材料在电绝缘基底上印刷电路线路图案所获得的PCB涉及在其上安装电子组件之前的板。即，PCB是限定了各种电子组件的安装位置并且固定在其上印刷的、用于连接组件的线路图案，以使得各种电子组件被安装在该板上的电路板。
随着半导体和电子电器的发展，PCB最近作为电子组件之一已经占据了稳固的位置，并且广泛用作实现用于从诸如电视和便携式终端的各种电气和电子产品到计算机以及前沿电子设备的所有电气和电子设备的电路的组件。
因此，对PCB的技术开发和研究即使在如今也从各种角度来进行，以使得PCB的特性和可靠性更加先进和优秀。
发明内容
该部分提供本公开的概要，并且不是其全部范围或者其所有特征的全面公开。
提供本公开的示例性实施例以解决配置成通过最小化单元PCB之中的区域来减少伪区域的技术主题。
然而，应当强调，本公开不限于如上面所解释的具体公开。应理解的是，本领域的技术人员可以理解在此没有提及的其它技术主题。
在本公开的一个一般方面中，提供了一种PCB，该PCB包括：多个单元PCB，该多个单元PCB排列在PCB上；以及切割线，该切割线在多个单元PCB之中形成。
优选地，但是不是必须地，单元PCB中的每个可以是嵌入有有源元件、无源元件、以及有源元件和无源元件中的任何一个的嵌入PCB。
优选地，但是不是必须地，单元PCB中的每个可以是单层PCB或者多层（积层）PCB。
优选地，但是不是必须地，切割线可以被形成有用于切割工艺的ID（标识）标记。
优选地，但是不是必须地，排列的多个单元PCB的外围可以布置有伪单元PCB。
优选地，但是不是必须地，切割线可以在伪单元PCB之中形成。
优选地，但是不是必须地，伪单元PCB之中的切割线可以形成有导电盘，该导电盘可以形成有PSR（光阻焊物）层，并且伪单元PCB之中的切割线的预定区域可以移除PSR层以露出导电盘。
优选地，但是不是必须地，导电盘可以被用作用于切割线的ID标记。
优选地，但是不是必须地，在排列的多个单元PCB的角处的切割线区域可以形成有孔。
优选地，但是不是必须地，切割线的宽度（W）可以小于300μm。
优选地，但是不是必须地，切割线可以形成有凹槽。
优选地，但是不是必须地，凹槽可以是V形的凹槽。
优选地，但是不是必须地，在排列的多个单元PCB的角处的切割线可以形成有孔。
在本公开的另一个一般方面中，提供了一种PCB，该PCB包括：单元PCB，该单元PCB通过第一切割线来划分；伪PCB，该伪PCB通过连接到第一切割线的第二切割线来划分，并且被布置在单元PCB的外围处；以及ID标记，该ID标记用于切割工艺，在第二切割线处形成。
优选地，但是不是必须地，伪单元PCB之中的切割线可以形成有导电盘，该导电盘可以形成有PSR（光阻焊物）层，伪单元PCB之中的切割线的预定区域可以移除PSR层以露出导电盘，并且露出的导电盘可以用于切割工艺的ID标记。
优选地，但是不是必须地，在通过第一切割线划分的多个单元PCB的角处的切割线区域可以形成有孔。
优选地，但是不是必须地，切割线可以形成有凹槽。
优选地，但是不是必须地，凹槽可以是V形的凹槽。
优选地，但是不是必须地，可以通过每个在PCB的上表面和底表面处形成的凹槽来实现第一切割线。
在本公开的又一个一般方面中，提供了一种用于制造PCB的方法，该方法包括：形成PCB，该PCB排列有多个单元PCB，并且在多个单元PCB之中形成有切割线；以及通过沿着切割线进行切割来分离多个单元PCB。
本公开的示例性实施例的有利效果在于，通过能够被切割以最小化在单元PCB之中的区域并且减少伪区域的结构来实现单元PCB的阵列，从而能够减少PCB的材料成本。
本公开的示例性实施例的有利效果在于，通过切割工艺对单元PCB的分离防止在单元PCB的侧壁区域上产生毛刺，允许单元PCB被分离成最初设计的大小，从而能够使大小均匀。
本公开的示例性实施例的又一有利效果在于，在单元PCB的侧壁区域上没有产生毛刺，以允许单元PCB的大小均匀，从而能够在自动化工艺中实现单元PCB的有源对准。
本公开的示例性实施例的又一有利效果在于，在单元PCB用作相机模块的基板的情况下，在侧壁区域上不产生毛刺以使侧壁区域平滑，从而能够将侧壁区域上的外物（foreign objects）的产生减少到最小。
本公开的示例性实施例的又一有利作用在于，使用切割工艺的单元PCB的分离能够通过简化的工艺来增加产量。
附图说明
为了解释本公开的原理，为了图示、示例以及描述的目的在下面报告了与其优选实施例有关的一些附图，但它们并不意在是排他的。附图仅通过示例的方式而不是以限制的方式描绘了根据本原理的一个或者多个示例性实施例。在附图中，相同的附图标记指相同的或者相似的元件。
因此，参考所附示例性附图，通过以下的对某些示例性实施例的详细描述将会更加容易地理解各种可能的实用和有用的实施例，在附图中：
图1是图示根据本公开的示例性实施例的PCB的平面图；
图2是图示根据本公开的示例性实施例的PCB的示意图；
图3是图示根据本公开的示例性实施例的PCB的结构的平面图；
图4是图示根据本公开的示例性实施例的PCB的切割线的结构的示例的截面图；
图5是图示根据本公开的示例性实施例的PCB的切割线的结构的另一示例的截面图；
图6是图示根据本公开的示例性实施例的PCB的切割线的结构的又一示例的截面图；以及
图7是图示根据本公开的示例性实施例的用于制造PCB的方法的流程图。
具体实施方式
在描述本公开中，可以省略本领域公知的构造或者工艺的详细描述，以避免本领域的普通技术人员将本发明的理解与关于这样的公知的构造和功能的不必要的细节发生混淆。
因此，在说明书和权利要求中使用的特定术语或者单词的含义应不受限于字面或者普通采用的意义，而是应根据用户或者操作者的意图和习惯用法来进行解释或者根据用户或者操作者的意图和习惯用法可以是不同的。因此，具体术语或者单词的定义应基于说明书的内容。
在下文中，将会参考附图详细地描述本公开的示例性实施例。
图1是图示根据本公开的示例性实施例的PCB的平面图，并且图2是图示根据本公开的示例性实施例的PCB的示意图。
参考图1和图2，根据本公开的示例性实施例的PCB100包括排列在PCB100上的多个单元PCB110、以及在多个单元PCB110之中形成的切割线120。因此，在沿着切割线120执行切割工艺的情况下，多个单元PCB110可以被分离成块。
这时，切割线120的宽度（W）可以被设置为小于300μm。此外，单元PCB中的每个可以是嵌入有有源元件、无源元件、以及有源元件和无源元件中的任何一个的嵌入式PCB。因此，本公开的示例性实施例的优点在于，通过能够被切割以最小化单元PCB中的区域并且减少伪区域的结构来实现单元PCB的阵列，从而能够减少PCB的材料成本。
同时，本公开的示例性实施例能够在使用桥来连接单元PCB110中的每个的结构中实现PCB，其中桥可以被移除以允许单元PCB110被分离成块。此时，桥不能被完全地移除，从而在没有移除桥的单元PCB的侧壁区域处产生毛刺，其中毛刺可能是引起单元PCB中的每个的大小不均匀的因素。
因此，如在图1中所图示的，根据本公开的示例性实施例的PCB的优点在于，能够通过切割工艺来分离单元PCB以防止在单元PCB的侧壁区域上产生毛刺，允许单元PCB被分离成最初设计的大小，从而能够使大小均匀。
此外，在根据本发明的示例性实施例的PCB中的单元PCB的侧壁区域上没有产生毛刺，以允许单元PCB的大小均匀，从而能够在自动工艺中实现单元PCB的有源对准。
根据本公开的示例性实施例的PCB被配置为使得在单元PCB用作相机模块的基板的情况下，在侧壁区域上不产生毛刺以使侧壁区域平滑，从而能够将在侧壁区域上的外物的产生减少到最小。
本公开的示例性实施例使得使用切割工艺的单元PCB的分离能够通过简化的工艺来增加产量。
同时，单元PCB110中的每个可以是单层PCB或者在多个堆叠的PCB中形成的多层（积层）PCB。此外，切割线可以形成有用于切割工艺的ID（识别）标记。
图3是图示根据本公开的示例性实施例的PCB的结构的平面图。
在根据本公开的示例性实施例的PCB的结构中，如上面所解释的，在排列的多个单元PCB111、112、113、114之中提供切割线120。
另外，排列的多个单元PCB111、112、113、114的外围布置有伪单元PCB170，其中在伪单元PCB170之中也形成切割线120。
此外，伪单元PCB170之中的切割线120形成有导电盘150，并且导电盘150形成有PSR（光阻焊物）层（未示出）。此时，伪单元PCB之中的切割线120的预定区域移除PSR层以露出导电盘150。因此，导电盘可以用作用于切割工艺的坐标的ID标记。
此外，在排列的多个单元PCB111、112、113、114的角处的切割线120区域125可以形成有孔。切割工艺是使用刀片沿着切割线120剪切的工艺，其中孔防止被剪切的单元PCB的角是尖锐的。
同时，在本公开的示例性实施例中，划分单元PCB的切割线可以被限定为第一切割线，并且划分布置在单元PCB的外围上的伪单元PCB的切割线可以被限定为第二切割线，其中可以连接第一和第二切割线，并且可以在第二切割线上形成切割工艺的ID标记。
图4是图示根据本公开的示例性实施例的PCB的切割线的结构的示例的截面图，图5是图示根据本公开的示例性实施例的PCB的切割线的结构的另一示例的截面图，并且图6是图示根据本公开的示例性实施例的PCB的切割线的结构的又一示例的截面图。
首先，切割线120位于单元PCB111，112之间以在切割工艺期间用作引导。为此，切割线120形成有如在图4中所示的凹槽121，并且凹槽121能够清楚地划分单元PCB111、112。
此外，如在图5中所图示的，可以通过凹槽121a、121b来实现切割线120，凹槽121a、121b中的每个在PCB的上表面和底表面处形成。此外，可以通过如在图6中所示的V形的凹槽来实现切割线120的凹槽121。
图7是图示根据本公开的示例性实施例的用于制造PCB的方法的流程图。
根据本公开的示例性实施例的用于制造PCB的方法可以使得形成排列有多个单元PCB的PCB，并且在多个单元PCB之中形成有切割线（S100）。此后，通过沿着切割线进行切割来分离多个单元PCB（S110）。
虽然已经参考本发明的多个示例性实施例描述了本公开，但是应该理解，本领域的技术人员可以设计落入本发明原理的精神和范围内的多个其它修改和实施例。

Claims (8)

1.一种PCB(印刷电路板)，所述PCB包括：
多个单元PCB，所述多个单元PCB排列在所述PCB上；
切割线，所述切割线包括第一切割线和第二切割线，其中在所述多个单元PCB之中形成所述第一切割线，
多个伪单元PCB，所述多个伪单元PCB被布置在所述单元PCB的外围处，其中在所述伪单元PCB之中形成有所述第二切割线，以及
用于切割工艺的ID(识别)标记，所述ID标记被形成在所述第二切割线处，
其中，所述第二切割线与所述第一切割线连接，
其中，在所述伪单元PCB之中形成的所述第二切割线形成有导电盘，所述导电盘形成有PSR(光阻焊物)层，并且在所述伪单元PCB之中的所述第二切割线的预定区域处的所述PSR层被移除以露出所述导电盘，使得所述导电盘被配置成用作用于切割工艺的ID标记，
其中，所述第一切割线形成有孔，以及
其中，所述第一切割线包括在所述PCB的底表面和上表面处形成的凹槽。
2.根据权利要求1所述的PCB，其中，所述多个单元PCB中的每个是嵌入有有源元件和无源元件的至少一个的嵌入式PCB。
3.根据权利要求1所述的PCB，其中，所述多个单元PCB中的每个是单层PCB或者多层(积层)PCB。
4.根据权利要求1所述的PCB，其中，露出的导电盘被用作用于切割线的所述ID标记。
5.根据权利要求1所述的PCB，其中，在所述多个单元PCB的角处形成第一切割线区域中的孔。
6.根据权利要求1所述的PCB，其中，所述第一切割线的宽度小于300μm。
7.根据权利要求1所述的PCB，其中，形成有凹槽的所述第一切割线被配置成划分所述单元PCB。
8.根据权利要求1所述的PCB，其中，所述凹槽是V形的凹槽。
CN201310066119.4A 2012-03-02 2013-03-01 印制电路板和用于制造该印刷电路板的方法 Active CN103298252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0021742 2012-03-02
KR1020120021742A KR101922191B1 (ko) 2012-03-02 2012-03-02 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN103298252A CN103298252A (zh) 2013-09-11
CN103298252B true CN103298252B (zh) 2018-08-28

Family

ID=49042743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310066119.4A Active CN103298252B (zh) 2012-03-02 2013-03-01 印制电路板和用于制造该印刷电路板的方法

Country Status (3)

Country Link
US (1) US9301387B2 (zh)
KR (1) KR101922191B1 (zh)
CN (1) CN103298252B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006944A (ko) 2015-07-10 2017-01-18 삼성전자주식회사 다중 피치의 복수개의 단위 기판 영역들을 포함하는 기판 구조체
CN106028644A (zh) * 2016-07-12 2016-10-12 乐视控股（北京）有限公司 电路板拼板
CN108124384B (zh) * 2017-11-15 2019-12-24 江门崇达电路技术有限公司 无内定位的小尺寸线路板成型加工方法
CN107745033A (zh) * 2017-11-28 2018-03-02 东莞市优森电子有限公司 一种能减少板边毛刺的生产工艺
CN108575054B (zh) * 2018-04-10 2020-07-17 Oppo广东移动通信有限公司 用于制造光感模块的治具、方法及电路板的制造方法
KR101914015B1 (ko) * 2018-08-13 2018-10-31 주한올 코딩 학습 및 실습을 위한 마이크로 컨트롤러 보드
CN111315143A (zh) * 2020-04-01 2020-06-19 艾因蒂克检测科技（上海）股份有限公司 一种取缔焊接导通的粘接分切工艺
KR20220097718A (ko) 2020-12-31 2022-07-08 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786266A (en) * 1994-04-12 1998-07-28 Lsi Logic Corporation Multi cut wafer saw process
CN1269637A (zh) * 1999-04-02 2000-10-11 株式会社村田制作所 母片、基片元件及其制造方法
TWI222186B (en) * 2003-09-04 2004-10-11 Advanced Semiconductor Eng Method for manufacturing package substrate strip and structure from the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368645B2 (ja) * 1993-12-27 2003-01-20 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
US6047470A (en) * 1997-08-20 2000-04-11 Micron Technology, Inc. Singulation methods
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法
KR200291282Y1 (ko) * 1999-04-14 2002-10-14 앰코 테크놀로지 코리아 주식회사 반도체패키지용 인쇄회로기판
JP2001135658A (ja) * 1999-11-08 2001-05-18 Towa Corp 電子部品の組立方法及び組立装置
US6444499B1 (en) * 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4018933B2 (ja) * 2002-05-23 2007-12-05 京セラ株式会社 セラミックス基板及びその製造方法
JP2004088027A (ja) * 2002-08-29 2004-03-18 Murata Mfg Co Ltd 集合電子部品、セラミック電子部品およびセラミック電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786266A (en) * 1994-04-12 1998-07-28 Lsi Logic Corporation Multi cut wafer saw process
CN1269637A (zh) * 1999-04-02 2000-10-11 株式会社村田制作所 母片、基片元件及其制造方法
TWI222186B (en) * 2003-09-04 2004-10-11 Advanced Semiconductor Eng Method for manufacturing package substrate strip and structure from the same

Also Published As

Publication number Publication date
US9301387B2 (en) 2016-03-29
KR101922191B1 (ko) 2019-02-20
US20130229778A1 (en) 2013-09-05
KR20130100500A (ko) 2013-09-11
CN103298252A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN103298252B (zh) 印制电路板和用于制造该印刷电路板的方法
CN100593963C (zh) 内埋式线路结构及其工艺
US9679841B2 (en) Substrate and method of forming the same
CN106063393B (zh) 柔性印刷布线板的制造方法
CN104793802B (zh) 阵列基板及其制造方法、显示面板和显示装置
TWI531288B (zh) 具有金手指的柔性電路板及其製作方法
CN107006116A (zh) 柔性电路板和包含柔性电路板的电子装置以及柔性电路板的制造方法
TWI304719B (en) Circuit board structure having embedded compacitor and fabrication method thereof
TWI304313B (en) Method for manufacturing a circuit board without incoming line
TW201318498A (zh) 將磁性元件埋置基板內的方法
KR20150092625A (ko) 임베디드 인쇄회로기판
TWI492691B (zh) 多層電路板及其製作方法
TW200616519A (en) Method for fabricating electrical connections of circuit board
JP2016514909A (ja) 酸化層を備える低コストインターポーザ
TW201038153A (en) Wiring board and fabrication method therefor
US9271387B2 (en) Circuit board structure manufacturing method
KR20150092840A (ko) 임베디드 인쇄회로기판
CN103582306B (zh) 印刷电路板的制造方法
CN103906354B (zh) 电路板及其制造方法
CN102149255B (zh) 多引线通孔的形成方法
JP2009266134A (ja) 非接触カード又はタグ用アンテナの製造方法並びに非接触カード又はタグ用アンテナ
CN102497732A (zh) 一种pcb拼接板
CN108271319A (zh) 可挠性电路板的制造方法
KR101555531B1 (ko) 전자 패키지 조립체, 전자 패키지 및 그 제조 방법
CN107347230B (zh) 电路板的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant