JP2017085069A - 集合配線基板の製造方法 - Google Patents

集合配線基板の製造方法 Download PDF

Info

Publication number
JP2017085069A
JP2017085069A JP2015232533A JP2015232533A JP2017085069A JP 2017085069 A JP2017085069 A JP 2017085069A JP 2015232533 A JP2015232533 A JP 2015232533A JP 2015232533 A JP2015232533 A JP 2015232533A JP 2017085069 A JP2017085069 A JP 2017085069A
Authority
JP
Japan
Prior art keywords
wiring board
board
area
region
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015232533A
Other languages
English (en)
Inventor
多田 公則
Kiminori Tada
公則 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2017085069A publication Critical patent/JP2017085069A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】各製品領域に電子部品を正確に実装することが可能な集合配線基板を提供すること。【解決手段】電子部品が実装される小型の配線基板となる複数の製品領域2が一体的に配列形成された集合配線基板1となる矩形状の複数の基板領域11が、それぞれの周囲に捨て代領域12を伴って縦横の並びに一体的に配列形成された基板製造用パネル10を準備し、次に基板領域11に位置決め用の貫通孔4をレーザ加工により形成するとともに、捨て代領域12に集合配線基板1の外周側面の1つを基準側面5として露出させるスリット13をレーザ加工により形成し、次に捨て代領域12を集合配線基板1の残余の外周側面に接する位置でルータ加工またはダイシング加工により切断し、複数の基板領域11を個片の集合配線基板1に分離する。【選択図】図3

Description

本発明は、一枚の基板内に小型の配線基板となる複数の製品領域が一体的に配列形成されて成る集合配線基板の製造方法に関するものである。
従来、小型の配線基板は、集合配線基板の形態で製造されている。集合配線基板は、矩形状の一枚の基板内に、それぞれが小型の配線基板となる複数の製品領域が縦横の並びに一体的に配列形成されて成る。そして、各製品領域に電子部品が実装された後に、各製品領域の境界に沿ってルータ加工やダイシング加工により切断され、電子部品が実装された個片の配線基板となる。
ところで、集合配線基板の各製品領域に電子部品を実装する際には、自動の実装装置が用いられる。実装装置においては、各製品領域に対して電子部品を正確に実装するために、集合配線基板を装置内に正確に位置決めする必要がある。そのため、集合配線基板には、位置決め用の貫通孔が設けられているとともに外周側面の一つが位置決め用の基準面として用いられる。そして、装置内のガイドピンを位置決め用の貫通孔に挿入するとともに装置内の基準ガイド面を基準側面に当接させることにより集合配線基板が実装装置内に位置決めされる。
なお、このような集合配線基板は、大型の基板製造用パネル中で複数個が同時集約的に製造される。具体的には、大型の基板製造用パネル中に集合配線基板となる複数の基板領域を、それぞれの周囲に捨て代領域を伴うようにして縦横の並びに一体的に配列形成し、このパネルに種々の加工を施した後、捨て代領域を各集合配線基板の側面に接する位置でルータ加工またはダイシング加工により切断し、各基板領域を個片の集合配線基板に分離することによって形成される。なお、各集合配線基板における位置決め用の貫通孔は、パネルの状態のときに各基板領域にドリル加工またはルータ加工を施すことにより形成される。また、位置決め用の基準面は、ルータ加工またはダイシング加工により形成された側面から成る。
しかしながら、従来の集合配線基板の製造方法によれば、位置決め用の貫通孔がドリル加工またはルータ加工により形成されるとともに、位置決め用の基準面がルータ加工またはダイシング加工により形成されることから、それぞれの位置精度がそれほど高くない。そのため、位置決め用の貫通孔と基準面との間の位置精度に±0.1mm程度のばらつきが発生する。近時の集合配線基板においては、小型の配線基板となる各製品領域の幅が例えば0.2mm程度の極めて小さいものもある。この場合、集合配線基板における位置決め用の貫通孔と基準面との間の位置精度が±0.1mmと大きいと、各製品領域に電子部品を正確に実装することが困難となる。
特開平6−326498号公報
本発明が解決しようとする課題は、位置決め用の貫通孔と位置決め用の基準面との間の位置精度が高く、各製品領域に電子部品を正確に実装することが可能な集合配線基板を提供することにある。
本発明の集合配線基板の製造方法は、電子部品が実装される小型の配線基板となる複数の製品領域が一体的に配列形成された集合配線基板となる矩形状の複数の基板領域が、それぞれの周囲に捨て代領域を伴って縦横の並びに一体的に配列形成された基板製造用パネルを準備する工程と、前記基板領域に位置決め用の貫通孔をレーザ加工により形成するとともに、前記捨て代領域に前記集合配線基板の外周側面の1つを基準側面として露出させるスリットをレーザ加工により形成する工程と、前記捨て代領域を前記集合配線基板の残余の外周側面に接する位置でルータ加工またはダイシング加工により切断し、前記複数の基板領域を個片の集合配線基板に分離する工程と、を行うことを特徴とするものである。
本発明の集合配線基板の製造方法によれば、基板領域に位置決め用の貫通孔をレーザ加工により形成するとともに、捨て代領域に集合配線基板の外周側面の1つを基準側面として露出させるスリットをレーザ加工により形成した後、捨て代領域を集合配線基板の残余の外周側面に接する位置でルータ加工またはダイシング加工により切断し、複数の基板領域を個片の集合配線基板に分離することから、得られる集合配線基板においては、位置決め用の貫通孔と基準側面とがともにレーザ加工により精度良く形成される。したがって、位置決め用の貫通孔と位置決め用の基準面との間の位置精度が高く、各製品領域に電子部品を正確に実装することが可能な集合配線基板を提供することができる。
図1は、本発明により製造される集合配線基板の例を示す平面図である。 図2は、本発明の集合配線基板の製造方法の一実施形態例を説明するための平面図である。 図3(a)〜(c)は、本発明の集合配線基板の製造方法の一実施形態例を説明するための工程毎の部分平面図である。
次に、本発明を添付の図1を参照して説明する。図1は、本発明により製造される集合配線基板1の一例を示す上面図である。集合配線基板1は、例えば両主面にエッチング加工された銅箔を有するガラス−エポキシ板から成る。集合配線基板1の厚みは、0.1〜0.5mm程度である。集合配線基板1の大きさは、縦横がそれぞれ5〜50cm程度である。
集合配線基板1の中央部には、それぞれが小型の配線基板となる複数の製品領域2が縦横の並びに一体的に配列形成されている。製品領域2の大きさは、縦横がそれぞれ0.1〜10mm程度である。各製品領域2には、その両主面に銅箔から成る配線導体(不図示)が所定のパターンに形成されている。両主面の配線導体同士は、各製品領域を貫通するスルーホール(不図示)により電気的に接続されている。
集合配線基板1の外周部には、枠状の非製品領域3が製品領域2と一体的に形成されている。非製品領域3は、集合配線基板1の取り扱いを容易とするための領域である。非製品領域3の各辺の幅は、2〜10mm程度である。
非製品領域3の互いに隣り合う2つの角部には、位置決め用の貫通孔4が形成されている。この貫通孔4は、集合配線基板1の位置決めに用いられる。貫通孔4は、レーザ加工により形成されている。そのため、貫通孔4は、±0.01mm以下の高い位置精度で形成されている。貫通孔4の大きさは、その直径が1〜5mm程度である。なお、この例では貫通孔4は円形であるが、長円形や四角形等他の形状であっても良い。
集合配線基板1における位置決め用の貫通孔4が形成された側と反対側の外周側面は、位置決め用の基準側面5となっている。基準側面5は、レーザ加工により形成されている。そのため、基準側面5は、±0.01mm以下の高い位置精度で形成されている。したがって、集合配線基板1における位置決め用の貫通孔4と基準側面5との間の位置精度は、±0.02mm以下の極めて高いものとなっている。
この集合配線基板1では、自動の実装装置により電子部品が実装される。自動の実装装置においては、装置内のガイドピンを位置決め用の貫通孔4に挿入するとともに装置内の基準ガイド面を基準側面5に当接させることにより集合配線基板1が実装装置内に位置決めされる。そして、集合配線基板1の各製品領域2に電子部品が自動で実装される。このとき、集合配線基板1における位置決め用の貫通孔4と基準側面5との間の位置精度は、±0.02mm以下の極めて高いものとなっているので、各製品領域2に電子部品を正確に実装することができる。そして、集合配線基板1は、各製品領域2に電子部品が実装された後に、各製品領域2の境界に沿ってルータ加工やダイシング加工により切断され、個片の配線基板となる。
次に、本発明の集合配線基板の製造方法の一実施形態例を添付の図2および図3を参照して説明する。なお、上述した集合配線基板1と同様の箇所には同様の符号を付し、その詳細な説明は省略する。
先ず、図2に示すように、矩形状の集合配線基板1となる複数の基板領域11が、それぞれの周囲に捨て代領域12を伴って縦横の並びに一体的に配列形成された基板製造用パネル10を準備する。基板製造用パネル10は、両主面にエッチング加工された銅層を有するガラス−エポキシ板から成る。基板製造用パネル10の厚みは、0.1〜0.5mm程度である。基板製造用パネル10の大きさは、縦横がそれぞれ、500〜1000mm程度である。各基板領域11には、製品領域2および非製品領域3が形成されている。
次に、図3(a)に示すように、各基板領域11に位置決め用の貫通孔4をレーザ加工により形成するとともに、捨て代領域12に集合配線基板1の外周側面の1つを基準側面5として露出させるスリット13をレーザ加工により形成する。このとき、貫通孔4および基準側面5は、レーザ加工により形成されるので、ともに±0.01mm以下の高い位置精度で形成することができる。したがって、位置決め用の貫通孔4と基準側面5との間の位置精度は、±0.02mm以下の極めて高いものとなる。なお、貫通孔4およびスリット13を形成するためのレーザ加工としては、UVレーザ加工やエキシマレーザ加工を用いることができる。
次に、図3(b)に示すように、捨て代領域12を集合配線基板1の基準側面5と反対側の外周側面に接する位置でルータ加工またはダイシング加工により切断する。このとき、基準側面5は、レーザ加工された面がそのままで残るように切断する。
最後に、図3(c)に示すように、捨て代領域12を集合配線基板1の残りの外周側面に接する位置でルータ加工またはダイシング加工により切断し、複数の基板領域11を個片の集合配線基板1に分離する。このとき、本発明により得られた集合配線基板1は、位置決め用の貫通孔4と基準側面5とがともにレーザ加工により精度良く形成されている。したがって、位置決め用の貫通孔4と基準側面5との間の位置精度が高く、各製品領域2に電子部品を正確に実装することが可能な集合配線基板1を提供することができる。
得られる集合配線基板1の基準側面5以外の外周側面は、ルータ加工またはダイシング加工により形成されるので、その位置精度は高いものではないが、これらの面は位置決めには関与しないのでそれほど高精度である必要はない。また、ルータ加工やダイシング加工は、レーザ加工と比較して高速で切断することができるので、集合配線基板1を極めて効率良く製造することができる。
なお、基板製造用パネル10は、その捨て代領域12の両面に銅層を有する場合がある。銅層の厚みは、通常であれば12〜35μm程度である。このように、基板製造用パネル10の捨て代領域12の両面に銅層を有する場合、スリット13を形成する領域およびその周囲の銅層の厚みが選択的に5μm以下となるようにエッチング加工しておくことが好ましい。スリット13を形成する領域の周囲において銅層の厚みを薄くする領域は、スリット13を形成する領域から10〜100μmの幅とする。このように、スリット13を形成する領域およびその周囲の銅層の厚みが選択的に5μm以下と薄くなるようにエッチング加工しておくことにより、スリット13をレーザ加工により形成する際、その加工を短時間で行うことができる。したがって、スリット13の形成を極めて効率良く行うことができる。さらに、貫通孔4を形成する領域およびその周囲の銅層の厚みが選択的に5μm以下と薄くなるようにエッチング加工をしておくことが好ましい。この場合、貫通孔4の形成を極めて効率良く行うことができる。
1 集合配線基板
2 製品領域
4 位置決め用の貫通孔
5 基準側面
10 基板製造用パネル
11 基板領域
12 捨て代領域

Claims (2)

  1. 電子部品が実装される小型の配線基板となる複数の製品領域が一体的に配列形成された集合配線基板となる矩形状の複数の基板領域が、それぞれの周囲に捨て代領域を伴って縦横の並びに一体的に配列形成された基板製造用パネルを準備する工程と、前記基板領域に位置決め用の貫通孔をレーザ加工により形成するとともに、前記捨て代領域に前記集合配線基板の外周側面の1つを基準側面として露出させるスリットをレーザ加工により形成する工程と、前記捨て代領域を前記集合配線基板の残余の外周側面に接する位置でルータ加工またはダイシング加工により切断し、前記複数の基板領域を個片の集合配線基板に分離する工程と、を行うことを特徴とする集合配線基板の製造方法。
  2. 前記基板製造用パネルは、前記捨て代領域の両面に銅層が被着されているとともに、該銅層の厚みが前記スリットを形成する領域およびその周囲において選択的に薄くなるようにエッチング加工されていることを特徴とする請求項1記載の集合配線基板の製造方法。
JP2015232533A 2015-10-26 2015-11-28 集合配線基板の製造方法 Pending JP2017085069A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015209506 2015-10-26
JP2015209506 2015-10-26

Publications (1)

Publication Number Publication Date
JP2017085069A true JP2017085069A (ja) 2017-05-18

Family

ID=58711215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015232533A Pending JP2017085069A (ja) 2015-10-26 2015-11-28 集合配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2017085069A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048328A (ja) * 2019-09-19 2021-03-25 日立金属株式会社 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048328A (ja) * 2019-09-19 2021-03-25 日立金属株式会社 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法

Similar Documents

Publication Publication Date Title
US9301387B2 (en) Printed circuit board with burr prevention structure
US7358619B2 (en) Tape carrier for TAB
JP3767691B2 (ja) 配線基板及びテープ状配線基板の製造方法
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007095927A (ja) 配線基板およびその製造方法
JP2002094204A (ja) 高周波モジュールとその製造方法
JP2014072220A (ja) プリント配線板の製造方法
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
JP2017085069A (ja) 集合配線基板の製造方法
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
US9860980B1 (en) Circuit board element
JP2009147162A (ja) 多面取り基板およびプリント配線板の製造方法
US11596058B2 (en) Fiducials for laminate structures
US9433105B2 (en) Method of fabricating printed circuit boards
KR20130044554A (ko) 인쇄회로기판 및 그 제조방법
JP2005051167A (ja) 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板
JP2001177216A (ja) プリント配線母板の加工方法及びプリント配線母板
JP2019079996A (ja) 基板集合体シート
JP2008078565A (ja) 集合基板、及び回路基板
KR101940715B1 (ko) 인쇄회로기판 제조용 베이스 기판 및 그를 이용한 인쇄회로기판 제조 방법
KR20150115346A (ko) 인쇄회로기판 및 이의 제조 방법
JP6270628B2 (ja) 端面電極を有するプリント配線基板の製造方法
JP2003258405A (ja) 配線基板の製造方法及び製造装置
JP2013008909A (ja) 配線基板及び配線基板の検査方法
JP2013016740A (ja) 電子回路ユニット