JP2003258405A - 配線基板の製造方法及び製造装置 - Google Patents

配線基板の製造方法及び製造装置

Info

Publication number
JP2003258405A
JP2003258405A JP2002051339A JP2002051339A JP2003258405A JP 2003258405 A JP2003258405 A JP 2003258405A JP 2002051339 A JP2002051339 A JP 2002051339A JP 2002051339 A JP2002051339 A JP 2002051339A JP 2003258405 A JP2003258405 A JP 2003258405A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
manufacturing
holes
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002051339A
Other languages
English (en)
Other versions
JP3985140B2 (ja
JP2003258405A5 (ja
Inventor
Hideki Yuzawa
秀樹 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002051339A priority Critical patent/JP3985140B2/ja
Publication of JP2003258405A publication Critical patent/JP2003258405A/ja
Publication of JP2003258405A5 publication Critical patent/JP2003258405A5/ja
Application granted granted Critical
Publication of JP3985140B2 publication Critical patent/JP3985140B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 位置決めに使用される穴を正確な位置に形成
することにある。 【解決手段】 配線基板の製造方法は、(a)基板10
の端部に穴12を形成し、(b)基板10の中央部に、
穴12を基準として、マトリクス状に並ぶ複数の配線パ
ターン22を形成し、(c)基板10の中央部に、穴1
2を基準として、配線パターン22との位置決めに使用
される2種類以上の他の穴14、16を一括して形成す
ることを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板の製造方
法及び製造装置に関する。
【0002】
【発明の背景】配線基板の製造工程において、基板に位
置決め用の穴を形成することが知られている。例えば、
COF(Chip On Film)基板では、1つの基板に、マト
リクス状(複数行複数列)に並ぶ複数の配線パターンを
形成することが多く、複数種類の位置決め用の穴を形成
することが知られている。それらの穴は、配線形状の位
置決め、半導体チップと配線パターンとの位置決め、パ
ネルと配線パターンとの位置決めなどに使用される。
【0003】従来、位置決め用の穴は、各種類ごとに別
々の工程で形成されていた。そのため、種類の異なる穴
同士で相対的位置に誤差が生じたり、位置決め用の穴と
配線パターンとの相対的位置に誤差が生じてしまい、半
導体装置の生産性及び信頼性を損なうことがあった。
【0004】本発明は、上述した課題を解決するための
ものであり、その目的は、位置決めに使用される穴を正
確な位置に形成することにある。
【0005】
【課題を解決するための手段】(1)本発明に係る配線
基板の製造方法は、(a)基板の端部に穴を形成し、
(b)前記基板の中央部に、前記穴を基準として、マト
リクス状に並ぶ複数の配線パターンを形成し、(c)前
記基板の中央部に、前記穴を基準として、前記配線パタ
ーンとの位置決めに使用される2種類以上の他の穴を一
括して形成することを含む。
【0006】本発明によれば、配線パターンを形成する
ときに基準になる穴を基準として、位置決め用の2種類
以上の他の穴を一括して形成する。配線パターンを形成
するときに基準となる穴を基準とするので、他の穴を、
配線パターンに対して、相対的に正確な位置に形成する
ことができる。また、2種類以上の他の穴を一括して形
成するので、種類ごとの穴同士を、相対的に正確な位置
に簡単に形成することができる。したがって、2種類以
上の他の穴を認識することによって、配線パターンに対
する位置決めを正確に行うことができ、例えば、半導体
装置の生産性及び信頼性を向上させることができる。
【0007】(2)この配線基板の製造方法において、
前記基板は、長尺状をなし、前記(a)工程で、複数の
前記穴を、前記基板の幅方向の両端部に、前記基板の長
手方向に沿って並ぶように形成してもよい。
【0008】(3)この配線基板の製造方法において、
前記2種類以上の他の穴は、半導体チップと前記配線パ
ターンとの位置決めに使用される第1の穴と、他の配線
基板と前記配線パターンとの位置決めに使用される第2
の穴と、を含んでもよい。
【0009】これによれば、第1又は第2の穴を認識す
ることによって、半導体チップ又は他の配線基板を、配
線パターンに対して正確な位置に接続することができ
る。
【0010】(4)この配線基板の製造方法において、
前記(c)工程で、前記第1の穴を、前記基板の長手方
向に沿って並ぶ一群の前記配線パターンを含み、前記基
板から切り出される第1の領域に形成し、前記第2の穴
を、いずれか1つの前記配線パターンを含み、前記第1
の領域から切り出される第2の領域に形成してもよい。
【0011】(5)この配線基板の製造方法において、
前記(c)工程で、複数の前記第1の穴を、前記基板の
長手方向に沿って、前記穴のピッチとほぼ同じピッチで
並ぶように形成してもよい。
【0012】(6)この配線基板の製造方法において、
前記(b)工程後に、前記配線パターンの一部に電気メ
ッキを施すことをさらに含み、前記(c)工程で、前記
穴を基準として、前記第1及び第2の穴と同時に、前記
配線パターンに接続されるメッキリードの一部を切断す
る穴を形成してもよい。
【0013】これによれば、少ない製造工程で配線基板
を製造することができる。
【0014】(7)この配線基板の製造方法において、
前記(c)工程で、前記穴を基準として、前記第1及び
第2の穴と同時に、複数の前記配線パターンにおける隣
同士の間にスリットを形成してもよい。
【0015】これによれば、少ない製造工程で配線基板
を製造することができる。
【0016】(8)この配線基板の製造方法において、
前記(b)工程で、前記基板に設けられた導電箔に、前
記穴を基準としてレジストをパターニングして設け、前
記導電箔における前記レジストから露出する部分をエッ
チングすることによって、前記配線パターンを形成して
もよい。
【0017】(9)この配線基板の製造方法において、
前記(b)工程後に、前記基板に、前記配線パターンを
覆う保護膜を形成することをさらに含んでもよい。
【0018】(10)本発明に係る配線基板の製造装置
は、マトリクス状に並ぶ複数の配線パターンが中央部に
形成された基板の、端部に形成された穴を基準として、
前記配線パターンとの位置決めに使用される2種類以上
の他の穴を形成するツールを含み、前記ツールは、前記
2種類以上の他の穴を一括して形成できる2種類以上の
パンチを有する。
【0019】本発明によれば、ツールは、基板の端部に
形成された穴を基準として、位置決め用の2種類以上の
他の穴を一括して形成できる2種類以上のパンチを有す
る。2種類以上の他の穴を同時に形成できるので、簡単
かつ少ない工程で配線基板を製造することができる。
【0020】また、配線パターンを形成するときに基準
となる穴を基準とすれば、他の穴を、配線パターンに対
して、相対的に正確な位置に形成することができる。さ
らに、2種類以上の他の穴を一括して形成できるので、
種類ごとの穴同士を、相対的に正確な位置に形成するこ
とができる。したがって、2種類以上の他の穴を認識す
ることによって、配線パターンに対する位置決めを正確
に行うことができ、例えば、半導体装置の生産性及び信
頼性を向上させることができる。
【0021】(11)この配線基板の製造装置におい
て、前記2種類以上のパンチは、半導体チップと前記配
線パターンとの位置決めに使用される第1の穴を形成す
る第1のパンチと、他の配線基板と前記配線パターンと
の位置決めに使用される第2の穴を形成する第2のパン
チと、を含んでもよい。
【0022】(12)この配線基板の製造装置におい
て、前記ツールは、前記基板上で前記配線パターンに接
続されるメッキリードの一部を切断する穴を形成する他
のパンチをさらに含んでもよい。
【0023】これによれば、少ない製造工程で配線基板
を製造することができる。
【0024】(13)この配線基板の製造装置におい
て、前記ツールは、複数の前記配線パターンにおける隣
同士の間にスリットを形成する他のパンチをさらに含ん
でもよい。
【0025】これによれば、少ない製造工程で配線基板
を製造することができる。
【0026】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
【0027】図1〜図4は、本実施の形態に係る配線基
板の製造方法を示す図である。本実施の形態では、ま
ず、基板10を用意する。
【0028】基板10は、有機系の材料(例えばポリイ
ミド)で構成されてもよい。本実施の形態では、基板1
0として、フレキシブル基板(可撓性基板)を使用す
る。その場合、基板10は、COF(Chip On Film)用
基板やTAB(Tape AutomatedBonding)用基板であっ
てもよい。基板10の材料は、上述に限定されず、後述
する穴を形成することができれば、例えば無機系の材料
(例えばセラミック、ガラス又はガラスエポキシ)で構
成されてもよい。
【0029】本実施の形態では、基板10は、長尺状
(又はテープ状)をなす。図1では、基板10は、長手
方向の上下が省略されている。基板10における長手方
向の両端部を、図示しないリールで巻き取ることによっ
て、リール・トゥ・リール搬送が可能になる。これによ
れば、配線基板の製造工程を流れ作業で行えるので、生
産効率が向上し、製造コストを削減することができる。
【0030】基板10には、銅箔などの導電箔20が設
けられている。導電箔20は、単一層又は複数層でされ
る。導電箔20は、パターニングされることによって、
導体パターン(配線パターン22及びメッキリード2
4)となる。導電箔20は、図1に示すように、基板1
0の平面における端部を避けた領域に設けられてもよい
し、平面全部と重なるように設けられてもよい。
【0031】本実施の形態では、導電箔20は、図示し
ない接着剤で基板10に貼り付けられて、3層基板を構
成している。その場合、後述するように(図2(A)参
照)、フィトリソグラフィ技術を適用した後に、エッチ
ングによって配線パターン22及びメッキリード24を
形成してもよい。あるいは、スパッタリングやアディテ
ィブ法などの周知の技術を適用して、配線パターン22
及びメッキリード24を直接的に基板10に形成しても
よい。
【0032】図1に示すように、穴12を形成する。穴
12は、基板10上の導体パターン(特に配線パターン
22)の位置決めを行うための基準となる。言い換えれ
ば、穴12の位置を認識することによって、基板10の
所定位置に複数の配線パターン22を形成することがで
きる。
【0033】図1に示すように、同一形態(同一の形状
及び大きさ)の複数の穴12を形成してもよい。その場
合、複数の穴12は、規則的に(同一の配列パターン
で)並ぶように形成してもよい。図1に示す例では、複
数の穴12は、基板10の幅方向(図1では左右方向)
の両端部に、基板10の長手方向(図1では上下方向)
に沿って並ぶように形成されている。複数の穴12は、
基板10の各端部にそれぞれ1列に並んでいる。そし
て、基板10の長手方向における各穴12のピッチ(中
心点間距離)は、一定になっている。これによれば、複
数の配線パターン22を、基板10の長手方向に沿っ
て、正確な位置に形成することができる。また、図1に
示す例では、基板10の中央部(両端部を除く部分)に
は、穴12が形成されていない。これによれば、配線パ
ターン22を形成するための工程(例えばレジストの塗
布工程)を、基板10の中央部に対して、分割すること
なく、一括して行うことができる。なお、複数の穴12
は、スプロケット(図示しない)を嵌め合せることによ
って、搬送用の穴として使用してもよい。
【0034】次に、穴12を基準として、複数の配線パ
ターン22を形成する。配線パターン22は複数の配線
からなり、各配線は2つ以上の端子(例えばランド)を
有する。
【0035】図2(A)に示すように、導電箔20上に
感光性のレジスト30(ポジ型又はネガ型を問わない)
を形成する。レジスト30は、導電箔20の全体に設け
た後に、所定の工程(露光及び現像など)を行い、穴1
2を基準として、選択的にパターニングする。そして、
導電箔20におけるレジスト30から露出する領域をエ
ッチングする。すなわち、レジスト30をマスクとして
使用し、複数の配線パターン22及びメッキリード24
を形成する。なお、上述とは別に、レジスト30を例え
ば印刷法、インクジェット方式などで形成してもよい。
その場合であっても、穴12を基準としてレジスト30
をパターニングする。
【0036】その後、図2(B)に示すように、基板1
0に、複数の配線パターン22を覆うように保護膜32
(例えばソルダレジスト)を設ける。保護膜32は、穴
12を基準としてパターニングしてもよい。
【0037】こうして、図3に示すように、基板10の
中央部に、マトリクス状、すなわち複数行複数列(図3
では2行2列)に並ぶ複数(図3では4つ)の配線パタ
ーン22を形成する。複数の配線パターン22のうち、
全部又はその一部は、メッキリード24によって電気的
に接続されている。メッキリード24は、基板10の長
手方向及び幅方向に延びて、各配線パターン22を区画
している。メッキリード24を形成することによって、
複数の配線パターン22に電気メッキを施すことができ
る。
【0038】次に、配線パターン22に電気メッキを施
す。これによって、配線パターン22の複数の端子に金
属皮膜(例えば金メッキ皮膜)を形成する。詳しくは、
配線パターン22の一部を保護膜30から露出させ、そ
の露出部に金属皮膜を形成する。
【0039】図4に示すように、基板10の中央部に、
穴12を基準として、2種類以上の穴(図4では第1及
び第2の穴14、16)を一括して(同時に)形成す
る。2種類以上の穴は、配線パターン22に対する位置
決めに使用される。すなわち、ここで形成される穴は、
配線パターン22の替わりに、又は配線パターン22と
ともに、位置決めの対象となる。穴の種類は、穴の用途
(配線パターン22との位置決めの対象)及び形態(位
置、形状及び大きさなど)によって分類される。1つの
種類に複数の穴がある場合には、各種類の複数の穴を一
括して形成する。これらの穴は、パンチなどによって打
ち抜いてもよい。
【0040】第1の穴14は、実装される半導体チップ
60と、配線パターン22と、の位置決めに使用しても
よい(図6参照)。第1の穴14は、基板10の第1の
領域40に形成する。ここで、第1の領域40とは、基
板10の長手方向に沿って並ぶ一群の配線パターン22
を含む領域をいう。詳しくは、第1の領域40は、基板
10の長手方向に沿った1列に並ぶ全部又は一部の配線
パターン22を含む。基板10には、複数の第1の領域
40が設けられている。なお、第1の領域40は、後の
工程で基板10から切り出される。
【0041】図4に示す例では、第1の領域40の中央
部に一群の配線パターン22が形成され、第1の穴14
は、第1の領域40における両端部に形成されている。
第1の穴14は、メッキリード24の外側に形成されて
いる。複数の第1の穴14は、第1の領域40の各端部
にそれぞれ1列に並んでいる。そして、基板10の長手
方向における各第1の穴14のピッチ(中心点間距離)
は、一定になっている。
【0042】図4に示すように、第1の穴14は、同一
形態(同一の形状及び大きさ)で複数形成してもよい。
その場合、複数の第1の穴14は、規則的に(同一の配
列パターンで)並ぶように形成してもよい。
【0043】図4に示すように、複数の第1の穴14
は、基板10の長手方向において、穴12と同一形態及
び同一ピッチで並ぶように形成されてもよい。
【0044】第2の穴16は、他の配線基板70と、配
線パターン22と、の位置決めに使用してもよい(図7
参照)。あるいは、第2の穴16も、第1の穴14と同
様に、実装される半導体チップ60と、配線パターン2
2と、の位置決めに使用してもよい。これによれば、第
2の穴16は、配線パターン22だけでなく、第1の穴
14との相対的位置も正確であるので、複数種類の穴
(第1及び第2の穴14、16)を配線パターン22に
対する位置決めに同時に使用すると効果的である。
【0045】第2の穴16は、第2の領域42に形成す
る。ここで、第2の領域42とは、第1の領域40内で
あって、いずれか1つの配線パターン22を含む領域を
いう。第1の領域40には、複数の第2の領域42が設
けられている。なお、第2の領域42は、後の工程で基
板10の第1領域40から切り出される。
【0046】図4に示すように、第2の穴16は、メッ
キリード24の内側に形成されている。また、1つの第
2の領域42に、複数(図4では2つ)の第2の穴16
が形成されてもよい。それぞれの第2の穴16は、基板
10の長手方向に延びる第2の領域42の中心軸につい
て、左右対象の位置に形成されてもよい。すなわち、左
側に位置する第2の穴16は、右側に位置する第2の穴
16に対して、線対称の位置に形成されてもよい。その
場合、配線パターン22の複数の配線は、少なくとも基
板10の長手方向に延びる部分を有し、配線の端子が基
板10の幅方向に配列している。これによれば、第2の
穴16を認識することによって、配線パターン22の複
数の端子を、他の電子部品(例えば他の配線基板70)
と正確な位置に電気的に接続することができる。
【0047】なお、図4に示すように、複数の第2の穴
16は、同一形態で形成してもよいし、異なる形態で形
成してもよい。左右に異なる形態の第2の穴16を形成
すれば、例えば他の配線基板70と電気的に接続すると
きに、配線パターン22の向きを間違えずに済む。
【0048】上述の第1及び第2の穴14、16と同時
に、メッキリード24の一部を切断するための穴18を
形成してもよい。これによれば、穴18は、メッキリー
ド24を形成するときに基準になる穴12を基準として
いるので、穴18をメッキリード24の正確な位置に形
成することができる。また、位置決め用の穴(第1及び
第2の穴14、16)と同時に形成するので、少ない製
造工程で配線基板を製造することができる。図4に示す
ように、穴18は、第2の領域42の外側(例えば隣同
士の配線パターン22の間)に形成してもよいし、第2
の領域42の内側に形成してもよい。穴18は、保護膜
32及び基板10とともに、メッキリード24の一部を
打ち抜くことで形成されてもよい。穴18は、図4に示
すように、スリット(又は長穴)であってもよいし、丸
穴などのその他の形状であってもよい。
【0049】上述の第1及び第2の穴14、16と同時
に、複数の配線パターン22における隣同士の間に穴1
9を形成してもよい。図4に示す例では、穴19は、ス
リット(又は長穴)である。例えば、第1の領域40内
の一群の配線パターン22の隣同士の間に穴19を形成
してもよい。これによれば、基板10における隣同士の
配線パターン22の間を屈曲しやすくすることができ
る。したがって、配線基板22を取り扱いやすくするこ
とができる。なお、図4に示すように、メッキリード2
4の一部を切断するための穴18が、基板10を屈曲し
やすくするための穴19の役割を兼ねていてもよい。
【0050】基板10に、第1及び第2の穴14、16
と、穴18と、穴19と、を一括して形成してもよい。
これによれば、少ない製造工程で配線基板を製造するこ
とができる。なお、上述とは別に、穴18、19も配線
パターン22との位置決めに使用してもよい。
【0051】こうして、図4に示す配線基板1(マトリ
クス状配線基板)を製造することができる。配線基板1
には、複数の配線パターン22がマトリクス状に形成さ
れている。配線基板1には、配線パターン22との位置
決めに使用される2種類以上の穴(例えば第1及び第2
の穴14、16)が形成されている。
【0052】本実施の形態に係る配線基板の製造方法に
よれば、配線パターン22を形成するときに基準になる
穴12を基準として、位置決め用の2種類以上の他の穴
(第1及び第2の穴14、16)を一括して形成する。
配線パターン22を形成するときに基準となる穴12を
基準とするので、他の穴(第1及び第2の穴14、1
6)を、配線パターン22に対して、相対的に正確な位
置に形成することができる。また、2種類以上の他の穴
(第1及び第2の穴14、16)を一括して形成するの
で、種類ごとの穴同士(第1の穴14と第2の穴16
と)を、相対的に正確な位置に簡単に形成することがで
きる。したがって、2種類以上の他の穴(第1及び第2
の穴14、16)を認識することによって、配線パター
ン22に対する位置決めを正確に行うことができ、例え
ば、半導体装置の生産性及び信頼性を向上させることが
できる。
【0053】図5は、本実施の形態に係る配線基板の製
造装置を示す図である。詳しくは、図5は、ツールの作
業面(基板10を向く側の面)を示す図である。
【0054】ツール50は、切断治具又は押圧治具と呼
んでもよい。ツール50は金型であってもよい。ツール
50は、図5に示すように1つの型であってもよいし、
対をなす2つの型で構成されてもよい。後者の場合、例
えば、上型及び下型の各作業面に凹凸が形成されてもよ
い。その場合、いずれか一方の型の作業面(凸が形成さ
れた作業面)が、図5に示す作業面に相当する。
【0055】ツール50の作業面52には、第1の穴1
4を形成する第1のパンチ54と、第2の穴16を形成
する第2のパンチ56と、が形成されている。第1及び
第2のパンチ54、56は、作業面52から突起する凸
型形状をなしている。これによって、ツール50を基板
10に接触させることによって、第1及び第2のパンチ
54、56で一括して第1及び第2の穴14、16を形
成することができる。なお、第1及び第2のパンチ5
4、56は、上述の製造方法で説明した内容から導かれ
る構成(例えば配置)を含む。
【0056】作業面52には、メッキリード24の一部
を切断する穴18を形成するための、他のパンチ58を
有してもよい。また、作業面52には、複数の配線パタ
ーン22における隣同士の間に穴19を形成するため
の、他のパンチ59を有してもよい。パンチ58、59
は、作業面52から突起する凸型形状をなしている。こ
れによって、ツール50を降下及び上昇させる1ストロ
ークで、基板10に複数の穴(第1の穴14、第2の穴
16、穴18及び穴19)を一括して形成することがで
きる。
【0057】これによれば、1つのツール50に複数の
パンチ(例えば第1及び第2のパンチ54、56並びに
他のパンチ58、59)が形成されているので、ツール
の管理がしやすくなる。
【0058】なお、本実施の形態に係る配線基板の製造
装置の事項には、上述の製造方法で説明したいずれかの
内容が可能な限り適用され、その効果は既に記載した通
りである。
【0059】図6及び図7は、配線基板1の製造後の工
程を示す図である。言い換えれば、図6は、半導体装置
の製造方法を示す図であり、図7は、電気光学装置の製
造方法を示す図である。
【0060】図6に示すように、基板10の第1の領域
40の範囲で切り出して、配線基板3(テープ状配線基
板)を形成する。配線基板3には、第1及び第2の穴1
4、16が形成されている。複数の第1の穴14は、ス
プロケット(図示しない)を嵌め合せることによって、
搬送用の穴として使用してもよい。なお、長尺状をなす
配線基板3における長手方向の両端部を、図示しないリ
ールで巻き取ることによって、リール・トゥ・リール搬
送を行ってもよい。
【0061】次に、半導体チップ60を配線基板3に実
装する。詳しくは、各配線パターン22の位置(第2の
領域42の内側)に、集積回路が形成された半導体チッ
プ60を実装する。その場合、少なくとも第1の穴14
を、半導体チップ60と配線パターン22との位置決め
の基準にしてもよい。また、第1及び第2の穴16の両
方を認識することによって、半導体チップ60と配線パ
ターン22とを位置決めしてもよい。これらの効果は、
既に記載した通りである。
【0062】半導体チップの実装工程後に、図7に示す
ように、配線基板3の第2の領域42の範囲で切り出し
て、配線基板5を形成する。配線基板5には、第2の穴
16が形成されている。
【0063】次に、上述の配線基板5と、他の配線基板
70と、を電気的に接続して、電気光学装置を形成す
る。電気光学装置は、例えば、液晶装置、プラズマディ
スプレイ装置、エレクトロルミネセンスディスプレイ装
置などであって、電気光学物質(液晶・放電ガス・発光
材料など)を有する。
【0064】他の配線基板70は、例えば、表示装置を
構成するパネルであってもよい。パネルは、上層基板7
2及び下層基板74が積層されてなり、下層基板74に
所定形状の配線パターン76が形成されている。また、
下層基板74には、位置決め用のマーク78が形成され
ている。そして、配線基板5の第2の穴16と、配線基
板70のマーク78と、を位置決めすることによって、
両方の配線パターン22、76同士を電気的に接続す
る。なお、第2の穴16を基準として、配線基板5を図
示しないステージ(他の配線基板70との接続に使用す
るステージ)に正確に位置決めしてもよい。これらの効
果は、既に記載した通りである。
【0065】本発明の実施の形態に係る半導体装置を有
する電子機器として、図8にはノート型パーソナルコン
ピュータ100が示され、図9には携帯電話200が示
されている。
【0066】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成(例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成)を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図面の簡単な説明】
【図1】図1は、本発明を適用した実施の形態に係る配
線基板の製造方法を示す図である。
【図2】図2(A)及び図2(B)は、本発明を適用し
た実施の形態に係る配線基板の製造方法を示す図であ
る。
【図3】図3は、本発明を適用した実施の形態に係る配
線基板の製造方法を示す図である。
【図4】図4は、本発明を適用した実施の形態に係る配
線基板の製造方法を示す図である。
【図5】図5は、本発明を適用した実施の形態に係る配
線基板の製造装置を示す図である。
【図6】図6は、本発明を適用した実施の形態に係る半
導体装置の製造方法を示す図である。
【図7】図7は、本発明を適用した実施の形態に係る電
気光学装置の製造方法を示す図である。
【図8】図8は、本発明を適用した実施の形態に係る電
子機器を示す図である。
【図9】図9は、本発明を適用した実施の形態に係る電
子機器を示す図である。
【符号の説明】
10 基板 12 穴 14 第1の穴 16 第2の穴 18 穴 19 穴 20 導電箔 22 配線パターン 24 メッキリード 30 レジスト 32 保護膜 40 第1の領域 42 第2の領域 50 ツール 54 第1のパンチ 56 第2のパンチ 58 第3のパンチ 59 第4のパンチ 60 半導体チップ 70 他の配線基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/28 H05K 3/28 B Fターム(参考) 5E314 AA14 AA32 AA36 BB06 BB11 BB13 CC01 DD07 5E339 AA02 AB02 AB06 AC06 AD01 AE01 BC01 BC02 BE13 CC01 CD01 CE11 CF16 CF17 EE01 5E343 AA03 AA05 AA17 AA18 AA23 AA33 BB09 BB16 BB22 BB23 BB24 DD63 ER22 FF24 FF30 GG08 GG20

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 (a)基板の端部に穴を形成し、 (b)前記基板の中央部に、前記穴を基準として、マト
    リクス状に並ぶ複数の配線パターンを形成し、 (c)前記基板の中央部に、前記穴を基準として、前記
    配線パターンとの位置決めに使用される2種類以上の他
    の穴を一括して形成することを含む配線基板の製造方
    法。
  2. 【請求項2】 請求項1記載の配線基板の製造方法にお
    いて、 前記基板は、長尺状をなし、 前記(a)工程で、複数の前記穴を、前記基板の幅方向
    の両端部に、前記基板の長手方向に沿って並ぶように形
    成する配線基板の製造方法。
  3. 【請求項3】 請求項1又は請求項2に記載の配線基板
    の製造方法において、 前記2種類以上の他の穴は、 半導体チップと前記配線パターンとの位置決めに使用さ
    れる第1の穴と、 他の配線基板と前記配線パターンとの位置決めに使用さ
    れる第2の穴と、 を含む配線基板の製造方法。
  4. 【請求項4】 請求項2を引用する請求項3記載の配線
    基板の製造方法において、 前記(c)工程で、 前記第1の穴を、前記基板の長手方向に沿って並ぶ一群
    の前記配線パターンを含み、前記基板から切り出される
    第1の領域に形成し、 前記第2の穴を、いずれか1つの前記配線パターンを含
    み、前記第1の領域から切り出される第2の領域に形成
    する配線基板の製造方法。
  5. 【請求項5】 請求項4記載の配線基板の製造方法にお
    いて、 前記(c)工程で、 複数の前記第1の穴を、前記基板の長手方向に沿って、
    前記穴のピッチとほぼ同じピッチで並ぶように形成する
    配線基板の製造方法。
  6. 【請求項6】 請求項3から請求項5のいずれかに記載
    の配線基板の製造方法において、 前記(b)工程後に、 前記配線パターンの一部に電気メッキを施すことをさら
    に含み、 前記(c)工程で、前記穴を基準として、前記第1及び
    第2の穴と同時に、前記配線パターンに接続されるメッ
    キリードの一部を切断する穴を形成する配線基板の製造
    方法。
  7. 【請求項7】 請求項3から請求項6のいずれかに記載
    の配線基板の製造方法において、 前記(c)工程で、前記穴を基準として、前記第1及び
    第2の穴と同時に、複数の前記配線パターンにおける隣
    同士の間にスリットを形成する配線基板の製造方法。
  8. 【請求項8】 請求項1から請求項7のいずれかに記載
    の配線基板の製造方法において、 前記(b)工程で、 前記基板に設けられた導電箔に、前記穴を基準としてレ
    ジストをパターニングして設け、前記導電箔における前
    記レジストから露出する部分をエッチングすることによ
    って、前記配線パターンを形成する配線基板の製造方
    法。
  9. 【請求項9】 請求項1から請求項8のいずれかに記載
    の配線基板の製造方法において、 前記(b)工程後に、 前記基板に、前記配線パターンを覆う保護膜を形成する
    ことをさらに含む配線基板の製造方法。
  10. 【請求項10】 マトリクス状に並ぶ複数の配線パター
    ンが中央部に形成された基板の、端部に形成された穴を
    基準として、前記配線パターンとの位置決めに使用され
    る2種類以上の他の穴を形成するツールを含み、 前記ツールは、前記2種類以上の他の穴を一括して形成
    できる2種類以上のパンチを有する配線基板の製造装
    置。
  11. 【請求項11】 請求項11記載の配線基板の製造装置
    において、 前記2種類以上のパンチは、 半導体チップと前記配線パターンとの位置決めに使用さ
    れる第1の穴を形成する第1のパンチと、 他の配線基板と前記配線パターンとの位置決めに使用さ
    れる第2の穴を形成する第2のパンチと、 を含む配線基板の製造装置。
  12. 【請求項12】 請求項11記載の配線基板の製造装置
    において、 前記ツールは、前記基板上で前記配線パターンに接続さ
    れるメッキリードの一部を切断する穴を形成する他のパ
    ンチをさらに含む配線基板の製造装置。
  13. 【請求項13】 請求項11又は請求項12に記載の配
    線基板の製造装置において、 前記ツールは、複数の前記配線パターンにおける隣同士
    の間にスリットを形成する他のパンチをさらに含む配線
    基板の製造装置。
JP2002051339A 2002-02-27 2002-02-27 配線基板の製造方法 Expired - Fee Related JP3985140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002051339A JP3985140B2 (ja) 2002-02-27 2002-02-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002051339A JP3985140B2 (ja) 2002-02-27 2002-02-27 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2003258405A true JP2003258405A (ja) 2003-09-12
JP2003258405A5 JP2003258405A5 (ja) 2005-06-23
JP3985140B2 JP3985140B2 (ja) 2007-10-03

Family

ID=28663332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002051339A Expired - Fee Related JP3985140B2 (ja) 2002-02-27 2002-02-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3985140B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102223A1 (ja) * 2006-03-09 2007-09-13 Beac Co., Ltd. フレキシブル基板の製造方法、穿孔装置、穿孔用金型及び電子デバイス実装回路
JP2009042777A (ja) * 2008-09-24 2009-02-26 Epson Imaging Devices Corp 電気光学装置及び電子機器
WO2020031613A1 (ja) * 2018-08-10 2020-02-13 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102223A1 (ja) * 2006-03-09 2007-09-13 Beac Co., Ltd. フレキシブル基板の製造方法、穿孔装置、穿孔用金型及び電子デバイス実装回路
JP4969565B2 (ja) * 2006-03-09 2012-07-04 株式会社 ベアック フレキシブル基板の製造方法及び穿孔装置
JP2009042777A (ja) * 2008-09-24 2009-02-26 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP4626694B2 (ja) * 2008-09-24 2011-02-09 ソニー株式会社 電気光学装置及び電子機器
WO2020031613A1 (ja) * 2018-08-10 2020-02-13 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
JP2020027880A (ja) * 2018-08-10 2020-02-20 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
US11452215B2 (en) 2018-08-10 2022-09-20 Nitto Denko Corporation Wiring circuit board, producing method thereof, and wiring circuit board assembly sheet
JP7396789B2 (ja) 2018-08-10 2023-12-12 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
TWI831816B (zh) * 2018-08-10 2024-02-11 日商日東電工股份有限公司 配線電路基板、其製造方法及配線電路基板集合體片材

Also Published As

Publication number Publication date
JP3985140B2 (ja) 2007-10-03

Similar Documents

Publication Publication Date Title
KR100323051B1 (ko) 플랙시블배선기판 및 그 제조방법
JP3767691B2 (ja) 配線基板及びテープ状配線基板の製造方法
KR101093594B1 (ko) 회로 기판의 제조 방법
US4289575A (en) Method of making printed wiringboards
US7358619B2 (en) Tape carrier for TAB
US7502231B2 (en) Thin printed circuit board for manufacturing chip scale package
EP1819209B1 (en) Wired circuit board and production method thereof
US6744123B2 (en) Film carrier tape for mounting electronic devices thereon and method of manufacturing the same
JP2003258405A (ja) 配線基板の製造方法及び製造装置
KR100354203B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기
JP3187767B2 (ja) フィルムキャリアテープ
JP2003289087A (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2004193213A (ja) Tab用テープキャリアおよびその製造方法
JPH05335438A (ja) リードレスチップキャリア
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2002261131A (ja) 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP2019024064A (ja) 配線基板用テープ基材、及び配線基板用テープ基材の製造方法
JP2004281608A (ja) 回路基板の製造法
JP2001168149A (ja) キャリアテープおよびその製造方法
JP2000138264A (ja) 補強シート付tab用フィルムキャリアテープ
KR100660154B1 (ko) 필름 캐리어 테이프의 제조 방법 및 그 제조 장치
JP2006100525A (ja) 多層プリント配線板の製造方法
JP2001127118A (ja) Tabテープの製造方法
JP2005101171A (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器
JPH04263446A (ja) Tab用テープキャリア

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees