KR20130086059A - 다층 기판의 칩-집적된 관통 도금 - Google Patents

다층 기판의 칩-집적된 관통 도금 Download PDF

Info

Publication number
KR20130086059A
KR20130086059A KR1020137014580A KR20137014580A KR20130086059A KR 20130086059 A KR20130086059 A KR 20130086059A KR 1020137014580 A KR1020137014580 A KR 1020137014580A KR 20137014580 A KR20137014580 A KR 20137014580A KR 20130086059 A KR20130086059 A KR 20130086059A
Authority
KR
South Korea
Prior art keywords
embossing
bulging
electronic component
metal layer
laminate
Prior art date
Application number
KR1020137014580A
Other languages
English (en)
Inventor
안드레아스 클라인
에크하르트 디트젤
프랑크 크루에거
미카엘 슈만
Original Assignee
헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게, 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게
Publication of KR20130086059A publication Critical patent/KR20130086059A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1484—Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Device Packages (AREA)
  • Laminated Bodies (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 적어도 하나의 전자 부품(6, 16)의 접촉을 위한 라미네이트(1, 11)를 제조하는 방법에 관한 것으로, 해당 구성에서, 제1 금속층(2, 12)과 제2 금속층(3, 18) 사이에 절연층(4, 14)이 배열되고, 상기 금속층은 적어도 하나의 접촉 영역 내에서 서로 전기적으로 접촉되며, 상기 접촉 영역 내의 상기 절연층 내에 리세스 또는 리세스들이 형성되며, 상기 접촉 영역 내에서 적어도 상기 제1 금속층에 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부가 형성되되, 상기 적어도 하나의 엠보싱 및/또는 벌징부의 영역 내에서 상기 두 금속층 사이의 거리가 감소되며, 상기 금속층은 상기 절연층에 적층되며, 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 크기는 적어도 하나의 전자 부품을 수용하기에 충분하며, 적어도 하나의 전자 부품은 전체적으로 해당 전자 부품의 둘레에 대해 그리고 부분적으로는 전자 부품의 높이(H)에 대해 상기 엠보싱 또는 벌징부 내에 수용되도록 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부 내로 삽입되어 그 내부에서 전도적 방식으로 연결된다. 또한, 본 발명은 특히 상기 방법을 이용하여 제조되고 전자 부품과의 접촉을 위한 라미네이트에 대한 것이다.

Description

다층 기판의 칩-집적된 관통 도금{CHIP-INTEGRATED THROUGH-PLATING OF MULTILAYER SUBSTRATES}
본 발명은 적어도 하나의 전자 구성 성분의 접촉을 위한 라미네이트 제조 방법에 관한 것으로, 해당 라미네이트에서는, 제1 금속층과 제2 금속층 사이에 절연층이 배열되고, 금속층 등은 적어도 하나의 접촉 영역에서 서로 접촉되며, 접촉 영역 내에 또는 절연층 내의 접촉 영역 내에 리세스 또는 리세스들이 형성되고, 접촉 영역 내에서 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부(bulging)가 제1 금속층 내에 형성됨으로써, 적어도 하나의 엠보싱 및/또는 벌징부의 영역 내에서 두 금속층 사이의 거리가 감소되고, 금속층들은 절연층에 적층된다.
또한, 본 발명은 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부를 갖는 제1 금속층과 제1 금속층에 기본적으로 평행하게 배열되고 제1 금속층과는 절연층을 통해 이격된 제2 금속층을 포함하는 라미네이트에 관한 것이다. 마지막으로, 본 발명은 상기 라미네이트의 용도에 관한 것이기도 하다.
집적 회로(ICs, chips)는 대부분의 경우 금속-코팅된 플라스틱 회로 기판에 의해 접촉된다. 복잡한 전자 회로를 형성하기 위해, 사용되는 회로 기판에 관통 도금을 실시하는 것이 통상적으로 필요하다. 예를 들면, 인쇄 회로 기판 또는 천공 적층 기판이 회로 기판으로서 사용된다.
이러한 종류의 회로 기판의 상부로부터 바닥까지의 관통 도금은 회로 기판의 리세스를 통해 달성된다. 리세스는 해당 리세스를 통해 연장되어 회로 기판에 부착됨으로써 양측면의 전도성 연결을 제공하는 전자 부품의 전도성 접촉부를 수용할 수 있다. 대안적으로, 리세스는 관통 도금으로서 해당 표면상에 전형적인 금속층을 포함할 수 있다.
금속-플라스틱 라미네이트의 제조 방법은 DE 198 52 832 A1으로부터 공지되어 있는데, 해당 방법에서는 금속 박이 엠보싱 또는 디프-드로잉을 통해 트로프(trough) 내에 형성된 후, 해당 형성된 금속 박에 플라스틱 막이 적층된다. 금속 접촉면의 윤곽 프로파일은 공정 중에 변하지 않고 유지된다. 더욱이, 설명에 따르면, 금속 박은 먼저 플라스틱 막에 대략적으로 고정된 후에만 엠보싱 또는 디프-드로잉을 통해 트로프 내로 형성된다. 양자의 경우, 금속 박과 플라스틱 막으로 구성된 라미네이트가 형성되는데, 여기서 플라스틱 막은 트로프의 영역 내에 리세스를 포함한다. 관통 도금은 이러한 맥락에서 플라스틱 막의 리세스의 영역 내에 금속 박을 벌징하는 것을 통해 달성된다. 실제의 관통 도금은 트로프의 영역 내에서 금속 박에 전도적 방식으로 연결된 플라스틱 막 상에 다른 전도성 층을 사용하여 형성될 수 있다.
이것은 전도성 층의 적용이 제2의 가공 단계를 필요로 한다는 점에서 불리하다. 사이에 플라스틱 막이 배열된 두 개의 금속 박의 관통 도금은 DE 102 05 521 A1에 따라 전자 부품과 접촉되는 라미네이트를 제조하기 위한 일반적인 방법을 통해 달성된다. 이러한 맥락에서, 두 개의 금속층은 순차적으로 또는 동시에 절연층에 적층된다. 제1 금속층은 엠보싱 또는 벌징부를 포함하므로 절연층에 제2 평면 금속층을 적층하는 것에 의해 두 금속층의 전기적 접촉이 제공된다.
이것은 전도체 커넥터가 라미네이트에 연결된 후 전자 부품이 기판으로부터 돌출된다는 점에서 불리하다. 이러한 상승된 구성은 전자 부품을 기계적 응력에 노출시킨다. 깨지기 쉬운 칩은 쉽게 파괴될 수 있다. 전자 부품이 LED이면, 라미네이트의 표면으로부터 전 방향으로 광이 방출된다.
이것은 전자 부품이 후에 라미네이트에 연결되는 것이 필요하다는 점에서 불리하다. 이것은 대량 생산시 추가의 시간을 소요하여 생산 원가를 크게 증가시키는 추가의 작업 단계를 필요로 한다. 더욱이, 전자 부품의 정확한 위치 설정은 완성된 제품과 함께 일정 부분 부정확하게 위치된 스크랩이 형성되므로 후에 제거할 필요가 있다.
본 발명의 목적은 종래 기술의 단점을 극복하는 것이다. 특히, 보다 안정적인 구조가 달성되도록 하는 것이다. 보다 납작한 구조는 예컨대 휴대폰의 조립체에 필요한 부품의 소형화의 진전에 유리할 수 있다. LED가 전자 부품으로서 접촉되면, 발광 효율의 증가도 바람직할 수 있다. 더욱이, 통합될 전자 부품은 관통 도금을 형성하면서 라미네이트 내로 집적될 수 있다.
본 발명의 목적은 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 크기가 적어도 하나의 전자 부품을 수용하는데 충분하다는 점에서, 그리고 적어도 하나의 전자 부품이 전체적으로 해당 전자 부품의 둘레에 대해 그리고 부분적으로는 전자 부품의 높이(H)에 대해 엠보싱 또는 벌징부 내에 수용되도록 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부 내로 삽입되어 그 내부에서 전도적 방식으로 연결된다는 점에서 만족된다.
벌징부는 금속층이 형성됨에 있어서 벌징부를 제공하기 위해 해당 금속층이 변형되거나 성형되지 않게 벌징부의 형태가 미리 정해지도록 하여 금속층이 형성되는 것을 의미하는 것으로 이해하여야 할 것이다. 엠보싱은 이러한 맥락에서 엠보싱의 형태가 금속층의 변형을 통해 형성되는 것을 의미하는 것으로 이해하여야 할 것이다. 금속층은 대부분의 경우 이러한 공정 이전에 평면형이다. 본 발명은 서로 견고하게 결합되는 방식으로 고정되는 금속층을 제공할 수 있다.
더욱이, 본 발명은 두 금속층의 서로로부터의 거리가 두 금속층이 서로 접촉할 정도로 감소되도록 할 수 있다.
본 발명에 따르면, 금속층은 은 소결 페이스트를 사용하여 소결될 수 있다.
본 발명은 적어도 전자 부품의 측면상에 플라스틱층에 의해 전자 부품에 적층되는 라미네이트를 제공할 수 있다.
또한, 본 발명에 따른 방법은 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 단면적, 특히 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 표면적 및/또는 치수가 전자 부품 또는 전자 부품들에, 바람직하게는 전자 부품 또는 전자 부품들의 높이(H)에 수직한 단면적에 적합화되는 것을 특징으로 할 수 있다.
본 발명은 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 단면적, 특히 그 표면적 및/또는 치수가 높이(H)에 수직한 전자 부품 또는 전자 부품들의 치수, 바람직하게는 그 단면적과 같거나 그보다 약간 크게 형성되도록 제공할 수 있다.
본 발명의 유익한 개선은 금속층을 절연층에 연결하고 동시에 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부를 형성하는 천공-적층의 사용을 포함하는 방법을 제공한다.
본 발명은 제1 금속층의 엠보싱 또는 굽힘을 통해 형성되는 적어도 하나의 엠보싱 및/또는 벌징부를 제공할 수 있다.
적어도 하나의 엠보싱 및/또는 벌징부는 절연층 내에서 적어도 하나의 기 존재하는 리세스 내의 제1 금속층 내에 위치되는 것이 특히 바람직하다.
더욱이, 본 발명은 용접, 납땜, 전도성 접착제에 의한 접착 또는 소결을 통해 적어도 하나의 접촉 영역 내에서 서로 연결되는 금속층을 제공할 수 있다.
본 발명의 개선은 제1 금속층 내에 적어도 하나의 통로 또는 적어도 하나의 엠보싱 및/또는 벌징부 내에 형성되는 적어도 하나의 통로를 포함하되, 통로 각각은 제1 금속층의 표면을 관통하고 있는 구성을 제공한다.
본 발명에 따른 방법을 이용하여 본 발명에 따른 라미네이트를 구성하기 위해, 본 발명은 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부 내로 접착, 납땜 및/또는 소결된 전자 부품 또는 전자 부품들을 제공할 수 있다.
제1 금속층 내의 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부는 전자 부품이 제1 금속층에 접촉되는 동일한 단계에서 형성되는 것이 특히 유리하다.
본 발명은 적어도 하나의 전자 부품으로서 사용되는 적어도 하나의 칩, 적어도 하나의 LED, 및/또는 적어도 하나의 센서를 제공할 수 있다.
라미네이트로부터 LED 조명 장치를 제조하기 위해, 본 발명에 따르면, 특히 제1 금속층에 대한 측벽의 각도가 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부로부터의 광이 일 방향으로, 바람직하게는 제1 금속층의 평면에 수직하게 발광되는 방식으로 형성되도록 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부를 구비함으로써 LED 또는 LED들이 전자 부품 또는 전자 부품들로서 각각 삽입될 수 있도록 하는 것이 유리하다.
오목부의 벽은 LED로부터의 광을 위한 일종의 반사경으로서 기능한다.
이 점에서, 본 발명은 바람직하게는 광학적으로 연마된 스탬프에 의해 반사 표면으로 형성되는 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 표면을 제공할 수 있다.
본 발명의 다른 개선은 절연층으로서 사용되는, 바람직하게는 에폭시, PET 또는 PI 막에 기반한 섬유 강화 플라스틱 물질로 이루어진, 플라스틱 층, 특히 플라스틱 막을 제공한다.
본 발명은 구리, 알루미늄 및/또는 구리 합금으로 제조된 금속층들 중 적어도 하나의 금속층을 제공할 수 있다.
본 발명에 따른 방법은 제1 금속층의 적어도 2개의 영역이 서로 인접하게, 서로로부터 소정의 거리에, 그리고 서로 전기적으로 절연되게 배열되도록 제1 금속층의 적어도 하나의 영역이 분리됨으로써, 적어도 하나의 전자 부품이, 두 영역 사이에 인가되는 전압에 의해 전류가 전자 부품을 통해 전도되도록, 바람직하게는 적어도 하나의 접합선을 통해 전도적인 방식으로 적어도 두 영역에 연결될 수 있는 것을 특징으로 할 수 있다.
본 발명의 목적은 전자 부품과 접촉되기 위한 구성으로서, 특히 상기 방법을 이용하여 제조된 라미네이트를 통해 만족되는데, 해당 라미네이트는 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부를 갖는 제1 금속층과, 제1 금속층에 기본적으로 평행하게 배열되고 절연층을 통해 제1 금속층으로부터 분리된 제2 금속층을 포함하며, 상기 금속층들은 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부에 전기적으로 전도성의 접촉 영역을 형성하고, 해당 접촉 영역에서는 절연층 내에 적어도 하나의 리세스가 제공되며, 적어도 하나의 전자 부품이 적어도 하나의 엠보싱 및/또는 벌징부 내에 배열되어 전체적으로 전자 부품의 둘레가 적어도 하나의 엠보싱 및/또는 벌징부 내에 수용되고 해당 엠보싱 및/또는 벌징부에 전도적 방식으로 연결되며, 적어도 하나의 전자 부품은 적어도 부분적으로 해당 전자 부품의 높이(H)가 적어도 하나의 엠보싱 또는 벌징부 내에 수용된다.
이러한 맥락에서, 본 발명은 하나의 엠보싱 및/또는 벌징부 내에 단일의 전자 부품을 제공할 수 있다.
대안적으로, 본 발명은 전자 부품 또는 전자 부품들에, 바람직하게는 전자 부품 또는 전자 부품들의 높이(H)에 수직한 단면적에 적합화된, 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 단면적, 특히 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 표면적 및/또는 치수를 제공할 수 있다.
본 발명에 따른 라미네이트는 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 단면적, 특히 그 표면적 및/또는 치수는 높이(H)에 수직한 전자 부품 또는 전자 부품들의 치수, 바람직하게는 그 단면적과 같거나 그보다 약간 크게 형성된 것을 특징으로 할 수 있다.
본 발명의 개선은 용접, 납땜, 전도성 접착제에 의한 접착 또는 소결을 통해 적어도 하나의 접촉 영역 내에서 서로 연결되는 금속층을 제공한다.
본 발명은 적어도 하나의 엠보싱 및/또는 벌징부가 제1 금속층 내에 적어도 하나의 통로를 포함하고, 통로 각각은 제1 금속층의 표면을 관통하도록 적어도 하나의 엠보싱 및/또는 벌징부를 제공할 수 있다.
더욱이, 본 발명은 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부 내로 접착, 납땜 및/또는 소결된 전자 부품 또는 전자 부품들을 제공할 수 있다.
특히 유익한 본 발명의 개선은 적어도 하나의 전자 부품이 칩, LED, 및/또는 센서인 것을 특징으로 한다.
발광에 적합한 라미네이트는 특히 제1 금속층에 대한 측벽의 각도가 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부로부터의 광이 일 방향으로, 바람직하게는 제1 금속층의 평면에 수직하게 발광되는 방식으로 형성되도록 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부가 형성됨으로써 엠보싱 또는 벌징부 내의 전자 부품이 LED이거나 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부 내의 전자 부품들이 LED들인 것을 특징으로 한다.
본 발명은 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부 또는 적어도 하나의 오목부의 표면이 반사 표면인 구성도 제공할 수 있다.
본 발명에 따른 라미네이트의 구조와 관련하여, 본 발명은 바람직하게는 에폭시, PET 또는 PI 막에 기반한 섬유 강화 플라스틱 물질로 이루어진 플라스틱 층, 특히 플라스틱 막인 절연층을 제공할 수 있다.
더욱이, 본 발명은 구리, 알루미늄 및/또는 구리 합금을 포함하거나 해당 물질로 이루어진 금속층을 제공할 수 있다.
특히 바람직한 개선에 따르면, 본 발명은 제1 금속층의 적어도 2개의 영역이 서로 인접하게, 서로로부터 소정의 거리에, 그리고 서로 전기적으로 절연되게 배열되도록 분리되는 제1 금속층의 적어도 하나의 영역을 제공함으로써, 적어도 하나의 전자 부품이, 두 영역 사이에 인가되는 전압에 의해 전류가 전자 부품을 통해 전도되도록, 바람직하게는 적어도 하나의 접합선을 통해, 전도적인 방식으로 적어도 두 영역에 연결될 수 있다.
마지막으로, 본 발명의 목적은 상기 라미네이트를 회로 기판, 센서, LED 램프 휴대폰 부품, 제어기 또는 조절기로서 사용되는 것을 통해 만족된다.
본 발명은 제1 금속층 내의 엠보싱 또는 벌징부가 충분히 큰 크기를 가지는 경우 전자 부품이 엠보싱 또는 벌징부 내로 삽입될 수 있다는 놀라운 발견을 기초로 한다. 이를 위해, 전도체 커넥터가 수용되는 것이 필요함은 물론, 전체 전자 부품이 엠보싱 또는 벌징부 내로 적어도 부분적으로 낮아질 수 있는 것이 필요하다.
전자 부품의 통합에 필요한 일반적인 물리적 조건은 제1 금속층의 엠보싱 및/또는 두 금속층의 관통 도금의 형성에도 적합할 수 있다. 이것은 전자 부품의 통합과 관통 도금의 제조가 단일 제조 단계로 실현되도록 할 수 있다. 또한, 이것은 전자 부품이 바람직한 위치에 배치되는 것을 보장할 수 있다. 따라서, 전자 부품을 삽입 또는 압력 체결하는데 필요한 힘은 엠보싱의 형상 및/또는 제1 금속층의 디프-드로잉 가공에 동시에 사용된다.
더욱이, 전자 부품을 금속층에 접촉 및 연결하는데 사용되는 연결 수단은 전체 구조를 지지하는데에도 사용될 수 있다. 구체적으로, 연결 수단(땜납, 전도성 접착제, 소결재 또는 용접)은 두 금속층의 열 전도적 및 전기 전도적 연결부를 형성하거나 또는 부품을 제2 금속층에 직접 연결하는데 사용될 수 있다.
본 발명에 따른 수단은 전자 부품 또는 전자 부품들이 대응하는 엠보싱 및/또는 벌징부 내로 적어도 부분적으로 높이가 낮아지기 때문에 집적된 전자 부품을 포함하는 낮은 디자인의 라미네이트를 달성한다. 동시에, 전자 부품에서 발생되는 열은 관통 도금을 통해 직접 방출되므로 열 관리의 측면에서 결과적으로 장점이 얻어진다. 엠보싱 및/또는 벌징부의 형상은 적절하게 해당 벽이 전자 부품으로서 센서로 측정되는 광의 반사에 사용되거나 또는 전자 부품으로서 LED와 같은 이미터의 방출광의 반사에 사용될 수 있도록 한다.
본 발명의 예시적인 실시예들은 발명의 범위를 한정하지 않는 것을 통해 두 개의 개략적인 도면을 기초로 하기에 예시될 것이고, 도면에서,
도 1은 본 발명에 따른 라미네이트의 개략적 단면도이고;
도 2는 본 발명에 따른 제2 라미네이트의 단면도이다.
도 1은 본 발명에 따른 라미네이트(1)의 개략적 단면도이거나, 본 발명에 따른 방법을 이용하여 제조된 라미네이트(1)의 개략적 단면도이다. 라미네이트(1)는 제1 금속층(2),제2 금속층(3) 및 해당 두 금속층(2, 3) 사이의 절연층으로서 플라스틱 막(4)을 포함한다. 금속층(2, 3)은 적층 기술로 플라스틱 막(4)에 부착된다. 제1 금속층은 서로 소정 거리에 위치되고 서로 전기적으로 절연된 두 개의 영역(2a, 2b)으로 세부 분할된다.
이전에는 평면형인 제1 금속층(2) 내에 엠보싱, 디프-드로잉 또는 임의의 다른 성형 기술에 의해 형성된 엠보싱은 제1 금속층(2)의 제2 영역(2b)에 제공된다. 제1 영역(2a)과 제2 영역(2b) 간의 거리는 상기 성형을 통해 생기거나 또는 천공 제거될 수 있다. 대안적으로, 제1 금속층(2)의 제조 중 생기는 벌징부가 제공될 수 있다. 따라서, 벌징부는 제1 금속층(2)에 대응하는 형상을 즉각적으로 부여하는 것에 의해 달리 형성될 수 있다. 이를 위해, 제1 금속층(2)은 예를 들면 기상 증착 또는 주조에 의해 예컨대, 대응하는 몰드에 또는 플라스틱 막(4)에 직접 도포될 수 있다.
엠보싱 또는 벌징부의 영역 내의 플라스틱 막(4)에 리세스가 제공된다. 리세스는 사전에 제공되거나 제1 금속층(2)의 성형 및/또는 펀칭 중에 형성될 수 있다. 바람직하게, 라미네이트(1)의 제조, 특히 금속층(2, 3)을 플라스틱 막(4)에 접합하는 것은 엠보싱 또는 벌징부의 형성 중에 단일의 단계로 실시된다. 본 발명에 따르면, 천공-적층 기술의 적용은 본 목적에 특히 적합하다.
두 개의 금속층(2, 3)은 엠보싱 또는 벌징부의 영역에서 용접이 행해진다. 예컨대 레이저 빔 용접이 본 목적에 적합하다. 그러나, 예컨대, 납땜, 전도성 접착제에 의한 접착, 또는 전도성 소결재(예, 은 소결재)에 의한 소결과 같이, 전도성 연결부를 형성하는데에도 임의의 다른 접합 기술이 사용될 수 있다. 따라서, 두 금속층(2, 3)은 전도성의 제1 연결 수단(5)을 통해 전도적 방식으로 서로 연결된다.
엠보싱 또는 벌징부는 해당 엠보싱 또는 벌징부 내로 삽입되는 전자 부품(6)을 가지며, 해당 전자 부품은 그 바닥측이 제2 연결 수단(7)을 통해 제1 금속층(2)의 영역(2b)과 전도적 방식으로 연결된다. 전술한 바와 같이, 땜납, 전도성 접착제, 및 전도성 소결재는 적절한 가능한 제2 연결 수단(7)이다. 전자 부품(6)은 칩, LED, 집적 회로 또는 센서일 수 있다. 가능한 센서는 예컨대, 광 다이오드, 광 트랜지스터, 또는 응력-변형 센서이다. 엠보싱 또는 벌징부를 통해 공동으로 형성되는 오목부와 리세스에 기인하여, 전자 부품(6)은 보호되도록 라미네이트(1) 내에 위치된다. 그러나, 전자 부품(6)의 높이(H)는 엠보싱 또는 벌징부의 깊이보다 다소 크다. 다라서, 전자 부품(6)은 약간 돌출된다.
제2 연결 수간(7)을 통한 바닥층 접촉 이외에, 전자 부품(6)은 그 상부가 접촉부(8)와 접합선(9)에도 연결된다. 접합선(9)은 전자 부품(6)의 상부를 제1 금속층(2)의 제1 영역(2a)에 연결한다. 전자 부품(6)의 구조는 그 상부와 기저면 상에 위치된 전자 부품(6)에 전압을 공급하기 위한 접촉부를 갖도록 되어 있다. 제1 금속층(2)의 제1 영역(2a)과 제2 영역(2b) 사이에 전압을 인가하는 것에 의해, 전자 부품(6)을 통해 전류가 통전될 수 있다. 이것은 전자 부품(6)을 작동시킨다.
엠보싱 또는 벌징부는 전자 부품(6)이 삽입 및 연결되는 동안 제1 금속층(2) 내에 형성될 수 있다.
도 2는 본 발명에 따른 라미네이트(11)의 개략적 단면도이거나 또는 본 발명에 따른 방법을 이용하여 구성된 다른 라미네이트(11)의 단면도이다. 라미네이트(11)의 구조는 도 1을 기초로 예시된 라미네이트(1)와 유사하다. 전술한 바와 같이, 제1 금속층(12)과 제2 금속층(13)은 절연층(14)을 통해 서로 분리되어 있다. 절연층(14)은 PET, 유리 또는 유리 섬유-에폭시 화합물 소재와 같은 예컨대 플라스틱 물질로 구성될 수 있다. 제1 금속층(12)은 서로 단열된 두 개의 영역(12a, 12b)으로 세부 분할된다. 제1 금속층(12)의 제2 영역(12b)에는 통로가 배열되고 제1 금속층(12)의 표면을 관통한다.
전자 부품(16)은 상기 관통부 위로 배열되어 그 바닥측이, 상기 관통부를 충전하는 연결 수단(17)에 의해, 전도적 방식으로 제1 금속층(12)의 제2 영역(12b)과 제2 금속층(13) 모두에 대해 연결된다. 전자 부품(16)은 그 상부가, 접촉부(18)에 의해, 해당 전자 부품(16)을 제1 금속층(12)의 제1 영역(12a)에 연결하는 접합선(19)에 연결된다.
전자 부품(16)이 LED이면, 제1 금속층(2, 12)을 통해 형성된 엠보싱 또는 벌징부의 벽은 LED에 의해 방출되는 광에 대한 반사경으로서 작용한다. 적절한 도구로 엠보싱 또는 벌징부를 형성하는 것은 엠보싱 또는 벌징부의 반사 특성에 대해 구체적으로 영향을 미쳐서 해당 반사 특성이 최적화되도록 한다. 예를 들면, 엠보싱 또는 벌징부의 측벽의 각도는 LED에 의해 방출된 광이 소정 방향으로, 예컨대 제1 금속층(2, 12)에 수직하게 진행되도록 적절하게 형성될 수 있다. 전자 부품(6, 16)이 광 센서 또는 포토 센서인 경우에도 동일한 원리가 마찬가지로 적용될 수 있다. 광 또는 전자기 방사는 엠보싱 또는 벌징부의 벽에 의해 센서로 반사된다. 엠보싱을 위해 엠보싱 스탬프가 사용되고 해당 스탬프는 광학적 품질을 갖도록 연마되는 경우, 스탬프는 입사 광 또는 출현 광의 원치 않는 산란이 최소화되도록 엠보싱에 특히 평활한 표면을 형성할 수 있다.
상기 두 도면을 기초로 설명된 전자 부품(6, 16)이 집적된 라미네이트(1, 11)는 예컨대, 도면에 도시된 임의의 수의 구조를 서로 인접하게 또는 순차적으로(도 1-3의 이미지 평면에 대해) 배열하는 것에 의해 다수의 엠보싱 및/또는 벌징부를 갖는 라미네이트(1, 11)로 용이하게 확장될 수 있다. 이 경우, 상이한 엠보싱 및/또는 벌징부 내에 동일하게나 상이한 전자 부품(6, 16)이 배열된다. 제1 금속층(2, 12)의 다른 영역들(2a, 2b, 12a, 12b)은 서로 접촉되거나 다른 수단에 의해 서로 분리된다. 따라서, 전자 부품(6, 16)은 직렬 또는 병렬로 회로를 이룰 수 있다.
개선된 방열을 위해, 아래에 배치된 제2 금속층(3, 13)은 두껍게 구성될 수 있다. 마찬가지로, 예컨대 펠티에 소자(Peltier element), 공기 냉각 또는 액체 냉각을 통한 제2 금속층(3, 13)의 능동적 냉각도 고려해볼 수 있다.
선행하는 설명과 특허청구범위, 도면 및 예시적인 실시예에 개시된 본 발명의 특징들은 본 발명의 다양한 실시예를 단독으로 그리고 임의의 조합으로 실현하는데 중요할 수 있다.
참조 번호의 리스트
1, 11 라미네이트
2, 12 제1 금속층
2a, 12a 제1 영역
2b, 12b 제2 영역
3, 13 제2 금속층
4 플라스틱 막
5, 7, 17 연결 수단
6, 16 전자 부품
8, 18 접촉부
9, 19 접합선
14 절연층

Claims (17)

  1. 적어도 하나의 전자 부품(6, 16)의 접촉을 위한 라미네이트(1, 11)를 제조하는 방법에 있어서,
    제1 금속층(2, 12)과 제2 금속층(3, 13) 사이에 절연층(4, 14)이 배열되고,
    상기 금속층(2, 3, 12, 13)은 적어도 하나의 접촉 영역 내에서 서로 전기적으로 접촉되며,
    상기 절연층(4, 14) 내에서 상기 접촉 영역 내의 리세스 또는 상기 접촉 영역들 내의 리세스들이 형성되며,
    상기 접촉 영역 내에서 적어도 상기 제1 금속층(2, 12)에 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부(bulging)가 형성되되, 상기 적어도 하나의 엠보싱 및/또는 벌징부의 영역 내에서 상기 두 금속층(2, 3, 12, 13) 사이의 거리가 감소되며,
    상기 금속층(2, 3, 12, 13)은 상기 절연층(4, 14)에 적층되며,
    적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 크기는 적어도 하나의 전자 부품(6, 16)을 수용하기에 충분하며,
    적어도 하나의 전자 부품(6, 16)은 전체적으로 해당 전자 부품의 둘레에 대해 그리고 부분적으로는 전자 부품(6, 16)의 높이(H)에 대해 상기 엠보싱 또는 벌징부 내에 수용되도록 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부 내로 삽입되어 그 내부에서 전도적 방식으로 연결되는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  2. 제1항에 있어서, 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 단면적, 특히 그 표면적 및/또는 치수는 상기 전자 부품(6, 16)의 높이(H)에 수직한 전자 부품(6, 16) 또는 전자 부품들(6, 16)의 치수, 바람직하게는 그 단면적과 같거나 그보다 약간 크게 형성되는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 방법은 상기 금속층(2, 3, 12, 13)을 상기 절연층(4, 14)에 연결하고 동시에 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부를 형성하는 천공-적층(punch lamination)의 사용을 포함하는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 금속층(2, 12) 내의 적어도 하나의 엠보싱 및/또는 벌징부는 상기 절연층(4, 14) 내의 적어도 하나의 기 존재하는 리세스 내에 위치되는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 적어도 하나의 엠보싱 및/또는 벌징부가 상기 제1 금속층(2, 12) 내에 적어도 하나의 통로를 포함하거나, 또는 적어도 하나의 엠보싱 및/또는 벌징부 내에 적어도 하나의 통로가 형성하되, 통로 각각은 상기 제1 금속층(2, 12)의 표면을 관통하는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 금속층(2, 12) 내의 상기 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부는 상기 전자 부품(6, 16)이 상기 제1 금속층(2, 12)에 접촉되는 동일한 단계에서 형성되는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, LED 또는 LED들이 상기 전자 부품(6, 16) 또는 전자 부품들(6, 16)로서 각각 삽입되도록, 특히 상기 제1 금속층(2, 12)에 대한 측벽의 각도가, 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부로부터의 광이 일 방향으로, 바람직하게는 상기 제1 금속층(2, 12)의 평면에 수직하게 발광되는 방식으로, 형성되도록 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부가 형성되는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  8. 제7항에 있어서, 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 표면은 바람직하게는 광학적으로 연마된 스탬프에 의해 반사 표면이 되도록 형성되는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 금속층(2, 12)의 적어도 2개의 영역(2a, 2b, 12a, 12b)이 서로 인접하게, 서로로부터 소정의 거리에, 그리고 서로 전기적으로 절연되게 배열되도록 상기 제1 금속층(2, 12)의 적어도 하나의 영역이 분리되고, 적어도 하나의 전자 부품(6, 16)이, 두 영역(2a, 2b, 12a, 12b) 사이에 인가되는 전압에 의해 전류가 상기 전자 부품(6, 16)을 통해 통전되도록, 바람직하게는 적어도 하나의 접합선(9, 19)을 통해 전도적인 방식으로 적어도 두 영역(2a, 2b, 12a, 12b)에 연결되는 것을 특징으로 하는, 라미네이트를 제조하는 방법.
  10. 특히 제1항 내지 제9항 중 어느 한 항에 따른 방법을 이용하여 제조되고 전자 부품(6, 16)과의 접촉을 위한 라미네이트에 있어서,
    적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부를 갖는 제1 금속층(2, 12)과, 상기 제1 금속층(2, 12)에 기본적으로 평행하게 배열되고 절연층(4, 14)을 통해 상기 제1 금속층(2, 12)으로부터 분리된 제2 금속층(3, 13)을 포함하며, 상기 금속층들(2, 3, 12, 13)은 상기 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부에서 전기적으로 전도성의 접촉 영역을 형성하고, 해당 접촉 영역에서는 상기 절연층(4, 14) 내에 적어도 하나의 리세스가 제공되며, 적어도 하나의 전자 부품(6, 16)이 적어도 하나의 엠보싱 및/또는 벌징부 내에 배열되어 전체적으로 전자 부품의 둘레가 상기 적어도 하나의 엠보싱 및/또는 벌징부 내에 수용되고 해당 엠보싱 및/또는 벌징부에 전도적 방식으로 연결되며, 상기 적어도 하나의 전자 부품(6, 16)은 적어도 부분적으로 상기 전자 부품(6, 16)의 높이(H)가 상기 적어도 하나의 엠보싱 또는 벌징부 내에 수용되는 것을 특징으로 하는 것인, 라미네이트.
  11. 제10항에 있어서, 상기 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 단면적, 특히 상기 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 표면적 및/또는 치수는 상기 전자 부품(6, 16) 또는 전자 부품들(6, 16)에, 바람직하게는 상기 전자 부품(6, 16) 또는 전자 부품들(6, 16)의 높이(H)에 수직한 단면적에 적합화되는 것을 특징으로 하는, 라미네이트.
  12. 제10항 또는 제11항에 있어서, 상기 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부의 단면적, 특히 그 표면적 및/또는 치수는 높이(H)에 수직한 상기 전자 부품(6, 16) 또는 전자 부품들(6, 16)의 치수, 바람직하게는 그 단면적과 같거나 그보다 약간 큰 것을 특징으로 하는, 라미네이트.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 금속층(2, 3, 12, 13)은 용접, 납땜, 전도성 접착제에 의한 접착 또는 소결을 통해 적어도 하나의 접촉 영역 내에서 서로 연결되는 것을 특징으로 하는, 라미네이트.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서, 상기 적어도 하나의 엠보싱 및/또는 벌징부는 상기 제1 금속층(2, 12) 내에 적어도 하나의 통로를 포함하고, 상기 통로 각각은 상기 제1 금속층(2, 12)의 표면을 관통하는 것을 특징으로 하는, 라미네이트.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서, 상기 적어도 하나의 전자 부품(6, 16)은 칩, LED, 및/또는 센서인 것을 특징으로 하는, 라미네이트.
  16. 제10항 내지 제15항 중 어느 한 항에 있어서, 특히 상기 제1 금속층(2, 12)에 대한 측벽의 각도가, 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부로부터의 광이 일 방향으로, 바람직하게는 상기 제1 금속층(2, 12)의 평면에 수직하게 발광되는 방식으로, 형성되도록 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부가 형성되고, 엠보싱 또는 벌징부 내의 상기 전자 부품(6, 16)은 LED이거나 상기 적어도 하나의 엠보싱 및/또는 적어도 하나의 벌징부 내의 전자 부품들(6, 16)은 LED들인 것을 특징으로 하는, 라미네이트.
  17. 회로 기판, 센서, LED 램프 휴대폰 부품, 제어기 또는 조절기로서 사용되는 제10항 내지 제16항 중 어느 한 항에 따른 라미네이트의 용도.
KR1020137014580A 2010-11-05 2011-10-21 다층 기판의 칩-집적된 관통 도금 KR20130086059A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010050343A DE102010050343A1 (de) 2010-11-05 2010-11-05 Chipintegrierte Durchkontaktierung von Mehrlagensubstraten
DE102010050343.6 2010-11-05
PCT/EP2011/005304 WO2012059186A1 (de) 2010-11-05 2011-10-21 Chipintegrierte durchkontaktierung von mehrlagensubstraten

Publications (1)

Publication Number Publication Date
KR20130086059A true KR20130086059A (ko) 2013-07-30

Family

ID=44906001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137014580A KR20130086059A (ko) 2010-11-05 2011-10-21 다층 기판의 칩-집적된 관통 도금

Country Status (7)

Country Link
US (1) US9756730B2 (ko)
EP (1) EP2636287A1 (ko)
JP (1) JP2013544434A (ko)
KR (1) KR20130086059A (ko)
CN (1) CN103250472A (ko)
DE (1) DE102010050343A1 (ko)
WO (1) WO2012059186A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011083669B4 (de) 2011-09-29 2019-10-10 Osram Gmbh Halbleiter-Leuchtvorrichtung mit Reflexions-Oberflächenbereich und Verfahren zur Herstellung
DE102012219879A1 (de) * 2012-10-30 2014-04-30 Osram Gmbh Verfahren zum Herstellen eines LED-Moduls mit Kühlkörper
DE102013110355A1 (de) * 2013-09-19 2015-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines Leiterrahmenverbunds
DE102013220591A1 (de) * 2013-10-11 2015-04-16 Robert Bosch Gmbh Leistungsmodul mit Kühlkörper
CN103794711B (zh) * 2014-01-28 2016-05-11 海宁伊满阁太阳能科技有限公司 适合激光焊接的led
CN103785951B (zh) * 2014-01-28 2016-08-17 施中天 激光焊接玻璃热管表面led的产品及制造方法和设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052787A (en) * 1975-12-18 1977-10-11 Rockwell International Corporation Method of fabricating a beam lead flexible circuit
FR2547087B1 (fr) * 1983-05-30 1985-07-12 Radiotechnique Compelec Element de panneau d'affichage a cristaux semi-conducteurs et panneau comportant ledit element
US6007668A (en) * 1992-08-08 1999-12-28 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
JP3137823B2 (ja) * 1994-02-25 2001-02-26 シャープ株式会社 チップ部品型ｌｅｄ及びその製造方法
KR100204098B1 (ko) * 1995-10-25 1999-06-15 이해규 리이드 프레임 테이핑 장치 및 테이핑 방법
DE19701163C2 (de) * 1997-01-15 2001-12-06 Siemens Ag Elektrische Schaltung insbesondere für eine Chipkarte
DE19852832C2 (de) 1998-11-17 2001-11-29 Heraeus Gmbh W C Verfahren zur Herstellung eines Metall-Kunststoff-Laminats
US6949771B2 (en) * 2001-04-25 2005-09-27 Agilent Technologies, Inc. Light source
JP3733419B2 (ja) * 2001-07-17 2006-01-11 日立エーアイシー株式会社 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
DE10205521A1 (de) 2002-02-08 2003-08-28 Heraeus Gmbh W C Verfahren zur elektrischen Kontaktierung zweier Metallstrukturen
JP2005032943A (ja) * 2003-07-11 2005-02-03 Matsushita Electric Ind Co Ltd 表面実装素子用基板
JP3956965B2 (ja) * 2004-09-07 2007-08-08 日立エーアイシー株式会社 チップ部品型発光装置及びそのための配線基板
US8148735B2 (en) 2005-03-07 2012-04-03 Rohm Co., Ltd. Optical communication module
JP4794874B2 (ja) * 2005-03-07 2011-10-19 ローム株式会社 光通信モジュール
JP2009021426A (ja) 2007-07-12 2009-01-29 Sharp Corp チップ部品型ｌｅｄ及びその製造方法
JP5052326B2 (ja) * 2007-10-31 2012-10-17 シャープ株式会社 チップ部品型ｌｅｄ及びその製造方法
JP2009182228A (ja) * 2008-01-31 2009-08-13 Nitto Denko Corp 配線回路基板およびその製造方法
JP5207807B2 (ja) * 2008-04-14 2013-06-12 シャープ株式会社 チップ部品型ｌｅｄ
JP2010003753A (ja) * 2008-06-18 2010-01-07 Sharp Corp 半導体発光装置
JP4557186B2 (ja) * 2008-06-25 2010-10-06 株式会社村田製作所 無線ｉｃデバイスとその製造方法
JP5373373B2 (ja) * 2008-11-20 2013-12-18 岩崎電気株式会社 ランプ装置
CN103190204B (zh) * 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
DE102010050342A1 (de) * 2010-11-05 2012-05-10 Heraeus Materials Technology Gmbh & Co. Kg Laminat mit integriertem elektronischen Bauteil

Also Published As

Publication number Publication date
US9756730B2 (en) 2017-09-05
WO2012059186A1 (de) 2012-05-10
DE102010050343A1 (de) 2012-05-10
CN103250472A (zh) 2013-08-14
EP2636287A1 (de) 2013-09-11
US20130223032A1 (en) 2013-08-29
JP2013544434A (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
JP4062358B2 (ja) Ｌｅｄ装置
US20130215584A1 (en) Laminate with integrated electronic component
KR20130086059A (ko) 다층 기판의 칩-집적된 관통 도금
KR20100109369A (ko) 전자 디바이스
JP2014503997A (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
EP2515352A1 (en) A manufacture method for a surface mounted power led support and its product
JP2006303351A (ja) 発光素子収納用パッケージ
US7122745B2 (en) Circuit board having metallic plate, printed circuit board and flexible circuit board
JP4184396B2 (ja) 電子部品を内蔵した配線基板の製造方法
JP2014135306A (ja) 発光素子搭載用基板及びその製造方法
JP3539563B2 (ja) 発光素子用積層板およびそれを使用した表示体
JP2012094679A (ja) 基板の製造方法
KR20200142236A (ko) 다층 구조의 방열체를 구비한 인쇄회로기판 및 그 제조방법
JP2006324398A (ja) 配線基板
JP4958509B2 (ja) キャビティ付きセラミック多層基板とその製造方法
US20050141396A1 (en) Package for light emitting element and process for fabricating same
KR101457803B1 (ko) Led용 회로기판
WO2013137401A1 (ja) 電子部品搭載用基板の製造方法及び電子部品搭載用基板
WO2010095210A1 (ja) 部品内蔵モジュールの製造方法
JP2009158641A (ja) 部品内蔵モジュールの製造方法
TWI569393B (zh) 具有擴大的晶片島狀區之基板
KR101045708B1 (ko) 발광소자 패키지 제조방법 및 그에 따른 발광소자 패키지
JP2004327760A (ja) Ｌｅｄランプの製造法
KR101500318B1 (ko) 레이저를 이용한 다층패턴 pcb의 제조방법
CN109962145B (zh) 导线架的制造方法以及成形体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application