KR20130080062A - 절연 구조체 및 그 제조 방법 - Google Patents

절연 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20130080062A
KR20130080062A KR1020137015867A KR20137015867A KR20130080062A KR 20130080062 A KR20130080062 A KR 20130080062A KR 1020137015867 A KR1020137015867 A KR 1020137015867A KR 20137015867 A KR20137015867 A KR 20137015867A KR 20130080062 A KR20130080062 A KR 20130080062A
Authority
KR
South Korea
Prior art keywords
less
pattern
insulating
mass
insulating structure
Prior art date
Application number
KR1020137015867A
Other languages
English (en)
Inventor
이치로 도이
쇼조 다카다
레이코 미시마
히데오 사이토
Original Assignee
아사히 가세이 이-매터리얼즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 이-매터리얼즈 가부시키가이샤 filed Critical 아사히 가세이 이-매터리얼즈 가부시키가이샤
Publication of KR20130080062A publication Critical patent/KR20130080062A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/008—Other insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/002—Physical properties
    • C08K2201/003—Additives being defined by their diameter

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Element Separation (AREA)

Abstract

메모리 셀부에서의 미세 패턴의 매립성을 양호하게 유지함과 아울러 주변 회로부에서의 절연체의 크랙 발생을 방지하여 메모리 셀부와 주변 회로부를 동일 레이어 내에 갖는 절연 구조체를 형성한다. 본 발명은 기판과 상기 기판 상에 형성된 회로 패턴부를 구비하는 절연 구조체로서, 상기 회로 패턴부가 폭 30 nm 이하인 미세 패턴을 갖는 미세 영역과 폭 100 nm 초과인 광폭 패턴을 갖는 광폭 영역을 동일 레이어 내에 가지며, 상기 미세 패턴의 내부와 상기 광폭 패턴의 내부에 동일종의 절연 조성물이 형성되어 있는 절연 구조체를 제공한다.

Description

절연 구조체 및 그 제조 방법{INSULATION STRUCTURE AND METHOD FOR MANUFACTURING SAME}
본 발명은 반도체 장치 등에 사용되는 절연 구조체 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 폭 30 nm 이하의 패턴을 갖는 미세 영역과 폭 100 nm 초과의 패턴을 갖는 광폭 영역이 동일 레이어 내에 공존하는 절연 구조체 및 그 제조 방법에 관한 것이다.
반도체 장치는 리소그래피 기술을 중심으로 하는 미세화 기술의 급속한 진보에 의해 해마다 고집적화가 진행되고 있다. 이 중에서도 비휘발성 메모리의 대표적 반도체 장치인 NAND형 플래시 메모리는 다양한 기술 과제를 극복하여 셀 면적의 미세화를 달성하고 있다.
그러나 최근에는 미세화 기술에만 의존하는 NAND형 플래시 메모리의 고집적화에는 많은 기술 과제가 지적되고 있다. 그 대부분은 리소그래피 기술의 한계로 인한 미세화 그 자체의 정체에 기인한다. 따라서 리소그래피 기술에 의한 미세화에만 의존하는 것이 아니라, 메모리 셀의 적층에 의해 고집적화를 달성하는 방법이 제안된 바 있다(예컨대 특허 문헌 1).
이 방법에 따르면, 만일 리소그래피 기술의 한계가 찾아왔다고 해도 이론 상으로는 메모리의 고집적화가 가능하다.
특허 문헌 1 : 일본 특허 공개 2009-238874호 공보
비특허 문헌 1: The International Technology Roadmap for Semiconductors 2009 edition, Frontend Processes, 제10면
그러나, 상기한 기술에는 몇 개의 과제가 존재한다.
첫 번째 과제는, 메모리 셀을 적층하기 때문에 하나의 메모리 셀과 그와 인접하는 메모리 셀을 분리하는 절연 구조체의 세로 방향의 길이가 길어지고, 가공 치수의 종횡비(어스펙트비)가 높아진다. 일반적으로 고어스펙트비의 가공에서는 리소그래피 기술·에칭 기술·및 이들에 의해 형성된 미세 패턴의 매립성 등 반도체 장치의 제조 프로세스 기술 전반이 곤란해진다. 특히 미세 패턴의 매립성에 대해서는 종래부터 알려져 있는 화학 기상 성장법(CVD법)에 의한 절연체 형성은 곤란하며, 특허 문헌 1에는 리소그래피 기술에 의한 최소 가공 치수가 30 nm인 메모리 셀 적층 구조에서의 절연 구조체를 스핀 온 글래스법(SOG법)을 이용하여 형성하는 방법이 개시되어 있지만, 최소 가공 치수가 더 미세화된 경우의 절연 구조 및 그 형성 방법에 대해서는 개시되어 있지 않다.
두 번째 과제는, 메모리 셀과 그 주변 회로 부분의 가공 치수에 큰 차가 생기는 것이다. 이는 메모리 셀의 적층 구조에 의존하지 않는 NAND 플래시 메모리에 대해서도 이미 지적된 바 있는 것인데(비특허 문헌 1), 이 문제는 메모리 셀을 적층함으로써 더 심해질 것으로 예상된다. 즉, 메모리 셀부에서는 전술한 바와 같이 절연 구조체가 고어스펙트비의 가공을 필요로 한다는 문제가 있는데, 한편으로는 주변 회로부에는 메모리 셀 부분과 비교하여 치수가 큰 패턴밖에 존재하지 않는다. 그 결과, 메모리 셀부의 절연 구조체를 형성하는 절연체와 비교하여, 주변 회로부에서는 세로 방향은 동일 치수이지만 가로 방향은 훨씬 긴 치수의 패턴의 절연체가 존재한다. 이러한 구조체는 CVD법으로는 용이하게 형성 가능하지만, SOG법으로는 얻어지는 절연체에 크랙이 생기기 쉬워 그 형성은 곤란하다. 특허 문헌 1에는 주변 회로부의 절연 구조체의 구조의 상세 내용 및 그 형성 방법에 대해서는 기재되어 있지 않다.
이상 2개의 과제를 정리하면, 메모리 셀부의 절연 구조체의 형성에는 SOG법이 유리하지만 CVD법은 곤란하고, 주변 회로부에서는 그 반대가 되기 때문에 양자를 동일 레이어로 형성하기 위한 적당한 방법이 없었다. 즉, 메모리 셀부에서의 미세 패턴의 매립성을 양호하게 유지함과 아울러 주변 회로부에서의 절연체의 크랙 발생을 방지할 수 없고, 따라서 메모리 셀부와 주변 회로부를 동일 레이어 내에 갖는 절연 구조체를 형성할 수 없다는 과제가 존재했다.
본 발명은 미세 영역과 광폭 영역이 동일 레이어에 존재하는 절연 구조체 및 그 제조 방법을 제공함으로써, 반도체 메모리를 미세화할 때의 메모리 셀부와 주변 회로부와의 치수차에 기인하는 상기 문제를 해결하고, 이로써 반도체 메모리의 고집적화를 실현하고자 하는 것이다.
즉 본 발명은 이하와 같다.
[1] 기판과 상기 기판 상에 형성된 회로 패턴부를 구비하는 절연 구조체로서,
상기 회로 패턴부가 폭 30 nm 이하인 미세 패턴을 갖는 미세 영역과 폭 100 nm 초과인 광폭 패턴을 갖는 광폭 영역을 동일 레이어 내에 가지며,
상기 미세 패턴의 내부와 상기 광폭 패턴의 내부에 동일종의 절연 조성물이 형성되어 있는 절연 구조체.
[2] 상기 광폭 패턴의 내부에 존재하는 절연 조성물의 막 두께가 1.5 ㎛ 이상 4.0 ㎛ 이하인 상기 [1]에 기재된 절연 구조체.
[3] 상기 광폭 패턴의 내부에 존재하는 절연 조성물의 막 두께가 0.8 ㎛ 이상 1.5 ㎛ 이하인 상기 [1]에 기재된 절연 구조체.
[4] 상기 광폭 패턴의 내부에 존재하는 절연 조성물이 크랙을 갖지 않는 상기 [1] 내지 [3] 중 어느 하나에 기재된 절연 구조체.
[5] 상기 미세 패턴의 내부에 존재하는 절연 조성물이 보이드를 갖지 않는 상기 [1] 내지 [4] 중 어느 하나에 기재된 절연 구조체.
[6] 상기 미세 패턴의 내부에 존재하는 절연 조성물이 불산 내성을 갖는 상기 [1] 내지 [5] 중 어느 하나에 기재된 절연 구조체.
[7] 상기 미세 패턴의 깊이가 0.4 ㎛ 이상인 상기 [1] 내지 [6] 중 어느 하나에 기재된 절연 구조체.
[8] 상기 미세 패턴의 깊이가 0.5 ㎛ 이상 3 ㎛ 이하인 상기 [7]에 기재된 절연 구조체.
[9] 상기 미세 패턴의 깊이가 1 ㎛ 이상 2 ㎛ 이하인 상기 [8]에 기재된 절연 구조체.
[10] 상기 미세 패턴의 길이가 50 nm 이상 10 ㎛ 이하인 상기 [1] 내지 [9] 중 어느 하나에 기재된 절연 구조체.
[11] 상기 미세 패턴이 폭 10 nm 이상 30 nm 이하의 패턴인 상기 [1] 내지 [10] 중 어느 하나에 기재된 절연 구조체.
[12] 상기 광폭 패턴이 폭 100 nm 초과 100 ㎛ 이하의 패턴인 상기 [1] 내지 [11] 중 어느 하나에 기재된 절연 구조체.
[13] 상기 기판이 반도체 또는 절연체로 구성되는 상기 [1] 내지 [12] 중 어느 하나에 기재된 절연 구조체.
[14] 상기 절연 조성물이 입경 3 nm 이상 30 nm 이하의 나노 구조를 갖는 상기 [1] 내지 [13] 중 어느 하나에 기재된 절연 구조체.
[15] 기판과 상기 기판 상에 형성된 회로 패턴부를 구비하는 절연 구조체로서,
상기 회로 패턴부가 폭 30 nm 이하의 패턴을 갖는 미세 영역과 폭 100 nm 초과의 패턴을 갖는 광폭 영역을 동일 레이어 내에 가지며,
상기 미세 영역에서의 상기 폭 30 nm 이하의 패턴의 내부와 상기 광폭 영역에서의 상기 폭 100 nm 초과의 패턴의 내부에 동일종의 절연 조성물이 형성되어 있고,
상기 절연 조성물이 입경 3 nm 이상 30 nm 이하의 나노 구조를 갖는 절연 구조체.
[16] 상기 나노 구조를 갖는 부분이 상기 절연 조성물에서 차지하는 비율이 1 질량% 이상 60 질량% 이하인 상기 [14] 또는 [15]에 기재된 절연 구조체.
[17] 상기 절연 조성물이 폴리실록산 화합물과 평균 일차 입자경 3 nm 이상 30 nm 이하의 실리카 입자와의 축합 반응물을 50 질량% 이상 100 질량% 이하 함유하고,
상기 축합 반응물 전체에서 차지하는, 적어도 1종의 테트라알콕시실란과 적어도 1종의 알킬트리알콕시실란의 가수분해 축합 구조 부분의 비율이 40 질량% 이상 99 질량% 이하인 상기 [14] 내지 [16] 중 어느 하나에 기재된 절연 구조체.
[18] 상기 [1] 내지 [17] 중 어느 하나에 기재된 절연 구조체의 제조 방법으로서,
기판 상에 미리 상기 미세 영역 및 상기 광폭 영역에 대응하는 패턴을 형성하는 공정과,
상기 절연 조성물을 형성하기 위한 도포 조성물을 상기 패턴에 도포하는 공정과,
상기 도포된 도포 조성물을 가열하여 절연 조성물로 전환시키는 공정을 포함하는 절연 구조체의 제조 방법.
[19] 상기 도포 조성물이
(I) (i) 하기 일반식 (1):
R1 nSiX1 4-n (1)
{상기 식에서, n은 0 내지 3의 정수이고, R1은 탄소수 1 내지 10의 탄화수소기이며, X1은 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물의 축합 환산량 40 질량% 이상 99 질량% 이하와, (ii) 실리카 입자 1 질량% 이상 60 질량% 이하를 적어도 함유하는 축합 성분을 축합 반응시켜 얻어지는 축합 반응물 및
(II) 용매를 포함하는 축합 반응물 용액이고,
상기 일반식 (1)로 표시되는 실란 화합물이 일반식 (1) 중의 n이 0인 4작용 실란 화합물 및 일반식 (1) 중의 n이 1인 3작용 실란 화합물을 적어도 함유하는 2종류 이상의 실란 화합물인 상기 [18]에 기재된 절연 구조체의 제조 방법.
본 발명에 따르면, 반도체 장치의 미세 영역에서 발생하기 쉬운 보이드와, 광폭 영역에서 발생하기 쉬운 크랙과 같은 문제점을 동시에 방지하는 것이 가능해지고, 이러한 2개의 영역이 동일 레이어 내에 공존하는 반도체 장치(반도체 메모리 등)의 고집적화가 가능해진다.
도 1은 본 발명의 일 태양에 따른 절연 구조체의 모식 단면도이다.
도 2는 실시예에서 사용한 테스트 기판의 모식 단면도이다.
이하, 본 발명의 실시 형태에 대해 상세하게 설명한다.
<절연 구조체>
본 발명의 일 태양은, 기판과 상기 기판 상에 형성된 회로 패턴부를 구비하는 절연 구조체로서, 상기 회로 패턴부가 폭 30 nm 이하인 미세 패턴을 갖는 미세 영역과 폭 100 nm 초과인 광폭 패턴을 갖는 광폭 영역을 동일 레이어 내에 가지며, 상기 미세 패턴의 내부와 상기 광폭 패턴의 내부에 동일종의 절연 조성물이 형성되어 있는 절연 구조체를 제공한다.
본 발명의 다른 태양은, 기판 상에 회로 패턴부가 형성되어 이루어지는 절연 구조체로서, 상기 회로 패턴부가 폭 30 nm 이하의 패턴이 형성되어 있는 미세 영역과 폭 100 nm 초과의 패턴이 형성되어 있는 광폭 영역을 동일 레이어 내에 가지며, 상기 미세 영역에서의 폭 30 nm 이하의 패턴 내부와 상기 광폭 영역에서의 폭 100 nm 초과의 패턴 내부가 동일종의 절연 조성물로 형성되어 있고, 상기 절연 조성물이 입경 3 nm 이상 30 nm 이하의 나노 구조를 갖는 절연 구조체를 제공한다.
폭 30 nm 이하의 패턴이 형성되어 있는 미세 영역은 메모리 셀 부분에 대응하고, 폭 100 nm 초과의 패턴이 형성되어 있는 광폭 영역은 주변 회로 부분에 대응한다. 본 발명에서는, 가공 치수가 크게 다른 메모리 셀 부분과 주변 회로 부분이 동일 레이어 내에 형성되어 있다. 본 개시에서, 절연 구조체가 미세 영역과 광폭 영역을 동일 레이어 내에 갖는다는 것은 당업자에게는 일반적인 의미를 가지며, 구체적으로는, 두 영역이 동일 공정으로 형성되어 있는 것을 의미한다. 동일 레이어 내에 존재하는 미세 영역과 광폭 영역은 동일 평면 내에 있는 경우도 있지만, 항상 그런 것은 아니다. 미세 영역과 광폭 영역이 동일 레이어 내에 존재하지만 동일 평면 내에 없는 경우로서, 광폭 영역의 바닥면이 미세 영역의 바닥면보다 아래의 면인 경우가 있다. 그리고, 광폭 패턴 및 미세 패턴(이들은 트렌치라고도 함)의 양자의 내부에 동일종의 절연 조성물이 충전되어 있다. 이러한 절연 구조체는 적은 프로세스로 제작 가능한 점에서 유리하다. 또한, 메모리 셀 부분과 주변 회로 부분이 동일 레이어 내에 형성되어 있는 것은 메모리 셀의 고집적화, 특히 3차원 배치를 가능하게 한다. 본 발명의 절연 구조체는 다양한 배선 구조체 및 이를 갖는 다양한 반도체 장치에 광범위하게 적용 가능하다.
상기한 절연 구조체에 사용되는 절연 조성물은 전기적으로 절연성을 갖는 조성물이다. 사용할 수 있는 절연 조성물의 예는, 폴리실록산, 메틸실세스퀴옥산, 수소화실세스퀴옥산, 질화규소, 산질화규소 등이다.
몇 개의 태양에서, 광폭 패턴 내부에 존재하는 절연 조성물은 크랙을 갖지 않는다. 이는 결함이 저감된 절연체를 메모리 셀의 주변 회로 부분에 형성할 수 있는 점에서 유리하다. 본 개시에서, 광폭 패턴 내부에 존재하는 절연 조성물이 크랙을 갖지 않는다는 것은 광폭 패턴의 노출면을 주사형 전자 현미경(SEM)으로 관찰했을 때에 길이 100 nm 이상의 크랙이 관찰되지 않는 것을 의미한다.
몇 개의 태양에서, 미세 패턴 내부에 존재하는 절연 조성물은 보이드를 갖지 않는다. 이는 결함이 저감된 절연체를 메모리 셀부에 형성할 수 있는 점에서 유리하다. 본 개시에서, 미세 패턴 내부에 존재하는 절연 조성물이 보이드를 갖지 않는다는 것은 미세 패턴의, 그 길이 방향으로 직각인 방향의 단면을 주사형 전자 현미경(SEM)으로 관찰했을 때에 사이즈 3 nm 이상의 보이드가 관찰되지 않는 것을 의미한다. 또한 보이드의 사이즈란 SEM 화상으로부터 측정되는 보이드의 최장 직경을 의미한다. 예컨대 보이드가 타원형인 경우에는 보이드의 사이즈는 타원의 장축 길이를 의미한다. 보이드는, 보다 구체적으로는 이하의 방법으로 확인한다. 즉, 미세 패턴인 트렌치를 그 길이 방향으로 직각인 방향으로 할단하고, 그 단면을 주사형 전자 현미경(SEM)으로 관찰하여 보이드의 유무를 판정한다. 사이즈가 3 nm 이상인 보이드가 관찰되는 경우 보이드 있음으로 판정한다. 사용하는 SEM은 검지할 보이드의 사이즈인 3 nm보다 작은 분해능을 갖는 것이 필요하다. 보이드의 유무를 더 예민하게 판정하는 방법으로는 상기한 트렌치의 할단면을 그 내부를 에칭할 수 있는 약액으로 처리한 후, SEM으로 관찰하는 방법을 예시할 수 있다. 예를 들면 트렌치 내부에 산화 규소를 함유하는 절연 조성물이 형성되어 있는 경우에는 트렌치의 할단면을 적당한 농도의 불산으로 처리한 후에 SEM 관찰하는 방법을 이용할 수 있다.
몇 개의 태양에서, 절연 조성물은 입경 3 nm 이상 30 nm 이하의 나노 구조를 포함한다. 몇 개의 태양에 있어서, 절연 조성물은 바람직하게는 입경 5 nm 이상, 보다 바람직하게는 10 nm 이상의 나노 구조를 포함하며, 바람직하게는 입경 25 nm 이하, 보다 바람직하게는 20 nm 이하의 나노 구조를 포함한다.
일반적으로 나노미터 오더의 구조의 존재를 검출하려면 투과 전자 현미경에 의한 방법 및 소각 X선 산란법에 의한 방법이 알려져 있는데, 본 개시에서 말하는 입경 3 nm 이상 30 nm 이하의 나노 구조를 갖는다는 것은 절연 구조체의 단면을 두께 100 nm 이하의 박편으로 하고, 이를 투과 전자 현미경으로 관찰했을 때 입경(구체적으로는 장경 또는 직경) 3 nm 이상 30 nm 이하의 입자 형상이 존재하는 것을 의미한다. 나노 구조가 입경 3 nm 이상임으로써 광폭 영역에서의 크랙 발생을 방지할 수 있다. 또한 나노 구조를 입경 30 nm 이하로 함으로써 미세 영역에서의 보이드 발생을 방지할 수 있다. 상기 나노 구조는, 예컨대 폴리실록산 화합물(예컨대 후술하는 일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물)과 실리카 입자를 적어도 축합 반응시켜 이루어지는 축합 반응물에서의 실리카 입자 유래 부분에 의해 형성되는 것일 수 있다.
나노 구조의 사이즈는 일반적으로는 단일의 값이 아니라, 일정한 폭을 가지고 있는데, 본 개시의 나노 구조의 입경도 단일의 값일 필요는 없으며, 입경 3 nm 이상 30 nm 이하의 범위이면 폭을 가지고 있어도 좋다. 몇 개의 태양에서, 절연 조성물은 입경 3 nm 이상 30 nm 이하의 나노 구조 이외의 입자 형상을 더 가질 가능성을 배제하지 않는다. 한편, 몇 개의 태양에서, 나노 구조에 기인하는 효과를 양호하게 얻는 관점에서, 절연 조성물이 갖는 입자 형상의 실질적으로 전부가 입경 3 nm 이상 30 nm 이하인 것이 바람직하다.
절연 조성물에서 차지하는, 나노 구조를 갖는 부분의 비율은 1 질량% 이상 60 질량% 이하인 것이 바람직하다. 이 비율의 범위에서 존재하는 나노 구조에 의해 광폭 영역에서 충분한 크랙 방지 성능을 발휘시킬 수 있다. 상기 비율은 보다 바람직하게는 10 질량% 이상 50 질량% 이하, 더욱 바람직하게는 15 질량% 이상 45 질량% 이하이다. 또한 상기 비율은 편의상 절연 구조체를 박편화하여 절연 조성물을 관찰하고, 그 관찰상을 화상 처리함으로써 나노 구조 부분과 그 이외의 부분과의 면적비를 산출함으로써 확인된다. 또는, 함유량으로부터 어림한 값, 예컨대 폴리실록산 화합물(예컨대 후술하는 일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물)과 실리카 입자를 함유하는 축합 성분으로부터 얻어지는 축합 반응물을 사용하는 경우의 예에서는, 상기 폴리실록산 화합물(및 축합 성분이 임의로 함유할 수 있는 다른 축합 반응성 성분)의 축합 환산량과 실리카 입자량과의 합계에서 차지하는 실리카 입자량의 비율을 편의상 상기 비율로 할 수도 있다. 여기서 축합 환산량이란 상기 성분 중에 존재하는 축합 반응성기 1개를 산소 원자 1/2개로 치환하여 얻어지는 양이다. 축합 반응성 기란 보다 구체적으로는 축합에 의한 실록산 결합의 형성에 기여하는 기(예컨대, 규소 원자에 결합한 할로겐 원자, 알콕시기 또는 아세톡시기)이다. 또한 상기 축합 반응성 기의 적어도 일부(통상은 대부분)는 실제의 반응에서는 가수분해에 의해 실라놀기가 되며, 이 실라놀기가 축합 반응하게 된다.
이 절연 조성물의 화학 조성으로는 상기 절연 조성물이 폴리실록산 화합물과 평균 일차 입자경 3 nm 이상 30 nm 이하의 실리카 입자와의 축합 반응물을 바람직하게는 50 질량% 이상 100 질량% 이하, 보다 바람직하게는 80 질량% 이상 100 질량% 이하로 함유할 수 있다. 또한 상기 축합 반응물 전체에서 차지하는, 적어도 1종의 테트라알콕시실란과 적어도 1종의 알킬트리알콕시실란과의 가수분해 축합 구조 부분의 비율을 바람직하게는 40 질량% 이상 99 질량% 이하, 보다 바람직하게는 50 질량% 이상 90 질량% 이하로 할 수 있다. 보다 바람직한 태양에서는, 상기 축합 반응물의 함유량 및 상기 가수분해 축합 구조 부분의 비율이 모두 상기 범위가 되도록 한다. 절연 조성물 중의 상기한 폴리실록산 화합물과 실리카 입자와의 축합 반응물의 함유량은 100 질량% 또는 여기에 가까운 것이 좋은데, 최저 50 질량% 함유되어 있으면 미세 영역에서의 보이드 방지 효과 및 광폭 영역에서의 크랙 방지 효과를 양호하게 발휘시킬 수 있다. 상기 폴리실록산 화합물은 테트라알콕시실란 및 알킬트리알콕시실란의 각각 적어도 1종을 가수분해 축합하여 형성되어 있음으로써 각각을 단독으로 사용한 경우보다 크랙 방지 성능이 향상된다. 축합 반응물 전체에서 차지하는 상기 가수분해 축합 구조 부분의 비율이 40 질량% 이상인 경우 미세 영역에서의 보이드 억제가 특히 양호하고, 99 질량% 이하인 경우 크랙 방지 성능이 특히 양호하다. 테트라알콕시실란의 예로는, 테트라메톡시실란, 테트라에톡시실란 등을 들수 있다. 또한, 알킬트리알콕시실란의 예로는 메틸트리메톡시실란, 메틸트리에톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란 등을 들 수 있다. 또한, 축합 반응물 전체에서 차지하는, 테트라알콕시실란과 알킬트리알콕시실란과의 가수분해 축합 구조 부분의 비율은 29SiNMR 분석에 의해 확인할 수 있는데, 함유량으로부터 어림한 값으로서 축합 반응성 성분의 축합 환산량과 실리카 입자량과의 합계에서 차지하는, 테트라알콕시실란의 축합 환산량과 알킬트리알콕시실란의 축합 환산량과의 합계의 비율을 편의상 상기 비율로 할 수도 있다.
상기 실리카 입자는 본 발명의 절연 구조체가 갖는 나노 구조를 형성하기 위한 것이므로 실리카 입자와 폴리실록산 화합물과의 축합 반응물 전체에서 차지하는 실리카 입자 유래 부분의 비율은 1 질량% 이상 60 질량% 이하인 것이 바람직하고, 10 질량% 이상 50 질량% 이하인 것이 보다 바람직하다.
이하 도 1을 참조하면서 본 발명의 절연 구조체를 보다 상세하게 설명한다. 또한 도 1 및 후술하는 도 2에서 도시되는 구조의 치수비는 반드시 축척대로는 아니다. 도 1에 도시한 절연 구조체(1)에서는 기판(11) 위에 미세 영역(13)과 광폭 영역(14)으로 이루어지는 회로 패턴부(12)가 형성되어 있다. 본 발명에서, 미세 영역(13)과 광폭 영역(14)은 동일 레이어 내에 존재해 있다. 즉 미세 영역(13)을 형성하려면 먼저 리소그래피법에 의해 포토레지스트에 원하는 패턴을 형성 후, 불필요한 부분을 에칭법에 의해 제거하여 포토레지스트의 패턴을 전사함으로써 필요한 패턴을 기판 상에 형성하는데, 이 때 동시에 광폭 영역(14)에도 필요한 패턴이 형성된다. 이 공정을 거친 후, 미세 영역의 패턴 내부와 광폭 영역의 패턴 내부를 동일한 절연 조성물(15)로 충전함으로써 본 발명의 절연 구조체가 완성된다.
기판(11)은 해당 분야에서 공지의 임의의 재료에 의해 형성되어 있을 수 있다. 기판(11)은 바람직하게는 반도체 또는 절연체에 의해 형성되어 있으며, 보다 바람직하게는 반도체에 의해 형성되어 있다. 또한, 회로 부재(16)는 절연 구조체가 적용되는 반도체 장치의 기능 및 구조에 따라 해당 분야에서 공지의 임의의 재료에 의해 형성할 수 있다. 예를 들면 절연 구조체가 하나의 트랜지스터와 다른 트랜지스터를 분리하기 위해 사용되는 경우에는, 회로 부재(16)로는 반도체가 적합하게 사용된다. 회로 부재(16)는 반드시 단일의 재료로 구성되어 있을 필요는 없으며, 복수 개의 재료로 이루어지는 구조체여도 좋다. 또한 회로 부재(16)와 기판(11)이 동일한 재료로 구성되어 있어도 좋다.
본 발명의 절연 구조체에 사용되는 절연 조성물로는 전기적으로 절연성을 갖는 조성물을 사용한다. 전기적으로 절연성을 갖는다는 것은 본 발명의 목적에 비추어 보면 반도체 장치의 각 소자 사이의 절연 파괴 전압이 충분히 높거나, 혹은 누설 전류가 충분히 낮은 것인데, 실제로 반도체 장치를 제작하여 절연 파괴 전압 및 누설 전류를 측정하는 것은 시간을 필요로 한다. 따라서 본 개시에서, 전기적으로 절연성을 갖는다는 것은 본 발명에 사용하는 절연 조성물을 두께 100 nm 내지 500 nm 정도의 박막으로 하고, 여기에 전압을 인가하여 절연 파괴할 때의 전계 강도가 3 MV/cm 이상인 것을 의미한다.
미세 영역(13)이란 폭(W1)이 30 nm 이하인 미세 패턴(13a)을 갖는 영역이다. 미세 패턴(13a)의 폭(W1)은 반도체 장치의 미세화의 관점에서 바람직하게는 25 nm 이하, 보다 바람직하게는 20 nm 이하, 더욱 바람직하게는 15 nm 이하이며, 한편 리소그래피 또는 에칭 등의 미세화 프로세스의 용이함의 관점에서 바람직하게는 10 nm 이상, 보다 바람직하게는 12 nm 이상, 더욱 바람직하게는 14 nm 이상이다.
본 개시에서, 각각의 패턴의 폭이란 개구폭을 의미한다.
폭(W1)은 개구부가 절연 구조체의 표면에 노출되어 있는 경우에는 그대로 SEM을 관찰함으로써, 그렇지 않은 경우에는 개구부에 대해 직각인 단면을 SEM으로 관찰함으로써 측정된다.
광폭 영역(14)이란 폭(W2)이 100 nm 초과인 광폭 패턴(14a)을 갖는 영역이다. 광폭 패턴(14a)의 폭(W2)은 절연 구조체가 적용되는 반도체 장치의 신뢰성의 관점에서 바람직하게는 200 nm 이상, 보다 바람직하게는 500 nm 이상, 더욱 바람직하게는 1 ㎛ 이상이며, 다른 한편 반도체 장치의 미세화의 관점에서 바람직하게는 100 ㎛ 이하, 보다 바람직하게는 50 ㎛ 이하, 더욱 바람직하게는 10 ㎛ 이하, 특히 바람직하게는 5 ㎛ 이하이다. 폭(W2)은 폭(W1)과 동일한 방법으로 측정된다.
본 발명의 절연 구조체에서의 회로 패턴부는 적어도 미세 영역 및 광폭 영역을 가지고 있으면 되며, 미세 영역 및 광폭 영역 이외의 영역을 가져도 좋다. 또한, 미세 영역 및 광폭 영역의 배치는 다양한 것이 가능하며, 당업자에 의해 적절하게 설계할 수 있다. 도 1에서는 미세 영역(13)이 본 발명 소정의 폭의 미세 패턴을 복수 개 가지며, 그리고 광폭 영역(14)이 본 발명 소정의 폭의 광폭 패턴을 복수 개 갖는 예를 도시하고 있지만, 본 발명은 이에 한정되지 않는다. 미세 영역(13) 및 광폭 영역(14) 각각은 본 발명 소정의 폭의 패턴을 적어도 하나 갖는 영역을 포함한다. 두 영역의 바람직한 배치로는 반도체 메모리 장치에 보이는 바와 같이 미세 패턴을 주기적으로 다수 갖는 미세 영역의 주위에 광폭 영역이 배치된 예를 들 수 있다.
미세 패턴 및 광폭 패턴의 폭은 각각 패턴의 깊이 방향의 위치와 관계없이 일정할 수 있으며, 또는 깊이 방향의 위치에 따라 달라도 좋다. 후자의 예로서, 소위 순테이퍼형의 형상, 즉 패턴의 바닥부의 폭이 패턴의 개구부의 폭보다 좁은 형상을 들 수 있다. 반도체 장치의 미세화의 점에서는 패턴 바닥부의 폭과 개구부의 폭이 이상적으로는 동일한 것, 또는 가능한 한 가까운 값인 것이 바람직하다.
미세 영역(13)의 미세 패턴(13a)의 깊이(D1)는 바람직하게는 0.4 ㎛ 이상이다. 상기 깊이(D1)는 반도체 장치의 3차원화의 관점에서, 보다 바람직하게는 0.5 ㎛ 이상, 더욱 바람직하게는 1 ㎛ 이상이며, 리소그래피 또는 에칭의 가공의 용이함의 관점에서 바람직하게는 4 ㎛ 이하, 보다 바람직하게는 3 ㎛ 이하, 더욱 바람직하게는 2 ㎛ 이하이다. 깊이(D1)는 패턴의 개구면부터 최심부까지의 깊이를 의미한다. 깊이(D1)는 상기 패턴의 단면을 SEM으로 관찰함으로써 측정된다.
광폭 영역(14)의 광폭 패턴(14a) 내부에 존재하는 절연 조성물(15)의 막 두께(T2)는 바람직하게는 0.8 ㎛ 이상 4 ㎛ 이하, 보다 바람직하게는 0.8 ㎛ 이상 1.5 ㎛ 이하이다. 다른 바람직한 태양에서, 막 두께(T2)는 바람직하게는 1.5 ㎛ 이상 4 ㎛ 이하이다. 막 두께(T2)는 상기 깊이(D1)와 마찬가지로 단면의 SEM 관찰에 의해 측정된다.
몇 개의 태양에서, 미세 영역 및 광폭 영역의 각각에서, 또는 미세 영역 및 광폭 영역의 양자에 걸쳐 절연 조성물(15)의 꼭대기면과 회로 부재(16)의 꼭대기면이 대략 동일 평면 위에 있을 수 있다. 전형적인 태양에서, 미세 패턴의 내부에 존재하는 절연 조성물의 막 두께(T1)와 미세 패턴의 깊이(D1)는 동일한 값이다. 전형적인 태양에서, 광폭 패턴의 내부에 존재하는 절연 조성물의 막 두께(T2)와 광폭 패턴의 깊이(D2)는 동일한 값이다. 보다 전형적인 태양에서, T1, D1, T2 및 D2는 동일한 값이다.
미세 영역(13)의 회로 부재(16)의 폭(L1)은 바람직하게는 10 nm 이상이다. 상기 폭(L1)은 리소그래피 및 에칭의 용이함의 관점에서, 바람직하게는 10 nm 이상, 보다 바람직하게는 20 nm 이상, 더욱 바람직하게는 30 nm 이상이며, 반도체 장치의 미세화의 관점에서, 바람직하게는 100 nm 이하, 보다 바람직하게는 50 nm 이하이다. 폭(L1)은 폭(W1)과 동일한 방법으로 측정된다.
광폭 영역(14)의 회로 부재(16)의 폭(L2)은 바람직하게는 100 nm 이상 100 ㎛ 이하이다. 상기 폭(L2)은 리소그래피 및 에칭의 용이함의 관점에서 바람직하게는 100 nm 이상, 보다 바람직하게는 500 nm 이상, 더욱 바람직하게는 1 ㎛ 이상이며, 반도체 장치의 미세화의 관점에서 바람직하게는 100 ㎛ 이하, 보다 바람직하게는 10 ㎛ 이하, 더욱 바람직하게는 5 ㎛ 이하이다. 폭(L2)은 상기 폭(L1)과 동일한 방법으로 측정된다.
미세 패턴 및 광폭 패턴의 길이, 즉 길이 방향 치수는 당업자에 의해 적당히 설계되는데, 각각 바람직하게는 50 nm 이상 10 ㎛ 이하이다. 상기 길이는 리소그래피 및 에칭의 용이함의 관점에서 바람직하게는 50 nm 이상, 보다 바람직하게는 500 nm 이상, 더욱 바람직하게는 1 ㎛ 이상이며, 반도체 장치의 미세화의 관점에서 바람직하게는 10 ㎛ 이하, 보다 바람직하게는 5 ㎛ 이하, 더욱 바람직하게는 2 ㎛ 이하이다. 상기 길이는 폭(L1) 및 폭(L2)과 동일하게 SEM 관찰에 의해 측정된다.
미세 영역(13)의 미세 패턴(13a) 내부에 존재하는 절연 조성물은 불산 내성을 갖는 것이 바람직하다. 본 개시에서, 미세 패턴 내부에 존재하는 절연 조성물이 불산 내성을 갖는다는 것은 미세 패턴을 그 길이 방향에 대해 직각으로 할단하여 단면을 내고, 그 단면을 적당한 조건으로 불산 처리한 후, SEM 관찰했을 때 전술에서 정의한 보이드가 존재하지 않는 것을 의미한다. 불산 처리의 조건은 절연 조성물의 종류에 따라 적당히 선택할 수 있다. 전형적으로는, SEM 관찰에 의한 보이드의 유무의 확인을 용이하게 하기 위해, 절연 조성물이 10 nm 이상 100 nm 이하 에칭되는 조건을 채용한다.
<절연 구조체의 제조 방법>
본 발명의 다른 태양은 전술한 본 발명의 절연 구조체의 제조 방법으로서, 기판 상에 미리 상기 미세 영역 및 상기 광폭 영역에 대응하는 패턴을 형성하는 공정과, 상기 절연 조성물을 형성하기 위한 도포 조성물을 상기 패턴에 도포하는 공정과, 상기 도포된 도포 조성물을 가열하여 절연 조성물로 전환시키는 공정을 포함하는 절연 구조체의 제조 방법을 제공한다. 예컨대 도 1에 도시한 바와 같은 본 발명의 절연 구조체를 제조하는 방법으로는, 기판(11) 위에 미리 동일 레이어로서 미세 영역(13) 및 광폭 영역(14)에 대응하는 패턴을 형성한 후, 절연 조성물(15)을 형성하기 위한 도포 조성물을 도포하고, 이를 가열하여 절연 조성물(15)로 하는 방법이 적합하게 이용된다. 미세 영역(13) 및 광폭 영역(14)의 형성에는 전술한 바와 같이 리소그래피법 및 에칭법으로부터 공지의 방법을 적당히 선택하여 이용한다. 도포 조성물을 도포하기 위한 방법은 특별히 제한되지 않으나, 간편하게 원하는 막 두께를 얻는 방법으로는 스핀 코트법이 바람직하다. 가열 방법에 특별히 제한은 없으나, 안정적으로 본 발명의 절연 구조체를 형성하려면 먼저 80℃ 이상 150℃ 이하의 온도에서 용매를 휘발시킨 후, 200℃ 이상 800℃ 이하의 온도에서 소성을 수행하는 것이 바람직하다. 소성의 온도는 절연 조성물의 화학 조성 외에 절연 구조체에 의해 절연되는 소자, 예컨대 반도체 메모리에서의 메모리 셀부의 내열성을 감안하여 적당히 설정하면 된다.
[도포 조성물]
본 발명의 일 태양에 따른 절연 구조체의 제조 방법에 사용되는 도포 조성물로는,
(I) (i) 하기 일반식 (1):
R1 nSiX1 4-n (1)
{상기 식에서, n은 0 내지 3의 정수이고, R1은 탄소수 1 내지 10의 탄화수소기이며, X1은 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물의 축합 환산량 40 질량% 이상 99 질량% 이하와, (ii) 실리카 입자 1 질량% 이상 60 질량% 이하를 적어도 함유하는 축합 성분을 축합 반응시켜 얻어지는 축합 반응물 및
(II) 용매
를 포함하며,
상기 일반식 (1)로 표시되는 실란 화합물이 일반식 (1) 중의 n이 0인 4작용 실란 화합물 및 일반식 (1) 중의 n이 1인 3작용 실란 화합물을 적어도 함유하는 2종류 이상의 실란 화합물인 축합 반응물 용액이 바람직하게 사용된다. 즉 상기 축합 반응물은 상기 일반식 (1)로 표시되며, 4작용 실란 화합물 및 3작용 실란 화합물을 적어도 함유하는 2종류 이상의 실란 화합물에 유래하는 폴리실록산 화합물과 실리카 입자를 소정의 조성으로 함유하는 축합 성분을 축합 반응시켜 얻어진다. 이러한 축합 반응물의 용액을 이용하는 경우, 메모리 셀부와 주변 회로부를 동일 레이어 내에 갖는 절연 구조체를 절연체의 크랙 발생을 양호하게 방지하면서 형성할 수 있다.
(일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물)
도포 조성물을 형성하기 위해 사용되는 폴리실록산 화합물은, 바람직하게는 상기 일반식 (1)로 표시되는 실란 화합물로부터 유래된다. 보다 구체적으로는, 상기 폴리실록산 화합물은 상기 일반식 (1)로 표시되는 실란 화합물의 중축합물이다. 나아가, 본 발명에서 사용하는, 일반식 (1)로 표시되는 실란 화합물은, 일반식 (1) 중의 n이 0인 4작용 실란 화합물 및 일반식 (1) 중의 n이 1인 3작용 실란 화합물을 적어도 함유하는 2종류 이상의 실란 화합물이다.
상기 일반식 (1) 중의 R1의 구체적인 예로는: 메틸, 에틸, n-프로필, 이소프로필, n-부틸, sec-부틸, t-부틸, n-펜틸, iso-펜틸, 네오펜틸, 시클로펜틸, n-헥실, iso-헥실, 시클로헥실, n-헵틸, iso-헵틸, n-옥틸, iso-옥틸, t-옥틸, n-노닐, iso-노닐, n-데실, iso-데실 등의 비환식 및 환식의 지방족 탄화수소기; 비닐, 프로페닐, 부테닐, 펜테닐, 헥세닐, 시클로헥세닐, 시클로헥세닐에틸, 노보네닐에틸, 헵테닐, 옥테닐, 노네닐, 데세닐, 스티레닐 등의 비환식 및 환식의 알케닐기; 벤질, 페네틸, 2-메틸벤질, 3-메틸벤질, 4-메틸벤질 등의 아랄킬기; PhCH=CH-기 등의 아랄케닐기; 페닐기, 톨릴기, 크실릴기 등의 아릴기; 등을 들 수 있다. 또한, R1의 구체적인 예로는 수소 원자를 들 수 있다. 이 중에서도 소성시의 실리콘 산화물로의 전환 시에 중량 감소가 적고, 수축률이 작은 축합 반응물을 부여할 수 있는 점에서 R1은 바람직하게는 수소 원자, 메틸기 또는 에틸기이며, 보다 바람직하게는 메틸기이다.
상기 일반식 (1) 중의 X1의 구체적인 예로는, 예컨대: 염소, 브롬, 요오드 등의 할로겐 원자; 메톡시기, 에톡시기, n-프로필옥시기, iso-프로필옥시기, n-부틸옥시기, t-부틸옥시기, n-헥실옥시기, 시클로헥실옥시기 등의 알콕시기; 아세톡시기; 등을 들 수 있다. 이 중에서도 염소, 브롬, 요오드 등의 할로겐 원자, 메톡시기, 에톡시기 등의 알콕시기 및 아세톡시기가 축합 반응의 반응성이 높기 때문에 바람직하다.
일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물이 일반식 (1) 중의 n이 0인 4작용 실란 화합물에 유래하는 성분을 포함함으로써 절연 조성물의 성막성 및 기판에의 밀착성이 양호해진다. 상기 폴리실록산 화합물이 일반식 (1) 중의 n이 1인 3작용 실란 화합물에 유래하는 성분을 포함함으로써 절연 조성물의 크랙 내성 및 HF(불산) 내성이 양호해지고, 매립성이 더 양호해진다. 일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물 전체에서 차지하는 4작용 실란 화합물에 유래하는 성분과 3작용 실란 화합물에 유래하는 성분의 합계는 각각의 실란 화합물의 몰수를 기준으로 하여 바람직하게는 90 mol% 이상 100 mol% 이하, 보다 바람직하게는 95 mol% 이상 100 mol% 이하이다. 4작용 실란 화합물에 유래하는 성분과 3작용 실란 화합물에 유래하는 성분의 합계를 이 비율의 범위로 함으로써 성막성, 기판에의 밀착성, 크랙 내성 및 HF 내성이 더 양호해지며, 특히 다양한 기판에의 성막성이 양호해진다. 본 발명에서는, 상기 특정 조성의 2종류 이상의 실란 화합물에 유래하는 폴리실록산 화합물을 사용하는 경우, 성막성, 기판에의 밀착성, 크랙 내성 및 HF 내성, 나아가서는 매립성을 모두 갖는 절연 조성물을 형성할 수 있는 축합 반응물 용액을 얻을 수 있다. 이하에 4작용 실란 화합물과 3작용 실란 화합물의 보다 바람직한 태양에 대해 설명한다.
본 발명에서 사용할 수 있는, 일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물 중의 하기 일반식 (2):
SiX2 4 (2)
{상기 식에서, X2는 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
로 표시되는 4작용 실란 화합물에 유래하는 성분의 비율은 5 mol% 이상40 mol% 이하인 것이 바람직하다. 또한 상기 일반식 (2) 중의 X2의 구조는 상기 일반식 (1) 중의 X1의 구조에 대응해 있으며, 일반식 (2)의 구조는 일반식 (1)의 구조의 일부를 나타내고 있다. 일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물 중의 일반식 (2)로 표시되는 4작용 실란 화합물에 유래하는 성분의 비율이 5 mol% 이상인 경우 성막성 및 기판에의 밀착성이 양호하기 때문에 바람직하고, 상기 비율은 보다 바람직하게는 10 mol% 이상이다. 한편, 상기 비율이 40 mol% 이하인 경우 HF 내성이 양호하기 때문에 바람직하며, 상기 비율은 보다 바람직하게는 35 mol% 이하, 더욱 바람직하게는 30 mol% 이하이다.
상기 일반식 (2) 중의 X2의 구체적인 예로는, 예컨대: 염소, 브롬, 요오드 등의 할로겐 원자; 메톡시기, 에톡시기, n-프로필옥시기, iso-프로필옥시기, n-부틸옥시기, t-부틸옥시기, n-헥실옥시기, 시클로헥실옥시기 등의 알콕시기; 아세톡시기 등을 들 수 있다. 이 중에서도 염소, 브롬, 요오드 등의 할로겐 원자, 메톡시기, 에톡시기 등의 알콕시기 및 아세톡시기가 축합 반응의 반응성이 높기 때문에 바람직하다.
이 중에서도 본 발명에서 사용하는 축합 성분이 일반식 (1)로 표시되는 폴리실록산 화합물의 축합 환산량 50 질량% 이상 90 질량% 이하와 실리카 입자 10 질량% 이상 50 질량% 이하를 함유하고, 상기 폴리실록산 화합물 중의 상기 일반식 (2)로 표시되는 4작용 실란 화합물에 유래하는 성분의 비율이 5 mol% 이상 40 mol% 이하인 태양은 특히 바람직하다.
본 발명에서 사용할 수 있는, 일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물 중의 하기 일반식 (3):
R2SiX3 3 (3)
{상기 식에서, R2는 탄소수 1 내지 10의 탄화수소기이고, X3는 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
으로 표시되는 3작용 실란 화합물에 유래하는 성분의 비율은 60 mol% 이상 95 mol% 이하인 것이 바람직하다. 또한 상기 일반식 (3) 중의 X3의 구조는 상기 일반식 (1) 중의 X1에 대응해 있으며, 상기 일반식 (3) 중의 R2의 구조는 상기 일반식 (1) 중의 R1의 일부의 태양을 나타내고 있다. 즉 일반식 (3)의 구조는 일반식 (1)의 구조의 일부를 나타내고 있다. 상기 폴리실록산 화합물 중의 일반식 (3)으로 표시되는 3작용 실란 화합물에 유래하는 성분의 비율이 60 mol% 이상인 경우 HF 내성 및 크랙 내성이 양호함과 아울러 매립성이 양호하기 때문에 바람직하고, 상기 비율은 보다 바람직하게는 65 mol% 이상, 더욱 바람직하게는 70 mol% 이상이다. 한편, 상기 비율이 95 mol% 이하인 경우 성막성 및 기판에의 밀착성이 양호하기 때문에 바람직하고, 상기 비율은 보다 바람직하게는 90 mol% 이하이다.
또한, 폴리실록산 화합물의 구조, 특히 상기 일반식 (1), (2) 및 (3)으로 각각 표시되는 구조의 존재 및 함유량은 29SiNMR 분석에 의해 확인할 수 있다.
상기 일반식 (3) 중의 R2의 구체적인 예로는: 메틸, 에틸, n-프로필, 이소프로필, n-부틸, sec-부틸, t-부틸, n-펜틸, iso-펜틸, 네오펜틸, 시클로펜틸, n-헥실, iso-헥실, 시클로헥실, n-헵틸, iso-헵틸, n-옥틸, iso-옥틸, t-옥틸, n-노닐, iso-노닐, n-데실, iso-데실 등의 비환식 및 환식의 지방족 탄화수소기; 비닐, 프로페닐, 부테닐, 펜테닐, 헥세닐, 시클로헥세닐, 시클로헥세닐에틸, 노보네닐에틸, 헵테닐, 옥테닐, 노네닐, 데세닐, 스티레닐 등의 비환식 및 환식의 알케닐기; 벤질, 페네틸, 2-메틸벤질, 3-메틸벤질, 4-메틸벤질 등의 아랄킬기; PhCH=CH-기 등의 아랄케닐기; 페닐기, 톨릴기, 크실릴기 등의 아릴기; 등을 들 수 있다. 이 중에서도 소성 시의 실리콘 산화물에의 전환 시에 중량 감소가 적고, 수축률이 작은 축합 반응물을 부여할 수 있는 점에서 R2는 바람직하게는 메틸기 또는 에틸기이며, 보다 바람직하게는 메틸기이다.
상기 일반식 (3) 중의 X3의 구체적인 예로는, 예컨대: 염소, 브롬, 요오드 등의 할로겐 원자; 메톡시기, 에톡시기, n-프로필옥시기, iso-프로필옥시기, n-부틸옥시기, t-부틸옥시기, n-헥실옥시기, 시클로헥실옥시기 등의 알콕시기; 아세톡시기; 등을 들 수 있다. 이 중에서도 염소, 브롬, 요오드 등의 할로겐 원자, 메톡시기, 에톡시기 등의 알콕시기 및 아세톡시기가 축합 반응의 반응성이 높기 때문에 바람직하다.
(일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물의 제조)
상기 폴리실록산 화합물은, 예컨대 상기한 실란 화합물을 물의 존재 하에서 중축합시키는 방법에 의해 제조할 수 있다. 이 때, 산성 분위기 하 상기 일반식 (1)로 표시되는 실란 화합물에 함유되는 X1의 수에 대해 바람직하게는 0.1당량 이상10당량 이하, 보다 바람직하게는 0.4당량 이상 8당량 이하의 범위에서 물을 존재시켜 중축합을 수행한다. 물의 존재량이 상기한 범위 내인 경우, 축합 반응물 용액의 포트 라이프를 길게 하고, 성막 후의 막의 크랙 내성을 향상시킬 수 있기 때문에 바람직하다.
상기 폴리실록산 화합물을 제조하기 위해 사용하는 실란 화합물이 상기 일반식 (1) 중의 X1으로서 할로겐 원자 또는 아세톡시기를 함유하는 경우에는 축합 반응을 위해 물을 가함으로써 반응계가 산성을 나타낸다. 따라서 이 경우, 실란 화합물 외에 산 촉매를 사용해도 사용하지 않아도 무방하다. 한편, 상기 일반식 (1) 중의 X1이 알콕시기인 경우에는 산 촉매를 가하는 것이 바람직하다.
산 촉매로는 무기산 및 유기산을 들 수 있다. 상기 무기산으로는 예컨대 염산, 질산, 황산, 불산, 인산, 붕산 등을 들 수 있다. 상기 유기산으로는 예컨대 아세트산, 프로피온산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 노난산, 데칸산, 옥살산, 말레산, 메틸말론산, 벤조산, p-아미노벤조산, p-톨루엔술폰산, 벤젠술폰산, 트리플루오로아세트산, 포름산, 말론산, 술폰산, 프탈산, 푸마르산, 시트르산, 타르타르산, 시트라콘산, 말산, 글루타르산 등을 들 수 있다.
상기한 무기산 및 유기산은 1종 또는 2종 이상을 혼합하여 사용할 수 있다. 또한 사용되는 산 촉매의 양은 폴리실록산 화합물을 제조할 때의 반응계의 pH를 0.01 내지 7.0, 바람직하게는 5.0 내지 7.0의 범위로 조정하는 양인 것이 바람직하다. 이 경우, 폴리실록산 화합물의 중량 평균 분자량을 양호하게 제어할 수 있다.
폴리실록산 화합물은 유기 용매 중 또는 물과 유기 용매와의 혼합 용매 중에서 제조할 수 있다. 상기 유기 용매로는 예컨대 알콜류, 에스테르류, 케톤류, 에테르류, 지방족 탄화수소류, 방향족 탄화수소류, 아미드 화합물류 등을 들 수 있다.
상기 알콜류로는, 예컨대: 메틸알콜, 에틸알콜, 프로필알콜, 부틸알콜 등의 1가 알콜; 에틸렌글리콜, 디에틸렌글리콜, 프로필렌글리콜, 글리세린, 트리메틸올프로판, 헥산트리올 등의 다가 알콜; 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노프로필에테르, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜모노프로필에테르, 디에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노부틸에테르 등의 다가 알콜의 모노에테르류; 등을 들 수 있다.
상기 에스테르류로는 예컨대 아세트산메틸, 아세트산에틸, 아세트산부틸 등을 들 수 있다.
상기 케톤류로는 예컨대 아세톤, 메틸에틸케톤, 메틸이소아밀케톤 등을 들 수 있다.
상기 에테르류로는 상기한 다가 알콜의 모노에테르류 외에 예컨대: 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜디프로필에테르, 에틸렌글리콜디부틸에테르, 프로필렌글리콜디메틸에테르, 프로필렌글리콜디에틸에테르, 프로필렌글리콜디부틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디에틸에테르 등의 다가 알콜의 수산기 모두를 알킬에테르화한 다가 알콜에테르류; 테트라히드로푸란, 1,4-디옥산, 아니솔 등을 들 수 있다.
상기 지방족 탄화수소류로는 예컨대 헥산, 헵탄, 옥탄, 노난, 데칸 등을 들 수 있다.
상기 방향족 탄화수소류로는 예컨대 벤젠, 톨루엔, 크실렌 등을 들 수 있다.
상기 아미드 화합물류로는 예컨대 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 등을 들 수 있다.
이상의 용매 중에서도 메탄올, 에탄올, 이소프로판올, 부탄올 등의 알콜계 용매; 아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤계 용매; 에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르 등의 에테르계 용매; 및 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 등의 아미드 화합물계 용매가 물과 혼합하기 쉽고, 실리카 입자를 분산시키기 쉬운 점에서 바람직하다.
바람직한 태양에서, 폴리실록산 화합물은 알콜 수용액 중 pH5 이상 7 미만의 약산성 조건에서의 가수분해 중축합에 의해 제조할 수 있다.
이들 용매는 단독으로 사용해도 좋고 복수종의 용매를 조합하여 사용해도 무방하다. 또한 상기 용매를 사용하지 않고 벌크 중에서 반응을 수행해도 좋다.
폴리실록산 화합물을 제조할 때의 반응 온도는 특별히 제한은 없으나, 바람직하게는 -50℃ 이상 200℃ 이하, 보다 바람직하게는 0℃ 이상 150℃ 이하의 범위에서 수행한다. 상기한 온도 범위에서 반응을 수행함으로써 폴리실록산 화합물의 분자량을 용이하게 제어할 수 있다.
바람직한 태양에서, 축합 성분 중의 일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물의 함유량은 폴리실록산 화합물의 축합 환산량으로 40 질량% 이상 99 질량% 이하이도록 설정한다. 상기 폴리실록산 화합물의 축합 환산량이란 상기 폴리실록산 화합물 중에 잔존하는 X1(X1은 일반식 (1)에 관해 앞에서 정의한 바와 같다)을 1/2개의 산소 원자로 치환하여 얻어지는 양을 의미한다. 상기 축합 환산량이 40 질량% 이상인 것은 도포 조성물의 성막성 및 트렌치에의 매립성이 양호한 점에서 바람직하다. 상기 축합 환산량은 보다 바람직하게는 50 질량% 이상, 더욱 바람직하게는 55 질량% 이상이다. 한편, 상기 축합 환산량이 99 질량% 이하인 것은 절연 조성물의 저수축률 및 양호한 크랙 내성을 얻을 수 있는 점에서 바람직하다. 상기 축합 환산량은 보다 바람직하게는 90 질량% 이하, 더욱 바람직하게는 85 질량% 이하이다.
(실리카 입자)
본 발명에서 사용되는 실리카 입자로는 예컨대 퓸드 실리카, 콜로이달 실리카 등을 들 수 있다.
상기 퓸드 실리카는 규소 원자를 포함하는 화합물을 기상 중에서 산소 및 수소와 반응시킴으로써 얻을 수 있다. 원료가 될 규소 화합물로는, 예컨대 할로겐화 규소(예컨대 염화규소 등) 등을 들 수 있다.
상기 콜로이달 실리카는 원료 화합물을 가수분해·축합하는 졸겔법에 의해 합성할 수 있다. 콜로이달 실리카의 원료 화합물로는 예컨대, 알콕시규소(예컨대 테트라에톡시실란 등), 할로겐화 실란 화합물(예컨대 디페닐디클로로실란 등) 등을 들 수 있다. 이 중에서도 금속, 할로겐 등의 불순물은 적은 것이 바람직하기 때문에 알콕시규소로부터 얻어진 콜로이달 실리카가 보다 바람직하다.
실리카 입자의 평균 일차 입자경은 1 nm 이상 120 nm 이하인 것이 바람직하고, 보다 바람직하게는 40 nm 이하, 더욱 바람직하게는 20 nm 이하, 가장 바람직하게는 15 nm 이하이다. 상기 평균 일차 입자경이 1 nm 이상인 경우, 절연 조성물의 크랙 내성이 양호하여 바람직하고, 120 nm 이하인 경우 도포 조성물의 트렌치에의 매립성이 양호하여 바람직하다.
실리카 입자의 평균 이차 입자경은 2 nm 이상 250 nm 이하인 것이 바람직하고, 보다 바람직하게는 80 nm 이하, 더욱 바람직하게는 40 nm 이하, 가장 바람직하게는 30 nm 이하이다. 상기 평균 이차 입자경이 2 nm 이상인 경우 절연 조성물의 크랙 내성이 양호하여 바람직하고, 250 nm 이하인 경우 도포 조성물의 트렌치에의 매립성이 양호하여 바람직하다.
또한, 실리카 입자의 평균 이차 입자경은 상기한 범위 내이고, 기판에 형성된 트렌치 중 최소의 개구폭의 0.1 내지 3배인 것이 트렌치에의 매립성이 양호한 점에서 바람직하고, 상기 최소의 개구폭의 0.1 내지 2배인 것이 더욱 바람직하다.
상기 평균 일차 입자경은 BET의 비표면적으로부터 계산으로 구하는 값이며, 상기 평균 이차 입자경은 동적 광산란 광도계로 측정되는 값이다.
실리카 입자의 형상은 구형, 막대형, 판형 또는 섬유형 또는 이들 2종류 이상이 합체된 형상일 수 있지만, 바람직하게는 구형이다. 또한, 여기서 말하는 구형이란 대략 구형을 의미하여, 진구형 외에 회전 타원체, 계란형 등의 경우도 포함한다.
실리카 입자의 비표면적은 HF 내성이 양호한 점에서 BET 비표면적으로 23 m2/g 이상 2700 m2/g 이하인 것이 바람직하고, 보다 바람직하게는 35 m2/g 이상 2700 m2/g 이하이며, 더욱 바람직하게는 135 m2/g 이상 2700 m2/g 이하이며, 특히 바람직하게는 180 m2/g 이상 2700 m2/g 이하이다.
상기 BET 비표면적은 N2 분자의 압력과 가스 흡착량으로부터 계산되는 방법으로 측정되는 값이다.
실리카 입자로는 상기한 요건에 적합한 한 제한은 없으며, 시판품을 사용할 수도 있다.
시판품으로는 콜로이달 실리카로서, 예컨대 LEVASIL 시리즈(H. C. Starck(주) 제조), 메탄올실리카졸, IPA-ST, MEK-ST, NBA-ST, XBA-ST, DMAC-ST, ST-UP, ST-OUP, ST-20, ST-40, ST-C, ST-N, ST-O, ST-50, ST-OL(이상, 닛산 화학 공업(주) 제조), 쿼트론 P L 시리즈(후소 화학(주) 제조), OSCAL 시리즈(쇼쿠바이 화학 공업(주) 제조) 등; 분체형의 실리카 입자로서, 예컨대 에어로질 130, 에어로질 300, 에어로질 380, 에어로질 TT600, 에어로질 OX50(이상, 일본 에어로질(주) 제조), 실덱스 H31, 실덱스 H32, 실덱스 H51, 실덱스 H52, 실덱스 H121, 실덱스 H 122(이상, 아사히 가라스(주) 제조), E220A, E220(이상, 일본 실리카 공업(주) 제조), SYLYSIA470(후지 실리시아(주) 제조), SG 플레이크(일본 이타가라스(주) 제조) 등을 각각 들 수 있다. 실리카 입자는 분산매에 분산시킨 형태로 사용할 수도 있다. 그 경우의 함유량은 순수한 실리카 입자의 질량, 즉 분산액의 질량에 실리카 입자의 농도를 곱한 값을 이용하여 산출한다.
축합 성분 중의 실리카 입자의 함유량은 1 질량% 이상 60 질량% 이하인 것이 바람직하다. 상기 함유량이 1 질량% 이상인 경우 절연 조성물의 저수축률 및 양호한 크랙 내성을 얻을 수 있는 점에서 바람직하다. 상기 함유량은 보다 바람직하게는 10 질량% 이상, 더욱 바람직하게는 15 질량% 이상이다. 한편, 상기 함유량이 60 질량% 이하인 경우 도포 조성물의 성막성 및 트렌치에의 매립성이 양호한 점에서 바람직하다. 상기 함유량은 보다 바람직하게는 50 질량% 이하, 더욱 바람직하게는 45 질량% 이하이다.
(실란 화합물)
본 발명에서 사용할 수 있는 축합 반응물의 제조 시에 사용하는 축합 성분은 상기 일반식 (1)로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물 및 실리카 입자로 이루어질 수도 있고, 다른 성분을 포함할 수도 있다. 다른 성분으로는, 예컨대 상기 일반식 (1)로 표시되는 실란 화합물을 사용할 수 있다. 이 경우, 예컨대 이하의 2단계의 축합 반응을 채용할 수 있다. 즉, 실리카 입자를 용매 중에 분산시킨 분산체에 폴리실록산 화합물 용액을 가하여 축합 반응시키는 방법 등에 의해 폴리실록산 화합물과 실리카 입자를 먼저 축합 반응시킨다(제1 단계). 이어서, 얻어진 반응액에 상기 일반식 (1)로 표시되는 실란 화합물을 더 반응시킨다(제2 단계). 축합 성분으로서 사용되는 상기 일반식 (1)로 표시되는 실란 화합물은 1종류이어도 좋고 복수종이어도 좋다. 복수종의 실란 화합물을 사용하는 경우에는 예컨대 상기한 제2 단계에서 1종류씩 차례로 반응계 중에 가해도 좋고, 복수종의 실란 화합물을 혼합시키고 나서 반응계 중에 가해도 좋다.
축합 성분으로서의 상기 일반식 (1)로 표시되는 실란 화합물을 사용하는 경우, 축합 성분 중의 상기 실란 화합물의 함유량은 상기 실란 화합물의 축합 환산량으로 0 질량% 초과 40 질량% 이하이도록 설정하는 것이 바람직하다. 여기서, 상기 실란 화합물의 축합 환산량이란 일반식 (1) 중의 X1을 1/2개의 산소 원자로 치환하여 얻어지는 양을 의미한다. 상기 축합 환산량이 0 질량% 초과인 경우 축합 반응물 용액의 포트 라이프가 긴 점에서 바람직하다. 상기 축합 환산량은 보다 바람직하게는 0.01 질량% 이상, 더욱 바람직하게는 0.03 질량% 이상이다. 한편, 상기 축합 환산량이 40 질량% 이하인 경우 절연 조성물의 크랙 내성이 양호한 점에서 바람직하다. 상기 축합 환산량은 보다 바람직하게는 30 질량% 이하, 더욱 바람직하게는 20 질량% 이하이다.
(축합 반응물의 특성)
실리카 입자 및 상기 일반식 (1)로 표시되는 실란 화합물 중 n=0인(즉 상기 일반식 (2)로 표시되는) 4작용 실란 화합물에 유래하는 4작용 실록산 성분을 Q 성분이라고 하면, 용액 또는 고체의 29SiNMR 분석에 의해 실록산 결합 수가 0 내지 4에 각각 해당하는 Q0 내지 Q4 성분량을 구할 수 있다. 본 발명에서는 29SiNMR 분석에서의 축합 반응물 중의 총 4작용 실록산 성분(즉, 실록산 결합 수가 0에 해당하는 성분(Q0 성분), 실록산 결합 수가 하나에 해당하는 성분(Q1 성분), 실록산 결합 수가 2개에 해당하는 성분(Q2 성분), 실록산 결합 수가 3개에 해당하는 성분(Q3 성분) 및 실록산 결합 수가 4개에 해당하는 성분(Q4 성분)의 합계)의 피크 강도(A)와 상기 축합 반응물 중의 실록산 결합 수 4개에 해당하는 성분(즉 Q4 성분)의 피크 강도(B)의 비가 {(B)/(A)}≥0.50의 관계를 만족시키는 것이 바람직하다. 상기 비는 보다 바람직하게는 {(B)/(A)}≥0.6이고, 더욱 바람직하게는 {(B)/(A)}≥0.7이다. 상기 비가 상기 범위 내인 경우 축합 반응물 중의 실라놀기, 알콕시기 등의 말단기가 적기 때문에 도포 조성물의 경화 수축률이 작고, 도포 조성물의 트렌치 매립성이 양호하며, 축합 반응물 용액의 포트 라이프가 길어 바람직하다. 또한, 각 Q 성분의 피크 강도는 피크 면적으로부터 산출한다.
축합 반응물의 중량 평균 분자량은 1,000 이상 20,000 이하인 것이 바람직하고, 더욱 바람직하게는 1,000 이상 10,000 이하이다. 상기 축합 반응물의 중량 평균 분자량이 1,000 이상인 경우 도포 조성물의 성막성 및 절연 조성물의 크랙 내성이 양호하고, 중량 평균 분자량이 20,000 이하인 경우 도포 조성물의 트렌치 매립성이 양호하며, 축합 반응물 용액의 포트 라이프가 길어 바람직하다. 또한 상기 중량 평균 분자량은 겔 침투 크로마토그래피를 이용하여 측정되며, 표준 폴리메틸메타크릴레이트 환산으로 산출되는 값이다. 분자량의 측정은, 예컨대 도소 제조의 겔 침투 크로마토그래피(GPC), HLC-8220, TSKgelGMHHR-M 칼럼을 사용하여 아세톤 용매 중 축합 반응물을 1 질량% 용액으로 하여 측정할 수 있고, 시차 굴절률계(RI)에 의해 표준 폴리메틸메타크릴레이트 환산의 중량 평균 분자량(Mw)을 구할 수 있다.
(용매)
축합 반응물 용액은 용매를 함유한다. 용매로는, 예컨대, 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로부터 선택되는 적어도 1종류의 용매를 들 수 있으며, 에스테르, 에테르 및 탄화수소계 용매가 보다 바람직하다. 또한, 이들 용매의 비점은 100℃ 이상 200℃ 이하인 것이 바람직하다. 축합 반응물 용액 중의 용매의 함유량은 축합 반응물 100 질량부에 대해 바람직하게는 100 질량부 이상 1900 질량부 이하, 보다 바람직하게는 150 질량부 이상 900 질량부 이하이다. 용매의 상기 함유량이 100 질량부 이상인 경우 축합 반응물 용액의 포트 라이프가 길고, 1900 질량부 이하인 경우 도포 조성물의 트렌치 매립성이 양호하기 때문에 바람직하다.
상기한 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매의 구체적인 예로는, 예컨대 부탄올, 펜탄올, 헥산올, 옥탄올, 메톡시에탄올, 에톡시에탄올, 프로필렌글리콜모노메톡시에테르, 프로필렌글리콜모노에톡시에테르 등의 알콜계 용매; 메틸에틸케톤, 메틸이소부틸케톤, 이소아밀케톤, 에틸헥실케톤, 시클로펜타논, 시클로헥사논, γ-부티로락톤 등의 케톤계 용매; 아세트산부틸, 아세트산펜틸, 아세트산헥실, 프로필프로피오네이트, 부틸프로피오네이트, 펜틸프로피오네이트, 헥실프로피오네이트, 프로필렌글리콜모노메틸에테르아세테이트, 락트산에틸 등의 에스테르계 용매; 부틸에틸에테르, 부틸프로필에테르, 디부틸에테르, 아니솔, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 프로필렌글리콜디메틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜디에틸에테르 등의 에테르계 용매; 톨루엔, 크실렌 등의 탄화수소계 용매 등을 들 수 있다.
축합 반응물 용액에서는 비점 100℃ 이상 200℃ 이하의 용매(예컨대 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로부터 선택되는 1종류 이상의 용매)가 상기 축합 반응물 용액에 함유되는 용매 전체의 50 질량% 이상을 구성하는 것이 바람직하다. 이 경우, 축합 반응물 용액 중에 비점 100℃ 미만의 용매가 혼합되어 있어도 무방하다. 비점이 100℃ 이상 200℃ 이하인 용매(예컨대 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로부터 선택되는 1종류 이상의 용매)가 용매 전체의 50 질량% 이상을 구성하는 경우, 축합 반응물 용액의 포트 라이프가 길고, 또한 도포 조성물의 성막성이 양호하기 때문에 바람직하다.
(축합 반응물 용액의 제조)
도포 조성물로서 사용할 수 있는 축합 반응물 용액의 바람직한 제조 방법에 대해 이하에 설명한다. 축합 반응물 용액은 바람직하게는,
하기 일반식 (1):
R1 nSiX1 4-n (1)
{상기 식에서, n은 0 내지 3의 정수이고, R1은 수소 원자 또는 탄소수 1 내지 10의 탄화수소기이며, X1은 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
로 표시되는 실란 화합물로서, 상기 일반식 (1) 중의 n이 0인 4작용 실란 화합물 및 일반식 (1) 중의 n이 1인 3작용 실란 화합물을 적어도 함유하는 2종류 이상의 실란 화합물을 가수분해 중축합하여 폴리실록산 화합물을 얻는 제1 공정과,
상기 제1 공정에서 얻은 폴리실록산 화합물의 축합 환산량 40 질량% 이상 99 질량% 이하와 실리카 입자 1 질량% 이상 60 질량% 이하를 적어도 함유하는 축합 성분을 축합 반응시키는 제2 공정
을 포함하는 방법에 의해 제조할 수 있다.
용매는 상기 제1 공정 및 상기 제2 공정 중 어느 하나 또는 양자에서 임의의 타이밍에 반응계 중에 첨가할 수 있고, 또는 존재시킬 수 있다. 또한, 제2 공정 후에 용매를 더 첨가하는 제3 공정을 임의로 포함할 수 있다. 제3 공정에서는 용매 첨가 후 예컨대 비점 100℃ 이하의 용매 및 물을 제거하는 용매 치환 처리를 수행해도 좋다.
보다 바람직한 태양에서, 상기 제1 공정에서 일반식 (1)로 표시되는 실란 화합물로서,
하기 일반식 (2):
SiX2 4 (2)
{상기 식에서, X2는 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
로 표시되는 4작용 실란 화합물 5 mol% 이상 40 mol% 이하와, 하기 일반식 (3):
R2SiX3 3 (3)
{상기 식에서, R2는 탄소수 1 내지 10의 탄화수소기이고, X3는 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
으로 표시되는 3작용 실란 화합물 60 mol% 이상 95 mol% 이하의 조합의 실란 화합물을 사용할 수 있다.
제1 공정은 폴리실록산 화합물의 제조의 항에서 상세하게 설명한 바와 같은 방법으로 수행할 수 있다.
상기 제2 공정에서, 상기 폴리실록산 화합물에 상기 실리카 입자를 축합 반응시킬 때에는 용매 중에 분산된 상태의 실리카 입자를 이용하여 반응을 진행시킬 수 있다. 이 용매는 물 또는 유기 용매 또는 이들의 혼합 용매일 수 있다. 상기 축합 반응 시에 반응계 중에 존재시키는 유기 용매의 종류는 사용되는 실리카 입자가 분산되어 있는 분산매에 의해 변한다. 사용되는 실리카 입자의 분산매가 수계인 경우에는 물 및/또는 알콜계 용매를 실리카 입자에 가하여 얻은 수계 분산액을 폴리실록산 화합물과 반응시켜도 좋고, 실리카 입자의 물 분산액에 포함되는 물을 한 번 알콜계 용매로 치환하고 나서 이 실리카 입자의 알콜계 분산액을 폴리실록산 화합물과 반응시켜도 좋다. 사용할 수 있는 알콜계 용매로는 탄소수 1 내지 4의 알콜계 용매가 바람직하고, 예컨대 메탄올, 에탄올, n-프로판올, 2-프로판올, n-부탄올, 메톡시에탄올, 에톡시에탄올 등을 들 수 있다. 이들은 물과 용이하게 혼합될 수 있기 때문에 바람직하다.
사용되는 실리카 입자의 분산매가 알콜, 케톤, 에스테르, 탄화수소 등의 용매인 경우에는 물 또는 알콜, 에테르, 케톤, 에스테르 등의 용매를 축합 반응 시에 반응계 중에 존재시키는 용매로서 사용할 수 있다. 알콜로는 예컨대 메탄올, 에탄올, n-프로판올, 2-프로판올, n-부탄올 등을 들 수 있다. 에테르로는 예컨대 디메톡시에탄을 들 수 있다. 케톤으로는 예컨대 아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등을 들 수 있다. 에스테르로는 예컨대 아세트산메틸, 아세트산에틸, 아세트산프로필, 포름산에틸, 포름산프로필 등을 들 수 있다.
바람직한 태양에서, 제2 공정을 탄소수 1 내지 4의 알콜 수용액 중에서 수행할 수 있다.
폴리실록산 화합물과 실리카 입자를 축합 반응시킬 때의 반응계의 pH는 바람직하게는 pH=4 내지 9의 범위, 보다 바람직하게는 pH=5 내지 8, 특히 바람직하게는 pH=6 내지 8의 범위로 조정한다. pH가 상기 범위인 경우, 축합 반응물의 중량 평균 분자량과 Q 성분의 실라놀기 비율을 용이하게 제어할 수 있기 때문에 바람직하다.
폴리실록산 화합물과 실리카 입자의 축합 반응은 통상 산 촉매의 존재 하에서 수행한다. 산 촉매로는 폴리실록산 화합물의 제조에 사용하는 것으로서 전술한 것과 동일한 산 촉매를 예로 들 수 있다. 폴리실록산 화합물의 제조 후에 산 촉매를 제거하는 경우에는 폴리실록산 화합물과 실리카 입자를 반응시킬 때 산 촉매를 다시 가하는 것이 통상 필요한데, 폴리실록산 화합물의 제조 후에 산 촉매를 제거하지 않고 그대로 실리카 입자를 반응시키는 경우에는 산 촉매를 다시 가하지 않아도, 폴리실록산 화합물을 반응시킬 때 사용한 산 촉매로 폴리실록산 화합물과 실리카 입자의 반응을 수행할 수 있다. 그러나, 이 경우 폴리실록산 화합물과 실리카 입자의 반응 시에 다시 산 촉매를 가해도 무방하다.
폴리실록산 화합물과 실리카 입자와의 반응 온도는 바람직하게는 0℃ 이상 200℃ 이하, 보다 바람직하게는 50℃ 이상 150℃ 이하이다. 반응 온도가 상기 범위인 경우 축합 반응물의 중량 평균 분자량과 Q 성분의 실라놀기 비율을 용이하게 제어할 수 있기 때문에 바람직하다.
특히 바람직한 태양에서, 폴리실록산 화합물과 실리카 입자와의 축합 반응은 탄소수 1 내지 4의 알콜 수용액 중 pH 6 내지 8의 조건 하 50℃ 이상의 온도에서 수행한다.
축합 성분으로서 상기 일반식 (1)로 표시되는 실란 화합물을 사용하는 경우에는 제2 공정에서 폴리실록산 화합물과 실리카 입자의 축합 반응(제1 단계) 후 상기 축합 반응의 생성물에 실란 화합물을 더 반응시킬(제2 단계) 수 있다. 상기 실란 화합물은 니트로 가해도 좋고, 한 번 용매로 희석하고 나서 가해도 좋다. 희석용 용매로는, 예컨대 알콜계, 에테르계, 케톤계, 에스테르계 및 탄화수소계의 용매 및 할로겐화 용매 등이 사용된다.
상기 제2 단계에서 상기 일반식 (1)로 표시되는 실란 화합물은 농도 1 질량% 이상 100 질량% 이하(니트의 경우 100 질량%)의 범위에서 반응계 중에 첨가하는 것이 바람직하고, 상기 농도는 보다 바람직하게는 3 질량% 이상 50 질량% 이하이다. 상기 농도가 상기한 범위 내인 경우 축합 반응물 제조 시의 용매 사용량이 적기 때문에 바람직하다.
전형적인 태양에서는 제1 단계에서 폴리실록산 화합물과 실리카 입자와의 반응 생성물을 형성하고, 계속해서 제2 단계에서 일반식 (1)로 표시되는 실란 화합물을 반응계 중에 첨가하고, -50℃ 이상 200℃ 이하의 범위에서 1분 이상 100시간 이하의 범위에서 반응시키는 것이 바람직하다. 반응 온도와 반응 시간을 제어함으로써 축합 반응물을 성막할 때의 축합 반응물 용액의 점도를 제어할 수 있고, 반응 온도와 반응 시간이 상기한 범위인 경우에는 상기 점도를 성막을 위해 특히 적합한 범위로 제어할 수 있다.
축합 반응(폴리실록산 화합물과 실리카 입자와의 반응, 또는 폴리실록산 화합물, 실리카 입자 및 실란 화합물의 반응) 후의 반응액의 pH는 6 이상 8 이하로 조정하는 것이 바람직하다. pH는 예컨대 축합 반응 후에 증류에 의해 산을 제거함으로써 조정할 수 있다. 상기 반응액의 pH가 상기 범위 내인 경우, 축합 반응물 용액의 포트 라이프가 길어 바람직하다.
알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로부터 선택되는 용매(바람직하게는 비점 100℃ 이상 200℃ 이하의 것)를 축합 반응(폴리실록산 화합물과 실리카 입자와의 반응, 또는 폴리실록산 화합물과 실리카 입자 및 실란 화합물과의 반응) 시에 미리 첨가해도 좋고, 상기 축합 반응을 수행한 후에 제3 공정을 마련하여 첨가해도 좋으며, 상기 양자의 타이밍에 첨가해도 좋다.
축합 반응물을 형성한 후에 제3 공정을 마련하는 경우에는, 축합 반응 시에 사용한 용매를 증류 등의 방법에 의해 제거하여 얻은 농축물에 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로부터 선택되는 비점 100℃ 이상 200℃ 이하의 용매를 더 가해도 무방하다.
제2 공정에서의 축합 반응(폴리실록산 화합물과 실리카 입자와의 반응, 또는 폴리실록산 화합물, 실리카 입자 및 실란 화합물의 반응) 시에 사용되는 용매(특히 유기 용매) 및 상기 축합 반응 시에 생성하는 알콜이 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로 이루어지는 군에서 선택되는 비점 100℃ 이상 200℃ 이하의 용매보다 비점이 낮은 경우에는 축합 반응 시 또는 축합 반응 후에 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로부터 선택되는 비점 100℃ 이상 200℃ 이하의 용매를 첨가하고, 그 후 증류 등의 방법에 의해 저비점의 용매를 제거하는 것이 바람직하다. 이 경우, 축합 반응물 용액의 포트 라이프를 길게 할 수 있는 점에서 바람직하다.
특히 바람직한 태양에서는, 제3 공정에서 축합 반응 후의 반응액에 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로 이루어지는 군에서 선택되는 적어도 1종류의 비점 100℃ 이상 200℃ 이하의 용매를 가한 후, 비점 100℃ 이하의 성분을 증류시켜 제거한다. 이에 따라 고비점 용매로의 용매 치환을 수행할 수 있다. 비점 100℃ 이하의 성분으로는, 예컨대, 제1 공정 및/또는 제2 공정을 물 알콜 수용액 중 또는 비점 100℃ 이하의 알콜 중 등에서 수행한 경우에서의 물 또는 비점 100℃ 이하의 알콜 등을 들 수 있다.
보다 구체적으로는, 축합 반응(폴리실록산 화합물과 실리카 입자와의 반응, 또는 폴리실록산 화합물, 실리카 입자 및 실란 화합물의 반응) 시에 물 및 알콜을 사용하는 경우에는 축합 반응 후에 전술한 바와 같은 태양으로 용매를 가한 후에 증류 등의 방법에 의해 물 및 비점 100℃ 이하의 알콜을 제거하여 축합 반응물 용액 중의 비점 100℃ 이하의 성분(즉 물 및 비점 100℃ 이하의 알콜)의 함유량을 1 질량% 이하로 하는 것이 바람직하다. 상기 함유량이 상기 범위 내인 경우, 축합 반응물 용액의 포트 라이프가 길어 바람직하다.
상기와 같은 순서에 의해 축합 반응물 용액을 얻은 후에 이온을 제거하기 위해 정제를 수행해도 좋다. 이온을 제거하는 방법으로는, 예컨대 이온 교환 수지에 의한 이온 교환, 한외 여과, 증류 등을 들 수 있다.
본 발명에서 도포 조성물로서 사용할 수 있는 축합 반응물 용액을 제조하기 위한 보다 바람직한 방법으로는,
하기 일반식 (2):
SiX2 4 (2)
{상기 식에서, X2는 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
로 표시되는 4작용 실란 화합물 5 mol% 이상 40 mol% 이하와, 하기 일반식 (3):
R2SiX3 3 (3)
{상기 식에서, R2는 탄소수 1 내지 10의 탄화수소기이고, X3은 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
으로 표시되는 3작용 실란 화합물 60 mol% 이상 95 mol% 이하로 이루어지는 실란 화합물을 알콜 수용액 중 pH 5 이상 7 미만의 약산성 조건으로 가수분해 중축합하여 폴리실록산 화합물을 얻는 제1 공정과,
상기 제1 공정에서 얻은 폴리실록산 화합물의 축합 환산량 40 질량% 이상 99 질량% 이하와, 실리카 입자 1 질량% 이상 60 질량% 이하로 이루어지는 축합 성분을 탄소수 1 내지 4의 알콜 수용액 중 pH 6 내지 8의 조건 하 50℃ 이상의 온도에서 축합 반응시켜 반응액을 얻는 제2 공정과,
상기 제2 공정에서 얻은 반응액에 알콜, 케톤, 에스테르, 에테르 및 탄화수소계 용매로 이루어지는 군에서 선택되는 적어도 1종류의 비점 100℃ 이상 200℃ 이하의 용매를 가한 후, 증류에 의해 비점 100℃ 이하의 성분을 증류시켜 제거함으로써 축합 반응물 용액을 얻는 제3 공정을 포함하는 방법을 들 수 있다.
실시예
이하 실시예를 이용하여 본 발명을 보다 상세하게 설명한다.
<테스트 기판의 구조>
도 2에 실시예에서 사용한 테스트 기판의 구조를 도시했다. 이 테스트 기판(2)은 직경 6인치의 Si 웨이퍼(21)에 테스트용 패턴 구조(22)로서 미세 영역(23)과 광폭 영역(24)을 형성한 것이다. 미세 영역(23)에는 폭 30 nm의 트렌치(26)가, 광폭 영역(24)에는 폭 300 nm의 트렌치(27)가 양자 동일 레이어로 형성되어 있다. 또한 폭 30 nm의 트렌치(26)와 폭 300 nm의 트렌치(27)는 서로 평행하게 배치되어 있으며, 깊이는 모두 1 ㎛이다.
<나노 구조의 검지>
테스트 기판을 트렌치의 길이 방향에 직각인 방향으로 할단 후, 집속 이온 빔법(FIB)을 이용하여 두께 약 30 nm의 박편으로 가공하고, 이 박편을 투과 전자 현미경(TEM)으로 관찰하여 검지했다.
<트렌치 매립 성능의 평가 방법>
테스트 기판을 트렌치의 길이 방향에 직각인 방향으로 할단하고, 그 단면을 주사형 전자 현미경(SEM)으로 관찰하여 사이즈가 3 nm 이상인 보이드의 유무를 관찰하여 평가했다.
<트렌치 내부의 불산 내성의 평가 방법>
상기에서 제작한 단면을 SEM으로 관찰하기 전에 농도 0.5 질량%의 불산에 23℃에서 5분간 침지하고, 순수로 세정 후 건조시켰다. 이 단면을 상기와 동일하게 SEM 관찰하여 사이즈가 3 nm 이상인 보이드의 유무를 관찰하여 평가하고, 보이드가 없는 경우를 불산 내성 있음으로 판정했다.
<크랙 방지 성능의 평가>
테스트 기판의 광폭 영역의 노출면을 주사형 전자 현미경으로 관찰하고, 길이 100 nm 이상의 크랙이 발생하지 않는 최대 막 두께로 평가했다. 즉, 이 막 두께가 두꺼울수록 크랙 방지 성능이 양호하다.
<폴리실록산 화합물의 제조예>
[제조예 1]
가지 플라스크에 메틸트리메톡시실란(MTMS) 11.6g, 테트라에톡시실란(TEOS) 4.4g 및 에탄올 20g을 넣어 교반하고, 여기에 물 11.5g과 pH 조정을 위한 적절량의 진한 질산과의 혼합 수용액을 실온에서 적하하여 pH를 6 내지 7로 조정했다. 적하 종료 후 30분간 교반하여 24시간 정치했다.
[제조예 2]
제조예 1에서 MTMS를 사용하지 않고 TEOS 24.3g을 사용한 것 이외에는 제조예 1과 동일한 조작을 수행했다.
[제조예 3]
제조예 1에서 TEOS를 사용하지 않고 MTMS 14.2g을 사용한 것 이외에는 제조예 1과 동일한 조작을 수행했다.
<실시예 1>
증류탑 및 적하 로트를 갖는 4구의 500mL 플라스크에 PL-06L(후소 화학 공업 제조의 평균 일차 입자경 6 nm, 6.3 질량% 농도의 물 분산 실리카 입자) 47.6g 및 에탄올 80g을 넣어 5분간 교반하고, 여기에 제조예 1에서 합성한 폴리실록산 화합물을 실온에서 적하했다. 적하 종료 후 30분간 교반한 후, 4시간 환류했다. 환류 후 프로필렌글리콜메틸에틸아세테이트(PGMEA)를 150g 첨가하고, 오일 배스의 온도를 올려 증류 라인으로부터 메탄올, 에탄올, 물 및 질산을 증류시켜 제거하여 축합 반응물의 PGMEA 용액을 얻었다. 상기 축합 반응물의 PGMEA 용액을 농축하여 고형분 농도 20 질량%의 PGMEA 용액을 얻었다.
<실시예 2 내지 5>
제조예 1 내지 3에서 합성한 폴리실록산 화합물과 물 분산 실리카 입자 PL-06L을 표 1에 나타낸 배합량으로 사용하여, 실시예 1과 동일한 조건으로 축합 반응물 용액을 제작했다.
Figure pct00001
생성한 축합 반응물 용액을 테스트 기판 상에 2mL 적하하고, 회전 속도 300rpm으로 10초와 회전 속도 300rpm 이상으로 30초 동안의 2단계로 스핀 코트를 수행했다. 두 번째 단계의 회전 속도를 변화시킴으로써 막 두께가 다른 테스트 기판을 복수 개 제작했다. 이 테스트 기판을 공기 중 100℃에서 2분간, 계속해서 140℃에서 5분간 핫 플레이트 위에서 단계적으로 프리베이크하고 용매를 제거했다. 얻어진 테스트 기판을 산소 농도 10ppm 이하의 분위기 하 5℃/min으로 600℃까지 온도를 올리고, 600℃에서 30분간 소성한 후 2℃/min으로 실온까지 온도를 내렸다.
실시예 1 내지 5에 대해 나노 구조의 검지, 트렌치 매립 성능, 트렌치 내부의 불산 내성 및 크랙 방지 성능을 평가했다. 결과를 표 2에 나타냈다.
Figure pct00002
본 발명은 다양한 반도체 장치, 예컨대 비휘발성 메모리, NAND형 플래시 메모리, 저항 소자 메모리, 상 변화형 메모리, 자기 저항 소자 메모리 등의 제조, 특히 고집적화된 반도체 메모리의 제조에 있어서 적합하게 이용할 수 있다.
본 발명의 태양의 예를 상기했으나, 본 발명은 이들 태양에 한정되지 않으며, 특허 청구 범위의 정신 및 범위 중에서 다양한 개량 및 변형이 가능한 것이 이해될 것이다.
1…절연 구조체
11…기판
12…회로 패턴부
13, 23…미세 영역
13a…미세 패턴
14, 24…광폭 영역
14a…광폭 패턴
15…절연 조성물
16…회로 부재
2…테스트 기판
21…Si 웨이퍼
22…패턴 구조
26…폭 30 nm의 트렌치
27…폭 300 nm의 트렌치

Claims (19)

  1. 기판과 이 기판 상에 형성된 회로 패턴부를 구비하는 절연 구조체로서,
    상기 회로 패턴부가 폭 30 nm 이하인 미세 패턴을 갖는 미세 영역과 폭 100 nm 초과인 광폭 패턴을 갖는 광폭 영역을 동일 레이어 내에 가지며,
    상기 미세 패턴의 내부와 상기 광폭 패턴의 내부에 동일종의 절연 조성물이 형성되어 있는 절연 구조체.
  2. 제1항에 있어서, 상기 광폭 패턴의 내부에 존재하는 절연 조성물의 막 두께가 1.5 ㎛ 이상 4.0 ㎛ 이하인 절연 구조체.
  3. 제1항에 있어서, 상기 광폭 패턴의 내부에 존재하는 절연 조성물의 막 두께가 0.8 ㎛ 이상 1.5 ㎛ 이하인 절연 구조체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 광폭 패턴의 내부에 존재하는 절연 조성물이 크랙을 갖지 않는 절연 구조체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 미세 패턴의 내부에 존재하는 절연 조성물이 보이드를 갖지 않는 절연 구조체.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 미세 패턴의 내부에 존재하는 절연 조성물이 불산 내성을 갖는 절연 구조체.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 미세 패턴의 깊이가 0.4 ㎛ 이상인 절연 구조체.
  8. 제7항에 있어서, 상기 미세 패턴의 깊이가 0.5 ㎛ 이상 3 ㎛ 이하인 절연 구조체.
  9. 제8항에 있어서, 상기 미세 패턴의 깊이가 1 ㎛ 이상 2 ㎛ 이하인 절연 구조체.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 미세 패턴의 길이가 50 nm 이상 10 ㎛ 이하인 절연 구조체.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 미세 패턴이 폭 10 nm 이상 30 nm 이하의 패턴인 절연 구조체.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 광폭 패턴이 폭 100 nm 초과 100 ㎛ 이하의 패턴인 절연 구조체.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 기판이 반도체 또는 절연체로 구성되는 절연 구조체.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 절연 조성물이 입경 3 nm 이상 30 nm 이하의 나노 구조를 갖는 절연 구조체.
  15. 기판과 이 기판 상에 형성된 회로 패턴부를 구비하는 절연 구조체로서,
    상기 회로 패턴부가 폭 30 nm 이하의 패턴을 갖는 미세 영역과 폭 100 nm 초과의 패턴을 갖는 광폭 영역을 동일 레이어 내에 가지며,
    상기 미세 영역에서의 상기 폭 30 nm 이하의 패턴의 내부와 상기 광폭 영역에서의 상기 폭 100 nm 초과의 패턴의 내부에 동일종의 절연 조성물이 형성되어 있고,
    상기 절연 조성물이 입경 3 nm 이상 30 nm 이하의 나노 구조를 갖는 절연 구조체.
  16. 제14항 또는 제15항에 있어서, 상기 나노 구조를 갖는 부분이 상기 절연 조성물에서 차지하는 비율이 1 질량% 이상 60 질량% 이하인 절연 구조체.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 절연 조성물이 폴리실록산 화합물과 평균 일차 입자경 3 nm 이상 30 nm 이하의 실리카 입자의 축합 반응물을 50 질량% 이상 100 질량% 이하 함유하고,
    상기 축합 반응물 전체에서 차지하는, 적어도 1종의 테트라알콕시실란과 적어도 1종의 알킬트리알콕시실란의 가수분해 축합 구조 부분의 비율이 40 질량% 이상 99 질량% 이하인 절연 구조체.
  18. 제1항 내지 제17항 중 어느 한 항에 기재된 절연 구조체의 제조 방법으로서,
    기판 상에 미리 상기 미세 영역 및 상기 광폭 영역에 대응하는 패턴을 형성하는 공정과,
    상기 절연 조성물을 형성하기 위한 도포 조성물을 상기 패턴에 도포하는 공정과,
    상기 도포된 도포 조성물을 가열하여 절연 조성물로 전환시키는 공정을 포함하는 절연 구조체의 제조 방법.
  19. 제18항에 있어서,
    상기 도포 조성물이
    (I) (i) 하기 일반식 (1):
    R1 nSiX1 4-n (1)
    {상기 식에서, n은 0 내지 3의 정수이고, R1은 탄소수 1 내지 10의 탄화수소기이며, X1은 할로겐 원자, 탄소수 1 내지 6의 알콕시기 또는 아세톡시기이다.}
    로 표시되는 실란 화합물에 유래하는 폴리실록산 화합물의 축합 환산량 40 질량% 이상 99 질량% 이하와, (ii) 실리카 입자 1 질량% 이상 60 질량% 이하를 적어도 함유하는 축합 성분을 축합 반응시켜 얻어지는 축합 반응물 및
    (II) 용매를 포함하는 축합 반응물 용액이고,
    상기 일반식 (1)로 표시되는 실란 화합물이 일반식 (1) 중의 n이 0인 4작용 실란 화합물 및 일반식 (1) 중의 n이 1인 3작용 실란 화합물을 적어도 함유하는 2종류 이상의 실란 화합물인 절연 구조체의 제조 방법.
KR1020137015867A 2010-12-24 2011-12-22 절연 구조체 및 그 제조 방법 KR20130080062A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010287928 2010-12-24
JPJP-P-2010-287928 2010-12-24
PCT/JP2011/079920 WO2012086805A1 (ja) 2010-12-24 2011-12-22 絶縁構造体及びその製造方法

Publications (1)

Publication Number Publication Date
KR20130080062A true KR20130080062A (ko) 2013-07-11

Family

ID=46314071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015867A KR20130080062A (ko) 2010-12-24 2011-12-22 절연 구조체 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20130269992A1 (ko)
JP (1) JPWO2012086805A1 (ko)
KR (1) KR20130080062A (ko)
CN (1) CN103283015A (ko)
SG (1) SG191313A1 (ko)
TW (1) TWI484539B (ko)
WO (1) WO2012086805A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6042151B2 (ja) * 2012-09-25 2016-12-14 旭化成株式会社 シリカ粒子を含む半導体用絶縁材料
JP6035098B2 (ja) * 2012-09-27 2016-11-30 旭化成株式会社 トレンチ埋め込み用塗布液
US9324604B2 (en) * 2014-07-04 2016-04-26 Rohm And Haas Electronic Materials Llc Gap-fill methods
CN107833842B (zh) * 2017-11-01 2019-03-29 长江存储科技有限责任公司 一种3d nand存储器的层叠结构的薄膜层厚度测量方法
US11222825B2 (en) * 2020-03-10 2022-01-11 Micron Technology, Inc. Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells
JP2022112721A (ja) * 2021-01-22 2022-08-03 イビデン株式会社 プリント配線板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947127B2 (ja) * 2002-04-30 2007-07-18 株式会社東芝 半導体装置
JP2004039902A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp 半導体装置およびその製造方法
CN100555579C (zh) * 2005-03-28 2009-10-28 美光科技公司 集成电路制造
CN101584259B (zh) * 2007-01-29 2011-09-14 住友电木株式会社 层叠体、基板的制造方法、基板及半导体装置
JP2009188204A (ja) * 2008-02-06 2009-08-20 Toshiba Corp フラッシュメモリ及びその製造方法
JP4638550B2 (ja) * 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
TWI370711B (en) * 2009-01-06 2012-08-11 Nan Ya Printed Circuit Board Fine line structure with improved adhesion and method for fabricating the same
JP5662646B2 (ja) * 2009-02-13 2015-02-04 旭化成イーマテリアルズ株式会社 ポリシロキサン系トレンチ埋め込み用縮合反応物及びトレンチ埋め込み膜の製造方法
JP5530108B2 (ja) * 2009-02-13 2014-06-25 旭化成イーマテリアルズ株式会社 トレンチ埋め込み用絶縁膜の形成方法

Also Published As

Publication number Publication date
WO2012086805A1 (ja) 2012-06-28
US20130269992A1 (en) 2013-10-17
TWI484539B (zh) 2015-05-11
TW201234424A (en) 2012-08-16
JPWO2012086805A1 (ja) 2014-06-05
SG191313A1 (en) 2013-08-30
CN103283015A (zh) 2013-09-04

Similar Documents

Publication Publication Date Title
KR101596358B1 (ko) 폴리머층을 구비한 반도체 광전자 디바이스
KR101294452B1 (ko) 폴리실록산 축합 반응물
KR20130080062A (ko) 절연 구조체 및 그 제조 방법
JP5547890B2 (ja) ポリシロキサン系トレンチ埋め込み用反応物
JP5700615B2 (ja) ポリシラザン系トレンチ埋め込み用組成物
WO2007142000A1 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP5341944B2 (ja) ポリシロキサン縮合反応物を用いたトレンチ埋め込み用絶縁膜の形成方法
JP5530108B2 (ja) トレンチ埋め込み用絶縁膜の形成方法
JP5662646B2 (ja) ポリシロキサン系トレンチ埋め込み用縮合反応物及びトレンチ埋め込み膜の製造方法
JP2012136559A (ja) ポリシロキサン縮合反応物ワニスの製造方法
JP2012131864A (ja) シリカ系絶縁膜形成用塗布液
JP6035098B2 (ja) トレンチ埋め込み用塗布液
JP5603586B2 (ja) トレンチ埋め込み用絶縁膜の形成方法
JP6035097B2 (ja) トレンチ埋め込み用縮合反応物溶液、及びトレンチ埋め込み膜の製造方法
JP2012136563A (ja) ポリシロキサン縮合反応物ワニスの製造方法
JP4171894B2 (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
KR20000004971A (ko) 유전율이 낮은 실리카계 피막 형성용 도포액 및 유전율이 낮은피막이 도포된 기재
JP5700616B2 (ja) ポリシラン系トレンチ埋め込み用組成物
JP5732121B2 (ja) ポリシロキサン系トレンチ埋め込み用縮合反応物及びトレンチ埋め込み膜の製造方法
JP2012131859A (ja) シリカ系絶縁膜形成用塗布液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application