KR20130060112A - 멀티 칩 패키징을 위한 범프 구조물들 - Google Patents

멀티 칩 패키징을 위한 범프 구조물들 Download PDF

Info

Publication number
KR20130060112A
KR20130060112A KR1020120094118A KR20120094118A KR20130060112A KR 20130060112 A KR20130060112 A KR 20130060112A KR 1020120094118 A KR1020120094118 A KR 1020120094118A KR 20120094118 A KR20120094118 A KR 20120094118A KR 20130060112 A KR20130060112 A KR 20130060112A
Authority
KR
South Korea
Prior art keywords
bumps
bump
substrate
chip
chips
Prior art date
Application number
KR1020120094118A
Other languages
English (en)
Other versions
KR101447322B1 (ko
Inventor
첸화 유
징쳉 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130060112A publication Critical patent/KR20130060112A/ko
Application granted granted Critical
Publication of KR101447322B1 publication Critical patent/KR101447322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

설명된 멀티 칩 패키지를 형성하는 메커니즘들은 상이한 범프 크기들을 갖는 칩들이 일반적인 기판에 패키지화되도록 해준다. 보다 큰 범프들을 갖는 칩은 기판상의 두 개 이상의 보다 작은 범프들과 접합될 수 있다. 반대로, 칩상의 두 개 이상의 작은 범프들은 기판상의 큰 범프와 접합될 수 있다. 상이한 크기들을 갖는 범프들이 함께 접합되도록 함으로써, 상이한 범프 크기들을 갖는 칩들은 함께 패키지화되어 멀티 칩 패키지를 형성할 수 있다.

Description

멀티 칩 패키징을 위한 범프 구조물들{BUMP STRUCTURES FOR MULTI-CHIP PACKAGING}
본 출원은 2011년 11월 29일에 출원된 미국 가특허 출원 61/564,594의 우선권을 청구하며, 이 가특허 출원 내용은 그 전체가 참조로서 본 명세서내에 병합된다.
본 출원은 멀티 칩 패키징을 위한 범프 구조물에 관한 것이다.
오늘날의 회로들의 제조에는 여러 단계들이 수반된다. 제일먼저 집적 회로가 반도체 웨이퍼 상에 제조되는데, 이 반도체 웨이퍼는 집적 회로들을 각각 포함하는 다수의 중복적인 반도체 칩들을 포함한다. 그런 후 반도체 칩들은 웨이퍼로부터 서잉(saw)되어 패키지화된다. 패키징 공정들은 파손되기 쉬운 반도체 칩들을 보호하는 것과, 내부 집적 회로들을 외부 접속부들에 연결시키는 것이라는 두 개의 주요 목적들을 갖는다.
집적 회로(IC) 칩들을 패키징하는데 있어서, 솔더 결합은 집적 회로들 및/또는 다른 수동 컴포넌트들을 포함하거나 포함하지 않을 수 있는 패키지 기판들에 IC 칩들을 접합시키기 위해 통상적으로 이용되는 방법들 중 하나이다. 패키징 공정들에서, 반도체 다이(또는 칩)는 플립 칩 접합을 이용하여 패키지 기판상에 실장될 수 있다. 패키지 기판은 양측면들 사이에서 전기적 신호들을 라우팅하기 위한 금속 접속부들을 포함한 인터포저일 수 있다. 다른 유형들의 기판들이 또한 이용될 수 있다. 다이는 직접적 금속 접합, 솔더 접합 등을 통해 기판에 접합될 수 있다. 칩 패키징에서는 많은 도전과제들이 존재한다.
몇몇 실시예들에 따라, 칩 패키지가 제공된다. 칩 패키지는 칩 패키지의 기판과 제1 칩사이의 제1 범프 구조물을 포함한다. 제1 범프 구조물의 제1 솔더층은 기판상의 하나 보다 많은 범프를 덮는다.
몇몇 실시예들에 따라, 멀티 칩 패키지가 제공된다. 멀티 칩 패키지는 칩 패키지의 기판과 제1 칩사이의 제1 범프 구조물을 포함하고, 제1 범프 구조물의 제1 솔더층은 기판상의 하나 보다 많은 범프를 덮는다. 멀티 칩 패키지는 또한 칩 패키지상의 제2 칩을 포함하며, 제2 칩과 기판사이에는 제2 범프 구조물이 존재한다. 제2 범프 구조물의 솔더층은 기판상의 범프를 제2 칩상의 범프와 연결시킨다.
몇몇 실시예들에 따라, 칩 패키지를 형성하는 방법이 제공된다. 본 방법은 C4 범프를 갖는 제1 칩을 제공하는 단계와, 복수의 범프들을 갖는 기판을 제공하는 단계를 포함한다. 본 방법은 또한 기판의 복수의 범프들을 C4 범프와 접합시킴으로써 제1 범프 구조물을 형성하는 단계를 포함한다.
상술한 멀티 칩 패키지를 형성하는 메커니즘들은 상이한 범프 크기들을 갖는 칩들이 일반적인 기판에 패키지화되도록 해준다. 보다 큰 범프들을 갖는 칩은 기판상의 두 개 이상의 보다 작은 범프들과 접합될 수 있다. 반대로, 칩상의 두 개 이상의 작은 범프들은 기판상의 큰 범프와 접합될 수 있다. 상이한 크기들을 갖는 범프들이 함께 접합되도록 함으로써, 상이한 범프 크기들을 갖는 칩들은 함께 패키지화되어 멀티 칩 패키지를 형성한다.
실시예들과, 이 실시예들의 장점들의 보다 완벽한 이해를 위해, 이제부터 첨부 도면들을 참조하면서 이하의 상세한 설명에 대해 설명을 한다.
도 1a와 도 1b는 몇몇 실시예들에 따른, 집적 회로(IC) 다이(또는 칩)와 기판 사이에서 범프 구조물들을 형성하기 위한 공정 시퀀스의 단면도들을 도시한다.
도 1c와 도 1d는 몇몇 실시예들에 따른, 두 개의 범프 구조물들의 단면도들을 도시한다.
도 2a는 몇몇 실시예들에 따른, 복수의 칩들이 기판에 접합되어 있는 멀티 칩 패키지의 윗면을 도시한다.
도 2b는 몇몇 실시예들에 따른, P-P 라인을 따라 절취된 도 2a의 멀티 칩 패키지의 일부분의 단면도를 도시한다.
도 2c와 도 2d는 몇몇 실시예들에 따른, 두 개의 범프 구조물들의 단면도들을 도시한다.
도 3a와 도 3b는 몇몇 실시예들에 따른, 칩과 기판 사이에서 범프 구조물들을 형성하기 위한 공정 시퀀스의 단면도들을 도시한다.
도 3c와 도 3d는 몇몇 실시예들에 따른, 칩과 기판 사이에서 범프 구조물들을 형성하기 위한 공정 시퀀스의 단면도들을 도시한다.
도 3e는 몇몇 실시예들에 따른, 보다 큰 플립 칩 범프에 접합하기 위한 상이한 갯수 및 배열의 마이크로 범프들의 윗면들을 도시한다.
도 4는 몇몇 실시예들에 따른, 멀티 칩 패키지를 형성하는 공정 흐름을 도시한다.
이하에서는 본 개시내용의 실시예들의 실시 및 이용을 자세하게 설명한다. 그러나, 본 실시예들은 폭넓게 다양한 특정 환경들에서 구체화될 수 있는 많은 적용가능한 발명적 개념들을 제공한다는 것을 알아야 한다. 설명하는 특정한 실시예들은 본 발명의 단순한 예시에 불과하며, 본 개시내용의 범위를 한정시키려는 것은 아니다.
도 1a는 몇몇 실시예들에 따라, 범프들(121, 126)이 각각 형성된 후의 집적 회로(IC) 다이(또는 칩)(120)와 기판(125)의 단면도를 도시한다. 도 1a에서 도시된 바와 같이, 범프들(121, 126)은 각각 언더 범프 금속(under bump metallurgy; UBM)층들(145C, 145S)을 통해 금속 패드들(128C, 128S)에 연결된다. 범프들(121)은 접합을 위해 범프들(126)과 정렬된다. 범프들(121)의 폭은 W이다. 몇몇 실시예들에서, 범프들(126)의 폭은 범프들(121)의 폭과 대략 동일하다. 기판(125)은 반도체 웨이퍼, 또는 웨이퍼의 일부분일 수 있다. 기판(125)은 실리콘, 갈륨 비소, 실리콘 온 절연체(silicon on insulator; “SOI”) 또는 이와 유사한 다른 물질들을 포함할 수 있다. 기판(125)은 또한 저항기, 캐패시터, 인덕터 등과 같은 수동 디바이스들, 또는 트랜지스터와 같은 능동 디바이스들을 포함할 수 있다. 기판(125)은 인터포저일 수 있고, 도 1a에서 도시된 바와 같이, 쓰루 기판 비아(through substrate via; TSV)(135)들을 더 포함할 수 있다. 게다가, 대안적인 실시예들에서 기판(125)은 또한 다른 물질들로 구성될 수 있다. 예를 들어, 다중층 회로 보드들이 이용될 수 있다. 기판(125)은 또한 BT(bismaleimide triazine) 수지, FR-4(방염성의 에폭시 수지 바인더를 갖는 직조 섬유유리 직물로 구성된 복합 물질), 세라믹, 유리, 플라스틱, 테이프, 필름, 또는 플립 칩 IC 다이(120)용 커넥터 단자들(115)을 수용하기 위해 필요한 도전성 패드들 또는 랜드들을 실어나를 수 있는 다른 지원 물질들을 포함할 수 있다.
도 1b는 몇몇 실시예들에 따른, 패키지(122)를 형성하기 위해 기판(125)에 접합된 칩(120)의 단면도를 도시한다. 범프들(121, 126)은 솔더층(123)에 의해 함께 결합되며, 이 솔더층(123)은 범프들(121, 126)로부터의 솔더로 형성되어 범프 구조물들(127)을 형성한다. 도 1b에서의 범프 구조물들(127)은 범프들(127)간의 간격(또는 거리) S와 피치 P를 갖는다.
많은 기능 회로들을 갖는 IC 다이들의 진보된 패키징을 위해, 보다 많은 범프들이 칩(120)의 입력/출력(input/output; I/O)에 연결될 수 있도록 범프들(121, 126)의 크기들은 비교적 작다. 몇몇 실시예들에서, 범프들(121, 126)의 폭은, 몇몇 실시예들에 따라, 약 5㎛ 내지 약 40㎛의 범위에 있다. 이러한 범프들을 또한 마이크로 범프라고 칭할 수 있다. 몇몇의 다른 실시예들에서, 범프들(121, 126)의 폭은 보다 작으며, 약 2㎛ 내지 약 10㎛의 범위에 있다. 마이크로 범프들은 구리 포스트들을 포함할 수 있고 구리 포스트(또는 기둥) 범프들이라고 칭해질 수 있다. 몇몇 실시예들에 따르면, 범프들(마이크로 범프들)(121, 126)의 피치 P는 약 10㎛ 내지 약 60㎛의 범위에 있다. 몇몇 실시예들에 따르면, 범프들(마이크로 범프들)(121, 126)의 간격 S는 약 5㎛ 내지 약 30㎛의 범위에 있다. 몇몇의 다른 실시예들에서, 범프들(121, 126)의 폭은 약 2㎛ 내지 약 10㎛의 범위에 있으며, 범프들(마이크로 범프들)(121, 126)의 간격 S는 약 1.5㎛ 내지 약 10㎛의 범위에 있다.
도 1c는 몇몇 실시예들에 따른, 기판(110)을 갖는 범프 구조물(100)을 도시한다. 기판(110)은 벌크 실리콘 기판과 같은, 반도체 기판일 수 있지만, III족, IV족, 및/또는 V족 원소들과 같은, 다른 반도체 물질들을 포함할 수 있다. 기판(110)은 실리콘, 갈륨 비소, 실리콘 온 절연체(“SOI”) 또는 이와 유사한 다른 물질들을 포함할 수 있다. 트랜지스터와 같은 반도체 디바이스들(114)은 기판(110)의 표면에서 형성될 수 있다. 기판(110)은 또한 저항기, 캐패시터, 인덕터 등과 같은 수동 디바이스들, 또는 트랜지스터와 같은 능동 디바이스들을 포함할 수 있다. 예시적인 실시예에서, 기판(110)은 추가적인 집적 회로들을 포함할 수 있다. 기판(110)은 인터포저일 수 있다. 게다가, 대안적인 실시예들에서 기판(110)은 또한 다른 물질들로 구성될 수 있다. 예를 들어, 다중층 회로 보드들이 이용될 수 있다. 기판(110)은 또한 BT(bismaleimide triazine) 수지, FR-4(방염성의 에폭시 수지 바인더를 갖는 직조 섬유유리 직물로 구성된 복합 물질), 세라믹, 유리, 플라스틱, 테이프, 필름, 또는 다른 지원 물질들을 포함할 수 있다.
기판(110) 위에는, 금속 라인들과 비아들(미도시됨)이 내부에 형성되어 있고 반도체 디바이스들(114)에 연결된 상호접속 구조물(112)이 형성된다. 금속 라인들과 비아들은 구리 또는 구리 합금들로 형성될 수 있고, 잘 알려진 다마신 공정들을 이용하여 형성될 수 있다. 상호접속 구조물(112)은 흔히 알려진 층간 유전체(inter-layer dielectric; ILD)와 금속간 유전체(inter-metal dielectric; IMD)를 포함할 수 있다.
금속 패드(128)는 상호접속 구조물(112) 위에 형성된다. 금속 패드(128)는 알루미늄을 포함할 수 있으며, 이에 따라 또한 알루미늄 패드(128)라고도 칭해질 수 있지만, 이것은 또한 구리, 은, 금, 니켈, 텅스텐, 이들의 합금들, 및/또는 이들의 멀티층들과 같은 다른 물질들로 형성될 수 있거나, 또는 이들을 포함할 수 있다. 금속 패드(128)는 예컨대 아래에 있는 상호접속 구조물(112)을 통해 반도체 디바이스들(114)에 전기적으로 연결될 수 있다. 금속 패드(128)는 상부 금속층 또는 재분배층(redistribution layer; RDL)일 수 있다. 몇몇의 실시예들에서, 금속 패드(128)의 가장자리 부분들을 덮도록 패시베이션층(130)이 형성된다. 패시베이션층(130)은 폴리이미드 또는 다른 적절한 유전체 물질들로 형성될 수 있다. 추가적인 패시베이션층들이 상호접속 구조물(112) 위와, 금속 패드(128) 위 또는 이와 동일한 레벨에서 형성될 수 있다. 추가적인 패시베이션층들은 실리콘 산화물, 실리콘 질화물, 무도핑 실리케이트 유리(un-doped silicate glass; USG), 폴리이미드, 및/또는 이들의 멀티층들과 같은 물질들로 형성될 수 있다.
몇몇 실시예들에 따라, 범프 구조물(100)은 확산 배리어층(140)과 얇은 시드층(142)을 포함한다. 확산 배리어층(140)은 티타늄층, 티타늄 질화물층, 탄탈륨층, 또는 탄탈륨 질화물층일 수 있다. 시드층(142)의 물질들은 구리 또는 구리 합금들을 포함할 수 있고, 이에 따라 이후부터는 구리 시드층(142)이라고 부른다. 하지만, 은, 금, 알루미늄, 및 이들의 조합과 같은 다른 금속들이 또한 포함될 수 있다. 결합된 확산 배리어층(140)과 구리 시드층(142)은 또한 언더 범프 금속(UBM)층(145)이라고 칭해질 수 있다.
몇몇 실시예들에서, 범프 구조물(100)은 또한 구리층(150), 금속층(152), 및 솔더층(160)을 포함한다. 몇몇 실시예들에 따르면, 개구들을 정의하는 포토 마스크로 도금함으로써 구리층(150), 금속층(152), 및 솔더층(160)이 형성된다. 몇몇 실시예들에서, 금속층(152)은 예컨대 도금에 의한 니켈 합금층 또는 니켈층을 포함한 니켈 함유층이다. 금속층(152)은 구리와 솔더 사이에서의 금속간 화합물(inter-metallic compound; IMC)의 형성을 막는다. 솔더층(160)은 예컨대 주석, 납, 은, 구리, 니켈, 비스무스, 또는 이들의 조합의 합금들을 비롯하여, 솔더 물질 또는 SnAg로 형성된 무납 프리 솔더층(pre-solder layer)일 수 있다. 도 1c에서, 솔더층(160)은 리플로우의 결과로서 둥근 형태가 된다. 몇몇의 실시예들에서, 범프 구조물(100)은 솔더층(160)을 포함하지 않는다. 몇몇의 실시예들에서, 범프 구조물(100)은 솔더층(160)과 금속층(152)을 포함하지 않는다.
구리층(150)의 두께가 솔더층(160)의 두께보다 큰 경우, 범프 구조물을 구리 포스트(또는 기둥) 범프라고 칭한다. 진보된 칩 패키징을 위해, 범프 피치와 범프 폭은 감소된다. 구리 포스트 범프는 범프 피치와 폭의 감소를 가능하게 해준다. 도 1c에서 도시된 실시예는 단순한 예시에 불과하며; 다른 범프들의 실시예들이 또한 가능하다. 범프 형성 공정의 보다 상세내용들은 “Preventing UBM Oxidation in Bump Formation Processes”이라는 명칭의 2010년 7월 23일에 출원된 미국 가특허 출원 12/842,617와, “Mechanisms for Forming Copper Pillar Bumps”이라는 명칭의 2010년 7월 29일에 출원된 미국 가특허 출원 12/846,353에서 발견될 수 있으며, 이 출원들 모두는 그 전체가 여기서 병합된다.
도 1d는 몇몇의 다른 실시예들에 따른 범프 구조물(100'')을 도시한다. 범프 구조물(100'')은 범프 구조물(100)과 유사한 많은 특징들을 갖는다. 유사한 층들 또는 구조물들에 대해 동일한 갯수가 이용된다. 범프 구조물(100'')은 솔더층(160)을 갖지 않는다. 또한, 구리층(150)의 전체 표면을 뒤덮도록 금속층(152'')이 형성된다. 금속층(152'')은 구리층(150)의 경계부로부터 연장하는 UBM층(145)이 제거된 후에 형성된다.
핸드헬드 전자 디바이스들의 증가하는 인기로 인해, 패키지 폼 팩터를 향상시키기 위해 메모리 칩들은 논리 칩(들)과 함께 패키지화된다. 하나 보다 많은 칩을 갖는 칩 패키지를 멀티 칩 패키지라고 부른다. 메모리 칩들과 같은, 몇몇의 칩들은 보다 낮은 수의 입력/출력(I/O) 접속부들을 갖는다. 상대적으로 보다 낮은 갯수의 필요한 I/O 접속부들로 인해, 이러한 칩들은 보다 큰 범프들과 함께 제조된다. 또한, 보다 큰 범프들은 제조하기가 보다 쉬우며 덜 진보된 프로세싱 기술들에 의해 형성될 수 있다. 도 2a는 몇몇 실시예들에 따른, 복수의 칩들(201~205)이 기판(210)에 접합되어 있는 멀티 칩 패키지(200)의 윗면을 도시한다. 기판(210)은 칩들(201~205)상의 범프들과 접합하기 위한 범프들을 갖는다. 몇몇 실시예들에서 기판(210)상의 범프들은 상이한 크기들을 갖지만, 상이한 크기의 범프들의 갯수가 증가할수록 제조 공정은 보다 복잡하며 보다 고비용이 된다. 그 결과로서, 몇몇 실시예들에서, 기판(210)상의 범프들은 대략 동일한 크기들을 갖는다.
칩들(201~204)은, 보다 많은 갯수의 범프들을 갖는 칩(205)과 비교하여, 보다 낮은 갯수의 I/O 접속부들(범프들)을 갖는, 메모리 칩들과 같은 칩들이다. 예를 들어, 칩(205)은 자신의 기능들을 달성하기 위해 보다 많은 갯수의 I/O 접속부들을 필요로 하는 논리 칩일 수 있다. 그 결과, 마이크로 범프들과 같은, 미세한 피치들과 크기들을 갖는 범프들이 외부 접속부들을 위해 이용된다. 이와 대비되어, 메모리 칩들(201~204)은 필요한 범프들의 갯수가 훨씬 작기 때문에, 이러한 범프들을 필요로 하지 않는다. 메모리 칩들(201~204)을 위한 범프 크기들과 피치들이 논리 칩(205)을 위한 것들과 동일해지도록 하는 것이 또한 가능하지만, 모든 메모리 제조자들이 마이크로 범프들과 같은, 보다 작은 범프들을 제조하는 능력 또는 역량을 갖는 것은 아니다. 단일 기판상에 상이한 범프 크기들을 갖는 칩들을 접합시키는 것은 도전과제이다.
도 2b는 몇몇 실시예들에 따른, P-P 라인을 따라 절취된 도 2a의 멀티 칩 패키지(200)의 일부분의 단면도를 도시한다. 도 2b는 칩(205)을 위한 범프 구조물들(222)보다 큰 범프 구조물들(221)을 갖는 칩(201)이 기판(210) 상에 실장된 것을 도시한다. 도 2b는 칩들(201, 205)이 접합 이후에 동일한 높이에서 존재하는 것을 도시하지만, 이것은 필요조건은 아니다. 칩들(201, 205)은 접합 이후에 상이한 높이들에서 존재할 수 있다. 범프 구조물들(221, 222)은 단순함을 위해 도 2b에서 둥근 형상들로 표현된다. 예시적인 범프 구조물(222)은 그 형성 공정이 도 1a와 도 1b에서 도시되고 위에서 설명된 범프 구조물(127)이다. 범프 구조물들(221)을 형성하는 방법에 관한 상세내용을 아래에서 설명한다.
도 2c는 몇몇 실시예에 따른, 칩(201)을 위한 플립 칩 범프(100*)의 단면도를 도시한다. 플립 칩 범프(100*)에서의 다양한 층들은 상술한 바와 같은 마이크로 범프(100)(도 1c)의 층들과 유사하다. 범프(100*)의 폭은, 몇몇 실시예들에 따른 마이크로 범프인 범프(100)보다 크다. 몇몇 실시예들에서, 범프(100*)의 폭은 약 40㎛보다 크고 약 120㎛ 이하이다. 범프들(100*)은 또한 C4 범프라고 부를 수 있다. C4는 제어형 붕괴 칩 연결을 나타낸다. 또한, 범프(100*)의 솔더층(160*)의 두께에 대한 구리층(150*)의 두께의 비율은 범프(100)에 대한 비율과는 상이하다. 범프(100*)는 구리층(150*)보다 두꺼운 솔더층(160*)을 가지며, 이것은 구리 포스트 범프는 아니다. 이와 대비되어, 마이크로 범프(100)는 솔더층(160)보다 두꺼운 구리층(150)을 갖는 구리 포스트 범프이다. 몇몇 실시예들에서, 범프(100*)의 구리층(150*)의 두께는 약 5㎛ 내지 약 50㎛의 범위에 있다. 몇몇 실시예들에 따르면, 솔더층(160*)의 두께는 약 15㎛ 내지 약 60㎛의 범위에 있다.
도 2d는 몇몇 실시예에 따른, 칩(201)을 위한 플립 칩 범프(100')의 단면도를 도시한다. 플립 칩 범프(100')에서의 다양한 층들은 상술한 바와 같은 범프(100*)의 층들과 유사하다. 하지만, 범프(100')는 도 2c의 구리층(150*)과 금속층(152*)을 갖지 않는다. 솔더층(160')은 UBM 층(145') 바로 위에 증착된다. 솔더층(160')은 리플로우로 인해 둥글어진다. 몇몇 실시예들에서, UBM 층(145')은 구리 시드층(142')을 포함하지 않는다. 플립 칩(100')의 폭의 범위는 플립 칩(100*)과 유사하다. 몇몇 실시예들에서, 솔더층(160')의 두께는 약 15㎛ 내지 약 120㎛의 범위에 있다.
도 3a는 몇몇 실시예들에 따른, 마이크로 범프들(241A, 242A)을 갖는 기판(210A) 위에 범프(231A)를 갖는 칩(201A)이 배치되는 단면도를 도시한다. 범프(231A)는 도 2c에서 도시된 구조물을 갖는다. 마이크로 범프들(241A, 242A)의 구조물들은 도 1c에서 도시되었다. 몇몇 실시예들에서, 마이크로 범프들(241A, 242A)은 솔더층(160A)과 금속층(152A)을 갖지 않는다. 그런 후 범프(231A)가 마이크로 범프들(241A, 242A)과 접촉하게 되도록 칩(201A)과 기판(210A)이 함께 압착된다. 그 후, 몇몇의 실시예들에 따라, 범프들(231A, 241A, 242A)의 솔더층들은 리플로우되어 도 3b에서 도시된 범프 구조물(245A)의 일부인 단일층(또는 엔티티)(233A)을 형성한다. 칩(201A)의 플립 칩 범프(231A)를 수축시키기 위해 기판(210A)의 하나 보다 많은 마이크로 범프, 즉 범프들(241A, 242A)을 이용함으로써, 범프 구조물(245A)은 (범프(241A) 또는 범프(242A))만을 갖는) 단하나의 단일 마이크로 범프를 수반하는 범프 구조물보다 강력해진다. 또한, 마이크로 범프들(241A, 242A)은 범프(231A)로 전류를 실어보내거나 또는 범프(231A)로부터 전류를 실어오게 하는 부담을 공유할 수 있다.
도 3c는 몇몇 실시예들에 따른, 마이크로 범프들(241B, 242B)을 갖는 기판(210B) 위에 범프(231B)를 갖는 칩(201B)이 배치되는 단면도를 도시한다. 범프(231B)는 도 2d에서 도시된 구조물을 갖는다. 마이크로 범프들(241B, 242B)의 구조물들은 도 1d에서 도시되었다. 몇몇 실시예들에서, 마이크로 범프들(241B, 242B)은 금속층(152B)을 갖지 않는다. 그런 후 범프들(231B)이 마이크로 범프들(241B, 242B)과 접촉하게 되도록 칩(201B)과 기판(210B)이 함께 압착된다. 그 후, 몇몇의 실시예들에 따라, 범프(231B)의 솔더층(160'B)은 리플로우되어, 도 3d에서 도시된 바와 같이, 마이크로 범프들(241B, 242B)을 에워싸는 층(233B)이 되고, 범프 구조물(245B)을 형성한다. 도 3a 내지 도 3d에서 도시되고 형성된 범프 구조물들 및 칩들과 기판들상의 범프들은 단순히 예시에 불과하다. 범프 구조물들의 다른 변형을 형성하기 위해 다른 유형들의 범프들 및 칩들과 기판들상의 범프들의 조합이 또한 이용될 수 있다.
도 3b와 도 3d에서 위에서 설명된 범프 구조물들(245A, 245B)은 각 구조물에서 두 개만의 마이크로 범프들을 수반했다. 이와 달리, 플립 칩 범프와 연결하기 위해 두 개 보다 많은 마이크로 범프들이 이용될 수 있다. 도 3e는 보다 큰 플립 칩 범프에 접합하기 위한 상이한 갯수 및 배열의 마이크로 범프들의 예시적인 윗면들을 도시한다. 도 3e (I)는 균등하게 이격된 세 개의 마이크로 범프들을 도시한다. 도 3e (II)는 균등하게 이격된 네 개의 마이크로 범프들을 도시한다. 도 3e (III) 및 (IV)는 플립 칩 범프와의 접합을 위한 다섯 개의 마이크로 범프들의 두가지 상이한 배열들을 도시한다. 도 3e (V)는 균등하게 이격된 여섯 개의 마이크로 범프들을 도시한다. 하지만, 불균등하게 이격된 마이크로 범프들이 또한 이용될 수 있다. 도 3e에서 도시된 마이크로 범프들의 갯수와 배열은 단순히 예시에 불과하다. 마이크로 범프들의 추가적인 갯수들 및/또는 상이한 배열들이 또한 이용될 수 있다.
도 2a와 도 2b의 칩들(201~204)과 도 3a 내지 도 3d의 칩들(201A, 201B)은 위에서 메모리 칩들로서 설명되었지만, 칩들(201~204)과 칩들(201A, 201B)은 칩(205)상의 범프들보다 큰 플립 칩 범프들을 갖는 임의의 칩들일 수 있다. 큰 범프를 두 개 이상의 보다 작은 범프들과 접합시킴으로써 범프 구조물을 형성하는 메커니즘은 다양한 패키지화된 디바이스들에 적용될 수 있다. 기판(210, 210A, 및/또는 210B)상의 보다 작은 범프들은 마이크로 범프들일 필요는 없다. 이것들은 단지 칩들(201~204, 201A, 210B)상의 범프들보다 작을 필요만 있다. 본 메커니즘들은 칩들상의 범프들을 기판들상의 상이한 크기들을 갖는 범프들과 접합시키기 위해 적용될 수 있다. 예를 들어, 보다 큰 범프는 약 10㎛ 내지 약 40㎛의 범위의 폭을 갖는 마이크로 범프일 수 있으며, 보다 작은 범프들은 약 2㎛ 내지 약 10㎛의 범위의 폭을 갖는, 마이크로 범프들보다 작은 범프들일 수 있다. 마이크로 범프들보다 작은 두 개 이상의 이러한 범프들은 상술한 메커니즘들에서 마이크로 범프들에 접합될 수 있다.
도 4는 몇몇 실시예들에 따른, 멀티 칩 패키지를 형성하는 공정 흐름(400)을 도시한다. 동작(401)에서, 상이한 범프 크기들을 갖는 두 개의 범프들이 제공된다. 칩상의 범프들 각각은 크기가 대략 동일하다. 하나의 칩은 다른 칩의 범프 크기보다 훨씬 큰 범프 크기(약 1.5배 이상)를 가진다. 동작(402)에서, 두 개의 칩들과의 접합을 위한 기판이 제공된다. 기판은 보다 작은 범프들을 갖는 칩에서와 대략 동일한 크기들을 갖는 범프들을 갖는다. 몇몇 실시예들에서, 기판상의 범프들의 피치(들)은 보다 작은 범프들을 갖는 칩상에서의 피치(들)과 대략 동일하다. 동작들(401, 402)의 순서는 반전될 수 있다. 동작(403)에서, 칩들상의 범프들이 기판상의 범프들 위에서 정렬된 상태에서 칩들이 기판상에 배치된다. 보다 큰 범프들을 갖는 칩상의 범프들 각각은 기판상의 하나 보다 많은 범프들 위에 배치된다. 그 후, 동작(404)에서, 범프들은 함께 압착되고, 정렬된 범프들간의 솔더는 리플로우되어 칩들과 기판사이에서 범프 구조물들을 형성한다. 따라서 멀티 칩 패키지가 형성된다. 추가적인 프로세싱이 수행되어 패키징 공정은 완성될 수 있다. 예를 들어, 칩들과 기판사이의 공간을 채우기 위해 언더필(underfill)이 형성될 수 있다.
상술한 멀티 칩 패키지를 형성하는 메커니즘들은 상이한 범프 크기들을 갖는 칩들이 일반적인 기판에 패키지화되도록 해준다. 보다 큰 범프들을 갖는 칩은 기판상의 두 개 이상의 보다 작은 범프들과 접합될 수 있다. 반대로, 칩상의 두 개 이상의 작은 범프들은 기판상의 큰 범프와 접합될 수 있다. 상이한 크기들을 갖는 범프들이 함께 접합되도록 함으로써, 상이한 범프 크기들을 갖는 칩들은 함께 패키지화되어 멀티 칩 패키지를 형성한다.
실시예들 및 이들의 장점들을 자세하게 설명하였지만, 여기에 다양한 변경, 대체, 및 변동이 첨부된 청구범위들에 의해 정의된 본 실시예들의 범위 및 사상을 벗어나지 않고서 행해질 수 있다는 것을 이해해야 한다. 또한, 본 출원의 범위는 본 명세서 내에서 설명된 물질, 수단, 방법, 또는 단계의 공정, 머신, 제조, 조성들의 특정 실시예들로 한정되는 것을 의도하지 않는다. 본 발명분야의 당업자라면 여기서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 또는 이와 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 물질, 수단, 방법, 또는 단계의 공정, 머신, 제조, 조성이 본 발명개시에 따라 이용될 수 있다는 것을 본 발명개시로부터 손쉽게 알 것이다. 따라서, 첨부된 청구항들은 이와 같은 물질, 수단, 방법, 또는 단계의 공정, 머신, 제조, 조성을 청구항의 범위내에 포함하는 것으로 한다. 또한, 각각의 청구항은 개별적인 실시예를 구성하며, 다양한 청구항들 및 실시예들의 조합은 본 발명개시의 범위내에 있다.

Claims (10)

  1. 칩 패키지에 있어서,
    칩 패키지의 기판과 제1 칩사이의 제1 범프 구조물을 포함하고, 상기 제1 범프 구조물의 제1 솔더층은 상기 기판상의 하나 보다 많은 범프를 덮는 것인, 칩 패키지.
  2. 제1항에 있어서, 상기 제1 범프 구조물은 상기 제1 칩의 하나의 범프를 포함한 것인, 칩 패키지.
  3. 제1항에 있어서, 상기 칩 패키지상에 제2 칩이 존재하고, 상기 제2 칩과 상기 기판사이에는 제2 범프 구조물이 존재하며, 상기 제2 범프 구조물의 솔더층은 상기 기판상의 범프를 상기 제2 칩상의 범프와 연결시키는 것인, 칩 패키지.
  4. 제1항에 있어서, 상기 제1 범프 구조물의 하나 보다 많은 범프와 상기 제2 범프 구조물의 상기 기판상의 범프는 동일한 크기인 것인, 칩 패키지.
  5. 제1항에 있어서, 상기 기판상의 하나 보다 많은 범프의 폭은 5㎛ 내지 30㎛의 범위에 있는 것인, 칩 패키지.
  6. 제2항에 있어서, 상기 제1 칩상의 범프는 40㎛보다 크고 120㎛이하의 폭을 갖는 것인, 칩 패키지.
  7. 멀티 칩 패키지에 있어서,
    칩 패키지의 기판과 제1 칩사이의 제1 범프 구조물; 및
    상기 멀티 칩 패키지상의 제2 칩을 포함하며,
    상기 제1 범프 구조물의 제1 솔더층은 상기 기판상의 하나 보다 많은 범프를 덮고, 상기 제2 칩과 상기 기판사이에는 제2 범프 구조물이 존재하며, 상기 제2 범프 구조물의 솔더층은 상기 기판상의 범프를 상기 제2 칩상의 범프와 연결시키는 것인, 멀티 칩 패키지.
  8. 칩 패키지를 형성하는 방법에 있어서,
    C4 범프를 갖는 제1 칩을 제공하는 단계;
    복수의 범프들을 갖는 기판을 제공하는 단계; 및
    상기 기판의 복수의 범프들을 상기 C4 범프와 접합시킴으로써 제1 범프 구조물을 형성하는 단계를 포함한, 칩 패키지 형성 방법.
  9. 제8항에 있어서,
    구리 포스트 범프를 갖는 제2 칩을 제공하는 단계; 및
    상기 구리 포스트 범프를 상기 기판상의 또 다른 범프와 접합시킴으로써 제2 범프 구조물을 형성하는 단계를 더 포함한, 칩 패키지 형성 방법.
  10. 제9항에 있어서, 상기 제1 범프 구조물을 형성하는 단계와 상기 제2 범프 구조물을 형성하는 단계는 각각의 범프 구조물들에서 솔더층들을 리플로우(reflow)시켜서 리플로우된 솔더층을 형성하는 단계를 수반한 것인, 칩 패키지 형성 방법.
KR1020120094118A 2011-11-29 2012-08-28 멀티 칩 패키징을 위한 범프 구조물들 KR101447322B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161564594P 2011-11-29 2011-11-29
US61/564,594 2011-11-29
US13/427,753 US8779588B2 (en) 2011-11-29 2012-03-22 Bump structures for multi-chip packaging
US13/427,753 2012-03-22

Publications (2)

Publication Number Publication Date
KR20130060112A true KR20130060112A (ko) 2013-06-07
KR101447322B1 KR101447322B1 (ko) 2014-10-06

Family

ID=48466083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120094118A KR101447322B1 (ko) 2011-11-29 2012-08-28 멀티 칩 패키징을 위한 범프 구조물들

Country Status (3)

Country Link
US (3) US8779588B2 (ko)
KR (1) KR101447322B1 (ko)
CN (1) CN103137596B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2971081B1 (fr) * 2011-02-02 2013-01-25 Commissariat Energie Atomique Procédé de fabrication de deux substrats relies par au moins une connexion mécanique et électriquement conductrice obtenue
JPWO2014033977A1 (ja) * 2012-08-29 2016-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
US9508674B2 (en) 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
KR101366461B1 (ko) * 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9368438B2 (en) 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
TW201432826A (zh) * 2013-02-01 2014-08-16 Chipbond Technology Corp 半導體封裝製程及其結構
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
FR3003688B1 (fr) * 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
US9941240B2 (en) 2013-07-03 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor chip scale package and manufacturing method thereof
JP2015072996A (ja) * 2013-10-02 2015-04-16 新光電気工業株式会社 半導体装置
KR102237870B1 (ko) * 2013-10-25 2021-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
CN104701246B (zh) * 2013-12-10 2018-03-23 展讯通信（上海）有限公司 芯片及形成方法、封装成品、提高封装成品良率的方法
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9147661B1 (en) * 2014-02-03 2015-09-29 Xilinx, Inc. Solder bump structure with enhanced high temperature aging reliability and method for manufacturing same
TWI548052B (zh) * 2014-04-22 2016-09-01 矽品精密工業股份有限公司 半導體中介板及封裝結構
US9356009B2 (en) 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
CN105990282B (zh) * 2015-02-27 2019-03-01 华为技术有限公司 一种转接板及电子组件
US10115703B2 (en) 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
US9806058B2 (en) * 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
JP6330788B2 (ja) * 2015-11-18 2018-05-30 株式会社村田製作所 電子デバイス
US10366968B2 (en) * 2016-09-30 2019-07-30 Intel IP Corporation Interconnect structure for a microelectronic device
US20180166419A1 (en) * 2016-12-12 2018-06-14 Nanya Technology Corporation Semiconductor package
US10510722B2 (en) * 2017-06-20 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
IT201700087318A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
TWI636533B (zh) 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
US10685935B2 (en) * 2017-11-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
US10957665B2 (en) 2018-01-19 2021-03-23 International Business Machines Corporation Direct C4 to C4 bonding without substrate
US11177065B2 (en) * 2020-03-30 2021-11-16 Qualcomm Incorporated Thermal paths for glass substrates
CN113764286A (zh) * 2020-06-01 2021-12-07 天芯互联科技有限公司 芯片组装方法及组件
KR102714883B1 (ko) * 2020-06-25 2024-10-07 삼성전자주식회사 반도체 패키지
CN112861464B (zh) * 2021-03-16 2022-08-16 上海壁仞智能科技有限公司 集成电路芯片的设计方法和集成电路芯片
US20230197658A1 (en) * 2021-12-21 2023-06-22 International Business Machines Corporation Electronic package with varying interconnects
US12051665B2 (en) * 2022-03-25 2024-07-30 Sensors Unlimited, Inc. Hybridization bumps for fine pitch sensor arrays

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4416054A (en) * 1980-07-01 1983-11-22 Westinghouse Electric Corp. Method of batch-fabricating flip-chip bonded dual integrated circuit arrays
US4811082A (en) 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
US5075253A (en) 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5380681A (en) 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
US6002177A (en) 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5860585A (en) * 1996-05-31 1999-01-19 Motorola, Inc. Substrate for transferring bumps and method of use
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US6213376B1 (en) 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6220499B1 (en) * 1998-09-29 2001-04-24 International Business Machines Corporation Method for assembling a chip carrier to a semiconductor device
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US6271059B1 (en) 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US6461895B1 (en) 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6229216B1 (en) 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
US6243272B1 (en) 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6355501B1 (en) 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
DE10200399B4 (de) 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6661085B2 (en) 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
JP3886405B2 (ja) 2002-04-12 2007-02-28 株式会社リコー はんだバンプ形成方法及びはんだバンプ形成装置
US6600222B1 (en) 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US6790748B2 (en) 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US6908565B2 (en) 2002-12-24 2005-06-21 Intel Corporation Etch thinning techniques for wafer-to-wafer vertical stacks
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US6946384B2 (en) 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
US7320928B2 (en) 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
JP3891297B2 (ja) * 2003-10-02 2007-03-14 セイコーエプソン株式会社 半導体装置製造用治具
KR20050033254A (ko) 2003-10-06 2005-04-12 학교법인 한양학원 칩 접합방법
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7307005B2 (en) 2004-06-30 2007-12-11 Intel Corporation Wafer bonding with highly compliant plate having filler material enclosed hollow core
US7087538B2 (en) 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7557597B2 (en) 2005-06-03 2009-07-07 International Business Machines Corporation Stacked chip security
US7135771B1 (en) * 2005-06-23 2006-11-14 Intel Corporation Self alignment features for an electronic assembly
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7528494B2 (en) 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US7410884B2 (en) 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US7402442B2 (en) 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7279795B2 (en) 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
US20080246147A1 (en) * 2007-04-09 2008-10-09 Chao-Yuan Su Novel substrate design for semiconductor device
US7576435B2 (en) 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
US8237271B2 (en) * 2007-06-19 2012-08-07 International Business Machines Corporation Direct edge connection for multi-chip integrated circuits
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
US8178970B2 (en) * 2009-09-18 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strong interconnection post geometry
US8609526B2 (en) 2009-10-20 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Preventing UBM oxidation in bump formation processes
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8227334B2 (en) * 2010-07-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Doping minor elements into metal bumps

Also Published As

Publication number Publication date
US9443814B2 (en) 2016-09-13
US8779588B2 (en) 2014-07-15
CN103137596B (zh) 2016-06-22
US20140299985A1 (en) 2014-10-09
KR101447322B1 (ko) 2014-10-06
CN103137596A (zh) 2013-06-05
US9837370B2 (en) 2017-12-05
US20170018523A1 (en) 2017-01-19
US20130134582A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
US9837370B2 (en) Bump structures for multi-chip packaging
US10734347B2 (en) Dummy flip chip bumps for reducing stress
US8669174B2 (en) Multi-die stacking using bumps with different sizes
US9711475B2 (en) Bump structural designs to minimize package defects
US11810831B2 (en) Integrated circuit package and method of forming same
US20240222318A1 (en) Method of making semiconductor device having reduced bump height variation
US8969191B2 (en) Mechanisms for forming package structure
US20140038405A1 (en) Packaging Structures and Methods with a Metal Pillar
US20210074600A1 (en) Chip package structure with cavity in interposer
US20140008785A1 (en) Package Redistribution Layer Structure and Method of Forming Same
US20170229386A1 (en) Substrate structure
US11810830B2 (en) Chip package structure with cavity in interposer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170913

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 5