CN112861464B - 集成电路芯片的设计方法和集成电路芯片 - Google Patents
集成电路芯片的设计方法和集成电路芯片 Download PDFInfo
- Publication number
- CN112861464B CN112861464B CN202110280844.6A CN202110280844A CN112861464B CN 112861464 B CN112861464 B CN 112861464B CN 202110280844 A CN202110280844 A CN 202110280844A CN 112861464 B CN112861464 B CN 112861464B
- Authority
- CN
- China
- Prior art keywords
- electrical connection
- bump
- micro
- connection structure
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000013461 design Methods 0.000 title claims abstract description 56
- 238000012360 testing method Methods 0.000 claims description 80
- 238000010586 diagram Methods 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000012938 design process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开的实施例涉及集成电路芯片的设计方法和集成电路芯片。在一个实施例中,提供了一种用于设计集成电路芯片的方法。该方法包括确定C4凸块区域;确定待经由C4凸块区域中的C4凸块电连接结构所传输的信号的类型;基于所确定的信号的类型,在C4凸块区域内使用至少一个微凸块电连接结构替换C4凸块电连接结构,其中至少一个微凸块电连接结构被配置为传输同一信号。通过使用根据本公开的实施例,可以减少设计时间和成本。
Description
技术领域
本公开的实施例一般地涉及集成电路领域,并且更具体地涉及集成电路设计和制造的芯片。
背景技术
在集成电路芯片制造过程中,通常经历设计、制造、封装和测试等一系列步骤。目前集成电路的芯片的制造在从二维封装向三维封装发展。在此过程中,出现了倒装(flipchip),凸块连接(bumping),晶圆级封装(wafer level package),2.5D封装(interposer,RDL等),3D封装(TSV)等先进封装技术。
在封装过程中,需要将管芯与外界管脚或其它管芯进行电连接以实现电信号的传输。针对不同的应用场景(例如,封装场景),可以使用不同的电连接方式。在倒装过程中,例如可以凸块进行电连接。存在多种常规凸块连接方式,其中一种是可控塌陷芯片连接(C4)凸块连接,另一种则是用于诸如CoWos之类的2.5D封装技术和3D IC技术的微凸块(μbump)连接。
C4凸块的尺寸通常较大,例如直径通常在100微米以上,而微凸块的尺寸通常较小,例如直径在30微米以下。此外,C4凸块的电气性能和微凸块的电气性能也截然不同。这要求设计人员在设计之初就确定封装连接方式,以提供针对性的设计。因此,对于可以在不同应用场景中使用的管芯而言,设计人员需要针对不同的应用场景进行多次针对性设计。
发明内容
鉴于上述问题,本公开的实施例提供了一种集成电路芯片设计方法和使用该方法设计的集成电路芯片。
在本公开的第一方面,提供了一种用于设计集成电路芯片的方法,包括:确定C4凸块区域;确定待经由C4凸块区域中的C4凸块电连接结构所传输的信号的类型;基于所确定的信号的类型,在C4凸块区域内使用至少一个微凸块电连接结构替换C4凸块电连接结构,其中至少一个微凸块电连接结构被配置为传输同一信号。
在本公开的第二方面,提供了一种计算设备,包括处理器;以及存储器,存储器中存储有程序代码,程序代码在被执行时使得处理器执行第一方面的方法。
在本公开的第三方面,提供了一种计算机可读存储介质,存储介质存储有程序代码。程序代码在被执行时使得处理器执行第一方面的方法。
在本公开的第四方面,提供了一种程序产品,包括程序代码。程序代码在被执行时使得处理器执行第一方面的方法。
在本公开的第四方面,提供了一种集成电路芯片,包括管芯;多个微凸块电连接结构,耦合至管芯并且被配置为传输同一信号,其中多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于120微米,并且多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于10微米。
在本公开的第五方面,提供了一种用于设计集成电路芯片的方法,包括确定被配置为传输同一信号的至少一个微凸块电连接结构;基于至少一个微凸块电连接结构确定C4凸块区域;以及在C4凸块区域内使用C4凸块电连接结构替换至少一个微凸块电连接结构。
根据本公开的实施例的实施例,可以将针对C4凸块的设计自动替换为针对微凸块的设计或将针对微凸块的设计自动替换为针对C4凸块的设计,以减少设计成本和时间。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述,本公开的上述以及其他目的、特征和优势将变得更加明显,其中,在本公开示例性实施例中,相同的参考标号通常代表相同部件。
图1示出了一种具有常规C4凸块的集成电路设计版图的一部分的示意图。
图2示出了一种具有常规微凸块的集成电路设计版图的一部分的示意图。
图3示出了根据本公开的一个实施例的集成电路设计方法的流程图。
图4示出了根据本公开的一个实施例的将C4凸块结构替换为微凸块电连接结构的示意图。
图5示出了根据本公开的另一实施例的将C4凸块结构替换为微凸块电连接结构的示意图。
图6示出了根据本公开的又一实施例的将C4凸块结构替换为微凸块电连接结构的示意图。
图7示出了图6所示的将C4凸块结构替换为微凸块电连接结构的变化示例的示意图。
图8示出了根据本公开的一个实施例的集成电路设计方法的流程图。
图9示出了根据本公开的一个实施例的可以实施本公开的实施例的环境示意图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中示出了本公开的优选实施例,然而应该理解,本公开可以以各种形式实现而不应被这里阐述的实施例限制。相反,提供这些实施例是为了使本公开更加透彻和完整,并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括,即“包括但不限于”。除非特别申明,术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如前文所提及的,对于可以在不同封装场景,设计人员需要针对不同的应用场景对管芯进行多次针对性设计。例如,对于一些集成电路芯片而言,尤其是通用类芯片,其既可以使用C4凸块进行单独封装,也可以使用微凸块被封装在系统级封装(SiP)中。对于这类情形,虽然管芯具有基本相同的设计,但是通常需要分别针对C4凸块和微凸块进行电连接设计,这是因为C4凸块和微凸块的电气性能和设计规范并不相同。
图1示出了一种具有常规C4凸块的集成电路设计版图的一部分10的示意图。图1示意示出了第一C4凸块电连接结构12、第二C4凸块电连接结构14和第三C4凸块电连接结构16,其中第一C4凸块电连接结构12是用于传输功率信号,例如用于接地,第二C4凸块电连接结构14用于传输低速数据信号,例如10M Hz的低速数据信号,第三C4凸块电连接结构16用于传输高速数据信号,例如10G Hz。
图2示出了一种具有常规微凸块的集成电路设计版图的一部分20的示意图。图2例如是与图1具有相同的功能电路设计,但是对外的电连接接口使用微凸块进行设计,因此该部分20包括与第一C4凸块电连接结构12对应的第一组微凸块电连接结构、与第二C4凸块电连接结构14对应的第二组微凸块电连接结构和与第三C4凸块电连接结构对应的第三组微凸块电连接结构。
第一组微凸块电连接结构包括第一微凸块电连接结构21、第二微凸块电连接结构22、第三微凸块电连接结构23和第四微凸块电连接结构24。由于每个微凸块电连接结构的载流能力受限,例如不能高于40mA,因此需要4个微凸块电连接结构去承担C4凸块电连接结构承受的最大电流。另外,受限于微凸块的装配工艺和电气规范,各个微凸块彼此之间需要间隔一定距离,因此设计人员重新设计了第一微凸块电连接结构21、第二微凸块电连接结构22、第三微凸块电连接结构23和第四微凸块电连接结构24的布局。
第二组微凸块电连接结构包括第五微凸块电连接结构25和第六微凸块电连接结构26,并且第三组微凸块电连接结构包括第七微凸块电连接结构27。类似地,设计人员重新设计了微凸块的相应的布局。
此外,不仅在设计过程中,这种重复设计会导致成本和时间的增加,在仿真和测试验证过程中,同样需要针对C4凸块设计和微凸块设计分别进行仿真和测试验证。这导致成本和时间的进一步的显著增加。
在本文中,提出一种简化设计流程的方案,其可以显著减少集成电路芯片设计的成本和时间。在一个实施例中,设计人员可以基于针对C4凸块设计,在C4凸块区域内将C4凸块电连接结构替换为微凸块电连接结构,这样可以无需变更其它电路设计并且也无需针对微凸块进行单独设计。这可以显著减少设计、仿真、测试验证所需的时间和成本。
图3示出了根据本公开的一个实施例的集成电路设计方法300的流程图。方法300可以用于将针对C4凸块设计的版图自动地替换为针对微凸块设计的版图。在302处,由计算设备通过运行电子设计自动化(EDA)工具可以确定至少一个C4凸块区域。例如,诸如计算机之类的计算设备可以在版图中依次或并行地提取一个或多个C4凸块区域,并且针对该一个或多个C4凸块区域依次或并行地执行后续的替换操作。通过确定C4凸块区域,可以为后续替换操作界定微凸块的范围,以使得替换后的微凸块不影响其它电路设计,从而避免针对其它电路进行重新设计。
在304处,由计算设备确定待经由C4凸块区域中的C4凸块电连接结构所传输的信号的类型。C4凸块可以用于传输各种类型的电信号,例如功率信号和数据信号。在一个实施例中,EDA工具可以基于设计参数来自动确定C4凸块的信号类型。设计参数例如包括最大承载电流、信号频率等。功率信号例如可以是用于供电的电源信号或接地信号,其中功率信号可以进一步区分为第一功率信号和第二功率信号,第一功率信号的功率高于第二功率信号。
在一个实施例中,可以使用C4凸块的最大承载电流来表示功率信号的大小。第一功率信号例如表示最大传输电流为160mA或120mA,等等。第二功率信号例如表示最大传输电流为80mA或60mA,等等。可以理解,这可以根据实际设计进行变化。
由于每个微凸块的载流能力有限,例如不高于50mA或40mA等,因此,可以针对第一功率信号和第二功率信号提供不同数目的微凸块及其布局设计,以确保替换后的微凸块设计仍能提供与原C4凸块设计相同的电气性能。
数据信号可以例如是在集成电路芯片内部的管芯和集成电路芯片外部之间进行传输的诸如PCI Express、通用输入输出接口(GPIO)之类的数据信号,其中数据信号可以进一步区分为诸如PCI Express之类的第一数据信号,和诸如GPIO之类的第二数据信号。在一个实施例中,可以基于数据信号的频率来区分数据信号的类型,其中第一数据信号的频率高于第二数据信号的频率。例如,第一数据信号的频率不低于4GHz,第二数据信号的频率低于4GHz。可以理解,也可以有其它频率划分。
在306处,计算设备基于所确定的信号的类型,在C4凸块区域内使用至少一个微凸块电连接结构替换C4凸块电连接结构,其中至少一个微凸块电连接结构被配置为传输同一信号。例如,对于第一功率信号,可以在C4凸块区域内提供4个微凸块电连接结构以满足功率传输需求。对于第二功率信号,可以在C4凸块区域内提供2个或3个微凸块电连接结构以满足功率传输需求。
对于第一数据信号,可以提供1个微凸块电连接结构以满足数据传输需求。在第一数据信号的情形下,相比于2个或更多个微凸块电连接结构,1个微凸块电连接结构可以具有更少的寄生电容并且能够提供更好的信号完整性。对于第二数据信号,可以提供2个或3个微凸块电连接结构以满足数据传输需求。
虽然上面以示例性方式描述了功率信号和数据信号的分类并且提供对应的微凸块配置,但是可以理解这仅是示意而非对本公开的范围进行限制。其它分类方式也可以适用。例如,对于被设计为传输低于30mA的功率信号的C4凸块电连接结构,可以使用仅一个微凸块电连接结构进行替换。例如,对于被设计为传输低于100MHz的数据信号,可以使用4个微凸块电连接结构进行替换。
在一个实施例中,无论涉及微凸块电连接结构的数目是何数目,在替换过程中,都可以通过采用EDA工具修改C4凸块区域下方的重分布层(RDL)过孔来自动实现,传输相同电信号的各个微凸块电连接结构可以经由RDL过孔在RDL中电连接。
通过将C4凸块电连接结构所传输的信号进行分类并且针对电信号的类型提供相应的微凸块电连接结构,可以使用更为合适的微凸块电连接结构来替换C4凸块电连接结构,从而提高诸如信号完整性、功率需求等之类的电气性能。
例如,针对大的功率需求,可以提供4个微凸块电连接结构来分担承载功率,以使得各个微凸块不会因为电流过载而导致故障。针对小的功率需求,可以提供3个、2个或1个的微凸块电连接结构,以节省成本并且减小信号干扰。针对高速(高频,例如不低于4GHz)数据传输,可以使用1个微凸块电连接结构来确保信号的完整性并且减少噪声干扰。针对低速(低频,例如低于4GHz),可以使用2个甚至3个微凸块电连接结构来传输信号。
此外,由于微凸块电连接结构被限制在C4凸块区域内部进行布局,因此无需针对C4凸块区域外的外部电路版图进行重新设计,节省了大量设计、仿真、测试验证的时间和成本。
在设计过程中,还可以在C4凸块区域内添加测试电连接结构。在一个实施例中,测试电连接结构可以包括矩形测试电连接结构。在另一些实施例中,其它形状的测试电连接结构也可以适用,例如圆形、椭圆形、五边形、六边形或八边形。在集成电路芯片制造过程中,需要对一些微凸块电连接结构进行电学性能测试或验证以确保集成电路芯片的功能完好性。然而,受限于微凸块电连接结构的尺寸,目前难于通过探针准确接触单个微凸块电连接结构以实现电学性能的测试。
在一个实施例中,C4凸块电连接结构通常具有圆形、八边形、椭圆等形状,并且具有相对较大的尺寸。例如,圆形C4凸块电连接结构通常具有100微米以上的直径,例如110微米、120微米、127微米、130微米等。相对而言,微凸块电连接结构也可以具有圆形、八边形等形状,并且具有相对较小的尺寸。例如,圆形微凸块电连接结构具有不高于40微米的直径,例如30微米、25微米等。此外,为了便于微凸块的准确安装,各个微凸块电连接结构彼此之间需要具有最小间隔距离。在一个实施例中,微凸块电连接结构彼此之间的距离取决于设计规则检查(DRC)限定的距离,例如不低于10微米或30微米,例如最小间隔距离为40微米。在测试过程中,微凸块电连接结构的这样小的尺寸和间隔,使得难于施加探针来检测电学性能。
通过在C4区域内施加与微凸块电连接结构相连的测试电连接结构,可以在测试过程中通过将诸如探针之类的测试工具施加至测试电连接结构来进行电学性能的检测。可以理解,相比于微凸块电连接结构,测试电连接结构通常具有较大的面积。在一个实施例中,正方形的测试电连接结构可以具有50微米-70微米的边长,例如60微米的边长。可以理解,其它形状的测试电连接结构也可以适用。
虽然上面针对C4凸块电连接结构描述了使用微凸块电连接结构替换C4凸块电连接结构的方法300,但是可以理解本公开不限于此。例如,可以在设计C4凸块电连接结构时提前考虑后续的使用微凸块电连接结构替换C4凸块电连接结构的替换操作。在一个实施例中,计算设备可以将C4凸块区域的占用面积设置为不低于用于容纳测试电连接结构和所述至少一个微凸块电连接结构所需的占用面积。进一步地,计算设备可以基于待经由C4凸块区域中的C4凸块电连接结构所传输的信号的类型,设置C4凸块区域的所述占用面积。这可以确保后续的替换操作准确地执行。
图4示出了根据本公开的一个实施例的将C4凸块结构替换为微凸块电连接结构的示意图。C4区域40内的最大直线长度例如为117微米,并且该C4电连接结构用于传输第一功率信号。在一个实施例中,计算设备使用第一微凸块电连接结构41、第二微凸块电连接结构42、第三微凸块电连接结构43和第四微凸块电连接结构44来替换原来的C4凸块电连接结构。第一微凸块电连接结构41、第二微凸块电连接结构42、第三微凸块电连接结构43和第四微凸块电连接结构44例如为圆形,并且具有25微米的直径。
在该示例中,还具有测试电连接结构48,其例如具有60微米的边长。在此情形下,第一微凸块电连接结构41、第二微凸块电连接结构42、第三微凸块电连接结构43和第四微凸块电连接结构44分别与测试电连接结构48的一条边相邻。第一微凸块电连接结构41、第二微凸块电连接结构42、第三微凸块电连接结构43和第四微凸块电连接结构44可以在下方的重分布层中与测试电连接结构48的一条边进行电连接。在另一实施例中,第一微凸块电连接结构41、第二微凸块电连接结构42、第三微凸块电连接结构43和第四微凸块电连接结构44可以分别与测试电连接结构48的一条边直接接触。
虽然图4示出了一种示意性的布局配置,但是可以理解这仅是示意而非对本公开的范围进行限制。其它布局也可以适用,例如测试电连接结构48为圆形,或者为八边形并且具有8个微凸块电连接结构以提供更大的功率传输性能。
图5示出了根据本公开的另一实施例的将C4凸块结构替换为微凸块电连接结构的示意图。C4区域50内的最大直线长度例如为105微米,并且该C4电连接结构用于传输第二功率信号。在一个实施例中,计算设备使用第一微凸块电连接结构51和第二微凸块电连接结构52来替换原来的C4凸块电连接结构。第一微凸块电连接结构51和第二微凸块电连接结构52例如为圆形,并且具有22微米的直径。
在该示例中,还具有测试电连接结构58,其例如具有55微米的边长。在此情形下,第一微凸块电连接结构51和第二微凸块电连接结构52分别与测试电连接结构58的相对的第一边和第二边相邻。第一微凸块电连接结构51和第二微凸块电连接结构52可以在下方的重分布层中与测试电连接结构58的一条边进行电连接。在另一实施例中,第一微凸块电连接结构51和第二微凸块电连接结构52可以分别与测试电连接结构58的一条边直接接触。
虽然图5示出了一种示意性的布局配置,但是可以理解这仅是示意而非对本公开的范围进行限制。其它布局也可以适用,例如第一微凸块电连接结构51和第二微凸块电连接结构52位于测试电连接结构58的相邻的两个边处。在另一些实施例中,还可以存在三个微凸块电连接结构分别与测试电连接结构58的三个边相邻。此外,虽然在第一微凸块电连接结构51和第二微凸块电连接结构52被设计用于传输第二功率信号的情形下进行描述,但是可以理解图5的示例性配置也可以用于传输第二数据信号,例如GPIO数据信号。
图6示出了根据本公开的又一实施例的将C4凸块结构替换为微凸块电连接结构的示意图。C4区域60内的最大直线长度例如为110微米,并且该C4电连接结构用于传输第一数据信号,例如PCI Express数据信号。在一个实施例中,计算设备使用微凸块电连接结构61来替换原来的C4凸块电连接结构。微凸块电连接结构61例如为圆形,并且具有25微米的直径。
在该示例中,还具有测试电连接结构68,其例如具有60微米的边长。在此情形下,微凸块电连接结构61与测试电连接结构68的一条边相邻。微凸块电连接结构61可以在下方的重分布层中与测试电连接结构68的一条边进行电连接。
虽然图6示出了一种示意性的布局配置,但是可以理解这仅是示意而非对本公开的范围进行限制。其它布局也可以适用,例如测试电连接结构68为圆形或其他规则或不规则形状。虽然在微凸块电连接结构61被设计用于传输第一数据信号的情形下进行描述,但是可以理解图6的示例性配置也可以用于传输功率信号,例如最大电流低于微凸块电连接结构的最大承载电流的功率信号。
此外,虽然在图4-图6中示出了具有测试电连接结构48、58或68的情形,但是可以理解,这仅是示意而非对本公开的范围进行限制。在一些实施例中,可以不具有测试电连接结构。例如,可以增设微凸块电连接结构以提供更大的功率传输性能。
图7示出了图6所示的将C4凸块结构替换为微凸块电连接结构的变化示例的示意图。C4区域70内的最大直线长度例如为110微米,并且该C4电连接结构用于传输第一数据信号,例如PCI Express数据信号。在一个实施例中,计算设备使用微凸块电连接结构71来替换原来的C4凸块电连接结构。微凸块电连接结构71例如为圆形,并且具有25微米的直径。
图7的示例与图6的示例具有相似的情形,不同之处在于图7中还具有电阻器结构75。电阻器结构75被配置用于将微凸块电连接结构71和测试电连接结构78进行电连接。在一个实施例中,电阻器结构75具有高于100欧姆的电阻值,例如高于250欧姆、500欧姆或1000欧姆的电阻值。对于诸如PCI Express之类的高于4GHz的高速数据信号而言,具有较大面积的测试电连接结构可能带来显著的寄生电容,这会影响回波损耗。通过在微凸块电连接结构71和测试电连接结构78之间添加具有高阻值的电阻器结构75,可以将微凸块电连接结构71与测试电连接结构78分离,以减小高速信号下的电容并且改进回波损失。
虽然在图3-图7中示出了使用微凸块电连接结构来替换C4凸块电连接结构的方法和示意图,但是可以理解这仅是用于示意性描述,而非旨在对本公开的范围进行限制。本公开的方法还可以包括其它步骤。例如,在一个实施例中,存在微凸块结构无法替换C4凸块电连接结构的情形,例如由C4凸块设计及其相关电路设计约束所致。在此情形下,计算设备可以提供错误指示集,其表示在版图中无法替换为至少一个微凸块电连接结构的C4凸块电连接结构的位置的集合。可以理解,这对于前面所述的自动替换操作而言可以是少数的情形。通过提供错误指示集,用户可以针对无法进行自动替换的C4凸块电连接结构进行人工优化,从而保证集成电路芯片能适当且正确地操作,并且同时减少用户的工作量。
在一个实施例中,方法300及其衍生的步骤可以被实现为由诸如计算机之类的计算设备执行的程序代码。具体而言,该程序代码可以被存储在计算机可读存储器介质中,并且由计算设备的处理器执行。备选地,该程序代码可以被存储在云端,并且经由诸如互联网之类的通信网络下载至本地并且由本地计算设备的处理器执行。
可以理解,通过使用根据本公开的实施例进行替换的集成电路芯片的微凸块电连接结构被耦合至集成电路芯片内的管芯,并且用于传输同一信号的多个微凸块电连接结构的总体尺寸不超出C4区域的范围。例如,在一个实施例中,多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于120微米,并且多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于30微米。在另一实施例中,多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于115微米,并且多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于35微米。
在又一实施例中,多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于110微米,并且多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于40微米。可以理解,上述数值仅是用于示意,也可以具有其它距离设置。例如,多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于117微米,并且多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于50微米。
在上文中,针对从C4凸块电连接结构到微凸块电连接的替换进行了描述,但是可以理解本公开的范围不限于此。例如,也可以由计算设备执行从微凸块电连接结构到C4凸块电连接结构的替换,这同样能够显著节省设计时间和成本。可以理解,从微凸块电连接结构到C4凸块电连接结构的替换需要在设计微凸块电连接结构时预先考虑到C4凸块电连接结构,因此需要对微凸块电连接结构的设计布局提供一些相应约束。
图8示出了根据本公开的一个实施例的集成电路设计方法800的流程图。在802处,确定被配置为传输同一信号的至少一个微凸块电连接结构。在所述至少一个微凸块电连接结构包括多个微凸块电连接结构的情形下,确定多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于120微米,并且多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于30微米。备选地,多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于110微米,并且多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于40微米。根据需要,上述距离可以适当调整。
在一些情形下,被配置为传输同一信号的至少一个微凸块电连接结构可以被确定为对应于不同C4凸块电连接结构。例如,集成电路芯片可以存在多个接地的电连接结构并且彼此相距一定距离。在此情形下,可以提供多个C4凸块电连接结构。因此,可以根据间隔距离将被配置为传输同一信号的至少一个微凸块电连接结构分为不同组。例如,当两个微凸块电连接结构的外边缘大于阈值距离,例如90微米、100微米或者110微米时,虽然它们传递同一信号,但是将其归入不同组。
在804处,基于所述至少一个微凸块电连接结构确定C4凸块区域。如上所述,至少一个微凸块电连接结构可以被适配为传输不同信号。例如,4个微凸块电连接结构可以用于传输第一功率信号,2个或3个微凸块电连接结构可以用于传输功率比第一功率信号低的第二功率信号。1个微凸块电连接结构可以用于传输诸如PCI Express之类的高频数据信号,而2个或3个微凸块电连接结构可以用于传输诸如GPIO之类的低频数据信号。此外,在针对微凸块电连接的设计中,还可以设置与微凸块电连接结构对应的测试电连接结构,以便于后续的测试。
对应地,如果至少一个微凸块电连接结构包括一个微凸块电连接结构并且如果存在与一个微凸块电连接结构相对应的测试电连接结构(例如图6所示),则将测试电连接结构的中心确定为C4凸块区域的中心,并且将至少完全包括测试电连接结构和一个微凸块电连接结构的区域确定为C4凸块区域。
如果至少一个微凸块电连接结构包括两个微凸块电连接结构并且如果在两个微凸块电连接结构之间存在测试电连接结构(例如图5所示),则将测试电连接结构的中心确定为C4凸块区域的中心,将至少完全包括测试电连接结构和两个微凸块电连接结构的区域确定为C4凸块区域。
如果至少一个微凸块电连接结构包括三个微凸块电连接结构并且如果三个微凸块电连接结构位于矩形测试电连接结构的三个边处,则将测试电连接结构的中心确定为C4凸块区域的中心,将至少完全包括测试电连接结构和三个微凸块电连接结构的区域确定为C4凸块区域。
如果至少一个微凸块电连接结构包括四个微凸块电连接结构并且如果在四个微凸块电连接结构的中间存在测试电连接结构(例如图4所示),则将测试电连接结构的中心确定为C4凸块区域的中心,将至少完全包括测试电连接结构和四个微凸块电连接结构的区域确定为C4凸块区域。
在806处,在所述C4凸块区域内使用C4凸块电连接结构替换所述至少一个微凸块电连接结构。例如,通过修改RDL的过孔,即可以实现上述替换。
图9示出了根据本公开的一个实施例的可以实施本公开的实施例的计算设备900的结构示意图。在一个实施例中,计算设备900可以被配置执行方法300及其衍生步骤、和/或方法800及其衍生步骤。
设备900可以用于实现图1的计算设备102。如图所示,设备900包括中央处理单元(CPU)901,其可以根据存储在只读存储器(ROM)902中的计算机程序指令或者从存储单元908加载到随机访问存储器(RAM)903中的计算机程序指令,来执行各种适当的动作和处理。在RAM 903中,还可存储设备900操作所需的各种程序和数据。CPU901、ROM 902以及RAM 903通过总线904彼此相连。输入/输出(I/O)接口905也连接至总线904。
设备900中的多个部件连接至I/O接口905,包括:输入单元906,例如键盘、鼠标等;输出单元907,例如各种类型的显示器、扬声器等;存储单元908,例如磁盘、光盘等;以及通信单元909,例如网卡、调制解调器、无线通信收发机等。通信单元909允许设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元901执行上文所描述的各个方法和处理,例如过程200。例如,在一些实施例中,过程200可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元908。过程200可以单独地被形成为单独的仿真程序,也可以被形成为常规TCAD的插件程序。在一些实施例中,计算机程序的部分或者全部可以经由ROM 902和/或通信单元909而被载入和/或安装到设备900上。当计算机程序加载到RAM 903并由CPU 901执行时,可以执行上文描述的过程200的一个或多个步骤。备选地,在其他实施例中,CPU 901可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行过程200。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外,虽然采用特定次序描绘了各操作,但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行,或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地,在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (29)
1.一种用于设计集成电路芯片的方法,包括:
确定C4凸块区域;
确定待经由所述C4凸块区域中的C4凸块电连接结构所传输的信号的类型;
基于所确定的信号的类型,在所述C4凸块区域内使用至少一个微凸块电连接结构替换所述C4凸块电连接结构,其中所述至少一个微凸块电连接结构被配置为传输同一信号。
2.根据权利要求1所述的方法,其中确定待经由所述C4凸块区域中的所述C4凸块电连接结构所传输的信号的类型包括:
基于设计参数将所述信号的类型确定为第一功率信号类型、第二功率信号类型、第一数据信号类型或第二数据信号类型,其中所述第一功率信号类型的最大功率大于所述第二功率信号类型的最大功率,并且所述第一数据信号类型的频率高于所述第二数据信号类型的频率。
3.根据权利要求2所述的方法,其中在所述C4凸块区域内使用所述至少一个微凸块电连接结构替换所述C4凸块电连接结构包括:
如果所述信号的类型为所述第一功率信号类型,则使用四个所述微凸块电连接结构替换所述C4凸块电连接结构;以及
如果所述信号的类型为所述第二功率信号类型,则使用两个或三个所述微凸块电连接结构替换所述C4凸块电连接结构。
4.根据权利要求3所述的方法,还包括:
如果所述信号的类型为所述第一功率信号类型,则在四个所述微凸块电连接结构的中间提供测试电连接结构,其中所述测试电连接结构的每个边分别与一个微凸块电连接结构相邻或相连;以及
如果所述信号的类型为所述第二功率信号类型,则在两个或三个所述微凸块电连接结构的中间提供测试电连接结构,其中所述测试电连接结构的两个或三个边分别与一个微凸块电连接结构相邻或相连。
5.根据权利要求2所述的方法,其中在所述C4凸块区域内使用所述至少一个微凸块电连接结构替换所述C4凸块电连接结构包括:
如果所述信号的类型为所述第一数据信号类型,则使用一个所述微凸块电连接结构替换所述C4凸块电连接结构;以及
如果所述信号的类型为所述第二数据信号类型,则使用两个或三个所述微凸块电连接结构替换所述C4凸块电连接结构。
6.根据权利要求5所述的方法,还包括:
如果所述信号的类型为所述第一数据信号类型,则在所述C4凸块区域的中间提供测试电连接结构,其中所述测试电连接结构的第一边与一个微凸块电连接结构相邻;以及
如果所述信号的类型为所述第二数据信号类型,则在两个或三个所述微凸块电连接结构的中间提供测试电连接结构,其中所述测试电连接结构的两个或三个边分别与一个微凸块电连接结构相邻或相连。
7.根据权利要求6所述的方法,还包括:
如果所述信号的类型为所述第一数据信号类型,则在所述测试电连接结构的所述第一边或与所述第一边不同的第二边和所述一个微凸块电连接结构之间提供电阻器结构。
8.根据权利要求7所述的方法,还包括:
将所述电阻器结构的阻值配置为高于100欧姆。
9.根据权利要求1所述的方法,还包括:
如果所述至少一个微凸块电连接结构包括多于一个微凸块电连接结构,则将所述多于一个微凸块电连接结构中的各个微凸块电连接结构彼此之间的距离设置为取决于设计规则检查限定的距离。
10.根据权利要求1所述的方法,还包括:
将所述C4凸块区域的占用面积设置为不低于用于容纳测试电连接结构和所述至少一个微凸块电连接结构所需的占用面积。
11.根据权利要求10所述的方法,还包括:
基于待经由所述C4凸块区域中的C4凸块电连接结构所传输的信号的类型,设置所述C4凸块区域的所述占用面积。
12.根据权利要求1所述的方法,还包括:
提供错误指示集,所述错误指示集表示在版图中无法替换为所述至少一个微凸块电连接结构的C4凸块电连接结构的位置的集合。
13.根据权利要求4所述的方法,其中所述测试电连接结构的形状选自包括圆形、椭圆形、矩形、五边形、六边形或八边形。
14.根据权利要求7所述的方法,还包括:
将所述电阻器结构的阻值配置为高于250欧姆。
15.根据权利要求1所述的方法,还包括:
如果所述至少一个微凸块电连接结构包括多于一个微凸块电连接结构,则将所述多于一个微凸块电连接结构中的各个微凸块电连接结构彼此之间的距离设置为不低于10微米。
16.根据权利要求1所述的方法,还包括:
如果所述至少一个微凸块电连接结构包括多于一个微凸块电连接结构,则将所述多于一个微凸块电连接结构中的各个微凸块电连接结构彼此之间的距离设置为不低于30微米。
17.一种计算设备,包括:
处理器;以及
存储器,所述存储器中存储有程序代码,所述程序代码在被执行时使得处理器执行根据权利要求1-16中任一项所述的方法。
18.一种计算机可读存储介质,所述存储介质存储有程序代码,所述程序代码在被执行时使得处理器执行根据权利要求1-16中任一项所述的方法。
19.一种集成电路芯片,包括
管芯;
位于C4区域内的多个微凸块电连接结构,耦合至所述管芯并且被配置为传输同一信号,其中所述多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于120微米,并且所述多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于10微米。
20.根据权利要求19所述的集成电路芯片,还包括:
测试电连接结构,位于所述多个微凸块连接结构之间,使得所述多个微凸块连接结构分别与所述测试电连接结构的不同边相邻或相接。
21.根据权利要求19所述的集成电路芯片,其中
如果所述多个微凸块电连接结构包括四个微凸块电连接结构,则经由所述四个微凸块电连接结构传输的所述同一信号为第一功率信号;以及
如果所述多个微凸块电连接结构包括两个或三个微凸块电连接结构,则经由所述两个或三个微凸块电连接结构传输的所述同一信号为第二功率信号,所述第二功率信号的最大功率低于所述第一功率信号的最大功率。
22.根据权利要求19所述的集成电路芯片,其中
如果所述多个微凸块电连接结构包括两个或三个微凸块电连接结构,则经由所述两个或三个微凸块电连接结构传输的所述同一信号为第二数据信号。
23.根据权利要求19所述的集成电路芯片,其中所述多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于110微米,并且所述多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于30微米。
24.一种用于设计集成电路芯片的方法,包括:
确定被配置为传输同一信号的至少一个微凸块电连接结构;
基于所述至少一个微凸块电连接结构确定C4凸块区域;以及
在所述C4凸块区域内使用C4凸块电连接结构替换所述至少一个微凸块电连接结构。
25.根据权利要求24所述的方法,其中确定至少一个微凸块电连接结构包括:
在所述至少一个微凸块电连接结构包括多个微凸块电连接结构的情形下,确定所述多个微凸块电连接结构中任意两个微凸块电连接结构的外边缘之间的距离小于120微米,并且所述多个微凸块电连接结构中任意两个微凸块电连接结构的内边缘之间的距离不低于10微米。
26.根据权利要求24所述的方法,其中确定所述C4凸块区域包括:
如果所述至少一个微凸块电连接结构包括一个微凸块电连接结构并且如果存在与所述一个微凸块电连接结构相对应的测试电连接结构,则将所述测试电连接结构的中心确定为所述C4凸块区域的中心,并且将至少完全包括所述测试电连接结构和所述一个微凸块电连接结构的区域确定为所述C4凸块区域。
27.根据权利要求24所述的方法,其中确定所述C4凸块区域包括:
如果所述至少一个微凸块电连接结构包括两个微凸块电连接结构并且如果在所述两个微凸块电连接结构之间存在测试电连接结构,则将所述测试电连接结构的中心确定为所述C4凸块区域的中心,将至少完全包括所述测试电连接结构和所述两个微凸块电连接结构的区域确定为所述C4凸块区域。
28.根据权利要求24所述的方法,其中确定所述C4凸块区域包括:
如果所述至少一个微凸块电连接结构包括三个微凸块电连接结构并且如果所述三个微凸块电连接结构位于测试电连接结构的三个边处,则将所述测试电连接结构的中心确定为所述C4凸块区域的中心,将至少完全包括所述测试电连接结构和所述三个微凸块电连接结构的区域确定为所述C4凸块区域。
29.根据权利要求24所述的方法,其中确定所述C4凸块区域包括:
如果所述至少一个微凸块电连接结构包括四个微凸块电连接结构并且如果在所述四个微凸块电连接结构的中间存在测试电连接结构,则将所述测试电连接结构的中心确定为所述C4凸块区域的中心,将至少完全包括所述测试电连接结构和所述四个微凸块电连接结构的区域确定为所述C4凸块区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110280844.6A CN112861464B (zh) | 2021-03-16 | 2021-03-16 | 集成电路芯片的设计方法和集成电路芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110280844.6A CN112861464B (zh) | 2021-03-16 | 2021-03-16 | 集成电路芯片的设计方法和集成电路芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112861464A CN112861464A (zh) | 2021-05-28 |
CN112861464B true CN112861464B (zh) | 2022-08-16 |
Family
ID=75994695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110280844.6A Active CN112861464B (zh) | 2021-03-16 | 2021-03-16 | 集成电路芯片的设计方法和集成电路芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112861464B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101515573A (zh) * | 2008-02-22 | 2009-08-26 | 南茂科技股份有限公司 | 用于一半导体集成电路的导电结构 |
CN112151486A (zh) * | 2019-06-28 | 2020-12-29 | 英特尔公司 | 模块化集成电路设备的结构管芯到结构管芯的互连 |
CN112149379A (zh) * | 2020-08-14 | 2020-12-29 | 全芯智造技术有限公司 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7788608B2 (en) * | 2006-10-07 | 2010-08-31 | Active-Semi, Inc. | Microbump function assignment in a buck converter |
US8779588B2 (en) * | 2011-11-29 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for multi-chip packaging |
CN104809284B (zh) * | 2015-05-29 | 2020-04-24 | 清华大学 | 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法 |
US10177107B2 (en) * | 2016-08-01 | 2019-01-08 | Xilinx, Inc. | Heterogeneous ball pattern package |
-
2021
- 2021-03-16 CN CN202110280844.6A patent/CN112861464B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101515573A (zh) * | 2008-02-22 | 2009-08-26 | 南茂科技股份有限公司 | 用于一半导体集成电路的导电结构 |
CN112151486A (zh) * | 2019-06-28 | 2020-12-29 | 英特尔公司 | 模块化集成电路设备的结构管芯到结构管芯的互连 |
CN112149379A (zh) * | 2020-08-14 | 2020-12-29 | 全芯智造技术有限公司 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112861464A (zh) | 2021-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI497329B (zh) | 模型化系統、電腦模型化方法以及非暫時性電腦可讀儲存媒體 | |
Jangam et al. | Latency, bandwidth and power benefits of the superchips integration scheme | |
Chang et al. | Ultra high density IO fan-out design optimization with signal integrity and power integrity | |
US6499134B1 (en) | Method of assigning integrated circuit I/O signals in an integrated circuit package | |
TWI705548B (zh) | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 | |
US11526644B2 (en) | Controlling test networks of chips using integrated processors | |
US11068636B2 (en) | Method for semiconductor package and semiconductor package design system | |
US10496777B1 (en) | Physical synthesis for multi-die integrated circuit technology | |
CN116314183B (zh) | 晶圆基板电源完整性的优化方法、晶圆基板及晶上系统 | |
TWI721047B (zh) | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 | |
CN112861464B (zh) | 集成电路芯片的设计方法和集成电路芯片 | |
US11080460B2 (en) | Method of modeling high speed channel in semiconductor package, method of designing semiconductor package using the same and method of manufacturing semiconductor package using the same | |
Lee et al. | Heterogeneous System-Level Package Integration—Trends and Challenges | |
Moon et al. | PI/SI analysis and design approach for HPC platform applications | |
Qian et al. | Electrical analysis of EMIB packages | |
US8806415B1 (en) | Integrated circuit pad modeling | |
US8762909B1 (en) | System and method for automatic timing-based register placement and register location adjustment in an integrated circuit (IC) | |
US10073937B2 (en) | Distributed LC resonant tanks clock tree synthesis | |
US12069805B2 (en) | Wideband millimeter wave via transition | |
Hsieh et al. | Ultra High Density Package Design and Electrical Analysis in High Performance Computing Application | |
US20240203736A1 (en) | Reusable templates for semiconductor design and fabrication | |
US11888693B2 (en) | Time-division multiplexing (TDM) in integrated circuits for routability and runtime enhancement | |
US9038011B2 (en) | Horizontal interconnects crosstalk optimization | |
US20220094094A1 (en) | Framework including an interposer having an atypical shape | |
US20140346634A1 (en) | On-chip inductors with reduced area and resistance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 201114 room 1302, 13 / F, building 16, 2388 Chenhang Road, Minhang District, Shanghai Patentee after: Shanghai Bi Ren Technology Co.,Ltd. Country or region after: China Address before: 201114 room 1302, 13 / F, building 16, 2388 Chenhang Road, Minhang District, Shanghai Patentee before: Shanghai Bilin Intelligent Technology Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |