KR20130044864A - 무수축 세라믹 기판 및 이의 제조 방법 - Google Patents

무수축 세라믹 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20130044864A
KR20130044864A KR1020110109186A KR20110109186A KR20130044864A KR 20130044864 A KR20130044864 A KR 20130044864A KR 1020110109186 A KR1020110109186 A KR 1020110109186A KR 20110109186 A KR20110109186 A KR 20110109186A KR 20130044864 A KR20130044864 A KR 20130044864A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
ceramic
layer
contraction
manufacturing
Prior art date
Application number
KR1020110109186A
Other languages
English (en)
Other versions
KR101288163B1 (ko
Inventor
성제홍
최윤혁
김기영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110109186A priority Critical patent/KR101288163B1/ko
Priority to JP2012000131A priority patent/JP2013093535A/ja
Publication of KR20130044864A publication Critical patent/KR20130044864A/ko
Application granted granted Critical
Publication of KR101288163B1 publication Critical patent/KR101288163B1/ko
Priority to JP2015013470A priority patent/JP2015092629A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명에 따른 무수축 세라믹 기판의 제조 방법은 비아 전극이 형성된 세라믹 기판을 준비하는 제1단계; 상기 세라믹 기판에 시드층을 형성하는 제2단계; 및 상기 시드층에 도금층을 형성하는 제3단계;를 포함할 수 있다.

Description

무수축 세라믹 기판 및 이의 제조 방법{LTCC substrate and manufacturing method thereof}
본 발명은 무수축 세라믹 기판 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 결함이 수리된 무수축 세라믹 기판 및 이의 제조방법에 관한 것이다.
전자기기가 점차 소형화됨에 따라 한정된 공간에 다양한 기능을 동시에 수행할 수 있고 여러 회로 패턴을 일체로 구비할 수 있는 적층형 기판에 대한 수요가 증가하고 있다.
한편, 통상의 인쇄회로기판(Printed Circuit Board, PCB)은 소형화가 어렵고, 고주파 영역에서의 신호 손실 및 고온 다습한 환경에서의 신호신뢰성이 떨어진다. 때문에, 적층형 기판은 통상의 인쇄회로기판이 아닌 세라믹 기판이 사용되고 있다.
세라믹 기판의 주성분은 저온 동시 소성이 가능한 글래스(glass)가 다량 포함된 세라믹 조성물이다. 여기서, 저온동시소성세라믹(Low Temperature Co-fired Ceramic,다층 세라믹)기판은 수축 공법과 무수축 공법 2가지 공법에 의해 제작될 수 있다. 그런데 수축 공법에 따른 세라믹 기판은 기판의 치수 변형을 야기하므로, 통상적으로는 무수축 공법에 의해 세라믹 기판을 제조한다.
한편, 무수축 공법이란 세라믹 기판의 양면에 구속층을 형성하여 소성하는 방법이다. 여기서 구속층은 세라믹층이 소성 공정에서 수축되지 않도록 지지하는 구실을 하므로, 무수축 공법에 의해 제작된 세라믹 기판(이하 간단히 무수축 기판이라고 함)은 기판의 치수 변형이 거의 없다.
그러나 이러한 무수축 세라믹 기판도 기판의 외형을 이루는 세라믹 그린시트와 비아 전극이 서로 다른 재질로 이루어지므로, 이들 부재들 간의 수축률 및 열팽창계수의 차이로 인해 이들 부재들의 경계면에서 결함(속칭, 보이드)이 형성된다.
그런데 이러한 결함은 무수축 세라믹 기판의 전기적 특성을 저하시킬 뿐만 아니라 고가인 무수축 세라믹 기판의 사용을 불가능하게 하므로, 무수축 세라믹 기판의 생산수율을 크게 떨어뜨린다.
따라서, 결함이 발생한 무수축 세라믹 기판을 효과적으로 수리할 수 있는 방안이 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 결함부위가 보강된 무수축 세라믹 기판 및 이의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법은 비아 전극이 형성된 세라믹 적층체을 준비하는 제1단계; 상기 세라믹 적층체에 시드층을 형성하는 제2단계; 및 상기 시드층에 도금층을 형성하는 제3단계;를 포함할 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 시드층에 PR(Photo resist)층을 형성하는 제2-1단계; 및 상기 PR층을 노광 및 현상하는 제2-2단계;를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 제2-2단계는 상기 세라믹 기판의 비아 전극에 대응하는 부분만을 현상하는 단계일 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 시드층은 Ti 또는 Cu 일 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 시드층은 박막 증착에 의해 형성될 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 비아 전극은 Ag 또는 Cu 또는 Au을 포함하는 금속물 또는 Ag, Cu, Au 중 어느 하나와 유리성분을 포함하는 혼합물일 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 도금층은 전기 도금 또는 무전해 도금에 의해 형성될 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 도금층은 상기 비아 전극과 다른 종류의 금속으로 형성될 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 도금층은 Cu 또는 Ni로 형성될 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 세라믹 적층체의 일면 또는 양면을 연마하는 제4단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 제4단계는 상기 시드층이 제거될 때까지 수행될 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 제조방법에서 상기 제4단계는 화학적 기계적 연마(CMP)에 의해 이루어질 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 무수축 세라믹 기판은 전술된 무수축 세라믹 기판의 제조방법에 의해 제조될 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 무수축 세라믹 기판은 복수의 세라믹 그린시트를 포함하는 세라믹 적층체; 상기 세라믹 적층체에 형성되는 비아 전극; 및 상기 비아 전극과 상기 세라믹 그린시트의 경계면에 형성되는 도금층;을 포함할 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 상기 비아 전극은 Ag 또는 Cu 또는 Au을 포함하는 금속물 또는 Ag, Cu, Au 중 어느 하나와 유리성분을 포함하는 혼합물일 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 상기 도금층은 상기 비아 전극과 다른 종류의 금속으로 형성될 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 상기 도금층은 Cu 또는 Ni 로 형성될 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판은 상기 세라믹 그린시트와 상기 도금층 사이에 시드층이 형성될 수 있다.
본 발명의 일 실시 예에 따른 무수축 세라믹 기판의 상기 시드층은 Ti 또는 Cu로 이루어질 수 있다.
본 발명에 따른 무수축 세라믹 기판의 제조방법은 무수축 세라믹 기판에 형성되는 결함을 효과적으로 보완할 수 있다.
따라서, 본 발명에 따르면 무수축 세라믹 기판의 생산수율을 향상시킬 수 있으며, 이를 통해 무수축 세라믹 기판의 제작단가를 낮출 수 있다.
또한, 본 발명에 따른 무수축 세라믹 기판은 결함에 도금 금속으로 충전되어 있으므로, 무수축 세라믹 기판의 전기적 특성을 향상시킬 수 있다.
따라서, 본 발명에 따르면 무수축 세라믹 기판으로 이루어지는 전자제품의 불량률을 낮출 수 있다.
도 1은 본 발명의 제1실시 예에 따른 무수축 세라믹 기판의 제조방법을 나타내는 도면이고,
도 2 및 3은 본 발명의 제2실시 예에 따른 무수축 세라믹 기판의 제조방법을 나타낸 도면이고,
도 4 및 도 5는 본 발명의 한 실시 예에 따른 무수축 세라믹 기판의 단면도이다.
이하, 본 발명의 바람직한 실시 예를 첨부된 예시도면에 의거하여 상세히 설명한다.
아래에서 본 발명을 설명함에 있어서, 본 발명의 구성요소를 지칭하는 용어들은 각각의 구성요소들의 기능을 고려하여 명명된 것이므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 안 될 것이다.
일반적으로 무수축 세라믹 기판은 소성가공 후 금속 재질의 비아 전극과 세라믹 재질의 그린시트 간의 수축률 및 열팽창률의 차이로 인하여 결함(void)이 발생한다.
이러한 결함은 결함부위에 전도성 재질을 충전하거나 비전도성 재질의 재료를 충전하는 방법으로 수리될 수 있다. 그러나 전자의 경우는 전도성 재질의 재료(예를 들어, 금속 재료)와 세라믹 기판 간의 접촉성이 떨어지므로, 전도성 재질의 재료가 결함부위에서 쉽게 분리될 수 있다. 이와 반대로 후자의 경우는 비전도성 재질의 재료(예를 들어, 수지)와 세라믹 기판 간의 접촉성이 좋으나 비아 전극의 전기적 특성을 약화시킬 수 있다.
본 발명은 이러한 문제점을 인식하고 이를 해결하기 위한 것으로서, 무수축 세라믹 기판의 결함부위를 효과적으로 충전함과 동시에 비아 전극의 전기적 특성을 저하시키지 않는 방법과 이에 따른 무수축 세라믹 기판을 제공한다.
도 1은 본 발명의 제1실시 예에 따른 무수축 세라믹 기판의 제조방법을 나타내는 도면이고, 도 2 및 3은 본 발명의 제2실시 예에 따른 무수축 세라믹 기판의 제조방법을 나타낸 도면이고, 도 4 및 도 5는 본 발명의 한 실시 예에 따른 무수축 세라믹 기판의 단면도이다.
먼저, 본 발명에 따른 무수축 세라믹 기판의 제조방법을 설명한다.
참고로, 본 발명에 따른 무수축 세라믹 기판의 제조방법은 통상적인 무수축 세라믹 기판의 제조방법을 포함할 수 있으며, 이러한 통상적인 제조방법 이후에 진행될 수 있다.
즉, 본 발명은 복수의 세라믹 그린 시트를 적층하여 세라믹 적층체를 형성하는 단계, 세라믹 적층체에 비아 전극을 형성하는 단계, 세라믹 적층체의 상부 및 하부에 구속용 시트를 형성하는 단계, 세라믹 적층체를 소성가공하는 단계를 포함할 수 있으며, 이러한 단계가 완료된 이후에 진행될 수 있다.
세라믹 그린 시트는 800 ~ 1000℃의 소성 온도를 가지질 수 있으며, 구속용 시트는 이보다 높은 1500℃ 이상의 소성 온도를 가질 수 있다. 구속용 시트로는 알루미나(Al2O3)가 사용될 수 있다.
세라믹 그린 시트의 소성가공은 세라믹 그린 시트의 소성온도와 동일온도범위(800 ~ 1000℃)에서 이루어지거나 또는 이보다 높은 온도범위에서 이루어질 수 있다.
비아 전극은 세라믹 그린 시트에 비아를 형성하고, 비아에 전도체를 충전하는 방식으로 형성될 수 있다.
여기서, 비아 전극은 Ag 또는 Cu 또는 Au의 단일 성분으로 이루어질 수 있다. 또는, 비아 전극은 Ag 또는 Cu 또는 Au를 포함하는 혼합 성분으로 이루어질 수 있다. 또는, 비아 전극은 Ag, Cu, Au 중 적어도 2가지 이상의 성분을 포함하는 혼합 성분으로 이루어질 수 있다.
다만, 무수축 세라믹 기판의 소성온도 및 무수축 세라믹 기판의 전기적 특성효율 등을 고려할 때, 열거된 성분 중 Ag을 비아 전극으로 사용하는 것이 바람직할 수 있다.
본 발명의 제1실시 예에 따른 무수축 세라믹 기판의 제조방법을 도 1을 참조하여 설명한다. 참고로, 본 명세서에서 도면부호 10으로 표시된 세라믹 적층체는 무수축 세라믹 기판에서 비아 전극을 제외한 나머지 부분을 일컫는 의미로 사용될 수 있다.
제1실시 예에 따른 무수축 세라믹 기판(100)의 제조방법은 세라믹 적층체(10)를 준비하는 단계, 시드층(20)을 형성하는 단계, 도금층(60)을 형성하는 단계를 포함할 수 있다. 아울러, 선택적으로 도금층(60)을 연마하는 연마단계를 더 포함할 수 있다.
(세라믹 기판의 준비 단계)
본 단계에서는 소성가공된 세라믹 적층체(10)을 준비하는 단계일 수 있다. 구체적으로는, 본 단계는 비아 전극(20)이 형성된 세라믹 적층체(10)을 소성가공한 후 연속적으로 진행될 수 있다.
아울러, 본 단계는 세라믹 적층체(10)의 외관검사 이후에 진행될 수 있다.
전술한 바와 같이 세라믹 적층체(10)를 소성가공하면, 세라믹 그린시트(12)와 비아 전극(20)의 경계부위에 결함이 발생할 수 있다. 그러나 소성가공된 모든 세라믹 적층체(10)에 결함이 발생하는 것이 아니므로, 본 단계에 앞서 소성가공된 세라믹 적층체(10)에 결함이 있는지 여부를 검사할 수 있다.
그러나 세라믹 적층체(10)의 전기적 신뢰성을 향상시키기 위해서는 미세한 결함이라도 수리 또는 보완하는 것이 바람직하므로, 세라믹 적층체(10)의 검사단계를 생략할 수 있다.
(시드층 형성 단계)
본 단계는 소성가공된 세라믹 적층체(10)의 표면에 시드층(30)을 형성하는 단계일 수 있다.
소성가공된 세라믹 적층체(10)의 표면은 타 재질이 부착하기 좋은 상태가 아닐 수 있다. 때문에, 소성가공된 세라믹 적층체(10) 및 결함부위(14)에는 도금층(60)이 형성되기 어려울 수 있다.
따라서, 세라믹 적층체(10) 및 결함부위(14)에 도금층(60)을 포함한 다른 부가적인 층들이 용이하게 부착될 수 있도록 세라믹 적층체(10)에 시드층(30)을 형성할 수 있다.
시드층(30)은 Ti 또는 Cu의 단일 성분으로 이루질 수 있다. 또는, 시드층(30)은 Ti 또는 Cu를 포함하는 혼합 성분으로 이루어질 수 있으며, Ti 및 Cu를 모두 포함하는 혼합 성분으로 이루어질 수 있다.
이러한 성분을 포함한 시드층(30)은 박막 증착(sputtering)에 의해 형성될 수 있다. 아울러, 시드층(30)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 등에 의해서도 형성될 수 있다.
한편, 도 1에서는 시드층(30)이 세라믹 적층체(10)의 전 표면에 걸쳐 형성되는 것으로 도시되어 있으나, 필요에 따라 결함부위(14)에만 시드층(30)이 형성될 수 있다.
참고로, 본 명세서에서 결함부위(14)는 세라믹 그린시트(12)에 형성된 결함과 해당 결함으로 인해 외부로 노출된 비아 전극(20)의 표면을 포함하는 의미로 사용될 수 있다.
(도금층 형성 단계)
본 단계는 시드층(30)에 도금층(60)을 형성하는 단계일 수 있다.
세라믹 적층체(10)에 시드층(30)이 형성되면, 세라믹 적층체(10)의 표면에 다 재질(특히 금속 재질)이 쉽게 부착될 수 있다. 따라서, 본 단계에서는 이러한 시드층(30)의 특성을 이용하여 결함부위(14)에 도금층(60)을 형성할 수 있다.
도금층(60)은 전기 도금 또는 무전해 도금에 의해 형성될 수 있다.
도금층(60)은 Ni의 단일 성분으로 이루질 수 있다. 그러나 필요에 따라 Ni을 포함하는 혼합 성분으로 이루어질 수 있다. 또는, 비아 전극(20)과 다른 성분으로 이루어질 수 있다.
예를 들어, 비아 전극(20)이 Ag을 주성분으로 하는 재질로 형성된 경우, 도금층(60)은 Ni, Ni/Cu, Cu 중 어느 하나를 주성분으로 하는 재질로 형성될 수 있다.
이처럼, 도금층(60)을 비아 전극(20)과 다른 성분으로 형성하면, 세라믹 적층체(10)의 연마 가공 후 세라믹 적층체(10)에 결함이 발생한 부위(즉, 결합부위(14))를 쉽게 파악할 수 있다.
참고로, 본 실시 예에서는 도금층(60)이 세라믹 적층체(10)의 전 표면에 형성되는 것으로 도시되어 있으나, 필요에 따라 결함부위(14)에만 도금층(60)을 형성할 수 있다(이 경우, 시드층(30)은 결함부위(14)에만 형성될 것이다).
한편, 도금층(60)은 세라믹 적층체(10)의 결함부위(14)를 완전히 매울 때까지 진행될 수 있다. 이를 위해 도금층(60)의 형성 공정(즉, 전해 도금공정 또는 무전해 도금공정)은 1회 이상 반복 수행될 수 있다.
(연마 단계)
본 단계는 도금층(60)을 연마하는 단계일 수 있다.
세라믹 적층체(10)의 전 표면에 도금층(60)이 형성되면, 세라믹 적층체(10)의 결함부위(14)가 보완되므로 세라믹 적층체(10)의 전기적 특성을 향상시킬 수 있다.
그러나 이러한 도금층(60)은 설계된 도금패턴과 관계없이 모든 비아 전극(20)이 연결될 수 있다. 따라서, 세라믹 적층체(10)의 표면이 외부로 노출되도록 도금층(60)을 연마할 필요가 있다.
연마 단계는 기계적인 연마공정에 의해 이루어질 수 있다. 또는 연마 단계는 화학적 기계적 연마공정(CMP)에 의해 이루어질 수 있다.
연마 단계는 전술한 바와 같이 세라믹 적층체(10)의 표면이 노출될 때까지 수행될 수 있다. 다만, 결함부위(14)에만 도금층(60)이 형성된 경우라면, 비아 전극(20)의 표면이 노출될 때까지 수행될 수 있다.
연마 단계가 완료되면, 결함부위(14)가 수리된 무수축 세라믹 기판(100)을 얻을 수 있다.
위와 같이 이루어진 본 실시 예는 시드층(20)이 형성된 후 도금층(60)이 형성되므로, 무수축 세라믹 기판(100)의 전기적 특성을 향상시킬 수 있다.
또한, 본 실시 예에 따르면 무수축 세라믹 기판(100)의 결함부위(14)가 완벽하게 수리될 수 있으므로, 고가인 무수축 세라믹 기판(100)의 생산 수율을 향상시킬 수 있다.
본 발명의 제2실시 예에 따른 무수축 세라믹 기판의 제조방법을 도 2 및 도 3을 참조하여 설명한다.
제2실시 예에 따른 무수축 세라믹 기판의 제조방법은 세라믹 적층체(10)를 준비하는 단계, 시드층(20)을 형성하는 단계, 도금층(60)을 형성하는 단계를 포함하고, PR층 형성 단계, PR층 노광 및 현상 단계를 더 포함할 수 있다.
즉, 제2실시 예는 PR층 형성 단계, PR층 노광 및 현상 단계를 더 수행한다는 점에서 제1실시 예와 구별될 수 있다.
참고로, 본 실시 예의 세라믹 적층체(10)를 준비하는 단계, 시드층(20)을 형성하는 단계, 도금층(60)을 형성하는 단계는 전술된 제1실시 예와 동일하므로, 이들 단계에 대한 상세한 설명은 생략한다.
(PR층 형성 단계)
본 단계는 시드층(30)에 PR층(40)을 형성하는 단계일 수 있으며, 시드층(30) 형성 단계 이후에 수행될 수 있다. 여기서, PR층(40)은 자외선에 의해 경화되는 재질로 형성될 수 있다. 예를 들어, PR층(40)은 수지 재질로 형성될 수 있다.
PR층(40)은 프린팅, 분사, 스크린 인쇄 등의 방법을 형성될 수 있다. 그러나 PR층(40)은 이외의 방법으로도 형성될 수 있다.
(PR층 노광 및 현상 단계)
본 단계는 PR층(40)을 노광 및 현상하는 단계를 포함할 수 있다.
시드층(30)에 PR층(40)이 형성되면, PR층(40)에 마스크(50)를 형성하고 PR층(40)의 일부분을 노광 및 현상할 수 있다. 즉, 본 단계에서는 비아 전극(20)이 형성된 부분만이 노광될 수 있도록 마스크(50)를 형성하고, 비아 전극(20)에 형성된 PR층(40)을 제거할 수 있다.
여기서, PR층(40)의 제거는 결함부위(14)가 형성된 비아 전극(20)에서만 이루어질 수 있다. 그러나 작업의 편의성을 도모하기 위해 모든 비아 전극(20)의 PR층(40)이 제거될 수 있다.
이와 같이 이루어진 본 실시 예는 PR층(40)에 의해 도금층(60)이 필요한 부분만이 노출되므로, 도금층(60)의 형성 단계를 신속하게 진행할 수 있다.
또한, 본 실시 예에 따르면 도금층(60)이 결함부위(14)를 포함한 비아 전극(20)에만 형성되므로, 도금층(60)을 형성하는데 필요한 원자재 비용을 감소시킬 수 있다.
한편, 결함부위(14)를 매우고 남은 부분(도 1 내지 도 3을 기준으로 위로 솟아오른 부분)과 PR층(40)은 무수축 세라믹 기판(100)에 있어서 불필요한 부분일 수 있으므로, 연마 단계를 통해 제거될 수 있다.
참고로, 연마 단계는 제1실시 예에서 이미 설명하였으므로, 이에 대한 상세한 설명을 생략한다.
다음에서는 본 발명에 따른 무수축 세라믹 기판을 설명한다.
본 발명의 한 실시 예에 따른 무수축 세라믹 기판을 도 4 및 도 5를 참조하여 설명한다.
본 실시 예에 따른 무수축 세라믹 기판(100)은 세라믹 적층체(10), 비아 전극(20), 시드층(30), PR층(40), 도금층(60)을 포함할 수 있다.
세라믹 적층체(10)는 복수의 세라믹 그린시트(12)를 포함할 수 있다. 아울러, 세라믹 적층체(10)는 복수의 세라믹 그린시트(12)를 상하방향(도 4 기준 방향임)으로 적층하여 형성될 수 있다.
한편, 첨부된 도면에서는 5장의 세라믹 그린시트(12)가 적층되어 세라믹 적층체(10)를 형성하는 것으로 도시되어 있으나, 이보다 적거나 또는 많은 세라믹 그린시트(12)를 적층하여 세라믹 적층체(10)를 형성할 수 있다.
비아 전극(20)은 세라믹 적층체(10)에 형성될 수 있다. 비아 전극(20)은 세라믹 그린시트(12)에 비아를 형성하고, 비아에 전도체를 충전하는 방식으로 형성될 수 있다.
여기서, 비아 전극(20)은 Ag 또는 Cu 또는 Au의 단일 성분으로 이루어질 수 있다. 또는, 비아 전극(20)은 Ag 또는 Cu 또는 Au를 포함하는 혼합 성분으로 이루어질 수 있다. 또는, 비아 전극(20)은 Ag, Cu, Au 중 적어도 2가지 이상의 성분을 포함하는 혼합 성분으로 이루어질 수 있다.
다만, 무수축 세라믹 기판의 소성온도 및 무수축 세라믹 기판의 전기적 특성효율 등을 고려할 때, 열거된 성분 중 Ag을 비아 전극(20)으로 사용하는 것이 바람직할 수 있다.
시드층(30)은 Ti 또는 Cu의 단일 성분으로 이루질 수 있다. 또는, 시드층(30)은 Ti 또는 Cu를 포함하는 혼합 성분으로 이루어질 수 있으며, Ti 및 Cu를 모두 포함하는 혼합 성분으로 이루어질 수 있다. 이와 같이 이루어진 시드층(30)은 연마 단계에서 제거될 수 있다.
PR층(40)은 시드층(30)에 형성될 수 있다. PR층(40)은 자외선에 의해 경화되는 재질로 형성될 수 있으며, 연마 단계에서 제거될 수 있다.
PR층(40)은 프린팅, 분사, 스크린 인쇄 등의 방법을 형성될 수 있다. 그러나 PR층(40)은 이외의 방법으로도 형성될 수 있다.
도금층(60)은 결함부위(14) 또는 비아 전극(20)에 형성될 수 있다. 또는 도금층(60)은 결함부위(14)와 비아 전극(20)에 모두 형성될 수 있다. 이 같은 도금층(60)은 전해 도금 또는 무전해 도금에 의해 형성될 수 있다.
도금층(60)은 Ni의 단일 성분으로 이루질 수 있다. 그러나 필요에 따라 Ni을 포함하는 혼합 성분으로 이루어질 수 있다. 또는, 비아 전극(20)과 다른 성분으로 이루어질 수 있다.
예를 들어, 비아 전극(20)이 Ag을 주성분으로 하는 재질로 형성된 경우, 도금층(60)은 Ni, Ni/Cu, Cu 중 어느 하나를 주성분으로 하는 재질로 형성될 수 있다.
이와 같이 형성된 도금층(60)은 비아 전극(20)과 다른 성분으로 형성되므로, 무수축 세라믹 기판(100)에 육안으로 식별될 수 있다.
한편, 본 실시 예에 따른 무수축 세라믹 기판(100)은 연마공정을 통해 시드층(30)과 PR층(40)이 제거된 형상을 가질 수 있다(도 5 참조).
참고로, 도 4에 도시된 무수축 세라믹 기판(100)은 세라믹 적층체(10)의 표면이 PR층(40)이 남아있는 형태이므로, 무수축 세라믹 기판(100)의 운반 및 보관 시 발생할 수 있는 외부충격으로부터 무수축 세라믹 기판(100)을 효과적으로 보호할 수 있다.
이와 달리 도 5에 도시된 무수축 세라믹 기판(100)은 세라믹 적층체(10)의 표면에 다른 회로 패턴이나 다른 전자부품을 탑재할 수 있는 형태이므로, 무수축 세라믹 기판(100)을 이용한 제2가공이 용이할 수 있다.
본 발명은 이상에서 설명되는 실시 예에만 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 기술적 사상의 요지를 벗어나지 않는 범위에서 얼마든지 다양하게 변경하여 실시할 수 있을 것이다.
100 무수축 세라믹 기판
10 세라믹 기판 12 (세라믹) 그린시트
20 비아 전극 30 시드층
40 PR 층 50 마스크
60 도금층

Claims (19)

  1. 비아 전극이 형성된 세라믹 적층체를 준비하는 제1단계;
    상기 세라믹 적층체에 시드층을 형성하는 제2단계; 및
    상기 시드층에 도금층을 형성하는 제3단계;
    를 포함하는 무수축 세라믹 기판의 제조방법.
  2. 제1항에 있어서,
    상기 시드층에 PR(Photo resist)층을 형성하는 제2-1단계;
    상기 PR층을 노광 및 현상하는 제2-2단계;
    를 더 포함하는 무수축 세라믹 기판의 제조방법.
  3. 제2항에 있어서,
    상기 제2-2단계는 상기 세라믹 적층체의 비아 전극에 대응하는 부분만을 현상하는 단계인 무수축 세라믹 기판의 제조방법.
  4. 제1항에 있어서,
    상기 시드층은 Ti 또는 Cu 인 무수축 세라믹 기판의 제조방법.
  5. 제1항에 있어서,
    상기 시드층은 박막 증착에 의해 형성되는 무수축 세라믹 기판의 제조방법.
  6. 제1항에 있어서,
    Ag 또는 Cu 또는 Au을 포함하는 금속물 또는 Ag, Cu, Au 중 어느 하나와 유리성분을 포함하는 혼합물인 무수축 세라믹 기판의 제조방법.
  7. 제1항에 있어서,
    상기 도금층은 전기 도금 또는 무전해 도금에 의해 형성되는 무수축 세라믹 기판의 제조방법.
  8. 제1항에 있어서,
    상기 도금층은 상기 비아 전극과 다른 종류의 금속으로 형성되는 무수축 세라믹 기판의 제조방법.
  9. 제7항에 있어서,
    상기 도금층은 Cu 또는 Ni 로 형성되는 무수축 세라믹 기판의 제조방법.
  10. 제1항에 있어서,
    상기 세라믹 적층체의 일면 또는 양면을 연마하는 제4단계를 더 포함하는 무수축 세라믹 기판의 제조방법.
  11. 제10항에 있어서,
    상기 제4단계는 상기 시드층이 제거될 때까지 수행되는 무수축 세라믹 기판의 제조방법.
  12. 제10항에 있어서,
    상기 제4단계는 화학적 기계적 연마(CMP)에 의해 이루어지는 무수축 세라믹 기판의 제조방법.
  13. 제1항 내지 제12항에 기재된 어느 한 무수축 세라믹 기판의 제조방법에 의해 제조된 무수축 세라믹 기판.
  14. 복수의 세라믹 그린시트로 형성되는 세라믹 적층체;
    상기 세라믹 적층체에 형성되는 비아 전극; 및
    상기 비아 전극과 상기 세라믹 그린시트의 경계면에 형성되는 도금층;
    을 포함하는 무수축 세라믹 기판.
  15. 제14항에 있어서,
    상기 비아 전극은 Ag 또는 Cu 또는 Au을 포함하는 금속물 또는 Ag, Cu, Au 중 어느 하나와 유리성분을 포함하는 혼합물인 무수축 세라믹 기판.
  16. 제14항에 있어서,
    상기 도금층은 상기 비아 전극과 다른 종류의 금속으로 형성되는 무수축 세라믹 기판.
  17. 제16항에 있어서,
    상기 도금층은 Cu 또는 Ni로 형성되는 무수축 세라믹 기판.
  18. 제14항에 있어서,
    상기 세라믹 그린시트와 상기 도금층 사이에는 시드층이 형성되는 무수축 세라믹 기판.
  19. 제18항에 있어서,
    상기 시드층은 Ti 또는 Cu로 이루어지는 무수축 세라믹 기판.
KR1020110109186A 2011-10-25 2011-10-25 무수축 세라믹 기판 및 이의 제조 방법 KR101288163B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110109186A KR101288163B1 (ko) 2011-10-25 2011-10-25 무수축 세라믹 기판 및 이의 제조 방법
JP2012000131A JP2013093535A (ja) 2011-10-25 2012-01-04 無収縮セラミック基板及びその製造方法
JP2015013470A JP2015092629A (ja) 2011-10-25 2015-01-27 無収縮セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110109186A KR101288163B1 (ko) 2011-10-25 2011-10-25 무수축 세라믹 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130044864A true KR20130044864A (ko) 2013-05-03
KR101288163B1 KR101288163B1 (ko) 2013-07-18

Family

ID=48616424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109186A KR101288163B1 (ko) 2011-10-25 2011-10-25 무수축 세라믹 기판 및 이의 제조 방법

Country Status (2)

Country Link
JP (2) JP2013093535A (ko)
KR (1) KR101288163B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205092106U (zh) * 2013-02-08 2016-03-16 株式会社村田制作所 层叠型电感元件以及dc-dc转换器模块
JP6104054B2 (ja) * 2013-05-31 2017-03-29 日本特殊陶業株式会社 セラミック基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116891A (ja) * 1990-09-06 1992-04-17 Fujitsu Ltd 配線基板におけるヴィアの形成方法
JPH0746755B2 (ja) * 1990-11-15 1995-05-17 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層薄膜構造の製造方法
JP2001053453A (ja) 1999-08-06 2001-02-23 Tdk Corp 多層基板、高周波モジュール及びその製造方法
JP2001291946A (ja) * 2000-04-04 2001-10-19 Fujitsu Ltd 薄膜配線基板の製造方法および薄膜配線基板
US6916670B2 (en) * 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
JP4408432B2 (ja) * 2005-12-26 2010-02-03 東京エレクトロン株式会社 ダマシン配線の形成方法
JP4613878B2 (ja) * 2006-05-23 2011-01-19 Ｔｄｋ株式会社 積層基板及びその製造方法
KR101043463B1 (ko) * 2009-05-28 2011-06-23 삼성전기주식회사 다층 세라믹 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2013093535A (ja) 2013-05-16
JP2015092629A (ja) 2015-05-14
KR101288163B1 (ko) 2013-07-18

Similar Documents

Publication Publication Date Title
US7152318B2 (en) Method for manufacturing built-up printed circuit board with stacked type via-holes
US7998560B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
KR101441632B1 (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
JP5182367B2 (ja) 多層セラミック基板およびその製造方法
CN110621123A (zh) 一种导热pcb的制作方法及pcb
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
US20110042131A1 (en) Ceramic substrate and manufacturing method thereof
US20080308315A1 (en) Multilayer printed circuit board and method of fabricating the same
KR101288163B1 (ko) 무수축 세라믹 기판 및 이의 제조 방법
US10499512B2 (en) Multi-layer circuit board and manufacturing method thereof
CN113163626B (zh) 一种超薄印制电路板的制作方法
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
KR101051583B1 (ko) 다층 세라믹 기판 및 그 제조방법
KR101108823B1 (ko) 세라믹 기판 제조 방법
JP2004186665A (ja) 多層構造部品およびその製造方法
JP2010038899A (ja) セラミックプローブカードの製造方法
KR101038335B1 (ko) 다층 인쇄회로기판의 제조방법
US20210076507A1 (en) Multilayer circuit board and manufacturing method therefor
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
KR100968977B1 (ko) 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법
KR100992273B1 (ko) 다층 세라믹 기판
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
KR20240063896A (ko) 지지체가 부착된 기판 및 반도체 장치
KR100647021B1 (ko) 전도성 비아를 구비한 저온동시소성세라믹 기판 및 그제조방법
KR101005491B1 (ko) 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180711

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 7