JP2001291946A - 薄膜配線基板の製造方法および薄膜配線基板 - Google Patents
薄膜配線基板の製造方法および薄膜配線基板Info
- Publication number
- JP2001291946A JP2001291946A JP2000102589A JP2000102589A JP2001291946A JP 2001291946 A JP2001291946 A JP 2001291946A JP 2000102589 A JP2000102589 A JP 2000102589A JP 2000102589 A JP2000102589 A JP 2000102589A JP 2001291946 A JP2001291946 A JP 2001291946A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- base substrate
- wiring board
- void
- void defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 本発明は、薄膜配線基板の製造方法に関し、
ベース基板表面に発生するボイド欠陥を完全に修復し、
製造性を向上させ、歩留りを改善させることを目的とす
る。 【解決手段】 層間を電気的に導通させるＶＩＡを有す
るベース基板に薄膜層を形成した薄膜配線基板の製造方
法において、前記ＶＩＡ上に存在するボイド欠陥を、エ
ッチング溶液に対する耐腐食性を有する導電材により埋
めた後、前記ベース基板上に薄膜層を形成する。
ベース基板表面に発生するボイド欠陥を完全に修復し、
製造性を向上させ、歩留りを改善させることを目的とす
る。 【解決手段】 層間を電気的に導通させるＶＩＡを有す
るベース基板に薄膜層を形成した薄膜配線基板の製造方
法において、前記ＶＩＡ上に存在するボイド欠陥を、エ
ッチング溶液に対する耐腐食性を有する導電材により埋
めた後、前記ベース基板上に薄膜層を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜配線基板の製
造方法に関し、特に薄膜配線基板に使用するベース基板
表面に発生するボイド欠陥を修復する方法に関するもの
である。
造方法に関し、特に薄膜配線基板に使用するベース基板
表面に発生するボイド欠陥を修復する方法に関するもの
である。
【０００２】なお、上記薄膜配線基板は、主に大型コン
ピュータに搭載されるマルチチップモジュール（以下
「ＭＣＭ」と称す。）の用途に使用される。
ピュータに搭載されるマルチチップモジュール（以下
「ＭＣＭ」と称す。）の用途に使用される。
【０００３】図５，図６にＭＣＭの全体図を示す。図５
のように、薄膜配線基板５２上に複数個のＬＳＩチップ
５３が実装され、その上に、冷却するための冷却フィン
５５が搭載されている。そして、ＬＳＩチップ５３を挟
んで冷却フィン５５の反対側に、図示しないマザーボー
ドと接続するための入出力ピン５４が設けられている。
のように、薄膜配線基板５２上に複数個のＬＳＩチップ
５３が実装され、その上に、冷却するための冷却フィン
５５が搭載されている。そして、ＬＳＩチップ５３を挟
んで冷却フィン５５の反対側に、図示しないマザーボー
ドと接続するための入出力ピン５４が設けられている。
【０００４】薄膜配線基板５２は、図６のように、セラ
ミック基板６１上に薄膜層６３が形成された構成となっ
ており、該薄膜配線基板５２と図示しないＬＳＩチップ
との接続は半田バンプ６４により行なわれている。
ミック基板６１上に薄膜層６３が形成された構成となっ
ており、該薄膜配線基板５２と図示しないＬＳＩチップ
との接続は半田バンプ６４により行なわれている。
【０００５】なお、前記セラミック基板６１に設けられ
るＶＩＡ６２の直径はΦ０．１ｍｍ〜Φ０．２ｍｍ程度
である。
るＶＩＡ６２の直径はΦ０．１ｍｍ〜Φ０．２ｍｍ程度
である。
【０００６】
【従来の技術】近年、高密度化によるＬＳＩ端子数の増
加に伴い、ＬＳＩ間を接続する基板上の配線数が増加
し、配線の微細ピッチ化が要求される。そして、特にＭ
ＣＭ基板などに使用される薄膜配線基板に関してはその
要求が強く、配線の微細ピッチ化が進んでいる。
加に伴い、ＬＳＩ間を接続する基板上の配線数が増加
し、配線の微細ピッチ化が要求される。そして、特にＭ
ＣＭ基板などに使用される薄膜配線基板に関してはその
要求が強く、配線の微細ピッチ化が進んでいる。
【０００７】従来の薄膜配線基板の製造方法を図７に示
す。
す。
【０００８】工程１として、セラミック基材を薄く
（０．１ｍｍ〜０．３ｍｍ程度）スライス加工し、パン
チングなどで穴あけ加工する。そして、その穴部にタン
グステンＷ７２を塗り込み、図のような薄いグリーンシ
ート７１を形成する。
（０．１ｍｍ〜０．３ｍｍ程度）スライス加工し、パン
チングなどで穴あけ加工する。そして、その穴部にタン
グステンＷ７２を塗り込み、図のような薄いグリーンシ
ート７１を形成する。
【０００９】上記セラミック基材の材質としては、アル
ミナセラミック，窒化アルミのセラミック，或いはガラ
スセラミック等が使用され、穴部に塗り込む導通用の金
属としては、タングステンＷ７２若しくはモリブデンＭ
ｏなどが使用される。
ミナセラミック，窒化アルミのセラミック，或いはガラ
スセラミック等が使用され、穴部に塗り込む導通用の金
属としては、タングステンＷ７２若しくはモリブデンＭ
ｏなどが使用される。
【００１０】なお、セラミック基材の材質がガラスセラ
ミックの場合には、穴部に塗り込む導通用の金属として
銅Ｃｕも使用可能である。
ミックの場合には、穴部に塗り込む導通用の金属として
銅Ｃｕも使用可能である。
【００１１】工程２として、そのグリーンシート７１を
複数枚重ね合わせて、加圧，焼成して１枚のベース基板
６１を形成する。この時、工程１で穴部に塗り込んだタ
ングステンＷ７２が、層間を電気的に導通させるＶＩＡ
となる。
複数枚重ね合わせて、加圧，焼成して１枚のベース基板
６１を形成する。この時、工程１で穴部に塗り込んだタ
ングステンＷ７２が、層間を電気的に導通させるＶＩＡ
となる。
【００１２】工程３として、ベース基板６１の表面を機
械的に研磨して、表面の凹凸を平坦化する。
械的に研磨して、表面の凹凸を平坦化する。
【００１３】工程４として、その後、スパッタ法によ
り、密着金属としてのクロムＣｒ層またはチタンＴｉ層
と、メッキ時の通電層となるＣｕ層とを形成する。（こ
れらの層を以下「メッキ下地導体層」と称す。） 工程５として、前工程で形成したメッキ下地導体層７６
上に、電解メッキにより、銅Ｃｕ７７の層を所望の厚さ
に形成する。その際、フォトリソグラフィ法を用いて、
必要な箇所にのみ銅が形成されるようにする。
り、密着金属としてのクロムＣｒ層またはチタンＴｉ層
と、メッキ時の通電層となるＣｕ層とを形成する。（こ
れらの層を以下「メッキ下地導体層」と称す。） 工程５として、前工程で形成したメッキ下地導体層７６
上に、電解メッキにより、銅Ｃｕ７７の層を所望の厚さ
に形成する。その際、フォトリソグラフィ法を用いて、
必要な箇所にのみ銅が形成されるようにする。
【００１４】工程６として、エッチングにより、銅Ｃｕ
７７の層が形成されていない範囲のスパッタ層７６を除
去する。エッチング液としては、それぞれの金属に関す
る選択エッチングが可能な溶液を使用する。
７７の層が形成されていない範囲のスパッタ層７６を除
去する。エッチング液としては、それぞれの金属に関す
る選択エッチングが可能な溶液を使用する。
【００１５】そして、以下、薄膜層形成のための通常の
製造方法によって、ベース基板６１上に薄膜層を形成
し、薄膜配線基板を完成させる。
製造方法によって、ベース基板６１上に薄膜層を形成
し、薄膜配線基板を完成させる。
【００１６】
【発明が解決しようとする課題】上述した薄膜配線基板
の製造方法に関して、一番大きな問題は、ＶＩＡを構成
するタングステンＷ７２に発生する直径数μｍのピンホ
ール（以下「ボイド」という。）の存在である。
の製造方法に関して、一番大きな問題は、ＶＩＡを構成
するタングステンＷ７２に発生する直径数μｍのピンホ
ール（以下「ボイド」という。）の存在である。
【００１７】前記ボイド７５は、主に、グリーンシート
７１形成工程におけるタングステンＷ７２の充填時に発
生する。具体的には、タングステンＷ７１をペースト状
する作業で発生する場合と、そのペースト状のものを充
填するという作業でタングステンＷ７１の充填不足によ
り発生する場合とがあり、一度発生したボイド７５はタ
ングステンＷ７１の内部にそのまま存在する。
７１形成工程におけるタングステンＷ７２の充填時に発
生する。具体的には、タングステンＷ７１をペースト状
する作業で発生する場合と、そのペースト状のものを充
填するという作業でタングステンＷ７１の充填不足によ
り発生する場合とがあり、一度発生したボイド７５はタ
ングステンＷ７１の内部にそのまま存在する。
【００１８】そして、何千というＶＩＡ６２のいくつか
は、図７の（Ａ）部拡大図のように、研磨工程の後、ボ
イド６５がベース基板６１の表面に露出し、平坦である
べきベース基板６１の表面に凹みを作ってしまう。
は、図７の（Ａ）部拡大図のように、研磨工程の後、ボ
イド６５がベース基板６１の表面に露出し、平坦である
べきベース基板６１の表面に凹みを作ってしまう。
【００１９】このように、ベース基板６１の表面にボイ
ド７５が露出してしまうことにより出来るベース基板６
１表面の凹み（以下「ボイド欠陥」という。）は、次の
様なプロセスで、ベース基板６１上に形成される薄膜層
６３（薄膜多層回路部）の配線形成を阻害する。
ド７５が露出してしまうことにより出来るベース基板６
１表面の凹み（以下「ボイド欠陥」という。）は、次の
様なプロセスで、ベース基板６１上に形成される薄膜層
６３（薄膜多層回路部）の配線形成を阻害する。
【００２０】例えば、薄膜層６３の形成工程において、
層間絶縁層としてのポリイミド層を形成する際、スピン
コート法でポリイミド材が塗布されるが、ＶＩＡ６２上
に導体パターンが形成されない場合には、そのＶＩＡ上
にポリイミド材が直接塗布されることになる。その場
合、ボイド欠陥のいくつかは、内部にまで完全にポリイ
ミド材が入り込まず、空気の入った空間が出来てしま
う。
層間絶縁層としてのポリイミド層を形成する際、スピン
コート法でポリイミド材が塗布されるが、ＶＩＡ６２上
に導体パターンが形成されない場合には、そのＶＩＡ上
にポリイミド材が直接塗布されることになる。その場
合、ボイド欠陥のいくつかは、内部にまで完全にポリイ
ミド材が入り込まず、空気の入った空間が出来てしま
う。
【００２１】そして、その後の焼成過程で、その空気が
膨張してポリイミドを弾いてしまう現象を引き起こす。
その結果、上下パターンの絶縁材としてのポリイミド層
が消失してしまい、その上に積層される層が形成不良と
なる、或いは、その上に積層する導体パターンが、直下
に存在するＶＩＡ６２と短絡してしまう。
膨張してポリイミドを弾いてしまう現象を引き起こす。
その結果、上下パターンの絶縁材としてのポリイミド層
が消失してしまい、その上に積層される層が形成不良と
なる、或いは、その上に積層する導体パターンが、直下
に存在するＶＩＡ６２と短絡してしまう。
【００２２】更に、薄膜層を形成する工程で、エッチン
グ溶液がボイド欠陥内部に入り込んで残ってしまった場
合、（薄膜配線基板の製造時には機能的欠陥が無いもの
の、）図７の浸食部７８のように、その内部に入り込ん
だエッチング溶液により、経時的にタングステンＷの腐
食が進行し、何年か後に機能障害が発生するという問題
もある。
グ溶液がボイド欠陥内部に入り込んで残ってしまった場
合、（薄膜配線基板の製造時には機能的欠陥が無いもの
の、）図７の浸食部７８のように、その内部に入り込ん
だエッチング溶液により、経時的にタングステンＷの腐
食が進行し、何年か後に機能障害が発生するという問題
もある。
【００２３】このように、導体パターンの断線や導体パ
ターン間の短絡など機能的な欠陥を有する（若しくは将
来、機能的な欠陥に至る）基板や、薄膜層が形成不良に
よって、所定層数のビルドアップが不可能となった基板
は、製品としては使用出来ず、廃却される。そして、そ
の結果、製造に関する歩留りが上がらず、薄膜配線基板
の製造コストが高価となってしまうという問題が発生し
ている。
ターン間の短絡など機能的な欠陥を有する（若しくは将
来、機能的な欠陥に至る）基板や、薄膜層が形成不良に
よって、所定層数のビルドアップが不可能となった基板
は、製品としては使用出来ず、廃却される。そして、そ
の結果、製造に関する歩留りが上がらず、薄膜配線基板
の製造コストが高価となってしまうという問題が発生し
ている。
【００２４】なお、これらの問題は、ベース基板６１が
樹脂基板である場合にも、同様のメカニズムで発生す
る。
樹脂基板である場合にも、同様のメカニズムで発生す
る。
【００２５】しかしながら、前記ボイドを完全に無くす
ことは困難であり、また、発生したボイド欠陥による薄
膜層の形成不良を回避する技術に関しても、現在のとこ
ろ有効な手段は存在しない。薄膜層が高密度かつ多層な
ため、薄膜層形成後に不良箇所を修復することも現実に
は不可能である。
ことは困難であり、また、発生したボイド欠陥による薄
膜層の形成不良を回避する技術に関しても、現在のとこ
ろ有効な手段は存在しない。薄膜層が高密度かつ多層な
ため、薄膜層形成後に不良箇所を修復することも現実に
は不可能である。
【００２６】そのため、本課題を解決するために、ボイ
ド欠陥を埋めて薄膜層の形成不良を最小限に食い止める
ことを考える。バイヤと同種の金属を用いてボイド欠陥
を埋める方法である。
ド欠陥を埋めて薄膜層の形成不良を最小限に食い止める
ことを考える。バイヤと同種の金属を用いてボイド欠陥
を埋める方法である。
【００２７】しかしながら、上述したように、ベース基
板表面は、薄膜層形成時、エッチング溶液に直接されさ
れるため、ボイド欠陥の窪みを隙間無く完全に埋めて、
ボイド欠陥内にエッチング溶液が残らないようにするこ
とが必須となる。
板表面は、薄膜層形成時、エッチング溶液に直接されさ
れるため、ボイド欠陥の窪みを隙間無く完全に埋めて、
ボイド欠陥内にエッチング溶液が残らないようにするこ
とが必須となる。
【００２８】それに対して、例えば、スキージ法など公
知の方法でボイド欠陥を埋めた場合、数μｍ程度の小さ
なボイド欠陥を全て残さずに且つそれぞれ隙間無く完全
に埋めることが難しい。そして、そのペーストの注入量
にバラツキが出て、たとえ全てのボイド欠陥に注入出
来、表面状は完全に埋まった形態になったとしても、い
くつかのボイド欠陥については、その内部に注入が不完
全な状態のものが残ってしまう。
知の方法でボイド欠陥を埋めた場合、数μｍ程度の小さ
なボイド欠陥を全て残さずに且つそれぞれ隙間無く完全
に埋めることが難しい。そして、そのペーストの注入量
にバラツキが出て、たとえ全てのボイド欠陥に注入出
来、表面状は完全に埋まった形態になったとしても、い
くつかのボイド欠陥については、その内部に注入が不完
全な状態のものが残ってしまう。
【００２９】その結果、例えば、修復するためにタング
ステンＷを使用した場合、エッチング時に、その修復部
表面はエッチング溶液に直接さらされるが、タングステ
ンＷが下地導体としてのクロムＣｒに対するエッチング
溶液に腐食する性質あるため、表面部分が溶けてしま
い、そこから注入が不完全なボイド欠陥部にエッチング
溶液が侵入する。そして、エッチング溶液除去作業後も
そのエッチング溶液が完全に除去されずボイド欠陥部に
残り、その後の不具合を引き起こす。
ステンＷを使用した場合、エッチング時に、その修復部
表面はエッチング溶液に直接さらされるが、タングステ
ンＷが下地導体としてのクロムＣｒに対するエッチング
溶液に腐食する性質あるため、表面部分が溶けてしま
い、そこから注入が不完全なボイド欠陥部にエッチング
溶液が侵入する。そして、エッチング溶液除去作業後も
そのエッチング溶液が完全に除去されずボイド欠陥部に
残り、その後の不具合を引き起こす。
【００３０】本発明は、このような不具合を解消するた
めのものであり、薄膜配線基板の製造方法に関し、上記
ベース基板表面に発生するボイド欠陥を完全に修復し、
製造性を向上させ、歩留りを改善させることが目的であ
る。
めのものであり、薄膜配線基板の製造方法に関し、上記
ベース基板表面に発生するボイド欠陥を完全に修復し、
製造性を向上させ、歩留りを改善させることが目的であ
る。
【００３１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、薄膜配線基板の製造方法に関し、エッチ
ング溶液に対する耐腐食性を有する導電材により、ベー
ス基板のＶＩＡに発生したボイド欠陥を修復するもので
ある。
に、本発明は、薄膜配線基板の製造方法に関し、エッチ
ング溶液に対する耐腐食性を有する導電材により、ベー
ス基板のＶＩＡに発生したボイド欠陥を修復するもので
ある。
【００３２】以下、請求項１の発明について説明する。
【００３３】請求項１の発明に関しては、請求項１記載
の構成とすることにより、ボイド欠陥を完全に修復する
ものである。
の構成とすることにより、ボイド欠陥を完全に修復する
ものである。
【００３４】本発明では、ボイド欠陥部を修復する導電
材として、エッチング溶液に対する耐腐食性を有するも
のを使用するため、薄膜層形成のエッチング時に使用さ
れる薬液により浸食されない。
材として、エッチング溶液に対する耐腐食性を有するも
のを使用するため、薄膜層形成のエッチング時に使用さ
れる薬液により浸食されない。
【００３５】そして、ベース基板上に薄膜層が形成され
る際、薄膜層のポリイミド材が消失する等、薄膜層形成
における阻害要因が無くなり、薄膜層形成後、欠陥の少
ない薄膜配線基板を製造することが可能となる。その結
果、薄膜配線基板の歩留まりが大幅に改善する。
る際、薄膜層のポリイミド材が消失する等、薄膜層形成
における阻害要因が無くなり、薄膜層形成後、欠陥の少
ない薄膜配線基板を製造することが可能となる。その結
果、薄膜配線基板の歩留まりが大幅に改善する。
【００３６】なお、エッチング溶液に対する耐腐食性を
有する導電材としては、ニッケルＮｉ，金Ａｕなどが有
る。
有する導電材としては、ニッケルＮｉ，金Ａｕなどが有
る。
【００３７】以下、請求項２の発明について説明する。
【００３８】請求項２の発明は、請求項２記載の構成と
することにより、ボイド欠陥を完全に修復した薄膜配線
基板である。
することにより、ボイド欠陥を完全に修復した薄膜配線
基板である。
【００３９】以下、請求項３，４の発明について説明す
る。
る。
【００４０】請求項３，４の発明は、それぞれ請求項
１，２の発明に対応するベース基板の製造方法およびベ
ース基板である。
１，２の発明に対応するベース基板の製造方法およびベ
ース基板である。
【００４１】以下、請求項５の発明について説明する。
【００４２】請求項５の発明に関しては、請求項５記載
の構成とすることにより、前記ベース基板のＶＩＡに発
生したボイド欠陥を、より完全に修復するとともに、ベ
ース基板の搬送時の酸化による不具合を解消するもので
ある。
の構成とすることにより、前記ベース基板のＶＩＡに発
生したボイド欠陥を、より完全に修復するとともに、ベ
ース基板の搬送時の酸化による不具合を解消するもので
ある。
【００４３】本発明は、薄膜層を形成する前に、エッチ
ング溶液に対する耐腐食性を有する導電材をボイド欠陥
部に析出させるが、該析出を無電解メッキで行なう。こ
のため、ＶＩＡとの密着性を良くすることが可能とな
る。
ング溶液に対する耐腐食性を有する導電材をボイド欠陥
部に析出させるが、該析出を無電解メッキで行なう。こ
のため、ＶＩＡとの密着性を良くすることが可能とな
る。
【００４４】また、エッチング溶液に対する耐腐食性を
有する導電材として、ニッケルＮｉを使用する。ニッケ
ルＮｉは、無電解メッキを行なう際の取り扱いが容易で
あるとともに酸化し難いという性質を有する。
有する導電材として、ニッケルＮｉを使用する。ニッケ
ルＮｉは、無電解メッキを行なう際の取り扱いが容易で
あるとともに酸化し難いという性質を有する。
【００４５】したがって、ベース基板の状態で売買さ
れ、搬送に時間を要する場合など、基板の表面が酸化さ
れないため、搬送時のパッケージが簡易で済むなどの点
で、非常に有効である。
れ、搬送に時間を要する場合など、基板の表面が酸化さ
れないため、搬送時のパッケージが簡易で済むなどの点
で、非常に有効である。
【００４６】以下、請求項６の発明について説明する。
【００４７】請求項６の発明に関しては、請求項６記載
の構成とすることにより、薄膜層の多層化形成を可能に
するものである。
の構成とすることにより、薄膜層の多層化形成を可能に
するものである。
【００４８】ボイド欠陥部に導電材を注入して凹部を埋
めた後、例えば、スキージ法の場合にはその作業不良に
よって、また、メッキ法の場合には、ボイド欠陥部だけ
でなくＶＩＡの表面全体にわたって金属が析出してしま
うため、ベース基板の表面は完全に平坦でない。
めた後、例えば、スキージ法の場合にはその作業不良に
よって、また、メッキ法の場合には、ボイド欠陥部だけ
でなくＶＩＡの表面全体にわたって金属が析出してしま
うため、ベース基板の表面は完全に平坦でない。
【００４９】薄膜層の形成の際、一般に高精度のフォト
レジスト法を用いて配線パターン形成しているため、ど
こかの層に凹凸部あると、その上層を形成する際に、そ
の凹凸部の真上付近の配線パターン形成が正しく行なわ
れなくなり、厚さが薄くなる若しくは部分的に消失する
ことが発生する。そして、そのまま、複数の層を形成し
ていくと、累積的に形成不良が発生し、ついには導通パ
ターンが断線する等の機能的な欠陥に至る。
レジスト法を用いて配線パターン形成しているため、ど
こかの層に凹凸部あると、その上層を形成する際に、そ
の凹凸部の真上付近の配線パターン形成が正しく行なわ
れなくなり、厚さが薄くなる若しくは部分的に消失する
ことが発生する。そして、そのまま、複数の層を形成し
ていくと、累積的に形成不良が発生し、ついには導通パ
ターンが断線する等の機能的な欠陥に至る。
【００５０】このように、平坦でない部分が僅かな量で
あっても、高精度な薄膜層の形成工程においては形成不
良を起こし、多層化する際の層数に限界が生じてしまう
ため、本発明では、研磨加工により、ベース基板の表面
発生した凹凸を平坦化して完全に無くし、薄膜層形成の
多層化を可能にする。
あっても、高精度な薄膜層の形成工程においては形成不
良を起こし、多層化する際の層数に限界が生じてしまう
ため、本発明では、研磨加工により、ベース基板の表面
発生した凹凸を平坦化して完全に無くし、薄膜層形成の
多層化を可能にする。
【００５１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００５２】図１〜図４は、本発明の実施の形態を示し
たものある。
たものある。
【００５３】先ず、図２のような方法で、ベース基板１
を製造する。
を製造する。
【００５４】図のように、ベース基板１は、従来と同
様、複数の薄いグリーンシート１１を加圧，焼成して積
層した後、基板表面をスライス面５まで研磨して完成さ
せる（工程１，２，３）。
様、複数の薄いグリーンシート１１を加圧，焼成して積
層した後、基板表面をスライス面５まで研磨して完成さ
せる（工程１，２，３）。
【００５５】次に、ベース基板１完成後、図１のような
方法で、ベース基板１のＶＩＡ２に発生したボイド欠陥
を修復する。
方法で、ベース基板１のＶＩＡ２に発生したボイド欠陥
を修復する。
【００５６】無電解メッキにより、ボイド欠陥修復前の
ベース基板１上にニッケルＮｉ４を析出させる。そし
て、図のように、セラミック部７以外のスルーホールＶ
ＩＡ２を形成するタングステンＷ７２の表面全体に、ニ
ッケルＮｉ４が析出する（ステップ１）。
ベース基板１上にニッケルＮｉ４を析出させる。そし
て、図のように、セラミック部７以外のスルーホールＶ
ＩＡ２を形成するタングステンＷ７２の表面全体に、ニ
ッケルＮｉ４が析出する（ステップ１）。
【００５７】その後、ニッケルＮｉを析出させたベース
基板１の表面を研磨して、工程１のメッキによって発生
した基板表面の凹凸を平坦化し、カット面６を形成す
る。このとき、ＶＩＡ内部に隠れている図示しないボイ
ドが、更に基板表面に析出してこないように、スライス
面５に達した後の研磨は、最大でも数μｍ程度に抑える
（ステップ２）。
基板１の表面を研磨して、工程１のメッキによって発生
した基板表面の凹凸を平坦化し、カット面６を形成す
る。このとき、ＶＩＡ内部に隠れている図示しないボイ
ドが、更に基板表面に析出してこないように、スライス
面５に達した後の研磨は、最大でも数μｍ程度に抑える
（ステップ２）。
【００５８】ここで、上記平坦化は、例えば、ベース基
板１を同時に両面から研磨する両面研磨加工により行な
われる。
板１を同時に両面から研磨する両面研磨加工により行な
われる。
【００５９】図３，図４に、薄膜多層回路の製造工程を
順次示す。
順次示す。
【００６０】先ず、スパッタ法により、工程１，２を経
てボイド欠陥の修復が行なわれたベース基３１上に、密
着金属として、クロムＣｒおよび銅Ｃｕのメッキ下地導
体３２を形成する（工程Ａ）。
てボイド欠陥の修復が行なわれたベース基３１上に、密
着金属として、クロムＣｒおよび銅Ｃｕのメッキ下地導
体３２を形成する（工程Ａ）。
【００６１】メッキ下地導体３２上にレジスト材を全面
塗布した後、フォトリソグラフィ法を使用して不必要な
部分を除去し、パターン導体などを形成する範囲以外の
所定の範囲について、レジスト３３を形成する（工程
Ｂ）。
塗布した後、フォトリソグラフィ法を使用して不必要な
部分を除去し、パターン導体などを形成する範囲以外の
所定の範囲について、レジスト３３を形成する（工程
Ｂ）。
【００６２】電解メッキにより、メッキ下地導体３２上
に銅Ｃｕパターン３４を形成する（工程Ｃ）。
に銅Ｃｕパターン３４を形成する（工程Ｃ）。
【００６３】更に、レジスト材を全面塗布した後、フォ
トリソグラフィ法を使用して不必要な部分を除去し、上
下層を電気的に導通するＶＩＡ部などを形成する範囲以
外の所定の範囲について、レジスト３５を形成する（工
程Ｄ）。
トリソグラフィ法を使用して不必要な部分を除去し、上
下層を電気的に導通するＶＩＡ部などを形成する範囲以
外の所定の範囲について、レジスト３５を形成する（工
程Ｄ）。
【００６４】電解メッキにより、銅Ｃｕ層３６を形成す
る（工程Ｅ）。
る（工程Ｅ）。
【００６５】レジスト３３およびレジスト３５を剥離す
る（工程Ｆ）。
る（工程Ｆ）。
【００６６】エッチングにより、クロムＣｒ層および銅
Ｃｕ層より成るメッキ下地導体３２のうち、不要な箇所
を除去する。このとき、例えば、クロムＣｒ層エッチン
グには、銅Ｃｕが溶けずにクロムＣｒのみが溶解可能な
アルカリ性の溶液を使用する（工程Ｇ）。
Ｃｕ層より成るメッキ下地導体３２のうち、不要な箇所
を除去する。このとき、例えば、クロムＣｒ層エッチン
グには、銅Ｃｕが溶けずにクロムＣｒのみが溶解可能な
アルカリ性の溶液を使用する（工程Ｇ）。
【００６７】スピンコート法などにより、絶縁層として
のポリイミド４１をコーティングする（工程Ｈ）。
のポリイミド４１をコーティングする（工程Ｈ）。
【００６８】前工程でコーティングされたポリイミド４
１上に、スパッタ法で、研磨位置を決定するためのタン
グステンＷ４２を形成する（工程Ｉ）。
１上に、スパッタ法で、研磨位置を決定するためのタン
グステンＷ４２を形成する（工程Ｉ）。
【００６９】Chemical Mechanical Polishing 処理（以
下「ＣＭＰ処理」という。）により、ポリイミド２６の
凸部を平坦化する（工程Ｊ）。
下「ＣＭＰ処理」という。）により、ポリイミド２６の
凸部を平坦化する（工程Ｊ）。
【００７０】前記ＣＭＰ処理の後、エッチングにより、
残っているタングステン４２を除去する（工程Ｋ）。
残っているタングステン４２を除去する（工程Ｋ）。
【００７１】以下、必要が有れば、図３および図４の工
程を繰り返して多層化する。
程を繰り返して多層化する。
【００７２】以上のような工程により、ベース基板上に
薄膜の多層回路を形成し、薄膜配線基板を完成させる。
薄膜の多層回路を形成し、薄膜配線基板を完成させる。
【００７３】
【発明の効果】以上説明したように、本発明は、薄膜配
線基板の製造方法に関し、エッチング溶液に対する耐腐
食性を有する導電材により、ベース基板のＶＩＡに発生
したボイド欠陥を修復するものである。
線基板の製造方法に関し、エッチング溶液に対する耐腐
食性を有する導電材により、ベース基板のＶＩＡに発生
したボイド欠陥を修復するものである。
【００７４】そのため、薄膜層形成における阻害要因が
無くなり、その結果、製造上の歩留りが向上し、低コス
ト化が実現出来る。
無くなり、その結果、製造上の歩留りが向上し、低コス
ト化が実現出来る。
【図１】本発明に係る実施の形態におけるボイド欠陥修
正工程である。
正工程である。
【図２】本発明に係る実施の形態におけるベース基板製
造工程である。
造工程である。
【図３】本発明に係る実施の形態における薄膜多層回路
の製造工程（前半）である。
の製造工程（前半）である。
【図４】本発明に係る実施の形態における薄膜多層回路
の製造工程（後半）である。
の製造工程（後半）である。
【図５】ＭＣＭ側面図である。
【図６】ＭＣＭにおける薄膜配線基板の拡大断面図であ
る。
る。
【図７】従来の製造方法である。
１ ベース基板（ボイド欠陥修復前） ２ ＶＩＡ ３ ボイド欠陥 ４ ニッケルＮｉ ５ スライス面 ６ カット面 ７ セラミック部 １１ グリーンシート ３１ ベース基板（ボイド欠陥修復後） ３２ メッキ下地導体 ３３ レジスト ３４ 銅Ｃｕパターン ３５ レジスト ３６ 銅Ｃｕ ４１ ポリイミド ４２ タングステンＷ ５１ ＭＣＭ ５２ 薄膜配線基板 ５３ ＬＳＩチップ ５４ 入出力ピン ５５ 冷却フィン ６１ ベース基板 ６２ ＶＩＡ ６３ 薄膜層 ６４ 半田バンプ ６５ パッド ７１ グリーンシート ７２ タングステンＷ ７３ セラミック ７４ ランド ７５ ボイド ７６ メッキ下地導体層 ７７ 銅Ｃｕ ７８ 浸食部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｄ (72)発明者 森泉 清和 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E317 AA24 BB01 BB04 BB15 CC31 CC32 CD01 CD17 CD23 CD27 GG09 GG16 5E343 AA07 AA18 AA23 BB24 BB38 BB40 BB44 BB72 DD25 DD33 DD43 DD76 EE43 ER18 ER51 GG20 5E346 AA02 AA42 CC10 CC31 CC32 CC37 CC54 DD23 DD24 FF05 FF13 FF18 GG04 GG06 GG17 GG22 HH32
Claims (6)
- 【請求項１】 層間を電気的に導通させるＶＩＡを有す
るベース基板に薄膜層を形成した薄膜配線基板の製造方
法において、 前記ＶＩＡ上に存在するボイド欠陥を、エッチング溶液
に対する耐腐食性を有する導電材により埋めた後、 前記ベース基板上に薄膜層を形成することを特徴とする
薄膜配線基板の製造方法。 - 【請求項２】 層間を電気的に導通させるＶＩＡを有す
るベース基板と、 前記ＶＩＡに存在するボイド欠陥に形成されるととも
に、エッチング溶液に対する耐腐食性を有する導電材
と、 前記導電材が形成された前記ベース基板上に形成された
薄膜層と、 を有することを特徴とする薄膜配線基板。 - 【請求項３】 層間を電気的に導通させるＶＩＡを有す
るベース基板の製造方法において、 前記ＶＩＡ上に存在するボイド欠陥を、エッチング溶液
に対する耐腐食性を有する導電材により埋めたことを特
徴とするベース基板の製造方法。 - 【請求項４】 層間を電気的に導通させるＶＩＡを有す
るベース基板と、 前記ＶＩＡに存在するボイド欠陥に形成されるととも
に、エッチング溶液に対する耐腐食性を有する導電材
と、 を有することを特徴とするベース基板。 - 【請求項５】 前記ボイド欠陥に形成された導電材は、
無電解メッキにて析出させたニッケルＮｉであることを
特徴とする請求項４記載のベース基板。 - 【請求項６】 前記ボイド欠陥に形成された導電材は、
無電解メッキにて析出させたニッケルＮｉの表面を研磨
加工により平坦化したものであることを特徴とする請求
項４記載のベース基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102589A JP2001291946A (ja) | 2000-04-04 | 2000-04-04 | 薄膜配線基板の製造方法および薄膜配線基板 |
| US09/699,569 US6465085B1 (en) | 2000-04-04 | 2000-10-31 | Thin film wiring board and method for manufacturing the same, base substrate and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102589A JP2001291946A (ja) | 2000-04-04 | 2000-04-04 | 薄膜配線基板の製造方法および薄膜配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291946A true JP2001291946A (ja) | 2001-10-19 |
Family
ID=18616439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000102589A Pending JP2001291946A (ja) | 2000-04-04 | 2000-04-04 | 薄膜配線基板の製造方法および薄膜配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291946A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013093535A (ja) * | 2011-10-25 | 2013-05-16 | Samsung Electro-Mechanics Co Ltd | 無収縮セラミック基板及びその製造方法 |
| JP2019140161A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社ディスコ | フレキシブル配線板の製造方法及びフレキシブル配線板 |
| WO2022024907A1 (ja) | 2020-07-29 | 2022-02-03 | 京セラ株式会社 | 回路基板およびその製造方法 |
-
2000
- 2000-04-04 JP JP2000102589A patent/JP2001291946A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013093535A (ja) * | 2011-10-25 | 2013-05-16 | Samsung Electro-Mechanics Co Ltd | 無収縮セラミック基板及びその製造方法 |
| JP2015092629A (ja) * | 2011-10-25 | 2015-05-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 無収縮セラミック基板及びその製造方法 |
| JP2019140161A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社ディスコ | フレキシブル配線板の製造方法及びフレキシブル配線板 |
| WO2022024907A1 (ja) | 2020-07-29 | 2022-02-03 | 京セラ株式会社 | 回路基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
| US20080001297A1 (en) | Laser patterning and conductive interconnect/materials forming techniques for fine line and space features | |
| JPH06268381A (ja) | 多層配線構造体及びその製造方法 | |
| JP2003298232A (ja) | 多層配線基板の製造方法および多層配線基板 | |
| JP2003304065A (ja) | 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP2001185845A (ja) | 電子部品の製造方法及び該電子部品 | |
| US6841877B2 (en) | Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit | |
| KR0157060B1 (ko) | 실장기판 | |
| US7005318B2 (en) | Mounted circuit substrate and method for fabricating the same for surface layer pads that can withstand pad erosion by molten solder applied over a plurality of times | |
| TWI606770B (zh) | 超微間距測試介面板及其製造方法 | |
| JP2001291946A (ja) | 薄膜配線基板の製造方法および薄膜配線基板 | |
| TW200537999A (en) | Fabrication method of a printed circuit board | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| JPH0227835B2 (ja) | ||
| JP3016292B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP4193479B2 (ja) | 素子実装基板の製造方法 | |
| TWI829396B (zh) | 電路板結構及其製作方法 | |
| JP4463940B2 (ja) | 薄膜多層回路基板 | |
| JPH07307434A (ja) | 実装基板 | |
| US6465085B1 (en) | Thin film wiring board and method for manufacturing the same, base substrate and method for manufacturing the same | |
| JP4077665B2 (ja) | コンタクトプローブの製造方法 | |
| TWI814180B (zh) | 一併接合方式的多層電路基板製造方法 | |
| JP2712936B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| US20230213555A1 (en) | Testing substrate and manufacturing method thereof and probe card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20060412 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060418 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| A02 | Decision of refusal |
Effective date: 20060822 Free format text: JAPANESE INTERMEDIATE CODE: A02 |