KR20130041084A - 반도체 기판용 연마액 및 반도체 웨이퍼의 제조 방법 - Google Patents

반도체 기판용 연마액 및 반도체 웨이퍼의 제조 방법

Info

Publication number
KR20130041084A
KR20130041084A KR1020137000572A KR20137000572A KR20130041084A KR 20130041084 A KR20130041084 A KR 20130041084A KR 1020137000572 A KR1020137000572 A KR 1020137000572A KR 20137000572 A KR20137000572 A KR 20137000572A KR 20130041084 A KR20130041084 A KR 20130041084A
Authority
KR
South Korea
Prior art keywords
polishing
polishing liquid
semiconductor
mass
semiconductor substrates
Prior art date
Application number
KR1020137000572A
Other languages
English (en)
Inventor
유타카 노무라
히로시 나카가와
마사히로 사카시타
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20130041084A publication Critical patent/KR20130041084A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명의 반도체 기판용 연마액은 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자와 수용성 고분자와 물을 함유하고, 수용성 고분자의 함유량이 반도체 기판용 연마액의 전체 질량 기준으로 0 질량％ 를 초과하고 1.00 질량％ 이하이며, pH 가 5.0 이상 9.0 이하이다. 본 발명의 반도체 웨이퍼의 제조 방법은 상기 반도체 기판용 연마액을 사용하여 반도체 기판의 표면을 연마하여 반도체 웨이퍼를 얻는 연마 공정을 구비한다.

Description

반도체 기판용 연마액 및 반도체 웨이퍼의 제조 방법{POLISHING LIQUID FOR SEMICONDUCTOR SUBSTRATE AND METHOD FOR PRODUCING SEMICONDUCTOR WAFER}
본 발명은 반도체 기판용 연마액 및 반도체 웨이퍼의 제조 방법에 관한 것이다.
실리콘 기판으로 대표되는 반도체 기판의 연마 공정에는, 일반적으로, 슬라이싱에 의해 발생하는 표면의 요철의 해소 및 기판 두께의 균일화를 위한 랩핑 공정과, 목적으로 하는 표면 정밀도로 마무리하기 위한 폴리싱 공정 (연마 공정) 이 있다. 폴리싱 공정은 또한 조 (粗) 연마로 칭해지는 1 차 폴리싱 공정과, 정밀 연마로 칭해지는 파이널 폴리싱 공정으로 구분된다.
조연마나 정밀 연마는, 경우에 따라, 연마 패드 (연마포) 의 경도나 연마 하중이 상이한 복수의 폴리싱 공정으로 다시 나눌 수 있다. 폴리싱 공정을 복수의 레벨로 나눔으로써, 가공 시간의 단축화, 효율화 및 고품질화를 달성하고 있고, 각각의 폴리싱 공정에서 목적이 상이하다.
조연마의 단계에서는, 랩핑 공정 등에서 발생한 비교적 큰 요철의 해소나, 데미지를 받은 반도체 기판의 표층 부분의 제거를 목적으로 하고 있다. 한편, 정밀 연마의 단계에서는, 반도체 기판의 결함의 저감과 표면의 고도의 평활화가 큰 목적이다.
정밀 연마에 사용되는 반도체 기판용 연마액에는, 반도체 기판에 대한 높은 연마 속도보다, 결정 결함을 발생시키지 않는 것, 기판 상에 잔존하는 이물질 (연마 입자, 연마 패드의 마모에 의해 발생하는 잔류물 등) 을 잘 남지 않게 하는 것, 기판 상에 존재하는 요철을 해소하여 평활한 경면을 형성하는 것 (평활도) 등이 강하게 요구된다.
상기 결정 결함의 대표예로는, COP (Crystal Originated Particle) 를 들 수 있다. COP 는 결정 성장시에 도입되는 결정 결함의 하나로, 연마시나 그 후의 세정시에 COP 를 핵으로 하여 기판 표면에 피트가 형성된다.
또, 반도체 기판 표면의 평활도는 HAZE (헤이즈) 로 판단되는 경우가 많다. HAZE 란 거칠기의 지표이며, 거칠기가 작은 것은 평활성이 높은 것을 의미한다. HAZE 는 통상 웨이퍼 표면 결함 검사 장치 등을 이용하여 측정된다.
그런데, 종래, 반도체 기판을 형성하는 대표적인 물질인 실리콘 (Si) 을 연마하기 위한 연마액으로서, 여러 가지 연마액이 제안되어 있다. 예를 들어, 하기 특허문헌 1 에는, 콜로이드 실리카 및 실리카겔이 반도체 디바이스의 제조에 가장 빈번하게 사용되는 반도체 결정 표면의 연마액으로서 유용하다는 것이 기재되어 있다. 그리고, 하기 특허문헌 1 에는, 사용된 졸의 콜로이드 실리카 및 실리카겔의 1 차 입자의 입자직경이 4～200 ㎚ 라고 기재되어 있다.
하기 특허문헌 2 에는, 1 차 입자의 입자직경이 4～200 ㎚ (바람직하게는 4～100 ㎚) 의 콜로이드 형태의 실리카 또는 실리카겔의 어느 것을 수용성 아민과 조합한 것을 연마액으로서 사용함으로써, 반도체 기판 (특히 실리콘 반도체 기판) 의 표면을 효과적으로 연마할 수 있는 것이 개시되어 있다. 실리카졸 또는 겔 중에 존재하는 실리카에 관한 아민의 양은 0.5～5.0 질량％, 바람직하게는 1.0～5.0 질량％, 가장 바람직하게는 2.0～4.0 질량％ 로 되어 있다.
하기 특허문헌 3 에는, 0.1～5.0 질량％ (가장 바람직하게는 2.0～4.0 질량％) 의 수용성 제 4 암모늄염 또는 제 4 암모늄염기를 첨가한 수성 실리카 조성물을 사용함으로써, 실리콘 웨이퍼의 연마 속도를 개량할 수 있는 것이 기재되어 있다.
하기 특허문헌 4 에는, 실리콘 또는 게르마늄 반도체 재료를 고도의 표면 마무리 상태로 연마하는 방법이 개시되어 있다. 하기 특허문헌 4 에 기재된 기술에서는, 변성 처리된 콜로이드상 실리카겔을 갖고, 실리카 농도가 약 2～약 50 질량％ 이며, pH 가 11～12.5 인 연마액을 사용한다. 그리고, 변성 처리된 콜로이드상 실리카겔은, 비표면적이 약 25～600 ㎡/g 인 실리카 입자의 표면을, 화학적으로 결합한 알루미늄 원자로, 미피복 입자 표면 상의 규소 원자 100 개 당 알루미늄 원자 약 1～약 50 개의 표면 피복이 되도록 피복시킨 것이다. 일반적으로, pH 가 11 이상인 영역에서는, 연마 입자인 실리카가 해중합되어 알칼리규산염이 되어 pH 를 저하시키는 데에 반해, 하기 특허문헌 4 에는, 해중합을 일으키지 않고, pH 가 11 이상인 영역에 있어서, 신속하게 연마할 수 있는 것이 기재되어 있다.
하기 특허문헌 5 에는, 피페라진 또는 질소에 저급 알킬 치환기가 부착된 피페라진과, 수성 콜로이드 실리카졸 또는 겔을 함유하고, 또한, 피페라진이 졸의 SiO2 함유량에 대해 0.1～5 질량％ 함유되는 연마액이 개시되어 있다. 또, 하기 특허문헌 5 에는, 실리콘 웨이퍼 및 이것과 동일한 재료의 연마 방법이 개시되어 있다. 하기 특허문헌 5 에 의하면, 연마액에 피페라진을 함유시킨 경우, 아미노에틸에탄올아민을 사용하는 경우와 비교하여, 소량의 콜로이드 실리카로 동등한 연마 속도가 얻어진다고 되어 있다. 또, 하기 특허문헌 5 에는, 강염기성의 피페라진의 계통은 pH 의 조정에 필요시되는 가성 알칼리의 첨가량을 소량으로 할 수 있다고 기재되어 있다.
하기 특허문헌 6 에는, 연마재와, 아졸류 및 그 유도체의 적어도 어느 1 종과, 물을 함유하는 것을 특징으로 하는 연마용 조성물이 개시되어 있다. 그리고, 하기 특허문헌 6 에는, 아졸류 및 그 유도체가 연마용 조성물에 첨가됨으로써 연마용 조성물의 연마 능력이 향상된다고 기재되어 있다. 그 이유로서, 복소 5 원자 고리의 질소 원자의 비공유 전자쌍이 연마 대상물에 직접 작용하는 것이 지적되어 있고, 구체적으로는 이미다졸을 적용한 실시예가 개시되어 있다.
또, 하기 특허문헌 7 에는, 실리콘 반도체 웨이퍼의 경면 연마에 있어서, HAZE 레벨을 저하시키지 않고, 웨이퍼 표면에 부착되는 파티클을 저감시킬 수 있는 실리콘 반도체 웨이퍼용의 연마용 조성물이 개시되어 있다. 연마용 조성물은 이산화규소, 물, 수용성 고분자 화합물, 염기성 화합물, 알코올성 수산기를 1～10 개 갖는 화합물 및 알코올성 수산기를 1～10 개 갖는 함질소 염기성 화합물을 함유하고 있는 것을 특징으로 하고 있다.
또, 하기 특허문헌 8 에는, HAZE 레벨을 더욱 개선시킬 수 있는 연마용 조성물 및 그것을 사용한 실리콘 웨이퍼의 연마 방법, 그리고 린스용 조성물 및 그것을 사용한 실리콘 웨이퍼의 린스 방법이 개시되어 있다. 연마용 조성물은 하이드록시에틸셀룰로오스, 0.005 중량％ 를 초과함과 함께 0.5 중량％ 미만의 폴리에틸렌옥사이드, 알칼리 화합물, 물 및 이산화규소를 함유한다. 그리고, 연마용 조성물은, 실리콘 웨이퍼 표면에 복수 단계로 나누어 연마를 실시할 때에, 실리콘 웨이퍼 표면의 HAZE 레벨을 개선할 목적으로 실시되는 연마 공정에 사용되도록 구성되어 있다. 린스용 조성물은 하이드록시에틸셀룰로오스, 0.005 중량％ 를 초과함과 함께 0.5 중량％ 미만의 폴리에틸렌옥사이드, 알칼리 화합물 및 물을 함유하고, 상기 연마 공정 후의 실리콘 웨이퍼 표면에 실시되는 린스에 사용되도록 구성되어 있다.
또, 하기 특허문헌 9 에는, 실리콘 웨이퍼에 대한 연마 속도를 향상시킴과 함께 COP 및 HAZE 레벨을 개선할 수 있는 연마용 조성물이 개시되어 있다. 연마용 조성물은 블록형 폴리에테르, 이산화규소, 염기성 화합물, 하이드록시에틸셀룰로오스 및 폴리비닐알코올에서 선택되는 적어도 1 종, 그리고, 물의 각 성분을 함유하고 있는 것을 특징으로 하고 있다.
미국 특허 제3170273호 명세서 미국 특허 제4169337호 명세서 미국 특허 제4462188호 명세서 일본 특허공보 소57-058775호 일본 공개특허공보 소62-030333호 일본 공개특허공보 2006-080302호 일본 공개특허공보 평11-116942호 일본 공개특허공보 2004-128089호 일본 공개특허공보 2005-085858호
상기 서술한 바와 같이, 반도체 기판의 폴리싱 공정에서 사용되는 연마액은 연마 입자와 알칼리제를 기본의 함유 성분으로 하고 있고, 또한 연마 속도를 높이거나, 연마 입자 잔여물을 저감시키거나, 결정 결함을 저감시키거나 하기 위해서, 염이나 수용성 고분자 등이 첨가된다. 그리고, 어느 연마액도 강알칼리성 영역 (pH 가 강알칼리성의 영역, 특히 pH 가 9.0 을 초과하는 영역) 에서 사용된다. 이것은 알칼리제의 케미컬한 작용에 의해 연마가 실시되기 때문이다.
한편, 상기와 같은 연마액은 강알칼리성 영역인 점에서 알칼리제의 에칭 작용에 의해 COP 가 확대되거나 증가되거나 하는 문제점이 있다.
본 발명의 목적은, 반도체 기판의 연마에 있어서, 기판 표면의 결함이나 이물질을 저감시킬 수 있음과 함께 기판 표면의 평활성을 향상시키는 것이 가능한 반도체 기판용 연마액 및 당해 반도체 기판용 연마액을 사용한 반도체 웨이퍼의 제조 방법을 제공하는 것이다.
본 발명자들은 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자와, 소정량의 수용성 고분자와, 물을 함유하는 연마액을, pH 가 5.0 이상 9.0 이하인 영역에서 사용함으로써, 강알칼리성 영역에 있어서 알칼리제의 에칭에서 기인하여 발생하는 기판 표면의 결함을 저감시킬 수 있음과 함께, 기판 표면에 있어서의 이물질의 저감 및 평활성의 향상을 달성하는 것이 가능하여, 우수한 연마 표면이 형성 가능한 것을 알아내어, 본 발명에 이르렀다.
즉, 본 발명의 반도체 기판용 연마액은 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자와 수용성 고분자와 물을 함유하고, 수용성 고분자의 함유량이 반도체 기판용 연마액의 전체 질량 기준으로 0 질량％ 를 초과하고 1.00 질량％ 이하이며, pH 가 5.0 이상 9.0 이하이다. 이와 같은 반도체 기판용 연마액에 의하면, 반도체 기판의 연마에 있어서, 기판 표면의 결함이나 이물질을 저감시킬 수 있음과 함께 기판 표면의 평활성을 향상시키는 것이 가능하여, 우수한 연마 표면을 형성할 수 있다. 또한, 평활성은 HAZE 에 의해 평가할 수 있다.
본 발명의 반도체 기판용 연마액의 pH 는 6.0 이상 8.0 이하인 것이 바람직하다.
변성 실리카 입자의 함유량은 반도체 기판용 연마액의 전체 질량 기준으로 0.01 질량％ 이상 1.50 질량％ 이하인 것이 바람직하다. 이 경우, 기판 표면의 결함이나 이물질을 더욱 저감시킬 수 있음과 함께 기판 표면의 평활성을 더욱 향상시킬 수 있다.
수용성 고분자의 함유량은 반도체 기판용 연마액의 전체 질량 기준으로 0.001 질량％ 이상 1.00 질량％ 이하인 것이 바람직하다. 이 경우, 기판 표면의 결함이나 이물질을 더욱 저감시킬 수 있음과 함께 기판 표면의 평활성을 더욱 향상시킬 수 있다.
수용성 고분자는 논이온성 고분자인 것이 바람직하다. 이 경우, 기판 표면의 이물질을 더욱 저감시킬 수 있다. 또, 수용성 고분자는 비닐피롤리돈을 함유하는 중합성 단량체에서 얻어지는 중합체인 것이 바람직하고, 폴리비닐피롤리돈인 것이 보다 바람직하다. 이 경우, 기판 표면의 이물질을 더욱 저감시킬 수 있다.
본 발명의 반도체 기판용 연마액은 1,2,4-트리아졸을 추가로 함유하고 있어도 된다. 이 경우, 기판 표면의 평활성을 더욱 향상시킬 수 있다.
1,2,4-트리아졸의 함유량은 반도체 기판용 연마액의 전체 질량 기준으로 0.05 질량％ 이상 0.70 질량％ 이하인 것이 바람직하다. 이 경우, 기판 표면의 결함이나 이물질을 더욱 저감시킬 수 있음과 함께 기판 표면의 평활성을 더욱 향상 시킬 수 있다.
본 발명의 반도체 기판용 연마액은 당해 연마액의 연마 대상이 반도체 기판의 표면이며, 당해 표면이 실리콘을 함유하는 경우에 바람직하게 사용할 수 있다.
본 발명의 반도체 웨이퍼의 제조 방법은 상기 반도체 기판용 연마액을 사용하여 반도체 기판의 표면을 연마하는 연마 공정을 구비한다. 이와 같은 제조 방법에 의하면, 반도체 기판의 연마에 있어서, 기판 표면의 결함이나 이물질을 저감시킬 수 있음과 함께 기판 표면의 평활성을 향상시키는 것이 가능하고, 우수한 연마 표면을 형성할 수 있다.
본 발명의 반도체 웨이퍼의 제조 방법은, 연마 공정 전에, 반도체 재료로 이루어지는 판상 부재를 랩핑 또는 그라인딩하여 조웨이퍼를 얻는 공정과, 조웨이퍼를 연마하여 반도체 기판을 얻는 공정을 추가로 구비하고 있어도 된다. 혹은, 본 발명의 반도체 웨이퍼의 제조 방법은, 연마 공정 전에, 반도체 재료로 이루어지는 판상 부재를 웨트 에칭하여 조웨이퍼를 얻는 공정과, 조웨이퍼를 연마하여 반도체 기판을 얻는 공정을 추가로 구비하고 있어도 된다.
본 발명에 의하면, 반도체 기판의 연마에 있어서, 기판 표면의 결함이나 이물질을 저감시킬 수 있음과 함께 기판 표면의 평활성을 향상시키는 것이 가능하여, 우수한 연마 표면을 형성 가능한 반도체 기판용 연마액 및 당해 반도체 기판용 연마액을 사용한 반도체 웨이퍼의 제조 방법을 제공할 수 있다. 이와 같은 본 발명은 반도체 기판의 표면 가공에 바람직하다. 또, 본 발명에서는, 반도체 기판의 마무리 연마 (파이널 폴리싱) 에 있어서, 기판 표면의 결함이나 이물질을 저감시킬 수 있음과 함께 기판 표면의 평활성을 향상시키는 것이 가능하여, 우수한 연마 표면을 형성할 수 있다.
도 1 은 본 발명의 일 실시형태에 관련된 반도체 웨이퍼의 제조 방법을 나타낸 모식 단면도이다.
도 2 는 실시예 7 에 있어서의 기판면 내에서의 결함 분포의 측정 결과를 나타낸 도면이다.
도 3 은 실시예 7 에 있어서의 기판면 내에서의 HAZE 값의 분포의 측정 결과를 나타낸 도면이다.
도 4 는 비교예 1 에 있어서의 기판면 내에서의 결함 분포의 측정 결과를 나타낸 도면이다.
도 5 는 비교예 1 에 있어서의 기판면 내에서의 HAZE 값의 분포의 측정 결과를 나타낸 도면이다.
이하, 본 발명의 일 실시형태에 관련된 반도체 기판용 연마액 및 당해 연마액을 사용한 반도체 웨이퍼의 제조 방법에 대해 상세하게 설명한다. 또한, 본 명세서에 있어서 연마액 중의 각 성분의 양에 대해 언급하는 경우, 각 성분에 해당되는 물질이 연마액 중에 복수 존재하는 경우에는, 특별히 언급하지 않는 한, 연마액 중에 존재하는 당해 복수의 물질의 합계량을 의미한다.
＜반도체 기판용 연마액＞
본 실시형태의 반도체 기판용 연마액은 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자 (연마 입자) 와 수용성 고분자와 물을 함유하고, 수용성 고분자의 함유량이 반도체 기판용 연마액의 전체 질량 기준으로 0 질량％ 를 초과하고 1.00 질량％ 이하이며, 상기 연마액의 pH 가 5.0 이상 9.0 이하이다.
본 실시형태에서는, 연마액의 pH 가 5.0 이상 9.0 이하인 점에서, 강알칼리성 영역에 있어서의, 알칼리제에 의한 에칭에서 기인한 결함이 발생하는 것을 억제할 수 있다. 또, 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자와 수용성 고분자를 병용한 후에, 수용성 고분자의 함유량이 소정 범위인 것에 의해, 기판 표면의 평활성을 향상시킴과 함께 이물질의 증가를 억제하는 것이 가능하여, 우수한 연마 표면을 형성할 수 있다.
(pH)
본 실시형태에서는, 알칼리제에 의한 에칭에서 기인하는 결함을 저감시키기 위해서, 반도체 기판용 연마액의 pH 는 9.0 이하이다. 결함을 더욱 저감시킬 수 있는 점에서는, 반도체 기판용 연마액의 pH 는 8.0 이하가 바람직하다. 한편, 이물질 (특히 연마 입자) 의 부착에 관해서는, pH 가 낮아질수록 반도체 기판의 전위가 작아지는 점에서, 정전 반발에 의한 이물질의 부착을 저감시키는 효과를 얻기 곤란해진다. 반도체 기판용 연마액의 pH 는, 이물질의 부착을 저감시키는 효과를 충분히 얻는 점에서는, 5.0 이상이고, 5.5 이상이 바람직하며, 6.0 이상이 보다 바람직하다.
반도체 기판용 연마액의 pH 는, 예를 들어, 산성 화합물 및/또는 염기성 화합물의 함유량으로 조정할 수 있다. 또한, 반도체 기판용 연마액의 pH 는 pH 미터 (예를 들어, 요코가와 전기 주식회사 제조, Model pH 81) 로 측정할 수 있다.
상기 산성 화합물로는, 예를 들어 말산 등의 유기산, 글리신 등의 아미노산, 질산, 황산 등의 무기산 등을 들 수 있다. 상기 염기성 화합물로는, 저악취인 점에서, 암모니아, 수산화 암모늄 및 수산화 테트라메틸암모늄에서 선택되는 적어도 1 종의 함질소 염기성 화합물 또는 수산화 칼륨 및 수산화 나트륨에서 선택되는 적어도 1 종의 무기 염기성 화합물이 바람직하다. 이들은 1 종을 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다.
(연마 입자)
본 실시형태의 반도체 기판용 연마액의 연마 입자는 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자 (이하, 경우에 따라 간단히 「변성 실리카 입자」라고 한다) 이고, 표면이 알루미네이트에 의해 개질되어 있는 변성 콜로이달 실리카 입자가 바람직하다. 본 실시형태에 있어서, 변성 실리카 입자는 주연마재로서 작용한다. 한편, 미개질된 실리카 입자로도 연마는 가능하지만, 이것을 단독으로 사용해도, 결함을 충분히 저감시키거나 평활성을 충분히 향상시킬 수는 없다.
알루미네이트에 의한 실리카 입자 표면의 개질은, 예를 들어, 알루민산칼륨 [(AlO(OH)2K] 등의 알루미늄 화합물을 사용하여 실시할 수 있다. 실리카 입자 표면의 개질에서는, 예를 들어, 실리카 입자의 분산액 중에 알루민산칼륨을 첨가하고, 60 ℃ 이상에서 환류시킴으로써, 실리카 입자 표면의 실란올기를, 보다 이온화하기 쉬운 -Si-O-Al(OH)2 기로 한다.
변성 실리카 입자는 필요에 따라 다른 연마 입자와 병용해도 된다. 변성 실리카 입자와 병용할 수 있는 다른 연마 입자로는, 구체적으로는 예를 들어, 알루미나, 세리아, 티타니아, 지르코니아 또는 유기 폴리머 등을 함유하는 연마 지립(砥粒)을 들 수 있다. 변성 실리카 입자와 미개질된 실리카 입자를 병용해도 된다.
변성 실리카 입자의 1 차 입자직경은, 실용적인 연마 속도를 얻을 수 있는 점에서, 5 ㎚ 이상이 바람직하고, 7 ㎚ 이상이 보다 바람직하며, 9 ㎚ 이상이 더욱 바람직하다. 또, 변성 실리카 입자의 1 차 입자직경은, 흠집 등의 연마 결함의 발생을 더욱 억제하기 쉬운 점에서, 200 ㎚ 이하가 바람직하고, 100 ㎚ 이하가 보다 바람직하며, 50 ㎚ 이하가 더욱 바람직하고, 40 ㎚ 이하가 특히 바람직하다. 변성 실리카 입자의 1 차 입자직경을 상기의 범위 내로 한 경우, 연마의 진행에 의해 평활성이 더욱 향상됨과 함께, 입자에서 기인하는 결함의 증가를 더욱 억제할 수도 있다.
본 실시형태에 있어서, 「변성 실리카 입자의 1 차 입자직경」이란, BET 비표면적 V 로부터 산출할 수 있는 평균 직경을 말하고, 가스 흡착법에 의한 흡착 비표면적 (이하, 「BET 비표면적」이라고 한다) 으로부터 산출할 수 있다. 여기서, 입자의 1 차 입자직경 D (단위：m), 입자의 밀도 ρ (단위：㎏/㎥) 및 BET 비표면적 V (단위：㎡/g) 는 하기 식 (1) 의 관계를 갖는다.
D = 6/(ρ×V) …(1)
콜로이달 실리카 입자의 밀도 ρ 를 ρ= 2200 (㎏/㎥) 으로 한 경우, 식 (1) 은 하기 식 (2) 로서 나타낸다.
D = 2.727×10-6/V (m) = 2727/V (㎚)…(2)
식 (2) 에 BET 비표면적 V (㎡/g) 를 대입함으로써, 입자의 1 차 입자직경 D 를 구할 수 있다. BET 비표면적은 구체적으로는 이하와 같이 측정된다. 먼저 지립을 진공 동결 건조기로 건조시키고, 이 잔분을 막자사발 (자성, 100 ㎖) 로 미세하게 분쇄하여 측정용 시료를 얻는다. 그리고, 유아사 아이오닉스 주식회사 제조의 BET 비표면적 측정 장치 (제품명 오토소브 6) 를 사용하여, 측정용 시료의 BET 비표면적 V 를 측정한다.
변성 실리카 입자의 함유량은 반도체 기판용 연마액의 전체 질량 기준으로 0.01 질량％ 이상이 바람직하고, 0.05 질량％ 이상이 보다 바람직하며, 0.10 질량％ 이상이 더욱 바람직하다. 변성 실리카 입자의 함유량이 0.01 질량％ 이상이면, 연마 속도가 저하되는 것을 억제하기 쉬워짐과 함께, 평활성을 개선하는 효과가 저하되는 것을 억제하기 쉬워진다. 변성 실리카 입자의 함유량은 반도체 기판용 연마액의 전체 질량 기준으로 1.50 질량％ 이하가 바람직하고, 1.00 질량％ 이하가 보다 바람직하며, 0.50 질량％ 이하가 더욱 바람직하다. 변성 실리카 입자의 함유량이 1.50 질량％ 이하이면, 함유량에 알맞은 결함이나 평활성의 개선 효과가 충분히 얻어지지 쉬워짐과 함께, 분산성의 저하와 같은 문제가 발생하는 것을 억제하기 쉬워진다.
(수용성 고분자)
본 실시형태의 반도체 기판용 연마액에 있어서의 수용성 고분자는, 예를 들어, 알긴산, 펙틴산, 카르복시메틸셀룰로오스, 한천, 잔탄검, 키토산, 메틸글리콜 키토산, 메틸셀룰로오스, 에틸셀룰로오스, 하이드록시프로필셀룰로오스, 하이드록시프로필메틸셀룰로오스, 하이드록시에틸셀룰로오스, 커드란 및 풀루란 등의 다당류；폴리아스파르트산, 폴리글루탐산, 폴리리신, 폴리말산, 폴리메타크릴산, 폴리아미드산, 폴리말레산, 폴리이타콘산, 폴리푸마르산, 폴리(p-스티렌카르복실산), 폴리비닐황산, 폴리아크릴산, 폴리아크릴산, 폴리아미드산 및 폴리글리옥실산 등의 폴리카르복실산 및 그 염；폴리에틸렌이민 및 그 염；비닐알코올, 비닐피롤리돈, 아크롤레인 또는 아크릴아미드 등을 함유하는 중합성 단량체를 중합시켜 얻어지는 중합체；폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리테트라메틸렌글리콜 및 에틸렌글리콜-프로필렌글리콜 블록 공중합체 등을 들 수 있다. 폴리카르복실산의 염 및 폴리에틸렌이민의 염으로는, 암모늄염 등을 들 수 있다.
비닐알코올, 비닐피롤리돈, 아크롤레인 또는 아크릴아미드 등을 함유하는 중합성 단량체를 중합시켜 얻어지는 중합체로는, 예를 들어, 폴리비닐알코올, 폴리비닐피롤리돈, 폴리아크롤레인, 폴리아크릴아미드 등의 고분자 (단독 중합체), 그리고 비닐알코올, 비닐피롤리돈, 아크릴아미드, 아크롤레인 등의 중합성 단량체와 다른 중합성 단량체의 공중합체가 바람직하다. 상기 다른 중합성 단량체로는, 예를 들어 아세트산비닐, 아크릴산메틸, 아크릴산 등을 들 수 있고, 공중합체의 단량체로서 사용할 수 있다.
상기 수용성 고분자 중에서도, 논이온성 고분자가 바람직하고, 논이온성 고분자로는, 예를 들어, 카르복시메틸셀룰로오스, 한천, 잔탄검, 키토산, 메틸글리콜 키토산, 메틸셀룰로오스, 에틸셀룰로오스, 하이드록시프로필셀룰로오스, 하이드록시프로필메틸셀룰로오스, 하이드록시에틸셀룰로오스, 커드란 및 풀루란 등의 다당류；폴리에틸렌이민；비닐알코올, 비닐피롤리돈, 아크롤레인 또는 아크릴아미드 등을 함유하는 중합성 단량체를 중합시켜 얻어지는 중합체；폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리테트라메틸렌글리콜 및 에틸렌글리콜-프로필렌글리콜 블록 공중합체 등을 들 수 있다. 논이온성 고분자로는, 비닐피롤리돈을 함유하는 중합성 단량체를 중합시켜 얻어지는 중합체가 바람직하고, 폴리비닐피롤리돈 (비닐피롤리돈의 호모폴리머) 이 보다 바람직하다.
또한, 상기 수용성 고분자는 1 종을 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다. 또, 상기의 수용성 고분자 중 복수 종을 혼합하여 사용하는 경우, 그 혼합물의 수용성 고분자의 적어도 1 종은 비닐피롤리돈을 함유하는 중합성 단량체를 중합시켜 얻어지는 중합체이어도 된다.
수용성 고분자에는, 연마 입자나 연마 패드 잔류물 등의 이물질이 기판 표면 (웨이퍼 표면) 에 고착되는 것을 방지하는 기능이나, 부착된 연마 입자나 연마 패드 잔류물 등의 이물질을 세정시에 떼어내기 쉽게 하는 기능이 있는 것으로 생각된다. 이들 기능은, 수용성 고분자가 반도체 기판의 표면에 부착됨으로써 얻어지는 것으로 생각된다. 즉, 기판 상에 수용성 고분자가 부착됨으로써, 수용성 고분자 위에 부착된 이물질은 세정시에 수용성 고분자와 함께 기판으로부터 제거된다. 또, 반도체 기판 표면에 직접 부착된 이물질은 수용성 고분자로 피복됨으로써 건조 고착이 방지되고, 마찬가지로 세정에 의해 수용성 고분자와 함께 반도체 기판으로부터 제거되는 것으로 생각된다. 한편, 변성 실리카 입자 및 물을 함유하지만 수용성 고분자를 함유하지 않는 연마액에서는, 상기의 기능이 충분하지 않는 것으로 추측되어, 기판 표면의 이물질을 충분히 저감시킬 수 없음과 함께, 실용적인 평활성을 얻을 수 없다.
본 실시형태의 반도체 기판용 연마액의 pH 가 5.0 이상 9.0 이하인 환경에 있어서, 반도체 기판의 표면 전위는 부 (負) 의 값이 되는 경향이 있다. 또, 자연 산화막 등이 발생하지 않은 반도체 기판의 표면은 강한 소수성을 나타낸다. 이와 같은 반도체 기판과 수용성 고분자의 상호 작용으로는, 주로 정전 작용 및 소수 상호 작용이 작용하는 것으로 생각된다. 상호 작용이 지나치게 강한 경우, 수용성 고분자가 연마를 저해함과 함께, 세정에 의한 수용성 고분자의 제거가 곤란해진다. 한편으로, 상호 작용이 지나치게 약한 경우에는, 수용성 고분자가 반도체 기판 표면을 충분히 피복할 수 없어, 세정 효과를 얻기 곤란해진다. 본 실시형태에 있어서, 반도체 기판과 수용성 고분자의 상호 작용은 상기의 효과를 얻기 위해서 소수성 상호 작용이 바람직하고, 아니온성 관능기에 의한 이온 상호 작용이 바람직하다. 이들 상호 작용은 단독 또는 복수이어도 상관없다.
수용성 고분자의 함유량은 반도체 기판용 연마액의 전체 질량 기준으로 1.00 질량％ 이하이며, 0.50 질량％ 이하가 바람직하고, 0.30 질량％ 이하가 보다 바람직하며, 0.10 질량％ 이하가 더욱 바람직하고, 0.05 질량％ 이하가 특히 바람직하다. 수용성 고분자의 함유량이 1.00 질량％ 이하이면, 고점도화되어 유동성이 저하되거나 연마 입자가 응집되는 것과 같은 문제가 발생하는 것을 억제할 수 있음과 함께, 기판 표면에 부착된 이물질을 충분히 제거할 수 있다. 수용성 고분자의 함유량은 반도체 기판용 연마액의 전체 질량 기준으로 0 질량％ 를 초과하고 있고, 0.001 질량％ 이상이 바람직하고, 0.005 질량％ 이상이 보다 바람직하며, 0.01 질량％ 이상이 더욱 바람직하다. 수용성 고분자의 함유량이 0 질량％ 를 초과하면, 이물질이 기판 표면에 고착되는 것을 방지하는 효과를 충분히 얻을 수 있음과 함께, 요철을 저감시키는 효과가 저하되어 평활성이 잘 향상되지 않게 되는 것을 억제할 수 있다.
(1,2,4-트리아졸)
본 실시형태의 반도체 기판용 연마액은, 1,2,4-트리아졸을 함유할 수 있다. 1,2,4-트리아졸을 연마액이 함유함으로써, 평활성을 더욱 향상시킬 수 있다. 변성 실리카 입자 및 수용성 고분자와 병용하는 첨가물로서, 1,2,4-트리아졸이나 이미다졸을 들 수 있는데, 1,2,4-트리아졸을 사용함으로써 현저하게 평활성을 향상시킬 수 있다.
1,2,4-트리아졸의 함유량은 반도체 기판용 연마액의 전체 질량 기준으로 0.05 질량％ 이상이 바람직하고, 0.10 질량％ 이상이 보다 바람직하다. 또, 1,2,4-트리아졸의 함유량은, 연마 입자의 응집 등의 문제를 방지하기 쉬운 점에서, 반도체 기판용 연마액의 전체 질량 기준으로 0.70 질량％ 이하가 바람직하고, 0.50 질량％ 이하가 보다 바람직하다. 또한, 연마 입자의 응집은 1,2,4-트리아졸의 함유량에서만 기인한다고는 일률적으로는 말할 수 없고, 연마 입자의 입자직경이나 함유량 및 수용성 고분자의 종류나 함유량에서도 기인한다.
(그 밖의 성분)
본 실시형태의 반도체 기판용 연마액은 물을 함유한다. 또, 본 실시형태에서는, 상기 서술한 성분 외에, 물 이외의 용매, 방식제, 산화제 등의 일반적으로 연마액에 첨가되는 성분을, 상기 서술한 연마액의 작용 효과를 저해하지 않는 범위에서 반도체 기판용 연마액에 첨가할 수 있다.
(보존 형태)
본 실시형태의 반도체 기판용 연마액은 그 성분 농도를 미리 높게 한 농축 형태로서 보존할 수 있다. 연마액의 사용시에는, 농축 형태에 있는 연마액을, 물 등으로 본래의 성분 농도까지 희석시켜 사용하면 된다. 또한 반도체 기판용 연마액의 성분을 몇 가지로 나눈 분액 형태로서 보존하고, 그것들을 사용시에 혼합하여 사용할 수도 있다.
＜반도체 웨이퍼의 제조 방법＞
본 실시형태의 반도체 웨이퍼의 제조 방법 (반도체 기판의 연마 방법) 은 본 실시형태의 반도체 기판용 연마액을 사용하여 반도체 기판의 표면을 연마하여 반도체 웨이퍼를 얻는 연마 공정을 구비한다. 본 실시형태의 반도체 기판용 연마액은 기판 구성에 실리콘을 함유하는 반도체 기판을 연마 대상으로 하는 경우에 특히 우수한 연마 특성을 나타내고, 예를 들어, 연마 대상이 반도체 기판의 표면이며, 당해 표면이 실리콘을 함유하는 경우가 우수한 연마 특성을 나타낸다. 기판 구성에 실리콘을 함유하는 기판으로는, 예를 들어, 실리콘 기판이나 탄화 실리콘 기판을 들 수 있다. 연마 대상의 반도체 기판으로서, 예를 들어, 비화갈륨 기판이나, 질화갈륨 기판을 사용해도 된다.
본 실시형태의 반도체 기판용 연마액은 반도체 재료의 단결정으로부터 반도체 웨이퍼를 얻는 반도체 웨이퍼의 제조 방법에 있어서의 마무리 연마에 적용할 수 있다. 반도체 웨이퍼 (예를 들어 실리콘 웨이퍼) 는, 일반적으로, 조연마 (러프 그라인드) 공정과 마무리 연마 (최종 연마) 공정에 의해 얻어진다. 조연마 공정에서는, 반도체 기판 표면의 요철 및 데미지를 서서히 해소한다. 마무리 연마 공정에서는, 반도체 재료 (예를 들어 실리콘) 에 대한 연마 속도는 그다지 필요하다고는 여겨지지 않고, 결함을 새롭게 발생시키지 않고, 조연마시에 부착된 연마 입자를 제거하거나, 미소한 요철을 해소하거나 하여, 반도체 기판 표면을 경면화하는 것을 목적으로 한다. 본 실시형태의 반도체 기판용 연마액은, 반도체 재료 (예를 들어 실리콘) 에 대한 연마 속도를 향상시키는 것보다, 반도체 기판 표면의 결함을 잘 발생시키지 않게 하는 것, 반도체 기판 표면에 잔존하는 이물질 (연마 입자, 연마 패드의 마모에 의한 발생하는 잔류물 등) 을 잘 남지 않게 하는 것, 반도체 기판 표면을 평활하게 하는 것에 중점을 둔 연마액이며, 반도체 웨이퍼의 제조 공정에 있어서의 마무리 연마 용도에 특히 적합하다.
즉, 본 실시형태의 제 1 양태에 관련된 반도체 웨이퍼의 제조 방법은,
(1) 반도체 재료 (예를 들어 실리콘) 로 이루어지는 웨이퍼 (판상 부재) 의 표면 (예를 들어 주면) 을 랩핑 또는 그라인딩 (연삭) 하여 조웨이퍼를 얻는 준비 공정과,
(2) 조웨이퍼의 표면 (예를 들어 주면) 을 연마하여 반도체 기판 (예를 들어 실리콘 기판) 을 얻는 조연마 공정과,
(3) 본 실시형태의 반도체 기판용 연마액을 사용하여, 조연마 공정 후의 반도체 기판의 표면 (예를 들어 주면) 을 다시 연마하여 반도체 웨이퍼 (예를 들어 실리콘 웨이퍼) 를 얻는 마무리 연마 공정을 구비한다.
준비 공정에 있어서의 반도체 재료로 이루어지는 웨이퍼는, 예를 들어, 반도체 재료의 단결정 (예를 들어 실리콘 단결정) 을 슬라이스하여 얻을 수 있다. 준비 공정에서는, 조웨이퍼의 표면을 에칭해도 된다.
또, 본 실시형태의 반도체 기판용 연마액은 재생 웨이퍼를 반도체 웨이퍼로서 얻는 반도체 웨이퍼의 제조 방법에 있어서의 마무리 연마에도 적용할 수 있다. 이하, 재생 웨이퍼의 제조 방법에 대해 설명한다.
일반적으로, 실리콘 웨이퍼로부터 반도체 디바이스를 제조하는 각 요소 공정에 있어서, 프로세스 테스트를 위해, 다수의 웨이퍼가 테스트 웨이퍼로서 사용된다. 이와 같은 테스트 웨이퍼로는, 평탄한 실리콘 기판 상에 절연막이나 금속막 등의 각종 막을 막제조한 것을 들 수 있다. 이들 테스트 웨이퍼를 제조하는 목적은, 실리콘 기판 상에 각종 막을 막제조하기 위한 최적 조건을 조사하는 경우, 실리콘 기판 상에 레지스트막을 도포·노광할 때의 최적 조건을 조사하는 경우, 정기적으로 상기 각 최적 조건에 대해 모니터링하는 경우, 실리콘 기판 상에 막제조된 각종 막에 대한 연마액의 연마 특성을 평가하는 경우 등 다방면에 걸쳐 있다.
이들 테스트 웨이퍼는, 다시 테스트 웨이퍼로서 이용하기 위해서, 재생 처리가 실시된다. 재생 처리로는, 일반적으로, 상기 각종 막 등의 부착물을 웨트 에칭 등에 의해 제거하고, 조연마 공정 및 마무리 연마 공정을 거쳐, 다시 평탄한 웨이퍼를 얻는다. 또, 상기 테스트 웨이퍼는 재생 공정으로 보내지기까지 큰 흠집이 생기는 경우나, 평가시에 요철이 형성되는 경우가 있다. 이들 경우에는, 흠집이나 요철을 연삭 가공에 의해 제거하고, 이것을 조연마 공정 및 마무리 연마함으로써, 다시 평탄한 웨이퍼가 얻어지는 것이 일반적이다.
본 실시형태의 반도체 기판용 연마액은 이와 같은 재생 웨이퍼를 마무리 연마하는 데에 바람직하게 사용할 수 있다. 본 실시형태의 제 2 양태에 관련된 반도체 웨이퍼의 제조 방법은, 재이용하기 위한 반도체 웨이퍼의 제조 방법으로서,
(1) 부착물 (예를 들어, 각종 막) 이 표면 (예를 들어 주면) 에 부착된 반도체 재료 (예를 들어 실리콘) 로 이루어지는 웨이퍼 (판상 부재) 의 표면을 웨트 에칭하여 조웨이퍼를 얻는 준비 공정과,
(2) 조웨이퍼의 표면 (예를 들어 주면) 을 연마하여 반도체 기판 (예를 들어 실리콘 기판) 을 얻는 조연마 공정과,
(3) 본 실시형태의 반도체 기판용 연마액을 사용하여, 조연마 공정 후의 반도체 기판의 표면 (예를 들어 주면) 을 다시 연마하여 반도체 웨이퍼 (예를 들어 실리콘 웨이퍼) 를 얻는 마무리 연마 공정을 구비한다.
또한, 재이용하고자 하는 웨이퍼의 표면에 요철이나 흠집이 있는 경우에는, 조연마 공정 전에 기계적 연삭 공정으로서, 웨이퍼의 표면을 랩핑 또는 그라인딩 하는 공정을 추가로 구비하고 있는 것이 바람직하다.
또, 본 실시형태의 반도체 기판용 연마액은, 실리콘 관통 비아 (TSV) 를 갖는 반도체 웨이퍼의 제조 방법에 있어서, 최종 단계에 반도체 기판의 이면에 대해 마무리 연마를 실시하는 경우에도 적용할 수 있다. TSV 로 불리는 구조는, 반도체 웨이퍼의 표면에 형성된 디바이스와 반도체 웨이퍼의 이면을 접속하는 전극이 반도체 웨이퍼 내부를 관통하도록 형성되어 있는 구조이다.
본 실시형태의 제 3 양태에 관련된 반도체 웨이퍼의 제조 방법은 TSV 를 갖는 반도체 웨이퍼의 제조 방법으로서,
(1) 표면 (일방의 주면) 으로만 개구된 중공부가 형성된 기판 본체와, 중공부 내에 배치된, 관통 전극이 되어야 할 비아 (도전 부재) 를 갖는 웨이퍼를 준비하는 준비 공정과,
(2) 이면측 (타방의 주면측) 으로부터 기판 본체를 그라인딩하는 백 그라인드 공정과,
(3) 본 실시형태의 반도체 기판용 연마액을 사용하여, 이면측으로부터 기판 본체를 연마하여 비아를 이면에 노출시켜 관통 전극 구조를 형성하는 연마 공정 (마무리 연마 공정) 을 구비한다.
준비 공정에서는, 예를 들어, 표면 (1a) 으로만 개구된 중공부 (3a) 가 형성된 기판 본체 (1) 와, 표면 (1a) 상에 배치된 소자 (2) 와, 중공부 (3a) 의 형상에 추종하도록 중공부 (3a) 내에 형성된 절연층 (예를 들어 실리콘 산화막이나 실리콘 질화막) (5) 과, 중공부 (3a) 내에 배치된, 관통 전극이 되어야 할 비아 (7) 를 갖는 반도체 기판 (100) 을 준비한다 (도 1(a) 참조).
백 그라인드 공정에서는, 절연층 (5) 이 노출되기 직전까지 그라인더에 의해 기판 본체 (1) 를 이면 (1b) 측으로부터 연삭하고 기판 본체 (1) 를 박층화하여, 반도체 기판 (200) 을 얻는다 (도 1(b) 참조).
연마 공정에서는, 본 실시형태의 반도체 기판용 연마액을 사용하여 기판 본체 (1) 를 이면 (1b) 측으로부터 연마한다. 이로써, 이면 (1b) 측의 기판 본체 (1) 의 표층부 및 절연층 (5) 이 제거되어, 기판 본체 (1) 에 관통공 (3b) 이 형성됨과 함께 비아 (7) 가 이면 (1b) 으로 노출되어 TSV (7a) 가 형성된다 (도 1(c)) 참조). 이로써, 표면 (1a) 으로부터 이면 (1b) 에 걸쳐 기판 본체 (1) 를 두께 방향으로 관통하는 TSV (7a) 를 갖는 반도체 웨이퍼 (300) 가 얻어진다.
이상의 본 실시형태에 의하면, 반도체 기판용 연마액의, 반도체 기판의 마무리 연마 용도를 위한 사용이 제공된다. 또, 본 실시형태에 의하면, 반도체 기판용 연마액의 반도체 웨이퍼의 제조에 있어서의 반도체 기판의 마무리 연마 용도를 위한 사용이 제공된다. 본 실시형태에 관련된 상기 제 1 양태에 의하면, 반도체 기판용 연마액의 반도체 재료의 단결정으로부터 반도체 웨이퍼를 제조하기 위한 사용이 제공된다. 본 실시형태에 관련된 상기 제 2 양태에 의하면, 반도체 기판용 연마액의 재생 웨이퍼의 제조를 위한 사용이 제공된다. 본 실시형태에 관련된 상기 제 3 양태에 의하면, 반도체 기판용 연마액의 TSV 의 형성을 위한 사용 및 TSV 를 갖는 반도체 웨이퍼의 제조를 위한 사용이 제공된다.
본 실시형태의 제조 방법에 있어서의 마무리 연마 공정에서는, 연마 정반의 연마 패드 상에 반도체 기판용 연마액을 공급하면서, 반도체 기판의 표면을 연마 패드에 가압한 상태에서, 연마 정반과 반도체 기판을 상대적으로 움직여 반도체 기판의 표면을 연마하는 것이 바람직하다. 이와 같은 연마 방법을 이용한 경우에, 본 실시형태의 반도체 기판용 연마액의 연마 특성이 현저해진다.
또, 본 실시형태의 제조 방법에 있어서의 마무리 연마 공정에서는, 반도체 재료 (예를 들어 실리콘) 에 대한 연마 속도보다, 반도체 기판 (예를 들어 실리콘 기판) 상의 결함을 저감시킴과 함께 표면의 미소한 요철을 해소하여 고도의 경면을 얻기 위해서, 연마 패드는 어느 정도 부드러운 것이 바람직하다. 예를 들어, 아스카 고무 경도계 C 형으로 측정한 경도 (ASKER C) 의 값이 60 보다 작은 연마 패드가 바람직하다. 또한, 「ASKER C」는 고무와 같은 연질인 물건의 경도를 측정할 때에 자주 사용되는 것으로, 일본 고무 협회 표준 규격 (SRIS) 에 의해 규정되어 있다.
실시예
이하, 본 발명을 실시예에 의해 더욱 상세하게 설명하는데, 본 발명은 이들의 실시예에 한정되는 것은 아니다.
[반도체 기판용 연마액의 조제 (실시예 1～9)]
표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자, 수용성 고분자, 경우에 따라 1,2,4-트리아졸을 이하의 순서에 따라, 표 1 에 나타내는 함유량으로 배합하여, 실시예 1～9 의 각 반도체 기판용 연마액을 조제하였다. 각 연마액의 조제에는, 수용성 고분자로서, K 값이 상이한 폴리비닐피롤리돈 (PVP_K15, PVP_K30) 을 사용하였다. K 값이란, 분자량과 상관되는 점성 특성값이고, 모세관 점도계에 의해 측정되는 25 ℃ 에서의 상대 점도값이다.
각 연마액의 조제에서는, 먼저 연마액 전체의 50 질량％ 에 상당하는 순수에, 표 1 에 나타내는 함유량의 폴리비닐피롤리돈 (PVP), 또는 폴리비닐피롤리돈 (PVP) 및 1,2,4-트리아졸을 용해시켰다. pH 가 원하는 범위는 아닌 경우에는, 산성 화합물 또는 염기성 화합물의 첨가에 의해 pH 를 조정하였다. 이어서, 1 차 입자직경이 17 ㎚ 이고, 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자를 0.3 질량％ 분산시킨 후, 순수로 합계 95 질량％ 가 되도록 조정하였다. 그리고, 원하는 pH 가 될 때까지 염기성 화합물을 첨가하고, 잔부를 순수로 합계 100 질량％ 가 되도록 조정하였다. 또한, 알칼리측으로 pH 를 조정하는 경우에는 암모니아수를 사용하고, 산성측으로 pH 를 조정하는 경우에는 황산을 사용하엿다.
[반도체 기판용 연마액의 조제 (비교예 1～7)]
표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자, 수용성 고분자, 경우에 따라 1,2,4-트리아졸을, 이하의 순서에 따라, 표 2 에 나타내는 함유량으로 배합하여, 비교예 1～7 의 각 반도체 기판용 연마액을 조제하였다. 각 연마액의 조제에는, 수용성 고분자로서, 폴리비닐피롤리돈 (PVP_K15) 을 사용하였다.
각 연마액의 조제에서는, 먼저 연마액 전체의 50 질량％ 에 상당하는 순수에, 표 2 에 나타내는 함유량의 폴리비닐피롤리돈 (PVP), 또는 폴리비닐피롤리돈 (PVP) 및 1,2,4-트리아졸을 용해시켰다. pH 가 원하는 범위는 아닌 경우에는, 산성 화합물 또는 염기성 화합물의 첨가에 의해 pH 를 조정하였다. 이어서, 1 차 입자직경이 17 ㎚ 이고, 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자, 또는 콜로이달 실리카 입자를 표 2 에 나타내는 함유량 분산시킨 후, 순수로 합계 95 질량％ 가 되도록 조정하였다. 그리고, 원하는 pH 가 될 때까지 산성 화합물 또는 염기성 화합물을 첨가하고, 잔부를 순수로 합계 100 질량％ 가 되도록 조정하였다. 또한, 알칼리측으로 pH 를 조정하는 경우에는 암모니아수를 사용하고, 산성측으로 pH 를 조정하는 경우에는 황산을 사용하였다.
[반도체 기판용 연마액의 pH 측정]
실시예 1～9 및 비교예 1～7 의 반도체 기판용 연마액의 pH 를 pH 미터 (요코가와 전기 주식회사 제조, Model pH 81) 를 사용하여 측정하였다.
[조연마 반도체 기판의 조정]
직경 300 ㎜ 의 실리콘 웨이퍼를 하기 조건으로 연마하여, 표면을 거칠게 한 (조연마 상태의) 실리콘 웨이퍼를 조정하였다.
(조연마 조건)
연마 웨이퍼：300 ㎜ 실리콘 웨이퍼
연마기：Reflexion (어플라이드 머티리얼사 제조)
연마 정반 회전 수：123 rpm
홀더 회전 수：117 rpm
연마 압력：13.7 ㎪
연마액 공급량：250 ㎖/분
연마 패드：SUBA600 (닛타·하스 제조)
연마액：실리카 지립 (1 차 입자직경 17 ㎚) 0.5 질량％ 및 수산화 테트라메틸 암모늄을 함유하는 연마액, pH 10.5
연마 시간：90 초
[반도체 기판의 연마]
연마 정반의 연마 패드 상에 배합 직후의 실시예 1 의 반도체 기판용 연마액을 공급하면서, 반도체 기판 (실리콘 웨이퍼) 의 표면을 연마 패드에 가압한 상태에서, 반도체 기판에 대해 연마 정반을 상대적으로 회전시킴으로써, 반도체 기판의 표면을 연마하였다. 또, 실시예 1 과 동일한 방법으로, 배합 직후의 실시예 2～9 및 비교예 1～7 의 각 연마액을 사용하여 반도체 기판의 표면을 연마하였다. 연마 조건의 상세한 것은 이하와 같다.
(연마 조건)
연마 웨이퍼：상기에서 제조한 조연마 후의 300 ㎜ 실리콘 웨이퍼
연마기：Reflexion (어플라이드 머티리얼사 제조)
연마 정반 회전 수：123 rpm
홀더 회전 수：117 rpm
연마 압력：9.7 ㎪
연마액 공급량：250 ㎖/분
연마 패드：Supreme RN-H Pad 30.5" D PJ；CX01 (닛타·하스 제조)
연마 시간：5 분
[세정]
상기 연마 후의 웨이퍼를 하기 조건으로 세정하였다.
세정기：MESA (어플라이드 머티리얼사 제조)
세정액：수산화 암모늄 0.06 체적％ ＋ 과산화수소 0.12 체적％
브러시 세정 시간：60 초
상기 세정 후의 웨이퍼에 대해, 하기의 장치를 사용하여, 결함 수와 HAZE 값으로 표시되는 값을 측정하였다. 또한, 「결함 수」는 기판 표면의 결정 결함 및 부착된 이물질의 총 수의 지표로, 수가 적을수록 결함의 총 수 (결정 결함 및 부착된 이물질의 총 수) 가 적은 것을 의미한다. 또, 「HAZE 값」은 기판 표면의 평활성의 지표로, 값이 작을수록 평활성이 높은 것을 의미한다.
결함 검사 장치：LS6700 (히타치 전자 엔지니어링 제조)
공정 조건 파일 (측정 레시피)：VEM10L
결함 측정 범위：0.1 ㎛ - 3.0 ㎛
투광 조건：수직
실시예 1～9 의 연마액의 함유 성분, pH 및 평가 결과를 표 1 에 나타낸다. 비교예 1～7 의 연마액의 함유 성분, pH 및 평가 결과를 표 2 에 나타낸다. 또한, 표 1, 2 중, 「ACS」는 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카를 나타내고, 「CS」는 표면이 개질되어 있지 않은 콜로이달 실리카를 나타낸다.
또, 실시예 7 에 있어서의 기판면 내에서의 결함 분포의 측정 결과를 도 2 에 나타내고, 기판면 내에서의 HAZE 값의 분포의 측정 결과를 도 3 에 나타낸다. 또한 비교예 1 에 있어서의 기판면 내에서의 결함 분포의 측정 결과를 도 4 에 나타내고, 기판면 내에서의 HAZE 값의 분포의 측정 결과를 도 5 에 나타낸다.
Figure pct00001
Figure pct00002
실시예 1～9 에서는, 결함 수가 적고, HAZE 가 작아지는 것을 알 수 있다. 또, 실시예 7, 8 에서는, 1,2,4-트리아졸의 첨가에 의해, HAZE 를 더욱 작게 할 수 있는 것을 알 수 있다.
한편, 비교예 1, 2 는 표면이 개질되어 있지 않은 콜로이달 실리카 입자를 사용한 것이다. 비교예 1, 2 에서는, 결함 수가 많고, 또 HAZE 도 큰 것을 알 수 있다. 비교예 3 및 비교예 5 로부터, 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자를 단독으로 사용한 경우 또는 PVP 를 단독으로 사용한 경우에는 결함 수를 저감시키고, HAZE 를 작게 하는 효과가 얻어지지 않는 것을 알 수 있다. 비교예 4 에서는, PVP 를 2.00 질량％ 첨가하고 있고, 결함 수 및 HAZE 가 측정 한계 이상으로 되어 있고, 수용성 고분자의 함유량이 지나치게 많은 경우에는, 결함 수를 저감시키고, HAZE 를 작게 하는 효과가 얻어지지 않는 것을 알 수 있다.
비교예 6 은 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자와 PVP 를 함유하고 있는데, 연마액의 pH 가 10.0 이다. 비교예 6 에서는, 연마액의 pH 가 알칼리 영역인 것으로부터 연마 입자와 실리콘 웨이퍼의 정전적인 반발이 강해지는 것이 예상되어, 연마 입자나 이물질이 감소된 것으로 추정되는 데에 반해, 결함 수는 9150 개로 실시예와 비교하여 증가되어 있다. 비교예 6 에 대해, 연마액의 pH 가 알칼리 영역이 됨으로써 이물질 수는 감소했지만, 알칼리에 의한 에칭에 의해 발생한 결정 결함이 증가되어, 결함 전체로는 증가된 것으로 생각된다.
비교예 7 은 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자와 PVP 를 함유하고 있는데, 연마액의 pH 가 4.5 이다. 비교예 7 에 대해, 연마액의 pH 가 산성 영역인 점에서 에칭에 의해 발생하는 결정 결함이 감소되는 것으로 생각되지만, 연마 입자나 이물질이 정전적으로 부착되기 쉬워져, 결과적으로 결함이 증가한 것으로 생각된다.
1 : 기판 본체, 1a : 표면, 1b : 이면, 2 : 소자, 3a : 중공부, 3b : 관통공, 5 : 절연층, 7 : 비아, 7a : TSV, 100, 200 : 반도체 기판, 300 : 반도체 웨이퍼.

Claims (13)

  1. 표면이 알루미네이트에 의해 개질되어 있는 변성 실리카 입자와, 수용성 고분자와, 물을 함유하고,
    상기 수용성 고분자의 함유량이 반도체 기판용 연마액의 전체 질량 기준으로 0 질량％ 를 초과하고 1.00 질량％ 이하이며,
    pH 가 5.0 이상 9.0 이하인 반도체 기판용 연마액.
  2. 제 1 항에 있어서,
    pH 가 6.0 이상 8.0 이하인 반도체 기판용 연마액.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 변성 실리카 입자의 함유량이 반도체 기판용 연마액의 전체 질량 기준으로 0.01 질량％ 이상 1.50 질량％ 이하인 반도체 기판용 연마액.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수용성 고분자의 함유량이 반도체 기판용 연마액의 전체 질량 기준으로 0.001 질량％ 이상 1.00 질량％ 이하인 반도체 기판용 연마액.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수용성 고분자가 논이온성 고분자인 반도체 기판용 연마액.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 수용성 고분자가 비닐피롤리돈을 함유하는 중합성 단량체에서 얻어지는 중합체인 반도체 기판용 연마액.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 수용성 고분자가 폴리비닐피롤리돈인 반도체 기판용 연마액.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    1,2,4-트리아졸을 추가로 함유하는 반도체 기판용 연마액.
  9. 제 8 항에 있어서,
    상기 1,2,4-트리아졸의 함유량이 반도체 기판용 연마액의 전체 질량 기준으로 0.05 질량％ 이상 0.70 질량％ 이하인 반도체 기판용 연마액.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    연마 대상이 반도체 기판의 표면이고, 당해 표면이 실리콘을 포함하는 반도체 기판용 연마액.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 반도체 기판용 연마액을 사용하여 반도체 기판의 표면을 연마하여 반도체 웨이퍼를 얻는 연마 공정을 구비하는 반도체 웨이퍼의 제조 방법.
  12. 제 11 항에 있어서,
    상기 연마 공정 전에, 반도체 재료로 이루어지는 판상 부재를 랩핑 또는 그라인딩하여 조 (粗) 웨이퍼를 얻는 공정과, 상기 조 웨이퍼를 연마하여 상기 반도체 기판을 얻는 공정을 추가로 구비하는 반도체 웨이퍼의 제조 방법.
  13. 제 11 항에 있어서,
    상기 연마 공정 전에, 반도체 재료로 이루어지는 판상 부재를 웨트 에칭하여 조 웨이퍼를 얻는 공정과, 상기 조 웨이퍼를 연마하여 상기 반도체 기판을 얻는 공정을 추가로 구비하는 반도체 웨이퍼의 제조 방법.
KR1020137000572A 2010-06-18 2011-06-08 반도체 기판용 연마액 및 반도체 웨이퍼의 제조 방법 KR20130041084A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-139460 2010-06-18
JP2010139460 2010-06-18
PCT/JP2011/063171 WO2011158718A1 (ja) 2010-06-18 2011-06-08 半導体基板用研磨液及び半導体ウエハの製造方法

Publications (1)

Publication Number Publication Date
KR20130041084A true KR20130041084A (ko) 2013-04-24

Family

ID=45348120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137000572A KR20130041084A (ko) 2010-06-18 2011-06-08 반도체 기판용 연마액 및 반도체 웨이퍼의 제조 방법

Country Status (4)

Country Link
JP (1) JPWO2011158718A1 (ko)
KR (1) KR20130041084A (ko)
TW (1) TW201204818A (ko)
WO (1) WO2011158718A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970858B1 (ko) * 2012-03-14 2019-04-19 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물 및 반도체 기판의 제조 방법
EP2662885A1 (en) * 2012-05-07 2013-11-13 Basf Se A process for the manufacture of semiconductor devices comprising the chemical mechanical polishing (cmp) of iii-v material in the presence of a cmp composition comprising a compound containing an n-heterocycle
US20150099361A1 (en) * 2012-05-07 2015-04-09 Basf Se Process for the manufacture of semiconductor devices comprising the chemical mechanical polishing (cmp) of iii-v material in the presence of a cmp composition comprising a compound containing an n-heterocycle
JP6029916B2 (ja) * 2012-09-28 2016-11-24 株式会社フジミインコーポレーテッド 研磨用組成物
CN105189676B (zh) * 2013-05-15 2021-03-23 巴斯夫欧洲公司 包含一种或多种选自n-乙烯基均聚物和n-乙烯基共聚物的聚合物的化学机械抛光组合物
MY178806A (en) * 2013-05-15 2020-10-20 Basf Se Chemical-mechanical polishing compositions comprising polyethylene imine
JP6559936B2 (ja) * 2014-09-05 2019-08-14 日本キャボット・マイクロエレクトロニクス株式会社 スラリー組成物、リンス組成物、基板研磨方法およびリンス方法
JP7458732B2 (ja) 2019-09-30 2024-04-01 株式会社フジミインコーポレーテッド 研磨用組成物および磁気ディスク基板製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232141A (ja) * 1992-12-07 1994-08-19 Sony Corp 半導体基板の作成方法及び固体撮像装置の製造方法
JP2007131536A (ja) * 2004-07-27 2007-05-31 Vitamin C60 Bioresearch Kk 皮膚メラニン抑制剤
JP2010067914A (ja) * 2008-09-12 2010-03-25 Fujifilm Corp 化学的機械的研磨液、及び化学的機械的研磨方法

Also Published As

Publication number Publication date
TW201204818A (en) 2012-02-01
WO2011158718A1 (ja) 2011-12-22
JPWO2011158718A1 (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
KR101277342B1 (ko) 반도체 기판용 연마액 및 반도체 기판의 연마 방법
KR20130041084A (ko) 반도체 기판용 연마액 및 반도체 웨이퍼의 제조 방법
TWI624536B (zh) Polishing composition, polishing composition manufacturing method, and polishing product manufacturing method
KR101728646B1 (ko) 실리콘 웨이퍼용 연마액 조성물
TWI650410B (zh) 矽晶圓硏磨用組成物
US9640407B2 (en) Polishing composition
TWI624537B (zh) Grinding composition and method for producing the same
JP2019199613A (ja) 化学機械平坦化組成物用の複合研磨粒子及びその使用方法
JP7148506B2 (ja) 研磨用組成物およびこれを用いた研磨方法
JP6422325B2 (ja) 半導体基板用研磨液組成物
TWI660037B (zh) 矽晶圓研磨用組成物
WO2011093223A1 (ja) 半導体ウェーハの再生方法及び研磨用組成物
JP2014154707A (ja) 研磨液、研磨方法及びシリコンウエハの製造方法
TWI832999B (zh) 研磨用組成物
JP6581299B2 (ja) Ｃｍｐ用スラリー組成物及びこれを用いた研磨方法
JP6678076B2 (ja) シリコンウェーハ用研磨液組成物
JP5464834B2 (ja) 研磨用シリカゾル、研磨用組成物および研磨用シリカゾルの製造方法
TWI588249B (zh) Silicon wafer polishing composition
JP4346712B2 (ja) ウェーハエッジ研磨方法
CN113631679B (zh) 研磨用组合物
JP2013110253A (ja) 半導体基板用研磨液及び半導体基板の研磨方法
TWI828859B (zh) 包含具有矽－矽鍵結之材料的研磨對象物之研磨方法
JPWO2018096991A1 (ja) 研磨用組成物
TW202220046A (zh) 研磨用組成物及其利用
TWI572703B (zh) Silicon wafer grinding composition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application