KR20130034662A - 반도체막의 제조 - Google Patents

반도체막의 제조 Download PDF

Info

Publication number
KR20130034662A
KR20130034662A KR1020137002259A KR20137002259A KR20130034662A KR 20130034662 A KR20130034662 A KR 20130034662A KR 1020137002259 A KR1020137002259 A KR 1020137002259A KR 20137002259 A KR20137002259 A KR 20137002259A KR 20130034662 A KR20130034662 A KR 20130034662A
Authority
KR
South Korea
Prior art keywords
precursors
semiconductor
metal
precursor
selenium
Prior art date
Application number
KR1020137002259A
Other languages
English (en)
Inventor
란잔 데팍 데시무크
랄프 퀴글러
외르크 제이 슈나이더
루돌프 호프만
Original Assignee
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메르크 파텐트 게엠베하 filed Critical 메르크 파텐트 게엠베하
Publication of KR20130034662A publication Critical patent/KR20130034662A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1275—Process of deposition of the inorganic material performed under inert atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0324—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIVBVI or AIIBIVCVI chalcogenide compounds, e.g. Pb Sn Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0326—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising AIBIICIVDVI kesterite compounds, e.g. Cu2ZnSnSe4, Cu2ZnSnS4
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은, 다양한 금속들 (Cu/In/Zn/Ga/Sn), 셀레늄 및/또는 황을 포함하는 반도체성 무기 박막들에 대한 제조 공정에 관한 것이다. 공정은 옥시메이토 리간드들을 갖는 금속 착물들을 포함하는 분자 전구체들을 이용한다. Ⅰ-Ⅲ-Ⅳ2 타입의 구리계 칼코파이라이트들이 주위 환경 하의 저온에서 고순도로 제조된다. 박막들이 광전지 패널들 (태양 전지들) 에 이용될 수 있다.

Description

반도체막의 제조{PREPARATION OF SEMICONDUCTOR FILMS}
본 발명은 다양한 금속들 (Cu/In/Zn/Ga/Sn), 셀레늄 및/또는 황을 포함하는 반도체성 무기 박막들에 대한 제조 공정에 관한 것이다. 이 공정은 옥시메이토 리간드 (oximato ligand) 들을 갖는 전구체 착물들을 함유하는 분자 금속을 이용한다. Ⅰ-Ⅲ-Ⅵ2 타입의 구리계 칼코파이라이트 (chalcopyrite) 들이 불활성 분위기에서 저온에서 고순도로 제조된다. 이러한 박막들이 광전지 패널들 (태양 전지들) 에 이용될 수 있다.
통상적으로, 광전지 패널들은 결정질 실리콘 또는 박막 전지들 중 어느 하나로 이루어진다. 현재 입수가능한 다수의 태양 전지들은, 이후에 웨이퍼들로 절단되고 "톱-다운" 합성법으로 처리되는 벌크 재료들로 구성되며, 실리콘이 가장 일반적인 벌크 재료이다. 더 저렴한 패널들을 만들려는 시도에서, 다른 재료들이, 지지 기판들 상에 퇴적되는 박막들 (무기층들, 유기 염료들, 및 유기 폴리머들) 로 구성된다.
CuInSe2 (CIS), CuIn(Sy,Se1 -y)2 (CISS), CuInxGa1 -x(Sey,S1 -y)2 (CIGS) 와 같은 Ⅰ-Ⅲ-Ⅵ2 타입의 구리계 반도체들 (칼코파이라이트 타입) 은 박막 태양 전지들에 대한 흡수체 층으로서의 반도체들이 널리 연구되고 있다. CISS 및 CIGS 는, 태양 스펙트럼에 매칭시키기 위해 In/Ga 비율을 변화시키는 것 또는 S/Se 비율을 변화시키는 것에 의해 조정가능한 직접형 밴드갭을 갖고 있다. CIGS 의 또 다른 이점은 경쟁관계인 CdTe 디바이스들에 비해 카드뮴 함량이 훨씬 더 적은 것으로 인해 환경 영향이 더 적다는 것이다. 최근, 단일-접합 실험실 규모 CIGS 태양 전지들이, CdTe (16.5 %) 또는 a-Si (12 %) 계 디바이스들보다 더 높은 19.9 % 전력 소비 효율에 도달하는 것으로 증명되었다 (I. Repins et al., Prog. Photovoltaics, 2008, 16, 235).
최신 CIGS 디바이스들은, 챔버 내의 셀레늄 소스 하에서 퇴적된 금속들의 3-스테이지 동시 증발과 같은 진공 공정들로 이루어진다. 실험실 규모에서의 높은 효율에도 불구하고, 진공 공정들의 큰 단점은, Se 또는 H2Se 기체의 유독 환경 하에서 행해지는 셀렌화 단계를 통상적으로 필요로 한다는 점이다. 셀렌화 단계는 사소하지 않은 것으로, 산업 공정으로까지 스케일링하는 데에 어려움들을 일으킨다. 또한, 동시 증발 공정은 대면적 기판들에 걸친 막 특성들을 제어하는 데에 어려움들을 갖고 있다. 진공 공정에 수반되는 도전과제는, 중간체 화합물들의 형성을 회피하는 것과 제어 화학량론을 획득하는 것을 위한 플럭스/퇴적 레이트에 대한 높은 제어 요건이다. 대면적 기판들에 걸친 막 특성들의 열악한 제어는 디바이스 성능에 악영향을 미친다. 또한, 증발된 재료의 일부가 챔버 벽들에 미치게 됨에 따라, 증발된 CIGS 의 낮은 재료 활용이 비용을 증가시킨다. CIGS 의 형성은 500 ℃ 를 초과하는 고온을 필요로 하여, 열 비용을 증가시키고 이 공정이 플라스틱들과 같은 가요성 (flexible) 이고 경량의 기판들에 대한 도전과제가 된다. 상기 도전과제들을 해결하기 위해, CIGS 퇴적의 대안적인 방법들에 대한 필요성이 존재한다 ("Non-vacuum based methods for formation of Cu(In, Ga)(Se, S) thin film photovoltaic absorbers", C. J. Hibberd et al. Prog . Photovolt : Res . Appl., 2009, preview 참조).
용액 기반 공정들은 100 % 재료 활용에 의한 상당한 비용 감소와 높은 스루풋으로 롤-투-롤 대량 생산에 이용될 수 있음에 따라 진공 공정에 비해 매우 바람직하다. 용액 기반 전구체들은, 딥 코팅, 분무 코팅, 스핀 코팅, 슬릿 코팅, 드롭 캐스팅, 닥터 블레이딩 (doctor blading), 잉크젯 인쇄 또는 플렉소그래픽/그라비어 인쇄 등에 의해 흡수체 층들을 퇴적시키는 데에 이용될 수 있다. 최근, IBM 으로부터의 히드라진 전구체들에 기초한 CISS 및 CIGS 의 용액 퇴적 방법이 증명되었다 (US 20090145482A1, US 20090121211, WO 1997023004; Liu et al. Chem . Mater ., 2010, 22, 1010-1014; Mitzi et al. Adv . Mater ., 2008, 20, 3657). 히드라진에 과다한 S 또는 Se 를 갖는 Cu2S, S; In2Se3, Se; Ga, Se 와 같은 화합물들의 용해; 기판 상의 전구체의 퇴적을 수반하는 공정에 이어서, 전구체를 CISS 또는 CIGS 로 변환하는 어닐링 단계가 후속한다. 이 공정은 셀렌화 단계가 없지만 450 ℃ 내지 550 ℃ 의 고온이 활용되었다. 이 방법의 또 다른 단점은, 히드라진이 매우 유독하고 가연성이어서 취급에 많은 안전성 우려를 일으킨다는 점이다. 유사한 접근법에 있어서, Cu2Se/CuInSe2 막들을 형성하기 위해 Cu2Se 또는 In2Se 를 Se 및 에틸렌 디아민에 용해시키는 것에 의해 에틸렌 디아민 전구체들이 이용된다 (WO 2008063190, WO 2008057119). 그러나, 이 접근법에 의한 광전지 디바이스 효율이 아직 보고되지 않았다.
분무 열분해는, 셀레노우레아를 갖는 CuCl, InCl3, GaCl3 와 같은 금속염들 및 그들의 유도체들이 용매에 용해되고 뜨거운 기판 상에 분무되어 CIS, CISS 또는 CIGS 막들을 제조하는 또 다른 용액 기반 기법이다. 그러나, 이 접근법은 수용할 수 없을 정도로 높은 불순물 레벨의 C, Cl 및 산화물 상 (phase) 들로 인해 낮은 효율을 초래한다 (C. J. Hibberd Prog. Photovolt: Res. Appl., 2009; WO 8810513; JP 3068775A).
또 다른 유망한 대안은, 금속 칼코게나이드들을 형성하기 위해 분해될 수 있는 분자 무기 전구체들의 이용이다 (JP 01-298010 A, JP 2001274176, JP 11004009 A). 그러나, 대부분의 전구체들이 갖는 일반적인 문제는, 분해 후에 C, O, N 등과 같은 원치않는 잔여 원소들이 남을 수 있어 디바이스 성능에 악영향을 미칠 수 있다는 점이다.
본 발명은, 반도체를 형성하는 데에 어떠한 상당한 불순물 함량도 남기는 일 없이 가열함으로써 깨끗이 분해될 수 있는 분자 또는 원소의 칼코겐 소스 및 분자 무기 전구체들의 혼합물, 및 동작하는 광전지 디바이스 내의 박막으로서의 통합에 관한 것이다.
여기서는, 막 퇴적법에 대해 전구체들로서 옥시메이토 리간드들 (2-하이드록시미노알카노에이트들 또는 2-알콕시미노알카노에이트들) 을 갖는 구리, 인듐 및/또는 옵션적으로 다른 금속들의 착물을 이용하고 있다. 이러한 막들은 반도체들이고 광전지 디바이스들에서 액티브 소자들로서 적용가능하다.
놀랍게도, 칼코겐 소스 (칼코겐 = Se, S, Te) 및 하나 이상의 분자 무기 전구체들을 포함하는 전구체 재료의 결합물이 표면들에 제공된 후에 저온에서 전기적으로 활성인, 즉, 도전성인, 반도체성 재료 및/또는 절연 재료로 변환되는 공정이 현재 개발되고 있다.
본 발명의 하나의 양태에 있어서,
a. 칼코겐 소스 및 하나 이상의 금속 착물들을 포함하는 전구체들이 결합되고, 적어도 하나의 금속 착물이 옥시메이트들의 클래스로부터의 적어도 하나의 리간드를 포함하며,
b. 결합된 전구체들이, 가열 또는 방사에 의해, 바람직하게는 불활성 환경에서 분해되어 반도체를 형성하는 것을 특징으로 하는 반도체의 제조 공정이 제시된다.
본 발명에 따른 칼코겐 소스는 황 (S), 셀레늄 (Se), 및 어느 정도의 텔루륨 (Te) 소스들로 한정된다. 산화물 상들은 거의 반도체성이 아니기 때문에 통상적으로 바람직하지 않다.
바람직하게는, 금속 전구체들 중 2개 또는 전부는 옥시메이트들의 클래스로부터의 하나 이상의 리간드들을 포함한다. 하나 이상의 금속들이, 예를 들어, 아세틸아세토네이트들, 아세테이트들, 및 바람직하게는 할로겐화물들이 없는 다른 염들을 포함한, 주지된 전구체들로서 채용될 수 있다. 금속 착물들은, 그들의 원자가에 의존하여 최대 수의 옥시메이토 리간드들, 더욱 바람직하게는 2개 또는 3개의 옥시메이토 리간드들을 포함하는 금속 옥시메이토 착물들이 바람직하다. 옥시메이트들로서 이용되는 것이 바람직한 통상적인 금속들은 구리, 인듐, 갈륨, 아연 또는 주석을 포함한다.
이 공정에서 형성된 반도체들은 바람직하게는 Ⅰ-Ⅲ-Ⅵ2 타입, Ⅰ-Ⅵ 타입, Ⅱ-Ⅵ 타입, Ⅲ-Ⅵ 타입, Ⅳ-Ⅵ 타입이고, 더욱 바람직하게는 Ⅰ-Ⅲ-Ⅵ2 타입이다. Ⅰ-Ⅲ-Ⅵ2 타입의 반도체들의 경우, 2개 이상의 금속 전구체들이 이용된다. 1가 금속은 구리가 바람직하다. 3가 금속들은 인듐 또는 갈륨이 바람직하다. 이들 금속들의 혼합물들이 채용될 수 있다. 추가적으로, 3가 금속은 2가 및 4가 금속들 (Ⅰ-Ⅱ-Ⅳ-Ⅵ2 타입의 반도체, 예를 들어, CuZnSnSe2, CuZnGeSe2) 의 혼합물로 부분적으로 또는 완전히 교환될 수 있다. 2가 금속들은 카드뮴 또는 아연인 것이 바람직하고, 4가 금속들은 게르마늄 또는 주석인 것이 바람직하다.
전구체들은 액상으로 결합되는 것이 바람직하고, 성분들의 양호한 용해도를 제공하는 용매가 바람직하여, 칼코겐 소스와 금속들의 완전한 혼합을 보장한다. 통상적으로, 혼합물이 기판에 제공되고 적어도 용매들의 비점보다 높게 가열될 때, 용매는 빨리 증발한다. 이에 따라, 상술된 공정의 단계 (b) 에서, 분해는 옵션적으로 임의의 용매들의 증발보다 선행된다. 통상적으로 분해를 위한 불활성 환경은 질소 또는 아르곤과 같은 불활성 기체이다.
전구체 혼합물은, 바람직하게는 딥 코팅, 분무 코팅, 스핀 코팅, 슬릿 코팅, 드롭 캐스팅, 닥터 블레이딩, 잉크젯 인쇄 또는 플렉소그래픽/그라비어 인쇄 등에 의해, 분해 전에 기판 상에 퇴적되는 것이 바람직하다. 급속한 증발 및 분해가 바람직하다. 본 발명의 하나의 바람직한 양태에 있어서, 반도체가 분무 열분해에 의해 형성된다.
본 발명의 또 다른 양태에 있어서, 본 발명은 또한 전자 컴포넌트들의 퇴적을 위한 전구체 혼합물에 관한 것으로, 이 전구체 혼합물은 옥시메이트들의 클래스로부터의 적어도 하나의 리간드를 함유하는 적어도 하나의 금속 착물을 포함하는 것을 특징으로 한다. 금속 착물은 알칼리 금속들 및 알칼리 토금속들 또는 할로겐 (특히 염화물) 이 없는 것이 바람직하다. 전구체 혼합물은 액체 캐리어 내의 칼코겐 소스 및 금속 옥시메이트들의 용액인 것이 바람직하다. 분자 전구체들은 매우 가용성의 재료들이지만, 전구체 혼합물은 또한 추가적으로 추가 화합물들의 부유 미립자들을 포함할 수 있다. 금속 전구체들이 셀레늄 또는 황의 칼코겐 소스와 함께 결합될 때, 금속 칼코게나이드는 혼합된 전구체들의 열 분해시에 제조될 수 있다.
본 발명의 공정에서는, 어떠한 산화물들도 생성되지 않는다. 반도체 재료들은 금속들의 거의 순수한 셀렌화물/황화물 상 (selenide/sulfide phase) 들로 이루어진다. 원소들 O/C/N/Cl 의 불순물들의 레벨이 종래 기술에 따른 방법들로 관찰했을 때보다 상당히 더 낮다.
"알칼리 금속들 및 알칼리 토금속들이 없는" 이라는 용어는 제조된 금속 착물들 내의 알칼리 금속 또는 알칼리 토금속 함량이 0.2 중량% 미만인 것을 의미한다.
알칼리 금속들 및 알칼리 토금속들을 함유하는 잔류물들이 전자 특성들에 악영향을 미치기 때문에, 무-알칼리 금속 출발 화합물들의 제조는 전자 컴포넌트들에의 이용에 중요하다. 이들 원소들은 결정체에서 이종 원자들로서 작용하고 전하 캐리어들의 특성들에 좋지 않은 영향을 미칠 수도 있다.
바람직한 실시형태에 있어서, 전구체 혼합물은 전구체 재료들을 함유하는 액상을 포함한다. 액상은 분무, 드롭핑, 딥핑, 인쇄 등에 의해 반도체성 재료로 커버될 표면들에 이송함으로써 쉽게 가공될 수 있다. 액상은 바람직하게는 유기 용매들, 더욱 바람직하게는 전구체들이 가용성인 용매들, 가장 바람직하게는 디메틸포름아미드 (DMF), 디메틸 술폭시드 (DMSO) 등과 같은 극성 비양성자성 용매들 및 메탄올, 에탄올, 2-메톡시에탄올 등과 같은 양성자성 용매들을 포함할 수도 있다.
이미 상술된 바와 같이, 금속 착물 전구체는 옥시메이트들의 클래스로부터의 적어도 하나의 리간드를 포함한다. 본 발명에 의하면, 금속 착물의 하나 이상의 리간드들이 2-(메톡시이미노)알카노에이트, 2-(에톡시이미노)알카노에이트 또는 2-(하이드록시이미노)알카노에이트를 포함하는 것이 바람직하고, 더욱 바람직하게는 (C2 - 내지 C8 -) 알카노에이트들 내의 에타노에이트, 프로파노에이트 또는 부타노에이트이고, 가장 바람직하게는 프로파노에이트들이다.
본 발명에 따른 옥시메이트들의 클래스는 2-옥시이미노 카르복실산들, R1 및 R2 의 변화에 의한 그들의 유도체들, 및 상응하는 음이온들로 이루어진다. 위와 아래에서 지칭되는 바와 같이 바람직한 옥시메이토 리간드의 일반적 구조는 다음의 식을 갖는다:
Figure pct00001
식 중, R1 은 H, CH3 또는 CH2CH3 로부터 선택되고, R2 는 H, C1 내지 C6 알킬들, 페닐 또는 벤질로부터 선택되고, 바람직하게는 H, CH3 또는 CH2CH3 로부터 선택된다. 옥시메이토 리간드는 통상적으로 하나의 음전하를 갖는 킬레이트 리간드이다. 킬레이트 리간드가 O 원자들 중 하나와 N 을 통해 금속과 결합한다.
구리 전구체는 Cu(Ⅱ) 비스옥시메이토 착물이 바람직하다. 인듐 전구체는 인듐(Ⅲ) 트리스옥시메이토 착물이 바람직하다. 갈륨 착물은 Ga(Ⅲ) 트리스옥시메이토 착물이 바람직하다.
통상적인 바람직한 전구체들이 예를 들어 후술된다 (스킴 1, 2).
Figure pct00002
스킴 1. 구리 전구체 1 의 구조
전구체 1 의 경우, R1 또는 R2 는 H, CH3, C2H5 등으로부터 선택될 수 있고, 예를 들어, R1 = H 및 R2 = CH3 인 착물이 수화의 2개의 물 분자들을 갖는 비스[2-(하이드록시이미노)프로파노에이토]코퍼로 지칭된다.
Figure pct00003
스킴 2. 인듐 전구체 2 의 구조
전구체 2 의 경우, R1 또는 R2 는 H, CH3, C2H5 등으로부터 선택될 수 있다. 예를 들어, R1 = CH3 및 R2 = CH3 인 착물이 트리스[2-(메톡시이미노)프로파노에이토]인듐으로 지칭된다. 갈륨 전구체는 금속들을 교환함으로써 인듐과 동일한 구조를 갖는다.
옥시메이토계 금속 전구체들은 공기 중에 안정적이고 메탄올, 에탄올, 2-메톡시에탄올, DMF, DMSO 등과 같은 일반적인 유기 용매들에 쉽게 용해될 수 있다.
이들 금속 전구체들의 열 분해 온도는 150 ℃ 정도로 낮고, 분해 후의 최종 생성물은 C, N 과 같은 매우 적은 양의 불순물 원소들을 함유한다 (< 1 %). 개별적으로 분해되었을 때의 이 전구체들은 금속 산화물들을 생성한다. 예를 들어, 인듐 전구체의 열 분해는 공기 중에서 분해되었을 때 인듐 산화물을 생성한다. 본 발명에 따른 공정에 의하면, 적어도 등량의 셀레늄 또는 황의 적절한 형태의 추가에 의해 산화물 형성이 방지된다.
옥시메이트들의 클래스로부터의 일부 금속 전구체들이 문헌으로부터 주지되어 있고, 상술된 바와 같이 제조될 수 있다. 바람직하게는, 예를 들어, 금속염들, 종종 할로겐화물들을 금속 질산염들, 황산염들, 아세테이트들 등으로 교환함으로써 낮은 레벨의 할로겐화물들을 이용한 합성이 제공된다. 금속 전구체의 제조의 경우, 옥소카르복실산 (바람직하게는 피루브산) 은 무-알칼리 금속 염기의 존재 하에 적어도 하나의 하이드록실아민 또는 알킬하이드록실아민과 반응하고, 예를 들어, 질산염과 같은 무기 금속염이 이후에 추가된다. 이러한 방식으로, 먼저, 수용액 내의 염기들의 존재 하에 하이드록실아민들 또는 알킬하이드록실아민들과의 알파-케토산들 또는 옥소카르복실산들의 축합에 의해 옥시메이토 리간드들이 합성된다. 그 후에, 예를 들어, 금속 염화물 또는 질산염과 같은 금속염의 추가에 의해 금속 전구체들이 실온에서 형성된다.
채용된 옥소카르복실산들은 사슬 길이를 변화시킨 것일 수 있지만, C2 내지 C6 카르복실산들이 바람직하다. 옥소아세트산, 옥소프로피온산 (피루브산) 또는 옥소부티르산을 이용하는 것이 바람직하다.
채용된 무-알칼리 금속 염기는 알킬암모늄 하이드로겐카보네이트, 알킬암모늄 카보네이트 또는 알킬암모늄 수산화물이 바람직하다. 테트라에틸암모늄 수산화물 또는 테트라에틸암모늄 바이카보네이트의 이용이 특히 바람직하다. 이들 화합물들 및 그로부터 형성된 부산물들이 물에 쉽게 녹는다. 따라서, 이들은 한편으로 수용액 내의 전구체들의 제조를 위한 반응을 수행하기에 적절하고, 다른 한편으로는 형성된 부산물들이 유기 용매로의 이송 또는 재결정화에 의해 전구체들로부터 쉽게 분리된다.
통상적으로, 반도체 층은 15 nm 내지 3 ㎛ 의 두께를 가지며, 바람직하게는 30 nm 내지 2 ㎛ 의 두께를 갖는다. 층 두께는 각 경우에 이용되는 코팅 기법 및 그의 파라미터들에 의존한다. 스핀 코팅의 경우에는, 예를 들어, 회전의 지속기간 및 속도가 존재한다. 분무의 경우, 두께는 분무 시간에 따라 증가될 수 있다.
본 발명에 의하면, 기판은 유리, 세라믹, 금속과 같은 강성 기판 또는 플라스틱 기판, 또는 가요성 기판, 특히 플라스틱 막 또는 금속 포일일 수 있다. 본 발명에 의하면, 몰리브덴으로 코팅된 기판의 사용이 바람직하고, 이는 태양 전지의 성능에 매우 효과적이다.
또한, 본 발명은 전자 구조물들, 바람직하게는 적층 반도체들, 더욱 바람직하게는 박막 광전지 디바이스인 것이 바람직한 광전지 디바이스의 제조를 위한 공정에 관한 것이며,
a) 본 발명에 따른 전구체 혼합물은, 바람직하게는 딥 코팅, 분무 코팅, 스핀 코팅, 슬릿 코팅, 드롭 캐스팅, 닥터 블레이딩, 잉크젯 인쇄 또는 플렉소그래픽/그라비어 인쇄에 의해 달성되는 전자 구조물에 대응하여, 기판에 적층 방식으로, 옵션적으로 다수회 제공되고,
b) 반도체 층 또는 표면의 형성과 함께, 제공된 전구체 층의 하소 (calcination) 및/또는 건조, 및
c) 제공된 전자 구조물에, 추가적인 층들 및/또는 콘택트들을 옵션적으로 제공하는 것을 특징으로 한다.
단계들 a9 및 b9 가, 예를 들어 뜨거운 기판 상에 분무함으로써 (분무 열분해) 동시에 수행될 수 있다.
이 공정은 전자 구조물 내에 반도체성 컴포넌트들 및 옵션적으로 그 컴포넌트들의 커넥션들을 제조한다. 전자 구조물은 태양 디바이스의 부분일 수 있는데, 흡수체 층은 제조된 반도체를 포함한다.
딥 코팅, 분무 코팅, 스핀 코팅, 슬릿 코팅, 드롭 캐스팅, 닥터 블레이딩, 잉크젯 인쇄 또는 플렉소그래픽/그라비어 인쇄와 같은 공정들에 의해 기판 상에 전구체 혼합물을 제공하는 것은 이 기술분야의 당업자에게 친숙한 방법들과 유사하게 달성되고 (M.A. Aegerter, M. Menning; Sol-Gel Technologies for Glass Producers and Users, Kluwer Academic Publishers, Dordrecht, Netherlands, 2004 참조), 본 발명에 의하면 스핀 코팅 또는 분무 코팅이 바람직하다.
본 발명의 바람직한 실시형태에서, 광전지 디바이스에서의 흡수체 층은, 적절한 유기 용매에 용해된 칼코겐 소스와 하나 이상의 바람직하게는 2개의 전구체들의 혼합물을 기판 상에 퇴적시키고 전구체들을 열 분해하여 반도체 층을 획득하게 함으로써 제작된다. 예를 들어, 구리 전구체 및 인듐 전구체는 설레늄과 동시 퇴적되고 이후에 불활성 환경에서 가열되어 CIS 층을 획득한다.
옥시메이토 전구체들은 상당히 다용적이고, 구리, 인듐, 갈륨, 주석, 아연 등을 포함하는 다양한 금속들로 제조될 수 있다. 따라서, 옥시메이토 전구체들에 기초한 본 발명은 재료 CIS, CISS, CIGS, CZTS (구리 아연 주석 셀렌화물들 및/또는 황화물) 및 다른 칼코게나이드들, 이를테면, 구리 셀렌화물 (Ⅰ-Ⅵ), 구리 황화물 (Ⅰ-Ⅵ), 아연 셀렌화물 (Ⅱ-Ⅵ), 아연 황화물 (Ⅱ-Ⅵ), 인듐 셀렌화물 (Ⅲ-Ⅵ), 인듐 황화물 (Ⅲ-Ⅵ), 갈륨 셀렌화물 (Ⅲ-Ⅵ), 갈륨 황화물 (Ⅲ-Ⅵ), 주석 셀렌화물 (Ⅳ-Ⅵ), 주석 황화물 (Ⅳ-Ⅵ) 등으로서 형성하는 것으로 확장된다.
2개 이상의 금속들이 공정에 사용되는 경우, 전구체 혼합물은 원하는 반도체의 화학량론과 등량인 옥시메이토 금속 전구체들의 상대적인 양을 포함한다. 순수한 CIS 층의 경우, 구리 및 인듐 전구체의 등 몰량 (equimolar amounts) 이 채용된다. 구리 및 인듐 전구체 비율은 또한, 약간 구리가 부족하거나 또는 구리가 풍부한 CIS 층을 형성하도록 조정될 수 있다. 약간 구리가 부족한 CIS 결합들은, 더 양호한 광전지 성능을 갖기 위한 문헌에 나타나 있다.
칼코겐 (셀레늄 및/또는 황) 소스는 셀레노우레아/티오우레아 또는 이들의 유도체들, 티오아세트아미드, 또는 히드라진, 에틸렌디아민, 에탄올아민 등과 같은 아민들; 트리부틸포스핀, 트리옥틸포스핀, 트리페닐포스핀 등과 같은 포스핀들 또는 다른 적절한 캐리어들에 용해된 Se/S 분말로부터 선택되는 것이 바람직하다.
전구체 혼합물은 원하는 반도체의 화학량론과 등량이거나 또는 그 이상인 금속량에 대한 칼코겐 성분의 양을 포함한다. 전구체 혼합물의 어닐링 및 분해 동안 셀레늄 또는 황의 일부가 칼코겐 휘발성으로 인해 손실될 수도 있기 때문에, 바람직하게는 초과량의 칼코겐이 사용된다. 칼코겐의 양은 이론적인 금속 함량에 대한 100 % (화학량론, 0% 초과) 내지 400 % (300 % 초과) 가 바람직하고, 더욱 바람직하게는 10 % 내지 150 % 초과이다.
전구체 혼합물은 임의의 기판 상에 딥 코팅, 분무 코팅, 스핀 코팅, 슬릿 코팅, 드롭 캐스팅, 닥터 블레이딩, 잉크젯 인쇄 또는 플렉소그래픽/그라비어 인쇄할 수 있는 잉크로서 이용될 수 있다. 기판들은 예를 들어 유리, 금속 포일 또는 플라스틱을 포함한다.
전구체 혼합물은 반도체 층을 형성하기 위한 전구체 인시추를 분해하기 위해 "뜨거운" 기판 상에 퇴적될 수 있다. 분무 열분해라고 지칭되는 이 방법은, 액체 캐리어가 증발하는 동안, 분해 전의 혼합물로부터의 단일 종들의 결정화를 방지한다. 제조된 재료들 또는 층들은 더 균질한 공간 분포의 원소들을 가질 수도 있다.
반도체 재료 또는 흡수체 층을 제조하기 위한 또 다른 방법은, 분해 온도 미만의 온도, 통상적으로는 실온으로 유지된 기판 상에 전구체 용액을 퇴적시키는 것이다. 이 단계에 이어서, 막들을 바람직하게는 불활성 환경에서 전구체들의 분해 온도로 어닐링하여 전구체막들을 반도체 층, 예를 들어, CIS 층으로 변환시키는 것이 후속한다. 중간 단계는 액체 캐리어의 증발일 수 있다. 이 방법은 전구체 혼합물을 필요한 형태 또는 두께로 기판 상에 균일하게 분포시키는데 많은 시간이 걸리는 것을 방지한다.
이 방법의 제 3 실시형태에 있어서, 전구체 혼합물은 뜨거운 불활성 기체로 분무 건조되어 반도체의 미세 분말 또는 그레인 (grain) 들을 제공한다.
기능적 반도체 층으로의 금속 착물 전구체의 열 변환은 ≥ 80 ℃ 인 온도에서 수행되고, 바람직하게는 ≥ 120 ℃, 더욱 바람직하게는 ≥ 150 ℃ 에서 수행된다. 이 온도는 150 ℃ 내지 450 ℃ 인 것이 바람직하다. 분해 후의 잔류물은 어떠한 상당한 탄소 오염도 포함하지 않는다 (< 1 %). 제 1 분해 단계에 이어서, 반도체, 바람직하게는 반도체 층 (더욱 바람직하게는 CIS 또는 CIGS 층) 의 전자 특성들 및 결정도 및/또는 그레인 사이즈를 개선시키기 위한 추가의 어닐링 단계들이 후속할 수 있다. 어닐링 온도 및 어닐링 시간을 증가시킴으로써 반도체막의 그레인 사이즈가 증가될 수 있다. 전구체들이 완전하게 분해되는 경우에는 (PV 성능에 유해한) 중간상들이 형성되지 않는다. 250 ℃ 초과의 추가적인 고온의 셀렌화 또는 황화 단계 (즉, 칼코겐 증기에서의 막들의 어닐링) 가 반도체막의 형성을 위해 필요하지 않다. 따라서, 본 발명의 하나의 바람직한 실시형태에서, 본 발명에 따른 광전지 디바이스의 제조를 위한 공정은 250 ℃ 초과 온도에서의 어떠한 추가적인 셀렌화 및/또는 황화 단계도 없다. 이와 같이 공정의 온도는 200 ℃ 이하로 유지될 수 있다.
한편, 어닐링 및 셀렌화는, 전구체 분해 이외의 다른 영향들로 인해 개선된 디바이스 성능을 여전히 제공할 수도 있다. 여분의 칼코겐 (통상적으로 Se) 이 옵션적으로 기체상으로 이들 온도에서 공급되어 그 함량을 안정화시키지만, 그레인 사이즈 및 그레인 경계들은 고온에서 최적화될 수 있다. 따라서, 본 발명의 또 다른 바람직한 실시형태에서, 본 발명에 따른 발명의 공정은 추가의 단계로서 전구체들의 분해 후에 셀렌화 및/또는 황화 단계 및/또는 어닐링 단계를 포함한다. 어닐링된 막들 내의 칼코겐의 양이 전구체 용액 내의 초기 칼코겐 함량에 의해 그리고 어닐링/분해 온도 및 시간에 의해 제어될 수 있다.
기능적 반도체 층으로의 금속 착물 전구체 또는 전구체 혼합물의 변환은, 추가의 바람직한 실시형태에서 마이크로파, IR, 및 UV 를 포함하는 조사 (irradiation), 바람직하게는 전자기 조사에 의해 수행되고, UV 광은 < 400 nm 의 파장인 것이 바람직하다. 이 파장은 150 nm 내지 380 nm 인 것이 바람직하다. UV 조사의 이점은 그에 의해 제조된 층들이 더 낮은 표면 거칠기를 갖는다는 점이다.
전자 컴포넌트에는 콘택트들이 제공되고 종래 방식으로 완성된다. 광전지 디바이스들의 경우, 예를 들어, ZnO 또는 인듐-주석 산화물 및 금속 그리드로 이루어진 투명 상부 전극이 제공된다.
또한, 본 발명은, 광전지 디바이스에서의 하나 이상의 기능적 층들, 바람직하게는 흡수체 층의 제조를 위한 본 발명에 따른 금속 착물 또는 전구체 혼합물의 이용에 관한 것이다.
본 발명은 첨부 도면들 (도 1 내지 도 7) 과 함께 취급될 때 상기 설명 및 실시예들에 의해 더욱 완전히 설명되고 예시된다.
도 1 : 이 그래프는 디바이스 실시예 1 에 따라 퇴적되는 CIS 를 포함하는 본 발명에 따른 막의 X-레이 회절 패턴 (회절각 2θ 에 대해 플롯된 강도) 을 도시한 것이다. XRD 패턴은, 비결정질 유리 기판으로 인한 백그라운드 이외에, CuInSe2 가 단지 결정상 피크들로서 존재한다는 것을 나타낸다. 결정성 불순물들이 약 2 중량% 의 검출 한계 미만이다. 평균 결정자 사이즈는, 데바이-셰러 (Debye-Scherrer) 방정식을 통해 나노결정질 재료를 나타내는 선폭 증가로부터 약 12 nm 로서 계산될 수 있다.
도 2 : 이 그래프는 어둡고 AM1.5 밝은 조건 (IEC 904-3 (1989), part Ⅲ) 하의 IV 특징들을 갖는 광전지 디바이스 응답을 도시한 것이다. 이 디바이스는 디바이스 실시예 1 에서 설명된다.
도 3 : 이 그래프는 어둡고 AM1.5 밝은 조건 하의 IV 특징들을 갖는 광전지 디바이스 응답을 도시한 것이다. 이 디바이스는 디바이스 실시예 2 에서 설명된다.
도 4 : 이 그래프는 (a, b) 디바이스 실시예 3 에 따라 퇴적된 CIS 및 (c, d) 디바이스 실시예 4 에 따른 CIGS 를 포함하는 본 발명에 따른 막들의 X-레이 회절 패턴들 (회절각 2θ 에 대해 플롯된 강도) 을 도시한 것이다:
a) 몰리브덴 기판으로부터의 피크 및 칼코파이라이트 CuInSe2 피크들을 나타내는 디바이스 실시예 3 에 따라 370 ℃ 에서 분무된 CIS 막.
b) 고결정성 칼코파이라이트 CuInSe2, 몰리브덴 셀렌화물 및 몰리브덴 피크들을 나타내는 디바이스 실시예 3 에 따른 셀렌화 후의 CIS 막. (112) 피크의 좁아짐은 550 ℃ 에서의 셀렌화 시의 그레인 성장을 나타낸다.
c) 몰리브덴 기판으로부터의 피크 및 칼코파이라이트 Cu(InGa)Se2 상을 나타내는 디바이스 실시예 4 에 따라 300 ℃ 에서 분무된 CIGS 막.
d) 고결정성 칼코파이라이트 Cu(InGa)Se2, 및 몰리브덴 피크들을 나타내는 디바이스 실시예 4 에 따른 RTA 후의 CIGS 막. (112) 피크의 좁아짐은 550 ℃ 에서의 RTA 후의 그레인 성장을 나타낸다.
a 내지 d) CIS 피크들 (a 및 b) 에 비해, CIGS 피크들 (c 및 d) 은 갈륨의 포함으로 인해 더 높은 2θ 로 약간 시프트된다.
도 5 : 이 그래프는 어둡고 AM1.5 밝은 조건 하의 IV 특징들을 갖는 광전지 디바이스 응답을 도시한 것이다. 이 디바이스는 디바이스 실시예 3 에서 설명된다. 이 디바이스에 대한 PCE 는 3.76 % (실버 페인트 그리드 영역 보정 전) 및 4.42 % (실버 페인트 그리드 영역 보정 후) 이다.
도 6 : 이 사진은 1 ㎛ 사이즈까지의 크고 양호하게 각진 (faceted) CuInSe2 그레인들을 나타내는 디바이스 실시예 3 에서 제조된 셀렌화된 막의 SEM 이미지를 도시한 것이다.
도 7 : 이 그래프는 CIGS 막의 어둡고 AM1.5 밝은 조건 하의 IV 특징들을 갖는 광전지 디바이스 응답을 도시한 것이다. 이 디바이스는 디바이스 실시예 4 에서 설명된다. 이 디바이스에 대한 PCE 는 1.53 % (실버 페인트 그리드 영역 보정 전) 및 1.8 % (실버 페인트 그리드 영역 보정 후) 이다.
다음의 약어들이 위와 아래에서 사용된다:
PCE 전력 소비 효율,
FF 충전율,
VOC 개방 회로 전압,
JSC 단락 전류 밀도,
DMF N,N-디메틸포름아미드, 용매.
다음의 실시예들은 본 발명을 예시하는 것으로 의도된다. 그러나, 이 실시예들이 결코 한정하는 것으로 간주되어서는 안된다.
금속 전구체들의 제조:
1) 구리 전구체 비스[2-( 하이드록시이미노 )- 프로파노에이토 ] 코퍼의 제조
"M.V. Kirillova et al. Acta Cryst . (2007) E63, m1670-m1671" 에 따라 Cu(Ⅱ)니트레이트의 메탄올 용액을 N-하이드록시-2,2'-이미노디프로피온산으로 처리함으로써 화합물이 제조된다.
2) 인듐 전구체 트리스[2-( 메톡시이미노 ) 프로파노에이토 ]인듐의 제조
50 ml 의 물에 소듐 피루브산 (2.20 g, 20 mmol) 및 메톡실아민 하이드로클로라이드 (1.67 g, 20 mmol) 의 용액을 교반하면서 소듐 하이드로겐카보네이트 (1.68 g, 20 mmol) 가 조금씩 추가된다. 가시적인 기체의 발생이 완료되면, 혼합물이 추가로 30 분 동안 교반된다. 혼합물이 이후에 회전 증발기에서 증발되어 건조가 완료된다. 125 ml 의 메탄올 내의 무수 인듐 클로라이드 (1.95 g, 6.6 mmol) 의 용액이, 이러한 방식으로 획득된 백색 분말에 추가되고, 혼합물이 2 시간 동안 교반된다. 용액이 여과되고 회전 증발기에서 건조될 때까지 증발된다. 잔류물이 100 ml 의 디클로로메탄 내에 있고, 이러한 방식으로 획득된 현탁액이 재여과된다. 막대한 n-헥산을 이용하여 여과액으로부터 생성물이 이후에 침전되고, 여과되고 데시케이터 내에서 건조된다. 이러한 방식으로 획득된 화합물이 IR 및 NMR 분광법으로 특성화될 수 있다.
3) 갈륨 전구체 트리스[2-( 메톡시이미노 ) 프로파노에이토 ]갈륨의 제조
50 ml 의 물에 소듐 피루브산 (2.20 g, 20 mmol) 및 메톡실아민 하이드로클로라이드 (1.67 g, 20 mmol) 의 용액을 교반하면서 소듐 하이드로겐카보네이트 (1.68 g, 20 mmol) 가 조금씩 추가된다. 가시적인 기체의 발생이 완료되면, 혼합물이 추가로 30 분 동안 교반된다. 혼합물이 이후에 회전 증발기에서 증발되어 건조가 완료된다. 125 ml 의 메탄올 내의 갈륨 니트레이트 헥사하이드레이트 (2.40 g, 6.6 mmol) 의 용액이, 이러한 방식으로 획득된 백색 분말에 추가되고, 혼합물이 2 시간 동안 교반된다. 용액이 여과되고 회전 증발기에서 건조될 때까지 증발된다. 잔류물이 100 ml 의 디클로로메탄 내에 있고, 이러한 방식으로 획득된 현탁액이 재여과된다. 막대한 n-헥산을 이용하여 여과액으로부터 생성물이 이후에 침전되고, 여과되고 데시케이터 내에서 건조된다. 이러한 방식으로 획득된 화합물이 IR 및 NMR 분광법으로 특성화될 수 있다.
4) 주석 전구체 하이드록소[2-( 메톡시이미노 ) 프로파노에이트 ] 틴의 제조
100 ml 의 물에 소듐 피루브산 (9.90 g, 90 mmol) 및 메톡실아민 하이드로클로라이드 (7.53 g, 90 mmol) 의 용액을 교반하면서 소듐 하이드로겐카보네이트 (7.56 g, 90 mmol) 가 조금씩 추가된다. 가시적인 기체의 발생이 완료되면, 혼합물이 추가로 30 분 동안 교반된다. 혼합물이 이후에 회전 증발기에서 증발되어 건조가 완료된다. 250 ml 의 메탄올 내의 무수 틴(Ⅱ) 클로라이드 펜타하이드레이트 (7.88 g, 22.5 mmol) 의 용액이, 이러한 방식으로 획득된 백색 분말에 추가되고, 혼합물이 2 시간 동안 교반된다. 용액이 여과되고 회전 증발기에서 건조될 때까지 증발된다. 잔류물이 100 ml 의 아세톤 또는 디메톡시에탄 내에 있고, 이러한 방식으로 획득된 현탁액이 재여과된다. 막대한 디에틸 에테르를 이용하여 여과액으로부터 생성물이 이후에 침전되고, 여과되고 데시케이터 내에서 건조된다.
5) 비스[2-( 하이드록시이미노 ) 프로파노에이토 ] 징크
(J.J. Schneider et al. Advanced Materials (2008) 20, 3383-3387 에 의함)
20 ml 의 물 내의 피루브산 (5.28 g, 60 mmol) 및 메톡실아민 하이드로클로라이드 (5.02 g, 60 mmol) 의 용액에 테트라에틸암모늄 바이카보네이트 (22.94 g, 120 mmol) 가 조금씩 추가된다. 가시적인 기체 발생의 종료 후, 용액이 또 다시 2 시간 동안 교반된다. 그 후에, Zn(N03)2·6H20 (8.92 g, 30 mmol) 이 추가되고, 혼합물이 또 다시 4 시간 동안 교반된 후에, 5 ℃ 로 냉각된다. 그 결과의 백색 침전물이 여과되고 뜨거운 물로부터 재결정화된다.
전구체들을 함유하는 용액들의 제조
디바이스 실시예들 1 및 2 에서, DMF 내의 비스 또는 트리스[2-(옥시이미노)프로파노에이토]금속의 0.1 mmol/ml 의 용액이 이용된다 (용액 A). 다르게 보고되지 않는 한, 0.4 mmol/ml 셀레노우레아의 용액 (용액 B) 또는 0.8 mmol/ml 셀레노우레아의 용액 (용액 D) 이 칼코겐 소스로서 이용된다.
딥 코팅: 드로잉 속도 ~ 1 mm/sec. 채용된 기판들은 76×26 mm 유리판들이다.
스핀 코팅: 스핀 코팅의 경우, 150 ㎕ 내지 350 ㎕ 의 용액이 기판에 도포된다. 이용된 기판들은 25×25 mm 유리이고, 옵션적으로 몰리브덴으로 코팅된 것이다. 지속기간 및 속도에 대해 선택된 파라미터들은 1500 rpm 의 예비 속도에서는 10 초이고 2500 rpm 의 최종 속도에서는 20 초이다.
분무 코팅: 분무 코팅의 경우, 0.35 mm 니들/노즐 결합물을 가진 Iwata Eclipse HP-CS 에어 브러시가 이용된다. 전구체의 분무가 질소 기체의 60 psi 압력으로 행해진다. 이들 전구체들을 분무하기 위해 초음파 분무 및 다른 일반적으로 입수가능한 분무 장비들이 또한 이용될 수 있다. 핀 홀들과 같은 결함들이 없는 막을 획득하기 위해, 분무 노즐과 기판 사이의 거리, 기체 압력 및/또는 전구체 유량과 같은 분무 파라미터들이 최적화될 수도 있다.
디바이스 실시예 1: 전구체들을 스핀 코팅한 이후에 막들을 어닐링하는 것에 의해 CIS 흡수체가 형성되는 광전지 디바이스의 구성:
여기서 용액 A 는 수화의 2개의 물 분자들을 갖는 비스[2-(하이드록시이미노)프로파노에이토]코퍼 및 트리스[2-(메톡시이미노)프로파노에이토]인듐을 함유하고 있다. 막을 스핀 코팅하는 경우, 용액 A 및 용액 B 의 150 ㎕ 가 새롭게 혼합된 후 즉시 1"×1" 유리 또는 몰리브덴-코팅 유리 기판 상에 1000 rpm 으로 스핀 코팅된다. 그 후에, 기판이 300 ℃ 에서 30 초 동안 어닐링된다. 8개 내지 10개의 다수 층들이 이러한 방식으로 가공되고 최종적으로 막이 350 ℃ 에서 2 분 동안 어닐링된다. 막 두께는, 표면 프로파일로미터 (surface profilometer) 에 의해 측정되는 바와 같이, < 100 nm 이다. 도 1 은 깨끗한 칼코파이라이트 CIS 상 (CIS phase) 을 나타내는 유리 상의 CIS 막의 XRD 를 도시한 것이다. 막 표면의 SEM 이미지는 5 nm 내지 20 nm 의 CIS 그레인 사이즈를 나타냈다.
광전지 디바이스를 완성하기 위해, CdS 의 층 (~ 60 nm) 이 다른 곳에서 설명된 용해법에 의해 퇴적된다 (M.A. Contreras et al. Thin Solid Films 2002, 403-404, 204-211). ZnO (60 nm) 및 ITO (300 nm) 박막들이 RF 스퍼터링에 의해 순차적으로 퇴적된다.
도 2 는 어둡고 AM1.5 밝은 조건 하의 IV 특징들을 갖는 광전지 디바이스 그래프들을 도시한 것이다. 디바이스 특징들은 다음과 같다:
Figure pct00004
디바이스 실시예 2: 전구체들의 분무 열분해에 의해 CIS 흡수체 층이 형성되는 광전지 디바이스의 구성:
여기서 용액 A 는 수화의 2개의 물 분자들을 갖는 비스[2-(하이드록시이미노)프로파노에이토]코퍼 및 트리스[2-(메톡시이미노)프로파노에이토]인듐을 함유하고 있다. 용액 A 및 용액 B 가 혼합된 후 즉시 300 ℃ 로 유지되는 유리 또는 Mo 코팅 유리 기판에 걸쳐 질소 환경에서 분무 코팅된다. 분무 코팅은 5 분 동안 행해진 이후에 350 ℃ 에서 10 분 동안 어닐링 단계가 행해진다.
광전지 디바이스를 완성하기 위해, CdS 의 층 (~ 60 nm) 이 용해법 (상기 참조) 에 의해 퇴적된다. ZnO (60 nm) 및 ITO (300 nm) 박막들이 RF 스퍼터링에 의해 순차적으로 퇴적된다. 그 후에, 전체 디바이스가 200 ℃ 에서 10 분 동안 공기 중에서 어닐링된다. 0.5 ㎛ 두께의 CIS 막의 단면의 SEM 이미지는 5 nm 내지 20 nm 의 그레인 사이즈를 나타냈다.
도 3 은 어둡고 AM1.5 밝은 조건 하의 IV 특징들을 갖는 광전지 디바이스 응답을 도시한 것이다. 측정된 디바이스 특징들은 다음과 같다:
Figure pct00005
디바이스 실시예 3: 전구체들의 분무 열분해 및 막의 셀렌화 :
이 실시예에서는, 막들의 그레인 사이즈 및 결정도를 개선시키고 PV 응답을 평가하기 위한 초과 Se 증기의 존재 하의 고온 셀렌화의 이용을 증명한다. 제 1 용액 C 는 0.098 mmol 의 비스[2-(하이드록시이미노)프로파노에이토]코퍼·2H2O, 0.1 mmol 트리스[2-(메톡시이미노)프로파노에이토]인듐을 갖는 4 ml DMF 를 함유하고 있다. 여기서 용액 D 는 DMF 내의 0.8 mmol/ml 의 셀레노우레아를 함유하고 있다. 4 ml 의 용액 C 및 0.5 ml 의 용액 D 이 혼합된 후 즉시 370 ℃ 로 유지되는 Mo 코팅 기판에 걸쳐 질소 환경에서 분무 코팅된다. 분무 코팅은 이 경우 20 psi 에서 약 15 분 동안 행해져서 막박 (~2.5 ㎛) 을 형성한다. 기판이, 몇개의 셀레늄 쇼트 (shot) 들을 갖는 밀폐된 그래파이트 박스로 이동된다. 그래파이트는 불활성 아르곤 환경을 갖는 석영 튜브 내에 유지된다. 석영 튜브는 550 ℃ 로 유지되는 튜브 로 (tube furnace) 내에 삽입되고, 셀렌화가 60 분 동안 수행된다. 셀렌화 공정 동안, 셀레늄 펠릿들이, 밀폐된 그래파이트 박스 내부의 기판에 걸쳐 셀레늄 증기를 생성한다.
도 4 는 (a) 분무된 CIS 막의 XRD 스펙트럼 및 (b) 셀렌화 후의 CIS 막을 도시한 것이다. 분무된 CIS 막은, (데바이-셰러 (Debye-Scherrer) 방정식을 통해 (112) 피크의 선폭 증가로부터 계산된) 16 nm 의 작은 그레인 사이즈를 나타내는 넓은 칼코파이라이트 피크들을 나타낸다. 기판으로부터의 몰리브덴 피크가 또한 관찰된다. 셀렌화 샘플의 경우, (112) 피크가 훨씬 더 좁아서 상당한 그레인 성장을 나타낸다. 낮은 강도 (101) 및 (211) 피크들이 또한 가시적이어서 셀렌화 시의 개선된 결정도 및 칼코파이라이트 CIS 구조를 확인한다. 또한, 몰리브덴 기판과의 셀레늄 증기의 작용으로 인해, 넓은 몰리브덴 셀렌화물 피크들이, 셀렌화된 샘플에서 관찰된다.
도 5 는 그레인 성장을 확인한 1 ㎛ 사이즈까지의 크고 양호하게 각진 (faceted) 그레인들을 나타낸 셀렌화된 막의 SEM 이미지를 도시한 것이다.
셀렌화 후에, 막들이 10 중량% 시안화 칼륨 용액으로 2 분 동안 처리되어 막 표면 상의 어떠한 잔류 구리 셀렌화물 상도 제거한다. 광전지 디바이스를 완성하기 위해, CdS 의 층 (~ 60 nm) 이 용해법 (상기 참조) 에 의해 퇴적된다. ZnO (60 nm) 및 ITO (300 nm) 박막들이 RF 스퍼터링에 의해 순차적으로 퇴적된다. 디바이스들 상에 실버 그리드들이 상업적으로 입수가능한 실버 페인트로 핸드-페인팅된다.
실버 페인트가 약 15 % 의 액티브 디바이스 영역을 커버하였다. 총 액티브 디바이스 영역은 16.5 ㎟ 이다. 완성된 디바이스들은 공기 중에서 165 ℃ 에서 2 분 동안 어닐링되어 디바이스 성능을 개선시킨다.
도 6 은 어둡고 AM1.5 밝은 조건 하의 IV 특징들을 갖는 광전지 디바이스 응답을 도시한 것이다. 디바이스 특징들은 다음과 같다:
Figure pct00006
상기 디바이스 특징들은, 핸드 페인팅된 실버 그리드 영역 (~ 15 %) 만큼 차단된 광에 대한 보정 없는 값들에 기초한다. 실버 페인트 영역 보정 후에 디바이스 효율은 4.42 % 이다. 관찰된 전류 및 효율은 비-셀렌화된 디바이스 실시예들 1 및 2 보다 훨씬 더 높다. 4.42 % 의 개선된 효율 값은, 결정도 개선 및 그레인 사이즈 증가시 감소된 재결합 손실의 결과로서의 훨씬 더 높은 전류값으로 인한 것이다. 분무된 막 품질의 개선시, 셀렌화 조건의 최적화, 및 다른 디바이스 층들의 효율의 최적화가 더욱 상당히 개선될 수 있을 것으로 예상된다.
디바이스 실시예 4: CIGS 막에 대한 전구체들의 분무 열분해 및 급속 열적 어닐링:
이 실시예에서는 급속 열적 어닐링 (RTA) 공정을 이용하여 초과 칼코겐 증기의 부재시 고온 어닐링에 의한 그레인 성장을 증명한다. 이 실시예에서, 옥시메이토 전구체들은 아세틸아세토네이트들, 아세테이트들 등과 같은 전구체들의 몇몇 다른 클래스들과 혼합될 수 있기 때문에, 상업적으로 입수가능한 전구체들과 혼합되어 옥시메이토 전구체들의 다용성을 증명한다. 용액 E 는 0.098 mmol 의 비스[2-(하이드록시이미노)프로파노에이토]코퍼·2H2O, 0.07 mmol 인듐 아세틸아세토네이트 (상업적으로 입수가능, Sigma Aldrich) 및 0.03 mmol 갈륨 아세틸아세토네이트 (상업적으로 입수가능, Sigma Aldrich) 를 갖는 4 ml DMF 를 함유하고 있다. 4 ml 의 용액 E 와 0.5 ml 의 용액 D (0.8 mmol/ml 셀레노우레아 용액) 가 혼합된 후 즉시 300 ℃ 로 유지되는 Mo 코팅 기판에 걸쳐 질소 환경에서 분무 코팅된다. 분무 코팅은 이 경우 20 psi 에서 약 15 분 동안 수행되어 막박 (~2.5 ㎛) 을 형성한다. 막들에는, 불활성 아르곤 분위기에서 할로겐 램프들을 이용하여 10 분 동안 550 ℃ 에서 RTA 가 행해진다.
도 4 는 분무된 CIGS 막의 XRD (c) 및 RTA 후의 CIGS 막 (d) 을 도시한 것이다. 이 분무된 막은, (데바이-셰러 방정식을 통해 (112) 피크의 선폭 증가로부터 계산된) 6 nm 의 작은 그레인 사이즈를 나타내는 넓은 칼코파이라이트 피크들 및 몰티브덴 기판에 대한 피크를 나타낸다. RTA 후에, 샘플 (112) 피크가 훨씬 더 좁아서 그레인 성장 > 55 nm 를 나타낸다. 낮은 강도 (101) 및 (211) 피크들이 또한 가시적이어서 개선된 결정도 및 칼코파이라이트 CIS 구조를 확인한다.
RTA 후에, 막들이 10 중량% KCN 용액으로 2 분 동안 처리되어 표면 상의 어떠한 구리 셀렌화물 상도 제거한다. 광전지 디바이스를 완성하기 위해, CdS 의 층 (~ 60 nm) 이 용해법 (상기 참조) 에 의해 퇴적된다. ZnO (60 nm) 및 ITO (300 nm) 박막들이 RF 스퍼터링에 의해 순차적으로 퇴적된다. 완료된 디바이스들 상에 실버 그리드들이 상업적으로 입수가능한 실버 페인트로 핸드-페인팅된다. 실버 페인트가 약 15 % 의 액티브 디바이스 영역을 커버한다. 총 액티브 디바이스 영역은 16.5 ㎟ 이다. 완성된 디바이스들은 공기 중에서 165 ℃ 에서 2 분 동안 어닐링되어 디바이스 성능을 더욱 개선시킨다.
도 7 은 어둡고 AM1.5 밝은 조건 하의 IV 특징들을 갖는 광전지 디바이스 응답들을 도시한 것이다. 디바이스 특징들은 다음과 같다:
Figure pct00007
상기 디바이스 특징들은, 핸드 페인팅된 실버 그리드 영역 (~ 15 %) 만큼 차단된 광에 대한 보정 없는 값들에 기초한다. 실버 페인트 영역 보정 후에 디바이스 효율은 1.8 % 이다. 디바이스 실시예 4 에서의 1.8 % 의 효율은, 개선된 전류값, 결정도 및 그레인 사이즈로 인해 1 및 2 보다 더 높다. 그러나, 디바이스 실시예 4 에 대한 효율값 (1.8 %) 은, 디바이스 실시예 3 에 대한 더 낮은 전류값을 발생시키는 비교적 더 작은 그레인 사이즈로 인해 디바이스 실시예 3 (4.42 %) 보다 더 작다. 분무된 막 품질의 개선시, 금속 열적 어닐링 시간/온도의 최적화, 및 다른 디바이스 층들의 효율의 최적화가 더욱 상당히 개선될 수 있을 것으로 예상된다.

Claims (16)

  1. 반도체의 제조 방법으로서,
    a. 칼코겐 소스 및 하나 이상의 금속 착물들을 포함하는 전구체들이 결합되고, 적어도 하나의 금속 착물은 옥시메이트들의 클래스로부터의 하나 이상의 리간드들을 포함하며,
    b. 결합된 상기 전구체들은 가열 및/또는 방사에 의해 분해되어 상기 반도체를 형성하는 것을 특징으로 하는 반도체의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체는 Ⅰ-Ⅲ-Ⅵ2 타입, Ⅰ-Ⅵ 타입, Ⅱ-Ⅵ 타입, Ⅲ-Ⅵ 타입, Ⅳ-Ⅵ 타입, 또는 Ⅰ-Ⅱ-Ⅳ-Ⅵ2 타입을 갖는 것을 특징으로 하는 반도체의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체는 기판 상에 막 또는 층으로서 형성되는 것을 특징으로 하는 반도체의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전구체들의 결합은 용액 중에 실시되는 것을 특징으로 하는 반도체의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    결합된 상기 전구체들은 불활성 환경에서 분해되는 것을 특징으로 하는 반도체의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 칼코겐 소스는 셀레늄 (Se) 또는 황 (S) 인 것을 특징으로 하는 반도체의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 칼코겐 소스는 유기 셀레늄 또는 황 화합물 또는 셀레늄 원소 또는 황 원소를 포함하는 것을 특징으로 하는 반도체의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 칼코겐 소스는 셀레노우레아 또는 유도체들, 티오우레아 또는 유도체들, 티오아세트아미드, 또는 아민들 또는 포스핀들에 용해된 셀레늄/황 중 하나 이상으로부터 선택되는 것을 특징으로 하는 반도체의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 분해를 위한 온도는 T ≥ 80 ℃ 인 것을 특징으로 하는 반도체의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 전구체들은 금속들로서 구리 및/또는 인듐 및/또는 갈륨을 포함하는 것을 특징으로 하는 반도체의 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 전구체들은 금속 착물들로서 구리 및/또는 인듐 및/또는 갈륨의 옥시메이트 착물들을 포함하는 것을 특징으로 하는 반도체의 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 방법은 추가 단계로서 상기 전구체들의 상기 분해 후에 셀렌화 및/또는 황화 단계 및/또는 어닐링 단계를 포함하는 것을 특징으로 하는 반도체의 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    적어도 하나의 금속 전구체는 구리를 포함하는 것을 특징으로 하는 반도체의 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    적어도 하나의 금속 전구체는 인듐 또는 갈륨을 포함하는 것을 특징으로 하는 반도체의 제조 방법.
  15. 반도체를 포함하는 박막 광전지 디바이스의 제조 방법으로서,
    상기 반도체는 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 방법에 의해 형성되는, 박막 광전지 디바이스의 제조 방법.
  16. 칼코겐 소스 및 적어도 하나의 금속 옥시메이트를 포함하는 전구체 혼합물로서,
    상기 전구체 혼합물은 분해되어 반도체를 형성할 수 있는, 전구체 혼합물.
KR1020137002259A 2010-06-29 2011-05-31 반도체막의 제조 KR20130034662A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35958510P 2010-06-29 2010-06-29
US61/359,585 2010-06-29
PCT/EP2011/002691 WO2012000594A1 (en) 2010-06-29 2011-05-31 Preparation of semiconductor films

Publications (1)

Publication Number Publication Date
KR20130034662A true KR20130034662A (ko) 2013-04-05

Family

ID=44310903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137002259A KR20130034662A (ko) 2010-06-29 2011-05-31 반도체막의 제조

Country Status (7)

Country Link
US (1) US9117964B2 (ko)
EP (1) EP2589066B1 (ko)
JP (1) JP2013530540A (ko)
KR (1) KR20130034662A (ko)
CN (1) CN102971832A (ko)
TW (1) TW201210029A (ko)
WO (1) WO2012000594A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051151A (ko) * 2013-10-31 2015-05-11 재단법인대구경북과학기술원 Ｃｚｔｓ계 태양전지용 박막의 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130264526A1 (en) * 2010-12-03 2013-10-10 E I Du Pont De Nemours And Company Molecular precursors and processes for preparing copper indium gallium sulfide/selenide coatings and films
US8771555B2 (en) 2011-05-06 2014-07-08 Neo Solar Power Corp. Ink composition
JP2015513210A (ja) * 2012-01-27 2015-04-30 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ 改善された伝導率を持つ、電気的に半導体性または伝導性の金属酸化物層の生産のための方法
TWI462319B (zh) * 2012-04-24 2014-11-21 Solar Applied Mat Tech Corp 堆疊式銅鋅錫硒硫薄膜太陽能電池及其製作方法
WO2013159864A1 (en) 2012-04-27 2013-10-31 Merck Patent Gmbh Preparation of semiconductor films
FR2993792B1 (fr) 2012-07-26 2017-09-15 Imra Europe Sas Film de chalcogenure(s) metallique(s) cristallise(s) a gros grains, solution colloidale de particules amorphes et procedes de preparation.
KR101288106B1 (ko) * 2012-12-20 2013-07-26 (주)피이솔브 금속 전구체 및 이를 이용한 금속 전구체 잉크
EP3100299A1 (en) * 2014-01-31 2016-12-07 Merck Patent GmbH Preparation of semiconductor films
EP3099838A1 (en) 2014-01-31 2016-12-07 Merck Patent GmbH Method for producing a uv photodetector
US9899325B2 (en) * 2014-08-07 2018-02-20 Infineon Technologies Ag Device and method for manufacturing a device with a barrier layer
CN107078217A (zh) 2014-09-30 2017-08-18 默克专利股份有限公司 包含无机半导体材料和有机粘合剂的半导体组合物
CN109148625A (zh) * 2018-05-17 2019-01-04 中国科学院物理研究所 铜锌锡硫硒薄膜太阳能电池及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8715082D0 (en) 1987-06-26 1987-08-05 Prutec Ltd Solar cells
JPH01298010A (ja) 1988-05-26 1989-12-01 Mitsubishi Metal Corp 金属セレン化物の製造方法
JPH0368775A (ja) 1989-08-04 1991-03-25 Dowa Mining Co Ltd Ｃｕ―Ｉｎ―Ｓｅ系化合物薄膜の作製方法
US5731031A (en) 1995-12-20 1998-03-24 Midwest Research Institute Production of films and powders for semiconductor device applications
JPH114009A (ja) 1997-06-12 1999-01-06 Yamaha Corp 太陽電池の製造方法
JP2001274176A (ja) 2000-03-24 2001-10-05 Central Glass Co Ltd 化合物半導体膜の製造方法
US20070156259A1 (en) 2005-12-30 2007-07-05 Lubomir Baramov System generating output ranges for model predictive control having input-driven switched dynamics
US20080038558A1 (en) 2006-04-05 2008-02-14 Evident Technologies, Inc. I-iii-vi semiconductor nanocrystals, i-iii-vi water stable semiconductor nanocrystals, and methods of making same
US7494841B2 (en) 2006-05-12 2009-02-24 International Business Machines Corporation Solution-based deposition process for metal chalcogenides
CA2652713A1 (en) 2006-05-19 2008-02-21 Purdue Research Foundation Rapid synthesis of ternary, binary and multinary chalcogenide nanoparticles
AT503837B1 (de) * 2006-06-22 2009-01-15 Isovolta Verfahren zum herstellen von photoaktiven schichten sowie bauelemente umfassend diese schicht(en)
EP2101931B1 (en) 2006-11-09 2015-05-13 Alliance for Sustainable Energy, LLC Precursors for formation of copper selenide, indium selenide, copper indium diselenide, and/or copper indium gallium diselenide films
WO2008057119A1 (en) 2006-11-09 2008-05-15 Midwest Research Institue Formation of copper-indium-selenide and/or copper-indium-gallium-selenide films from indium selenide and copper selenide precursors
US8409473B2 (en) 2007-01-30 2013-04-02 Evident Technologies, Inc. Group II alloyed I-III-VI semiconductor nanocrystal compositions and methods of making same
DE102007043920A1 (de) 2007-07-17 2009-01-22 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
US8613973B2 (en) 2007-12-06 2013-12-24 International Business Machines Corporation Photovoltaic device with solution-processed chalcogenide absorber layer
DE102009004491A1 (de) * 2009-01-09 2010-07-15 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
WO2010146053A1 (de) 2009-06-16 2010-12-23 Basf Se Thermolabile vorläufer-verbindungen zur verbesserung der interpartikulären kontaktstellen und zum auffüllen der zwischenräume in halbleitenden metalloxidpartikelschichten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051151A (ko) * 2013-10-31 2015-05-11 재단법인대구경북과학기술원 Ｃｚｔｓ계 태양전지용 박막의 제조방법

Also Published As

Publication number Publication date
US9117964B2 (en) 2015-08-25
EP2589066B1 (en) 2015-10-21
JP2013530540A (ja) 2013-07-25
TW201210029A (en) 2012-03-01
CN102971832A (zh) 2013-03-13
WO2012000594A1 (en) 2012-01-05
EP2589066A1 (en) 2013-05-08
US20130102108A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
US9117964B2 (en) Preparation of semiconductor films
US20130316519A1 (en) Techniques for Forming a Chalcogenide Thin Film Using Additive to a Liquid-Based Chalcogenide Precursor
JP6688832B2 (ja) アンチモンがドープされたナノ粒子
EP2674964A1 (en) Precursor solution for forming a semiconductor thin film on the basis of CIS, CIGS or CZTS
US9856382B2 (en) Homogeneous coating solution and production method thereof, light-absorbing layer of solar cell and production method thereof, and solar cell and production method thereof
US20180248057A1 (en) Preparation of Copper-Rich Copper Indium (Gallium) Diselenide/Disulphide Nanoparticles
US20160359060A1 (en) Preparation of semiconductor films
WO2014191083A1 (en) Nanoparticles, ink and process for making and using
TW201401344A (zh) 半導體膜之製備
Nkuissi et al. Cu2ZnSnS4 thin-film solar cells
Dhakal et al. Fabrication of Cu 2 ZnSnS 4 thin film solar cell using chemical method
Romanyuk et al. Article type: Feature Article All solution-processed chalcogenide solar cells–from single functional layers towards a 13.8% efficient CIGS device
JP2017212398A (ja) 均一系塗布液の製造方法、太陽電池用光吸収層の形成方法、および太陽電池の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid