KR20130033343A - 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기 - Google Patents

도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기 Download PDF

Info

Publication number
KR20130033343A
KR20130033343A KR1020127022345A KR20127022345A KR20130033343A KR 20130033343 A KR20130033343 A KR 20130033343A KR 1020127022345 A KR1020127022345 A KR 1020127022345A KR 20127022345 A KR20127022345 A KR 20127022345A KR 20130033343 A KR20130033343 A KR 20130033343A
Authority
KR
South Korea
Prior art keywords
resin composition
conductive connection
connection sheet
electrically conductive
metal
Prior art date
Application number
KR1020127022345A
Other languages
English (en)
Other versions
KR101622438B1 (ko
Inventor
도모히로 가기모토
도시아키 쥬마
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20130033343A publication Critical patent/KR20130033343A/ko
Application granted granted Critical
Publication of KR101622438B1 publication Critical patent/KR101622438B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/14—Lead
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/16—Tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83222—Induction heating, i.e. eddy currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명의 도전 접속 시트 (1) 는, 수지 조성물층 (11, 13) 과 금속층 (12) 을 구비하는 적층체에 의해 구성되는 것으로, 수지 조성물층 (11, 13) 은 하기 요건 A 를 만족시키는 것이다. 이러한 구성의 도전 접속 시트 (1) 를 이용하여, 단자끼리간을 전기적으로 접속하는 접속부의 형성에 적용하면, 가열 용융된 금속 재료를 선택적으로 단자끼리간에 응집시켜 접속부를 형성하고, 그 주위에 수지 성분에 의해 구성되는 봉지층을 형성할 수 있다. 그 결과, 접속부의 주위를 수지 성분으로 피복할 수 있기 때문에 접속부가 고정된다. 또, 봉지층에 의해 인접하는 단자간의 절연성이 확보되므로, 인접하는 단자끼리간에 리크 전류가 발생하는 것을 확실하게 방지할 수 있다. 요건 A : 수지 조성물층 (11, 13) 중에 저융점의 금속 재료로 구성되는 금속 볼의 적어도 일부를 배치한 상태로, JIS Z 3197 에 규정된 납땜용 수지계 플럭스 시험 방법에 준거하여, 상기 금속 볼의 용융 온도 이상으로 가열하고, 그 후, 상기 금속 볼의 젖음확산율을 측정했을 때, 그 젖음확산율이 37 ％ 이상이 된다.

Description

도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기{CONDUCTIVE CONNECTION SHEET, METHOD FOR CONNECTING TERMINALS, METHOD FOR FORMING CONNECTION TERMINAL, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE}
본 발명은 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기에 관한 것이다.
최근, 전자 기기의 고기능화 및 소형화의 요구에 수반하여, 전자 재료에 있어서의 접속 단자간의 협피치화가 점점 진행되는 방향에 있으며, 미세한 배선 회로에 있어서의 단자간 접속도 고도화되고 있다.
단자간 접속 방법으로는, 예를 들어 IC 칩을 회로 기판에 전기적으로 접속할 때에 이방성 도전 접착제 또는 이방성 도전 필름을 이용하여 다수의 단자간을 일괄적으로 접속하는 플립 칩 접속 기술이 알려져 있다. 이러한 이방성 도전 접착제 또는 이방성 도전 필름은, 열경화성 수지를 주성분으로 하는 접착제에 도전성 입자를 분산시킨 필름 또는 페이스트로서, 이것을 접속해야 할 전자 부재의 사이에 배치하여 열압착함으로써, 대향하는 다수의 단자간을 일괄적으로 접속할 수 있는 한편, 접착제 중의 수지에 의해 인접하는 단자간의 절연성을 확보하는 것이 가능해진다.
그러나, 이방성 도전 접착제 또는 이방성 도전 필름에 있어서, 도전성 입자의 응집을 제어하는 것은 곤란하여, 도전성 입자와 단자, 또는 도전성 입자끼리가 충분히 접촉하지 않아 대향하는 단자간의 일부가 도통하지 않거나, 대향하는 단자간 (도통성 영역) 이외의 수지 (절연성 영역) 중에 도전성 입자가 잔존하여 인접하는 단자간의 절연성이 충분히 확보되지 않는다는 문제가 있었다. 이 때문에, 단자간의 추가적인 협피치화에 대응하기가 곤란한 상황이었다.
한편, 전자 부재에 접속 단자를 제조하는 경우, 종래는 금속 패드가 형성된 기판 상에 땜납 페이스트를 인쇄하고, 땜납 리플로우 장치 등을 이용하여 땜납 페이스트를 가열 용융시켜 실시하였다. 그러나, 이 방법에서는, 접속 단자가 협피치인 경우, 땜납 페이스트를 인쇄할 때에 사용하는 마스크의 비용이 높아지고, 또 접속 단자가 작으면 인쇄할 수 없는 경우가 있었다.
또, 땜납 볼을 접속 단자에 탑재하고, 땜납 리플로우 장치 등을 이용하여 땜납 볼을 가열 용융시켜 실시하는 방법에서는, 접속 단자가 작으면, 땜납 볼의 제작 비용이 높아지고, 또 소직경의 땜납 볼을 제작하기가 기술적으로 곤란한 경우가 있었다.
일본 공개특허공보 소61-276873호 일본 공개특허공보 2004-260131호
이러한 문제점을 해결하는 것을 목적으로, 수지 성분과 플럭스 기능을 갖는 화합물을 함유하는 수지 조성물로 구성되는 수지 조성물층과, 저융점의 금속 재료로 구성되는 금속층을 구비하는 적층체에 의해 구성되는 도전 접속 시트가 검토되고 있다.
이러한 구성의 도전 접속 시트를, 대향하는 단자간에 배치한 상태로, 저융점의 금속 재료를 융점 이상의 온도에서 가열하면, 용융된 금속 재료가 선택적으로 대향하는 단자간에 응집되고, 이 단자간의 영역에는 수지 성분이 충전되는 점에서, 대향하는 다수의 단자끼리를 일괄하여 선택적으로 응집시킨 금속 재료로 접속할 수 있고, 또한 수지 조성물 중에 함유되는 수지 성분에 의해 인접하는 단자간의 절연성을 확보할 수 있게 된다.
그러나, 저융점의 금속 재료가 용융되어 대향하는 단자간에 응집될 때에, 수지 조성물층의 플럭스 활성력이 지나치게 낮아지는 것에서 기인하여, 용융 상태의 금속 재료에 충분한 응집력이 얻어지지 않아, 인접하는 단자간의 거리가 협피치인 경우에는, 단자간에 이 금속 재료를 선택적으로 응집시킬 수 없기 때문에, 인접하는 단자간에 리크 전류가 발생함을 알 수 있게 되었다.
그래서, 본 발명의 목적은, 금속 재료의 응집성이 우수하여, 인접하는 단자간에 있어서의 리크 전류의 발생이 저감된 도전 접속 시트, 이러한 도전 접속 시트를 사용한 단자간의 접속 방법, 접속 단자의 형성 방법, 신뢰성이 높은 반도체 장치, 및 전자 기기를 제공하는 것에 있다.
이와 같은 목적은, 하기 (1) ～ (19) 에 기재된 본 발명에 의해 달성된다.
(1) 수지 성분과 플럭스 기능을 갖는 화합물을 함유하는 수지 조성물로 구성되는 수지 조성물층과, 저융점의 금속 재료로 구성되는 금속층을 구비하는 적층체에 의해 구성되는 도전 접속 시트로서,
상기 수지 조성물층은, 하기 요건 A 를 만족시키는 것을 특징으로 하는 도전 접속 시트.
요건 A : 상기 수지 조성물층 중에 저융점의 금속 재료로 구성되는 금속 볼의 적어도 일부를 배치한 상태로, JIS Z 3197 에 규정된 납땜용 수지계 플럭스 시험 방법에 준거하여, 상기 금속 볼의 용융 온도 이상으로 가열하고, 그 후, 상기 금속 볼의 젖음확산율을 측정했을 때, 그 젖음확산율이 37 ％ 이상이 된다.
(2) 상기 젖음확산율 S［％］는, 가열 전의 상기 금속 볼의 직경을 D［㎜］로 하고, 가열 후의 상기 금속 볼의 높이를 H［㎜］로 했을 때, 하기 식 1 에 의해 구해지는 상기 (1) 에 기재된 도전 접속 시트.
S［％］= (D-H)/D × 100 … 식 1
(3) 상기 금속 볼은, 주석 (Sn), 납 (Pb), 은 (Ag), 비스무트 (Bi), 인듐 (In), 아연 (Zn), 니켈 (Ni), 안티몬 (Sb), 철 (Fe), 알루미늄 (Al), 금 (Au), 게르마늄 (Ge) 및 구리 (Cu) 로 이루어지는 군에서 선택되는 적어도 2 종 이상의 금속의 합금 또는 주석의 단체인 상기 (1) 또는 (2) 에 기재된 도전 접속 시트.
(4) 상기 금속 볼은, Sn-Pb 합금, Sn-Ag-Cu 합금 또는 Sn-Ag 합금을 주재료로 하여 구성되는 상기 (3) 에 기재된 도전 접속 시트.
(5) 상기 금속 볼은, Sn-37 Pb 합금 또는 Sn-3.0 Ag-0.5 Cu 합금을 주재료로 하여 구성되는 상기 (4) 에 기재된 도전 접속 시트.
(6) 상기 금속 볼은, 가열 전의 직경이 0.5 ㎜ 인 상기 (1) 내지 (5) 중 어느 하나에 기재된 도전 접속 시트.
(7) 상기 수지 조성물은, 그 산가량이 3.0 × 10-5 ～ 1.0 × 10-2 ㏖/g 인 상기 (1) 내지 (6) 중 어느 하나에 기재된 도전 접속 시트.
(8) 상기 산가량은, 산화 환원 적정법을 이용하여 산출되는 상기 (1) 내지 (7) 중 어느 하나에 기재된 도전 접속 시트.
(9) 상기 수지 조성물에 있어서, 상기 플럭스 기능을 갖는 화합물의 함유량은 1 ～ 50 중량％ 인 상기 (1) 내지 (8) 중 어느 하나에 기재된 도전 접속 시트.
(10) 상기 플럭스 기능을 갖는 화합물은, 페놀성 수산기 및 카르복실기 중 적어도 일방을 갖는 화합물을 함유하는 상기 (1) 내지 (9) 중 어느 하나에 기재된 도전 접속 시트.
(11) 상기 플럭스 기능을 갖는 화합물은, 하기 일반식 (1) 로 나타내는 화합물을 함유하는 상기 (10) 에 기재된 도전 접속 시트.
HOOC-(CH2)n-COOH … (1)
(식 (1) 중, n 은 1 ～ 20 의 정수이다)
(12) 상기 플럭스 기능을 갖는 화합물은, 하기 일반식 (2) 및 하기 일반식 (3) 으로 나타내는 화합물 중 적어도 일방을 함유하는 상기 (10) 에 기재된 도전 접속 시트.
[화학식 1]
Figure pct00001
［식 중, R1 ～ R5 는, 각각 독립적으로 1 가의 유기기이며, R1 ～ R5 중 적어도 하나는 수산기이다］
[화학식 2]
Figure pct00002
［식 중, R6 ～ R20 은 각각 독립적으로 1 가의 유기기이며, R6 ～ R20 중 적어도 하나는 수산기 또는 카르복실기이다］
(13) 상기 적층체는, 2 개의 상기 수지 조성물층 및 1 개의 상기 금속층으로 구성되고, 상기 수지 조성물층, 금속층 및 상기 수지 조성물층이 이 순서로 적층된 것인 상기 (1) 내지 (12) 중 어느 하나에 기재된 도전 접속 시트.
(14) 상기 (1) 내지 (13) 중 어느 하나에 기재된 도전 접속 시트를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속 재료의 융점 이상이고, 또한 상기 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 시트를 가열하는 가열 공정과, 상기 수지 조성물을 경화시키는 경화 공정을 갖는 것을 특징으로 하는 단자간의 접속 방법.
(15) 상기 (1) 내지 (13) 중 어느 하나에 기재된 도전 접속 시트를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속 재료의 융점 이상이고, 또한 상기 수지 조성물이 연화되는 온도에서 상기 도전 접속 시트를 가열하는 가열 공정과, 상기 수지 조성물을 고화시키는 고화 공정을 갖는 것을 특징으로 하는 단자간의 접속 방법.
(16) 상기 (1) 내지 (13) 중 어느 하나에 기재된 도전 접속 시트를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속 재료의 융점 이상이고, 또한 상기 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 시트를 가열하는 가열 공정을 갖는 것을 특징으로 하는 접속 단자의 형성 방법.
(17) 상기 (1) 내지 (13) 중 어느 하나에 기재된 도전 접속 시트를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물이 연화되는 온도에서 상기 도전 접속 시트를 가열하는 가열 공정을 갖는 것을 특징으로 하는 접속 단자의 형성 방법.
(18) 대향하는 단자끼리가, 상기 (1) 내지 (13) 중 어느 하나에 기재된 도전 접속 시트를 이용하여 형성된 접속부를 개재하여 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
(19) 대향하는 단자끼리가, 상기 (1) 내지 (13) 중 어느 하나에 기재된 도전 접속 시트를 이용하여 형성된 접속부를 개재하여 전기적으로 접속되어 있는 것을 특징으로 하는 전자 기기.
도 1 은, 본 발명의 도전 접속 시트를 이용하여 제조된 반도체 장치의 일례를 나타내는 종단면도이다.
도 2 는, 본 발명의 도전 접속 시트의 실시형태를 나타내는 종단면도이다.
도 3 은, 본 발명의 도전 접속 시트가 구비하는 금속층의 다른 구성예를 나타내는 평면도이다.
도 4 는, 본 발명의 단자간의 접속 방법을 이용하여, 반도체 장치가 구비하는 접속부 및 봉지층을 제조하는 방법을 설명하기 위한 종단면도이다.
도 5 는, JIS Z 3197 에 준거하여, 금속 볼의 젖음확산율을 측정하는 방법을 설명하기 위한 종단면도이다.
도 6 은, 본 발명의 접속 단자의 형성 방법을 이용하여, 반도체 칩이 구비하는 단자에 대응하여 접속 단자를 형성하는 방법을 설명하기 위한 종단면도이다.
이하, 본 발명의 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기를 첨부 도면에 나타내는 적합 실시형태에 기초하여 상세하게 설명한다.
우선, 본 발명의 도전 접속 시트를 설명하기에 앞서, 본 발명의 도전 접속 시트를 이용하여 제조된 반도체 장치에 대하여 설명한다.
＜반도체 장치＞
도 1 은, 본 발명의 도전 접속 시트를 이용하여 제조된 반도체 장치의 일례를 나타내는 종단면도이다. 또한, 이하의 설명에서는, 도 1 중의 상측을 「상」, 하측을 「하」라고 한다.
도 1 에 나타내는 반도체 장치 (10) 는, 반도체 칩 (반도체 소자) (20) 과, 반도체 칩 (20) 을 지지하는 인터포저 (기판) (30) 와, 소정 패턴에 형성된 배선 패턴 (40) 과, 복수의 도전성을 갖는 범프 (단자) (70) 를 가지고 있다.
인터포저 (30) 는 절연 기판이며, 예를 들어 폴리이미드·에폭시·시아네이트·비스말레이미드트리아진 (BT 레진) 등의 각종 수지 재료로 구성되어 있다. 이 인터포저 (30) 의 평면시 형상은, 통상적으로 정사각형, 직사각형 등의 사각형으로 된다.
인터포저 (30) 의 상면 (일방의 면) 에는, 예를 들어 구리 등의 도전성 금속 재료로 구성되는 단자 (41) 를 구비하는 배선 패턴 (40) 이 소정 형상으로 형성되어 있다.
또, 인터포저 (30) 에는, 그 두께 방향으로 관통하여, 도시되지 않은 복수의 비아 (스루홀 : 관통공) 가 형성되어 있다.
각 범프 (70) 는, 각각 각 비아를 통하여, 일단 (상단) 이 배선 패턴 (40) 의 일부에 전기적으로 접속되고, 타단 (하단) 은 인터포저 (30) 의 하면 (타방의 면) 으로부터 돌출되어 있다.
범프 (70) 의 인터포저 (30) 로부터 돌출되는 부분은, 거의 구형상 (Ball 형상) 을 이루고 있다.
이 범프 (70) 는, 예를 들어 땜납, 은납, 구리납, 인동납과 같은 납재를 주재료로 하여 구성되어 있다.
또, 인터포저 (30) 상에는 배선 패턴 (40) 이 형성되어 있다. 이 배선 패턴 (40) 에, 접속부 (81) 를 개재하여 반도체 칩 (20) 이 갖는 단자 (21) 가 전기적으로 접속되어 있다.
또, 반도체 칩 (20) 과 인터포저 (30) 또는 배선 패턴 (40) 사이의 간극에는 각종 수지 재료로 구성되는 봉지재가 충전되고, 이 봉지재의 경화물에 의해 봉지층 (80) 이 형성되어 있다. 이 봉지층 (80) 은, 반도체 칩 (20) 과 인터포저 (30) 또는 배선 패턴 (40) 의 접합 강도를 향상시키는 기능이나, 상기 간극으로의 이물질이나 수분 등의 침입을 방지하는 기능을 가지고 있다.
이러한 구성의 반도체 장치 (10) 에 있어서, 접속부 (81) 와 봉지층 (80) 의 형성에 본 발명의 도전 접속 시트가 적용된다.
이하, 본 발명의 도전 접속 시트에 대하여 설명한다.
＜도전 접속 시트＞
도 2 는, 본 발명의 도전 접속 시트의 실시형태를 나타내는 종단면도, 도 3 은, 본 발명의 도전 접속 시트가 구비하는 금속층의 다른 구성예를 나타내는 평면도이다. 또한, 이하의 설명에서는, 도 2 중의 상측을 「상」, 하측을 「하」라고 한다.
본 발명의 도전 접속 시트는, 수지 성분과 플럭스 기능을 갖는 화합물을 함유하는 수지 조성물로 구성되는 수지 조성물층과, 저융점의 금속 재료로 구성되는 금속층을 구비하는 적층체에 의해 구성되는 것으로, 상기 수지 조성물층은, 하기 요건 A 를 만족시키는 것을 특징으로 한다.
요건 A : 상기 수지 조성물층 중에 저융점의 금속 재료로 구성되는 금속 볼의 적어도 일부를 배치한 상태로, JIS Z 3197 에 규정된 납땜용 수지계 플럭스 시험 방법에 준거하여, 상기 금속 볼의 용융 온도 이상으로 가열하고, 그 후, 상기 금속 볼의 젖음확산율을 측정했을 때, 그 젖음확산율이 37 ％ 이상이 된다.
이와 같은 도전 접속 시트를 이용하여, 단자끼리간을 전기적으로 접속하는 접속부의 형성에 적용하면, 가열 용융된 금속 재료를 선택적으로 단자끼리간에 응집시켜 접속부를 형성하고, 그 주위에 수지 성분에 의해 구성되는 봉지층을 형성할 수 있다. 그 결과, 접속부의 주위를 수지 성분으로 피복할 수 있기 때문에 접속부가 고정된다. 또, 봉지층에 의해 인접하는 단자간의 절연성이 확보되므로, 인접하는 단자끼리간에 리크 전류가 발생하는 것을 확실하게 방지할 수 있다.
또한, 도전 접속 시트를 이용하여, 전극 상에 대응하여 형성된 접속 단자의 형성에 적용하면, 가열 용융된 금속 재료를 선택적으로 전극 상에 응집시켜 접속 단자를 형성하고, 그 주위에 수지 성분에 의해 구성되는 보강층을 형성할 수 있다. 그 결과, 접속 단자의 주위를 수지 성분으로 피복할 수 있기 때문에 접속 단자가 고정된다. 또, 보강층에 의해 인접하는 접속 단자간의 절연성이 확보되므로, 인접하는 접속 단자끼리간에 리크 전류가 발생하는 것을 확실하게 방지할 수 있다.
본 실시 형태에서는, 이와 같은 도전 접속 시트 (1) 는, 도 2 에 나타내는 바와 같이, 제 1 수지 조성물층 (11) 과, 금속층 (12) 과, 제 2 수지 조성물층 (13) 이 이 순서로 적층된 3 층 구조를 이루는 적층체로 구성되는 것이다.
이러한 구성의 도전 접속 시트 (1) 에 있어서, 제 1 수지 조성물층 (11) 및 제 2 수지 조성물층 (13) 이 수지 성분 및 플럭스 기능을 갖는 화합물을 함유하는 수지 조성물로 구성되고, 금속층 (12) 이 저융점의 금속 재료로 구성되는 금속박으로 구성되는 층이다.
이하, 도전 접속 시트 (1) 를 구성하는 각층에 대하여 순차적으로 설명하는데, 제 1 수지 조성물층 (11) 및 제 2 수지 조성물층 (13) 에 대해서는, 모두 수지 성분 및 플럭스 기능을 갖는 화합물을 함유하는 수지 조성물로 구성되기 때문에, 제 1 수지 조성물층 (11) 을 대표로 설명한다. 또한, 이하에서는, 제 1 수지 조성물층 (11) 및 제 2 수지 조성물층 (13) 을 간단히 「수지 조성물층 (11)」및 「수지 조성물층 (13)」이라고 하는 경우도 있다.
＜＜수지 조성물층 (11)＞＞
수지 조성물층 (11) 은, 수지 성분 및 플럭스 기능을 갖는 화합물을 함유하는 수지 조성물로 구성된다.
또한, 본 발명에서는, 수지 조성물로는, 실온에서 액상, 고형상의 어느 형태나 사용할 수 있다. 또한, 본 명세서 중에 있어서, 「실온에서 액상」이란, 실온 (25 ℃) 에서 일정한 형태를 갖지 않는 상태를 의미하고, 페이스트상도 이것에 포함된다.
수지 조성물은, 수지 성분 및 플럭스 기능을 갖는 화합물을 함유하는 것이면 특별히 한정되지 않으며, 경화성 수지 조성물 또는 열가소성 수지 조성물을 사용할 수 있다.
경화성 수지 조성물로는, 가열에 의해 경화되는 경화성 수지 조성물, 및 화학선을 조사함으로써 경화되는 경화성 수지 조성물 등을 들 수 있으며, 이들 중에서도, 가열에 의해 경화되는 경화성 수지 조성물이 바람직하게 사용된다. 가열에 의해 경화되는 경화성 수지 조성물은, 경화 후의 선팽창률이나 탄성률 등의 기계 특성이 우수하다.
또, 열가소성 수지 조성물로는, 소정의 온도로 가열함으로써, 성형이 가능한 정도로 유연성을 갖는 것이면 특별히 한정되는 것은 아니다.
(a) 경화성 수지 조성물
경화성 수지 조성물은, 경화성 수지 성분 및 플럭스 기능을 갖는 화합물을 함유하고, 가열함으로써 용융되어 경화되는 것이다.
또, 경화성 수지 조성물에는, 경화성 수지 성분 및 플럭스 기능을 갖는 화합물 외에, 필요에 따라, 필름 형성성 수지, 경화제, 경화 촉진제, 실란 커플링제 등이 함유되어 있어도 된다.
이하, 경화성 수지 조성물에 함유되는 각종 재료에 대하여 상세히 서술한다.
(i) 경화성 수지 성분
경화성 수지 성분은, 가열함으로써 용융되어 경화되는 것이면 특별히 한정되지 않지만, 통상 반도체 장치 제조용 접착제 성분으로 사용할 수 있는 것이 사용된다.
이러한 경화성 수지 성분으로는 특별히 한정되지 않지만, 예를 들어 에폭시 수지, 페녹시 수지, 실리콘 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 폴리에스테르 수지 (불포화 폴리에스테르 수지), 디알릴프탈레이트 수지, 말레이미드 수지, 폴리이미드 수지 (폴리이미드 전구체 수지), 비스말레이미드-트리아진 수지 등을 들 수 있다. 특히, 에폭시 수지, (메트)아크릴레이트 수지, 페녹시 수지, 폴리에스테르 수지, 폴리이미드 수지, 실리콘 수지, 말레이미드 수지, 비스말레이미드-트리아진 수지로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 열경화성 수지를 사용하는 것이 바람직하다. 특히, 이들 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 우수하다는 관점에서 에폭시 수지가 바람직하다. 또한, 이들 경화성 수지 성분은 1 종 단독으로 이용하거나, 2 종 이상을 병용해도 된다.
상기 에폭시 수지로는 특별히 한정되지 않으며, 실온에서 액상 및 실온에서 고형상인 어느 에폭시 수지나 사용할 수 있다. 또, 실온에서 액상인 에폭시 수지와 실온에서 고형상인 에폭시 수지를 병용할 수도 있다. 경화성 수지 조성물이 액상인 경우에는, 실온에서 액상인 에폭시 수지를 사용하는 것이 바람직하고, 경화성 수지 조성물이 고형상인 경우에는, 액상 및 고형상 중 어느 에폭시 수지나 사용할 수 있으며, 또한 필름 형성성 수지 성분을 경화성 수지 조성물이 함유하는 구성으로 하는 것이 바람직하다.
실온 (25 ℃) 에서 액상인 에폭시 수지로는 특별히 한정되지 않지만, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지 등을 들 수 있으며, 이들 중 1 종 또는 2 종을 조합하여 사용할 수 있다.
실온에서 액상인 에폭시 수지의 에폭시 당량은, 150 ～ 300 g/eq 인 것이 바람직하고, 160 ～ 250 g/eq 인 것이 보다 바람직하고, 170 ～ 220 g/eq 인 것이 특히 바람직하다. 상기 에폭시 당량이 상기 하한 미만이 되면, 사용하는 에폭시 수지의 종류에 따라서는, 경화물의 수축률이 커지는 경향이 있어 반도체 장치 (10) 나 이 반도체 장치 (10) 를 구비하는 전자 기기에 휘어짐이 발생할 우려가 있다. 또, 상기 상한을 초과하면, 경화성 수지 조성물에 필름 형성성 수지 성분을 병용하는 구성으로 한 경우에, 필름 형성성 수지 성분, 특히 폴리이미드 수지와의 반응성이 저하되는 경향을 나타내는 경우가 있다.
또한, 실온 (25 ℃) 에서 고형상인 에폭시 수지로는 특별히 한정되지 않지만, 예를 들어 비스페놀 A 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 글리시딜 에스테르형 에폭시 수지, 3 관능 에폭시 수지, 4 관능 에폭시 수지 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다. 이들 중에서도, 고형 3 관능 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등이 바람직하게 사용된다.
또한, 실온에서 고형상인 에폭시 수지의 에폭시 당량은 150 ～ 3000 g/eq 가 바람직하고, 160 ～ 2500 g/eq 가 보다 바람직하고, 170 ～ 2000 g/eq 가 특히 바람직하다.
실온에서 고형상인 에폭시 수지의 연화점은 40 ～ 120 ℃ 정도인 것이 바람직하고, 50 ～ 110 ℃ 정도인 것이 보다 바람직하고, 60 ～ 100 ℃ 정도인 것이 특히 바람직하다. 상기 연화점이 상기 범위 내에 있으면, 경화성 수지 조성물의 택성을 억제할 수 있어 용이하게 취급할 수 있게 된다.
또, 경화성 수지 조성물에 있어서, 상기 서술한 경화성 수지 성분의 배합량은, 사용하는 경화성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 액상의 경화성 수지 조성물인 경우에는, 경화성 수지 성분의 배합량은, 경화성 수지 조성물 중에 있어서 10 중량％ 이상인 것이 바람직하고, 15 중량％ 이상인 것이 보다 바람직하고, 20 중량％ 이상인 것이 더욱 바람직하고, 25 중량％ 이상인 것이 더욱더 바람직하고, 30 중량％ 이상인 것이 더한층 바람직하고, 35 중량％ 이상인 것이 특히 바람직하다. 또, 100 중량％ 미만인 것이 바람직하고, 95 중량％ 이하인 것이 보다 바람직하고, 90 중량％ 이하가 더욱 바람직하고, 75 중량％ 이하인 것이 더욱더 바람직하고, 65 중량％ 이하인 것이 더한층 바람직하고, 55 중량％ 이하인 것이 특히 바람직하다.
또, 고형상의 경화성 수지 조성물인 경우에는, 경화성 수지 성분의 배합량은, 경화성 수지 조성물 중에 있어서 5 중량％ 이상인 것이 바람직하고, 10 중량％ 이상인 것이 보다 바람직하고, 15 중량％ 이상인 것이 더욱 바람직하고, 20 중량％ 이상인 것이 특히 바람직하다. 또, 90 중량％ 이하인 것이 바람직하고, 85 중량％ 이하인 것이 보다 바람직하고, 80 중량％ 이하인 것이 더욱 바람직하고, 75 중량％ 이하인 것이 더욱더 바람직하고, 65 중량％ 이하인 것이 더한층 바람직하고, 55 중량％ 이하인 것이 특히 바람직하다.
경화성 수지 조성물에 있어서의 경화성 수지 성분의 배합량이 상기 범위 내에 있으면, 단자 (21, 41) 간의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보하는 것이 가능해진다.
(ii) 필름 형성성 수지 성분
상기 서술한 바와 같이, 경화성 수지 조성물로서 고형상인 것을 사용하는 경우, 경화성 수지 조성물에는, 상기 경화성 수지 성분 외에, 추가로 필름 형성성 수지 성분을 함유하는 구성으로 하는 것이 바람직하다.
이와 같은 필름 형성성 수지 성분으로는, 유기 용매에 가용이며, 단독으로 성막성을 갖는 것이면 특별히 한정되는 것은 아니며, 열가소성 수지 또는 열경화성 수지 중 어느 것이나 사용할 수 있으며, 또 이들을 조합하여 사용할 수도 있다.
구체적으로는 필름 형성성 수지로는 특별히 한정되지 않지만, 예를 들어 (메트)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔 수지, 폴리프로필렌 수지, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산비닐, 나일론 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다. 이들 중에서도, (메트)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지, 폴리아미드 수지 및 폴리이미드 수지가 바람직하다.
또한, 본 명세서에 있어서, 「(메트)아크릴계 수지」란, (메트)아크릴산 및 그 유도체의 중합체, 또는 (메트)아크릴산 및 그 유도체와 다른 단량체의 공중합체를 의미한다. 여기서, 「(메트)아크릴산」등으로 표기할 때는, 「아크릴산 또는 메타크릴산」등을 의미한다.
(메트)아크릴계 수지로는 특별히 한정되지 않으며, 예를 들어 폴리아크릴산, 폴리메타크릴산, 폴리아크릴산메틸, 폴리아크릴산에틸, 폴리아크릴산부틸, 폴리아크릴산-2-에틸헥실 등의 폴리아크릴산에스테르, 폴리메타크릴산메틸, 폴리메타크릴산에틸, 폴리메타크릴산부틸 등의 폴리메타크릴산에스테르, 폴리아크릴로니트릴, 폴리메타크릴로니트릴, 폴리아크릴아미드, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 아크릴로니트릴-스티렌 공중합체, 메타크릴산메틸-스티렌 공중합체, 메타크릴산메틸-아크릴로니트릴 공중합체, 메타크릴산메틸-α-메틸스티렌 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트-메타크릴산 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트-아크릴산 공중합체, 아크릴산부틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트 공중합체, 아크릴산부틸-아크릴로니트릴-아크릴산 공중합체, 아크릴산에틸-아크릴로니트릴-N,N-디메틸아크릴아미드 공중합체 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다. 그 중에서도, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴산에틸-아크릴로니트릴-N,N-디메틸아크릴아미드가 바람직하다.
또, 페녹시 수지의 골격은 특별히 한정되지 않지만, 예를 들어 비스페놀 A 타입, 비스페놀 F 타입 및 비페닐 타입 등을 들 수 있다.
또, 폴리이미드 수지로는, 반복 단위 중에 이미드 결합을 갖는 수지이면 특별히 한정되지 않으며, 예를 들어 디아민과 산 이무수물을 반응시켜 얻어진 폴리아미드산을 가열, 탈수 폐환시킴으로써 얻어지는 것을 들 수 있다.
디아민으로는 특별히 한정되지 않으며, 예를 들어 3,3'-디메틸-4,4'디아미노디페닐, 4,6-디메틸-m-페닐렌디아민, 2,5-디메틸-p-페닐렌디아민 등의 방향족 디아민, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산 등의 실록산디아민을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
또, 산 이무수물로는, 예를 들어 3,3',4,4'-비페닐테트라카르복실산, 피로멜리트산 이무수물, 4,4'-옥시디프탈산 이무수물 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
폴리이미드 수지로는, 용제에 가용인 것이어도 되고 불용인 것이어도 되지만, 다른 성분 (경화성 수지 성분) 과 혼합할 때의 바니쉬화가 용이하고, 취급성이 우수한 점에서 용제 가용성인 것이 바람직하다. 특히, 다양한 유기 용매에 용해시킬 수 있는 점에서 실록산 변성 폴리이미드 수지를 사용하는 것이 바람직하다.
필름 형성성 수지의 중량 평균 분자량은 특별히 한정되지 않지만, 8,000 ～ 1,000,000 정도인 것이 바람직하고, 8,500 ～ 950,000 정도인 것이 보다 바람직하고, 9,000 ～ 900,000 정도인 것이 더욱 바람직하다. 필름 형성성 수지의 중량 평균 분자량이 상기 범위이면, 성막성을 향상시키는 것이 가능하고, 또한 경화 전의 수지 조성물층 (11) 의 유동성을 억제할 수 있다.
또한, 필름 형성성 수지의 중량 평균 분자량은, 예를 들어 GPC (겔 침투 크로마토그래피) 에 의해 측정할 수 있다.
또, 필름 형성성 수지 성분으로는, 이것의 시판품을 사용할 수 있고, 또한 본 발명의 효과를 저해하지 않는 범위에서, 가소제, 안정제, 무기 필러, 대전 방지제나 안료 등의 각종 첨가제를 배합한 것을 사용할 수도 있다.
또, 경화성 수지 조성물에 있어서, 상기 서술한 필름 형성성 수지 성분의 배합량은, 사용하는 경화성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 고형상의 경화성 수지 조성물인 경우에는, 필름 형성성 수지 성분의 배합량은, 경화성 수지 조성물 중에 있어서 5 중량％ 이상인 것이 바람직하고, 10 중량％ 이상인 것이 보다 바람직하고, 15 중량％ 이상인 것이 더욱 바람직하다. 또, 50 중량％ 이하인 것이 바람직하고, 45 중량％ 이하인 것이 보다 바람직하고, 40 중량％ 이하인 것이 더욱 바람직하다. 필름 형성성 수지 성분의 배합량이 상기 범위 내에 있으면 용융 전의 경화성 수지 조성물의 유동성을 억제할 수 있어, 수지 조성물층 (도전 접속 재료) (11) 을 용이하게 취급할 수 있게 된다.
(iii) 플럭스 기능을 갖는 화합물
플럭스 기능을 갖는 화합물은, 단자 (21, 41) 및 금속층 (12) 에 형성된 표면 산화막을 환원시키는 작용을 갖는 것이다.
이와 같은 플럭스 기능을 갖는 화합물로는 특별히 한정되지 않지만, 예를 들어 페놀성 수산기 및/또는 카르복실기를 갖는 화합물이 바람직하게 사용된다.
페놀성 수산기를 갖는 화합물로는, 예를 들어 페놀, o-크레졸, 2,6-자일레놀, p-크레졸, m-크레졸, o-에틸페놀, 2,4-자일레놀, 2,5-자일레놀, m-에틸페놀, 2,3-자일레놀, 메시톨, 3,5-자일레놀, p-tert-부틸페놀, 카테콜, p-tert-아밀페놀, 레조르시놀, p-옥틸페놀, p-페닐페놀, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴비스페놀 F, 디알릴비스페놀 A, 트리스페놀, 테트라키스페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀 노볼락 수지, o-크레졸 노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등의 페놀제 수산기를 함유하는 수지를 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
또, 카르복실기를 갖는 화합물로는, 예를 들어 지방족 산 무수물, 지환식 산 무수물, 방향족 산 무수물, 지방족 카르복실산, 방향족 카르복실산 등을 들 수 있다. 상기 지방족 산 무수물로는, 무수 숙신산, 폴리아디프산 무수물, 폴리아젤라인산 무수물, 폴리세바크산 무수물 등을 들 수 있다. 상기 지환식 산 무수물로는, 메틸테트라하이드로 무수 프탈산, 메틸헥사하이드로 무수 프탈산, 무수 메틸하이믹산, 헥사하이드로 무수 프탈산, 테트라하이드로 무수 프탈산, 트리알킬테트라하이드로 무수 프탈산, 메틸시클로헥센디카르복실산 무수물 등을 들 수 있다. 상기 방향족 산 무수물로는, 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복실산 무수물, 에틸렌글리콜비스트리멜리테이트, 글리세롤트리스트리멜리테이트 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
지방족 카르복실산으로는 특별히 한정되지 않지만, 예를 들어 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 피발산, 카프로산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레산, 푸마르산, 말레산, 옥살산, 말론산, 호박산, 글루타르산, 아디프산, 세바크산, 도데칸디온산, 피멜린산 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다. 이들 중에서도, 하기 식 (1) :
HOOC-(CH2)n-COOH (1)
(식 (1) 중, n 은 1 ～ 20 의 정수이다)
로 나타내는 지방족 카르복실산이 바람직하게 사용되고, 이들 중, 아디프산, 세바크산, 도데칸디온산이 보다 바람직하게 사용된다.
방향족 카르복실산의 구조는 특별히 한정되지 않지만, 하기 식 (2) 또는 (3) 으로 나타내는 화합물이 바람직하다.
[화학식 3]
Figure pct00003
［식 중, R1 ～ R5 는, 각각 독립적으로 1 가의 유기기이며, R1 ～ R5 중 적어도 하나는 수산기이다］
[화학식 4]
Figure pct00004
［식 중, R6 ～ R20 은, 각각 독립적으로 1 가의 유기기이며, R6 ～ R20 중 적어도 하나는 수산기 또는 카르복실기이다］
이러한 방향족 카르복실산으로는, 예를 들어 벤조산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메스산, 멜로판산, 프레니트산, 피로멜리트산, 멜리트산, 자일릴산, 헤멜리트산, 메시틸렌산, 프레니틸산, 톨루일산, 계피산, 살리실산, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티딘산(2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,5-디하이드록시벤조산, 갈릭산(3,4,5-트리하이드록시벤조산) 등의 벤조산 유도체, 1,4-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산 등의 나프토산 유도체, 페놀프탈레인, 디페놀산 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
이와 같은 플럭스 기능을 갖는 화합물은, 금속층 (12) 과 단자 (21, 41) 가 전기적으로 접속될 수 있도록, 금속층 (12) 및 단자 (21, 41) 의 표면 산화막을 환원시키는 작용을 나타냄과 함께, 경화성 수지 성분을 경화시키는 경화제로서의 기능, 즉 경화성 수지 성분과 반응 가능한 관능기를 갖는 것인 것이 바람직하다.
이와 같은 관능기는, 경화성 수지 성분의 종류에 따라 적절히 선택되며, 예를 들어 경화성 수지 성분이 에폭시 수지인 경우, 카르복실기, 수산기, 아미노기와 같은 에폭시기와 반응 가능한 관능기를 들 수 있다. 이와 같은 플럭스 기능을 갖는 화합물은, 경화성 수지 조성물의 용융시에는 금속층 (12) 및 단자 (21, 41) 에 형성된 표면 산화막을 환원시켜 이들 표면의 젖음성을 높이고, 접속부 (81) 를 용이하게 형성하여, 단자 (21, 41) 간을 전기적으로 접속하는 것이 가능해진다. 또한, 접속부 (81) 에 의해 단자 (21, 41) 간에 전기적인 접속이 완료된 후에 있어서는, 이 화합물은 경화제로서 작용하고, 경화성 수지 성분에 부가하여 수지의 탄성률 또는 Tg 를 높이는 기능을 발휘한다. 따라서, 이와 같은 플럭스 기능을 갖는 화합물을 플럭스로서 사용하면 플럭스 세정이 불필요하고, 또 플럭스의 잔존에서 기인하는 이온 마이그레이션의 발생 등을 적확하게 억제 또는 방지하는 것이 가능해진다.
이러한 작용을 구비하는 플럭스 기능을 갖는 화합물로는, 적어도 1 개의 카르복실기를 갖는 화합물을 들 수 있다. 예를 들어, 경화성 수지 성분이 에폭시 수지인 경우, 지방족 디카르복실산 및 카르복실기와 페놀성 수산기를 갖는 화합물 등을 들 수 있다.
상기 지방족 디카르복실산으로는 특별히 한정되지 않지만, 지방족 탄화수소기에 카르복실기가 2 개 결합된 화합물을 들 수 있다. 상기 지방족 탄화수소기는 포화 또는 불포화의 비고리형이어도 되고, 포화 또는 불포화의 고리형이어도 된다. 또, 지방족 탄화수소기가 비고리형인 경우에는 직사슬형이거나 분기형이어도 된다.
이와 같은 지방족 디카르복실산으로는, 예를 들어 상기 식 (1) 에 있어서 n 이 1 ～ 20 의 정수인 화합물을 들 수 있다. 상기 식 (1) 중의 n 이 상기 범위 내이면, 플럭스 활성, 접착시의 아웃 가스 및 경화성 수지 조성물의 경화 후의 탄성률 및 유리 전이 온도의 밸런스가 양호해진다. 특히, 경화성 수지 조성물의 경화 후의 탄성률 증가를 억제하고, 인터포저 (30) 등의 피접착물과의 접착성을 향상시킬 수 있다는 관점에서, n 은 3 이상인 것이 바람직하고, 탄성률 저하를 억제하고, 접속 신뢰성을 더욱 향상시킬 수 있다는 관점에서, n 은 10 이하인 것이 바람직하다.
또, 상기 식 (1) 로 나타내는 지방족 디카르복실산으로는, 글루타르산, 아디프산, 피멜린산, 수베르산, 아젤라인산, 세바크산, 운데칸이산, 도데칸이산, 트리데칸이산, 테트라데칸이산, 펜타데칸이산, 옥타데칸이산, 노나데칸이산, 에이코산이산 등을 들 수 있다. 그 중에서도, 아디프산, 수베르산, 세바크산, 도덴칸이산이 바람직하고, 세바크산이 보다 바람직하다.
또한, 카르복실기와 페놀성 수산기를 갖는 화합물로는, 살리실산, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티딘산(2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,4-디하이드록시벤조산, 갈릭산(3,4,5-트리하이드록시벤조산) 등의 벤조산 유도체, 1,4-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산 등의 나프토산 유도체, 페놀프탈레인, 디페놀산 등을 들 수 있다. 그 중에서도, 페놀프탈레인, 겐티딘산, 2,4-디하이드록시벤조산, 2,6-디하이드록시벤조산이 바람직하고, 페놀프탈레인, 겐티딘산이 보다 바람직하다.
상기 서술한 바와 같은 플럭스 기능을 갖는 화합물은, 1 종 단독으로 이용하거나 2 종 이상을 병용하여 사용하도록 해도 된다.
또한, 어느 화합물이나 흡습되기 쉽고, 보이드 발생의 원인이 되기 때문에, 본 발명에 있어서는 사용 전에 미리 건조시키는 것이 바람직하다.
플럭스 기능을 갖는 화합물의 함유량은, 사용하는 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 수지 조성물이 액상인 경우, 플럭스 기능을 갖는 화합물의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여 1 중량％ 이상이 바람직하고, 2 중량％ 이상이 보다 바람직하고, 3 중량％ 이상이 특히 바람직하다. 또, 50 중량％ 이하가 바람직하고, 40 중량％ 이하가 보다 바람직하고, 30 중량％ 이하가 더욱 바람직하고, 25 중량％ 이하가 특히 바람직하다.
또, 고형상의 수지 조성물인 경우에는, 플럭스 기능을 갖는 화합물의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여 1 중량％ 이상이 바람직하고, 2 중량％ 이상이 보다 바람직하고, 3 중량％ 이상이 특히 바람직하다. 또, 50 중량％ 이하가 바람직하고, 40 중량％ 이하가 보다 바람직하고, 30 중량％ 이하가 더욱 바람직하고, 25 중량％ 이하가 특히 바람직하다.
플럭스 기능을 갖는 화합물의 함유량이 상기 범위 내이면, 금속층 (12) 및 단자 (21, 41) 의 표면 산화막을 전기적으로 접합할 수 있도록 확실하게 제거할 수 있다. 또한, 수지 조성물이 경화성 수지 조성물인 경우, 경화시에 경화성 수지 성분에 효율적으로 부가하여 경화성 수지 조성물의 탄성률 또는 Tg 를 높일 수 있다. 또, 미반응의 플럭스 기능을 갖는 화합물에서 기인하는 이온 마이그레이션의 발생을 억제할 수 있다.
(iv) 경화제
플럭스 기능을 갖는 화합물 이외의 경화제로는 특별히 한정되지 않지만, 예를 들어 페놀류, 아민류, 티올류 등을 들 수 있다. 이와 같은 경화제는, 경화성 수지 성분의 종류 등에 따라 적절히 선택할 수 있다. 예를 들어, 경화성 수지 성분으로서 에폭시 수지를 사용하는 경우에는, 에폭시 수지와의 양호한 반응성, 경화시의 저치수 변화 및 경화 후의 적절한 물성 (예를 들어, 내열성, 내습성 등) 이 얻어지는 점에서 경화제로서 페놀류를 사용하는 것이 바람직하고, 경화성 수지의 경화 후의 물성이 우수한 점에서 2 관능 이상의 페놀류가 보다 바람직하게 사용된다. 또, 이와 같은 경화제는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용하여 사용해도 된다.
페놀류로는, 예를 들어 비스페놀 A, 테트라메틸비스페놀 A, 디알릴비스페놀 A, 비페놀, 비스페놀 F, 디알릴비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀 노볼락 수지, 크레졸 노볼락 수지 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다. 이들 중에서도, 용융 점도, 에폭시 수지와의 반응성이 양호하고, 경화 후의 물성이 우수한 점에서 페놀 노볼락 수지 및 크레졸 노볼락 수지가 바람직하다.
또, 경화성 수지 조성물에 있어서, 상기 서술한 경화제의 배합량은, 사용하는 경화성 수지 성분이나 경화제의 종류, 및 플럭스 기능을 갖는 화합물이 경화제로서 기능하는 관능기를 갖는 경우, 그 관능기의 종류나 사용량에 따라 적절히 설정된다.
예를 들어, 경화성 수지로서 에폭시 수지를 사용한 경우, 경화제의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 0.1 ～ 50 중량％ 정도인 것이 바람직하고, 0.2 ～ 40 중량％ 정도인 것이 보다 바람직하고, 0.5 ～ 30 중량％ 정도인 것이 더욱 바람직하다. 경화제의 함유량이 상기 범위 내에 있으면 단자 (21, 41) 간에 형성된 접속부 (81) 의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수 있다.
(v) 경화 촉진제
또, 경화성 수지 조성물에는, 상기 서술한 각종 성분 외에, 추가로 경화 촉진제를 첨가할 수 있다. 이로써, 경화성 수지 조성물을 확실하게 또한 용이하게 경화시킬 수 있다.
경화 촉진제로는 특별히 한정되지 않지만, 예를 들어 이미다졸, 2-메틸이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 1,2-디메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸륨트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-［2'-메틸이미다졸릴(1')］-에틸-s-트리아진, 2,4-디아미노-6-［2'-운데실이미다졸릴(1')］-에틸-s-트리아진, 2,4-디아미노-6-［2'-에틸-4-메틸이미다졸릴(1')］-에틸-s-트리아진, 2,4-디아미노-6-［2'-메틸이미다졸릴(1')］-에틸-s-트리아진의 이소시아누르산 부가물, 2-페닐이미다졸의 이소시아누르산 부가물, 2-메틸이미다졸의 이소시아누르산 부가물, 2-페닐-4,5-디하이드록시디메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸 화합물을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
또, 경화성 수지 조성물에 있어서, 상기 서술한 경화 촉진제의 배합량은, 사용하는 경화 촉진제의 종류에 따라 적절히 설정할 수 있다.
예를 들어, 이미다졸 화합물을 사용하는 경우에는, 이미다졸 화합물의 배합량은, 경화성 수지 조성물 중에 있어서 0.001 중량％ 이상인 것이 바람직하고, 0.003 중량％ 이상인 것이 보다 바람직하고, 0.005 중량％ 이상인 것이 더욱 바람직하다. 또, 1.0 중량％ 이하인 것이 바람직하고, 0.7 중량％ 이하인 것이 보다 바람직하고, 0.5 중량％ 이하인 것이 더욱 바람직하다. 이미다졸 화합물의 배합량이 상기 하한 미만이 되면, 사용하는 경화 촉진제의 종류에 따라서는, 경화 촉진제로서의 작용이 충분히 발휘되지 않아 경화성 수지 조성물을 충분히 경화시킬 수 없는 경향을 나타내는 경우가 있다. 또, 이미다졸 화합물의 배합량이 상기 상한을 초과하면, 경화성 수지 조성물의 경화가 완료되기 전에 용융 상태의 금속층 (12) 이 단자 (21, 41) 의 표면으로 충분히 이동할 수 없고, 절연성 영역에 형성되는 봉지층 (80) 중에 금속층 (12) 의 일부가 잔존하여, 봉지층 (80) 에 있어서의 절연성을 충분히 확보할 수 없게 될 우려가 있다.
(vi) 실란 커플링제
또, 경화성 수지 조성물에는 추가로 실란 커플링제를 첨가할 수 있다.
실란 커플링제로는 특별히 한정되지 않지만, 예를 들어 에폭시 실란 커플링제, 방향족 함유 아미노 실란 커플링제 등을 들 수 있다. 이와 같은 실란 커플링제를 첨가함으로써, 인터포저 (30) 등의 접합 부재 (피착체) 와 경화성 수지 조성물의 밀착성을 높일 수 있다.
또한, 이와 같은 실란 커플링제는 1, 종 단독으로 사용해도 되고, 2 종 이상을 병용하여 사용할 수도 있다.
또, 경화성 수지 조성물에 있어서, 상기 서술한 실란 커플링제의 배합량은, 상기 접합 부재나 경화성 수지 성분 등의 종류에 따라 적절히 설정된다. 예를 들어, 경화성 수지 조성물 중에 있어서 0.01 중량％ 이상인 것이 바람직하고, 0.05 중량％ 이상인 것이 보다 바람직하고, 0.1 중량％ 이상인 것이 더욱 바람직하다. 또, 2 중량％ 이하인 것이 바람직하고, 1.5 중량％ 이하인 것이 보다 바람직하고, 1 중량％ 이하인 것이 더욱 바람직하다.
또한, 경화성 수지 조성물에는, 상기 서술한 각 성분 외에, 추가로 가소제, 안정제, 점착 부여제, 활제, 산화 방지제, 충전제, 대전 방지제 및 안료 등이 배합되어 있어도 된다.
또, 상기 서술한 같은 경화성 수지 조성물은, 상기 각 성분을 혼합·분산시킴으로써 조제할 수 있다. 각 성분의 혼합 방법이나 분산 방법은 특별히 한정되지 않으며, 종래 공지된 방법으로 혼합, 분산시킬 수 있다.
또, 상기 각 성분을 용매 중에서 또는 무용매하에서 혼합하여 액상의 경화성 수지 조성물을 조제해도 된다. 이 때 사용되는 용매로는, 각 성분에 대하여 불활성인 것이면 특별히 한정은 없지만, 예를 들어, 아세톤, 메틸에틸케톤 (MEK), 메틸이소부틸케톤 (MIBK), 디이소부틸케톤 (DIBK), 시클로헥사논, 디아세톤알코올 (DAA) 등의 케톤류, 벤젠, 자일렌, 톨루엔 등의 방향족 탄화수소류, 메틸알코올, 에틸알코올, 이소프로필알코올, n-부틸알코올 등의 알코올류, 메틸셀로솔브, 에틸셀로솔브, 부틸셀로솔브, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트 등의 셀로솔브류, N-메틸-2-피롤리돈 (NMP), 테트라하이드로푸란 (THF), 디메틸포름아미드 (DMF), 이염기산에스테르 (DBE), 3-에톡시프로피온산에틸 (EEP), 디메틸카보네이트 (DMC) 등을 들 수 있으며, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다. 또, 용매의 사용량은, 용매에 혼합된 성분의 고형분 농도가 10 ～ 60 중량％ 가 되는 양인 것이 바람직하다.
(b) 열가소성 수지 조성물
열가소성 수지 조성물은, 열가소성 수지 성분 및 플럭스 기능을 갖는 화합물을 함유하고, 소정 온도에 의해 연화되는 것이다.
또, 열가소성 수지 조성물에는, 열가소성 수지 성분 및 플럭스 기능을 갖는 화합물 외에, 필요에 따라 필름 형성성 수지, 실란 커플링제 등이 함유되어 있어도 된다.
(i) 열가소성 수지 성분
열가소성 수지 성분으로는 특별히 한정되지 않지만, 예를 들어 아세트산비닐계, 폴리비닐알코올 수지, 폴리비닐부티랄 수지, 염화비닐 수지, (메트)아크릴 수지, 페녹시 수지, 폴리에스테르 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔 수지, 아크릴 수지, 스티렌 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리아미드 수지, 셀룰로오스 수지, 이소부틸렌 수지, 비닐에테르 수지, 액정 폴리머 수지, 폴리페닐렌술파이드 수지, 폴리페닐렌에테르 수지, 폴리에테르설폰 수지, 폴리에테르이미드 수지, 폴리에테르에테르케톤 수지, 폴리우레탄 수지, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산비닐 등을 들 수 있다. 이들 열가소성 수지 성분은 단일 중합체여도 되고, 이들 열가소성 수지 성분의 적어도 2 종 이상의 공중합체여도 된다.
열가소성 수지의 연화점은 특별히 한정되지 않지만, 도전 접속 시트 (1) 를 구성하는 금속층 (12) 의 융점보다 10 ℃ 이상 낮은 것이 바람직하고, 20 ℃ 이상 낮은 것이 보다 바람직하고, 30 ℃ 이상 낮은 것이 더욱 바람직하다.
또, 열가소성 수지의 분해 온도는 특별히 한정되지 않지만, 금속층 (12) 의 융점보다 10 ℃ 이상 높은 것이 바람직하고, 20 ℃ 이상 높은 것이 보다 바람직하고, 30 ℃ 이상 높은 것이 더욱 바람직하다.
또, 열가소성 수지 조성물에 있어서, 상기 서술한 열가소성 수지 성분의 배합량은, 사용하는 열가소성 수지 조성물의 형태에 따라 적절히 설정된다.
예를 들어, 액상의 열가소성 수지 조성물인 경우에는, 열가소성 수지 성분의 배합량은, 열가소성 수지 조성물 중에 있어서 10 중량％ 이상인 것이 바람직하고, 15 중량％ 이상인 것이 보다 바람직하고, 20 중량％ 이상인 것이 더욱 바람직하고, 25 중량％ 이상인 것이 더욱더 바람직하고, 30 중량％ 이상인 것이 더한층 바람직하고, 35 중량％ 이상인 것이 특히 바람직하다. 또, 100 중량％ 이하인 것이 바람직하고, 95 중량％ 이하인 것이 보다 바람직하고, 90 중량％ 이하가 더욱 바람직하고, 75 중량％ 이하인 것이 더욱더 바람직하고, 65 중량％ 이하인 것이 더한층 바람직하고, 55 중량％ 이하인 것이 특히 바람직하다.
또, 고형상의 열가소성 수지 조성물인 경우에는, 열가소성 수지 성분의 배합량은, 열가소성 수지 조성물 중에 있어서 5 중량％ 이상인 것이 바람직하고, 10 중량％ 이상인 것이 보다 바람직하고, 15 중량％ 이상인 것이 더욱 바람직하고, 20 중량％ 이상인 것이 특히 바람직하다. 또, 90 중량％ 이하인 것이 바람직하고, 85 중량％ 이하인 것이 보다 바람직하고, 80 중량％ 이하인 것이 더욱 바람직하고, 75 중량％ 이하인 것이 더욱더 바람직하고, 65 중량％ 이하인 것이 더한층 바람직하고, 55 중량％ 이하인 것이 특히 바람직하다.
열가소성 수지 조성물에 있어서의 열가소성 수지 성분의 배합량이 상기 범위 내에 있으면, 단자 (21, 41) 간의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보하는 것이 가능해진다.
(ii) 플럭스 기능을 갖는 화합물
플럭스 기능을 갖는 화합물로는, 전술한 「(a) 경화성 수지 조성물」에 있어서 설명한 것과 동일한 것을 사용할 수 있다. 또한, 바람직한 화합물 및 그 배합량 등에 대해서도 동일하다.
(iii) 그 밖의 첨가제
또, 열가소성 수지 성분 및 플럭스 기능을 갖는 화합물 외에, 필름 형성성 수지, 실란 커플링제나 가소제, 안정제, 점착 부여제, 활제, 산화 방지제, 무기 필러, 충전제, 대전 방지제 및 안료 등이 배합되어 있어도 되지만, 이러한 것은 전술한 「(a) 경화성 수지 조성물」에 있어서 설명한 것과 동일한 것을 사용할 수 있다. 또한, 바람직한 화합물 및 그 배합량 등에 대해서도 동일하다.
또한, 본 발명에 있어서는, 상기 서술한 것 중, 수지 조성물로는 경화성 수지 조성물을 사용하는 것이 바람직하다. 그 중에서도, 수지 조성물의 전체 중량에 대하여, 에폭시 수지 10 ～ 90 중량％, 경화제 0.1 ～ 50 중량％, 필름 형성성 수지 5 ～ 50 중량％ 및 플럭스 기능을 갖는 화합물 1 ～ 50 중량％ 를 함유하는 것이 보다 바람직하다. 또, 수지 조성물의 전체 중량에 대하여, 에폭시 수지 20 ～ 80 중량％, 경화제 0.2 ～ 40 중량％, 필름 형성성 수지 10 ～ 45 중량％ 및 플럭스 기능을 갖는 화합물 2 ～ 40 중량％ 를 함유하는 것이 더욱 바람직하다. 또, 수지 조성물의 전체 중량에 대하여, 에폭시 수지 35 ～ 55 중량％, 경화제 0.5 ～ 30 중량％, 필름 형성성 수지 15 ～ 40 중량％ 및 플럭스 기능을 갖는 화합물 3 ～ 25 중량％ 를 함유하는 것이 특히 바람직하다. 이로써, 단자 (21, 41) 간의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보하는 것이 가능해진다.
또, 도전 접속 시트 (1) 에 있어서, 상기 서술한 경화성 수지 조성물 또는 열가소성 수지 조성물의 배합량, 즉 수지 조성물층 (11, 13) 의 점유량은, 사용하는 수지 조성물의 형태에 따라 적절히 설정된다.
구체적으로는, 예를 들어 액상의 수지 조성물인 경우에는, 도전 접속 시트 100 중량％ 에 대하여 10 중량％ 이상인 것이 바람직하고, 20 중량％ 이상인 것이 보다 바람직하고, 25 중량％ 이상인 것이 더욱 바람직하다. 또, 95 중량％ 이하인 것이 바람직하고, 80 중량％ 이하인 것이 보다 바람직하고, 75 중량％ 이하인 것이 더욱 바람직하다.
또, 고형상의 수지 조성물인 경우에는, 도전 접속 시트 100 중량％ 에 대하여 10 중량％ 이상인 것이 바람직하고, 15 중량％ 이상인 것이 보다 바람직하고, 20 중량％ 이상인 것이 더욱 바람직하다. 또, 95 중량％ 이하인 것이 바람직하고, 80 중량％ 이하인 것이 보다 바람직하고, 75 중량％ 이하인 것이 더욱 바람직하다.
도전 접속 시트 (1) 에 있어서의 수지 조성물의 배합량, 즉 수지 조성물층 (11, 13) 의 점유량이 상기 범위 내에 있으면 인터포저 (30) 등의 접속 부재간의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보하는 것이 가능해진다.
또, 도전 접속 시트 (1) 에 있어서의 수지 조성물층 (11) 의 두께는 특별히 한정되지 않지만, 1 ㎛ 이상인 것이 바람직하고, 3 ㎛ 이상인 것이 보다 바람직하고, 5 ㎛ 이상인 것이 더욱 바람직하다. 또, 수지 조성물층 (11) 의 두께는 200 ㎛ 이하인 것이 바람직하고, 150 ㎛ 이하인 것이 보다 바람직하고, 100 ㎛ 이하인 것이 더욱 바람직하다. 수지 조성물층 (11) 의 두께가 상기 범위 내에 있으면, 인접하는 단자 (21, 41) 간의 간극에 수지 조성물을 충분히 충전하여 봉지층 (80) 을 형성할 수 있고, 수지 조성물의 경화 후 또는 고화 후의 기계적 접착 강도 및 대향하는 단자 (21, 41) 간의 전기적 접속을 충분히 확보할 수 있어 접속부 (81) 의 형성도 가능하게 할 수 있다.
또한, 본 실시 형태에서는, 도전 접속 시트 (1) 가 제 1 수지 조성물층 (11) 과 제 2 수지 조성물층 (13) 의 2 층을 구비하는 구성이지만, 제 2 수지 조성물층 (13) 은, 상기 서술한 제 1 수지 조성물층 (11) 과 동일한 구성의 것이면 되고, 제 1 수지 조성물층 (11) 과 동일한 조성의 것이어도 되고 상이한 조성의 것이어도 된다.
또, 도전 접속 시트 (1) 는, 적어도 1 층의 수지 조성물층을 구비하고 있으면 되고, 제 1 수지 조성물층 (11) 및 제 2 수지 조성물층 (13) 중 어느 일방이 생략되어 있어도 되고, 또한 제 1 수지 조성물층 (11) 및 제 2 수지 조성물층 (13) 과는 상이한 제 3 이나 제 4 수지 조성물층을 구비하는 구성의 것이어도 된다.
＜＜금속층 (12)＞＞
금속층 (금속박층) (12) 은, 저융점의 금속 재료로 구성되는 금속박으로 구성되는 층이다.
이러한 금속층 (12) 은, 융점 이상으로 가열되면 용융되고, 또한 수지 조성물층 (11) 이 플럭스 기능을 갖는 화합물을 함유하기 때문에, 수지 조성물층 (11) 에 함유되는 플럭스 기능을 갖는 화합물의 작용에 의해 금속층 (12) 의 표면에 형성된 산화막이 환원되기 때문에, 용융 상태의 금속층 (12) 의 젖음성이 향상된다. 그 때문에, 단자 (21, 41) 와의 사이에 선택적으로 금속층 (12) 이 응집되어, 최종적으로는 이것의 고화물에 의해 접속부 (81) 가 형성된다.
여기서, 본 발명에서는, 저융점의 금속 재료는 그 융점이 330 ℃ 이하, 바람직하게는 300 ℃ 이하, 보다 바람직하게는 280 ℃ 이하, 더욱 바람직하게는 260 ℃ 이하인 것이 적절히 선택된다. 이로써, 반도체 장치 (10) 에 있어서의 단자 (21, 41) 간의 접속에 있어서는, 반도체 장치 (10) 의 각종 부재가 열이력에 의해 손상되는 것을 적확하게 억제 또는 방지할 수 있다.
또한, 접속부 (81) 형성 후, 즉 단자 (21, 41) 간의 접속 후에 있어서의 반도체 장치 (10) 의 내열성을 확보한다는 관점에서는, 저융점의 금속 재료는 그 융점이 100 ℃ 이상, 바람직하게는 110 ℃ 이상, 보다 바람직하게는 120 ℃ 이상인 것이 적절히 선택된다.
또한, 저융점의 금속 재료 즉 금속층 (12) 의 융점은, 시차 주사 열량계 (DSC) 에 의해 측정할 수 있다.
이와 같은 저융점의 금속 재료는, 상기 서술한 융점을 가지며, 또한 플럭스 기능을 갖는 화합물의 환원 작용에 의해, 금속층 (12) 의 표면에 형성된 산화막을 제거할 수 있는 것이면 특별히 한정되지 않으며, 예를 들어 주석 (Sn), 납 (Pb), 은 (Ag), 비스무트 (Bi), 인듐 (In), 아연 (Zn), 니켈 (Ni), 안티몬 (Sb), 철 (Fe), 알루미늄 (Al), 금 (Au), 게르마늄 (Ge) 및 구리 (Cu) 로 이루어지는 군에서 선택되는 적어도 2 종 이상의 금속의 합금, 또는 주석의 단체 등을 들 수 있다.
이러한 합금 중 저융점의 금속 재료로는, 그 용융 온도 및 기계적 물성 등을 고려하면, Sn-Pb 의 합금, 납프리 땜납인 Sn-Bi 의 합금, Sn-Ag-Cu 의 합금, Sn-In 의 합금, Sn-Ag 의 합금 등의 Sn 을 함유하는 합금으로 구성되는 것이 바람직하다.
또한, 저융점의 금속 재료로서 Sn-Pb 의 합금을 사용한 경우, 주석의 함유율은, 30 중량％ 이상 100 중량％ 미만인 것이 바람직하고, 35 중량％ 이상 100 중량％ 미만인 것이 보다 바람직하고, 40 중량％ 이상 100 중량％ 미만인 것이 더욱 바람직하다. 또, 납프리 땜납을 사용한 경우, 주석의 함유율은 15 중량％ 이상 100 중량％ 미만인 것이 바람직하고, 20 중량％ 이상 100 중량％ 미만인 것이 보다 바람직하고, 25 중량％ 이상 100 중량％ 미만인 것이 더욱 바람직하다.
구체적으로는, 예를 들어 Sn-Pb 의 합금으로는, Sn-37 Pb (융점 183 ℃), 납프리 땜납으로는, Sn-3.0 Ag-0.5 Cu (융점 217 ℃), Sn-3.5 Ag (융점 221 ℃), Sn-58 Bi (융점 139 ℃), Sn-9.0 Zn (융점 199 ℃), Sn-3.5 Ag-0.5 Bi-3.0 In (융점 193 ℃), Au-20 Sn (융점 280 ℃) 등을 들 수 있다.
또, 금속층 (12) 의 두께는 특별히 한정되지 않지만, 대향하는 단자 (21, 41) 간의 갭, 및 인접하는 단자간 (21, 41) 의 이격 거리 등에 따라 적절히 설정된다.
예를 들어, 본 실시 형태와 같이, 반도체 장치 (10) 에 있어서의 단자 (21, 41) 간의 접속에 있어서는, 금속층 (12) 의 두께는 0.5 ㎛ 이상인 것이 바람직하고, 3 ㎛ 이상인 것이 보다 바람직하고, 5 ㎛ 이상인 것이 더욱 바람직하고, 또 100 ㎛ 이하인 것이 바람직하고, 50 ㎛ 이하인 것이 보다 바람직하고, 20 ㎛ 이하인 것이 더욱 바람직하다. 금속층 (12) 의 두께가 상기 하한 미만이 되면 금속층 (12) 을 구성하는 금속 재료의 부족에 의해 미접속의 단자 (21, 41) 가 생길 우려가 있으며, 또 상기 상한을 초과하면 금속 재료의 잉여에 의해 인접하는 단자 (21, 41) 간에 접속부 (81) 에 의한 브리지를 일으켜 쇼트가 생길 우려가 있다.
또한, 금속층 (12) 의 제작 방법은 특별히 한정되지 않지만, 잉곳 등의 덩어리로부터 압연에 의해 제작하는 방법, 수지 조성물층 (11) 에 직접 증착, 스퍼터, 도금 등에 의해 형성하는 방법 등을 들 수 있다.
또, 도전 접속 시트 (1) 에 있어서, 상기 서술한 저융점의 금속 재료의 배합량, 즉 금속층 (12) 의 점유량은, 도전 접속 시트 (1) 에 있어서 5 중량％ 이상인 것이 바람직하고, 20 중량％ 이상인 것이 보다 바람직하고, 30 중량％ 이상인 것이 더욱 바람직하다. 또, 100 중량％ 미만인 것이 바람직하고, 80 중량％ 이하인 것이 보다 바람직하고, 70 중량％ 이하인 것이 더욱 바람직하다.
도전 접속 시트 (1) 에 있어서의 금속 재료의 배합량, 즉 금속층 (12) 의 점유량이 상기 하한 미만이 되면 금속층 (12) 을 구성하는 금속 재료의 부족에 의해 미접속의 단자 (21, 41) 가 생길 우려가 있으며, 또 상기 상한을 초과하면 금속 재료의 잉여에 의해 인접하는 단자 (21, 41) 간에 접속부 (81) 에 의한 브리지를 일으켜 쇼트가 생길 우려가 있다.
혹은, 금속층 (12) 의 점유량을 도전 접속 시트 (1) 에 대한 체적 비율로 정의해도 된다. 예를 들어, 금속층 (12) 의 점유량 (배합량) 은, 도전 접속 시트 (1) 에 대하여 1 체적％ 이상인 것이 바람직하고, 5 체적％ 이상인 것이 보다 바람직하고, 10 체적％ 이상인 것이 더욱 바람직하다. 또, 90 체적％ 이하인 것이 바람직하고, 80 체적％ 이하인 것이 보다 바람직하고, 70 체적％ 이하인 것이 더욱 바람직하다. 금속층 (12) 의 점유량이 상기 하한 미만이 되면 금속층 (12) 을 구성하는 금속 재료의 부족에 의해 미접속의 단자 (21, 41) 가 생길 우려가 있으며, 또 상기 상한을 초과하면 금속 재료의 잉여에 의해 인접하는 단자 (21, 41) 간에 접속부 (81) 에 의한 브리지를 일으켜 쇼트가 생길 우려가 있다.
또한, 본 실시 형태에서는, 도 2 에 나타내는 바와 같이, 금속층 (12) 은, 수지 조성물층 (11) 의 전체면에 형성되어 있는 경우에 대하여 설명하였지만, 이러한 경우에 한정되지 않고, 금속층 (12) 은, 평면에서 보아 수지 조성물층 (11) 의 적어도 일부에 형성되어 있으면 되고, 그 형상은 특별히 한정되지 않는다.
즉, 금속층이, 평면에서 보아 수지 조성물층 (11) 의 일부에 형성되어 있는 경우, 일정한 형상이 반복 패턴상으로 형성되어 있어도 되고, 형상이 불규칙해도 되며, 규칙적인 형상과 불규칙한 형상이 혼재하고 있어도 된다.
구체적으로는, 도 3 에 나타내는 바와 같이, 수지 조성물층 (11) 상에 각종 형상으로 패터닝된 금속층 (12) 이 형성되어 있다. 예를 들어, 금속층 (12) 의 형상으로는, 흰색 점선 모양상 (a), 줄무늬 모양상 (b), 물방울 모양상 (c), 직사각형 모양상 (d), 체크무늬 모양상 (e), 액자 형상 (f), 격자 모양상 (g) 또는 다중의 액자 형상 (h) 등을 들 수 있다. 또한, 이들 형상은 일례로서, 목적이나 용도에 따라 이들 형상을 조합하거나 변형시켜 사용할 수 있다.
또, 반복 패턴상의 금속층의 제작 방법은 특별히 한정되지 않지만, 평면상으로 형성한 금속박을 소정의 패턴으로 타발하는 방법, 에칭 등에 의해 소정의 패턴을 형성하는 방법, 또 차폐판이나 마스크 등을 사용함으로써 증착, 스퍼터, 도금 등으로 형성하는 방법 등을 들 수 있다.
이상과 같은 도전 접속 시트 (1) 의 형태는, 수지 조성물층 (11) 을 구성하는 수지 조성물의 형태 등에 따라 적절히 설정된다.
예를 들어, 경화성 수지 조성물이 액상을 이루는 경우, 금속층 (12) 을 준비하여, 그 양면에 경화성 수지 조성물을 도포하고, 이것을 소정 온도에서 반경화 (B 스테이지화) 시킴으로써 수지 조성물층 (11, 13) 으로 한 것을 도전 접속 시트 (1) 로서 제공할 수 있다. 또, 폴리에스테르 시트 등의 박리 기재 상에 경화성 수지 조성물을 도포하고, 이것을 소정 온도에서 반경화 (B 스테이지화) 등의 목적으로 성막시킨 후에, 박리 기판으로부터 떼어내어, 금속층 (12) 에 접착하여 필름 상으로 한 것을 도전 접속 시트 (1) 로서 제공할 수 있다.
또, 수지 조성물이 고형상을 이루는 경우에는, 유기 용제에 용해시킨 수지 조성물의 바니쉬를 폴리에스테르 시트 등의 박리 기재 상에 도포하고, 소정의 온도에서 건조시켜 수지 조성물층 (11) 을 형성하고, 그 후에 금속층 (12) 을 접착한 것을 도전 접속 시트 (1) 로서 제공할 수 있다. 또, 상기와 동일하게 하여 얻어진 수지 조성물층 (11) 상에, 증착 등의 수법을 이용하여 금속층 (12) 을 형성하여 필름상으로 한 것을 도전 접속 시트 (1) 로서 제공할 수도 있다.
또한, 금속층 (12) 은, 수지 조성물층 (11) 과의 밀착성을 높이는 것을 목적으로 엠보싱 가공이 실시된 것이어도 된다.
또, 도전 접속 시트 (1) 의 두께는 특별히 한정되지 않지만, 1 ㎛ 이상인 것이 바람직하고, 3 ㎛ 이상인 것이 보다 바람직하고, 5 ㎛ 이상인 것이 더욱 바람직하고, 또 200 ㎛ 이하인 것이 바람직하고, 150 ㎛ 이하인 것이 보다 바람직하고, 100 ㎛ 이하인 것이 더욱 바람직하다. 도전 접속 시트 (1) 의 두께가 상기 범위 내에 있으면 인접하는 단자 (21, 41) 간의 간극에 수지 조성물로 구성되는 봉지층 (80) 을 충분히 충전할 수 있다. 또, 수지 성분의 경화 후 또는 고화 후의 기계적 접착 강도 및 대향하는 단자간의 전기적 접속을 충분히 확보할 수 있다. 또, 목적이나 용도에 따른 접속 단자의 제조도 가능하게 할 수 있다.
＜도전 접속 시트의 제조 방법＞
상기 서술한 도전 접속 시트 (1) 는, 예를 들어 이하와 같은 제조 방법에 의해 제조할 수 있다.
(i) 25 ℃ 에서 수지 조성물이 액상을 이루는 경우
제 1 수지 조성물층 (11) 및 제 2 수지 조성물층 (13) 을 구성하는 수지 조성물이 25 ℃ 에서 액상을 이루는 경우, 우선 금속층 (12) 을 준비한다.
이 금속층 (12) 은, 예를 들어 잉곳 등의 덩어리로부터 압연에 의해 제조할 수 있다.
다음으로, 금속층 (12) 을, 액상을 이루는 수지 조성물 중에 함침시킴으로써, 금속층 (12) 의 양면에 액상의 수지 조성물을 부착시킨 후, 수지 조성물을 소정 온도에서 반경화시킴으로써, 금속층 (12) 의 양면에 수지 조성물층 (11, 13) 이 형성된 도전 접속 시트 (1) 를 제조할 수 있다.
또한, 형성해야 할 수지 조성물층 (11, 13) 에 두께의 제어가 필요한 경우에는, 액상의 수지 조성물 중에 침지시킨 금속층 (12) 을 일정한 간극을 갖는 바 코터를 통과시키거나, 액상의 수지 조성물을 스프레이 코터 등에 의해 금속층 (12) 에 분사함으로써, 목적으로 하는 두께의 수지 조성물층 (11, 13) 을 용이하게 제조할 수 있다.
(ii) 25 ℃ 에서 수지 조성물이 필름상을 이루는 경우
제 1 수지 조성물층 (11) 및 제 2 수지 조성물층 (13) 을 구성하는 수지 조성물이 25 ℃ 에서 필름상을 이루는 경우, 우선 폴리에스테르 시트 등의 박리 기재를 준비한다.
다음으로, 수지 조성물을 유기 용제에 용해시켜 얻어진 바니쉬를 박리 기재 상에 도포한 후, 소정의 온도에서 건조시킴으로써 필름상의 수지 조성물을 형성한다.
이어서, 상기 공정에 의해 얻어지는 필름상의 수지 조성물을 2 장 준비하고, 미리 제조해 둔 금속층 (12) 을, 이들 필름상의 수지 조성물 사이에 협지한 상태로 열 롤에 의해 라미네이트함으로써, 금속층 (12) 의 양면에 수지 조성물층 (11, 13) 이 형성된 도전 접속 시트 (1) 를 제조할 수 있다.
또한, 권중상 (卷重狀) 의 금속층 (12) 을 사용하는 경우에는, 금속층 (12) 을 베이스 기재로서 사용하고, 금속층 (12) 의 양면측에 상기 서술한 필름상의 수지 조성물을 열 롤을 이용하여 라미네이트함으로써 권중상의 도전 접속 시트 (1) 를 얻을 수 있다.
또한, 권중상의 금속층 (12) 을 사용하는 경우, 금속층 (12) 의 양면에 상기 서술한 바와 같이 하여 얻어진 바니쉬를 직접 도포하고, 그 후, 용제를 휘산시켜 건조시킴으로써 권중상의 도전 접속 시트 (1) 를 얻을 수 있다.
또한, 패턴상의 금속층을 구비하는 도전 접속 시트를 제조하는 경우에는, 우선 예를 들어 박리 기재 상에 시트상을 이루는 금속층을 배치하고, 금속층측으로부터 금형을 이용하여 금속층을 하프 컷하여, 여분의 금속층을 제거함으로써 패턴상을 이루는 금속층을 형성한다.
다음으로, 상기 서술한 방법에 의해 얻어진 필름상의 수지 조성물을, 금속층의 박리 기재와 반대측의 면 상에 배치하고, 이 상태로 열 롤을 이용하여 라미네이트로 한 후, 박리 기재를 금속층으로부터 박리한다.
또한, 상기 서술한 방법에 의해 얻어진 필름상의 수지 조성물을, 금속층의 박리 기재를 박리한 면 상에 배치하고, 이 상태로 열 롤을 이용하여 라미네이트함으로써, 금속층의 양면에 수지 조성물층이 형성된 도전 접속 시트를 제조할 수 있다.
또한, 도전 접속 시트의 제조 방법은, 상기 서술한 방법에 한정되는 것은 아니며, 도전 접속 시트의 제조 방법은 목적이나 용도에 따라 적절히 선택할 수 있다.
이상과 같은 도전 접속 시트 (1) 가, 반도체 장치 (10) 가 구비하는 접속부 (81) 및 봉지층 (80) 의 형성에 사용된다.
도전 접속 시트 (1) 를 사용한 접속부 (81) 와 봉지층 (80) 의 형성에, 본 발명의 단자간의 접속 방법 또는 본 발명의 접속 단자의 형성 방법이 적용된다.
＜본 발명의 단자간의 접속 방법＞
이하에서는, 우선 본 발명의 단자간의 접속 방법을 적용하여, 접속부 (81) 와 봉지층 (80) 을 형성하는 경우에 대하여 상세히 서술한다.
도 4 는, 본 발명의 단자간의 접속 방법을 이용하여, 반도체 장치가 구비하는 접속부 및 봉지층을 제조하는 방법을 설명하기 위한 종단면도, 도 5 는, JIS Z 3197 에 준거하여, 금속 볼의 젖음확산율을 측정하는 방법을 설명하기 위한 종단면도이다. 또한, 이하의 설명에서는, 도 4 중의 상측을 「상」, 하측을 「하」라고 한다.
이하에 설명하는 접속부 (81) 및 봉지층 (80) 의 형성 방법 (본 발명의 단자간의 접속 방법) 에서는, 도전 접속 시트 (1) 를 대향하는 단자 (21, 41) 간에 배치하는 배치 공정과, 도전 접속 시트 (1) 를 가열하는 가열 공정과, 상기 수지 조성물을 경화 또는 고화시키는 경화/고화 공정을 가지고 있다.
또한, 접속부 (81) 및 봉지층 (80) 을 형성할 때, 도전 접속 시트 (1) 가 구비하는 수지 조성물층 (11, 13) 이 경화성 수지 조성물로 구성되는 경우와, 열가소성 수지 조성물로 구성되는 경우에 따라 그 형성 방법이 약간 상이하다. 그 때문에 이하에서는, 수지 조성물층 (11, 13) 이 경화성 수지 조성물로 구성되는 경우를 제 1 실시형태로 하고, 열가소성 수지 조성물로 구성되는 경우를 제 2 실시형태로 하여 실시형태마다 설명한다.
＜＜제 1 실시형태＞＞
도전 접속 시트 (1) 가 구비하는 수지 조성물층 (11, 13) 이 경화성 수지 조성물로 구성되는 제 1 실시형태에서는, 반도체 칩 (20) 과, 배선 패턴 (40) 이 형성된 인터포저 (30) 사이에 도전 접속 시트 (1) 를 배치하는 배치 공정과, 금속층 (12) 의 융점 이상이며, 또한 수지 조성물층 (11, 13) 을 구성하는 경화성 수지 조성물의 경화가 완료되지 않는 온도에서 도전 접속 시트 (1) 를 가열하는 가열 공정과, 경화성 수지 조성물의 경화를 완료시키는 경화 공정을 가지고 있다.
이하, 각 공정에 대하여 상세히 서술한다.
［1］배치 공정
우선, 반도체 칩 (20) 과 배선 패턴 (40) 이 형성된 인터포저 (30) 를 준비한다.
이어서, 도전 접속 시트 (1) 를 롤 라미네이터 또는 프레스 등의 장치를 이용하여, 인터포저 (30) 의 배선 패턴 (40) 측의 면에 열압착시킨다.
그리고, 이 상태로, 반도체 칩 (20) 과 인터포저 (30) 상의 배선 패턴 (40) 을, 도 4(a) 에 나타내는 바와 같이, 이들이 구비하는 단자 (21) 와 단자 (41) 가 각각 대향하도록 위치맞춤한다.
이로써, 단자 (21) 와 단자 (41) 가 각각 대향한 상태로, 반도체 칩 (20) 과 배선 패턴 (40) 이 형성된 인터포저 (30) 사이에 도전 접속 시트 (1) 가 배치되게 된다.
또한, 도전 접속 시트 (1) 는, 도 4(a) 에 나타내는 바와 같이, 인터포저 (30) 측에 열압착되는 경우에 한정하지 않고, 반도체 칩 (20) 측에 열압착되어 있어도 되고, 이들의 쌍방에 열압착되어 있어도 된다.
［2］가열 공정
다음으로, 상기 배치 공정［1］에 있어서, 반도체 칩 (20) 과 배선 패턴 (40) 이 형성된 인터포저 (30) 사이에 배치된 도전 접속 시트 (1) 를, 도 4(b) 에 나타내는 바와 같이, 금속층 (12) 의 융점 이상에서 가열한다.
가열 온도는, 금속층 (12) 의 융점 이상이면 되고, 예를 들어 가열 시간을 짧게 하는 등 가열 시간을 조정함으로써, 금속 재료가 경화성 수지 조성물 중을 이동할 수 있는 범위 즉 「경화성 수지 조성물의 경화가 완료되지 않는」범위이면, 그 상한은 특별히 제한되지 않는다.
구체적으로는, 가열 온도는, 금속층 (12) 의 융점보다 5 ℃ 이상 높은 온도인 것이 바람직하고, 10 ℃ 이상 높은 온도인 것이 보다 바람직하고, 20 ℃ 이상 높은 온도인 것이 더욱 바람직하고, 30 ℃ 이상 높은 온도인 것이 특히 바람직하다.
구체적으로는, 가열 온도는, 사용하는 금속층 (12) 및 경화성 수지 조성물의 조성 등에 따라 적절히 설정되는데, 100 ℃ 이상인 것이 바람직하고, 130 ℃ 이상인 것이 보다 바람직하고, 140 ℃ 이상인 것이 더욱 바람직하고, 150 ℃ 이상인 것이 가장 바람직하다. 또한, 접속해야 할 반도체 칩 (20) 및 인터포저 (30) 등의 열열화를 방지한다는 관점에서, 가열 온도는 260 ℃ 이하인 것이 바람직하고, 250 ℃ 이하인 것이 보다 바람직하고, 240 ℃ 이하인 것이 더욱 바람직하다.
이와 같은 온도에서 도전 접속 시트 (1) 를 가열하면, 금속층 (12) 이 용융되고, 용융된 금속층 (12) 즉 저융점의 금속 재료가 수지 조성물층 (11, 13) 중을 이동할 수 있게 된다.
이 때, 경화성 수지 조성물에 함유되는 플럭스 기능을 갖는 화합물의 환원 작용에 의해, 금속층 (12) 의 표면에 형성되어 있는 산화막은 환원됨으로써 제거되게 된다. 그 때문에, 용융 상태의 금속 재료는 젖음성이 높아진 상태로, 금속 결합이 촉진되므로, 대향하여 배치된 단자 (21, 41) 간에 응집되기 쉬운 상태가 된다.
또한, 단자 (21, 41) 의 표면에 형성되어 있는 산화막도, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 제거되어 그 젖음성이 높아지게 된다. 그 결과, 금속 재료와의 금속 결합이 촉진되어, 이러한 관점에서도, 대향하여 배치된 단자 (21, 41) 간에 용융 상태의 금속 재료가 응집되기 쉬운 상태가 된다.
또한, 본 발명에서는, 금속층 (12) 이 층상 (박상) 을 이루고 있기 때문에, 용융 상태의 금속층 (12) 이 복수 개로 분단되어 단자 (21, 41) 의 표면에 응집될 때, 그 일부가 단자 (41) 에 응집되지 않고 수지 조성물층 (11, 13) 중에 잔존하게 되는 것을 적확하게 억제 또는 방지할 수 있다. 그럼으로써, 봉지층 (80) 에 금속층 (12) 의 일부가 잔존하는 것에서 기인하는 리크 전류의 발생을 확실하게 방지할 수 있다.
이상으로부터, 용융 상태의 금속 재료는 경화성 수지 성분 중을 이동하여 단자 (21, 41) 간의 사이에 선택적으로 응집된다. 그 결과, 도 4(c) 에 나타내는 바와 같이, 단자 (21, 41) 의 사이에는 금속 재료로 구성되는 접속부 (81) 가 형성되고, 단자 (21) 와 단자 (41) 가 접속부 (81) 를 개재하여 전기적으로 접속된다. 이 때, 접속부 (81) 의 주위를 둘러싸며 경화성 수지 조성물이 충전되어 봉지층 (80) 이 형성된다. 그 결과, 인접하는 단자 (21, 41) 간의 절연성이 확보되므로, 인접하는 단자 (21, 41) 간의 쇼트가 방지되게 된다.
이상과 같은 과정을 거쳐 접속부 (81) 와 봉지층 (80) 이 형성되는데, 인접하는 단자 (21, 41) 의 거리가 협피치인 경우에는, 대향하는 단자 (21, 41) 끼리간에 용융 상태의 금속 재료를 선택적으로 응집시킬 수 없고, 이것에서 기인하여 인접하는 단자 (21, 41) 간에 리크 전류가 발생한다는 문제가 있었다.
본 발명자는 이러한 문제점을 감안하여 예의 검토를 거듭한 결과, 단자 (21, 41) 끼리간에 높은 선택성으로 응집시킬 수 없게 되는 것은, 수지 조성물층 (11, 13) 에 함유되는 수지 조성물의 플럭스 활성력이 낮아져 있는 경우에 발생함을 알 수 있게 되었다.
그리고, 본 발명자는 추가로 검토를 거듭한 결과, 수지 조성물층 (11, 13) 중에 저융점의 금속 재료로 구성되는 금속 볼의 적어도 일부를 배치한 상태로, JIS Z 3197 에 규정된 「납땜용 수지계 플럭스 시험 방법」에 준거하여, 이 금속 볼의 용융 온도 이상으로 가열하고, 그 후, 금속 볼의 젖음확산율을 측정했을 때, 이 젖음확산율이 37 ％ 이상이 되도록 수지 조성물층 (11, 13) 에 함유되는 구성 재료를 적절히 선택함으로써, 상기 문제점을 해소할 수 있음을 알아내고, 본 발명을 완성하기에 이르렀다.
여기서, JIS Z 3197 에 규정된 납땜용 수지계 플럭스 시험 방법에 준거한 금속 볼의 젖음확산율 S［％］는, 가열에 의해 용융되기 전의 금속 볼의 직경 D［㎜］와, 가열에 의한 용융 후의 금속 볼의 높이 H［㎜］를 측정하고, 이들 값으로부터 하기 식 1 을 이용하여 구할 수 있다.
S［％］= (D-H)/D × 100 … 식 1
보다 구체적으로는, 우선 구리판 (예를 들어, 세로 1.0 cm × 가로 1.0 cm × 두께 0.3 ㎜) (90) 을 준비하고, 이 구리판 (90) 상에 두께 30 ㎛ 의 수지 조성물층 (11) 을 형성한 후, 다시 이 수지 조성물층 (11) 상에 직경 D 가 0.5 ㎜ 인 금속 볼 (91) 을 배치한다 (도 5(a) 참조).
금속 볼의 젖음확산율을 구할 때에 사용하는 금속 볼 (91) 은 특별히 한정되지 않지만, 예를 들어 주석 (Sn), 납 (Pb), 은 (Ag), 비스무트 (Bi), 인듐 (In), 아연 (Zn), 니켈 (Ni), 안티몬 (Sb), 철 (Fe), 알루미늄 (Al), 금 (Au), 게르마늄 (Ge) 및 구리 (Cu) 로 이루어지는 군에서 선택되는 적어도 2 종 이상의 금속의 합금, 또는 주석의 단체로 구성되는 것을 사용할 수 있다. 이들 중에서도, Sn-Pb 합금, Sn-Ag-Cu 합금 또는 Sn-Ag 합금을 주재료로 하여 구성되는 것인 것을 사용하는 것이 바람직하고, 또한, 주로 Sn-37 Pb 합금 (융점 183 ℃) 또는 Sn-3.0 Ag-0.5 Cu 합금 (융점 217 ℃) 으로 구성되는 것을 사용하는 것이 보다 바람직하다. 이러한 합금으로 구성되는 금속 볼 (91) 을 이용하여, 그 젖음확산율을 측정했을 때의 값이 37 ％ 이상인 경우에, 대향하는 단자 (21, 41) 끼리간에 용융 상태의 금속 재료를 보다 선택적으로 응집시킬 수 있다. 그 결과, 인접하는 단자 (21, 41) 간에서의 리크 전류의 발생이 적확하게 방지 또는 억제된다.
다음으로, 수지 조성물층 (11) 상에 배치된 금속 볼 (91) 을 열압착 장치 (예를 들어, 츠쿠바 메카닉스사 제조 「TMV1-200ABS」) 를 이용하여 압착함으로써, 금속 볼 (91) 의 적어도 일부를 수지 조성물층 (11) 중에 매입시킨다 (도 5(b) 참조).
또한, 금속 볼 (91) 의 압착에 의해, 금속 볼 (91) 의 적어도 일부가 수지 조성물층 (11) 중에 매입되어 있으면 되는데, 금속 볼 (91) 의 직경 D［㎜］의 1/100 ～ 3/50 정도가 매입되어 있는 것이 바람직하고, 1/50 ～ 3/50 정도가 매입되어 있는 것이 보다 바람직하다. 이러한 범위 내에서 금속 볼 (91) 이 수지 조성물층 (11) 중에 매입되어 있으면, 금속 볼 (91) 에 형성된 산화막을 수지 조성물층 (11) 중에 함유되는 플럭스 기능을 갖는 화합물에 의해 제거할 수 있다.
또, 금속 볼 (91) 을 수지 조성물층 (11) 에 열압착할 때의 조건은 특별히 한정되지 않지만, 예를 들어 하중 50 N, 온도 80 ℃, 시간 5 초로 설정된다.
다음으로, 금속 볼 (91) 을 구성하는 저융점의 금속 재료의 융점보다 높은 온도로 금속 볼 (91) 을 가열함으로써, 금속 볼 (91) 을 용융 상태로 한다 (도 5(c) 참조).
금속 볼 (91) 을 가열하는 온도는, 금속 재료의 융점보다 높으면 되는데, 예를 들어 금속 재료의 융정보다 10 ℃ 이상 높은 온도인 것이 바람직하고, 금속 재료의 융점보다 30 ℃ 정도 높은 온도인 것이 보다 바람직하다.
또, 금속 볼 (91) 을 가열하는 시간은, 5 초 이상인 것이 바람직하고, 20 초 정도인 것이 보다 바람직하다.
금속 볼 (91) 을 가열할 때의 조건을 이러한 범위 내로 설정함으로써, 금속 볼 (91) 의 전체를 거의 균일하게 용융 상태로 할 수 있다.
여기서, 용융 상태의 금속 볼 (91) 은, 수지 조성물층 (11) 에 함유되는 플럭스 기능을 갖는 화합물의 환원 작용에 의해, 그 표면에 형성되어 있던 산화막이 제거되는 것에서 기인하여 구리판 (90) 상을 적시며 퍼지게 된다. 따라서, 수지 조성물층 (11) 중에 있어서, 플럭스 기능을 갖는 화합물이 그 환원 작용을 충분히 발휘한 경우에는, 구리판 (90) 상에 충분히 퍼지고, 이와는 반대로, 그 환원 작용을 충분히 발휘하지 못한 경우에는, 구리판 (90) 상을 충분히 적시며 퍼지지 않게 된다.
다음으로, 용융 상태의 금속 볼 (91) 을 냉각시켜 고화시킨 후, 수지 조성물층 (11) 을 용매 중에 용해시킴으로써 구리판 (90) 상으로부터 제거된다 (도 5(d) 참조).
또한, 용매로는, 전술한 경화성 수지 조성물 (a) 에 있어서, 경화성 수지 조성물을 조제할 때에 사용하는 용매로서 예시한 것과 동일한 것을 사용할 수 있다.
이어서, 수지 조성물층 (11) 이 제거됨으로써 구리판 (90) 상에 노출된 금속 볼 (91) 의 높이 H［㎜］를 측정하고, 상기 식 1 을 이용하여 금속 볼의 젖음확산율 S［％］를 구한다.
본 발명에서는, 이상과 같이 하여 상기 식 1 로부터 도출되는 금속 볼의 젖음확산율 S 가 37 ％ 이상일 때, 수지 조성물층 (11) 중에 있어서, 플럭스 기능을 갖는 화합물이 그 환원 작용을 충분히 발휘하고 있다고 할 수 있으며, 상기 환원 작용에 의해 금속층 (12) 에 형성된 산화막을 확실하게 제거시킬 수 있게 된다. 그 결과, 대향하는 단자 (21, 41) 끼리간의 사이에 용융 상태의 금속 재료를 확실하게 응집시킬 수 있기 때문에, 인접하는 단자 (21, 41) 간에서의 리크 전류의 발생이 적확하게 방지 또는 억제되게 된다.
또, 상기 젖음확산율 S 는 37 ％ 이상이면 되는데, 50 ％ 이상인 것이 바람직하고, 55 ％ 이상인 것이 보다 바람직하다. 이로써, 대향하는 단자 (21, 41) 끼리간의 사이에 용융 상태의 금속 재료를 보다 확실하게 응집시킬 수 있음과 함께, 플럭스 기능을 갖는 화합물이 과잉으로 함유되는 것에서 기인하는, 봉지층 (80) 에 있어서의 내습성 저하를 적확하게 억제 또는 방지할 수 있다.
또, 본 발명자의 추가적인 검토 결과, 금속 볼 (91) 의 젖음확산율이 수지 조성물층 (11) 의 산가량과 상관 관계를 가지고 있으며, 수지 조성물층 (11) 의 산가량이 3.0 × 10-5 ～ 1.0 × 10-2 ㏖/g 일 때, 금속 볼 (91) 의 젖음확산율을 보다 확실하게 37 ％ 이상으로 설정할 수 있음을 알게 되었다.
여기서, 본 명세서 중에 있어서 수지 조성물층 (11) 의 산가량은, JIS K 2501 에 규정된 「석유 제품 및 윤활유-중화가 시험 방법」에 준거하여 구할 수 있다.
구체적으로는 수지 조성물층 (11) 의 산가량은, 수지 조성물층 (11) 을 구성하는 수지 조성물 (약 0.2 g) 을 아세톤 (100 mL) 에 용해시킨 수지 조성물 용액을 조제하고, 이 수지 조성물 용액을, 전위차 적정법에 의해 수산화 나트륨 수용액 (0.05 ㏖/L) 으로 적정하고, 전위차 자동 적정 장치 (예를 들어, 쿄토 전자 공업사 제조, 「AT-500N」) 를 이용하여 적정 곡선을 측정한다. 그리고, 수지 조성물의 중량 M［g］, 수산화 나트륨 수용액의 농도 C［㏖/L］, 및 얻어진 적정 곡선 상의 변곡점을 종점으로 했을 때의, 수산화 나트륨 수용액의 종점 (변곡점) 까지의 적하량 (적정량) A［L］로부터, 하기 식 2 를 이용하여 산출할 수 있다.
산가량［㏖/g］= (A × C)/M … 식 2
수지 조성물층 (11) 의 산가량은, 3.0 × 10-5 ～ 1.0 × 10-2 ㏖/g 인 것이 바람직하고, 8 × 10-5 ～ 5 × 10-3 ㏖/g 인 것이 보다 바람직하다. 이로써, 금속 볼 (91) 의 젖음확산율을 보다 확실하게 37 ％ 이상으로 설정할 수 있다.
또, 수지 조성물층 (11) 즉 수지 조성물 중에 있어서, 플럭스 기능을 갖는 화합물의 배합량은, 선택하는 플럭스 기능을 갖는 화합물의 종류에 따라 약간 상이하기도 하지만, 1 ～ 50 중량％ 정도인 것이 바람직하고, 2 ～ 40 중량％ 정도인 것이 보다 바람직하고, 3 ～ 25 중량％ 정도가 특히 바람직하다. 이로써, 수지 조성물층 (11) 의 산가량을, 3.0 × 10-5 ～ 1.0 × 10-2 ㏖/g 의 범위 내로 확실하게 설정할 수 있다.
또한 플럭스 기능을 갖는 화합물로는, 전술한 것 중, 상기 식 (1) 로 나타내는 지방족 카르복실산이나, 상기 식 (2) 또는 상기 식 (3) 으로 나타내는 방향족 카르복실산이 바람직하게 사용된다. 이러한 화합물을 플럭스 기능을 갖는 화합물로서 선택함으로써, 수지 조성물층 (11) 의 산가량을 보다 확실하게 상기 범위 내로 설정할 수 있다.
이상과 같은 도전 접속 시트 (1) 를 사용한 접속부 (81) 및 봉지층 (80) 의 형성 방법에서는, 가열 용융된 금속 재료를 선택적으로 단자 (21, 41) 간에 응집시켜 접속부 (81) 를 형성하고, 그 주위에 경화성 수지 조성물로 구성된 봉지층 (80) 을 형성할 수 있다. 그 결과, 인접하는 단자 (21, 41) 간의 절연성을 확보하여 리크 전류의 발생을 확실하게 방지할 수 있으므로, 단자 (21, 41) 간의 접속부 (81) 를 개재한 접속의 접속 신뢰성을 높일 수 있다.
또, 미세한 배선 회로에 있어서도 다수의 단자 (21, 41) 간의 전기적 접속을 일괄적으로 실시하는 것이 가능해진다. 또한, 다음 공정［3］에 있어서, 경화성 수지 조성물을 경화시킴으로써 접속부 (81) 및 봉지층 (80) 의 기계적 강도를 높일 수 있다.
또한, 본 공정［2］에서는, 대향하는 단자 (21, 41) 간의 거리를 가까워지도록, 반도체 칩 (20) 과 인터포저 (30) 를 가압한 상태로 가열해도 된다. 예를 들어, 도 4(b) 중의 반도체 칩 (20) 과 인터포저 (30) 가 접근하는 방향으로 공지된 열압착 장치 등의 수단을 이용하여 가열 및 가압함으로써, 대향하는 단자 (21, 41) 간의 거리를 일정하게 제어할 수 있기 때문에, 대향하는 단자 (21, 41) 간의 접속부 (81) 에 의한 전기적인 접속 신뢰성을 높이는 것이 가능해진다.
또한, 가압 또는 가열할 때에 초음파나 전기장 등을 가하거나, 레이저나 전자 유도 등의 특수 가열을 적용해도 된다.
［3］경화 공정
이어서, 상기 가열 공정［2］에 있어서, 접속부 (81) 와 봉지층 (80) 을 형성한 후, 경화성 수지 조성물을 경화시킴으로써 봉지층 (80) 을 고정시킨다.
이로써, 단자 (21, 41) 간의 접속부 (81) 에 의한 전기적 신뢰성, 및 봉지층 (80) 에 의한 기계적 신뢰성을 충분히 양립시킬 수 있다.
특히 본 실시 형태에서는, 고용융 점도시에 고절연 저항값을 갖는 경화성 수지 조성물을 사용하고 있기 때문에, 봉지층 (절연성 영역) (80) 의 절연성을 보다 확실하게 확보할 수 있다.
경화성 수지 조성물의 경화는, 경화성 수지 조성물을 가열함으로써 실시할 수 있다. 경화성 수지 조성물의 경화 온도는, 경화성 수지 조성물의 조성에 따라 적절히 설정할 수 있다. 구체적으로는, 상기 가열 공정［2］에서의 가열 온도보다 적어도 5 ℃ 낮은 온도인 것이 바람직하고, 적어도 10 ℃ 낮은 온도인 것이 보다 바람직하다. 보다 구체적으로는, 100 ℃ 이상인 것이 바람직하고, 120 ℃ 이상인 것이 보다 바람직하고, 130 ℃ 이상인 것이 더욱 바람직하고, 150 ℃ 이상인 것이 가장 바람직하다. 또, 300 ℃ 이하인 것이 바람직하고, 260 ℃ 이하인 것이 보다 바람직하고, 250 ℃ 이하인 것이 더욱 바람직하고, 240 ℃ 이하인 것이 가장 바람직하다. 경화 온도가 상기 범위 내에 있으면, 도전 접속 시트 (1) 가 열분해되어 버리는 것을 확실하게 방지하면서, 경화성 수지 조성물을 충분히 경화시킬 수 있다.
이상과 같은 공정을 거쳐, 반도체 칩 (20) 과 배선 패턴 (40) 이 형성된 인터포저 (30) 사이에 접속부 (81) 및 봉지층 (80) 이 형성된다.
＜＜제 2 실시형태＞＞
도전 접속 시트 (1) 가 구비하는 수지 조성물층 (11, 13) 이 열가소성 수지 조성물로 구성되는 제 2 실시형태에서는, 반도체 칩 (20) 과 배선 패턴 (40) 이 형성된 인터포저 (30) 사이에 도전 접속 시트 (1) 를 배치하는 배치 공정과, 금속층 (12) 의 융점 이상이고, 또한 수지 조성물층 (11, 13) 을 구성하는 열가소성 수지 조성물이 연화되는 온도에서 도전 접속 시트 (1) 를 가열하는 가열 공정과, 열가소성 수지 조성물을 고화시키는 고화 공정을 가지고 있다.
이하, 각 공정에 대하여 상세히 서술한다.
［1］배치 공정
수지 조성물층 (11, 13) 이 열가소성 수지 조성물로 구성되는 본 실시 형태에 있어서도, 수지 조성물층 (11, 13) 이 열경화성 수지 조성물로 구성되는 상기 제 1 실시형태와 동일하게 하여, 단자 (21) 와 단자 (41) 가 각각 대향한 상태로, 반도체 칩 (20) 과 배선 패턴 (40) 이 형성된 인터포저 (30) 사이에 도전 접속 시트 (1) 를 배치한다.
［2］가열 공정
다음으로, 상기 배치 공정［1］에 있어서, 반도체 칩 (20) 과 배선 패턴 (40) 이 형성된 인터포저 (30) 사이에 배치된 도전 접속 시트 (1) 를, 도 4(b) 에 나타내는 바와 같이, 금속층 (12) 의 융점 이상의 온도에서 가열한다.
가열 온도는, 금속층 (12) 의 융점보다 5 ℃ 이상 높은 온도인 것이 바람직하고, 10 ℃ 이상 높은 온도인 것이 보다 바람직하고, 20 ℃ 이상 높은 온도인 것이 더욱 바람직하고, 30 ℃ 이상 높은 온도인 것이 특히 바람직하다.
구체적으로는 가열 온도는, 사용하는 금속층 (12) 및 열가소성 수지 조성물의 조성 등에 따라 적절히 설정되는데, 예를 들어 전술한 제 1 실시형태의 가열 공정［2］에서 설명한 것과 동일한 온도 범위로 설정된다.
이와 같은 온도에서 도전 접속 시트 (1) 를 가열하면, 금속층 (12) 이 용융되고, 용융된 금속층 (12) 즉 저융점의 금속 재료가 수지 조성물층 (11, 13) 중을 이동할 수 있게 된다.
이 때, 본 발명에서는, 전술한 바와 같이 금속 볼 (91) 의 젖음확산율이 37 ％ 이상이 되도록, 열가소성 수지 조성물에 함유되는 플럭스 기능을 갖는 화합물의 종류나 함유량이 설정되어 있기 때문에, 이 플럭스 기능을 갖는 화합물의 환원 작용에 의해, 금속층 (12) 의 표면에 형성되어 있는 산화막은 환원되어 확실하게 제거되게 된다. 그 때문에, 용융 상태의 금속 재료는 젖음성이 높아진 상태로, 금속 결합이 촉진되므로, 대향하여 배치된 단자 (21, 41) 간에 응집되기 쉬운 상태가 된다.
또한, 본 발명에서는, 금속층 (12) 이 층상 (박상) 을 이루고 있기 때문에, 용융 상태의 금속층 (12) 이 복수 개로 분단되어 단자 (41) 의 표면에 응집될 때, 그 일부가 단자 (41) 에 응집되지 않고 수지 조성물층 (11, 13) 중에 잔존하게 되는 것을 적확하게 억제 또는 방지할 수 있다. 그럼으로써, 봉지층 (80) 에 금속층 (12) 의 일부가 잔존하는 것에서 기인하는 리크 전류의 발생을 확실하게 방지할 수 있다.
또한, 단자 (21, 41) 의 표면에 형성되어 있는 산화막도, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 제거되고 있기 때문에, 그 젖음성이 확실하게 높아져 있다. 그 결과, 금속 재료와의 금속 결합이 촉진되어, 이러한 관점에서도, 대향하여 배치된 단자 (21, 41) 간에 용융 상태의 금속 재료가 응집되기 쉬운 상태가 된다.
이상으로부터, 용융 상태의 금속 재료는 열가소성 수지 성분 중을 이동하여 단자 (21, 41) 간의 사이에 선택적으로 응집된다. 그 결과, 도 4(c) 에 나타내는 바와 같이, 단자 (21, 41) 사이에는 금속 재료로 구성되는 접속부 (81) 가 형성되고, 단자 (21) 와 단자 (41) 가 접속부 (81) 를 개재하여 전기적으로 접속된다. 이 때, 접속부 (81) 의 주위를 둘러싸며 열가소성 수지 조성물이 충전되어 봉지층 (80) 이 형성된다. 그 결과, 인접하는 단자 (21, 41) 간의 절연성이 확보되므로, 인접하는 단자 (21, 41) 간의 쇼트가 확실하게 방지되게 된다.
이상과 같은 접속부 (81) 및 봉지층 (80) 의 형성 방법에서는, 가열 용융된 금속 재료를 선택적으로 단자 (21, 41) 간에 응집시켜 접속부 (81) 를 형성하고, 그 주위에 열가소성 수지 조성물로 구성된 봉지층 (80) 을 형성할 수 있다. 그 결과, 인접하는 단자 (21, 41) 간의 절연성을 확보하여 리크 전류의 발생을 확실하게 방지할 수 있으므로, 단자 (21, 41) 간의 접속부 (81) 를 개재한 접속의 접속 신뢰성을 높일 수 있다.
또, 미세한 배선 회로에 있어서도 다수의 단자 (21, 41) 간의 전기적 접속을 일괄적으로 실시하는 것이 가능해진다. 또한, 다음 공정［3］에 있어서, 열가소성 수지 조성물을 고화시킴으로써 접속부 (81) 및 봉지층 (80) 의 기계적 강도를 높일 수 있다.
［3］고화 공정
이어서, 상기 가열 공정［2］에 있어서, 접속부 (81) 와 봉지층 (80) 을 형성한 후, 열가소성 수지 조성물을 고화시킴으로써 봉지층 (80) 을 고정시킨다.
이로써, 단자 (21, 41) 간의 접속부 (81) 에 의한 전기적 신뢰성, 및 봉지층 (80) 에 의한 기계적 신뢰성을 충분히 양립시킬 수 있다.
열가소성 수지 조성물의 고화는, 상기 가열 공정［2］에서 가열한 열가소성 수지 조성물을 냉각시킴으로써 실시할 수 있다.
열가소성 수지 조성물의 냉각에 의한 열가소성 수지 조성물의 고화 즉 봉지층 (80) 의 고정은, 열가소성 수지 조성물의 조성에 따라 적절히 선택된다. 구체적으로는, 자연 냉각에 의한 방법이어도 되고, 또 냉기를 내뿜는 등의 방법으로부터 적절히 선택된다.
열가소성 수지 조성물의 고화 온도는 특별히 한정되지 않지만, 금속층 (12) 의 융점보다 낮은 것이 바람직하다. 구체적으로는, 열가소성 수지 조성물의 고화 온도는, 금속층 (12) 의 융점보다 10 ℃ 이상 낮은 것이 바람직하고, 20 ℃ 이상 낮은 것이 보다 바람직하다. 또, 열가소성 수지 조성물의 고화 온도는, 50 ℃ 이상인 것이 바람직하고, 60 ℃ 이상인 것이 보다 바람직하고, 100 ℃ 이상인 것이 더욱 바람직하다. 열가소성 수지 조성물의 고화 온도가 상기 범위 내에 있으면, 접속부 (81) 를 확실하게 형성할 수 있음과 함께, 봉지층 (80) 을 우수한 내열성을 발휘하는 것으로 할 수 있다. 그 결과, 인접하는 단자 (21, 41) 간의 절연성이 적확하게 확보되어, 인접하는 단자 (21, 41) 간의 쇼트를 보다 확실하게 방지할 수 있다.
이상과 같은 공정을 거쳐, 반도체 칩 (20) 과 배선 패턴 (40) 이 형성된 인터포저 (30) 사이에 접속부 (81) 및 봉지층 (80) 이 형성된다.
또한, 제 1 실시형태 및 제 2 실시형태에서는, 반도체 칩 (20) 과 배선 패턴 (40) 이 각각 구비하는 단자 (21) 와 단자 (41) 사이에, 접속부 (81) 를 형성하여 전기적으로 접속하는 경우에 대하여 설명하였지만, 이러한 경우에 한정되지 않고, 각종 전자 기기가 갖는 전자 부품이 구비하는 단자끼리를 전기적으로 접속하는 경우에 적용할 수 있으며, 전자 부품으로는, 예를 들어 반도체 웨이퍼, 리지드 기판 및 플렉시블 기판 등을 들 수 있다.
＜본 발명의 접속 단자의 형성 방법＞
다음으로, 본 발명의 접속 단자의 형성 방법을 이용하여, 접속부 (81) 와 봉지층 (80) 을 형성하는 경우에 대하여 설명한다.
이 경우, 우선 본 발명의 접속 단자의 형성 방법을 적용하여, 반도체 칩 (20) 의 단자 (21) 측의 면에 접속 단자 (85) 와 보강층 (86) 을 형성하고, 이어서, 이들 접속 단자 (85) 와 보강층 (86) 이 형성된 반도체 칩 (20) 을, 인터포저 (30) 의 배선 패턴 (40) 측의 면에 접속 (실장) 함으로써 접속부 (81) 과 봉지층 (80) 이 형성된다.
이하에서는, 본 발명의 접속 단자의 형성 방법을 적용하여, 반도체 칩 (20) 의 단자 (21) 측의 면에 접속 단자 (85) 와 보강층 (86) 을 형성하는 방법에 대하여 상세히 서술한다.
도 6 은, 본 발명의 접속 단자의 형성 방법을 이용하여, 반도체 칩이 구비하는 단자에 대응하여 접속 단자를 형성하는 방법을 설명하기 위한 종단면도이다. 또한, 이하의 설명에서는, 도 6 중의 상측을 「상」, 하측을 「하」라고 한다.
이하에 설명하는 접속 단자 (85) 및 보강층 (86) 의 형성 방법에서는, 반도체 칩 (20) 의 단자 (21) 측의 면에 도전 접속 시트 (1) 를 배치하는 배치 공정과, 도전 접속 시트 (1) 를 가열하는 가열 공정을 가지고 있다.
또한, 접속 단자 (85) 와 보강층 (86) 을 형성할 때, 도전 접속 시트 (1) 가 구비하는 수지 조성물층 (11, 13) 이 경화성 수지 조성물로 구성되는 경우와, 열가소성 수지 조성물로 구성되는 경우에 따라 그 형성 방법이 약간 상이하다. 그 때문에 이하에서는, 수지 조성물층 (11, 13) 이 경화성 수지 조성물로 구성되는 경우를 제 3 실시형태로 하고, 열가소성 수지 조성물로 구성되는 경우를 제 4 실시형태로 하여 실시형태마다 설명한다.
＜＜제 3 실시형태＞＞
도전 접속 시트 (1) 가 구비하는 수지 조성물층 (11, 13) 이 경화성 수지 조성물로 구성되는 제 3 실시형태에서는, 반도체 칩 (20) 의 단자 (21) 측의 면에 도전 접속 시트 (1) 를 배치하는 배치 공정과, 금속층 (12) 의 융점 이상이고, 또한 수지 조성물층 (11, 13) 을 구성하는 경화성 수지 조성물의 경화가 완료되지 않는 온도에서 도전 접속 시트 (1) 를 가열하는 가열 공정을 가지고 있다.
이하, 각 공정에 대하여 상세히 서술한다.
［1］배치 공정
우선, 도 6(a) 에 나타내는 바와 같이, 하면측에 단자 (21) 를 구비하는 반도체 칩 (20) 을 준비한다.
이어서, 도전 접속 시트 (1) 를 롤 라미네이터 또는 프레스 등의 장치를 이용하여, 반도체 칩 (20) 의 단자 (21) 측의 면에 열압착 (배치) 시킨다.
이로써, 반도체 칩 (20) 의 단자 (21) 측의 면에 있어서 노출되는 단자 (21) 에 도전 접속 시트 (1) 가 접촉하게 된다.
［2］가열 공정
다음으로, 상기 배치 공정［1］에 있어서, 반도체 칩 (20) 의 단자 (21) 측의 면에 배치된 도전 접속 시트 (1) (금속층 (12)) 를, 도 6(b) 에 나타내는 바와 같이, 금속층 (12) 의 융점 이상에서 가열한다.
도전 접속 시트 (1) 를 가열하는 온도는, 상기 제 1 실시형태의 가열 공정［2］에서 도전 접속 시트 (1) 를 가열한 온도와 동일한 온도로 설정된다.
이와 같은 온도에서 도전 접속 시트 (1) 를 가열하면, 금속층 (12) 이 용융되고, 용융된 금속층 (12) 즉 저융점의 금속 재료가 수지 조성물층 (11, 13) 중을 이동할 수 있게 된다.
이 때, 본 발명에서는, 전술한 바와 같이 금속 볼 (91) 의 젖음확산율이 37 ％ 이상이 되도록, 경화성 수지 조성물에 함유되는 플럭스 기능을 갖는 화합물의 종류나 함유량이 설정되어 있기 때문에, 이 플럭스 기능을 갖는 화합물의 환원 작용에 의해, 금속층 (12) 의 표면에 형성되어 있는 산화막은 환원되어 확실하게 제거되게 된다. 그 때문에, 용융 상태의 금속 재료는 젖음성이 높아진 상태로, 금속 결합이 촉진되므로, 단자 (21) 의 표면에 응집되기 쉬운 상태가 된다.
또한, 단자 (21) 의 표면에 형성되어 있는 산화막도, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 제거되고 있기 때문에, 그 젖음성이 높아져 있다. 그 결과, 금속 재료와의 금속 결합이 촉진되어, 이러한 관점에서도, 용융된 금속층 (12) 이 단자 (21) 의 표면에 응집되기 쉬운 상태가 된다.
또한, 본 발명에서는, 금속층 (12) 이 층상 (박상) 을 이루고 있기 때문에, 용융 상태의 금속층 (12) 이 복수 개로 분단되어 단자 (21) 의 표면에 응집될 때, 그 일부가 단자 (21) 에 응집되지 않고 수지 조성물층 (11, 13) 중에 잔존하게 되는 것을 적확하게 억제 또는 방지할 수 있다. 그럼으로써, 보강층 (86) 에 금속층 (12) 의 일부가 잔존하는 것에서 기인하는 리크 전류의 발생을 확실하게 방지할 수 있다.
이상으로부터, 용융 상태의 금속 재료는, 수지 조성물층 (11, 13) 중 즉 경화성 수지 성분 중을 이동하여 단자 (21) 의 표면에 선택적으로 응집된다. 이 상태로 도전 접속 시트 (1) 를 냉각시키면, 도 6(c) 에 나타내는 바와 같이, 단자 (21) 의 표면에는 고화된 금속 재료로 구성되는 접속 단자 (85) 가 형성된다. 이 때, 접속 단자 (85) 의 주위를 둘러싸며 경화성 수지 조성물이 충전되어 보강층 (86) 이 형성된다. 그 결과, 인접하는 접속 단자 (85) 간의 절연성이 확보되므로, 인접하는 접속 단자 (85) 간의 쇼트가 확실하게 방지되게 된다.
이상과 같은 접속 단자 (85) 및 보강층 (86) 의 형성 방법에서는, 가열 용융된 금속 재료를 선택적으로 단자 (21) 에 응집시켜 접속 단자 (85) 를 형성하고, 그 주위에 경화성 수지 조성물로 구성된 보강층 (86) 을 형성할 수 있다. 그 결과, 인접하는 접속 단자 (85) 간의 절연성을 확보할 수 있다.
또, 미세한 피치로 복수의 단자 (21) 를 갖는 반도체 칩 (20) 에 있어서도 단자 (21) 에 대응하여 복수의 접속 단자 (85) 를 일괄적으로 형성하는 것이 가능해진다.
또한, 본 공정［2］에서는, 도전 접속 시트 (1) 와 단자 (21) 의 거리를 가까워지도록, 도전 접속 시트 (1) 와 반도체 칩 (20) 을 가압한 상태로 가열해도 된다. 예를 들어, 도 6(b) 중의 도전 접속 시트 (1) 와 반도체 칩 (20) 이 접근하는 방향으로 공지된 열압착 장치 등의 수단을 이용하여 가열 및 가압함으로써, 도전 접속 시트 (1) 와 단자 (21) 의 거리를 일정하게 제어할 수 있기 때문에, 단자 (21) 의 표면에 있어서의 용융 상태의 금속 재료의 응집능을 보다 높이는 것이 가능해진다.
또한, 가압 또는 가열할 때에 초음파나 전기장 등을 가하거나, 레이저나 전자 유도 등의 특수 가열을 적용해도 된다.
이상과 같은 공정［1］및 공정［2］를 거쳐, 접속 단자 (85) 및 보강층 (86) 이 형성된다. 즉, 접속 단자 (85) 및 보강층 (86) 을 형성하기 위한 배치 공정［1］및 가열 공정［2］에, 본 발명의 접속 단자 및 보강층의 형성 방법이 적용된다.
또한, 본 실시 형태와 같이, 수지 조성물층 (11, 13) 에 함유되는 수지 성분으로서 경화성 수지 성분을 사용하는 경우, 상기 가열 공정［2］에서는, 경화성 수지 조성물을 완전하게 경화시키지는 않는 상태로 해 두는 것이 바람직하다. 이로써, 접속 단자 (85) 와 보강층 (86) 이 형성된 반도체 칩 (20) 을 인터포저 (30) 의 배선 패턴 (40) 측의 면에 실장할 때, 보강층 (86) 을 가열함으로써 재차 용융 상태로 할 수 있게 된다.
이와 같은 접속 단자 (85) 와 보강층 (86) 이 형성된 반도체 칩 (20) 을, 인터포저 (30) 의 배선 패턴 (40) 측의 면에 배치한 상태로, 접속 단자 (85) 와 보강층 (86) 을 가열함으로써 접속 단자 (85) 가 다시 용융 상태가 되기 때문에, 그 후, 냉각시킴으로써 반도체 칩 (20) 과 배선 패턴 (40) 사이에 접속부 (81) 와 봉지층 (80) 을 형성할 수 있다.
그리고, 본 실시 형태에서는, 수지 조성물층 (11, 13) 에 함유되는 수지 성분으로서 경화성 수지 성분이 함유되고, 이것이 미경화 상태인 것도 존재하기 때문에, 경화성 수지 조성물을 경화시킴으로써 봉지층 (80) 을 고정시킨다. 이로써, 접속부 (81) 및 봉지층 (80) 의 기계적 강도를 높일 수 있다.
＜＜제 4 실시형태＞＞
도전 접속 시트 (1) 가 구비하는 수지 조성물층 (11, 13) 이 열가소성 수지 조성물로 구성되는 제 4 실시형태에서는, 반도체 칩 (20) 의 단자 (21) 측의 면에 도전 접속 시트 (1) 를 배치하는 배치 공정과, 금속층 (12) 의 융점 이상이고, 또한 수지 조성물층 (11, 13) 을 구성하는 열가소성 수지 조성물이 연화되는 온도에서 도전 접속 시트 (1) 를 가열하는 가열 공정을 가지고 있다.
이하, 각 공정에 대하여 상세히 서술한다.
［1］배치 공정
수지 조성물층 (11, 13) 이 열가소성 수지 조성물로 구성되는 본 실시 형태에 있어서도, 수지 조성물층 (11, 13) 이 열경화성 수지 조성물로 구성되는 상기 제 3 실시형태와 동일하게 하여, 반도체 칩 (20) 의 단자 (21) 측에 도전 접속 시트 (1) 를 열압착 (배치) 시켜, 반도체 칩 (20) 의 단자 (21) 측의 면에 있어서 노출되는 단자 (21) 에 도전 접속 시트 (1) 를 접촉시킨다.
［2］가열 공정
다음으로, 상기 배치 공정［1］에 있어서, 반도체 칩 (20) 의 단자 (21) 측의 면에 배치된 도전 접속 시트 (1) (금속층 (12)) 를, 도 6(b) 에 나타내는 바와 같이, 금속층 (12) 의 융점 이상에서 가열한다.
도전 접속 시트 (1) 를 가열하는 온도는, 상기 제 1 실시형태의 가열 공정［2］에서 도전 접속 시트 (1) 를 가열한 온도와 동일한 온도로 설정된다.
이와 같은 온도에서 도전 접속 시트 (1) 를 가열하면, 금속층 (12) 이 용융되고, 용융된 금속층 (12) 즉 저융점의 금속 재료가 수지 조성물층 (11, 13) 중을 이동할 수 있게 된다.
이 때, 본 발명에서는, 전술한 바와 같이 금속 볼 (91) 의 젖음확산율이 37 ％ 이상이 되도록, 열가소성 수지 조성물에 함유되는 플럭스 기능을 갖는 화합물의 종류나 함유량이 설정되어 있기 때문에, 이 플럭스 기능을 갖는 화합물의 환원 작용에 의해, 금속층 (12) 의 표면에 형성되어 있는 산화막은 환원됨으로써 제거되게 된다. 그 때문에, 용융 상태의 금속 재료는 젖음성이 높아진 상태로, 금속 결합이 촉진되므로, 단자 (21) 의 표면에 응집되기 쉬운 상태가 된다.
또한, 단자 (21) 의 표면에 형성되어 있는 산화막도, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 제거되고 있기 때문에, 그 젖음성이 높아져 있다. 그 결과, 금속 재료와의 금속 결합이 촉진되어, 이러한 관점에서도, 용융된 금속층 (12) 이 단자 (21) 의 표면에 응집되기 쉬운 상태가 된다.
또한, 본 발명에서는, 금속층 (12) 이 층상 (박상) 을 이루고 있기 때문에, 용융 상태의 금속층 (12) 이 복수 개로 분단되어 단자 (21) 의 표면에 응집될 때, 그 일부가 단자 (21) 에 응집되지 않고 수지 조성물층 (11, 13) 중에 잔존하게 되는 것을 적확하게 억제 또는 방지할 수 있다. 그럼으로써, 보강층 (86) 에 금속층 (12) 의 일부가 잔존하는 것에서 기인하는 리크 전류의 발생을 확실하게 방지할 수 있다.
이상으로부터, 용융 상태의 금속 재료는, 수지 조성물층 (11, 13) 중 즉 열가소성 수지 성분 중을 이동하여 단자 (21) 의 표면에 선택적으로 응집된다. 그 결과, 도 6(c) 에 나타내는 바와 같이, 단자 (21) 의 표면에는 금속 재료로 구성되는 접속 단자 (85) 가 형성된다. 이 때, 열가소성 수지 조성물이 냉각됨으로써, 접속 단자 (85) 의 주위를 둘러싸며 고화됨으로써 보강층 (86) 이 형성된다. 그 결과, 인접하는 접속 단자 (85) 간의 절연성이 확보되므로, 인접하는 접속 단자 (85) 간의 쇼트가 확실하게 방지되게 된다.
이상과 같은 접속 단자 (85) 및 보강층 (86) 의 형성 방법에서는, 가열 용융된 금속 재료를 선택적으로 단자 (21) 에 응집시켜 접속 단자 (85) 를 형성하고, 그 주위에 열가소성 수지 조성물로 구성된 보강층 (86) 을 형성할 수 있다. 그 결과, 인접하는 접속 단자 (85) 간의 절연성을 확보할 수 있다.
또, 미세한 피치로 복수의 단자 (21) 를 갖는 반도체 칩 (20) 에 있어서도 단자 (21) 에 대응하여 복수의 접속 단자 (85) 를 일괄적으로 형성하는 것이 가능해진다.
또한, 본 공정［2］에서는, 도전 접속 시트 (1) 와 단자 (21) 의 거리를 가까워지도록, 도전 접속 시트 (1) 와 반도체 칩 (20) 을 가압한 상태로 가열해도 된다. 예를 들어, 도 6(b) 중의 도전 접속 시트 (1) 와 반도체 칩 (20) 이 접근하는 방향으로 공지된 열압착 장치 등의 수단을 이용하여 가열 및 가압함으로써, 도전 접속 시트 (1) 와 단자 (21) 의 거리를 일정하게 제어할 수 있기 때문에, 단자 (21) 의 표면에 있어서의 용융 상태의 금속 재료의 응집능을 보다 높이는 것이 가능해진다.
또한, 가압 또는 가열할 때에 초음파나 전기장 등을 가하거나, 레이저나 전자 유도 등의 특수 가열을 적용해도 된다.
이상과 같은 공정［1］및 공정［2］를 거쳐, 접속 단자 (85) 및 보강층 (86) 이 형성된다. 즉, 접속 단자 (85) 및 보강층 (86) 을 형성하기 위한 배치 공정［1］및 가열 공정［2］에, 본 발명의 접속 단자 및 보강층의 형성 방법이 적용된다.
이상과 같이, 도전 접속 시트 (1) 를 이용하여 반도체 칩 (20) 의 단자 (21) 측의 면에 접속 단자 (85) 를 형성하는 경우, 접속 단자 (85) 를 형성하고자 하는 부분에 도전 접속 시트 (1) 를 배치하여 가열함으로써, 용융 상태의 금속층 (12) 이 단자 (21) 상에 선택적으로 응집되고, 그 결과 접속 단자 (85) 가 형성되게 된다.
이와 같은 접속 단자 (85) 와 보강층 (86) 이 형성된 반도체 칩 (20) 을, 인터포저 (30) 의 배선 패턴 (40) 측의 면에 배치한 상태로, 접속 단자 (85) 와 보강층 (86) 을 가열함으로써 접속 단자 (85) 가 다시 용융 상태가 되기 때문에, 그 후, 냉각시킴으로써 반도체 칩 (20) 과 배선 패턴 (40) 사이에 접속부 (81) 와 봉지층 (80) 을 형성할 수 있다.
그리고, 본 실시 형태에서는, 수지 조성물층 (11, 13) 에 함유되는 수지 성분으로서 열가소성 수지 성분이 함유되기 때문에, 상기와 같이 냉각시킴으로써 열가소성 수지 조성물을 고화시킬 수 있고, 이로써 봉지층 (80) 이 고정되기 때문에, 접속부 (81) 및 봉지층 (80) 의 기계적 강도를 높일 수 있다.
이상과 같은 공정을 거쳐, 반도체 칩 (20) 의 단자 (21) 가 형성되어 있는 면 상에 접속 단자 (85) 가 형성되고, 이 접속 단자 (85) 를 둘러싸도록 보강층 (86) 이 형성된다.
또한, 제 3 실시형태 및 제 4 실시형태에서는, 반도체 칩 (20) 이 구비하는 단자 (21) 에 대응하도록 접속 단자 (85) 를 형성하는 경우에, 본 발명의 접속 단자의 형성 방법을 적용하는 경우에 대하여 설명하였지만, 이 경우에 한정되지 않고, 각종 전자 기기에 사용되는 전자 부품이 구비하는 단자 (전극) 상에, 접속 단자 (범프) 를 형성하는 경우에 적용할 수 있으며, 각종 전자 부품으로는, 예를 들어 반도체 웨이퍼 및 플렉시블 기판 등을 들 수 있다.
이상, 본 발명의 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기에 대하여 설명하였지만, 본 발명은 이들에 한정되는 것은 아니다.
예를 들어, 본 발명의 도전 접속 시트의 각부의 구성은, 동일한 기능을 발휘할 수 있는 임의의 것과 치환할 수 있거나, 혹은 임의의 구성의 것을 부가할 수도 있다.
또, 본 발명의 단자간의 접속 방법 및 접속 단자의 형성 방법에는, 필요에 따라 임의의 공정이 추가되어도 된다.
실시예
다음으로, 본 발명의 구체적 실시예에 대하여 설명한다.
1. 평가 방법
각 실시예 및 각 비교예의 도전 접속 시트를 이용하여, 대향하는 단자끼리를 접속하기 위해서 제작한 단자 접속체에 있어서, 단자간의 접속 저항, 도통로 (접속부) 형성성 및 도통로 이외의 영역에 위치하는 봉지층에 잔존하는 금속층의 유무를 이하의 방법에 의해 측정 또는 평가하였다.
(1) 접속 저항
얻어진 단자 접속체 중의 대향하는 단자간의 저항을 4 단자법 (저항계 : 이와사키 통신기 (주) 제조, 「디지털 멀티미터 VOA7510」, 측정 프로브 : 히오키 전기 (주) 제조 「핀형 리드 9771」) 에 의해 12 점 측정하여, 그 평균치가 30 mΩ 미만인 경우를 「A」, 30 mΩ 이상인 경우를 「B」로 판정하였다.
(2) 도통로 형성성
얻어진 단자 접속체 중의 대향하는 단자 10 세트에 대하여, 그 단자간의 단면을 주사형 전자현미경 (니혼 전자 (주) 제조, 「JSM-7401F」) 으로 관찰하여, 10 세트 모두에 있어서 땜납에 의해 원기둥상의 도통로 (접속부) 가 형성되어 있는 경우를 「A」, 1 세트에서도 도통로가 형성되어 있지 않는 단자가 존재하는 경우를 「B」, 인접하고 있는 단자와 쇼트 접촉하고 있는 경우를 「C」로 판정하였다.
(3) 잔존 땜납의 유무
얻어진 단자 접속체의 단면을 주사형 전자현미경 (SEM) (니혼 전자사 제조, 형 번호 「JSM-7401F」) 으로 관찰하여, 모든 금속층 (금속 재료) 이 대향하는 단자간의 도통로 형성에 기여하고 있는 경우를 「A」, 도통로 형성에 기여하지 않고 대향하는 단자간 (접속부) 이외의 수지 (봉지층) 중에 금속층의 일부가 잔존하고 있는 경우를 「B」로 판정하였다.
2. 금속 볼의 젖음확산율의 측정
각 실시예 및 각 비교예의 도전 접속 시트가 구비하는 수지 조성물층 중에, 금속 볼을 그 적어도 일부가 매입되도록 배치한 상태로, 이 금속 볼을 가열함으로써 용융되었을 때에 있어서의 금속 볼의 젖음확산율을 구하였다.
보다 상세하게는, 각 실시예 및 각 비교예의 도전 접속 시트의 수지 조성물층 중에 있어서의 금속 볼의 젖음확산율을, 이하와 같이 하여 구하였다.
우선, 세로 1.0 cm × 가로 1.0 cm × 두께 0.3 ㎜ 의 구리판을 준비하고, 이 구리판 상에, 각 실시예 및 각 비교예의 도전 접속 시트가 구비하는 수지 조성물층을 형성하기 위해서 조제한 수지 조성물을 이용하여, 두께 30 ㎛ 의 수지 조성물층을 형성한 후, 다시 이 수지 조성물층 상에 직경 D 가 0.5 ㎜ 인 금속 볼을 5 개 배치하여 젖음확산율 측정용 시트를 얻었다.
다음으로, 수지 조성물층 상에 배치된 금속 볼을 열압착 장치 (츠쿠바 메카닉스사 제조, 「TMV1-200ABS」) 를 이용하여, 하중 50 N, 온도 80 ℃, 시간 5 초의 조건으로 압착함으로써, 금속 볼의 일부를 수지 조성물층 중에 매입시켰다.
이어서, 금속 볼을 구성하는 저융점의 금속 재료의 융점보다 30 ℃ 높은 온도에서 금속 볼을 20 초간 가열함으로써, 금속 볼을 용융 상태로 하였다.
다음으로, 용융 상태의 금속 볼을 냉각시켜 고화시킨 후, 수지 조성물층을 아세톤 중에 용해시켜 구리판 상으로부터 제거하였다.
이어서, 수지 조성물층이 제거됨으로써 구리판 상에 노출된 금속 볼의 높이 H［㎜］를 측정하고, 상기 식 1 을 이용하여 금속 볼의 젖음확산율 S［％］를 구하였다.
3. 수지 조성물층의 산가량의 측정
각 실시예 및 각 비교예의 도전 접속 시트가 구비하는 수지 조성물층의 산가량을 전위차 적정법을 이용하여 측정하였다.
보다 상세하게는, 각 실시예 및 각 비교예의 도전 접속 시트의 수지 조성물층의 산화량을 이하와 같이 하여 산출하였다.
즉, 수지 조성물층을 구성하는 수지 조성물을 약 0.2 g 정밀하게 칭량하고, 그 후, 이것을 아세톤 (100 mL) 에 용해시킴으로써 수지 조성물 용액을 조제하였다. 그리고, 이 수지 조성물 용액을, 수산화 나트륨 수용액 (0.05 ㏖/L) 으로 적정하여, 전위차 자동 적정 장치 (쿄토 전자 공업사 제조, 「AT-500N」, 복합 유리 전극 : 쿄토 전자 공업사 제조, 「98-100-C173」) 를 이용하여 적정 곡선을 측정하고, 수지 조성물의 중량 M［g］, 수산화 나트륨 수용액의 농도 C［㏖/L］, 및 얻어진 적정 곡선 상의 변곡점을 종점으로 했을 때의, 수산화 나트륨 수용액의 종점 (변곡점) 까지의 적하량 (적정량) A［L］로부터, 상기 식 2 를 이용하여 산출하였다.
4. 도전 접속 시트 및 젖음확산율 측정용 시트의 제작
［실시예 1 ～ 6, 비교예 1, 2］
우선, 에폭시 수지로서 비스페놀 A 형 에폭시 수지 (다이닛폰 잉크 화학 공업사 제조, 「EPICLON-840S」, 에폭시 당량 185 g/eq) 를, 경화제로서 페놀 노볼락 수지 (스미토모 베이클라이트사 제조, 「PR-53647」) 를, 필름 형성성 수지로서 변성 비페놀형 에폭시 수지 (재팬 에폭시 레진사 제조, 「YX-6954」) 를, 플럭스 기능을 갖는 화합물로서 세바크산 (토쿄 화성 공업사 제조, 화합물 1), 겐티딘산 (미도리 화학사 제조, 화합물 2) 및 페놀프탈레인 (토쿄 화성 공업사 제조, 화합물 3) 을, 실란 커플링제로서 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란 (신에츠 화학 공업사 제조, 「KBM-303」) 을, 경화 촉진제로서 2-페닐-4-메틸이미다졸 (시코쿠 화성 공업사 제조, 「큐아졸 2P4MZ」) 을 각각 준비하였다.
그리고, 각 실시예 및 각 비교예의 도전 접속 시트가 구비하는 수지 조성물층을 형성하기 위한 수지 조성물을, 실시예 및 비교예마다, 표 1, 2 에 나타내는 바와 같은 배합비로 메틸에틸케톤 (MEK) 에 용해시킴으로써, 수지 고형분 40 ％ 의 수지 조성물의 바니쉬를 조제하였다. 그리고, 얻어진 바니쉬를 콤마 코터를 이용하여 폴리에스테르 시트에 도포하고, 90 ℃ × 5 분간의 조건으로 건조시켜 필름상의 두께 30 ㎛ 의 수지 조성물을 얻었다.
다음으로, 금속층으로서 땜납박 A (Sn/Pb = 63/37 (중량비), 융점 : 183 ℃, 밀도 : 8.4 g/㎤, 두께 10 ㎛) 및 땜납박 B (Sn/Ag/Cu = 96.5/3.0/0.5 (중량비), 융점 : 217 ℃, 밀도 = 7.4 g/㎤, 두께 10 ㎛) 를 준비하였다.
그리고, 실시예 및 비교예마다, 표 1, 2 에 나타내는 바와 같이 땜납박 A 또는 땜납박 B 의 금속층을 선택하여, 각 실시예 및 각 비교예용으로 조제한 필름상의 수지 조성물을 60 ℃, 0.3 MPa, 0.3 m/min 의 조건으로 금속층의 양면에 라미네이트함으로써, 금속층의 양면에 두께 30 ㎛ 의 수지 조성물층을 구비하는 도전 접속 시트를 제작하였다.
또, 금속 볼로서 땜납 볼 A (Sn/Pb = 63/37 (중량비), 융점 : 183 ℃, 밀도 : 8.4 g/㎤, 직경 0.5 ㎜) 및 땜납 볼 B (Sn/Ag/Cu = 96.5/3.0/0.5 (중량비), 융점 : 217 ℃, 밀도 = 7.4 g/㎤, 직경 0.5 ㎜) 를 준비하였다.
그리고, 실시예 및 비교예마다, 금속 볼로서 표 1, 2 에 나타낸 땜납박 A 와 땜납박 B 가 대응하도록 땜납 볼 A 또는 땜납 볼 B 를 선택하여, 별도 준비한 구리판 상에 각 실시예 및 각 비교예용으로 조제한 수지 조성물을 이용하여 수지 조성물층을 형성한 후, 수지 조성물층 상에 금속 볼을 배치함으로써, 금속 볼의 젖음확산율을 측정하기 위한 젖음확산율 측정용 시트를 제작하였다.
그 후, 이들 젖음확산율 측정용 시트마다, 전술한 금속 볼의 젖음확산율의 측정 방법을 이용하여 금속 볼의 젖음확산율을 구하였다. 그 결과를 표 1, 2 에 나타낸다.
5. 도전 접속 시트를 사용한 단자간의 접속
다음으로, 각 실시예 및 각 비교예의 도전 접속 시트를 이용하여, 대향하는 단자간의 접속을 실시하였다.
보다 상세하게는 우선, 기판으로서, FR-4 기재 (두께 0.1 ㎜) 와 회로층 (구리 회로, 두께 12 ㎛) 으로 구성되고, 구리 회로 상에 Ni/Au 도금 (두께 3 ㎛) 을 실시하여 형성된 접속 단자 (단자 직경 100 ㎛, 인접하는 단자의 중심간 거리 300 ㎛) 를 갖는 것을 2 개 준비하였다.
이어서, 실시예 및 비교예마다, 이러한 구성의 기판간에 각 실시예 및 각 비교예의 도전 접속 시트를 배치하고, 이 상태로 열압착 장치 (츠쿠바 메카닉스사 제조, 「TMV1-200ASB」) 를 이용하여, 표 1, 2 에 나타내는 바와 같은 조건으로 열압착 (기판간 갭 50 ㎛) 을 실시하고, 대향하는 단자끼리간에 접속부를 형성함으로써 단자간을 전기적으로 접속하였다. 그 후, 180 ℃ 에서 1 시간 가열함으로써 수지 조성물을 경화시켜 단자 접속체를 얻었다.
다음으로, 얻어진 단자 접속체에 대하여, 전술한 평가 방법을 이용하여, 대향하는 단자간의 접속 저항, 단자간의 도통로 형성성 및 절연성 영역 중의 잔존 땜납의 유무를 상기 방법에 따라 평가하였다. 그 결과를 표 1, 2 에 나타낸다.
6. 도전 접속 시트가 구비하는 수지 조성물층의 산가량의 측정
각 실시예 및 각 비교예용으로 조제한 수지 조성물을 건조시킨 것을 각각 0.2 g 씩 칭량하고, 그 후, 이것들을 전술한 수지 조성물층의 산가량의 측정 방법을 이용하여, 그 산화량을 구하였다. 그 결과를 표 1, 2 에 나타낸다.
Figure pct00005
에폭시 수지 : 비스페놀 A 형 에폭시 수지, 다이닛폰 잉크 화학 공업 (주) 제조 「EPICLON-840S」, 에폭시 당량 185 g/eq
경화제 : 페놀 노볼락 수지, 스미토모 베이클라이트 (주) 제조 「PR-53647」
필름 형성성 수지 : 변성 비페놀형 에폭시 수지, 재팬 에폭시 레진 (주) 제조 「YX-6954」
플럭스 기능을 갖는 화합물 1 : 세바크산, 토쿄 화성 공업 (주) 제조 「세바크산」
플럭스 기능을 갖는 화합물 2 : 겐티딘산, 미도리 화학 (주) 제조 「겐티딘산」
플럭스 기능을 갖는 화합물 3 : 페놀프탈레인, 토쿄 화성 공업 (주) 제조 「페놀프탈레인」
실란 커플링제 : 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 신에츠 화학 공업 (주) 제조 「KBM-303」
경화 촉진제 : 2-페닐-4-메틸이미다졸, 시코쿠 화성 공업 (주) 제조 「큐아졸 2P4MZ」
땜납박 A : Sn/Pb = 63/37 (융점 : 183 ℃)
땜납박 B : Sn/Ag/Cu = 96.5/3.0/0.5 (융점 : 217 ℃)
Figure pct00006
에폭시 수지 : 비스페놀 A 형 에폭시 수지, 다이닛폰 잉크 화학 공업 (주) 제조 「EPICLON-840S」, 에폭시 당량 185 g/eq
경화제 : 페놀 노볼락 수지, 스미토모 베이클라이트 (주) 제조 「PR-53647」
필름 형성성 수지 : 변성 비페놀형 에폭시 수지, 재팬 에폭시 레진 (주) 제조 「YX-6954」
플럭스 기능을 갖는 화합물 3 : 페놀프탈레인, 토쿄 화성 공업 (주) 제조 「페놀프탈레인」
실란 커플링제 : 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 신에츠 화학 공업 (주) 제조 「KBM-303」
경화 촉진제 : 2-페닐-4-메틸이미다졸, 시코쿠 화성 공업 (주) 제조 「큐아졸 2P4MZ」
땜납박 B : Sn/Ag/Cu = 96.5/3.0/0.5 (융점 : 217 ℃)
표 1, 2 에 나타낸 바와 같이, 각 실시예에서는, 수지 조성물층의 산가량이 3.0 × 10-5 ～ 1.0 × 10-2 ㏖/g 의 범위 내로 되어 있어, 이것에서 기인하여 금속 볼의 젖음확산율을 37 ％ 이상으로 설정할 수 있었다.
그리고, 금속 볼의 젖음확산율이 이러한 범위로 설정되어 있음으로써, 각 실시예에서는, 금속층을 선택적으로 단자끼리간에 응집시킬 수 있어 각 평가 모두 우수한 결과가 얻어짐을 알 수 있었다.
이에 반하여, 각 비교예에서는, 수지 조성물층의 산가량이 낮기 때문에, 충분히 금속층의 표면에 형성된 산화막을 제거할 수 없어, 금속 볼의 젖음확산율이 37 ％ 미만으로 되었다. 그 때문에, 금속층을 선택적으로 단자간에 응집시킬 수 없어 각 평가 모두 각 실시예와 비교하여 분명하게 열등한 결과가 되었다.
산업상 이용가능성
본 발명의 도전 접속 시트를 이용하여, 단자끼리간을 전기적으로 접속하는 접속부의 형성에 적용하면, 가열 용융된 금속 재료를 선택적으로 단자끼리간에 응집시켜 접속부를 형성하고, 그 주위에 수지 성분에 의해 구성되는 봉지층을 형성할 수 있다. 그 결과, 접속부의 주위를 수지 성분으로 피복할 수 있기 때문에 접속부가 고정된다. 또, 봉지층에 의해 인접하는 단자간의 절연성이 확보되므로, 인접하는 단자끼리간에 리크 전류가 발생하는 것을 확실하게 방지할 수 있다.
또한, 도전 접속 시트를 이용하여, 전극 상에 대응하여 형성된 접속 단자의 형성에 적용하면, 가열 용융된 금속 재료를 선택적으로 전극 상에 응집시켜 접속 단자를 형성하고, 그 주위에 수지 성분에 의해 구성되는 보강층을 형성할 수 있다. 그 결과, 접속 단자의 주위를 수지 성분으로 피복할 수 있기 때문에 접속 단자가 고정된다. 또, 보강층에 의해 인접하는 접속 단자간의 절연성이 확보되므로, 인접하는 접속 단자끼리간에 리크 전류가 발생하는 것을 확실하게 방지할 수 있다. 따라서, 산업상의 이용 가능성을 갖는다.

Claims (19)

  1. 수지 성분과 플럭스 기능을 갖는 화합물을 함유하는 수지 조성물로 구성되는 수지 조성물층과, 저융점의 금속 재료로 구성되는 금속층을 구비하는 적층체에 의해 구성되는 도전 접속 시트로서,
    상기 수지 조성물층은, 하기 요건 A 를 만족시키는 것을 특징으로 하는, 도전 접속 시트.
    요건 A : 상기 수지 조성물층 중에 저융점의 금속 재료로 구성되는 금속 볼의 적어도 일부를 배치한 상태로, JIS Z 3197 에 규정된 납땜용 수지계 플럭스 시험 방법에 준거하여, 상기 금속 볼의 용융 온도 이상으로 가열하고, 그 후, 상기 금속 볼의 젖음확산율을 측정했을 때, 그 젖음확산율이 37 ％ 이상이 된다.
  2. 제 1 항에 있어서,
    상기 젖음확산율 S［％］는, 가열 전의 상기 금속 볼의 직경을 D［㎜］로 하고, 가열 후의 상기 금속 볼의 높이를 H［㎜］로 했을 때, 하기 식 1 에 의해 구해지는, 도전 접속 시트.
    S［％］= (D-H)/D × 100 … 식 1
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 볼은, 주석 (Sn), 납 (Pb), 은 (Ag), 비스무트 (Bi), 인듐 (In), 아연 (Zn), 니켈 (Ni), 안티몬 (Sb), 철 (Fe), 알루미늄 (Al), 금 (Au), 게르마늄 (Ge) 및 구리 (Cu) 로 이루어지는 군에서 선택되는 적어도 2 종 이상의 금속의 합금 또는 주석의 단체인, 도전 접속 시트.
  4. 제 3 항에 있어서,
    상기 금속 볼은, Sn-Pb 합금, Sn-Ag-Cu 합금 또는 Sn-Ag 합금을 주재료로 하여 구성되는, 도전 접속 시트.
  5. 제 4 항에 있어서,
    상기 금속 볼은, Sn-37 Pb 합금 또는 Sn-3.0 Ag-0.5 Cu 합금을 주재료로 하여 구성되는, 도전 접속 시트.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 금속 볼은, 가열 전의 직경이 0.5 ㎜ 인, 도전 접속 시트.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 수지 조성물은, 그 산가량이 3.0 × 10-5 ～ 1.0 × 10-2 ㏖/g 인, 도전 접속 시트.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 산가량은, 산화 환원 적정법을 이용하여 산출되는, 도전 접속 시트.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 수지 조성물에 있어서, 상기 플럭스 기능을 갖는 화합물의 함유량은 1 ～ 50 중량％ 인, 도전 접속 시트.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 플럭스 기능을 갖는 화합물은, 페놀성 수산기 및 카르복실기 중 적어도 일방을 갖는 화합물을 함유하는, 도전 접속 시트.
  11. 제 10 항에 있어서,
    상기 플럭스 기능을 갖는 화합물은, 하기 일반식 (1) 로 나타내는 화합물을 함유하는, 도전 접속 시트.
    HOOC-(CH2)n-COOH … (1)
    (식 (1) 중, n 은 1 ～ 20 의 정수이다)
  12. 제 10 항에 있어서,
    상기 플럭스 기능을 갖는 화합물은, 하기 일반식 (2) 및 하기 일반식 (3) 으로 나타내는 화합물 중 적어도 일방을 함유하는, 도전 접속 시트.
    [화학식 1]
    Figure pct00007

    ［식 중, R1 ～ R5 는, 각각 독립적으로 1 가의 유기기이며, R1 ～ R5 중 적어도 하나는 수산기이다］
    [화학식 2]
    Figure pct00008

    ［식 중, R6 ～ R20 은 각각 독립적으로 1 가의 유기기이며, R6 ～ R20 중 적어도 하나는 수산기 또는 카르복실기이다］
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 적층체는, 2 개의 상기 수지 조성물층 및 1 개의 상기 금속층으로 구성되고, 상기 수지 조성물층, 금속층 및 상기 수지 조성물층이 이 순서로 적층된 것인, 도전 접속 시트.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 도전 접속 시트를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속 재료의 융점 이상이고, 또한 상기 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 시트를 가열하는 가열 공정과, 상기 수지 조성물을 경화시키는 경화 공정을 갖는 것을 특징으로 하는, 단자간의 접속 방법.
  15. 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 도전 접속 시트를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속 재료의 융점 이상이고, 또한 상기 수지 조성물이 연화되는 온도에서 상기 도전 접속 시트를 가열하는 가열 공정과, 상기 수지 조성물을 고화시키는 고화 공정을 갖는 것을 특징으로 하는, 단자간의 접속 방법.
  16. 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 도전 접속 시트를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속 재료의 융점 이상이고, 또한 상기 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 시트를 가열하는 가열 공정을 갖는 것을 특징으로 하는, 접속 단자의 형성 방법.
  17. 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 도전 접속 시트를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물이 연화되는 온도에서 상기 도전 접속 시트를 가열하는 가열 공정을 갖는 것을 특징으로 하는, 접속 단자의 형성 방법.
  18. 대향하는 단자끼리가, 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 도전 접속 시트를 이용하여 형성된 접속부를 개재하여 전기적으로 접속되어 있는 것을 특징으로 하는, 반도체 장치.
  19. 대향하는 단자끼리가, 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 도전 접속 시트를 이용하여 형성된 접속부를 개재하여 전기적으로 접속되어 있는 것을 특징으로 하는, 전자 기기.
KR1020127022345A 2010-01-29 2011-01-18 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기 KR101622438B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-019737 2010-01-29
JP2010019737 2010-01-29
PCT/JP2011/050684 WO2011093162A1 (ja) 2010-01-29 2011-01-18 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器

Publications (2)

Publication Number Publication Date
KR20130033343A true KR20130033343A (ko) 2013-04-03
KR101622438B1 KR101622438B1 (ko) 2016-05-18

Family

ID=44319154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127022345A KR101622438B1 (ko) 2010-01-29 2011-01-18 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기

Country Status (8)

Country Link
US (1) US20120319268A1 (ko)
EP (1) EP2530786A4 (ko)
JP (1) JP5664558B2 (ko)
KR (1) KR101622438B1 (ko)
CN (1) CN102725912B (ko)
SG (1) SG182787A1 (ko)
TW (1) TWI533382B (ko)
WO (1) WO2011093162A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423583B2 (ja) * 2012-05-14 2018-11-14 積水化学工業株式会社 導電性粒子材料、導電材料、接続構造体及び接続構造体の製造方法
CN103846549B (zh) * 2012-11-29 2016-02-10 北京航星机器制造公司 一种电子成件及电子产品壳体的激光焊接封装方法
US9196559B2 (en) * 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
KR101544488B1 (ko) * 2013-12-18 2015-08-17 한국원자력연구원 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법
JP6049606B2 (ja) * 2013-12-25 2016-12-21 株式会社ノリタケカンパニーリミテド 加熱硬化型導電性ペースト
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
TW201731603A (zh) * 2016-03-02 2017-09-16 Dijiya Energy Saving Tech Inc 鋰電池之導電連接片及其成型方法
GB201613051D0 (en) 2016-07-28 2016-09-14 Landa Labs (2012) Ltd Applying an electrical conductor to a substrate
JP2018035286A (ja) * 2016-09-01 2018-03-08 パナソニックＩｐマネジメント株式会社 導電性樹脂組成物及びそれを用いた電子回路部材
JP6495368B2 (ja) * 2017-04-19 2019-04-03 立山科学工業株式会社 電子モジュール
KR101977473B1 (ko) * 2017-07-27 2019-05-10 주식회사 기가레인 플럭스 확산이 개선된 프로브핀 및 이의 제조 방법
KR102026465B1 (ko) * 2017-11-10 2019-09-27 조인셋 주식회사 전기접속단자
EP3547352B1 (en) * 2018-03-27 2020-09-30 Infineon Technologies AG Method for joining two joining members
US10971471B2 (en) * 2018-12-29 2021-04-06 Micron Technology, Inc. Methods and systems for manufacturing semiconductor devices
JP7135880B2 (ja) * 2019-01-18 2022-09-13 株式会社オートネットワーク技術研究所 接続端子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276873A (ja) 1985-05-31 1986-12-06 Sony Chem Kk 導電異方性接着剤
JP2004114104A (ja) * 2002-09-26 2004-04-15 Omae Seiko Kk はんだ付け用フラックス
JP2004209852A (ja) * 2003-01-06 2004-07-29 Sumitomo Bakelite Co Ltd バンプ内蔵型両面銅張り板
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
KR101057608B1 (ko) * 2003-02-05 2011-08-18 고조 후지모토 단자간 접속 방법 및 반도체 장치의 실장 방법
JP4083592B2 (ja) * 2003-02-13 2008-04-30 住友ベークライト株式会社 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP2005203693A (ja) * 2004-01-19 2005-07-28 Mitsubishi Electric Corp 接続シートおよび実装部品の実装方法
TW200633810A (en) * 2004-12-28 2006-10-01 Arakawa Chem Ind Lead-free solder flux and solder paste
US7732920B2 (en) * 2005-03-28 2010-06-08 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
US8039305B2 (en) * 2007-04-27 2011-10-18 Sumitomo Bakelite Company, Ltd. Method for bonding semiconductor wafers and method for manufacturing semiconductor device
JP5581576B2 (ja) * 2008-04-02 2014-09-03 日立化成株式会社 フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
US20110311790A1 (en) * 2008-09-05 2011-12-22 Sumitomo Bakelite Co., Ltd. Conductive connecting material, method for connecting terminals using the conductive connecting material, and method for producing a connecting terminal
JP4924773B2 (ja) * 2009-12-24 2012-04-25 住友ベークライト株式会社 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品

Also Published As

Publication number Publication date
JPWO2011093162A1 (ja) 2013-05-30
TWI533382B (zh) 2016-05-11
TW201142964A (en) 2011-12-01
JP5664558B2 (ja) 2015-02-04
KR101622438B1 (ko) 2016-05-18
SG182787A1 (en) 2012-08-30
US20120319268A1 (en) 2012-12-20
EP2530786A4 (en) 2013-07-10
EP2530786A1 (en) 2012-12-05
WO2011093162A1 (ja) 2011-08-04
CN102725912A (zh) 2012-10-10
CN102725912B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
KR20130033343A (ko) 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기
KR101191686B1 (ko) 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품
KR101581984B1 (ko) 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법
JP4730484B2 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
TWI533335B (zh) 導電連接材料及使用該導電連接材料之端子間之連接方法
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5482143B2 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381775B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP5544915B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP5471601B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381769B2 (ja) 端子間の接続方法
JP2014082465A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2012079525A (ja) 端子間の接続方法、接続端子の形成方法
JP2012079527A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2012079526A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee