KR20130032718A

KR20130032718A - 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치

Info

Publication number: KR20130032718A
Application number: KR1020110096478A
Authority: KR
Inventors: 백동훈; 이재열
Original assignee: 삼성전자주식회사
Priority date: 2011-09-23
Filing date: 2011-09-23
Publication date: 2013-04-02
Also published as: CN103021313A; TWI573120B; CN103021313B; KR101885186B1; US8878828B2; US20130076703A1; TW201317972A

Abstract

DDI등의 장치에서 적합한 데이터 전송 방법이 개시되어 있다. 그러한 데이터 전송 방법에서, 제1 동작 모드에서는 공유 백 채널을 통해 소프트 페일 신호가 전송될 수 있다. 또한, 상기 제1 동작 모드와는 다른 제2 동작 모드에서는 상기 공유 백 채널을 통해 리드 아웃 데이터가 전송될 수 있다. 본 발명의 실시 예에 따르면, 리드 아웃 데이터가 공유 백 채널을 통해 전송됨에 의해 내부 또는 외부에서 테스트 또는 그에 따른 적절한 제어가 효과적으로 수행된다.

Description

공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치{Method for transmitting data through shared back channel and multi function driver circuit}

본 발명은 데이터 전송에 관한 것으로, 보다 구체적으로 장치 내부의 상태를 나타내는 내부 데이터를 공유 백 채널을 통해 전송하는 방법 및 데이터 구동에 관한 것이다.

LCD,PDP 등과 같은 디스플레이 장치는 패널을 구동하기 위한 디스플레이 드라이버 IC(이하 DDI)를 필요로한다.

DDI의 하나인 소오스 드라이버는 개별 칩 형태로 디스플레이 장치에 복수로 채용되어지며, 타이밍 콘트롤러의 디스플레이 데이터에 근거하여 패널의 소오스 라인(데이터 라인으로도 불려짐)들을 구동한다.

역방향 신호선인 공유 백 채널은 상기 소오스 드라이버들로부터 출력되는 소프트 페일(soft fail)신호를 타이밍 콘트롤러로 전달하기 위한 전용 버스이다. 여기서 소프트 페일 신호는 클럭 복원부의 언 로킹 상태의 유무를 나타내거나 정전기 방전(electrostatic discharge, ESD)등에 의해 설정 값들이 변경된 경우에 이를 나타내는 신호이다.

상기 소프트 페일 신호는 클럭이 로킹된 경우에 소오스 드라이버 내의 공유 백 채널 드라이버의 턴 오프 동작에 의해 논리 하이로 제공되고, 언 로킹된 경우에 상기 공유 백 채널 드라이버의 턴 온 동작에 의해 논리 로우로 제공될 수 있다.

그러므로 상기 공유 백 채널을 통해서는 소프트 페일 신호 이외의 디스플레이 장치 내부에서 생성되는 리드 아웃 데이터가 전송되기 어렵다.

본 발명이 해결하고자 하는 기술적 과제는, 상기 공유 백 채널을 통해서 디스플레이 장치 내부에서 생성되는 데이터를 전송할 수 있는 데이터 전송 방법을 제공함에 있다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 소프트 페일 신호는 물론 리드 아웃 데이터도 공유 백 채널을 통해 전송할 수 있는 개선된 드라이버 회로를 제공함에 있다.

본 발명이 해결하고자 하는 또 다른 기술적 과제는, 별도의 라인 추가 없이도 패널의 테스트 데이터와 내부 회로에서 생성된 내부 데이터를 공유 백 채널을 통해 수신할 수 있는 디스플레이 장치를 제공함에 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 일 양상에 따라, 공유 백 채널을 통한 데이터 전송 방법은:

제1 동작 모드에서는 디스플레이 드라이버 IC와 타이밍 콘트롤러 간에 연결된 공유 백 채널을 통해 소프트 페일 신호를 전송하고,

제2 동작 모드에서는 상기 공유 백 채널을 통해 리드 아웃 데이터를 전송한다.

본 발명에 따른 일실시 예에서, 상기 소프트 페일 신호는 클럭 복원부의 로킹 상태 유무를 나타내는 로킹 상태 신호를 포함할 수 있다.

본 발명에 따른 일실시 예에서, 상기 리드 아웃 데이터는 비트 에러율 테스트 데이터나 패널 터치 데이터를 포함할 수 있다.

본 발명에 따른 일실시 예에서, 상기 제2 동작 모드에서 전송되는 상기 리드 아웃 데이터는 미리 설정된 전송 포맷을 가질 수 있다.

본 발명에 따른 일실시 예에서, 상기 공유 백 채널은 디스플레이 드라이버 IC의 복수의 소오스 드라이버들과 타이밍 콘트롤러 간에 공통으로 연결되는 공통 버스일 수 있다.

본 발명에 따른 일실시 예에서, 상기 타이밍 콘트롤러는 테스트 요구에 응답하여 상기 제2 동작 모드를 결정할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 다른 양상에 따라,소오스 드라이버와 타이밍 콘트롤러 간에 연결된 공유 백 채널을 통해 데이터를 전송하는 방법은:

상기 타이밍 콘트롤러에 의해 클럭 복원부의 로킹 상태 유무를 체크하는 모니터링 모드가 설정된 경우에, 상기 소오스 드라이버는 상기 클럭 복원부로부터 얻은 로킹 상태 신호를 상기 공유 백 채널을 통해 전송하고;

상기 타이밍 콘트롤러에 의해 내부 데이터의 수신을 요구하는 데이터 리드 모드가 설정된 경우에, 상기 소오스 드라이버는 내부 데이터 생성 회로로부터 얻은 리드 아웃 데이터를 상기 공유 백 채널을 통해 전송한다.

본 발명에 따른 일실시 예에서, 상기 로킹 상태 신호의 전송 및 상기 리드 아웃 데이터의 전송은 상기 소오스 드라이버 내의 공유 백 채널 드라이버의 멀티 펑션 드라이빙 동작에 의해 수행될 수 있다.

본 발명에 따른 일실시 예에서, 상기 리드 아웃 데이터는 비트 에러율 테스트 데이터나 패널 터치 데이터일 수 있다.

본 발명에 따른 일실시 예에서, 상기 리드 아웃 데이터는 온도 센서에 의해 감지된 온도 데이터일 수 있다.

본 발명에 따른 일실시 예에서, 상기 공유 백 채널을 통해 상기 리드 아웃 데이터가 전송될 시 스타트 비트와 엔드 비트가 상기 리드 아웃 데이터에 함께 포함된 포맷으로 전송될 수 있다.

본 발명에 따른 일실시 예에서, 상기 타이밍 콘트롤러가 상기 엔드 비트를 검출하지 못할 시에 상기 내부 데이터의 수신 에러가 발생됨을 인지할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 또 다른 양상에 따라, 데이터 전송을 위한 드라이버 회로는:

공통 버스에 드레인이 연결되고 접지에 소오스가 연결되며 제1 입력을 게이트로 수신하는 제1 모오스 트랜지스터;

상기 공통 버스에 드레인이 연결되고 접지에 소오스가 연결된 제2 모오스 트랜지스터;

상기 공통 버스에 드레인이 연결되고 소오스가 전원전압에 연결된 제3 모오스 트랜지스터;

리드 제어신호의 상태에 따라 상기 제1 입력 및 제2 입력 중 하나를 선택하여 상기 제3 모오스 트랜지스터의 게이트에 인가하는 제1 셀렉터; 및

상기 리드 제어신호의 상태에 따라 제3,4 입력들 중 하나를 선택하여 상기 제2 모오스 트랜지스터의 게이트에 인가하는 제2 셀렉터를 포함한다.

본 발명에 따른 일실시 예에서, 상기 제1 입력과 상기 제3 입력은 동일한 입력일 수 있다.

본 발명에 따른 일실시 예에서, 상기 동일한 입력은 소프트 페일 신호나 리드 아웃 데이터일 수 있다.

본 발명에 따른 일실시 예에서, 상기 제1,2 모오스 트랜지스터가 엔 채널 모오스 전계효과 트랜지스터일 경우에 상기 제3 모오스 트랜지스터는 피 채널 모오스 전계효과 트랜지스터일 수 있다.

본 발명에 따른 일실시 예에서, 상기 제2 입력이 제1 논리 상태로 픽스될 경우에 상기 제4 입력은 제2 논리 상태로 픽스될 수 있다.

본 발명에 따른 일실시 예에서, 상기 리드 제어신호의 상태는 모니터링 모드에서 비활성화되고, 데이터 리드 모드에서 활성화될 수 있다.

본 발명에 따른 일실시 예에서, 상기 모니터링 모드에서 상기 공통 버스에는 클럭 복원부의 로킹 상태 유무를 나타내는 로킹 상태 신호가 전송되고, 상기 데이터 리드 모드에서 상기 공통 버스에는 비트 에러율 테스트 데이터나 패널 터치 데이터가 전송될 수 있다.

본 발명에 따른 일실시 예에서, 상기 드라이버 회로는 디스플레이 드라이버 IC의 소오스 드라이버에 채용될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 또 다른 양상에 따라, 디스플레이 구동 장치는:

디스플레이 데이터를 수신하여 복원 클럭 신호를 생성하며 클럭 트레이닝 신호의 수신 시에 로킹 상태 신호를 생성하는 클럭 복원부;

eRVDS 인터페이스 형태로 데이터를 전송하기 위해 콘트롤러에 연결된 공유 백 채널; 및

제1 동작 모드에서는 상기 로킹 상태 신호가 상기 공유 백 채널을 통해 전송되도록 드라이빙하고, 제2 동작 모드에서는 DDI 내부 회로에서 출력된 리드 아웃 데이터가 상기 공유 백 채널을 통해 전송되도록 드라이빙하는 공유 백 채널 드라이버를 포함하는 디스플레이 드라이버를 구비한다.

본 발명에 따른 일실시 예에서, 상기 디스플레이 드라이버는 상기 콘트롤러로부터 디스플레이 구동 데이터를 받아 패널의 컬럼 라인들을 구동하는 소오스 드라이버일 수 있다.

본 발명에 따른 일실시 예에서, 상기 디스플레이 드라이버는 상기 콘트롤러로부터 게이트 제어 데이터를 받아 패널의 로우 라인들을 구동하는 게이트 드라이버일 수 있다.

본 발명에 따른 일실시 예에서, 상기 공유 백 채널 드라이버는:

상기 리드 제어신호의 상태에 따라 제3,4 입력들 중 하나를 선택하여 상기 제2 모오스 트랜지스터의 게이트에 인가하는 제2 셀렉터를 포함할 수 있다.

본 발명에 따른 일실시 예에서, 상기 제1 입력과 상기 제3 입력에는 상기 로킹 상태 신호나 상기 리드 아웃 데이터가 공통으로 인가될 수 있다.

본 발명에 따른 일실시 예에서, 상기 제2 입력이 논리 하이로 픽스될 경우에 상기 제4 입력은 논리 로우로 픽스될 수 있다.

본 발명에 따른 일실시 예에서, 상기 리드 제어신호의 상태는 상기 제1 동작 모드에서 비활성화되고, 상기 제2 동작 모드에서 활성화될 수 있다.

본 발명에 따른 일실시 예에서, 리드 아웃 데이터는 비트 에러율 테스트 데이터나 패널 터치 데이터일 수 있다.

본 발명에 따른 일실시 예에서, 상기 디스플레이 구동 장치는 패널 DDI 또는 모바일 DDI에 적용될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 또 다른 양상에 따라, 액정 디스플레이 장치는:

액정 패널;

상기 액정 패널의 게이트 라인들을 구동하는 게이트 드라이버;

제1 동작 모드에서는 로킹 상태 신호가 공유 백 채널을 통해 전송되도록 드라이빙하고, 제2 동작 모드에서는 내부 회로에서 출력된 리드 아웃 데이터가 상기 공유 백 채널을 통해 전송되도록 드라이빙하는 공유 백 채널 드라이버를 포함하며, 상기 액정 패널의 소오스 라인들을 구동하는 소오스 드라이버; 및

상기 공유 백 채널에 연결되며, 상기 게이트 드라이버 및 상기 소오스 드라이버를 제어하는 타이밍 콘트롤러를 구비한다.

본 발명에 따른 일실시 예에서, 상기 타이밍 콘트롤러는 상기 리드 아웃 데이터를 수신하여 외부의 테스트 장치로 제공할 수 있다.

본 발명에 따른 일실시 예에서, 상기 리드 아웃 데이터는 상기 액정 패널의 온도를 감지하는 온도센서로부터 출력된 온도 데이터나, 상기 액정 패널의 화소에 대한 휘도를 칼라별로 감지하는 칼라 센서로부터 출력된 휘도 데이터일 수 있다.

본 발명에 따른 일실시 예에서, 상기 타이밍 콘트롤러는 상기 온도 데이터를 수신 시에 온도 변화에 따른 색좌표 보상을 제어하며, 상기 휘도 데이터를 수신 시에 휘도 변화에 따른 휘도 보상을 제어할 수 있다.

본 발명에 따른 일실시 예에서, 상기 공유 백 채널은 상기 소오스 드라이버와 타이밍 콘트롤러 간에 연결되는 eRVDS 인터페이싱용 시리얼 공통 버스일 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 또 다른 양상에 따라, 송수신 회로는:

제1,2 동작 모드를 가지며 공통 버스에 연결된 제1 드라이버;

상기 제1 드라이버가 상기 제1 동작 모드에 있을 때 상기 제2 동작 모드를 독립적으로 수행하여 상기 공통 버스를 통해 설정된 포맷의 데이터를 전송하는 제2 드라이버; 및

상기 공통 버스에 연결된 공통 수신기를 구비한다.

본 발명에 따른 일실시 예에서, 상기 제1 드라이버는 상기 제2 드라이버가 상기 제1 동작 모드에 있을 때 상기 제2 동작 모드를 독립적으로 수행하여 상기 공통 버스를 통해 설정된 포맷의 데이터를 전송할 수 있다.

본 발명에 따른 일실시 예에서, 상기 설정된 포맷의 데이터는 스타트 데이터, 리드 아웃 데이터, 및 엔드 데이터로 구성될 수 있다.

본 발명에 따른 일실시 예에서, 상기 리드 아웃 데이터는 외부의 테스트 장치가 필요로 하는 액정 디스플레이 관련 데이터일 수 있다.

본 발명의 실시 예적인 구성에 따르면, 소프트 페일 신호는 물론 장치 내부에서 생성되는 리드 아웃 데이터도 공유 백 채널을 통해 전송된다. 따라서, 장치의 콘트롤러는 별도의 라인 추가 없이도 패널의 테스트 데이터와 내부 회로에서 생성된 내부 데이터를 공유 백 채널을 통해 수신할 수 있으므로, 그에 따른 적절한 제어를 수행할 수 있다.

도 1은 본 발명의 실시 예에 따른 멀티 펑션 드라이버 회로의 연결 구성도,
도 2는 도 1의 확장 실시 예에 따른 회로 연결 구성도,
도 3은 도 1 중 멀티 펑션 드라이버 회로의 세부적 구현 예시도,
도 4는 도 2의 구성을 적용한 소오스 드라이버와 타이밍 콘트롤러 간의 예시적 연결 구성도,
도 5는 도 1에 따른 데이터 전송을 위한 동작 수행 제어 흐름도,
도 6은 도 5에 관련된 세부 동작 제어 흐름도,
도 7은 도 5에 관련된 모니터링 모드에서의 동작 타이밍도,
도 8은 도 5에 관련된 데이터 리드 모드에서의 동작 타이밍도,
도 9는 도 5에 관련된 데이터 전송 에러시의 동작 타이밍도,
도 10은 본 발명이 예시적으로 적용되는 디스플레이 장치의 개략적 블록도,
도 11은 도 10의 장치가 통신 장치와 연결된 구성 블록도,
도 12는 도 4중 내부 회로의 세부적 구현 예시도, 및
도 13은 다양한 디스플레이 장치에 적용된 본 발명의 응용 예를 도시한 블록도.

위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.

또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다.

여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, LCD, PDP등의 디스플레이 장치에 대한 기본적 동작과 내부 기능회로에 관한 세부는 본 발명의 요지를 모호하지 않도록 하기 위해 상세히 설명되지 않음을 유의(note)하라.

도 1은 본 발명의 실시 예에 따른 멀티 펑션 드라이버 회로의 연결 구성도이다. 도면을 참조하면, 콘트롤러(220)에 의해 제어되며 입력단(IN)을 갖는 드라이버(25)가 공통 버스(CB)에 연결되어 있다. 라인(L20)을 통해 인가되는 리드 제어신호(RE)에 따라 상기 드라이버(25)는 제1 동작 모드 또는 제2 동작 모드를 가질 수 있다.

본 실시 예에서의 설명에서 제1 동작 모드는 모니터링 모드로서도 칭해지고, 제2 동작 모드는 데이터 리드 모드로서도 칭해질 것이다.

상기 리드 제어신호(RE)가 비활성화 상태로 있을 때, 상기 제1 동작 모드가 실행된다고 하면, 공유 백 채널이 될 수 있는 상기 공통 버스(CB)에는 소프트 페일 신호가 제1 데이터(FDATA)로서 나타날 수 있다. 여기서 제1 데이터는 클럭에는 무관하게 논리 하이이거나 논리 로우 중의 하나로 나타날 수 있다.

한편, 상기 리드 제어신호(RE)가 활성화 상태로 있을 때, 상기 제2 동작 모드가 실행된다고 하면, 공유 백 채널이 될 수 있는 상기 공통 버스(CB)에는 각종 내부 회로에서 출력되는 리드 아웃 데이터가 제2 데이터(SDATA)로서 나타날 수 있다. 여기서 제2 데이터는 클럭에 의존하여 설정된 포맷을 갖는 스트림 데이터일 수 있다.

결국, 상기 공유 백 채널을 구동하는 드라이버(25)는 상기 리드 제어신호(RE)의 상태에 따라 적어도 2가지 동작 모드를 가진다. 그러므로, 상기 드라이버(25)는 통상의 드라이버와는 차별화되기 위해 멀티 펑션 드라이버로서도 불려질 수 있다.

도 1에서 드라이버(25)가 하나인 경우에 로컬 버스(LB)는 상기 공통 버스(CB)와 동일하지만, 드라이버(25)가 복수로 설치되는 경우에 하나의 공통 버스(CB)에는 복수의 로컬 버스(LB)가 도 2와 같이 연결될 수 있다.

도 2는 도 1의 확장 실시 예에 따른 회로 연결 구성도이다.

도면을 참조하면, 제1 드라이버(25-1)는 제1 로컬 버스(LB1)를 통해 상기 공통 버스(CB)에 연결되고, 제2 드라이버(25-2)는 제2 로컬 버스(LB2)를 통해 상기 공통 버스(CB)에 연결되어 있다. 공통 리시버(224)는 상기 공통 버스(CB)를 통해 인가되는 제1 데이터 또는 제2 데이터를 수신한다.

제1 리드 제어신호(RE1)가 비활성화 상태에 있을 때 제2 리드 제어신호(RE2)가 독립적으로 활성화 상태로 될 수 있다. 이에 따라, 제2 드라이버(25-2)로부터 출력된 제2 데이터가 공유 백 채널인 상기 공통 버스(CB)를 통해 상기 공통 리시버(224)로 인가된다.

반대로, 제2 리드 제어신호(RE2)가 비활성화 상태에 있을 때 제1 리드 제어신호(RE1)가 독립적으로 활성화 상태로 될 수 있다. 이에 따라, 제1 드라이버(25-1)로부터 출력된 제2 데이터가 공유 백 채널인 상기 공통 버스(CB)를 통해 상기 공통 리시버(224)로 인가된다.

활성화 상태로 있는 드라이버가 독립적으로 동작될 수 있고, 각각의 드라이버가 2가지의 동작 모드를 가지는 것은 도 3을 참조 시 보다 명확히 이해될 것이다.

도 3은 도 1 중 멀티 펑션 드라이버 회로의 세부적 구현 예시도이다.

도면을 참조하면, 하나의 드라이버 회로(25-1)는 3개의 모오스 트랜지스터와 2개의 셀렉터를 포함한다.

데이터 전송을 위한 드라이버 회로(25-1)는, 공통 버스(CB)에 드레인이 연결되고 접지에 소오스가 연결되며 제1 입력(RD1)을 게이트로 수신하는 제1 모오스 트랜지스터(N1)와, 상기 공통 버스(CB)에 드레인이 연결되고 접지에 소오스가 연결된 제2 모오스 트랜지스터(N2)와, 상기 공통 버스(CB)에 드레인이 연결되고 소오스가 전원전압에 연결된 제3 모오스 트랜지스터(P1)와, 리드 제어신호(RC1)의 상태에 따라 상기 제1 입력 및 제2 입력 중 하나를 선택하여 상기 제3 모오스 트랜지스터(P1)의 게이트에 인가하는 제1 셀렉터(S1)와, 상기 리드 제어신호(RC1)의 상태에 따라 제3,4 입력들 중 하나를 선택하여 상기 제2 모오스 트랜지스터(N2)의 게이트에 인가하는 제2 셀렉터(S2)를 포함한다.

도 3에서, 상기 제1 입력과 상기 제3 입력은 동일한 입력이다. 상기 동일한 입력은 소프트 페일 신호나 리드 아웃 데이터가 선택적으로 될 수 있다.

도면에서는 상기 제1,2 모오스 트랜지스터(N1,N2)가 엔 채널 모오스 전계효과 트랜지스터이고, 상기 제3 모오스 트랜지스터(P1)는 피 채널 모오스 전계효과 트랜지스터이나 사안이 다른 경우에 트랜지스터의 타입이 변경될 수 있다.

또한, 상기 제2 입력이 제1 논리 상태(여기서는 하이 상태)로 픽스될 경우에 상기 제4 입력은 제2 논리 상태(여기서는 로우 상태)로 픽스되어 있으나, 사안이 다른 경우에 픽스된 상태는 변경될 수 있다.

상기 리드 제어신호(RC1,RC2)의 상태는 모니터링 모드에서 비활성화되고, 데이터 리드 모드에서 활성화될 수 있다.

상기 모니터링 모드에서 상기 리드 제어신호(RC1)가 비활성화되면 제1 셀렉터(S1)는 제2 입력 즉 하이 상태를 선택하여 제3 모오스 트랜지스터(P1)의 게이트에 인가한다. 이에 따라, 제3 모오스 트랜지스터(P1)는 피형 모오스 트랜지스터이므로 턴오프 상태로 된다. 한편, 제2 셀렉터(S2)는 제3 입력 즉 모니터링 모드에서 수신되는 소프트 페일 신호를 선택하여 제2 모오스 트랜지스터(N2)의 게이트에 인가한다. 따라서, 입력 신호(RD1)가 논리 로우일 경우에는 상기 제1,2 모오스 트랜지스터들(N1,N2)은 모두 턴오프 되므로 하이 상태로 선충전된 노드(ND1)의 전위를 낮추지 못한다. 따라서, 상기 공통 버스(CB)에는 논리 하이 상태의 제1 데이터가 나타난다. 클럭 복원부의 클럭 로킹이 이루어진 경우에 상기 입력 신호(RD1)은 논리 로우로서 제공되어 상기 논리 하이 상태의 제1 데이터가 공유 백 채널인 상기 공유 버스(CB)로 전송될 수 있다. 반대로, 상기 입력 신호(RD1)가 논리 하이일 경우에는 상기 제1,2 모오스 트랜지스터들(N1,N2)은 모두 턴온 되므로 하이 상태로 선충전된 노드(ND1)의 전위가 접지레벨로 하강된다. 따라서, 상기 공통 버스(CB)에는 논리 로우 상태의 제1 데이터가 나타난다. 클럭 복원부의 클럭 로킹이 이루어지지 않아 언 로킹 상태를 가리키는 경우에 상기 입력 신호(RD1)은 논리 하이로서 제공되어 상기 논리 로우 상태의 제1 데이터가 공유 백 채널인 상기 공유 버스(CB)로 전송될 수 있다. 상기 공통 리시버(224)를 구비하고 있는 타이밍 콘트롤러(220)는 모니터링 모드에서 상기 공유 백 채널로 논리 로우 상태의 제1 데이터가 수신될 경우에 클럭이 언 로킹됨을 인지하고, 해당 소오스 드라이버로 트레이닝 클럭을 제공할 수 있다.

이와 같이 제1 동작 모드에서는 상기 공통 버스(CB)를 통해 클럭 복원부의 로킹 상태 유무를 나타내는 로킹 상태 신호가 전송될 수 있다.

한편, 데이터 리드 모드(제2 동작 모드)에서 상기 리드 제어신호(RC1)가 활성화되면 제1 셀렉터(S1)는 제1 입력을 선택하여 제3 모오스 트랜지스터(P1)의 게이트에 인가한다. 이에 따라, 제3 모오스 트랜지스터(P1)는 제1 입력의 논리 상태에 의존하여 턴온 또는 턴오프된다. 결국, 제1,3 모오스 트랜지스터들(N1,P1)은 함께 하나의 인버터(INV)로서 기능한다. 한편, 제2 셀렉터(S2)는 제4 입력 즉 논리 로우를 선택하여 제2 모오스 트랜지스터(N2)의 게이트에 인가한다. 따라서, 제2 모오스 트랜지스터(N2)는 턴온프 상태가 되어 노드(ND1)에 연결되지 않은 것과 마찬가지로 된다. 상기 입력 신호(RD1)가 논리 로우일 경우에는 상기 제1 모오스 트랜지스터(N1)은 턴오프 되지만 상기 제3 모오스 트랜지스터(P1)가 턴온되므로, 상기 노드(ND1)는 전원전압의 레벨로 된다. 따라서, 상기 공통 버스(CB)에는 논리 하이 상태의 제2 데이터가 나타난다. 상기 입력 신호(RD1)가 논리 하이일 경우에는 상기 제1 모오스 트랜지스터(N1)은 턴온 되고 상기 제3 모오스 트랜지스터(P1)가 턴오프된다. 따라서, 상기 노드(ND1)는 접지전압의 레벨로 되어, 상기 공통 버스(CB)에는 논리 로우 상태의 제2 데이터가 나타난다. 상기 공통 리시버(224)를 구비하고 있는 타이밍 콘트롤러(220)는 데이터 리드 모드에서 상기 공유 백 채널로 제1 입력(RD1)이 인버팅된 제2 데이터를 수신할 수 있다. 이와 같이 제2 동작 모드에서는 상기 공통 버스를 통해 비트 에러율 테스트 데이터나 패널 터치 데이터가 전송될 수 있다.

한편, 제2 동작 모드에서 제1 동작 모드로의 천이가 원활히 되도록 하기 위해, 상기 제2 모오스 트랜지스터(N2)의 구동 능력은 상기 제1 모오스 트랜지스터(N1)의 구동 능력보다 클 필요가 있다. 따라서, 제2 모오스 트랜지스터(N2)의 사이즈는 제1 모오스 트랜지스터(N1)의 사이즈에 보다 크게 설계될 수 있다. 예를 들어, 데이터 리드 모드에서 데이터가 전송되는 도중에, 클럭의 언로킹이 발생되면 상기 공통 버스(CB)의 논리 상태는 신속히 로우 상태로 되어야 한다.

상기 드라이버 회로들(25-1,25-2)은 디스플레이 드라이버 IC의 소오스 드라이버들(250-1,250-2)에 각기 채용될 수 있다.

도 3에서 설명된 바와 같이 2가지 모드의 동작 기능을 갖는 드라이버 회로들(25-1,25-2)은 타이밍 콘트롤러(220)에 의해 서로 독립적으로 제어될 수 있다.

도 4는 도 2의 구성을 적용한 소오스 드라이버와 타이밍 콘트롤러 간의 예시적 연결 구성도이다.

도면을 참조하면, 타이밍 콘트롤러(220)는 복수의 전송기들(221-1,221-2,221-n)과 공통 리시버(224)를 포함한다. 상기 타이밍 콘트롤러(220)에는 복수의 소오스 드라이버들(250-1,250-2,250-n)이 연결될 수 있다. 시스템 콘트롤러(210)는 상기 타이밍 콘트롤러(220)와 연결될 수 있다.

도 4에서 상기 복수의 소오스 드라이버들(250-1,250-2,250-n)은 상기 타이밍 콘트롤러(220)에 제1 내지 제n 전송기들(221-1~221-n)을 통해 포인트-투-포인트(point-to-point) 방식으로 연결될 수 있다. 상기 타이밍 콘트롤러(220)에서 소오스 드라이버들(250-1,250-2,250-n)로 디스플레이 데이터를 전송하기 위한 인터페이스는 흔히 인트라 패널 인터페이스(intra-panel interface)로서 불려진다. 그러한 인트라 패널 인터페이스로서는 멀티 드롭(multi-drop) 방식을 채용한 RSDS(Reduced Swing Differential Signaling) 인터페이스, mini-LVDS(Low Voltage Differential Signaling), 및 포인트-투-포인트(point-to-point) 방식을 채용한 PPDS(Point-to-Point Differential Signaling) 인터페이스 중의 하나가 사용될 수 있다.

하나의 소오스 드라이버(250-1)를 예로 들면, 소오스 드라이버(250-1)는 공유 백 채널 드라이버 회로(25-1)이외에 클럭 복구부(26-1), 내부 회로(28-1), 및 드라이빙 유닛(29-1)을 포함할 수 있다.

상기 클럭 복구부(26-1)는 DLL 이나 PLL회로를 구비하여 클럭 복구를 수행하는 회로로서 클럭이 언 로킹되었는 지 혹은 클럭이 로킹되었는 지의 유무를 가리키는 소프트 페일 신호를 출력한다.

상기 내부 회로(28-1)는 리드 아웃 데이터를 라인(LC)을 통해 출력하는 회로로서, 도 12에 도시된 바와 같은 회로 또는 회로들을 포함할 수 있다. 이에 따라, 비트 에러율 테스트 데이터, 패널 터치 데이터, 휘도 데이터, 또는 온도 데이터가 상기 공유 백 채널 드라이버 회로(25-1)에 의해 구동되어 상기 공통 버스(CB)에 전송될 수 있다.

상기 드라이빙 유닛(29-1)은 패널의 소오스 라인들을 구동하기 위한 회로로서, 상기 타이밍 콘트롤러(220)에 의해 제어된다.

역방향 신호선인 상기 공통 버스(CB)는 제1 동작 모드에서는 상기 타이밍 컨트롤러(220)에 소프트 페일 신호를 제공할 수 있다. 예를 들어, 제1 내지 제n 소오스 드라이버들(250-1,250-2,250-n)은 클록 복원부가 언 로킹되거나 정전기 방전(electrostatic discharge, ESD) 등에 의해 설정 값들이 변경된 경우에 상기 공통 버스(CB)를 논리 로우 상태로 만들 수 있다.

상기 공통 버스(CB)는 제1 내지 제n 소오스 드라이버들(250-1,250-2,250-n) 모두에 의해 공유되는 공유 백 채널(shared back channel, SBC)이다. 도 4에서 상기 공유 백 채널(SBC)은 상기 타이밍 콘트롤러(220)와 제1 내지 제n 소오스 드라이버들(250-1,250-2,250-n)을 멀티 드롭(multi-drop) 방식으로 연결되었다. 그러나 이에 한정됨이 없이 상기 공유 백 채널은 데이지 체인 (daisy chain) 방식으로 상기 상기 타이밍 콘트롤러(220)와 제1 내지 제n 소오스 드라이버들(250-1,250-2,250-n)간에 연결될 수 있다.

또한, 상기 공유 백 채널은 신호 인터페이스의 원활화를 위해 Enhanced Reduced Voltage Differential Signaling (eRVDS)방식을 취할 수 있다.

도 5는 도 1에 따른 데이터 전송을 위한 동작 수행 제어 흐름도이다.

도면을 참조하면, 단계 S50에서 제1 동작 모드의 유무가 체크된다. 단계 S50에서 제1 동작 모드로서 체크되면 단계 S51에서 제1 동작 모드가 실행된다. 도 4로 돌아가서 소오스 드라이버(250-2)를 예로 들면, 상기 제1 동작 모드 시에 제2 전송기(221-2)를 통해 인가되는 제2 리드 제어신호(RE2)는 라인(L42)을 통해 상기 소오스 드라이버(250-2)에 인가된다. 이 경우에 상기 제2 리드 제어신호(RE2)는 비활성화 상태일 수 있다. 따라서, 도 3을 통해 설명된 바와 같이, 상기 제2 리드 제어신호(RE2)와 동일한 신호인 제2 리드 제어신호(RC2)가 비활성화되면 드라이버 회로(25-2)내의 제3 모오스 트랜지스터(P1)가 턴오프 상태로 된다. 따라서, 클럭 복원부(26-2)의 클럭 로킹이 이루어진 경우 도 3의 입력 신호(RD2)가 논리 로우가 되어, 상기 공통 버스(CB)에는 논리 하이 상태의 제1 데이터가 나타난다. 반대로 언 로킹이 된 경우에 상기 공통 버스(CB)에는 논리 로우 상태의 제1 데이터가 나타난다. 상기 공통 리시버(224)를 구비하고 있는 상기 타이밍 콘트롤러(220)는 상기 제1 동작 모드인 모니터링 모드에서 상기 공유 백 채널(SBC)로 논리 로우 상태의 제1 데이터가 수신될 경우에 클럭이 언 로킹됨을 인지한다.

단계 S50에서 제1 동작 모드로서 체크되지 않으면 단계 S52에서 제2 동작 모드 인지 아닌지의 유무가 체크된다. 단계 S52에서 제2 동작 모드로서 체크되면 단계 S53에서 제2 동작 모드가 실행된다. 도 4로 돌아가서 마찬가지로, 소오스 드라이버(250-2)를 예로 들면, 상기 제2동작 모드 시에 제2 전송기(221-2)를 통해 인가되는 제2 리드 제어신호(RE2)는 라인(L42)을 통해 상기 소오스 드라이버(250-2)에 인가된다. 이 경우에 상기 제2 리드 제어신호(RE2)는 활성화 상태일 수 있다. 따라서, 도 3을 통해 설명된 바와 같이, 상기 제2 리드 제어신호(RE2)와 동일한 신호인 제2 리드 제어신호(RC2)가 활성화되면 드라이버 회로(25-2)내의 제1 셀렉터(S1)는 제1 입력(RD2)을 선택하여 제3 모오스 트랜지스터(P1)의 게이트에 인가한다. 결국, 제1,3 모오스 트랜지스터들(N1,P1)은 함께 하나의 인버터(INV)로서 기능하여 상기 제1 입력(RD2)을 인버팅한다. 한편, 제2 모오스 트랜지스터(N2)는 턴온프 상태가 되어 제2 동작 모드에서는 동작에 참여하지 않는다. 상기 입력 신호(RD2)가 논리 로우일 경우에는 상기 공통 버스(CB)에는 논리 하이 상태의 제2 데이터가 나타나고, 상기 입력 신호(RD2)가 논리 하이일 경우에는 상기 공통 버스(CB)에는 논리 로우 상태의 제2 데이터가 나타난다.

제2 동작 모드에서, 타이밍 콘트롤러(220)는 상기 공유 백 채널로 제1 입력(RD2)이 인버팅된 제2 데이터를 수신할 수 있다. 상기 제2 데이터는 비트 에러율 테스트 데이터, 패널 터치 데이터, 휘도 데이터, 색도 데이터, 또는 온도 데이터가 될 수 있다. 제2 공유 백 채널 드라이버(25-2)는, 상기 드라이버들(25-1,25-n)이 제1 동작 모드에 있을 때, 개별적으로 제2 동작 모드를 수행하여 상기 공통 버스(CB)를 통해 설정된 포맷의 제2 데이터를 전송할 수 있다. 상기 설정된 포맷의 데이터는 데이터 전송의 시작을 알리는 스타트 데이터, 실질적으로 전송하고자 하는 데이터인 리드 아웃 데이터, 및 데이터 전송의 끝을 알리는 엔드 데이터로 구성될 수 있다.

단계 S52에서 제2 동작 모드로서 체크되지 않으면 단계 S54에서 제1,2 동작 모드 이외에 또 달리 선택된 동작 모드가 실행될 수 있다.

단계 S55에서 제1,2 동작 모드들 및 선택된 동작 모드가 종료되었는 지의 유무가 체크되고, 종료된 경우에 동작이 종료된다.

도 6은 도 5에 관련된 세부 동작 제어 흐름도이다. 도 6에서는 노말 모드 동작일 수 있는 모니터링 모드와, 데이터 리드 모드가 수행되며, 추가로 데이터 리드 모드의 수행 중에 상기 공유 백 채널을 통한 전송 에러의 발생 시에 이에 대한 대처 동작도 함께 수행되는 것이 나타나 있다. 상기 모니터링 모드에서의 동작 이해를 돕기 위해 도 7이 제공된다. 도 7은 도 5에 관련된 모니터링 모드에서의 동작 타이밍도이다. 또한, 상기 데이터 리드 모드에서의 동작 이해를 돕기 위해 도 8이 제공된다. 도 8은 도 5에 관련된 데이터 리드 모드에서의 동작 타이밍도이다. 그리고, 데이터 리드 모드에서 상기 데이터 전송에러가 발생 시에 에러 발생을 타이밍 콘트롤러가 인지하는 것에 대한 동작 이해를 돕기 위해 도 9가 제공된다. 도 9는 도 5에 관련된 데이터 전송 에러시의 동작 타이밍도이다.

도 6을 참조하면, 단계 S60에서 초기화가 실행된다. 상기 초기화 동작에서 도 7의 구간 T1에서 보여지는 바와 같이 트레이닝 신호가 인가된다. 상기 트레이닝 신호는 클럭 복구부의 클럭 로킹 동작을 위해 인가되는 트레이닝 클럭일 수 있다. 즉, 클럭 복구부는 데이터의 동기화를 위해 상기 트레이닝 클럭을 로킹하는 동작을 수행한다. 클럭 로킹되는 경우에 소오스 드라이버는 인가되는 디스플레이 데이터에 따라 소오스 라인을 정상적으로 구동할 수 있다.

도 7에서 파형 RE1은 도 4의 제1 전송기(221-1)의 출력 라인(L40)에 나타날 수 있는 신호 파형이고, 파형 RE2은 도 4의 제2전송기(221-2)의 출력 라인(L42)에 나타날 수 있는 신호 파형이다. 또한, 상기 파형들 RE1,RE2은 도 3에서도 제1,2 소오스 드라이버들(250-1,250-2)의 제어 신호들로서 각기 나타나 있음을 확인할 수 있다. 결국, 상기 파형들 RE1,RE2은 트레이닝 구간을 제외하면, 리드 제어신호 또는 리드 인에이블 신호의 파형을 나타낸다.

도 7에서 파형 RD1,RD2는 도 3의 제1,2 드라이버들(25-1,25-2)의 제1입력들(RD1,RD2)로 각기 주어지는 신호 파형이다. 상기 제1 입력들(RD1,RD2)은 제1 모오스 트랜지스터(N1)의 게이트에 각기 대응적으로 인가된다.

도 7에서 파형 SBC는 도 3,4의 공유 백 채널(SBC) 또는 도 1,2 공통 버스(CB)에 나타나는 신호 파형 또는 데이터 파형이다.

타이밍 콘트롤러(220)는 제1,2 전송기들(221-1,221-2)을 통해 도 7의 구간 T2에서 스타트 신호, 구간 T3에서 리드 디세이블 신호, 구간 T4에서 데이터를 인가할 수 있다. 상기 구간 T4의 종료 이후에는 구간 T11에서 스타트 신호, 구간 T12에서 리드 디세이블이 다시 차례로 인가될 수 있다.

상기 구간 T3에서 리드 디세이블 신호는 비활성화 신호를 의미하므로, 도 3에서 설명된 바와 같은 드라이버들(25-1,25-2)의 제1 동작 모드 하에서의 동작에 의해 상기 공유 백 채널(SBC)에 나타나는 파형 SBC은 클럭 복원부의 로킹이 이루어진 경우에 논리 하이의 제1 데이터가 된다. 즉, 클럭이 로킹된 경우에 상기 제1,2 드라이버들(25-1,25-2)의 제1입력들(RD1,RD2)은 모두 논리 로우가 되고, 상기 제1 데이터는 논리 하이신호로서 전송된다. 만약, 상기 제1,2 드라이버들(25-1,25-2)의 제1 입력들(RD1,RD2)중 어느 한 입력이 논리 하이로서 주어지는 경우에 상기 제1 데이터의 논리는 논리 로우가 된다.

결국, 단계 S61에서 공유 백 채널(SBC)의 제1 데이터가 논리 하이 상태인지 아닌 지가 체크된다. 상기 단계 S61에서 논리 로우 상태이면 클럭이 언 로킹된 것이므로 트레이닝 클럭을 인가하는 상기 단계 S60으로 돌아간다.

상기 단계 S61에서 논리 하이 상태이면 로킹이 된 것이므로 단계 S62에서 노말 모드 동작이 실행된다. 상기 노말 모드 동작은 제1,2 소오스 드라이버들(250-1,250-2)가 소오스 라인들을 구동하는 동작을 의미한다. 이 경우에 상기 타이밍 콘트롤러(220)는 클럭이 로킹되고 있는 지의 유무를 노말 모드의 동작 중에 공유 백 채널(SBC)을 통해 지속적으로 모니터링 한다. 상기 노말 모드의 동작은 상기 드라이버들(25-1,25-2)의 입장에서는 제1 동작 모드인 모니터링 모드가 되는 셈이다.

이와 같이 상기 타이밍 콘트롤러(220)는 상기 리드 디세이블 신호(RE)를 모든 소오스 드라이버들로 인가한 경우에 상기 공유 백 채널(SBC)을 통해 나타나는 도 7의 파형 SBC를 모니터링함에 의해 클럭의 로킹 또는 언로킹의 상태를 인지할 수 있다. 이제까지 도 5의 단계 S51의 상세가 설명되었다.

도 4의 시스템 콘트롤러(210)가 외부의 테스트 장치를 통해 패널 관련 내부 데이터 제공의 요청을 받거나 자체적으로 패널 관련된 내부 데이터의 리드를 필요로 할 경우에, 타이밍 콘트롤러(220)가 제어될 수 있다.

결국, 도 6의 단계 S63에서 데이터 리드 모드가 요청되었는 지 아닌 지의 유무가 체크된다. 데이터 리드 모드가 요청된 경우에 단계 S64가 실행된다. 예를 들어, 제2 소오스 드라이버(250-2)가 타이밍 콘트롤러(220)에 의해 선택된 경우라고 하자. 이 경우에는 도 8에서의 구간 T21에서 보여지는 바와 같이 리드 인에이블 신호(RE2)가 타의 소오스 드라이버들과는 독립적으로 상기 타이밍 콘트롤러(220)에 의해 주어진다. 단계 S64는 선택된 소오스 드라이버(250-2)로 리드 인에이블 신호인 리드 제어신호를 인가하는 단계이다.

따라서, 도 3의 제2 드라이버(25-2)의 제1 입력(RD2)은 도 4의 내부 회로(28-2)로부터 리드 아웃된 데이터가 된다. 한편, 도 3의 제1 드라이버(25-1)의 제1 입력(RD1)은 도 4의 클럭 복원부(26-1)로부터 출력되는 로킹 신호가 된다.

따라서, 상기 제2 드라이버(25-2)의 제1 입력(RD2)은 도 8의 파형 RD2과 같이, 데이터 전송의 시작을 알리는 스타트 데이터, 실질적으로 전송하고자 하는 데이터인 리드 아웃 데이터, 및 데이터 전송의 끝을 알리는 엔드 데이터로 구성된 설정된 포맷의 데이터로서 나타날 수 있다.

상기 제2 드라이버(25-2)의 구동 동작 수행에 의해, 타임 포인트들 t1과 t2 간의 구간 TO 동안에 제2 데이터가 공유 백 채널(SBC)을 통해 전송된다. 이 경우에 상기 제2 드라이버(25-2)내의 인버터의 기능에 기인하여 상기 제2 데이터는 상기 제1 입력(RD2)으로 인가된 데이터가 인버팅된 형태이다.

결국, 제2 동작 모드에서 내부 회로(28-2)로부터 리드 아웃된 제2 데이터는 단계 S65에서 공유 백 채널(SBC)을 통해 전송되고, 공통 리시버(224)는 상기 제2 데이터를 수신한다.

한편, 단계 S66에서 타이밍 콘트롤러(220)는 상기 공통 리시버(224)를 통해 수신된 데이터에 에러가 있는 지를 인지할 수 있다. 이러한 것은 상기 전송되는 제2 데이터가 설정된 포맷을 가지기 때문이다. 데이터 전송 에러인 경우에 재전송이 필요함은 물론, 타이밍 콘트롤러(220)가 이를 인지할 수 있어야 한다.

상기 데이터 전송 에러는 상기 제2 소오스 드라이버(250-2)가 공유 백 채널을 통해 상기 제2 데이터를 전송하고 있을 때, 제1 소오스 드라이버(250-1)에서 클럭 언로킹이 된 경우에, 발생될 수 있다.

즉, 도 9에서 보여지는 바와 같이, 제2 데이터의 전송 중에 파형 RD1과 같이 하이 입력이 발생되면, 상기 제2 드라이버(25-2)의 제1 입력(RD2)이 정상적이라 하더라도, 상기 공유 백 채널(SBC)에는 비정상적인 파형 SBC이 나타날 수 있다.

결국, 도 9와 같이 파형이 나타나는 경우에 타이밍 콘트롤러(220)는 데이터 전송의 끝을 알리는 엔드 데이터를 수신하지 못한다. 따라서, 타이밍 콘트롤러(220)는 구간(TO)동안 제2 데이터의 전송 에러를 인지할 수 있다.

상기 단계 S67에서 제2 데이터의 전송 에러가 감지되면, 단계 S60이 다시 실행된다. 트레이닝 클럭이 소오스 드라이버로 다시 제공되면, 소오스 드라이버들이 다시 안정화됨에 의해 소프트 페일이 복구될 수 있다.

단계 S67에서 데이터 리드 모드의 수행이 종료되었는 지의 유무가 체크된다.

데이터 리드 모드가 종료되지 않았으면, 단계 S64로 돌아간다.

단계 S67에서 데이터 리드 모드의 수행이 종료된 경우에 데이터 리드 모드는 종료된다. 데이터 리드 모드의 수행이 종료되면, 상기 제1 동작 모드인 모니터링 모드가 실행될 수 있다.

도 10은 본 발명이 예시적으로 적용되는 디스플레이 장치의 개략적 블록도이다. 도면을 참조하면, 디스플레이 장치(200)는, 시스템 콘트롤러(210), 타이밍 콘트롤러(220), 게이트 드라이버(240), 소오스 드라이버(250), 감마 전압 발생기(260), 및 패널(280)을 포함한다. 또한, 파워 서플라이(230)는 라인(L12)을 통해 상기 시스템 콘트롤러(210)와 연결되어 장치에 필요한 다양한 전원들(P1,P2,P3)을 생성한다.

시스템 콘트롤러(210)은 수직/수평 동기신호(Vsync, Hsync), 클럭신호(DCLK), 데이터 인에이블 신호(DE) 및 데이터(RGB) 등을 타이밍 콘트롤러(220)로 공급한다.

파워 서플라이(230)는 3.3V의 전압을 승압 또는 감압하여 패널(280)로 공급되는 전압을 발생한다. 상기 파워 서플라이(230)는 DC/DC 변환 기능을 가지고 있으며, 감마 기준전압, 게이트 하이전압(VGH), 게이트 로우전압(VGL), 구동 전원및 공통전압(Vcom)등을 생성한다.

액정으로 구현될 수 있는 패널(280)은 데이터 라인들(D1 내지 Dn) 및 게이트 라인들(G1 내지 Gm)의 교차부에 배치되는 복수의 액정 셀(Clc)을 구비한다. 액정셀(Clc)에 각각 형성된 TFT(DT)는 게이트 라인(Gi)으로부터 공급되는 스캔신호에 응답하여 데이터 라인들(D1 내지 Dn)로부터 공급되는 데이터 신호를 액정셀(Clc)로 공급한다. 또한, 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트 라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.

상기 패널(280)은 액정 표시 패널(liquid crystal display panel), 유기 발광 표시 패널(organic light emitting display panel), 또는 플라스마 표시 패널(plasma display panel)일 수 있다.

타이밍 콘트롤러(220)는 시스템 콘트롤러(210)으로부터 입력되는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 클럭신호(DCLK)를 이용하여 게이트 드라이버(240) 및 소오스 드라이버(250)를 제어하기 위한 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 각기 생성한다. 여기서, 게이트 드라이버(240)를 제어하기 위한 게이트 제어신호(GCS)에는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 및 게이트 출력 신호(Gate Output Enable :GOE)등이 포함될 수 있다. 그리고, 소오스 드라이버(250)를 제어하기 위한 데이터 제어신호(DCS)에는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOE) 및 극성신호(Polarity : POL)등이 포함될 수 있다. 또한, 상기 타이밍 콘트롤러(220)는 시스템 콘트롤러(210)로부터 공급되는 데이터(RGB)를 정렬하여 데이터 라인(L16)을 통해 상기 소오스 드라이버(250)로 공급한다.

감마전압 공급부(260)는 상기 파워 서플라이(230)으로부터 공급되는 구동전원을 받아 감마전압을 생성하고 이를 상기 소오스 드라이버(250)로 공급한다.

소오스 드라이버(250)는 타이밍 콘트롤러(220)로부터의 데이터 제어신호(DCS)에 응답하여 구동 동작을 수행한다. 상기 소오스 드라이버(250)는 라인(L16)을 통해 수신되는 데이터(Data)의 계조값에 따라 상기 감마 전압의 레벨을 각기 다르게 출력한다. 결국, 데이터(Data)의 계조값에 대응하여 전류 값이 결정되고 이는 아나로그 신호로서 데이터 라인들(D1 내지 Dn)에 공급된다.

게이트 드라이버(240)는 타이밍 콘트롤러(220)로부터의 게이트 제어신호(GCS)에 응답하여 스캔 펄스, 즉 게이트 하이전압(VGH)을 게이트 라인들(G1 내지 Gm)에 순차적으로 공급한다. 이에 따라, 패널(280)의 수평라인이 선택되고, 수직라인을 통해 인가된 데이터에 따른 화상이 패널에서 디스플레이 된다.

본 발명의 실시 예에서는 상기 소오스 드라이버(250)와 상기 타이밍 콘트롤러(220)간에 연결된 공통 버스(CB)인 공유 백 채널을 통해 소프트 페일 신호는 물론, 내부 회로 블록에서 리드 아웃된 데이터가 역방향으로 전송될 수 있다.

따라서, 상기 시스템 콘트롤러(210)가 외부의 테스트 장치와 연결된 경우에 내부 회로 블록에서 리드 아웃된 비트 에러율 테스트 데이터나 패널 터치 데이터를 상기 테스트 장치로 전송할 수 있다.

또한, 온도센서로부터 출력된 온도 데이터나 칼라 센서로부터 출력된 휘도 데이터를 상기 타이밍 콘트롤러(220)가 상기 공유 백 채널을 통해 수신한 경우에 그에 따라 색좌표 보상이나 휘도 보상을 적절히 제어할 수 있다.

도 11은 도 10의 장치가 통신 장치와 연결된 구성 블록도이다.

도면을 참조하면, 디스플레이 장치(200)는 시스템 버스(L1)를 통해 통신 장치(100)와 연결될 수 있다. 상기 통신 장치(100)는 DVD(digital versatile disc) 플레이어, 컴퓨터, 셋 탑 박스(set top box, STB), 게임기, 디지털 캠코더, 휴대폰의 처리기 등일 수 있다.

상기 디스플레이 장치(200)가 모니터이고, 상기 통신 장치(100)가 컴퓨터일 경우에, 상기 모니터에는 상기 컴퓨터의 스토리지에서 제공되는 데이터가 표시될 수 있다. 상기 스토리지는 텍스트, 그래픽, 소프트웨어 코드 등과 같은 다양한 데이터 형태들을 갖는 데이터 정보를 저장하는 데 사용될 수 있다. 상기 스토리지는, 예를 들면, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory),MRAM(Magnetic RAM), 스핀전달토크 MRAM (Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), OUM(Ovonic Unified Memory)라고도 불리는 PRAM(Phase change RAM), 저항 메모리 (Resistive RAM: RRAM 또는 ReRAM), 나노튜브 RRAM (Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.

상기 컴퓨터는 CPU, RAM, 사용자 인터페이스, 베이스밴드 칩셋(Baseband chipset)의 기능을 포함하는 모뎀, 및 메모리 시스템을 포함할 수 있다.

상기 컴퓨터의 CPU는 멀티 프로세서의 타입으로서 탑재될 수 있다. 그러한 경우에 각 프로세서마다 RAM을 각기 대응 설치하는 것은 회피된다. 따라서, RAM은 프로세서들에 의해 공유적으로 사용될 수 있도록 멀티 포트 및 공유 메모리 영역을 내부적으로 가질 수 있다.

비록 도면에는 도시되지 않았지만, 상기 컴퓨터에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 가진 자에게 자명하다

상기 메모리 시스템을 구성하는 메모리 그리고/또는 메모리 콘트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 메모리 그리고/또는 메모리 콘트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 패키지로서 패키지화될 수 있다.

도 11에서, 상기 통신 장치(100)가 상기 디스플레이 장치(200)의 테스팅을 위한 테스터로서 사용될 경우에, 상기 통신 장치(100)의 컴퓨터는 상기 디스플레이 장치(200)의 콘트롤러로부터 비트 에러율 테스트 데이터나 패널 터치 데이터를 수신할 수 있다. 또한, 외부에서 필요한 경우에 온도센서로부터 출력된 온도 데이터나 칼라 센서로부터 출력된 휘도 데이터도 수신할 수 있다.

도 12는 도 4중 내부 회로의 세부적 구현 예시도이다.

도면을 참조하면, 비트 에러율(BER)테스트 데이터를 출력하는 회로(280), 패널의 터치 스크린으로 부터 생성된 패널 터치 데이터를 출력하는 회로(282), 칼라 센서로부터 감지된 휘도 데이터를 출력하는 회로(284), 및 온도센서로부터 감지된 온도 데이터를 출력하는 회로(286)는 상기 내부 회로(28-1)에 포함될 수 있다.

상기 회로(280)로부터 비트 에러율 테스트 데이터를 수신하는 경우에 콘트롤러는 외부의 테스트 장치로 이를 전송할 수 있다. 이에 따라 외부의 테스트 장치는 별도의 채널을 통함이 없이도 디스플레이 장치에 대한 비트 에러율 테스트를 실시 할 수 있다.

상기 회로(282)로부터 패널 터치 데이터를 수신하는 경우에 콘트롤러는 외부의 테스트 장치로 이를 전송할 수 있다. 이에 따라 외부의 테스트 장치는 별도의 채널을 통함이 없이도 디스플레이 장치에 대한 패널 터치에 관련된 테스트를 실시 할 수 있다.

상기 회로(282)의 전단에 설치될 수 있는 터치 시스템은 복수의 센싱 유닛을 포함하는 터치 스크린 패널과 상기 터치 스크린 패널의 센싱 유닛의 커패시턴스 변화를 센싱하여 터치 데이터를 발생하는 신호처리부를 구비할 수 있다. 상기 터치 스크린 패널에 구비되는 센싱 유닛들에는 기생 커패시턴스 성분이 존재하게 된다. 상기 기생 커패시턴스 성분으로서는 센싱 유닛들간에 발생하는 수평 커패시턴스 성분과, 센싱 유닛과 디스플레이 패널 사이에 발생하는 수직 커패시턴스 성분이 있다. 전체 기생 커패시턴스가 큰 값을 갖는 경우에는 손가락 또는 터치 펜 등의 접촉에 의한 커패시턴스 변화량이 기생 커패시턴스에 비하여 상대적으로 작은 값을 갖게 된다. 일예로서, 손가락 또는 터치 펜 등이 센싱 유닛으로 근접할수록 해당 센싱 유닛의 커패시턴스 값은 증가하게 되는데, 상기 센싱 유닛이 높은 기생 커패시턴스 값을 갖는 경우에는 센싱 감도가 낮아지는 문제점이 발생한다. 또한 디스플레이 패널의 상판으로 제공되는 전극 전압(VCOM)의 변동은 수직 기생 커패시턴스를 통해 상기 터치 동작의 센싱 노이즈를 발생시키는 문제를 발생시킨다. 따라서, 이와 같은 터치 시스템의 정상 동작 유무를 외부의 테스트 장치가 테스트할 경우에, 본 발명의 실시 예에 따른 데이터 전송은 유리한 장점을 가진다.

상기 회로(284)로부터 출력된 휘도 데이터를 수신한 경우에 콘트롤러는 기준 휘도 데이터와의 비교를 통해 휘도 보상을 적절히 수행할 수 있다.

또한, 상기 회로(286)로부터 출력된 온도 데이터를 수신한 경우에 콘트롤러는 온도 특성 테이블을 참조하여 온도 변화에 따른 색좌표 보상을 적절히 수행 할 수 있다.

도 13은 다양한 디스플레이 장치에 적용된 본 발명의 응용 예를 도시한 블록도이다. 도면을 참조하면, 디스플레이 장치(200)는 셀룰러 폰(1310)에 채용될 수 있음을 물론이고, LCD 나 PDP TV(1320), 은행의 현금 입출납을 자동적으로 대행하는 ATM기(1330), 엘리베이터(1340), 지하철 등에서 사용되는 티켓 발급기(1350), PMP(1360), e-book(1370), 네비게이션(1380) 등에 폭넓게 이용될 수 있다. 사용자 인터페이스가 필요한 모든 분야에서 상기 디스플레이 장치(200)는 터치 스크린 방식의 시스템을 탑재할 수 있다. 특히 셀룰러 폰의 경우에 그러한 터치 스크린 시스템의 채용은 효과적일 수 있다.

상기 디스플레이 장치(200)는 본 발명의 실시 예에 따라, 소프트 페일 신호는 물론 장치 내부에서 생성되는 리드 아웃 데이터도 공유 백 채널을 통해 타이밍 콘트롤러로 전송될 수 있다. 따라서, 장치의 콘트롤러는 별도의 라인 추가 없이도 패널의 테스트 데이터와 내부 회로에서 생성된 내부 데이터를 공유 백 채널을 통해 수신할 수 있으므로, 그에 따른 적절한 제어를 수행할 수 있다. 예를 들어, 외부의 테스트 장치와 연결된 경우에 내부 회로 블록에서 리드 아웃된 비트 에러율 테스트 데이터나 패널 터치 데이터를 상기 공유 백 채널을 통해 받아 테스트 장치로 전송할 수 있다. 또한, 온도센서로부터 출력된 온도 데이터나 칼라 센서로부터 출력된 휘도 데이터를 상기 콘트롤러가 상기 공유 백 채널을 통해 수신한 경우에 그에 따라 색좌표 보상이나 휘도 보상을 적절히 제어할 수 있다.

이상에서와 같이 도면과 명세서를 통해 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 공유 백 채널 드라이버의 세부적 구성, 데이터 전송 모드나 데이터 전송 포맷을 다양한 형태로 변경 및 변형할 수 있을 것이다.

*도면의 주요 부분에 대한 부호의 설명*
25: 드라이버
220: 콘트롤러

Claims

제1 동작 모드에서는 디스플레이 드라이버 IC와 타이밍 콘트롤러 간에 연결된 공유 백 채널을 통해 소프트 페일 신호를 전송하고,
제2 동작 모드에서는 상기 공유 백 채널을 통해 리드 아웃 데이터를 전송하는 것을 특징으로 하는 공유 백 채널을 통한 데이터 전송 방법.
제1항에 있어서, 상기 소프트 페일 신호는 클럭 복원부의 로킹 상태 유무를 나타내는 로킹 상태 신호를 포함함을 특징으로 하는 공유 백 채널을 통한 데이터 전송 방법.
제2항에 있어서, 상기 리드 아웃 데이터는 비트 에러율 테스트 데이터나 패널 터치 데이터를 포함함을 특징으로 하는 공유 백 채널을 통한 데이터 전송 방법.
제1항에 있어서, 상기 제2 동작 모드에서 전송되는 상기 리드 아웃 데이터는 미리 설정된 전송 포맷을 가짐을 특징으로 하는 공유 백 채널을 통한 데이터 전송 방법.
제1항에 있어서, 상기 공유 백 채널은 디스플레이 드라이버 IC의 복수의 소오스 드라이버들과 타이밍 콘트롤러 간에 공통으로 연결되는 공통 버스임을 특징으로 하는 공유 백 채널을 통한 데이터 전송 방법.
제5항에 있어서, 상기 타이밍 콘트롤러는 테스트 요구에 응답하여 상기 제2 동작 모드를 결정함을 특징으로 하는 공유 백 채널을 통한 데이터 전송 방법.
소오스 드라이버와 타이밍 콘트롤러 간에 연결된 공유 백 채널을 통해 데이터를 전송하는 방법에 있어서:
상기 타이밍 콘트롤러에 의해 클럭 복원부의 로킹 상태 유무를 체크하는 모니터링 모드가 설정된 경우에, 상기 소오스 드라이버는 상기 클럭 복원부로부터 얻은 로킹 상태 신호를 상기 공유 백 채널을 통해 전송하고;
상기 타이밍 콘트롤러에 의해 내부 데이터의 수신을 요구하는 데이터 리드 모드가 설정된 경우에, 상기 소오스 드라이버는 내부 데이터 생성 회로로부터 얻은 리드 아웃 데이터를 상기 공유 백 채널을 통해 전송하는 것을 특징으로 하는 방법.
제7항에 있어서,
상기 로킹 상태 신호의 전송 및 상기 리드 아웃 데이터의 전송은 상기 소오스 드라이버 내의 공유 백 채널 드라이버의 멀티 펑션 드라이빙 동작에 의해 수행됨을 특징으로 하는 방법.
제7항에 있어서, 상기 리드 아웃 데이터는 비트 에러율 테스트 데이터나 패널 터치 데이터임을 특징으로 하는 방법.
제7항에 있어서, 상기 리드 아웃 데이터는 온도 센서에 의해 감지된 온도 데이터임을 특징으로 하는 방법.
제7항에 있어서, 상기 공유 백 채널을 통해 상기 리드 아웃 데이터가 전송될 시 스타트 비트와 엔드 비트가 상기 리드 아웃 데이터에 함께 포함된 포맷으로 전송됨을 특징으로 하는 방법.
제11항에 있어서, 상기 타이밍 콘트롤러가 상기 엔드 비트를 검출하지 못할 시에 상기 내부 데이터의 수신 에러가 발생됨을 인지함을 특징으로 하는 방법.
공통 버스에 드레인이 연결되고 접지에 소오스가 연결되며 제1 입력을 게이트로 수신하는 제1 모오스 트랜지스터;
상기 공통 버스에 드레인이 연결되고 접지에 소오스가 연결된 제2 모오스 트랜지스터;
상기 공통 버스에 드레인이 연결되고 소오스가 전원전압에 연결된 제3 모오스 트랜지스터;
리드 제어신호의 상태에 따라 상기 제1 입력 및 제2 입력 중 하나를 선택하여 상기 제3 모오스 트랜지스터의 게이트에 인가하는 제1 셀렉터; 및
상기 리드 제어신호의 상태에 따라 제3,4 입력들 중 하나를 선택하여 상기 제2 모오스 트랜지스터의 게이트에 인가하는 제2 셀렉터를 포함함을 특징으로 하는 데이터 전송을 위한 드라이버 회로.
제13항에 있어서, 상기 제1 입력과 상기 제3 입력은 동일한 입력임을 특징으로 하는 데이터 전송을 위한 드라이버 회로.
제14항에 있어서, 상기 동일한 입력은 소프트 페일 신호나 리드 아웃 데이터임을 특징으로 하는 데이터 전송을 위한 드라이버 회로.
제13항에 있어서, 상기 제1,2 모오스 트랜지스터가 엔 채널 모오스 전계효과 트랜지스터일 경우에 상기 제3 모오스 트랜지스터는 피 채널 모오스 전계효과 트랜지스터임을 특징으로 하는 데이터 전송을 위한 드라이버 회로.
제13항에 있어서, 상기 제2 입력이 제1 논리 상태로 픽스될 경우에 상기 제4 입력은 제2 논리 상태로 픽스되는 것을 특징으로 하는 데이터 전송을 위한 드라이버 회로.
제13항에 있어서, 상기 리드 제어신호의 상태는 모니터링 모드에서 비활성화되고, 데이터 리드 모드에서 활성화됨을 특징으로 하는 데이터 전송을 위한 드라이버 회로.
제18항에 있어서, 상기 모니터링 모드에서 상기 공통 버스에는 클럭 복원부의 로킹 상태 유무를 나타내는 로킹 상태 신호가 전송되고, 상기 데이터 리드 모드에서 상기 공통 버스에는 비트 에러율 테스트 데이터나 패널 터치 데이터가 전송됨을 특징으로 하는 데이터 전송을 위한 드라이버 회로.
제19항에 있어서, 상기 드라이버 회로는 디스플레이 드라이버 IC의 소오스 드라이버에 채용됨을 특징으로 하는 데이터 전송을 위한 드라이버 회로.
디스플레이 데이터를 수신하여 복원 클럭 신호를 생성하며 클럭 트레이닝 신호의 수신 시에 로킹 상태 신호를 생성하는 클럭 복원부;
시리얼 인터페이스 형태로 데이터를 전송하기 위해 콘트롤러에 연결된 공유 백 채널; 및
제1 동작 모드에서는 상기 로킹 상태 신호가 상기 공유 백 채널을 통해 전송되도록 드라이빙하고, 제2 동작 모드에서는 DDI 내부 회로에서 출력된 리드 아웃 데이터가 상기 공유 백 채널을 통해 전송되도록 드라이빙하는 공유 백 채널 드라이버를 포함하는 디스플레이 드라이버를 구비하는 디스플레이 구동 장치.
제21항에 있어서, 상기 디스플레이 드라이버는 상기 콘트롤러로부터 디스플레이 구동 데이터를 받아 패널의 컬럼 라인들을 구동하는 소오스 드라이버임을 특징으로 하는 디스플레이 구동 장치.
제21항에 있어서, 상기 디스플레이 드라이버는 상기 콘트롤러로부터 게이트 제어 데이터를 받아 패널의 로우 라인들을 구동하는 게이트 드라이버임을 특징으로 하는 디스플레이 구동 장치.
제21항에 있어서, 상기 공유 백 채널 드라이버는:
공통 버스에 드레인이 연결되고 접지에 소오스가 연결되며 제1 입력을 게이트로 수신하는 제1 모오스 트랜지스터;
상기 공통 버스에 드레인이 연결되고 접지에 소오스가 연결된 제2 모오스 트랜지스터;
상기 공통 버스에 드레인이 연결되고 소오스가 전원전압에 연결된 제3 모오스 트랜지스터;
리드 제어신호의 상태에 따라 상기 제1 입력 및 제2 입력 중 하나를 선택하여 상기 제3 모오스 트랜지스터의 게이트에 인가하는 제1 셀렉터; 및
상기 리드 제어신호의 상태에 따라 제3,4 입력들 중 하나를 선택하여 상기 제2 모오스 트랜지스터의 게이트에 인가하는 제2 셀렉터를 포함함을 특징으로 하는 디스플레이 구동 장치.
제24항에 있어서, 상기 제1 입력과 상기 제3 입력에는 상기 로킹 상태 신호나 상기 리드 아웃 데이터가 공통으로 인가됨을 특징으로 하는 디스플레이 구동 장치.
제25항에 있어서, 상기 제1,2 모오스 트랜지스터가 엔 채널 모오스 전계효과 트랜지스터일 경우에 상기 제3 모오스 트랜지스터는 피 채널 모오스 전계효과 트랜지스터임을 특징으로 하는 디스플레이 구동 장치.
제26항에 있어서, 상기 제2 입력이 논리 하이로 픽스될 경우에 상기 제4 입력은 논리 로우로 픽스되는 것을 특징으로 하는 디스플레이 구동 장치.
제24항에 있어서, 상기 리드 제어신호의 상태는 상기 제1 동작 모드에서 비활성화되고, 상기 제2 동작 모드에서 활성화됨을 특징으로 하는 디스플레이 구동 장치.
제24항에 있어서, 리드 아웃 데이터는 비트 에러율 테스트 데이터나 패널 터치 데이터임을 특징으로 하는 디스플레이 구동 장치.
제29항에 있어서, 상기 디스플레이 구동 장치는 패널 DDI 또는 모바일 DDI에 적용됨을 특징으로 하는 디스플레이 구동 장치.
액정 패널;
상기 액정 패널의 게이트 라인들을 구동하는 게이트 드라이버;
제1 동작 모드에서는 로킹 상태 신호가 공유 백 채널을 통해 전송되도록 드라이빙하고, 제2 동작 모드에서는 내부 회로에서 출력된 리드 아웃 데이터가 상기 공유 백 채널을 통해 전송되도록 드라이빙하는 공유 백 채널 드라이버를 포함하며, 상기 액정 패널의 소오스 라인들을 구동하는 소오스 드라이버; 및
상기 공유 백 채널에 연결되며, 상기 게이트 드라이버 및 상기 소오스 드라이버를 제어하는 타이밍 콘트롤러를 구비하는 액정 디스플레이 장치.
제31항에 있어서, 상기 타이밍 콘트롤러는 상기 리드 아웃 데이터를 수신하여 외부의 테스트 장치로 제공하는 것을 특징으로 하는 액정 디스플레이 장치.
제32항에 있어서, 상기 리드 아웃 데이터는 비트 에러율 테스트 데이터나 패널 터치 데이터임을 특징으로 하는 액정 디스플레이 장치.
제31항에 있어서, 상기 리드 아웃 데이터는 상기 액정 패널의 온도를 감지하는 온도센서로부터 출력된 온도 데이터나, 상기 액정 패널의 화소에 대한 휘도를 칼라별로 감지하는 칼라 센서로부터 출력된 휘도 데이터임을 특징으로 하는 액정 디스플레이 장치.
제34항에 있어서, 상기 타이밍 콘트롤러는 상기 온도 데이터를 수신 시에 온도 변화에 따른 색좌표 보상을 제어하며, 상기 휘도 데이터를 수신 시에 휘도 변화에 따른 휘도 보상을 제어함을 액정 디스플레이 장치.
제35항에 있어서, 상기 공유 백 채널은 상기 소오스 드라이버와 타이밍 콘트롤러 간에 연결되는 시리얼 공통 버스임을 특징으로 하는 액정 디스플레이 장치.
제1,2 동작 모드를 가지며 공통 버스에 연결된 제1 드라이버;
상기 제1 드라이버가 상기 제1 동작 모드에 있을 때 상기 제2 동작 모드를 독립적으로 수행하여 상기 공통 버스를 통해 설정된 포맷의 데이터를 전송하는 제2 드라이버; 및
상기 공통 버스에 연결된 공통 수신기를 구비함을 특징으로 하는 송수신 회로.
제37항에 있어서, 상기 제1 드라이버는 상기 제2 드라이버가 상기 제1 동작 모드에 있을 때 상기 제2 동작 모드를 독립적으로 수행하여 상기 공통 버스를 통해 설정된 포맷의 데이터를 전송함을 특징으로 하는 송수신 회로.
제38항에 있어서, 상기 설정된 포맷의 데이터는 스타트 데이터, 리드 아웃 데이터, 및 엔드 데이터로 구성됨을 특징으로 하는 송수신 회로.
제39항에 있어서, 상기 리드 아웃 데이터는 외부의 테스트 장치가 필요로 하는 액정 디스플레이 관련 데이터임을 특징으로 하는 송수신 회로.