KR20160094835A

KR20160094835A - 표시장치와 그 구동 장치 및 방법

Info

Publication number: KR20160094835A
Application number: KR1020150123267A
Authority: KR
Inventors: 문수환
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-01-30
Filing date: 2015-08-31
Publication date: 2016-08-10
Also published as: KR102390982B1; TW201627836A; TWI588701B

Abstract

본 발명은 표시장치와 그 구동 장치 및 방법에 관한 것으로, 이 표시장치는 터치 구동 시 스탠바이 상태의 스테이지의 누설 전류를 최소화하여 Q 노드의 전압을 유지할 수 있다.

Description

표시장치와 그 구동 장치 및 방법{DISPLAY DEVICE, AND DRIVING DEVICE AND METHOD THEREOF}

본 발명은 표시장치와 그 구동 장치 및 방법에 관한 것이다.

터치스크린은 액정 표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 전계발광 표시장치(Electroluminescence Device, EL), 전기영동 표시장치 등과 같은 화상표시장치에 설치되어 사용자가 화상표시장치를 보면서 터치스크린 내의 터치 센서를 가압하여(누르거나 터치하여) 미리 정해진 정보를 입력하는 입력장치의 한 종류이다.

표시장치의 구동 회로는 영상이 표시되는 픽셀 어레이, 픽셀 어레이의 데이터 배선들에 데이터 신호를 공급하는 데이터 구동 회로, 데이터 신호에 동기되는 게이트 펄스(또는 스캔 펄스)를 픽셀 어레이의 게이트 배선들(또는 스캔 배선들)에 순차적으로 공급하는 게이트 구동 회로(또는 스캔 구동 회로), 데이터 구동 회로와 게이트 구동 회로를 제어하는 타이밍 콘트롤러 등을 포함한다.

픽셀들 각각은 게이트 펄스에 응답하여 데이터 배선의 전압을 픽셀 전극에 공급하는 박막트랜지스터(Thin Film Transistor, TFT)를 포함할 수 있다. 게이트 펄스는 게이트 하이 전압(Gate High Voltage, VGH)와 게이트 로우 전압(Gate Low Voltage, VGL) 사이에서 스윙한다. 게이트 하이 전압(VGH)은 트랜지스터의 턴-온(turn-on) 전압으로써 n 타입 MOSFET의 경우에 문턱 전압 보다 높은 전압으로 설정된다. 게이트 로우 전압(VGH)은 트랜지스터의 턴-오프(turn-off) 전압으로써 n 타입 MOSFET의 경우에 문턱 전압 보다 낮은 전압으로 설정된다.

최근, 게이트 구동 회로를 픽셀 어레이와 함께 표시패널에 내장하는 기술이 적용되고 있다. 이하에서, GIP(Gate In Panel)는 표시패널에 내장된 게이트 구동 회로를 의미한다. 게이트 구동 회로 시프트 레지스터(shift register)를 포함한다. 시프트 레지스터는 종속적으로 접속된 다수의 스테이지들(stage)을 포함한다. 스테이지들은 스타트 펄스에 응답하여 출력을 발생하고 그 출력을 시프트 클럭에 따라 시프트시킨다.

시프트 레지스터의 스테이지들은 게이트 배선을 충전시키는 Q 노드와, 게이트 배선을 방전시키는 QB 노드, Q 노드와 QB 노드에 연결된 스위치 회로를 포함한다. 스위치 회로는 스타트 펄스 또는 이전 스테이지의 출력에 응답하여 Q 노드를 출전시켜 게이트 배선의 전압을 상승시키고, 다음 스테이지의 출력 또는 리셋 펄스에 응답하여 QB 노드를 방전시킨다. 스위치 회로는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT들로 구현될 수 있다.

터치스크린은 그 구조에 따라 부착형(add-on type), 상판형(on-cell type) 및 일체형(in-cell type)으로 나눌 수 있다. 부착형은 표시장치와 터치스크린을 개별적으로 제조한 후에, 표시장치의 상판에 터치스크린을 부착하는 방식이다. 상판형은 표시장치의 상부 유리 기판 표면에 터치 스크린을 구성하는 소자들을 직접 형성하는 방식이다. 내장형은 표시장치 내부에 터치스크린을 내장하여 표시장치의 박형화를 달성하고 내구성을 높일 수 있는 방식이다. 그러나, 부착형 터치스크린은 표시장치 위에 완성된 터치스크린이 올라가 장착되는 구조로 두께가 두껍고, 표시 장치의 밝기가 어두워져 시인성이 저하되는 문제가 있다. 또한, 상판형 터치스크린은 표시장치의 상면에 별도의 터치스크린이 형성된 구조로서, 부착형 보다 두께를 줄일 수 있지만, 여전히 터치스크린을 구성하는 구동 전극과 센싱 전극 및 이들을 절연시키기 위한 절연층 때문에 전체 두께가 증가하고 공정수가 증가하여 제조가격이 증가하는 문제점이 있었다.

한편, 일체형 터치스크린은 내구성 향상과 박형화가 가능하다는 점에서 부착형과 상판형의 터치스크린에 의해 발생하는 문제점들을 해결할 수 있는 장점이 있다. 이러한 일체형 터치스크린은 광방식 및 정전용량 방식의 터치스크린으로 구분될 수 있다.

광방식 터치스크린은 표시장치의 박막 트랜지스터 기판 어레이에 광센싱층을 형성하고, 백라이트 유닛으로부터의 광이나 적외선 광을 이용하여 터치된 부분에 존재하는 물체를 통해 반사된 광을 인식하는 방식이다. 그러나, 광방식 터치스크린은 주변이 어두운 경우 비교적 안정된 구동성능을 보여주지만, 주변이 밝은 경우 반사된 광보다 더 강한 광들이 노이즈로 작용하게 된다. 실제 터치에 의해 반사되는 광의 세기는 매우 약하여 외부가 조금만 밝아도 터치인식에 오류가 발생할 수 있기 때문이다. 특히, 광방식 터치스크린은 주변환경이 태양광에 노출되는 경우 광의 세기가 워낙 강하여 경우에 따라서는 터치 인식이 되는 않은 경우도 발생할 수 있는 문제점이 있다.

정전용량 방식 터치스크린은 자기 정전용량 방식(self-capacitance type)과 상호 정전용량 방식(mutual capacitance type)으로 구분 될 수 있다. 상호 정전용량방식 터치스크린은 공통전극을 분할하고, 이를 구동 전극과 센싱 전극으로 나누어 구동 전극과 센싱 전극 사이에 상호 정전용량(mutual capacitance)이 형성되도록 함으로써 터치 시 발생하는 상호 정전용량의 변화 량을 측정하여 터치를 인식하는 방법이다. 그러나, 상호 정전용량 방식 터치스크린은 터치 인식 시 발생하는 상호 정전용량의 크기는 매우 작은 반면, 표시장치를 구성하는 게이트 배선과 데이터 배선 사이의 기생용량(parasitic capacitance)은 매우 크기 때문에 터치 위치를 정확하게 인식하기 곤란한 문제점이 있다. 또한, 상호 정전용량 방식 터치센서는 공통전극 상에 터치 구동을 위한 다수의 터치 구동라인과 터치 센싱을 위한 다수의 터치 센싱라인을 형성시켜야 하기 때문에 매우 복잡한 배선구조를 필요로 하게 되는 문제점이 있다. 이러한 문제를 해결하기 위하여 최근 복수의 전극을 패널의 표시 영역에 형성할 때 복수의 픽셀 전극과 중첩되도록 형성하고, 이러한 전극을 디스플레이 구동 구간 동안 각 픽셀에 형성되어 있는 픽셀 전극과 함께 액정을 구동하는 공통전극으로 동작하며, 터치 구동 기간 동안 터치 드라이버로부터 인가되는 터치 스캔 신호에 의해 터치 위치를 감지하는 터치 전극으로 동작하도록 하는 디스플레이와 터치 구동의 분할 방식이 제안되고 있다.

디스플레이와 터치 분할 구동 방식의 경우 터치 구동하는 시간 동안 게이트 구동 회로의 시프트 레지스터를 이루는 스테이지들 중에서 Q 노드가 스탠바이(stand-by) 상태로 홀딩(holding)되고 있는 스테이지가 존재하게 된다. 해당 스테이지의 Q 노드는 터치 구동 시간 동안 전원 공급이 없는 플로팅(floating) 상태이기 때문에 누설전류로 인한 전압 강하가 일어나는 문제가 있다. 이러한 문제는 게이트 배선상에 비정상적인 신호가 출력되는 문제로 이어져 해당 게이트 배선과 대응하는 표시 패널 상에 가로줄이 시인되는 딤(Dim) 현상과 같은 화질 불량이 문제가 있었다. 나아가 스탠바이 상태의 스테이지의 Q 노드 전압이 떨어지는 문제로 인하여 터치 구동 시간을 증가시키는데 제약이 있었다.

본 발명은 구동 회로터치 구동 시 스탠바이 상태의 스테이지의 누설 전류를 최소화하여 Q 노드의 전압을 유지 시켜주는 표시장치와 그 구동 장치 및 방법을 제공할 수 있다.

본 발명은 구동 회로디스플레이 구동 시간과 터치 구동 시간 사이에 여유 타임(margin time) 저감으로 고해상도에서 클럭 시간(CLK time)을 확보할 수 있는 표시장치와 그 구동 장치 및 방법을구동 회로 제공할 수도 있다.

본 발명은 구동 회로안정적인 스탠바이 스테이지의 Q 노드 전압 홀딩(Holding)에 따른 터치 구동 시간을 증가시킬 수 있는 표시장치와 그 구동 장치 및 방법구동 회로를 제공할 수도 있다.

본 발명의 표시장치는 데이터 배선들과 게이트 배선들이 교차되고 화소들이 매트릭스 형태로 배치되고 터치 센서들을 가지는 표시패널; 상기 터치 센서들을 구동하는 터치 구동 회로; 상기 데이터 배선들에 데이터 신호를 공급하는 데이터 구동 회로; 시프트 레지스터를 이용하여 상기 게이트 배선들에 게이트 펄스를 공급하는 게이트 구동 회로; 및 상기 데이터 구동 회로에 입력 영상의 데이터를 공급하고 상기 데이터 구동 회로, 상기 게이트 구동 회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함한다.

상기 타이밍 콘트롤러는 디스플레이 구간과 터치 구간을 정의하는 터치 인에이블 신호를 생성한다. 상기 시프트 레지스터는 상기 터치 인에이블 신호가 입력되는 스테이지를 포함한다.

상기 스테이지는 풀업 트랜지스터를 제어하는 Q 노드; 및 상기 Q 노드에 연결된 드레인과, 상기 터치 인에이블 신호의 하이 레벨 전압이 인가되는 소스를 포함하여 상기 Q 노드의 방전 패스에 연결되고, 상기 터치 구간 동안 오프 상태를 유지하는 트랜지스터를 포함한다.

상기 표시장치의 구동 방법은 상기 디스플레이 구간과 상기 터치 구간을 정의하는 터치 인에이블 신호를 생성하는 단계; 및 Q 노드의 전압에 따라 상기 표시장치의 게이트 배선에 게이트 펄스를 공급하는 게이트 구동 회로에 상기 터치 구간 동안 상기 터치 인에이블 신호의 하이 레벨 전압을 공급하여 상기 Q 노드의 방전 경로에 연결된 트랜지스터의 드레인-소스간 전압을 감소시키는 단계를 포함한다.

본 발명의 게이트 구동 회로 및 이를 포함하는 터치 스크린 일체형 표시장치는, 한 프레임을 디스플레이 구동 구간 및 터치 구동 구간으로 시분할하고, 상기 터치 구동 구간에서 상기 터치 인에이블 신호는 하이(high) 또는 로우(low) 레벨이 되는 게이트 구동 회로로써, 이전 스테이지의 출력 신호에 의해 제어되어 제1 레벨의 터치 인에이블 신호를 Q노드에 공급하는 제1 트랜지스터, 다음 스테이지의 출력 신호에 의해 제어되어 제2 레벨의 터치 인에이블 신호를 상기 Q 노드에 공급하는 제2 트랜지스터, 상기 Q 노드 상의 전압에 의해 제어되어 인가된 제1 클럭 신호를 제N 출력단으로 출력하는 풀업 트랜지스터를 포함하고, 상기 제1 및 제2 그리고 풀업 트랜지스터가, N 타입일 때 상기 제1 레벨은 하이 레벨이 되고 상기 제2 레벨은 로우 레벨이 되며, P 타입일 때 상기 제2 레벨은 하이 레벨이 되고 상기 제1 레벨은 로우 레벨이 되는 제N 스테이지를 포함함으로써 Q 노드 상의 충전된 전하가 잘 빠져 가날 수 있는 소스-드레인 단자 사이의 경로에서 Q 노드와 반대측 단자인 소스 또는 드레인 단자에 고전위전원인 하이 논리 레벨의 터치 인에이블 신호(Touch EN)를 공급함으로써 Q 노드 전압이 떨어지지 않게 유지하고, 부트스트랩 할 때에도 더 높은 전압으로 상승하도록 할 수 있다.

본 발명의 실시예에 따른 게이트 구동 회로와 이를 포함하는 터치 스크린 일체형 표시장치는 터치 구동 시 스탠바이 상태의 스테이지의 누설 전류를 최소화하여 Q 노드의 전압을 유지 시켜주고, 디스플레이 구동 시간과 터치 구동 시간 사이에 여유 타임(margin time) 저감으로 고해상도에서 클럭 시간(CLK time)을 확보할 수 있으며, 안정적인 스탠바이 스테이지의 Q 노드 전압 홀딩(Holding)에 따른 터치 구동 시간을 증가시킬 수 있는 게이트 구동 회로와 이를 포함하는 터치 스크린 일체형 표시장치를 제공할 수 있다.

도 1은 n 타입 MOSFET의 Vgs에 따른 Id 를 보여 주는 도면이다.
도 2는 n 타입 MOSFET의 문턱 전압 이하 영역에서 Vds에 따른 Id를 보여 주는 도면이다.
도 3 및 도 4는 게이트 구동 회로에서 Q 노드가 방전될 수 있는 예를 보여 주는 도면이다.
도 5 내지 도 8은 본 발명에서 Q 노드의 방전을 방지하는 실시예들을 보여 주는 도면들이다.
도 9 내지 도 11은 본 발명의 실시에에 따른 구동 장치를 보여 주는 도면들이다.
도 12는 하나의 게이트 구동 회로를 구비한 실시예에 따른 터치패널 일체형 표시장치 및 이의 구동부를 도시한 도면.
도 13은 표시패널의 다수의 화소들과 이에 대응하는 패턴전극을 나타낸 도면.
도 14는 패턴전극과 센싱 라인의 연결관계를 나타낸 도면.
도 15는 두 개의 게이트 구동 회로를 구비한 실시예에 따른 터치패널 일체형 표시장치 및 이의 구동부를 도시한 도면.
도 16a는 제1 실시예에 따른 시프트 레지스터를 구성하는 복수개의 스테이지의 연결관계를 나타낸 도면.
도 16b는 제2 실시예에 따른 시프트 레지스터를 구성하는 복수개의 스테이지의 연결관계를 나타낸 도면.
도 17a는 제3 실시예에 따른 시프트 레지스터를 구성하는 복수개의 스테이지의 연결관계를 나타낸 도면.
도 17b는 제4 실시예에 따른 시프트 레지스터를 구성하는 복수개의 스테이지의 연결관계를 나타낸 도면.
도 18a 제1 및 제3 실시예에 따른 시프트 레지스터의 정방향 및 역방향 게이트 스캔을 나타낸 도면.
도 18b는 제2 및 제4 실시예에 따른 시프트 레지스터의 정방향 및 역방향 게이트 스캔을 나타낸 도면.
도 18c는 게이트 스캔 방향을 단방향(정방향) 스캔할 때 더미 스테이지가 없는 도면이다.
도 18d는 게이트가 양방향으로 구동 가능한 경우에 더미 스테이지가 추가된 도면이다.
도 19는 디스플레이 및 터치 시분할 구동을 나타낸 시간 흐름도.
도 20은 본 발명의 실시예에 따른 시프트 레지스터를 구성하는 제N 스테이지의 회로도.
도 21은 스탠바이 스테이지의 회로도.
도 22는 더미 스테이지의 회로도.
도 23은 정방향 구동에 있어서 제N 스테이지의 Q노드 충전과 게이트 펄스 출력 동작을 나타낸 도면.
도 24는 정방향 구동에 있어서 제N 스테이지의 Q노드 방전과 QB 노드 충전을 나타낸 도면.
도 25는 역방향 구동에 있어서 제N 스테이지의 Q노드 충전과 게이트 펄스 출력 동작을 나타낸 도면.
도 26은 역방향 구동에 있어서 제N 스테이지의 Q노드 방전과 QB 노드 충전을 나타낸 도면.
도 27은 정방향 구동에 있어서 스탠바이 스테이지로써의 제N 스테이지의 Q노드 충전을 나타낸 도면.
도 28은 Q 노드 전압을 유지하는 홀딩 기간을 나타낸 도면.
도 29는 게이트 펄스 출력 동작을 나타낸 도면.
도 30은 Q 노드 및 출력 단자의 방전 동작을 나타낸 도면.
도 31은 스탠바이 스테이지의 구동 시 파형도.
도 32는 정방향 구동에 있어서 더미 스테이지의 Q노드 충전을 나타낸 도면.
도 33은 Q 노드 전압을 유지하는 홀딩 기간을 나타낸 도면.
도 34는 게이트 펄스 출력 동작을 나타낸 도면.
도 35는 Q 노드 및 출력 단자의 방전 동작을 나타낸 도면.
도 36은 더미 스테이지의 구동 시 파형도.
도 37은 스탠바이 스테이지 또는 더미 스테이지 동작 시 Q노드 전압을 나타낸 파형도.

이하, 본 발명의 실시예에 의한 게이트 구동 회로와 이를 포함하는 터치 스크린 일체형 표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.

소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/ 또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

본 발명의 게이트 구동 회로에서 스위치 소자들은 n 타입 또는 p 타입 MOSFET 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 n 타입 트랜지스터를 예시하였지만, 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 MOSFET(NMOS)의 경우, 캐리어 가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안된다.

본 발명은 1 프레임 기간을 하나 이상의 터치 구간(touch time)과 하나 이상의 디스플레이 구간(display time)으로 시분할하여 화소들과 터치 센서들을 구동한다. 디스플레이 구간은 터치 구동 구간을 사이에 두고 분리된다. 게이트 구동 회로의 시프트 레지스터는 터치 구동 구간 동안 출력을 발생하지 않고, 다음 디스플레이 구간이 재개될 때부터 다음 출력을 발생하여야 한다. 그런데 시프트 레지스터의 Q 노드 전압이 터치 구동 구간 동안 방전되어 다음 디스플레이 구간이 재개될 때 게이트 펄스의 전압이 낮아지고 그 결과 같은 게이트 배선에 연결된 화소들의 충전야이 낮아지 라인 형태의 노이즈가 발생될 수 있다.

트랜지스터의 게이트-소스간 전압(Vgs)이 문턱 전압(Vth) 보다 낮으면 그 트랜지스터는 턴-오프(turn-off)되어 드레인 전류(Id)가 흐르지 않아야 하지만, 트랜지스터의 오프(off) 상태 또는 문턱 전압 이하 영역(sub-threshold region)에서 누설 전류가 발생될 수 있다. 실제로, Vgs가 Vth 보다 낮은 경우(Vgs < Vth)에 도 1과 같이 트랜지스터의 오프(off) 상태 또는 문턱 전압 이하 영역(sub-threshold region)에서 전류(Sub-threshold current)가 발생한다. 누설 전류(leakage) 또는 문턱 전압 이하 영역의 전류(Sub-threshold current)는 도 1 및 도 2와 같이 트랜지스터의 드레인-소스간 전압(Vds)와 게이트-소스 간 전압(Vgs)이 증가할수록 증가한다. 이러한 누설 전류는 크지 않지만 누설 전류가 흐르는 시간이 길어질수록 누설 전류양이 증가되어 회로 동작에 악영항을 끼치고 소비 전력을 발생한다. 또한, 트랜지스터의 누설 전류는 동작 온도가 높을수록 증가하고, 트랜지스터의 반도체 채널이 노출되었을 때 그 빛의 세기에 비례하여 증가한다.

본 발명은 터치 구동 구간 동안 Q 노드의 방전 경로 상에 연결된 트랜지스터들의 누설 전류를 최소화하기 위하여 그 트랜지스터의 오프 상태(Vgs < Vth)에서 Vds를 줄임으로써 Q 노드의 방전을 방지한다.

도 3 및 도 4는 게이트 구동 회로에서 Q 노드가 방전될 수 있는 예를 보여 주는 도면이다. 도 3 및 도 4는 양방향(bi-directional) 시프트 레지스터에서 정방향 모드로 동작하여 n 번째 출력(Vout)을 발생하는 제n 스테이지를 예시한 것이다. 도 3 및 도 4에 도시된 게이트 구동 회로는 Q 노드의 방전이 일어날 수 있는 상황을 예시하는 것으로, 본원 출원 전에 널리 알려진 종래 기술이 아니라는 것에 주의하여야 한다. 도 3 및 도 4에 도시된 트랜지스터는 n 타입 MOSFET를 예시한 것이나 본 발명은 이에 한정되지 않는다.

도 3 및 도 4를 참조하면, 게이트 구동 회로의 시프트 레지스터는 종속적으로 접속된 스테이지들을 포함한다. 스테이지들 각각은 풀업 트랜지스터(Tup)를 제어하는 Q 노드, Q 노드에 연결된 충방전부(21), Q 노드 안정화부(22), 풀다운 트랜지스터(Tdown)를 제어하는 QB 노드를 포함한다.

충방전부(21)는 제1 및 제2 트랜지스터(T1, T2)를 포함한다. 제1 및 제2 트랜지스터(T1, T2)는 Q 노드를 충방전한다. 양방향 시프트 레지스터가 정방향 모드로 동작할 때, 제1 트랜지스터(T1)는 제n-1 스테이지의 출력(Gn-1)에 응답하여 Q 노드를 충전하고, 제2 트랜지스터(T2)는 제n+1 스테이지의 출력(Gn+1)에 응답하여 Q 노드를 방전한다. 제1 트랜지스터(T1)의 드레인은 정방향 전원 단자에 연결되고, 소스는 Q 노드에 연결된다. 제1 트랜지스터(T1)의 게이트는 제1 게이트 단자에 연결된다. 정방향 모드에서, 정방향 전원 단자에는 VGH이 공급된다. 역방향 모드에서 정방향 전원 단자에는 게이트 로우 전압(VGL)이 공급된다. 제1 게이트 단자는 이전 클럭 또는 제n-1 스테이지의 출력(G(n-1))이 입력된다. 이전 클럭은 풀업 트랜지스터(Tup)에 인가되는 제n 클럭(CLK) 보다 위상이 빠른 클럭이다. VGH는 트랜지스터들(T1, T2, T3)의 문턱 전압(Vth) 보다 높은 전압으로 설정된다. VGL은 트랜지스터들(T1, T2, T3)의 문턱 전압(Vth) 보다 낮은 전압으로 설정된다.

제2 트랜지스터(T2)의 드레인은 Q 노드에 연결되고, 소스는 역방향 전원 단자에 연결된다. 제2 트랜지스터(T2)의 게이트는 제2 게이트 단자에 연결된다. 정방향 모드에서, 역방향 전원 단자에는 VGL이 공급된다. 역방향 모드에서 역방향 전원 단자에는 VGH이 공급된다. 제2 게이트 단자는 다음 클럭 또는 제n+1 스테이지의 출력(G(n+1))이 입력된다. 다음 클럭은 제n 클럭(CLK) 보다 위상이 늦은 클럭이다.

Q 노드는 충방전부(21)로부터의 VGH로 프리 차지(pre-charge)되고, 풀업 트랜지스터(Tup)에 제n 클럭(CLK)이 공급될 때 부트스트래핑(bootstrapping)으로 인해 그 전위가 2VGH 까지 상승하여 풀업 트랜지스터(Tup)를 턴-온시킨다. 풀업 트랜지스터(Tup)는 Q 노드 전압에 따라 턴-온되어 VGH의 제n 클럭(CLK)으로 출력 전압(Vout)을 VGH 전위까지 상승(rising)시킨다. 풀업 트랜지스터(Tup)의 게이트는 Q 노드에 연결된다. 풀업 트랜지스터(Tup)의 드레인은 클럭 단자에 연결된다. 풀업 트랜지스터(Tup)의 소스는 출력 단자에 연결된다. 클럭 단자에는 제n 클럭(CLK)이 입력된다.

Q 노드 안정화부(22)는 제3 트랜지스터(T3)를 포함한다. 제3 트랜지스터(T3)는 QB 노드에 응답하여 Q 노드를 방전한다. QB 노드에는 제n 클럭(CLK) 및 제1 게이트 단자에 인가되는 클럭 또는 이전 출력(Gn-1)과 중첩되지 않는 클럭을 바탕으로 생성된 QB 제어 신호가 입력된다. QB 제어 신호는 제3 트랜지스터(T3)와 풀다운 트랜지스터(Tdown)를 동시에 턴-온시켜 Q 노드를 방전시킴과 동시에 출력 전압(Vout)을 폴링시킨다. 제3 트랜지스터(T3)의 게이트는 QB 노드에 연결된다. 제3 트랜지스터(T3)의 드레인은 Q 노드에 연결된다. 제3 트랜지스터(T3)의 소스는 저전위 전원 단자에 연결된다. 저전위 전원 단자에는 VGL이 공급된다.

풀다운 트랜지스터(Tdown)는 QB 제어신호에 응답하여 출력 단자를 방전시켜 출력 전압(Vout)을 VGL 까지 낮춘다. 풀다운 트랜지스터(Tdown)의 게이트는 QB 노드에 연결된다. 풀다운 트랜지스터(Tdown)의 드레인은 출력 단자에 연결된다. 풀다운 트랜지스터(Tdown)의 소스는 저전위 전원 단자에 연결된다.

터치 구간은 디스플레이 구간의 1 수평 기간(horizontal time) 보다 길다. 이 터치 구간 동안 제2 및 제3 트랜지스터(T2, T3)의 게이트에는 VGL이 인가된다. 따라서, 터치 구간 동안 제2 및 제3 트랜지스터(T2, T3)의 Vgs = 0이기 때문에 이상적(ideal)으로는 드레인-소스간 전류(Ids)가 없어야 하지만, 누설 전류(I)로 인하여 Ids가 발생하여 Q 노드의 전압이 방전된다. 터치 구간 동안 트랜지스터들(T2, T3)의 드레인-소스간 전압(Vds)이 VGH과 VGL의 차전압 만큼(Vds = Vq - VGL ≒ VGH - VGL) 높기 때문에 트랜지스터의 오프 상태에서 누설 전류(I)가 발생된다. Q 노드의 방전 시간이 길어지면 Q 노드 전압(Vq)이 낮아져 게이트 구동 회로가 정상적인 출력을 발생하지 못한다.

도 4에서 CLKB는 제n 클럭(CLK)과 역위상의 클럭이다. Vqb는 QB 노드의 전압이다.

본 발명은 이러한 누설 전류를 방지하기 위하여 도 5 내지 도 8과 같이 터치 구간 동안 Q 노드의 방전 경로 상에 존재하는 트랜지스터들(T2, T3)의 오프 상태(Vgs < Vth)에서 Vds를 최소(Vds = 0)으로 제어한다.

도 5 내지 도 8은 본 발명에서 Q 노드의 방전을 방지하는 실시예들을 보여 주는 도면들이다.

도 5 및 도 6을 참조하면, 본 발명은 교류 신호 즉, 터치 인에이블 신호(VTEN)를 이용하여 터치 구간 동안 Q 노드의 방전을 방지한다. 터치 인에이블 신호(VTEN)는 디스플레이 구간 동안 로우 레벨 전압(=VGL)를 유지하고, 터치 구간 동안 하이 레벨 전압(=VGH)을 유지하는 교류 신호이다.

트랜지스터들(T1, T2, T3)의 게이트에는 터치 구간 동안 VGL이 인가되어 오프 상태를 유지한다. 트랜지스터들(T1, T2, T3)의 소스에는 터치 구간 동안 터치 인에이블 신호(VTEN)의 VGH가 공급된다. 제1 트랜지스터(T1)는 터치 구간 동안 VGH로 Q 노드를 충전한다. 반면에 제2 및 제3 트랜지스터들(T2, T3)은 Q 노드의 방전 패스에 연결되어 터치 구간 동안 Q 노드의 방전을 억제한다. 이 때, 제2 및 제3 트랜지스터(T2)의 소스는 드레인으로 볼 수 있다. 따라서, 트랜지스터들(T1, T2, T3) 각각의 Vds가 최소(Vds = 0)로 되기 때문에 그 트랜지스터들을 통한 누설 전류가 없어 Q 노드가 방전되지 않는다.

한편, 클럭(CLK)이 입력될 때 Q 노드의 전압이 2VGH로 상승한다. 이 때 트랜지스터의 Vds를 최소화하기 위하여 터치 인에이블 신호의 전압도 클럭(CLK)과 동기되어 2VGH로 상승될 수도 있다.

터치 구간 동안, 트랜지스터들(T1, T2, T3) 각각에서 Vds = Vq - VGH ≒ VGH - VGH = 0이기 때문에 누설 전류가 없다. 그 결과, 본 발명은 Q 노드의 전압(Vq)을 터치 구간 동안 거의 그대로 유지할 수 있다.

제1 트랜지스터(T1)에 터치 인에이블 신호(VTEN)을 인가하는 이유는 스캔 방향을 클럭 신호 변경으로 변경할 수 있도록 하기 위함이다. 시프트 레지스터의 전체 스테이지들 중에서 터치 구간이 시작하고 끝나는 위치의 스테이지들만 도 5 및 도 7과 같은 더미 스테이지 회로가 적용될 수 있다. 그 이외의 스테이지들은 기존의 스테이지 회로를 사용해야 한다.

터치 인에이블 신호(VTEN)는 시프트 레지스터의 스캐닝 방향 변경에 대응하여 도 6과 같이 터치 구간 보다 넓은 하이 레벨 구간을 가질 수 있다. 터치 인에이블 신호(VTEN)와 QB 노드의 전압이 동시에 하이 레벨(=VGH)로 라이징될 때, 제1 트랜지스터(T1)가 턴-온되지 않더라도 제3 트랜지스터(T3)를 통해 Q 노드가 충전되어 원치 않는 타이밍에 출력(Vout)이 하이 레벨(=VGH)로 라이징될 수 있다. 이를 고려하여 터치 인에이블 신호(VTEN)가 터치 구간 보다 넓게 확장되는 경우에 다음과 같이 제한된다. 터치 인에이블 신호(VTEN)는 터치 구간의 시작 보다 앞서서 1 클럭 펄스폭 보다 먼저 하이 레벨(=VGH)로 라이징되거나 터치 구간이 끝난 직후 1 클럭 펄스폭 보다 더 늦게 로우 레벨(=VGL)로 폴링되면 안된다. 1 클럭 펄스폭은 시프트 레지스터에 인가되는 게이트 시프트 클럭(CLK)의 1 펄스폭이다. 다시 말하여, 터치 인에이블 신호(VTEN)가 터치 구간 보다 확장될 때 그 터치 인에이블 신호(VTEN)는 터치 구간의 시작 보다 1 클럭 펄스폭 이내의 시간부터 VGH 레벨로 라이징되어 그 터치 구간이 끝난 직후 1 클럭 펄스폭 이내의 시간에서 VGL 레벨로 폴링되어야 한다.

도 7 내지 도 8b를 참조하면, 제1 트랜지스터(T1)의 드레인에는 VGH가 인가될 수 있다. 이 실시예는 시프트 레지스터의 모든 스테이지들의 회로를 도 7에 도시된 회로로 적용하거나 특정 스테이지에만 적용할 수도 있다.

터치 인에이블 신호(VTEN)의 하이 레벨 구간은 터치 구간과 동일하게 설정될 수 있다. 터치 인에이블 신호(VTEN)는 터치 구간의 시작과 동시에 VGH 레벨로 라이징되어 그 터치 구간이 끝남과 동시에 VGH 레벨로 폴링된다.

도 8a의 예는 하나의 터치 구간이 끝나고, 그 다음 디스플레이 기간이 시작하기 전에 CLK을 먼저 하이 레벨로 인에이블시키는 예이다.

도 8b의 예는 하나의 터치 구간이 끝나고, 그 다음 디스플레이 기간이 시작하기 전에 CLKB를 먼저 하이 레벨로 인에이블시키는 예이다. 터치 인에이블 신호(VTEN)가 인가되는 게이트 구동회로의 스테이지들의 개수는 1 프레임 기간 내에 설정된 터치 구간의 개수 만큼 필요하다. 이 스테이지들 중에서 하나의 처치 구간에서 볼 때 Q 노드의 전압을 유지(holding)해야 하는 스테이지는 한 개이고, 터치 엔이이블 신호(VTEN)가 인가되는 나머지 스테이지들은 Q 노드와 QB 노드가 플로팅(floating)될 수 있다. 이 경우에, 외부 영향으로 Q 노드의 전하가 유입된 상태에서 바로 CLK이 인에이블될 경우 원치 않는 출력이 발생될 수 있으므로 CLK에 인에이블되기 전에 CLKB를 먼저 인에이블시키면 Q 노드가 게이트 로우 전압(VGL)로 QB 노드는 게이트 하이 전압(VGH)으로 초기화한 후에 디스플레이 구간 동작을 시작하게 하여 회로 회로 동작의 안정성을 높일 수 있다.

본 발명의 구동 장치는 도 9 내지 도 11과 같은 형태로 IC(Integrate Circuit) 패키지로 구현될 수 있다.

도 9를 참조하면, 구동 장치는 드라이브 IC(DIC)와 터치 IC(TIC)를 포함한다.

드라이브 IC(DIC)는 터치 센서 채널부(10), Vcom 버퍼(11), 스위치 어레이(12), 타이밍 제어 신호 생성부(13), 멀티플렉서(Multiplexer, MUX)(14), 및 DTX 보상부(15)를 포함한다.

터치 센서 채널부(10)는 센싱 라인(SL)을 통해 터치 센서들의 패턴전극(120)에 연결되고, 스위치 어레이(12)를 통해 Vcom 버퍼(11)와 멀티플렉서(14)에 연결된다. 멀티플렉서(14)는 센싱 라인(SL)을 터치 IC(TIC)에 연결한다. 1:3 멀티플렉서의 경우에, 멀티플렉서(14)는 터치 IC(TIC)의 한 개 채널을 세 개의 센싱 라인들(SL)에 시분할 연결함으로써 터치 IC(TIC)의 채널 개수를 줄인다. 멀티플렉서(14)는 MUX 제어신호(MUX C1~C3)에 응답하여 터치 IC(TIC)의 채널과 연결될 센싱 라인들을 선택한다. 멀티플렉서(14)는 터치 라인들(Touch line)을 통해 터치 IC(TIC)의 채널들에 연결된다.

Vcom 버퍼(11)는 화소의 공통 전압(Vcom)을 출력한다. 스위치 어레이(12)는 타이밍 제어 신호 생성부(13)의 제어 하에 디스플레이 구간 동안 Vcom 버퍼(11)로부터의 공통 전압(Vcom)을 터치 센서 채널부(10)로 공급한다. 스위치 어레이(12)는 타이밍 제어 신호 생성부(13)의 제어 하에 터치 구간 동안 센싱 라인들(SL)을 터치 IC(TIC)에 연결한다.

타이밍 제어 신호 생성부(13)는 디스플레이 구동 회로와 터치 IC(TIC)의 동작 타이밍을 제어하기 위한 타이밍 제어 신호들을 발생한다. 디스플레이 구동 회로는 화소에 입력 영상의 데이터를 기입하기 위한 데이터 구동 회로와 게이트 구동 회로를 포함한다. 데이터 구동 회로는 데이터 전압을 발생하여 표시패널의 데이터 배선들에 공급한다. 데이터 구동 회로는 드라이브 IC(DIC)에 집적될 수 있다. 게이트 구동 회로는 데이터 전압에 동기되는 게이트 펄스(또는 스캔 펄스)를 표시패널의 게이트 배선들에 순차적으로 공급한다. 게이트 구동 회로는 도 12 및 도 15와 같이 화소들과 함께 표시패널의 기판 상에 함께 배치될 수 있다.

타이밍 제어 신호 생성부(13)는 도 12에 도시된 타이밍 콘트롤러(400) 내의 타이밍 제어 신호 생성부와 실질적으로 동일하다. 타이밍 제어 신호 생성부(13)는 디스플레이 구간 동안 디스플레이 구동 회로를 구동 시키고 터치 구간 동안 터치 IC(TIC)를 구동 시킨다.

타이밍 제어 신호 생성부(13)는 디스플레이 구간과 터치 구간을 정의하는 터치 인에이블 신호(Touch EN)를 생성하여 디스플레이 구동 회로와 터치 IC(TIC)를 동기시킨다. 디스플레이 구동 회로는 터치 인에이블 신호(Touch EN)의 제1 레벨 기간 동안 화소들에 데이터를 기입한다. 터치 IC는 터치 인에이블 신호(Touch EN)의 제2 레벨에 응답하여 터치 센서들을 구동하여 터치 입력을 센싱한다. 터치 인에이블 신호(Touch EN)의 제1 레벨은 로우 레벨(Low level)일 수 있고, 제2 레벨은 하이 레벨(High level)일 수 있으나 그 반대로 설정될 수도 있다.

게이트 구동 회로의 Q 노드 방전을 억제하는 터치 인에이블 신호(VTEN)는 타이밍 제어 신호 생성부(13)로부터 생성된 디지털 로직 레벨의 터치 인에이블 신호(Touch EN)를 바탕으로 생성된다. 타이밍 제어 신호 생성부(13)는 터치 인에이블 신호(Touch EN)의 제2 레벨 구간을 앞뒤로 1 클럭 펄스폭 이내의 폭만큼 더 확장하여 터치 인에이블 신호(Touch EN)를 변조하여 도 6과 같은 터치 인에이블 신호(VTEN)의 타이밍을 정의하거나 터치 인에이블 신호(Touch EN)를 그대로 이용하여 도 8과 같은 터치 인에이블 신호(VTEN)의 타이밍을 정의할 수 있다. 도시하지 않은 레벨 시프트(Level shifter)는 타이밍 제어 신호 생성부(13)로부터 출력된 디지털 로직 레벨의 터치 인에이블 신호(Touch EN)으로 게이트 구동 회로의 MOSFET를 제어할 수 없기 때문에 터치 인에이블 신호(Touch EN)의 레벨을 시프트하여 VGH와 VGL 사이에서 스윙하는 터치 인에이블 신호(VTEN)를 생성한다. 레벨 시프터는 타이밍 제어 신호 생성부(13)로부터 출력된 디지털 로직 레벨의 게이트 스타트 펄스(VST)와 게이트 시프트 클럭(CLK)의 레벨을 VGH와 VGL로 시프트한다. 레벨 시프터로부터 터치 인에이블 신호(VTEN), 게이트 스타트 펄스(VST), 게이트 시프트 클럭(CLK) 등은 게이트 구동 회로의 시프트 레지스터에 공급한다.

입력 영상 데이터의 변화에 따라 터치 센서 신호에 노이즈가 커질 수 있다. DTX 보상부(15)는 입력 영상 데이터를 분석하여 입력 영상의 계조 변화에 따라 터치 로 데이터(TDATA)에서 노이즈 성분을 제거하여 터치 IC(TIC)로 전송한다 DTX는 Display and Touch crosstalk를 의미한다. 터치 센서의 노이즈가 입력 영상의 데이터 변화에 따라 민감하게 변하지 않는 시스템의 경구에 DTX 보상부(15)는 필요 없으므로 생략될 수 있다. 도 9에서 DTX DATA는 DTX 보상부(15)의 출력 데이터이다.

터치 IC(TIC)는 타이밍 제어 신호 생성부(13)로부터의 터치 인에이블 신호(Touch EN)에 응답하여 터치 구간 동안 멀티플렉서(14)를 구동시켜 멀티플렉서(14)와 센싱 라인들(SL)을 통해 터치 센서의 전하를 수신한다. 도 9에서 MUX C1~C3는 멀티플렉서의 채널을 선택하는 신호이다.

터치 IC(TIC)는 터치 센서의 수신 신호로부터 터치 입력 전후의 전하 변화량을 검출하고 그 전화 변화량을 소정의 문턱값과 비교하여 문턱값 이상의 전하 변화량을 갖는 터치 센서들의 위치를 터치 입력 영역으로 판정한다. 터치 IC(TIC)는 터치 입력 각각에 대하여 좌표를 계산하여 터치 입력 좌표 정보를 포함한 터치 데이터를 외부의 호스트 시스템으로 전송한다. 터치 IC(TIC)는 터치 센서의 전하를 증폭하는 증폭기, 터치 센서로부터 수신된 전하를 누적하는 적분기, 적분기의 전압을 디지털 데이터로 변환하는 ADC(Analog to Digital Converter), 및 연산 로직부를 포함한다. 연산 로직부는 ADC로부터 출력된 터치 로 데이터(Touch raw data)를 문턱값과 비교하여 그 비교 결과에 따라 터치 입력을 판정하고 좌표를 계산하는 터치 인식 알고리즘을 실행한다.

드라이브 IC(DIC)와 터치 IC(TIC)는 SPI(Serial Peripheral Interface) 인터페이스를 통해 신호들을 송수신할 수 있다.

호스트 시스템은 본 발명의 표시장치가 적용 가능한 전자 기기의 시스템 본체를 의미한다. 호스트 시스템은 폰 시스템(Phone system), TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템 중 어느 하나일 수 있다. 호스트 시스템은 드라이브 IC(DIC)에 입력 영상의 데이터를 전송하고, 터치 IC(TIC)로부터 터치 입력 데이터를 수신하여 터치 입력과 연계된 어플리케이션(application)을 실행한다.

도 10을 참조하면, 구동 장치는 드라이브 IC(DIC)와 MCU(Micro Controller Unit)을 포함한다.

드라이브 IC(DIC)는 터치 센서 채널부(10), Vcom 버퍼(11), 스위치 어레이(12), 제1 타이밍 제어 신호 생성부(13), 멀티플렉서(14), DTX 보상부(15), 센싱부(16), 제2 타이밍 제어 신호 생성부(17) 및 메모리(18)를 포함한다. 이 실시예는 전술한 도 9의 실시예와 비교할 때, 센싱부(16)와 제2 타이밍 제어 생성부(17)가 드라이브 IC(DIC) 내에 집적된 것에서 차이가 있다. 제1 타이밍 제어 생성부(13)는 도 9의 그것과 실질적으로 동일하다. 따라서, 제1 타이밍 제어 생성부(13)는 디스플레이 구동 회로와 터치 IC(TIC)의 동작 타이밍을 제어하기 위한 타이밍 제어 신호들을 발생한다.

센싱부(16)는 터치 센서의 전하를 증폭하는 증폭기, 터치 센서로부터 수신된 전하를 누적하는 적분기, 및 적분기의 전압을 디지털 데이터로 변환하는 ADC를 포함한다. ADC 로부터 출력된 터치 로 데이터(Touch raw data, TDATA)는 MCU로 전송된다. 제2 타이밍 제어 생성부(17)는 멀티플렉서(14), 센싱부(16)의 동작 타이밍을 제어하기 위한 타이밍 제어 신호, 클럭 등을 발생한다. 드라이브 IC(DIC) 내에서 DTX 보상부(15)는 생략될 수 있다. 메모리(18)는 제2 타이밍 제어 생성부(17)의 제어 하에 터치 로 데이터(TDATA)를 일시 저장한다.

드라이브 IC(DIC)와 MCU는 SPI(Serial Peripheral Interface) 인터페이스를 통해 신호들을 송수신할 수 있다. MCU는 터치 로 데이터(TDATA)를 문턱값과 비교하여 그 비교 결과에 따라 터치 입력을 판정하고 좌표를 계산하는 터치 인식 알고리즘을 실행한다.

도 11을 참조하면, 구동 장치는 드라이브 IC(DIC)와 메모리(Memory, MEM)을 포함한다.

드라이브 IC(DIC)는 터치 센서 채널부(10), Vcom 버퍼(11), 스위치 어레이(12), 제1 타이밍 제어 신호 생성부(13), 멀티플렉서(14), DTX 보상부(15), 센싱부(16), 제2 타이밍 제어 신호 생성부(17), 메모리(18), 및 MCU(19)를 포함한다. 이 실시예는 전술한 도 10의 실시예와 비교할 때, MCU(19)가 드라이브 IC(DIC) 내에 집적된 것에서 차이가 있다. MCU(19)는 터치 로 데이터(TDATA)를 문턱값과 비교하여 그 비교 결과에 따라 터치 입력을 판정하고 좌표를 계산하는 터치 인식 알고리즘을 실행한다.

메모리(MEM)는 디스플레이 구동 회로와 센싱부(16)의 동작에 필요한 타이밍 정보에 관한 레지스터(register) 설정값을 저장한다. 메모리(MEM)로부터 레지스터 설정값 표시장치의 전원이 켜지면 제1 타이밍 제어 신호 생성부(16)와 제2 타이밍 제어 신호 생성부(17)로 로딩(Loading)된다. 제1 타이밍 제어 신호 생성부(16)와 제2 타이밍 제어 신호 생성부(17)는 메모리로부터 읽어 들인 레지스터 설정값을 바탕으로 디스플레이 구동 회로와 센싱부(16)를 제어하기 위한 타이밍 제어 신호들을 발생한다. 구동 장치의 구조적 변경 없이 메모리(MEM)의 레지스터 설정값을 변경하여 모델 변경에 대응할 수 있다.

도 12는 하나의 게이트 구동 회로를 구비한 실시예에 따른 터치패널 일체형 표시장치 및 이의 구동부를 도시한 도면이고, 그리고 도 13은 표시패널의 다수의 화소들과 이에 대응하는 패턴전극을 나타낸 도면이고, 도 14는 패턴전극과 센싱 라인의 연결관계를 나타낸 도면이다. 그리고 도 15는 두 개의 게이트 구동 회로를 구비한 실시예에 따른 터치패널 일체형 표시장치 및 이의 구동부를 도시한 도면이다.

도시된 바와 같이, 본 발명의 표시장치는 화상을 표시하는 표시패널(100)과, 호스트 시스템으로부터 타이밍 신호를 인가 받아 각종 제어신호를 생성하는 타이밍 콘트롤러(400)와 제어신호에 대응하여 표시패널(100)을 제어하는 게이트 구동 회로(200) 및 데이터 구동 회로(300)를 포함하고, 터치 구동을 위한 터치 구동 회로(500)를 포함한다.

상기 표시패널(100)은 글라스를 이용한 기판 상에 K개의(K는 자연수) 게이트 배선(GL)과 다수의 데이터 배선(DL)이 매트릭스 형태로 교차되고, 교차 지점에 다수의 화소(110)를 정의한다. 각 화소(110)에는 박막트랜지스터(TFT)와 액정캐패시터(Clc) 및 스토리지캐패시터(Cst)가 구비되며, 모든 화소(110)들은 하나의 표시영역(A/A)을 이루게 된다. 화소(110)가 정의되지 않은 영역은 비표시영역(N)으로 구분된다.

또한 상기 표시패널(100)은 터치스크린이 내장되어 있으며 터치스크린은 사용자의 터치 위치를 감지하는 기능을 수행하는 것으로 특히 본 발명에 다른 표시패널은 자기 정전용량 방식을 적용한 인셀 타입의 터치스크린을 내장할 수 있다. 그리고 도 13에서와 같이 상기 표시패널(100)은 모든 화소(110)들 복수개의 화소 그룹으로 그룹화하고, 각 그룹에 1:1로 대응하는 복수개의 패턴전극(120)을 더 포함할 수 있다. 그리고 도 14에서와 같이 복수개의 패턴전극(120)들은 센싱라인(SL)을 통해 터치 구동 회로(500)와 연결될 수 있다.

상기 패턴전극(120)에는 표시패널(100)의 디스플레이 구동을 위해 공통전압이 인가될 수 있고, 그에 따라 화소 전극과 함께 액정을 구동하는 공통 전극으로 동작할 수 있다. 그리고 상기 패턴전극(120)에는 터치 감지를 위해 터치 스캔 신호가 인가될 수 있고, 그에 따라 터치 위치를 감지하는 터치 전극으로 동작할 수 있다. 예를 들어, 본 발명에 일 실시예에 따른 터치스크린 일체형 표시장치이므로, 1 프레임 내에서 디스플레이 구동 및 터치 구동을 시간적으로 분할하여 구동을 하며, 표시패널(100)의 구동 모드가 디스플레이 구동 모드이면 복수의 패턴전극(120)들은 공통 전압을 인가 받아 화소 전극과 함께 디스플레이 구동을 위한 공통 전극으로 동작하며, 표시패널(100)의 구동 모드가 터치 구동 모드이면, 터치 구동 회로(500)로부터 터치 스캔 신호를 인가 받아 터치 위치 감지를 위한 터치 전극으로 동작한다. 여기서 공통 전압은 상기 터치 구동 회로(500)로부터 인가되거나, 별도의 공통 전압 발생부를 구비하여 상기 터치 구동 회로(500)를 거치지 않고 표시패널(100)에 직접 인가될 수 있다.

또한 터치 구동 회로(500)는 터치 스캔 신호를 생성하는 터치 스캔 신호 생성부, 수신된 터치 센싱 신호의 차이를 이용하여 터치 여부를 감지하는 터치 감지부 및 공통 전압 또는 터치 스캔 신호를 복수의 전극들로 인가하는 스위칭부 포함하여 구성될 수 있으며, 표시패널(100)의 구동모드에 따라 복수의 패턴전극(120)들 각각으로 센싱라인(SL)들을 통해 공통 전압을 인가하거나 터치 스캔 신호를 인가하고, 터치 스캔 신호에 의해 발생된 터치 센싱 신호를 복수의 패턴전극(120)들로부터 수신하고, 수신된 터치 센싱 신호의 차이를 이용하여 터치 여부를 감지하는 역할을 수행한다.

한편 상기 패턴전극(120)은 그룹화하여 한 프레임 동안 그룹별로 순차적으로 동작할 수 있고, 그룹을 이루는 패턴전극(120)의 개수는 터치 구동 시간과 디스플레이 구동 시간을 고려하여 가변될 수 있다.

타이밍 콘트롤러(400)는 호스트 시스템으로부터 수신된 입력 영상신호(RGB)를 데이터 구동 회로(200)로 전송한다. 타이밍 콘트롤러(400)는 입력 영상신호(RGB)와 함께 수신되는 클럭신호(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync) 및 데이터 인에이블 신호(DE)등의 타이밍 신호를 이용하여 게이트 구동 회로(200) 및 데이터 구동 회로(300)의 동작 타이밍을 제어하기 위한 타이밍 제어신호를 생성한다.

여기서, 수평동기신호(Hsync)는 화면의 한 수평선을 표시하는 데 걸리는 시간을 나타내는 신호이고, 수직동기신호(Vsync)는 한 프레임의 화면을 표시하는 데 걸리는 시간을 나타내는 신호이다. 또한, 데이터 인에이블 신호(DE)는 표시패널(100)에 정의된 화소에 데이터전압을 공급하는 기간을 나타내는 신호이다.

또한, 타이밍 콘트롤러(400)는 입력되는 타이밍 신호에 동기하여 게이트 구동 회로(200)의 제어신호(GCS) 및 데이터 구동 회로(300)의 제어신호(DCS)를 생성한다.

그 밖에 타이밍 콘트롤러(400) 는 게이트 구동 회로(200)의 각 스테이지의 구동 타이밍을 결정하는 복수의 클록신호를 생성하고, 게이트 구동 회로(200)에 제공한다. 그리고, 타이밍 콘트롤러(400)는 입력받은 영상데이터(RGB DATA)를 데이터 구동 회로(300)가 처리 가능한 형태로 정렬 및 변조하여 출력한다. 여기서, 정렬된 영상데이터는 화질개선을 위한 색좌표 보정 알고리즘이 적용된 형태일 수 있다.

또한 상기 타이밍 콘트롤러(400)는 터치 구동을 위한 터치 인에이블 신호(Touch EN)를 발생한다. 터치 인에이블 신호(Touch EN)는 터치 구동 회로(500)에 제공된다. 터치 인에이블 신호(Toch EN)는 레벨 시프터(402)를 통해 게이트 구동 회로(200)에 공급된다. 구동 회로상기 터치 구동 회로(500)는 하이 레벨의 터치 인에이블 신호(Touch EN)가 공급되는 동안 구동되어 터치 입력을 센싱한다.

다음으로, 데이터 구동 회로(300)는 타이밍 콘트롤러(400)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 시프트 클럭(Source Shift Clock; SSC)에 따라 시프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 구동 회로(300)는 소스 시프트 클럭(SSC)에 따라 입력되는 영상 데이터를 샘플링 신호에 따라 래치하여, 데이터 신호로 변경한 후, 소스 출력 인에이블(Source Output Enable; SOE) 신호에 응답하여 수평 라인 단위로 데이터 신호를 데이터라인(DL)들에 공급한다. 이를 위해 데이터 구동 회로(300)는 데이터 샘플링부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함할 수 있다.

다음으로, 게이트 구동 회로(200)는 타이밍 콘트롤러(400)로부터 전송되어 온 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 시프트 클럭(Gate Shift Clock; GSC)에 따라 시프트시켜, 순차적으로 게이트 배선(GL 1 내지 GL n)에 VGH 레벨의 게이트 펄스를 공급하며, 게이트 펄스가 공급되지 않는 나머지 기간 동안에는 게이트 배선(GL 1 내지 GL n)에 게이트로우전압(VGL)을 공급하게 된다.

한편, 본 발명에 적용되는 게이트 구동 회로(200)는, 패널과 독립되게 형성되어, 다양한 방식으로 패널과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 상기 게이트 구동 회로(200)는 표시패널(100)의 기판 제조시 박막패턴 형태로 비표시영역(N)상에 게이트-인-패널(Gate-In-Panel, GIP)방식으로 내장될 수 있다. 이 경우 게이트 구동 회로(200)를 제어하기 위한 게이트 제어신호로는 클럭 신호(CLK) 및 시프트 레지스터의 첫 번째로 구동하는 스테이지의 구동을 위한 스타트신호(VST)가 될 수 있다.

도 15를 참조하면, 게이트 구동 회로(200)는 표시패널(100)의 양단, 비표시영역(N)에 두 개가 구비될 수 있다. 제1 및 제2 게이트 구동 회로(200a, 200b)는 시프트레지스터를 포함하는 복수의 스테이지로 이루어진다. 이러한 제1 및 제2 게이트 구동 회로(200a, 200b)는 타이밍 콘트롤러(400)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 표시패널(100)에 형성된 다수의 게이트 배선(GL1 ~ GLn)을 통해 게이트 펄스를 교번하여 출력할 수 있다. 여기서, 출력된 게이트 펄스는 일정 수평기간 동안 중첩될 수 있다. 이는 게이트 배선(GL 1 ~ GL n)을 프리차징(precharging) 하기 위한 것으로, 데이터전압 인가 시 보다 안정적인 화소 충전을 진행할 수 있다.

도 16a, 도 16b, 도 17a 및 도 17b는 본 발명의 서로 다른 실시예에 따른 시프트 레지스터을 구성하는 복수개의 스테이지의 연결관계를 나타낸 도면이다. 그리고 도 18a는 도 16a 및 도 17a에 따른 시프트 레지스터를 구성하는 복수개의 스테이지들의 정방향 및 역방향 게이트 스캔을 나타낸 도면이다. 그리고 도 18b는 도 16b 및 도 17b에 따른 시프트 레지스터를 구성하는 복수개의 스테이지들의 정방향 및 역방향 게이트 스캔을 나타낸 도면이다. 또한 도 19는 디스플레이 및 터치 시분할 구동을 나타낸 시간 흐름도이다.

도 18a에 도시된 바와 같이 정방향 구동 시 B, C(더미 스테이지), A 순서로 스테이지가 구동하고, 역방향 구동 시 A, C(더미 스테이지), B 순서로 스테이지가 구동한다. 그리고 정방향 구동 시 B는 터치 구동 전 마지막 게이트 펄스를 출력한 스테이지이고, C는 더미 스테이지로써 터치 구동 구간 동안 Q 노드가 충전된 상태를 유지하는 홀딩 스테이지이며 A는 터치 구동 종료 후 첫번째 게이트 펄스를 출력하는 스테이지이다. 그리고 정방향 구동 시 A는 터치 구동 전 마지막 게이트 펄스를 출력한 스테이지이고, C는 더미 스테이지로써 터치 구동 동안 Q 노드가 충전된 상태를 유지하는 홀딩 스테이지이며, B는 터치 구동 종료 후 첫번째 게이트 펄스를 출력하는 스테이지이다.

도 18b에 도시된 바와 같이 정방향 구동 시 B, A 순서로 스테이지가 구동하고, 역방향 구동 시 A, B 순서로 스테이지가 구동한다. 그리고 정방향 구동 시 B는 터치 구동 전 마지막 게이트 펄스를 출력한 스테이지이고, A는 터치 구동 동안 Q 노드가 충전된 상태를 유지하는 홀딩 스테이지이자, 터치 구동 종료 후 첫번째 게이트 펄스를 출력하는 스테이지이다. 그리고 정방향 구동 시 A는 터치 구동 전 마지막 게이트 펄스를 출력한 스테이지이고, B는 터치 구동 동안 Q 노드가 충전된 상태를 유지하는 홀딩 스테이지이자 터치 구동 종료 후 첫번째 게이트 펄스를 출력하는 스테이지이다.

도 18c는 게이트 스캔 방향을 단방향(정방향) 스캔할 때 더미 스테이지가 없는 예이다. A는 터치 구동 동안 Q 노드가 충전된 상태를 유지하는 홀딩 스테이지이자, 터치 구동 종료 후 첫번째 게이트 펄스를 출력하는 스테이지이다.

도 18d는 게이트가 양방향(정방향, 순방향)으로 구동 가능할 때, 더미 스테이지(C)가 추가된 예이다.

설명의 편의를 위해 복수개의 스테이지 중 N((N은 자연수로 제N 스테이지는 N번째 스테이지를 의미한다)번째 스테이지의 연결관계와 상기 N번째 스테이지로부터 해당 게이트 배선에 VGH 레벨의 게이트 펄스를 출력하는 것을 중심으로 설명한다.

<제1 및 제3 시프트 레지스터>

도 16a 도 16b를 참조하면, 제1 및 제2 실시예에 따른 시프트 레지스터(210)는 도 1과 같은 제1 실시예에 따른 게이트 구동 회로(200)에 포함된 시프트 레지스터이고, 도 17a 및 도 17b를 참조하면, 제3 및 제4 실시예에 따른 시프트 레지스터(210)는 도 15와 같은 제2 실시예에 따른 게이트 구동 회로(200a, 200b)에 포함된 시프트 레지스터이다.

도 16a 및 도 17a에 따른 제1 및 제3 실시예에 따른 시프트 레지스터(210)를 구성하는 복수개의 스테이지로써 N, N+1, N+2 그리고 더미 스테이지(Dummy)를 도시하였다.

상기 N, N+1, N+2 스테이지 각각은 클럭 신호 배선(CLK, 제2 실시예에 따른 게이트 구동 회로(200a, 200b)에 포함된 시프트 레지스터인 경우 제1 클럭 신호 배선(CLK 1) 및 제2 클럭 신호 배선(CLK 2))으로부터 적어도 2개의 클럭 신호를 인가 받을 수 있다. 그리고 인접한 스테이지의 출력 신호 중 하나는 스타트 신호로 인가 받고 다른 하나는 리셋 신호로 인가 받을 수 있다.

또한 상기 더미 스테이지는 클럭 신호 배선(CLK)로부터 적어도 2개의 클럭 신호를 인가 받을 수 있고, 터치 인에이블 신호 라인으로부터 터치 인에이블 신호(VTEN, VTEN1, VTEN2구동 회로)를 인가 받을 수 있다. 그리고 인접한 스테이지의 출력 신호 중 하나는 스타트 신호(VST)로 인가 받고 다른 하나는 리셋 신호(RST)로 인가 받을 수 있다.

상기 스테이지들은 스타트 신호(VST)를 입력 받은 경우 게이트 펄스를 공급하기 위한 동작을 수행하고, 리셋 신호(RST)를 입력 받은 경우 게이트 배선(GL)을 방전하는 동작을 수행할 수 있다.

구체적으로 상기 제N 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N-1 스테이지의 출력 단자(G(n-1))로부터 출력되는 게이트 펄스를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 더미 스테이지의 출력 단자(G(n+1/2))로부터 출력되는 캐리 신호(Vc)를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

상기 더미 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N 스테이지의 출력 단자(G(n))로부터 출력되는 게이트 펄스를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 제N+1 스테이지의 출력 단자(G(n+1))로부터 출력되는 스캔 신호를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

특히 상기 더미 스테이지는 터치 구동 구간 동안 VGH 레벨의 터치 인에이블 신호(TEN)를 이용하여 누설전류를 방지하면서 Q 노드에 충전된 전압을 유지할 수 있고, 터치 구동 구간 종료 시점에 상기 더미 스테이지에 인가되는 VGH 레벨의 클럭 신호에 응답하여 출력 단자(G(n+1/2))로 캐리 신호(Vc)를 출력하여 다음 스테이지인 N+1 스테이지로 제공할 수 있다.

상기 제N+1 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 더미 스테이지의 출력 단자(G(n+1/2))로부터 출력되는 캐리 신호(Vc)를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 제N+2 스테이지의 출력 단자(G(n+2))로부터 출력되는 스캔 신호를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

상기 제N+2 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N+1 스테이지의 출력 단자(G(n+1))로부터 출력되는 게이트 펄스를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 제N+3 스테이지의 출력 단자(G(n+3))로부터 출력되는 스캔 신호를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

이와 같이 본 발명의 실시예에 따른 시프트 레지스터(210)는 복수개의 더미 스테이지를 포함할 수 있다. 예를 들어 도 18a와 같이 제1 내지 제 64 게이트 배선(GL1~GL64)에 게이트 펄스를 순차적으로 공급하기 위한 제1 내지 제64 스테이지와 제65 내지 제128 게이트 배선(GL65~GL128)에 게이트 펄스를 순차적으로 공급하기 위한 제65 내지 제128 스테이지 사이에 배치되는 하나의 더미 스테이지를 포함할 수 있다. 다만 게이트 배선(GL)들을 64개씩 그룹화하였으나 이에 한정되는 것은 아니고 도 19에서와 같이 한 프레임 내의 복수개의 디스플레이 구간 중 하나의 디스플레이 구간 동안 활성화될 게이트 배선에 대응하는 스테이지들을 그룹화하고 이들 그룹들 사이 사이에 더미 스테이지를 각각 포함시킬 수 있다.

한편 전술한 내용은 제1 스테이지에서 마지막 스테이지 순서로 정방향 동작을 기준으로 설명하였으나, 이에 한정되는 것은 아니고 마지막 스테이지에서 제1 스테이지 순서로 역방향 동작을 하는 경우, 즉 일 예로 제N+1 스테이지가 게이트 펄스 출력 후 더미 스테이지가 동작하고 그 다음 제N 스테이지가 동작할 수 있다.

한편 상기 복수의 스테이지들은 클럭 신호(CLK)들 중 어느 하나에 동기하여 복수개의 게이트 배선(GL 1 ~ GL n) 중 어느 하나에 게이트 펄스를 출력할 수 있다.

또한 모든 스테이지들 각각은 고전위전원공급단자로부터 고전위전원(VDD)와 저전위전원공급단자로부터 VGL 및 정방향전원(FWD)과 역방향전원(REV)를 공급받을 수 있고, 모든 더미 스테이지들 각각은 터치 인에이블 신호를 공급받을 수 있다. 정방향 전원(FWD)은 정방향 스캔 모드에서 VGH 레벨로 발생되고, 역방향 스캔 모드에서 VGL 레벨로 생성된다. 반대로, 역방향 전원(REV)은 역방향 스캔 모드에서 VGH 레벨로 발생되고, 정방향 스캔 모드에서 VGL 레벨로 생성된다.

<제2 및 제4 시프트 레지스터>

도 16b 및 도 17b에 따른 제2 및 제4 실시예에 따른 시프트 레지스터(210)를 구성하는 복수개의 스테이지로써 N, N+1, N+2 및 N+3을 도시하였다.

상기 N, N+1, N+2 스테이지 각각은 클럭 신호 배선(CLK, 제1 및 제2 게이트 구동 회로(200a, 200b)를 포함하는 제2 실시예인 경우 제1 클럭 신호 배선(CLK 1) 및 제2 클럭 신호 배선(CLK 2))으로부터 적어도 2개의 클럭 신호를 인가 받을 수 있다. 상기 제1 및 제2 클럭 신호는 서로 반대의 논리 레벨을 가질 수 있다. 그리고 인접한 스테이지의 출력 신호 중 하나는 스타트 신호(VST)로 인가 받고 다른 하나는 리셋 신호(RST)로 인가 받을 수 있다.

또한 복수개의 스테이지 중에서 일부 스테이지는 스탠바이 스테이지로 기능하는 스테이지로써, 터치 구동 구간 동안 Q 노드 전압을 유지할 필요가 있는 스테이지이다. 이러한 스탠 바이 스테이지는 클럭 신호 배선(CLK)로부터 적어도 2개의 클럭 신호를 인가 받을 수 있고, 터치 인에이블 신호 라인으로부터 터치 인에이블 신호(VTEN, VTEN1, VTEN2)를 인가 받을 수 있다. 그리고 인접한 스테이지의 출력 신호 중 하나는 스타트 신호(VST)로 인가 받고 다른 하나는 리셋 신호(RST)로 인가 받을 수 있다.

구체적으로 상기 제N 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N-1 스테이지의 출력 단자(G(n-1))로부터 출력되는 게이트 펄스를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 제N+1 스테이지의 출력 단자(G(n+1))로부터 출력되는 스캔 신호를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

상기 제N+1 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N 스테이지의 출력 단자(G(n))로부터 출력되는 스캔 신호를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 제N+2 스테이지의 출력 단자(G(n+2))로부터 출력되는 스캔 신호를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

특히 복수개의 스테이지 중에서 스탠바이 스테이지로 설정된 제N+1 스테이지는 터치 구동 구간 동안 VGH 레벨의 터치 인에이블 신호(VTEN)를 이용하여 누설전류를 방지하면서 Q 노드에 충전된 전압을 유지할 수 있고, 터치 구동 구간 종료와 함께 상기 제N+1 스테이지에 인가되는 VGH 레벨의 클럭 신호에 응답하여 출력 단자(G(n+1))로 게이트 펄스를 출력하여 다음 스테이지인 N+2 스테이지로 제공할 수 있다.

이와 같이 본 발명의 실시예에 따른 시프트 레지스터(210)는 복수개의 스탠바이 스테이지를 포함할 수 있다. 예를 들어 도 18b와 같이 제1 내지 제 64 게이트 배선(GL1~GL64)에 게이트 펄스를 순차적으로 공급하기 위한 제1 내지 제64 스테이지와 제65 내지 제128 게이트 배선(GL65~GL128)에 게이트 펄스를 순차적으로 공급하기 위한 제65 내지 제128 스테이지에서 제65 스테이지는 스탠바이 스테이지가 될 수 있다. 다만 게이트 배선(GL)들을 64개씩 그룹화하였으나 이에 한정되는 것은 아니고 터치 구동 시점과 구동 시구간을 고려하여 달리 설정될 수 있다.

한편 상기 복수개의 스테이지들은 클럭 신호(CLK)들 중 어느 하나에 동기하여 복수개의 게이트 배선(GL 1 ~ GL n) 중 어느 하나에 게이트 펄스를 출력할 수 있다.

또한 복수개의 스테이지들 각각은 고전위전원공급단자로부터 고전위전원(VDD)와 저전위전원공급단자로부터 VGL 및 정방향전원(FWD)과 역방향전원(REV)를 공급받을 수 있고, 모든 스탠바이 스테이지들 각각은 터치 인에이블 신호를 공급받을 수 있다.

< 제N 스테이지의 회로도>

도 20은 본 발명의 실시예에 따른 시프트 레지스터를 구성하는 제N 스테이지의 회로도이다.

도 20을 참조하면, 상기 제N 스테이지는 스탠바이 스테이지 또는 더미 스테이지가 아닌 디스플레이 구간 동안 Q 노드를 충전하고 입력되는 클럭 신호에 동기하여 스캔펄스를 순차적으로 출력하는 스테이지 중 하나이다. 상기 제N 스테이지는 풀업 트랜지스터(Tup), 풀다운 트랜지스터(Tdown) 그리고 제1 커패시터(CQ) 및 제2 커패시터(CQB)를 포함할 수 있고, 추가적으로 충방전부(211) 및 Q노드 안정화부(212)를 포함할 수 있다.

상기 제N 스테이지를 구성하기 전술한 구성 요소의 연결관계를 설명하면, 상기 풀업 트랜지스터(Tup)의 게이트 단자는 Q 노드에 연결되고 드레인 단자는 제1 클럭 신호(CLK 1) 공급 단자에 연결되며 소스 단자는 제N 스테이지의 출력 단자(G(n))에 연결될 수 있다. 그리고 방전 기간에 출력 단을 안정적으로 방전시키기 위한 상기 풀다운 트랜지스터(Tdown)의 게이트 단자는 QB 노드에 연결되고 드레인 단자는 제N 스테이지의 출력 단자(G(n))에 연결되며, 소스 단자는 VGL의 입력단에 연결될 수 있다. 그리고 상기 제1 커패시터(CQ)는 QB 노드와 VGL의 입력단에 연결될 수 있다. 그리고 상기 제2 커패시터(CQB)는 Q 노드와 VGL의 입력단에 연결될 수 있다.

또한 상기 충방전부(211)는 Q 노드를 충전 또는 방전하는 기능을 할 수 있다. 그리고 제1 및 제2 트랜지스터(T1, T2)를 포함할 수 있고, 상기 제1 트랜지스터(T1)의 게이트 단자는 제N-1 스테이지의 출력 단자(G(n-1))에 연결되고, 드레인 단자는 정방향전원(FWD)의 입력단에 연결되며, 소스 단자는 Q 노드에 연결될 수 있다. 그리고 상기 제2 트랜지스터(T2)의 게이트 단자는 제N+1 스테이지의 출력 단자(G(n+1))에 연결되고, 드레인 단자는 역방향전원(REV)의 입력단에 연결되며, 소스 단자는 Q 노드에 연결될 수 있다.

또한 상기 Q노드 안정화부(212)는 Q 노드를 방전하는 기능을 하고 제3 트랜지스터(T3)를 포함할 수 있고, 상기 제3 트랜지스터(T3)의 게이트 단자는 QB 노드상에 연결되고, 상기 QB 노드에는 도면과 같이 제2 클럭 신호(CLK2)가 공급되거나 다음 스테이지의 출력 신호 또는 Q 노드를 방전하는 타이밍에 동기하여 상기 제3 트랜지스터(T3)를 턴온시키기 위한 전압을 공급하는 단자에 연결될 수 있다. 그리고 드레인 단자는 Q 노드에 연결되며, 소스 단자는 VGL 의 입력단에 연결될 수 있다. 그리고 상기 제2 클럭 신호는 제1 트랜지스터(T1)가 턴온되어 Q 노드가 충전될 때 상기 제3 트랜지스터(T3)가 턴오프되고, 상기 Q 노드의 부트스트랩에 따라 해당 출력단으로 게이트 펄스가 출력되고 난 직후 상기 Q 노드를 방전시킬 때 상기 제3 트랜지스터(T3)는 턴온될 수 있도록 제어하기 레벨과 타이밍을 가진 클럭 신호가 될 수 있다.

도 21은 스탠바이 스테이지의 회로도이다.

<스탠바이 스테이지 >

도 21을 참조하면, 상기 스탠바이 스테이지는 도 16b 또는 도 17b의 시프트 레지스터에 적용되는 스탠바이 스테이지로써 터치 구동 구간에 충전된 Q 노드 전압을 유지하고 터치 구동 종료와 함께 입력되는 클럭 신호에 동기하여 자신의 출력 단으로 게이트 펄스를 출력하는 스테이지이다. 상기 스탠바이 스테이지는 풀업 트랜지스터(Tup), 풀다운 트랜지스터(Tdown) 그리고 제1 커패시터(CQ) 및 제2 커패시터(CQB)를 포함할 수 있고, 추가적으로 충방전부(211) 및 Q노드 안정화부(212)를 포함할 수 있다.

상기 스탠바이 스테이지로써의 제N 스테이지를 구성하기 전술한 구성 요소의 연결관계를 설명하면, 상기 풀업 트랜지스터(Tup)의 게이트 단자는 Q 노드에 연결되고 드레인 단자는 제1 클럭 신호(CLK 1) 공급 단자에 연결되며 소스 단자는 제N 스테이지의 출력 단자(G(n))에 연결될 수 있고, 상기 풀다운 트랜지스터(Tdown)의 게이트 단자는 QB 노드에 연결되고 드레인 단자는 제N 스테이지의 출력 단자(G(n))에 연결되며, 소스 단자는 VGL 의 입력단에 연결될 수 있다. 그리고 상기 제1 커패시터(CQ)는 QB 노드와 VGL 의 입력단에 연결될 수 있다. 그리고 상기 제2 커패시터(CQB)는 Q 노드와 VGL 의 입력단에 연결될 수 있다.

또한 상기 충방전부(211)는 Q 노드를 충전 또는 방전하는 기능을 할 수 있다. 그리고 제1 및 제2 트랜지스터(T1, T2)를 포함할 수 있고, 상기 제1 트랜지스터(T1)의 게이트 단자는 제N-1 스테이지의 출력 단자(G(n-1))에 연결되고, 드레인 단자는 터치 인에이블 신호(VTEN) 또는 정방향전원(FWD)의 입력단에 연결되며, 소스 단자는 Q 노드에 연결될 수 있다. 그리고 상기 제2 트랜지스터(T2)의 게이트 단자는 제N+1 스테이지의 출력 단자(G(n+1))에 연결되고, 드레인 단자는 터치 인에이블 신호(VTEN)의 입력단에 연결되며, 소스 단자는 Q 노드에 연결될 수 있다.

또한 상기 Q노드 안정화부(212)는 Q 노드를 방전하는 기능을 하고 제3 트랜지스터(T3)를 포함할 수 있고, 상기 제3 트랜지스터(T3)의 게이트 단자는 제2 클럭 신호(CLK2) 공급 단자에 연결되고, 드레인 단자는 Q 노드에 연결되며, 소스 단자는 터치 인에이블 신호(VTEN)의 입력단에 연결될 수 있다.

도 22는 더미 스테이지의 회로도이다.

<더미 스테이지 >

도 22를 참조하면, 상기 더미 스테이지는 도 16a 또는 도 17a의 시프트 레지스터에 적용되는 스테이지로써, 제N 스테이지와 제N+1 스테이지 사이에 배치된 더미 스테이지이다. 상기 더미 스테이지는 풀업 트랜지스터(Tup), 풀다운 트랜지스터(Tdown) 그리고 제1 커패시터(CQ) 및 제2 커패시터(CQB)를 포함할 수 있고, 추가적으로 충방전부(211) 및 Q노드 안정화부(212)를 포함할 수 있다.

상기 더미 스테이지를 구성하기 전술한 구성 요소의 연결관계를 설명하면, 상기 풀업 트랜지스터(Tup)의 게이트 단자는 Q 노드에 연결되고 드레인 단자는 제1 클럭 신호(CLK 1) 공급 단자에 연결되며 소스 단자는 더미 스테이지의 출력 단자(G(n+1/2))에 연결될 수 있고, 상기 풀다운 트랜지스터(Tdown)의 게이트 단자는 QB 노드에 연결되고 드레인 단자는 더미 스테이지의 출력 단자(G(n+1/2))에 연결되며, 소스 단자는 VGL 의 입력단에 연결될 수 있다. 그리고 상기 제1 커패시터(CQ)는 QB 노드와 VGL 의 입력단에 연결될 수 있다. 그리고 상기 제2 커패시터(CQB)는 Q 노드와 VGL 의 입력단에 연결될 수 있다.

또한 상기 충방전부(211)는 Q 노드를 충전 또는 방전하는 기능을 할 수 있다. 그리고 제1 및 제2 트랜지스터(T1, T2)를 포함할 수 있고, 상기 제1 트랜지스터(T1)의 게이트 단자는 제N 스테이지의 출력 단자(G(n))에 연결되고, 드레인 단자는 터치 인에이블 신호(VTEN)의 입력단에 연결되며, 소스 단자는 Q 노드에 연결될 수 있다. 그리고 상기 제2 트랜지스터(T2)의 게이트 단자는 제N+1 스테이지의 출력 단자(G(n+1))에 연결되고, 드레인 단자는 터치 인에이블 신호(VTEN)의 입력단에 연결되며, 소스 단자는 Q 노드에 연결될 수 있다.

< 스테이지의 정방향 및 역방향 구동 방법>

도 23은 정방향 구동에 있어서 제N 스테이지의 Q노드 충전과 게이트 펄스 출력 동작을 나타낸 도면이고, 도 24는 정방향 구동에 있어서 제N 스테이지의 Q노드 방전과 QB 노드 충전을 나타낸 도면이다.

<디스플레이 구동 구간: 정방향 구동>

디스플레이 구동 구간(T1) 중 제1 시구간 동안 제N-1 스테이지의 출력 신호에 의해 제1 트랜지스터(T1)가 턴온되어 정방향전원(FWD)이 Q 노드에 공급되고, 제1 클럭 신호(CLK 1)의 VGH 레벨에 의해 부트스트랩에 따라 풀업 트랜지스터(Tup)가 턴온되면서 제N 스테이지의 출력 단자(G(n))에는 VGH 레벨의 게이트 펄스가 출력될 수 있다.

디스플레이 구동 구간(T1) 중 상기 제1 시구간 다음으로 이어지는 제2 시구간 동안 제N+1 스테이지의 출력 신호에 의해 제2 트랜지스터(T2)가 턴온되어 역방향전원(REV)이 Q 노드에 공급되면서 Q 노드가 방전되고, VTH 레벨의 제2 클럭 신호(CLK 2)가 QB 노드를 충전하면서 제3 트랜지스터(T3)와 풀다운 트랜지스터(Tdown)가 턴온되면서 Q 노드 및 제N 스테이지의 출력 단자(G(n))가 각각 VGL 에 의해 방전될 수 있다.

도 25는 역방향 구동에 있어서 제N 스테이지의 Q노드 충전과 게이트 펄스 출력 동작을 나타낸 도면이고, 도 26은 역방향 구동에 있어서 제N 스테이지의 Q노드 방전과 QB 노드 충전을 나타낸 도면이다.

<디스플레이 구동 구간: 역방향 구동>

디스플레이 구동 구간(T1) 중 제1 시구간 동안 제N+1 스테이지의 출력 신호에 의해 제2 트랜지스터(T2)가 턴온되어 역방향전원(REV)이 Q 노드에 공급되고, 제1 클럭 신호(CLK 1)의 VGH 레벨에 의해 부트스트랩에 따라 풀업 트랜지스터(Tup)가 턴온되면서 제N 스테이지의 출력 단자(G(n))에는 VGH 레벨의 게이트 펄스가 출력될 수 있다.

디스플레이 구동 구간(T1) 중 상기 제1 시구간 다음으로 이어지는 제2 시구간 동안 제N-1 스테이지의 출력 신호에 의해 제1 트랜지스터(T1)가 턴온되어 정방향전원(FWD)이 Q 노드에 공급되면서 Q 노드가 방전되고, VGH 레벨의 제2 클럭 신호(CLK 2)가 QB 노드를 충전하면서 제3 트랜지스터(T3) 및 풀다운 트랜지스터(Tdown)가 턴온되면서 Q 노드 및 제N 스테이지의 출력 단자(G(n))가 각각 VGL 에 의해 방전될 수 있다.

한편 상기 제1 및 제2 트랜지스터(T1, T2) 각각은 게이트 구동 회로(200)의 정방향 또는 역방향 동작에 따라서 어느 하나만 동작하여 정방향전원(FWD) 또는 역방향전원(REV)을 Q 노드로 제공할 수 있고, 정방향 구동 시 상기 정방향전원(FWD)은 상기 역방향전원(REV)보다 고 전압이 될 수 있고, 역방향 구동 시 상기 정방향전원(FWD)은 상기 역방향전원(REV)보다 고 전압이 될 수 있다.

<스탠바이 스테이지의 정방향 구동 방법>

도 27은 정방향 구동에 있어서 스탠바이 스테이지로써의 제N 스테이지의 Q노드 충전을 나타낸 도면이고, 도 28은 Q 노드 전압을 유지하는 홀딩 기간을 나타낸 도면이며 도 29는 게이트 펄스 출력 동작을 나타낸 도면이다. 또한 도 30은 Q 노드 및 출력 단자의 방전 동작을 나타낸 도면이다. 그리고 도 31은 스탠바이 스테이지의 구동 시 파형도이다.

-Q 노드 충전 기간(Charge)

도 27 및 도 31을 참조하면, 터치 구동 구간(T2)이 시작되기 직전의 디스플레이 구동 구간(T1) 동안 제N-1 스테이지로부터 게이트 펄스가 출력되고, 터치 인에이블 신호(VTEN)가 VGH 레벨로 천이할 수 있다. 이 때 상기 제N-1 스테이지로부터의 출력 신호에 의해 제1 트랜지스터(T1)가 턴온되어 VGH 레벨로 천이된 터치 인에이블 신호(VTEN)가 Q 노드에 공급되어 Q 노드는 충전된다.

-Q 노드 전압 홀딩 기간(Holding Time=Touch Time)

도 28 및 도 31을 참조하면, 터치 구동 구간(T2)이 시작되고, 터치 구동 구간 동안 Q 노드 상의 충전된 전압은 유지된다. 이 때 터치 인에이블 신호(VTEN)는 VGH 레벨을 유지하기 때문에 제1 트랜지스터(T1)의 소스 단자에는 VGH 레벨의 전압이 공급되고, 제2 트랜지스터(T2)의 드레인 단자에도 VGH 레벨의 전압이 공급되며 제3 트랜지스터(T3)의 소스 단자에도 VGH 레벨의 전압이 공급된다. 이와 같이 누설 전류가 흐를 수 있는 제1 내지 제3 트랜지스터(T1, T2, T3)의 소스-드레인 단자 사이의 경로(path)는 이들의 소스 또는 드레인 단자에 고전위전원을 공급함으로써 제거될 수 있다.

-출력 기간(Output)

도 29 및 도 31을 참조하면, 터치 구동 구간(T2)의 종류 직 후 이어지는 디스플레이 구동 구간(T3)에, 제1 클럭 신호(CLK 1)의 VGH 레벨에 의해 부트스트랩에 따라 풀업 트랜지스터(Tup)가 턴온되면서 제N 스테이지의 출력 단자(G(n))에는 VGH 레벨의 게이트 펄스가 안정적으로 출력될 수 있다.

-방전 기간( Dis -Charge)

도 30 및 도 31을 참조하면, 이어서 출력 기간 다음으로 이어지는 방전 기간 동안 제N+1 스테이지의 출력 신호에 의해 제2 트랜지스터(T2)가 턴온되어 VGL 레벨인 터치 인에이블 신호(VTEN)가 Q 노드에 공급되면서 Q 노드가 방전되고, VGH 레벨의 제2 클럭 신호(CLK 2)가 QB 노드를 충전하면서 제3 트랜지스터(T3)와 풀다운 트랜지스터(Tdown)가 턴온되고 Q 노드 및 제N 스테이지의 출력 단자(G(n))가 각각 VGL 에 의해 방전될 수 있다.

<더미 스테이지의 정방향 구동 방법>

도 32는 정방향 구동에 있어서 더미 스테이지의 Q노드 충전을 나타낸 도면이고, 도 33은 Q 노드 전압을 유지하는 홀딩 기간을 나타낸 도면이며 도 34는 게이트 펄스 출력 동작을 나타낸 도면이다. 또한 도 35는 Q 노드 및 출력 단자의 방전 동작을 나타낸 도면이다. 그리고 도 36은 더미 스테이지의 구동 시 파형도이다.

-Q 노드 충전 기간(Charge)

도 32 및 도 36을 참조하면, 터치 구동 구간(T3)이 시작되기 직전의 디스플레이 구동 구간(T1) 중 제1 시구간 동안 제N 스테이지로부터 게이트 펄스가 출력되고, 터치 인에이블 신호(VTEN)가 VGH 레벨로 천이할 수 있다. 이 때 상기 제N 스테이지로부터의 출력 신호에 의해 제1 트랜지스터(T1)가 턴온되어 VGH 레벨로 천이된 터치 인에이블 신호(VTEN)가 Q 노드에 공급되어 Q 노드는 충전된다.

-Q 노드 전압 홀딩 기간(Holding Time)

도 33 및 도 36을 참조하면, 터치 구동 구간(T2)이 시작되고, 터치 구동 구간 동안은 Q 노드 상의 충전된 전압은 유지된다. 이 때 터치 인에이블 신호(VTEN)는 VGH 레벨을 유지하기 때문에 제1 트랜지스터(T1)의 소스 단자에는 VGH 레벨의 전압이 공급되고, 제2 트랜지스터(T2)의 드레인 단자에도 VGH 레벨의 전압이 공급되며 제3 트랜지스터(T3)의 소스 단자에도 VGH 레벨의 전압이 공급된다. 이와 같이 누설 전류가 흐를 수 있는 제1 내지 제3 트랜지스터(T1, T2, T3)의 소스-드레인 단자 사이의 경로(path)는 이들의 소스 또는 드레인 단자에 고전위전원을 공급함으로써 제거될 수 있다.

-출력 기간(Output)

도 34 및 도 36을 참조하면, 터치 구동 구간(T3)의 말미에, 제1 클럭 신호(CLK 1)의 VGH 레벨에 의해 부트스트랩에 따라 풀업 트랜지스터(Tup)가 턴온되면서 더미 스테이지의 출력 단자(G(n+1/2))에는 VGH 레벨의 캐리 신호(Vc)가 안정적으로 출력될 수 있다.

-방전 기간( Dis -Charge)

도 35 및 도 36을 참조하면, 이어서 출력 기간 다음으로 이어지는 디스플레이 구동 구간(T3)에 있어서 방전 기간 동안 제N+1 스테이지의 출력 신호에 의해 제2 트랜지스터(T2)가 턴온되어 VGL 레벨인 터치 인에이블 신호(VTEN)가 Q 노드에 공급되면서 Q 노드가 방전되고, VGH 레벨의 제2 클럭 신호(CLK 2)가 QB 노드를 충전하면서 제3 트랜지스터(T3)와 풀다운 트랜지스터(Tdown)가 턴온되면서 Q 노드 및 더미 스테이지의 출력 단자(G(n+1/2))가 각각 VGL 에 의해 방전될 수 있다.

한편 제2 및 제4 실시예에 따른 시프트 레지스터의 경우 별도의 더미 스테이지를 포함하지 않고 터치 구동 구간 동안 홀딩 상태를 가지는 스탠바이 스테이지를 이용하는 경우, Q 노드 전압 홀딩 기간(Holding Time)이 터치 구동 구간이 되지만, 제1 및 제3 실시예에 따른 시프트 레지스터의 경우 터치 구동 구간 동안 홀딩 상태를 가지는 더미 스테이지를 이용하기 때문에 Q 노드 전압 홀딩 기간(Holding Time) 및 출력 기간(Output) 전체가 터치 구동 구간이 된다.

도 37은 스탠바이 스테이지 또는 더미 스테이지 동작 시 Q노드 전압을 나타낸 파형도이다.

도 37을 참조하면, 스탠바이 또는 더미 스테이지는 Q 노드 상의 충전된 전하가 잘 빠져 가날 수 있는 소스-드레인 단자 사이의 경로에서 Q 노드와 반대측 단자인 소스 또는 드레인 단자에 고전위전원인 VGH 레벨의 터치 인에이블 신호(VTEN)를 공급함으로써 Q 노드 전압이 떨어지지 않게 유지하고, 부트스트랩 할 때에도 더 높은 전압으로 상승하도록 할 수 있다. 따라서 VGH 레벨의 게이트 펄스가 출력되므로 가로 줄 시인 현상인 딤(Dim) 현상을 제거할 수 있다.

이와 같이 터치 구동 구간에 스탠바이 상태인 스테이지 또는 더미 스테이지의 Q 노드의 전압을 유지시킬 수 있으므로 한 프레임 동안 터치 구동 구간의 횟수를 줄이고 하나의 터치 구동 구간의 시간 길이를 증가시킬 수 있다. 또한 디스플레이 구동 구간과 터치 구동 구간 사이의 여유 시간(margin time)을 점가시켜 고해상도에서 클럭 시간(CLK time)을 확보할 수 있다.

한편 스테이지의 트랜지스터와 표시패널(100)의 박막 트랜지스터(TFT)를 N 타입을 기준으로 설명하였으나, 이에 한정되는 것은 아니고, 스테이지의 제1 내지 제3 트랜지스터(T1, T2, T3)와 풀업 그리고 풀다운 트랜지스터(Tup, Tdown) 그리고 표시패널(100)의 박막 트랜지스터(TFT)가 모두 P 타입으로 이루어질 수 있다. 이 경우, 전술한 모든 신호의 하이 또는 로우 논리 레벨은 반대로 로우 또는 하이 논리 레벨이 되고, 그에 따라 상기 제1 내지 제3 트랜지스터(T1, T2, T3)의 소스 및 드레인 단자 사이에 누설 전류가 발생하지 않도록 전위차를 유지함으로써 전류의 누수 현상을 방지하고 그에 따라 터치 구동 구간에 Q노드의 전압을 안정적으로 유지할 수 있다.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

10 : 표시장치
100 : 표시패널
110 : 화소
120 : 패턴전극
200 : 게이트 구동 회로
200a : 제1 게이트 구동 회로
200b : 제2 게이트 구동 회로
210 : 시프트 레지스터
211 : 충방전부
212 : 안정화부
300 : 데이터 구동 회로
400 : 타이밍 콘트롤러
500 : 터치 구동 회로

Claims

데이터 배선들과 게이트 배선들이 교차되고 화소들이 매트릭스 형태로 배치되고 터치 센서들을 가지는 표시패널;
상기 터치 센서들을 구동하는 터치 구동 회로;
상기 데이터 배선들에 데이터 신호를 공급하는 데이터 구동 회로;
시프트 레지스터를 이용하여 상기 게이트 배선들에 게이트 펄스를 공급하는 게이트 구동 회로; 및
상기 데이터 구동 회로에 입력 영상의 데이터를 공급하고 상기 데이터 구동 회로, 상기 게이트 구동 회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하고,
상기 타이밍 콘트롤러는 디스플레이 구간과 터치 구간을 정의하는 터치 인에이블 신호를 생성하고,
상기 시프트 레지스터는 상기 터치 인에이블 신호가 입력되는 스테이지를 포함하고,
상기 스테이지는
풀업 트랜지스터를 제어하는 Q 노드; 및
상기 Q 노드에 연결된 드레인과, 상기 터치 인에이블 신호의 하이 레벨 전압이 인가되는 소스를 포함하여 상기 Q 노드의 방전 패스에 연결되고, 상기 터치 구간 동안 오프 상태를 유지하는 트랜지스터를 포함하는 표시장치.
제 1 항에 있어서,
상기 터치 구간 동안 상기 트랜지스터의 게이트-소스간 전압이 상기 트랜지스터의 문턱 전압 보다 낮고,
상기 트랜지스터의 드레인-소스간 전압이 최소인 표시장치.
제 2 항에 있어서,
상기 터치 인에이블 신호는 상기 터치 구간의 시작 보다 1 클럭 펄스폭 이내의 시간부터 하이 레벨로 라이징되어 그 터치 구간이 끝난 직후 1 클럭 펄스폭 이내의 시간에서 로우 레벨로 폴링되어 상기 터치 구간 보다 확장된 하이 레벨 구간을 포함하고,
상기 터치 인에이블 신호의 로우 레벨 구간이 상기 하이 레벨 구간을 제외한 상기 디스플레이 구간인 표시장치.
제 2 항에 있어서,
상기 터치 인에이블 신호는 상기 터치 구간의 시작과 동시에 하이 레벨로 라이징되어 그 터치 구간이 끝남과 동시에 로우 레벨로 폴링되어 상기 터치 구간 과 동일한 하이 레벨 구간을 포함하고,
상기 터치 인에이블 신호의 로우 레벨 구간이 상기 디스플레이 구간과 같은 표시장치.
디스플레이 구간과 터치 구간으로 나뉘어 시분할 구동되고, Q 노드의 전압에 따라 상기 표시장치의 게이트 배선에 게이트 펄스를 공급하는 게이트 구동 회로를 포함한 표시장치의 구동 장치에 있어서,
상기 디스플레이 구간과 상기 터치 구간을 정의하는 터치 인에이블 신호를 생성하는 타이밍 제어 회로를 포함하고,
상기 터치 구간 동안 상기 터치 인에이블 신호의 하이 레벨 전압이 상기 게이트 구동 회로에 공급되고,
상기 게이트 구동 회로는,
상기 Q 노드에 연결된 드레인과, 상기 터치 인에이블 신호의 하이 레벨 전압이 인가되는 소스를 포함하여 상기 Q 노드의 방전 패스에 연결되고, 상기 터치 구간 동안 오프 상태를 유지하는 트랜지스터를 포함하는 표시장치의 구동 장치.
제 5 항에 있어서,
상기 터치 구간 동안 상기 트랜지스터의 게이트-소스간 전압이 상기 트랜지스터의 문턱 전압 보다 낮고,
상기 트랜지스터의 드레인-소스간 전압이 최소인 표시장치의 구동 장치.
제 6 항에 있어서,
상기 터치 인에이블 신호는 상기 터치 구간의 시작 보다 1 클럭 펄스폭 이내의 시간부터 하이 레벨로 라이징되어 그 터치 구간이 끝난 직후 1 클럭 펄스폭 이내의 시간에서 로우 레벨로 폴링되는 표시장치의 구동 장치.
제 7 항에 있어서,
상기 터치 인에이블 신호는 상기 터치 구간의 시작과 동시에 하이 레벨로 라이징되어 그 터치 구간이 끝남과 동시에 로우 레벨로 폴링되는 표시장치의 구동 장치.
디스플레이 구간과 터치 구간으로 나뉘어 시분할 구동되는 표시장치의 구동 방법에 있어서,
상기 디스플레이 구간과 상기 터치 구간을 정의하는 터치 인에이블 신호를 생성하는 단계; 및
Q 노드의 전압에 따라 상기 표시장치의 게이트 배선에 게이트 펄스를 공급하는 게이트 구동 회로에 상기 터치 구간 동안 상기 터치 인에이블 신호의 하이 레벨 전압을 공급하여 상기 Q 노드의 방전 경로에 연결된 트랜지스터의 드레인-소스간 전압을 감소시키는 단계를 포함하는 표시장치의 구동 방법.
제 9 항에 있어서,
상기 터치 구간 동안 상기 트랜지스터의 게이트-소스간 전압이 상기 트랜지스터의 문턱 전압 보다 낮고,
상기 트랜지스터의 드레인-소스간 전압이 최소인 표시장치의 구동 방법.
한 프레임을 디스플레이 구동 구간 및 터치 구동 구간으로 시분할하고, 상기 터치 구동 구간에서 상기 터치 인에이블 신호는 제1 레벨 또는 제2 레벨이 되는 게이트 구동 회로로써,
상기 게이트 구동 회로는 시프트 레지스터를 포함하고,
상기 시프트 레지스터의 제N(N은 양의 정수) 스테이지는
이전 스테이지의 출력 신호에 의해 제어되어 제1 레벨의 터치 인에이블 신호 Q노드에 공급하는 제1 트랜지스터;
다음 스테이지의 출력 신호에 의해 제어되어 제2 레벨의 터치 인에이블 신호를 상기 Q 노드에 공급하는 제2 트랜지스터; 및
상기 Q 노드 상의 전압에 의해 제어되어 인가된 제1 클럭 신호를 제N 출력단으로 출력하는 풀업 트랜지스터;를 포함하고,
상기 제1 트랜지스터, 상기 제2 트랜지스터 그리고 상기 풀업 트랜지스터가,
N 타입일 때 상기 제1 레벨은 하이(high) 레벨, 상기 제2 레벨은 로우(low) 레벨, P 타입일 때 상기 제2 레벨은 하이 레벨, 상기 제1 레벨은 로우 레벨인 게이트 구동 회로.
제 11 항에 있어서,
상기 제N 스테이지는 더미 스테이지이고,
상기 디스플레이 구동 구간은 상기 터치 구동 구간 이전의 제1 디스플레이 구동 구간 및 상기 터치 구동 구간 다음으로 이어지는 제2 디스플레이 구동 구간을 포함하고,
상기 제1 디스플레이 구동 구간에 상기 Q 노드는 충전되고,
상기 터치 구동 구간에 상기 제N 출력단으로 캐리 신호를 출력하고,
상기 제2 디스플레이 구동 구간에 상기 Q 노드는 방전되는 게이트 구동 회로.
제 11 항에 있어서,
상기 디스플레이 구동 구간은 상기 터치 구동 구간 이전의 제1 디스플레이 구동 구간 및 상기 터치 구동 구간 다음으로 이어지는 제2 디스플레이 구동 구간을 포함하고,
상기 제1 디스플레이 구동 구간에 상기 Q 노드는 충전되고,
상기 제2 디스플레이 구동 구간에 상기 제N 출력단으로 게이트 펄스를 출력하는 게이트 구동 회로.
제 12 또는 제 13 항에 있어서,
상기 제N 스테이지는,
QB노드의 전압에 의해 제어되어 상기 Q 노드로 상기 터치 인에이블 신호를 공급하는 제3 트랜지스터;를 더 포함하는 게이트 구동 회로.
제 14 항에 있어서,
상기 QB 노드 전압에 의해 제어되어 상기 제N 출력단을 방전하는 풀다운 트랜지스터;를 더 포함하는 게이트 구동 회로.
제 11 항에 따른 게이트 구동 회로;
화상을 표시하는 패널; 및
상기 패널의 터치를 감지하는 터치 구동 회로;를 포함하고,
상기 패널은 복수개의 화소, 상기 복수개의 화소를 복수개의 화소 그룹으로 그룹화하고 각 그룹들 각각에 일 대 일로 대응하는 복수개의 패턴 전극 및 상기 패턴 전극들 각각을 상기 터치 구동 회로와 연결하는 센싱 라인을 포함하는 터치 스크린 일체형 표시장치.
제 16 항에 있어서,
상기 제N 스테이지는 더미 스테이지이고,
상기 디스플레이 구동 구간은 상기 터치 구동 구간 이전의 제1 디스플레이 구동 구간 및 상기 터치 구동 구간 다음으로 이어지는 제2 디스플레이 구동 구간을 포함하고,
상기 제1 디스플레이 구동 구간에 상기 Q 노드는 충전되고,
상기 터치 구동 구간에 상기 제N 출력단으로 캐리 신호를 출력하고,
상기 제2 디스플레이 구동 구간에 상기 Q 노드는 방전되는 터치 스크린 일체형 표시장치.
제 16 항에 있어서,
상기 디스플레이 구동 구간은 상기 터치 구동 구간 이전의 제1 디스플레이 구동 구간 및 상기 터치 구동 구간 다음으로 이어지는 제2 디스플레이 구동 구간을 포함하고,
상기 제1 디스플레이 구동 구간에 상기 Q 노드는 충전되고,
상기 제2 디스플레이 구동 구간에 상기 제N 출력단으로 게이트 펄스를 출력하는 터치 스크린 일체형 표시장치.
제 17 또는 제 18 항에 있어서,
상기 제N 스테이지는,
QB노드의 전압에 의해 제어되어 상기 Q 노드로 상기 터치 인에이블 신호를 공급하는 제3 트랜지스터를 더 포함하는 터치 스크린 일체형 표시장치.
제 16 항에 있어서,
상기 게이트 구동 회로는,
상기 QB노드의 전압에 의해 제어되어 상기 제N 출력단에 저전위전원을 공급하는 풀다운 트랜지스터를 더 포함하는 터치 스크린 일체형 표시장치.