KR102484184B1 - 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치 - Google Patents

게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치 Download PDF

Info

Publication number
KR102484184B1
KR102484184B1 KR1020160144007A KR20160144007A KR102484184B1 KR 102484184 B1 KR102484184 B1 KR 102484184B1 KR 1020160144007 A KR1020160144007 A KR 1020160144007A KR 20160144007 A KR20160144007 A KR 20160144007A KR 102484184 B1 KR102484184 B1 KR 102484184B1
Authority
KR
South Korea
Prior art keywords
gate
node
bridge circuit
stage
voltage
Prior art date
Application number
KR1020160144007A
Other languages
English (en)
Other versions
KR20180049376A (ko
Inventor
이정현
김연경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160144007A priority Critical patent/KR102484184B1/ko
Publication of KR20180049376A publication Critical patent/KR20180049376A/ko
Application granted granted Critical
Publication of KR102484184B1 publication Critical patent/KR102484184B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

본 발명은 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치에 관한 것으로, 이 게이트 구동 회로는 제N-1 게이트 펄스를 출력하는 제N-1 스테이지; 제N 게이트 펄스를 출력하는 제N 스테이지; 및 상기 제N-1 스테이지와 상기 제N 스테이지 사이에 배치되어 터치 센싱 구간의 종료 시점에 발생하는 제1 클럭에 따라 제1 출력 전압을 출력하고, 상기 터치 센싱 구간 동안 상기 제1 클럭 보다 더 많은 횟수로 발생되는 제2 클럭에 따라 제2 출력 전압을 출력하는 브릿지 회로를 구비한다.

Description

게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE HAVING IN-CELL TOUCH SENSOR USING THE SAME}
본 발명은 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치에 관한 것이다.
유저 인터페이스(User Interface, UI)는 사람(사용자)과 각종 전기, 전자 기기 등의 통신을 가능하게 하여 사용자가 기기를 쉽게 자신이 원하는 대로 쉽게 제어할 수 있게 한다. 유저 인터페이스의 대표적인 예로는 키패드, 키보드, 마우스, 온스크린 디스플레이(On Screen Display, OSD), 적외선 통신 혹은 고주파(RF) 통신 기능을 갖는 원격 제어기(Remote controller) 등이 있다. 유저 인터페이스 기술은 사용자 감성과 조작 편의성을 높이는 방향으로 발전을 거듭하고 있다. 최근, 유저 인터페이스는 터치 UI, 음성 인식 UI, 3D UI 등으로 발전되고 있다.
터치 UI는 표시패널 상에 터치 스크린을 구현하여 터치 입력을 감지하여 사용자 입력을 전자기기에 전송한다. 터치 UI는 스마트 폰과 같은 휴대용 정보기기에 필수적으로 채택되고 있으며, 노트북 컴퓨터, 컴퓨터 모니터, 가전 제품 등에 확대 적용되고 있다.
터치 센서들을 표시패널의 픽셀 어레이에 내장하는 기술(이하, "인셀 터치 센서(In-cell touch sensor)"라 함)을 이용하여 터치 스크린을 구현하는 기술이 다양한 표시장치에 적용되고 있다. 터치 센서들은 터치 전후 정전 용량의 변화를 바탕으로 터치를 센싱하는 정전 용량 타입의 터치 센서로 구현될 수 있다.
인셀 터치 센서 기술은 표시패널의 두께 증가 없이 표시패널에 도 1과 같은 인셀 터치 센서들(C1~C4)을 설치할 수 있다. 인셀 터치 센서들(C1~C4)은 센서 라인들(4)을 통해 터치 센싱부(2)에 연결된다. 터치 센싱부(2)는 센서 라인들(4)을 통해 터치 센서 전극들(C1~C4)에 전하를 공급하고, 터치 유무에 따른 그 센서들(C1~C4)의 용량 변화량을 바탕으로 터치 입력을 센싱한다. 도 1에서 “Cs”는 인셀 터치 센서의 용량(capacitance)를 나타낸다.
인셀 터치 센서들(C1~C4)은 표시패널(100)의 픽셀 어레이에 내장되기 때문에 인셀 터치 센서들(C1~C4)은 기생 용량을 통해 픽셀들에 커플링(coupling)된다. 픽셀들과 인셀 터치 센서들(C1~C4)의 커플링으로 인한 상호 영향을 줄이기 위하여, 인셀 터치 센서 기술은 1 프레임 기간을 디스플레이 구간과 터치 센싱 구간으로 시분할한다. 디스플레이 구간 동안 인셀 터치 센서들(C1~C4)에 픽셀의 기준 전압인 공통 전압(Vcom)이 공급된다. 터치 센싱 구간 동안 인셀 터치 센서들(C1~C4)이 구동되어 터치 입력이 센싱된다.
표시장치는 표시패널의 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부, 표시패널의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 공급하는 게이트 구동부(또는 스캔 구동부), 터치 센서들을 구동하는 터치 센싱부를 포함한다.
게이트 구동부는 시프트 레지스터(shift register)를 이용하여 게이트 라인들에 인가되는 게이트 펄스를 순차적으로 시프트(shift)한다. 게이트 펄스는 입력 영상의 데이터 전압 즉, 픽셀 전압에 동기되어 데이터 전압이 충전될 픽셀들을 1 라인씩 순차적으로 선택한다. 시프트 레지스터는 종속적으로 접속된 스테이지들을 포함한다. 시프트 레지스터의 스테이지는 스타트 펄스(start signal) 또는 이전 스테이지로부터 수신된 캐리 신호를 스타트 펄스로서 입력 받아 클럭이 입력될 때 출력을 발생한다.
게이트 구동부의 시프트 레지스터는 픽셀 어레이와 함께 표시패널의 기판 상에 함께 실장될 수 있다. 이하에서 표시패널의 기판 상에 실장된 시프트 레지스터를 “GIP(Gate in Panel) 회로”라 한다.
표시장치의 화면을 2 개 이상의 블록들로 분할하여 그 사이에 터치 센싱 구간이 할당될 수 있다. 예를 들어, 제1 디스플레이 구간 동안 제1 블록의 픽셀들을 구동하여 제1 블록의 데이터를 현재 프레임 데이터로 업데이트한 후 터치 센싱 구간으로 이행하여 터치 입력을 센싱한 다음, 제2 디스플레이 구간 동안 제2 블록의 픽셀들을 구동하여 제2 블록의 데이터를 현재 프레임 데이터로 업데이트(update)할 수 있다. 그런데, 이 방법은 게이트 라인들에 공급되는 게이트 펄스의 출력 특성 저하를 초래하여 화질 불량을 초래할 수 있다. 예컨대, 터치 센싱 구간 직후 구동되는 제2 블록에서 첫 번째 게이트 펄스를 출력하는 시프트 레지스터의 스테이지에서 Q 노드의 전압이 터치 센싱 구간 동안 누설 전류로 인하여 방전될 수 있다. Q 노드는 풀업 트랜지스터의 게이트에 연결되기 때문에 Q 노드의 전압이 낮아지면 풀업 트랜지스터를 턴-온시키는 부트스트래핑(bootstrapping) 동작이 불완전하게 되어 풀업 트랜지스터에 의해 전압이 상승하는 게이트 펄스의 전압이 타겟(target) 전압까지 상승하지 못한다. 이로 인하여, 제2 블록의 픽셀들이 구동되기 시작할 때 발생되는 첫 번째 게이트 펄스의 전압이 낮아져 제2 블록의 제1 라인에 배열된 픽셀들의 휘도가 저하되고 그 결과 라인 딤(line dim)과 같은 화질 저하가 보일 수 있다.
게이트 구동부에 브릿지(Bridge) 회로(또는 더미 스테이지)를 추가할 수 있다. 브릿지 회로는 터치 센싱 구간 직후 다음 블록의 픽셀들이 구동될 때 첫 번째 출력을 발생하는 스테이지의 Q 노드를 터치 센싱 구간 동안 충전하여 Q 노드의 방전을 억제한다.
브릿지 회로의 Q 노드는 터치 센싱 구간 동안 충전 상태를 유지하고 그 브릿지 회로로부터 출력된 전압으로 인하여, 터치 센싱 구간 직후에 출력을 발생하는 다음 블록의 첫 번째 Q 노드 전압이 다른 Q 노드들에 비하여 충전 시간이 더 길어진다. 그 결과, 브릿지 회로의 Q 노드에 연결된 풀업 트랜지스터와, 다음 블록의 첫 번째 출력을 발생하는 스테이지의 Q 노드에 연결된 풀업 트랜지스터의 직류 게이트 바이어스 스트레스(DC gate bias stress)가 더 커지게 된다. 풀업 트랜지스터들의 열화로 인하여 다른 스테이지들의 출력과 다른 전압이 출력되어 라인 딤과 같은 화질 저하가 보일 수 있다.
본 발명은 GIP 회로의 스테이지들 간에 스트레스 편차가 없고, 화질 저하 없이 픽셀들과 터치 센서들을 구동할 수 있는 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치를 제공한다.
본 발명의 게이트 구동 회로는 표시패널의 게이트 라인들에 순차적으로 게이트 펄스를 공급하는 시프트 레지스터를 포함한다.
상기 시프트 레지스터는 제N(N은 2 이상의 양의 정수)-1 게이트 펄스를 출력하는 제N-1 스테이지; 제N 게이트 펄스를 출력하는 제N 스테이지; 및 상기 제N-1 스테이지와 상기 제N 스테이지 사이에 배치되어 터치 센싱 구간의 종료 시점에 발생하는 제1 클럭에 따라 제1 출력 전압을 출력하고, 상기 터치 센싱 구간 동안 상기 제1 클럭 보다 더 많은 횟수로 발생되는 제2 클럭에 따라 제2 출력 전압을 출력하는 브릿지 회로를 구비한다.
상기 제N-1 스테이지, 상기 제N 스테이지, 및 상기 브릿지 회로 각각은 풀업 트랜지스터의 게이트에 연결된 Q 노드; 및 스타트 입력 단자를 통해 입력되는 입력 신호에 따라 상기 Q 노드를 프리 차징하는 Q 노드 충전용 트랜지스터를 포함한다.
상기 브릿지 회로로부터의 제1 출력 전압이 상기 제N 스테이지의 스타트 입력 단자에 공급된다.
상기 브릿지 회로의 제2 출력 전압은 다른 브릿지 회로의 스타트 입력 단자에 공급된다.
상기 제N-1 스테이지와 상기 제N 스테이지 사이에 상기 브릿지 회로가 다수 개 종속적으로 연결된다. 상기 브릿지 회로들이 순차적으로 상기 제1 및 제2 출력 전압을 발생하고, 마지막으로 Q 노드가 충전되는 마지막 브릿지 회로의 제1 출력 전압이 상기 제N 스테이지의 스타트 입력 단자에 공급된다.
상기 제N 스테이지의 Q 노드 전압이 상기 터치 센싱 구간에서 상기 제1 클럭 시간을 제외한 나머지 시간 동안 게이트 오프 전압을 유지하고 상기 제1 클럭 시간 동안 프리 차징된다.
상기 브릿지 회로는 상기 브릿지 회로의 Q 노드에 연결된 게이트, 상기 제1 클럭이 인가되는 제1 전극, 및 상기 제1 출력 전압이 출력되는 제1 출력 단자에 연결된 제2 전극을 포함한 제1 트랜지스터; 상기 브릿지 회로의 QB 노드에 연결된 게이트, 상기 제1 출력 단자에 연결된 제1 전극, 및 상기 게이트 오프 전압이 인가되는 제2 전극을 포함한 제2 트랜지스터; 상기 브릿지 회로의 Q 노드에 연결된 게이트, 상기 제2 클럭이 인가되는 제1 전극, 및 상기 제2 출력 전압이 출력되는 제2 출력 단자에 연결된 제2 전극을 포함한 제3 트랜지스터; 및 상기 브릿지 회로의 QB 노드에 연결된 게이트, 상기 제2 출력 단자에 연결된 제1 전극, 및 상기 게이트 오프 전압이 인가되는 제2 전극을 포함한 제4 트랜지스터를 더 구비한다.
상기 브릿지 회로의 트랜지스터들 각각이 산화물 반도체 패턴을 포함한다.
상기 브릿지 회로의 트랜지스터들 중에서 적어도 하나의 트랜지스터는 외부의 빛에 노출된 산화물 반도체 패턴을 포함한다.
상기 제N-1 스테이지와 상기 제N 스테이지의 트랜지스터들 각각이 외부의 빛에 노출되지 않은 산화물 반도체 패턴을 포함한다.
본 발명의 표시장치는 데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 매트릭스 형태로 배치되고, 픽셀들과 터치 센서들이 포함된 화면이 적어도 제1 및 제2 블록들로 분할되고, 상기 제1 및 제2 블록들이 터치 센싱 구간을 사이에 두고 시분할 구동되는 표시패널; 제1 디스플레이 구간 동안 상기 제1 블록의 픽셀들을 구동하고, 터치 센싱 구간 이후의 제2 디스플레이 구간 동안 제2 블록들의 픽셀들을 구동하여 입력 영상의 데이터를 제1 및 제2 블록들의 픽셀들에 기입하는 디스플레이 구동부; 상기 터치 센싱 구간 동안 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱부를 구비한다.
상기 디스플레이 구동부는 상기 게이트 라인들에 게이트 펄스를 순차적으로 공급하는 시프트 레지스터를 포함한다. 상기 시프트 레지스터는 상기 제N-1 스테이지, 상기 제N 스테이지, 및 상기 브릿지 회로를 구비한다.
본 발명은 화면의 제1 블록에서 마지막 게이트 펄스를 출력하는 제N-1 스테이지와, 터치 센싱 구간 이후 화면의 제2 블록에서 제1 게이트 펄스를 출력하는 제N 스테이지 사이에 배치된 브릿지 회로의 출력을 제N 스테이지의 스타트 입력 단자(VST 단자)에 인가될 제1 출력 전압과 다음 브릿지 회로의 스타트 입력 단자에 입력될 출력 전압으로 분리한다. 그 결과, 제N 스테이지의 Q 노드 스트레스를 줄이고, 제N 스테이지와 다른 스테이지들 간의 스트레스 편차를 최소화하여 게이트 구동 회로의 수명을 개선하고, 화질 저하 없이 픽셀들과 터치 센서들을 구동할 수 있다.
도 1은 터치 센서들과 터치 센싱부를 보여 주는 도면이다.
도 2는 본 발명의 실시예에 따른 표시장치를 개략적으로 보여 주는 블록도이다.
도 3은 화면의 픽셀들과 인셀 터치 센서를 시분할 구동하기 위하여 화면이 다수의 블록들로 분할된 예를 보여 주는 도면이다.
도 4는 화면의 양측에 배치된 GIP 회로들에 인가되는 시프트 클럭과 스타트 펄스를 보여 주는 도면이다.
도 5는 인셀 터치 센서들과 터치 센싱부의 회로 구성을 보여 주는 도면이다.
도 6 및 도 7은 본 발명의 실시예에 따른 표시장치의 구동 신호를 보여 주는 도면들이다.
도 8 및 도 9는 이웃한 블록들 간의 경계에 배치된 GIP 회로의 일부를 간략히 보여 주는 도면들이다.
도 10은 GIP 회로에서 게이트 펄스를 출력하는 하나의 스테이지를 개략적으로 보여 주는 도면이다.
도 11은 도 10에 도시된 스테이지의 동작을 보여 주는 파형도이다.
도 12 및 도 13은 GIP 회로(104)에서 하나의 스테이지를 상세히 보여 주는 도면들이다.
도 14는 본 발명의 실시예에 따른 브릿지 회로를 상세히 보여 주는 회로도이다.
도 15은 도 14에 도시된 브릿지 회로의 동작을 보여 주는 파형도이다.
도 16은 도 14에 도시된 브릿지 회로에서 출력이 분리되지 않을 때 트랜지스터의 열화가 심해지고 스테이지들 간 열화 편차가 발생되는 예를 보여 주는 파형도이다.
도 17은 도 14에 도시된 브릿지 회로의 Q 노드 리셋을 위한 스위치 소자를 보여 주는 회로도이다.
도 18은 터치 센싱 구간이 시작되기 직전에 마지막 게이트 펄스를 출력하는 스테이지의 Q 노드 리셋 방법을 보여 주는 파형도이다.
도 19는 이웃한 블록들을 담당하는 GIP 회로들 사이에 다수의 브릿지 회로가 배치된 예를 보여 주는 도면이다.
도 20은 이웃한 블록들을 담당하는 GIP 회로들 사이에 하나의 브릿지 회로가 배치될 때의 브릿지 회로의 Q 노드 스트레스를 보여 주는 도면이다.
도 21은 이웃한 블록들을 담당하는 GIP 회로들 사이에 두 개의 브릿지 회로가 배치될 때의 브릿지 회로의 Q 노드 스트레스를 보여 주는 도면이다.
도 22는 게이트 펄스를 출력하는 GIP 회로의 열화와 브릿지 회로의 열화를 보여 주는 도면이다.
도 23은 산화물 트랜지스터의 평면에서 선 A-A'을 따라 절취한 트랜지스터들의 단면 구조를 보여 주는 도면이다.
도 24는 광 노출 설계가 적용되지 않은 산화물 트랜지스터의 스트레스(Positive Bias Temperature Stress, PBTS)와 광 노출 설계가 적용된 산화물 트랜지스터의 스트레스의 시뮬레이션 결과를 보여 주는 도면이다.
도 25는 산화물 트랜지스터에 직류 바이어스 전압과 교류 바이어스 전압을 인가하는 시뮬레이션의 결과를 보여 주는 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED Display) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 평판 표시장치의 일 예로서 액정표시장치를 중심으로 설명하지만, 본 발명은 이에 한정되지 않는다. 예컨대, 본 발명은 인셀 터치 센서를 포함한 어떠한 표시장치에도 적용될 수 있다.
본 발명의 게이트 구동 회로에서 스위치 소자들은 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 n 타입 트랜지스터(NMOS)를 예시하였지만, 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예 설명에서 트랜지스터의 소스와 드레인은 제1 및 제2 전극으로 칭하기로 한다. 이하의 설명에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다는 것에 주의하여야 한다.
본 발명의 게이트 구동 회로를 구성하는 트랜지스터들은 산화물 반도체를 포함한 트랜지스터(이하, “산화물 트랜지스터”라 함), 비정질 실리콘(a-Si)을 포함한 트랜지스터(이하, “a-Si 트랜지스터”라 함), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 트랜지스터 중 하나 이상으로 구현될 수 있다.
본 발명의 실시예에 따른 표시장치에서 구동회로는 디스플레이 구동부와, 터치 센싱부를 구비한다. 디스플레이 구동부는 제1 디스플레이 구간 동안 상기 제1 블록의 픽셀들을 구동하고, 제2 디스플레이 구간 동안 제2 블록들의 픽셀들을 구동하여 입력 영상의 데이터를 제1 및 제2 블록들의 픽셀들에 기입한다. 터치 센싱부는 제1 디스플레이 구간과 제2 디스플레이 구간 사이의 터치 센싱 구간 동안 터치 센서들을 구동하여 터치 입력을 센싱한다.
도 2 내지 도 5를 참조하면, 본 발명의 표시장치는 표시패널(100)과, 표시패널(100)의 픽셀 어레이(pixel array)(10)의 픽셀들(11)에 입력 영상의 데이터를 기입하기 위한 디스플레이 구동부, 인셀 터치 센서들을 구동하기 위한 터치 센싱부(110) 등을 구비한다.
표시패널(100)은 데이터 라인들(12), 데이터 라인들(12)과 직교하는 게이트 라인들(14), 및 데이터 라인들(12)과 게이트 라인들(14)에 의해 정의된 매트릭스 형태로 픽셀들이 배치된 픽셀 어레이(10)를 포함한다. 픽셀 어레이(10)는 입력 영상이 표시되는 화면을 구현한다.
픽셀 어레이(10)의 픽셀들은 컬러 구현을 위하여, 적색(R), 녹색(G), 및 청색(B) 서브 픽셀들을 포함할 수 있다. 픽셀들 각각은 RGB 서브 픽셀들 이외에 백색(White, W) 서브 픽셀을 더 포함할 수 있다.
표시패널(100)의 1 프레임 기간은 픽셀 어레이에 함께 내장된 인셀 터치 센서들(C1~C4)과 픽셀들(11)을 구동하기 위하여, 하나 이상의 디스플레이 구간과, 하나 이상의 터치 센싱 구간으로 시분할될 수 있다. 표시패널(100)의 픽셀 어레이가 도 3과 같이 둘 이상의 블록들(B1~BM)로 시분할 구동된다. 표시패널(100)의 픽셀 어레이는 인셀 터치 센서들(C1~C4)이 구동되는 터치 센싱 구간을 사이에 두고 분리된 디스플레이 구간들로 분할 구동된다.
화면의 블록들(B1~BM)은 물리적으로 분할될 필요가 없다. 블록들(B1~BM)은 터치 센싱 구간을 사이에 두고 시분할 구동된다. 예를 들어, 제1 디스플레이 구간 동안 제1 블록(B1)의 픽셀들이 구동되어 그 픽셀들(11)에 현재 프레임 데이터가 기입된 후, 제1 터치 센싱 구간 동안 화면 전체에서 터치 입력이 센싱된다. 제1 터치 센싱 구간에 이어서, 제2 디스플레이 구간 동안 제2 블록(B2)의 픽셀들(11)이 구동되어 그 픽셀들(11)에 현재 프레임 데이터가 기입된다. 이어서, 제2 터치 센싱 구간 동안 화면 전체에서 터치 입력이 센싱된다. 이러한 인셀 터치 센서의 구동 방법은 터치 레포트 레이트(touch report rate)를 화면의 프레임 레이트(frame rate) 보다 빠르게 할 수 있다. 프레임 레이트는 화면에 프레임 데이터를 업데이트하는 주파수로서, NTSC(National Television Standards Committee) 방식에서 60Hz이다. 터치 레포트 레이트(touch report rate)는 화면 전체에 대한 터치 입력 좌표를 발생하는 주파수이이다. 본 발명은 화면을 미리 설정된 블록 단위로 분할 구동하고 디스플레이 구간들 사이에 인셀 터치 센서를 구동하여 좌표를 발생함으로써 터치 레포트 레이트를 화면의 프레임 레이트 보다 2 배 이상 빠르게 하여 터치 감도를 높일 수 있다.
표시패널(100)의 픽셀 어레이(10)는 TFT 어레이와 컬러 필터 어레이로 나뉘어질 수 있다. 표시패널(100)의 하판에 TFT 어레이가 형성될 수 있다. TFT 어레이는 데이터라인들(12)과 게이트라인들(14)의 교차부들에 형성된 TFT들(Thin Film Transistor), 데이터전압을 충전하는 픽셀 전극, 픽셀 전극에 접속되어 데이터 전압을 유지하는 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함하여 입력 영상을 표시한다. TFT 어레이에 센서 라인들(16)과 그 센서 라인들(16)에 연결된 인셀 터치 센서들(C1~C4)의 전극을 포함한다.
표시패널(100)의 상판 또는 하판에 컬러 필터 어레이가 형성될 수 있다. 컬러 필터 어레이는 블랙매트릭스(black matrix), 컬러 필터(color filter) 등을 포함한다. COT(Color Filter on TFT)　또는 TOC(TFT on Color Filter)　모델의 경우에, TFT 어레이와 함께 컬러 필터와 블랙 매트릭스가 하나의 기판 상에 배치될 수 있다.
인셀 터치 센서(C1~C4)는 정전 용량 타입의 터치 센서 예를 들면, 상호 용량(mutual capacitance) 센서 또는 자기 용량(Self capacitance) 센서로 구현될 수 있다. 자기 정전 용량은 한 방향으로 형성된 단층의 도체 배선을 따라 형성된다. 상호 정전 용량은 직교하는 두 도체 배선들 사이에 형성된다. 도 5는 자기 정전 용량 타입의 터치 센서를 도시하였으나, 본 발명의 인셀 터치 센서들은 이에 한정되지 않는다.
인셀 터치 센서들(C1~C4)은 픽셀들(11)의 공통 전극으로부터 분할된 전극들로 구현될 수 있다. 인셀 터치 센서들(C1~C4)은 센서 라인들(16)을 통해 터치 센싱부(110)에 연결된다.
디스플레이 구동부는 데이터 구동부(102)와 게이트 구동부(104, 108)를 포함하여 입력 영상의 데이터를 표시패널(100)의 픽셀들에 기입한다.
데이터 구동부(102)는 하나 이상의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC는 COF(Chip on film) 상에 실장되어 표시패널(100)과 PCB(Printed Circuit Board) 사이에 연결될 수 있다. 소스 드라이브 IC(SIC)는 COG(Chip on glass) 공정으로 표시패널(100)의 기판 상에 직접 접착될 수도 있다.
데이터 구동부(102)는 타이밍 콘트롤러(Timing controller, TCON)(106)로부터 수신되는 입력 영상의 디지털 비디오 데이터를 감마보상전압으로 변환하여 데이터전압을 출력한다. 데이터 구동부(102)로부터 출력된 데이터전압은 데이터 라인들(12)에 공급된다. 데이터 구동부(102)와 데이터 라인들(12) 사이에 도시하지 않은 멀티플렉서(Multiplexer)가 배치될 수 있다. 멀티플렉서는 타이밍 콘트롤러(106)의 제어 하에 데이터 구동부(102)로부터 입력되는 데이터 전압을 데이터 라인들(12)에 분배한다. 1:3 멀티플렉서의 경우에, 멀티플렉서는 데이터 구동부(102)의 한 개 출력 채널을 통해 입력되는 데이터 전압을 시분할하여 두 개의 데이터 라인들로 시분할 공급한다. 1:3 멀티플렉서를 사용하면, 데이터 구동부(102)의 채널 수를 1/3로 줄일 수 있다.
게이트 구동부(104, 108)는 레벨 시프터(Level shifter, LS)(108)와 GIP 회로(104)를 포함한다. 레벨 시프터(108)는 타이밍 콘트롤러(106)와 GIP 회로(104) 사이에 배치된다. GIP 회로(104)는 TFT 어레이와 함께 표시패널(100)의 하판 상에 직접 형성될 수 있다.
GIP 회로(104)는 시프트 레지스터를 포함한다. GIP 회로(104)는 픽셀 어레이 밖에서 표시패널(100)의 일측 가장자리의 베젤(Bezel, BZ)에 형성되거나 양측 가장자리의 베젤(BZ)에 형성될 수 있다. 레벨 시프터(108)는 타이밍 콘트롤러(106)로부터 수신된 게이트 타이밍 제어 신호의 스윙폭을 게이트 온 전압과 게이트 오프 전압으로 시프트(shift)하여 GIP 회로(104)로 출력한다. NMOS에서, 게이트 온 전압은 NMOS의 문턱 전압 보다 높은 게이트 온 전압(VGH)이고, 게이트 오프 전압은 NMOS의 문턱 전압 보다 낮은 게이트 오프 전압(VGL)이다. PMOS의 경우, 게이트 온 전압은 게이트 오프 전압(VGL)이고, 게이트 오프 전압은 게이트 온 전압(VGH)이다. 이하에서, GIP 회로(104)의 트랜지스터들은 NMOS를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
GIP 회로(104) 각각은 도 4와 같이 시프트 클럭(CLK)에 따라 게이트 펄스를 시프트하여 게이트 라인들(14)에 게이트 펄스를 순차적으로 공급한다. 시프트 클럭(CLK)은 2 상(phase) 클럭 내지 8 상 클럭일 수 있다. 도 6은 8상 클럭을 예시한 것이나, 시프트 클럭(CLK)은 이에 한정되지 않는다.
GIP 회로(104)로부터 출력되는 게이트 펄스는 VGH와 VGL 사이에서 스윙한다. VGH는 픽셀의 TFT 문턱 전압 보다 높은 게이트 온 전압이다. VGL은 VGH 보다 낮고, 픽셀의 TFT 문턱 전압 보다 낮은 게이트 오프 전압이다. 픽셀의 TFT들은 게이트 펄스의 VGH에 응답하여 턴-온(turn-on)되어 데이터 라인(12)으로부터의 데이터 전압을 픽셀 전극에 공급한다.
도 4는 GIP 회로(104)가 픽셀 어레이(10)를 좌우에 두고 표시패널(100)의 좌측과 우측에 배치된 예이다. 좌측 및 우측 GIP 회로들(104)은 타이밍 콘트롤러(106)에 의해 동기된다. 좌측 GIP 회로(104)는 픽셀 어레이(10)의 기수 번째 게이트 라인들(14)에 연결되어 그 게이트 라인들(14)에 게이트 펄스를 순차적으로 공급할 수 있다. 우측 GIP 회로(104)는 픽셀 어레이(10)의 우수 번째 게이트 라인들(14)에 연결되어 그 게이트 라인들(14)에 게이트 펄스를 순차적으로 출력할 수 있다. 좌측 GIP 회로(104)와 우측 GIP 회로(104)는 모든 게이트 라인들에 연결되어 동시에 같은 게이트 라인에 게이트 펄스를 공급할 수도 있다.
GIP 회로(104)의 시프트 레지스터는 도 8과 같이 종속적으로 접속(cascade connection)되어 시프트 클럭(CLK) 타이밍에 맞추어 게이트 펄스를 시프트하는 스테이지들(S(N-1), S(N), S(N+1)을 포함한다. 스테이지들(S(N-1), S(N), S(N+1) 각각은 게이트 라인들(14)에 게이트 펄스를 순차적으로 공급하고, 캐리 신호(Carry signal)(CAR(N), CAR(N+1))를 다른 스테이지로 전달한다. 게이트 펄스와 캐리 신호는 스테이지 각각에서 하나의 출력 단자를 통해 출력되는 같은 신호이거나 스테이지 각각에서 두 개의 출력 단자를 통해 분리될 수 있다.
타이밍 콘트롤러(106)는 도시하지 않은 호스트 시스템으로부터 수신되는 입력 영상의 디지털 비디오 데이터를 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(106)는 입력 영상 데이터에 동기하여 수신되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력 받아 데이터 구동부(102)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 레벨 시프터(108)와 GIP 회로(104)의 동작 타이밍을 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 출력한다. 또한, 타이밍 콘트롤러(106)는 입력 영상 데이터에 동기하여 수신되는 타이밍 신호를 이용하여 디스플레이 구동부(102, 104, 108)와, 터치 센싱부(110)를 동기시키기 위한 동기 신호(Tsync)를 발생한다.
게이트 타이밍 제어신호는 스타트 펄스(VST), 시프트 클럭(Gate Shift Clock, GCLK), 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 출력 인에이블신호(Gate Output Enable, GOE)는 생략될 수 있다. 스타트 펄스(VST)는 GIP 회로(104)의 제1 스테이지에서 VST 단자에 입력되어 1 프레임 기간에서 가장 먼저 발생하는 제1 게이트 펄스의 출력 타이밍을 제어한다. 시프트 클럭(GCLK)은 GIP 회로(104)의 스테이지들 각각에서 게이트 펄스의 출력 타이밍을 제어하여 게이트 펄스의 시프트 타이밍을 제어한다.
터치 센싱부(110)는 타이밍 콘트롤러(106)로부터 수신된 동기 신호(Tsync)에 응답하여 터치 센싱 구간 동안 인셀 터치 센서들(C1~C4)을 구동한다. 터치 센싱부(110)는 터치 센싱 구간 동안 터치 구동 신호를 센서 라인들(16)을 통해 인셀 터치 센서들(C1~C4)에 공급하고, 센서 라인들(16)의 전압 변화를 바탕으로 터치 입력 유무에 따라 달라지는 인셀 터치 센서들(C1~C4)의 용량 변화를 검출한다. 터치 센성부(110)는 인셀 터치 센서들(C1~C4) 각각의 용량 변화량을 미리 설정된 문턱값과 비교하여 문턱값 이상으로 전하량이 변화된 인셀 터치 센서를 터치 입력 위치로 판단하고, 그 터치 입력 위치의 좌표를 계산한다. 터치 입력 위치의 좌표 정보는 호스트 시스템으로 전송된다.
호스트 시스템은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템은 입력 영상의 디지털 비디오 데이터를 표시패널(100)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템은 입력 영상의 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(106)으로 전송한다. 호스트 시스템은 터치 센싱부(110)로부터 수신된 터치 입력의 좌표 정보와 연계된 응용 프로그램을 실행한다.
도 5는 인셀 터치 센서들과 터치 센싱부의 회로 구성을 보여 주는 도면이다.
도 5를 참조하면, 인셀 터치 센서들(C1~C4) 각각의 전극 패턴들은 다수의 픽셀들(11)에 연결되는 공통 전극의 분할 패턴으로 형성될 수 있다. 하나의 인셀 터치 센서는 다수의 픽셀들(11)에 연결되어 디스플레이 구간 동안 다수의 픽셀들(11)에 공통 전압을 공급하고, 터치 센싱 구간 동안 터치 센싱부(110)에 의해 구동되어 터치 입력을 센싱한다.
터치 센싱부(110)는 멀티플렉서(111), 센싱 회로(112), 및 마이크로 콘트롤 유닛(Micro Control Unit, 이하 "MCU"라 함)(113)를 포함한다.
멀티플렉서(111)는 MCU(113)의 제어 하에 센싱 회로(112)에 연결되는 센서 라인들(16)을 선택한다. 멀티플렉서(111)는 MCU(113)의 제어 하에 공통 전압(Vcom)을 공급할 수 있다. 멀티플렉서(111) 각각은 N 개의 센서 라인들(16)을 센싱 회로(112)의 채널에 순차적으로 연결함으로써 센싱 회로(112)의 채널 개수를 줄일 수 있다.
센싱 회로(112)는 멀티플렉서(111)와 센서 라인들(16)을 통해 인셀 터치 센서들(C1~C4)에 전하를 공급하고 멀티플렉서(111)를 통해 수신되는 인셀 터치 센서들(C1~C4)의 전하량을 증폭 및 적분하고 디지털 데이터로 변환하여 터치 입력 유무에 따른 인셀 터치 센서의 용량 변화를 센싱한다. 이를 위하여, 센싱 회로(112)는 수신된 터치 센서 신호를 증폭하는 증폭기, 증폭기의 출력 전압을 누적하는 적분기, 적분기의 전압을 디지털 데이터로 변환하는 아날로그 디지털 변한기(Analog-to-Digital Converter, 이하 "ADC"라 함) 등을 포함한다. ADC로부터 출력된 디지털 데이터는 터치 입력 전후 인셀 터치 센서(C1~C4)의 용량 변화를 지시하는 터치 로 데이터(Touch raw data)로서 MCU(113)이다.
MCU(113)는 멀티플렉서(111)를 제어하여 미리 정해진 채널 순서대로 센서 라인들(16)을 센싱 회로(112)에 순차 연결한다. MCU(113)는 센싱 회로(112)로부터 수신된 터치 로 데이터를 미리 설정된 문턱값과 비교하여 터치 입력을 판정한다. MCU(113)는 미리 설정된 터치 센싱 알고리즘을 실행하여 터치 입력 위치 각각에 대하여 좌표를 계산하여 터치 좌표 데이터(XY)를 생성하고 그 좌표 데이터(XY)를 호스트 시스템으로 전송한다.
도 6 및 도 7은 본 발명의 실시예에 따른 표시장치의 구동 신호를 보여 주는 도면들이다.
도 6 및 도 7을 참조하면, 1 프레임 기간은 디스플레이 구간(D1, D2)과 터치 센싱 구간(S1, S2)으로 시분할될 수 있다. 디스플레이 프레임 레이트(frame rate)가 60Hz일 때 1 프레임 기간은 대략 16.7ms이다. 디스플레이 구간들(D1, D2) 사이에 하나의 터치 센싱 구간(S1, S2)이 할당된다.
디스플레이 구동부(102, 104, 108)는 제1 디스플레이 구간(D1) 동안 제1 블록(B1)의 픽셀들에 현재 프레임 데이터를 기입하여 제1 블록(B1)에서 재현되는 영상을 현재 프레임 데이터로 업데이트한다. 제1 디스플레이 구간(D1) 동안 제1 블록(B1)을 제외한 나머지 블록(B2)의 픽셀들은 이전 프레임 데이터를 유지하고, 터치 센싱부(110)는 인셀 터치 센서들(C1~C4)을 구동하지 않는다. 터치 센싱부(110)는 제1 터치 센싱 구간(S1) 동안 화면 내의 모든 터치 센서들(C1~C4)을 순차적으로 구동하여 터치 입력을 센싱하고, 그 센싱 결과 터치 입력 각각에 대한 좌표 정보와 식별 정보(ID)를 포함한 터치 리포트(Touch report)를 발생하여 호스트 시스템으로 전송한다.
디스플레이 구동부(102, 104, 108)는 제2 디스플레이 구간(D2) 동안 제2 블록(B2)의 픽셀들에 현재 프레임 데이터를 기입하여 제2 블록(B2)에서 재현되는 영상을 현재 프레임 데이터로 업데이트한다. 제2 디스플레이 구간(D2) 동안 제1 블록(B1)의 픽셀들은 현재 프레임 데이터를 유지하고, 터치 센싱부(110)는 터치 센서들을 구동하지 않는다. 터치 센싱부(110)는 제2 터치 센싱 구간(S2) 동안 화면 내의 모든 터치 센서들을 순차적으로 구동하여 터치 입력을 센싱하여 터치 입력 각각에 대한 좌표 정보와 식별 정보(ID)를 포함한 터치 리포트를 발생하여 호스트 시스템으로 전송한다.
터치 센싱부(110)는 터치 센싱 구간(S1, S2) 동안 센서 라인들(16)을 통해 터치 센서에 센서 구동신호를 공급하여 터치 입력 전후 터치 센서의 전하량을 검출하고 그 전하량을 문턱전압과 비교하여 터치 입력을 판정한다. 터치 센싱부(110)는 매 터치 센싱 구간(S1, S2) 마다 터치 입력의 좌표 정보를 호스트 시스템으로 전송한다. 따라서, 프레임 레이트(Frame rate) 보다 터치 리포트 레이트(Touch report rate)가 더 빠르다.
인셀 터치 센서들(C1~C4)은 픽셀들(11)과 연결되기 때문에 인셀 터치 센서들(C1~C4)과 픽셀들 간의 기생 용량(parasitic capacitance)이 크다. 인셀 터치 센서들(C1~C4)과 픽셀들(11)은 기생 용량을 통해 커플링(Coupling)되기 때문에 상호 간에 전기적으로 악영향을 줄 수 있으므로 픽셀들(11)과 인셀 터치 센서들(C1~C4)이 시분할 구동된다.
데이터 구동부(102)는 픽셀들(11)과 인셀 터치 센서들(C1~C4) 사이의 기생 용량을 줄이기 위하여, 터치 센싱 구간(S1, S2) 동안 센서 구동 신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 데이터 라인들(12)에 인가할 수 있다. 데이터 라인(12)과 인셀 터치 센서(C1~C4) 사이의 기생 용량은 그 기생 용량의 양단간 전압차가 없으면 최소화된다. 따라서, 센서 구동 신호가 인셀 터치 센서(C1~C4)에 공급될 때 데이터 라인들(12)에 센서 구동 신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 인가하면 데이터 라인들(12)과 인셀 터치 센서(C1~C4) 사이의 기생 용량을 최소화할 수 있다.
마찬가지로, GIP 회로(104)는 픽셀들(11)과 인셀 터치 센서들(C1~C4) 사이의 기생 용량을 줄이기 위하여 터치 센싱 구간(S1, S2) 동안 센서 구동신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 공급할 수 있다. 게이트 라인(14)과 인셀 터치 센서(C1~C4) 사이의 기생 용량은 그 기생 용량의 양단간 전압차가 없으면 최소화된다. 따라서, 센서 구동 신호가 인셀 터치 센서(C1~C4)에 공급될 때 게이트 라인들(14)에 센서 구동 신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 인가하면 게이트 라인들(14)과 터치 센서 사이의 기생 용량을 최소화할 수 있다.
터치 센싱부(110)는 현재 터치 입력을 센싱하는 터치 센서들과 연결되는 센서 라인 이외의 다른 센서 라인들에 교류 신호(LFD)를 공급하여 이웃한 터치 센서들 간의 기생 용량을 최소화할 수 있다.
터치 센싱 구간(S1, S2) 동안 표시패널(100)의 데이터 라인들(12)과 게이트 라인들(14) 그리고 센서 라인들(16)에 센서 구동신호와 같은 위상의 교류 신호(LFD)를 공급하면, 표시패널(100)의 기생 용량의 전하양을 최소화할 수 있다. 인셀 터치 센서(C1~C4)의 기생 용량을 줄이면, 인셀 터치 센서(C1~C4)의 신호 대 잡음비(Signal to Noise Ratio, 이하 “SNR”이라 함)를 향상시켜 터치 센싱부(110)의 동작 마진(margin)을 넓히고 터치 입력과 터치 감도를 개선할 수 있다.
도 6에서, Vout(N-1)은 제1 디스플레이 구간(D1)에서 마지막으로 발생되는 제N(N은 2 이상의 양의 정수)-1 스테이지(S(N-1))의 출력 전압이다. Vout(N)은 제1 터치 센싱 구간(S1) 직후 픽셀 구동이 재개되는 제2 디스플레이 구간(D2)에서 가장 먼저 발생되는 제N 스테이지(S(N))의 출력 전압이다. 따라서, 제N-1 게이트 펄스(Vout(N-1))가 제N-1 게이트 라인(14)에 인가된 후 제1 터치 센싱 구간(S1)이 경과된 다음, 제N 게이트 펄스(Vout(N))이 제N 게이트 라인(14)에 인가된다. 제N-1 스테이지(S(N-1))와 제N 스테이지(S(N))는 이웃한 블록들에서 각각 게이트 라인에 연결된 GIP 회로(104)의 일부이다. 제N-1 스테이지(S(N-1))와 제N 스테이지(S(N))는 브릿지 회로(200)를 사이에 두고 종속적으로 연결되어 이웃한 블록들 간에 게이트 펄스를 연속으로 출력하는 회로들이다.
도 8 및 도 9는 이웃한 블록들(B1, B2) 간의 경계에 배치된 GIP 회로(104)의 일부를 간략히 보여 주는 도면들이다.
도 8 및 도 9를 참조하면, GIP 회로(104)는 종속적으로 접속된 스테이지들(S(N-1)~S(N+1))을 이용하여 시프트 레지스터로 동작한다. 스테이지들(S(N-1)~S(N+1)) 각각은 출력 단자를 통해 게이트 라인들(14)에 연결되어 시프트 클럭에 따라 게이트 펄스를 게이트 라인들(14)에 순차적으로 공급한다. 스테이지들((S(N-1)~S(N+1)) 각각은 VST 단자로 수신되는 스타트 펄스(VST) 또는 이전 스테이지로부터 수신되는 캐리 신호(CAR(N-1), CAR(N))에 응답하여 Q 노드를 프리 차징(pre-charging)하고 시프트 클럭(CLK1, CLK7)이 입력될 때 출력 단자의 전압을 게이트 온 전압(VGH)으로 상승시켜 게이트 펄스를 출력하기 시작한다.
스테이지들(S(N-1)~S(N+1)) 각각은 공지된 게이트 구동부 또는 GIP 회로로 구현될 수 있으므로 특정 회로로 한정되지 않는다. 스테이지들((S(N-1)~S(N+1)) 각각은 도 10 및 도 11에 도시된 바와 같이 Q 노드 전압에 응답하여 출력 단자(OUT(n))를 충전하여 출력 전압을 라이징(rising)시키는 풀업 트랜지스터(pull-up transistor, Tu), QB 노드 전압에 응답하여 출력 단자(OUT(n))를 방전하여 출력 전압을 폴링(falling)시키는 풀다운 트랜지스터(Pull-down transistor, Td), 및 Q 노드와 QB 노드를 충방전하는 스위치 회로(70)를 포함한다. 출력 단자(OUT(n))는 표시패널(100)의 게이트 라인(14)에 연결된다. 출력 전압(Vout(n))은 게이트 라인(14)에 인가된다.
풀업 트랜지스터(Tu)는 Q 노드가 VGH 만큼 프리 차징(pre-charging)된 상태에서 시프트 클럭(CLK)이 드레인에 입력될 때 시프트 클럭(CLK)의 VGH까지 출력 단자를 충전한다. 풀업 트랜지스터(Tu)의 드레인에 시프트 클럭(CLK)이 입력될 때 풀업 트랜지스터(Tu)의 드레인과 게이트 사이의 기생 용량을 통해 플로팅된 Q 노드의 전압이 부트스트래핑(bootstrapping)에 의해 VGH 보다 더 높은 전아으로 상승되어 대략 2VGH 정도로 될 수 있다. 이 때 풀업 트랜지스터(Tu)가 Q 노드의 전압에 의해 턴-온되어 출력 단자의 전압이 VGH까지 상승한다. 풀다운 트랜지스터(Td)는 QB 전압이 VGH 만큼 충전될 때 출력 단자에 게이트 오프 전압(VGL)을 공급하여 출력 전압(Vout(n))을 VGL까지 방전시킨다.
스위치 회로(70)는 VST 단자를 통해 입력되는 스타트 펄스(VST) 또는 이전 스테이지로부터 수신되는 캐리 신호(CAR(N-1) 에 응답하여 Q 노드를 충전하고, RST 단자 또는 VNEXT 단자를 통해 수신되는 신호에 응답하여 Q 노드를 방전한다. RST 단자에는 모든 스테이지들(S(N-1), S(N), S(N+1))의 Q 노드를 동시에 방전시키기 위한 리셋 신호가 인가된다. VNEXT 단자에는 다음 스테이지로부터 발생된 캐리 신호이다. 스위치 회로(70)는 인버터(Inverter)를 이용하여 Q 노드와 반대로 QB 노드를 충방전할 수 있다.
도 8 및 도 9에서 제N-1 스테이지(S(N-1))와 제N 스테이지(S(N))를 이웃한 블록들(B1, B2) 간의 경계에서 스테이지들(S(N-1), S(N))의 출력 전압(Vout(N-1), Vout(N))을 출력하는 스테이지들로 가정한다. 출력 전압(Vout(N-1), Vout(N))은 게이트 라인에 인가되는 게이트 펄스의 전압이거나, 게이트 펄스와 동시에 출력되어 다른 스테이지에 인가되는 캐리 신호의 전압일 수 있다.
제N-1 스테이지(S(N-1))는 제1 디스플레이 구간에서 마지막 게이트 펄스 즉, 제N-1 게이트 펄스(Vout(N-1))를 발생한다. 제N 스테이지(S(N))는 터치 센싱 구간 직후 제2 디스플레이 구간에서 제1 게이트 펄스 즉, 제N 게이트 펄스(Vout(N))를 발생한다. 제N-1 스테이지(S(N-1))에 연결된 게이트 라인과 제N 스테이지(S(N))에 연결된 게이트 라인은 블록들(B1, B2) 간의 경계에서 이웃할 수 있으나 이에 한정되지 않는다.
GIP 회로(104)는 블록들 간 경계마다 이웃한 스테이지들(S(N-1), S(N)) 사이에 하나 이상 연결된 브릿지 회로(bridge circuit)(200)를 구비한다. 도 9에서, “GIP_B1”은 제1 블록(B1)의 게이트 라인들에 게이트 펄스를 출력하는 제1 GIP 회로이고, “GIP_B2”는 제2 블록(B2)의 게이트 라인들에 게이트 펄스를 출력하는 제2 GIP 회로이다. “BR(1)”은 제1 GIP 회로(GIP_B1)에서 마지막 게이트 펄스를 출력하는 스테이지와, 제2 GIP 회로(GIP_B2)에서 제1 게이트 펄스를 출력하는 스테이지 사이에 연결된 제1 브릿지 회로이다. “BR(2)”는 제2 GIP 회로(GIP_B2)에서 마지막 게이트 펄스를 출력하는 스테이지와, 제3 블록(B3)을 담당하는 제3 GIP 회로에서 제1 게이트 펄스를 출력하는 스테이지 사이에 연결된 제2 브릿지 회로이다.
브릿지 회로(200)는 제N-1 스테이지(S(N-1))의 출력 전압에 따라 Q 노드를 프리차징하고, 브릿지 클럭(BRCLK)의 타이밍에 맞추어 제1 출력 전압(Vc_BR)을 발생하고, 시프트 클럭(CLK)의 타이밍에 맞추어 제2 출력 전압(Vout_BR)을 발생한다. 브릿지 클럭(BRCLK)은 터치 센싱 구간(S1, S2, … Sn)에서 발생되고, 터치 센싱 구간(S1, S3, … Sn) 각각에서 다수의 클럭으로 발생된다. 브릿지 회로(20)에 인가되는 시프트 클럭(CLK1)은 게이트 펄스를 출력하는 하나 이상의 스테이지들에도 인가된다. 시프트 클럭(CLK1)은 디스플레이 구간 동안 연속으로 다수 발생되고, 터치 센싱 구간(S1, S3, … Sn)의 종료 시점에 1 회 발생된다. 따라서, 브릿지 회로(20)에 인가되는 시프트 클럭(CLK1)은 1 클럭 시간을 제외한 터치 센싱 구간 대부분 게이트 오프 전압(VGL) 또는 로우 레벨을 유지한다.
도 12 및 도 13은 GIP 회로(104)에서 하나의 스테이지를 상세히 보여 주는 도면들이다. 도 12 및 도 13에 도시된 회로는 도 8 및 도 9에서 게이트 펄스를 출력하는 스테이지(S(N-1), S(N))에 적용될 수 있으나, 스테이지(S(N-1), S(N))는 도 12 및 도 13에 한정되지 않는다.
도 12에 도시된 GIP 회로(104)는 Q 노드에 연결된 풀업 트랜지스터(T6), QB 노드에 연결된 풀다운 트랜지스터(T7), 스위치 회로(T1, T3N, T3, T4, T5) 등을 구비한다. 이 GIP 회로에서, Q 노드와 QB 노드가 하나씩 존재한다. Q 노드와 QB 노드는 직류 전압(VDD, VSS)으로 충방전된다. VDD 단자는 게이트 온 전압(VGH)이 인가되고, VSS 단자는 게이트 오프 전압(VGL)이 인가된다. Vout(n-4)는 VST 단자를 통해 이전 스테이지로부터 수신된 캐리 신호이다. 트랜지스터(T1)는 VST 단자를 통해 수신된 스타트 펄스 또는 캐리 신호(Vout(N-4))에 응답하여 게이트 온 전압(VGH)을 Q 노드에 공급하여 Q 노드를 프리 차징하는 Q 노드 충전용 트랜지스터이다. Vout(n+4)는 VNEXT 단자를 통해 수신된 다음 스테이지의 캐리 신호이다. 트랜지스터(T3)는 캐리 신호(Vout(N+4))에 응답하여 Q 노드를 VSS 단자에 연결하여 Q 노드를 방전한다. 트랜지스터들(T4 및 T5)은 Q 노드 전압에 따라 QB 노드를 충방전시키는 인버터를 구성하는 트랜지스터들이다.
도 13에 도시된 GIP 회로(104)는 QB 노드를 QB_ODD와 QB_EVEN으로 분리하고 QB 노드들(QB_ODD, QB_EVEN)을 소정 시간 교대로 충방전하여 풀다운 트랜지스터들(T7N, MT11, MT13, MT26, MT27)의 직류 게이트 바이어스 스트레스(DC gate bias stress)를 줄일 수 있다. 이 GIP 회로의 스테이지들 각각은 제1 출력 전압(Vout1, Vout2)과 제2 출력 전압(Vc1, Vc2)을 발생한다. 제1 출력 전압(Vout1, Vout2)은 게이트 라인에 인가되는 게이트 펄스이다. 제2 출력 전압(Vc1, Vc2)은 다른 스테이지들의 VST 단자 또는 VNEXT 단자에 인가되는 캐리 신호이다.
고해상도 표시장치에서 GIP 회로 면적을 줄이기 위하여, 도 13에 도시된 GIP 회로(104)는 두 개의 스테이지들에서 QB 노드들(QB_ODD, QB_EVEN)과, VNEXT 단자가 공유되는 구조를 갖는다. 이 GIP 회로(104)의 스테이지들 각각은 Q 노드(Q1, Q2)에 연결된 풀업 트랜지스터(T6N, MT12, MT25), QB 노드(QB_ODD, QB_EVEN)에 연결된 풀다운 트랜지스터(T7N, MT11, MT13, MT26, MT27), 스위치 회로(MT0~MT10, MT14~MT24) 등을 구비한다. VST 단자(VST1, VST2)를 통해 이전 스테이지로부터의 캐리 신호가 입력되면 Q 노드 충전용 트랜지스터(MT1, MT14)가 턴-온되어 제1 스테이지의 Q 노드(Q1)와 제2 스테이지의 Q 노드(Q2)에 VDD 단자로부터의 게이트 온 전압(VGH)이 인가되어 그 Q 노드들(Q1, Q2)이 프리 차징된다. 트랜지스터들(MT12, MT15)는 VNEXT 단자를 통해 수신된 다음 스테이지의 캐리 신호에 응답하여 Q 노드들(Q1, Q2)을 방전시킨다. 트랜지스터들(MT5~MT8, MT18~MT21)은 Q 노드 전압에 따라 QB 노드(Q_ODD, Q_EVEN)를 교류 전압(VDD_O, VDD_E)으로 충전하고, QB 노드(Q_ODD, Q_EVEN)를 VSS 단자에 연결하여 방전하는 인버터를 구성한다. 이 GIP 회로(104)에서 VSS 단자의 전압을 VGL1과 VGL2로 분리하여 풀업 트랜지스터(T6N, MT12, MT25)의 열화 저감과 픽셀들의 전압(ΔVp)를 줄일 수 있다. VSS2 단자에 인가되는 VGL2(-10V)는 VSS1 단자에 인가되는 VGL1(-5V) 보다 낮은 전압으로 설정될 수 있다.
도 14 및 도 15는 본 발명의 실시예에 따른 브릿지 회로(200)와 그 동작을 보여 주는 도면들이다.
도 14 및 도 15를 참조하면, 브릿지 회로(200)는 제N-1 스테이지(S(N-1))와 제N 스테이지(S(N)) 사이에 배치되어 터치 센싱 구간(S1)의 종료 시점에 발생하는 시프트 클럭(CLK) 타이밍에 제1 출력 전압(Vout_BR)을 출력한다. 그리고 브릿지 회로(200)는 터치 센싱 구간(S1) 동안 시프트 클럭(CLK) 보다 더 많은 횟수로 발생되는 브릿지 클럭(BRCLK)의 타이밍에 제2 출력 전압(Vc_BR)을 출력한다.
브릿지 회로(200)는 Q 노드, QB 노드, 제1 출력 전압(Vout_BR)을 발생하는 제1 출력 회로(T101, T102), 제2 출력 전압(Vc_BR)을 발생하는 제2 출력 회로(T103, T104) 등을 포함한다.
브릿지 회로(200)는 Q 노드와 QB 노드를 충방전하는 스위치 회로(70)를 더 포함한다. 스위치 회로(70)는 공지된 GIP 회로의 스위치 회로, 또는 도 12 및 도 13에 도시된 스위치 회로로 구현될 수 있다. 제5 트랜지스터(T105)는 이전 브릿지 회로의 제2 출력 전압에 따라 턴-온되어 VDD 단자로부터의 게이트 온 전압(VGH)을 Q 노드에 공급하여 Q 노드를 프리차징하는 Q 노드 충전용 스위치 소자이다.
제1 출력 전압(Vout_BR)은 브릿지 회로(200)의 제1 출력 단자를 통해 출력된다. 제1 출력 전압(Vout_BR)은 터치 센싱 구간(S1) 이후 제2 디스플레이 구간(D2)에 구동되는 제N 스테이지(S(N))의 VST 단자(VST_S(N))에 인가된다. 제N 스테이지(S(N))의 Q 노드는 제1 출력 전압(Vout_BR)이 입력될 때 프리 차징된다.
제2 출력 전압(Vc_BR)은 브릿지 회로(200)의 제2 출력 단자를 통해 출력된다. 제2 출력 전압(Vc_BR)은 다음 브릿지 회로의 VST 단자(VST_BR(2))에 인가된다. 다음 브릿지 예를 들어, 도 9에 도시된 제2 브릿지 회로(BR(2))의 Q 노드는 이전 브릿지 회로(BR(1))의 제2 출력 전압(Vc_BR)이 입력될 때 프리차징된다.
제1 출력 회로(T101, T102)는 제1 및 제2 트랜지스터(T101, T102)를 포함한다. 제1 트랜지스터(T101)는 프리차징된 Q 노드 상태에서 도 15에서 점선 원으로 표시된 시프트 클럭(CLK)이 발생될 때 제1 출력 전압(Vout_BR)을 라이징시키는 풀업 트랜지스터이다. Q 노드가 VGH로 프리 차징된 상태에서 시프트 클럭(CLK)의 게이트 온 전압(VGH)이 제1 트랜지스터(T101)의 제1 전극에 입력될 때 제1 트랜지스터(T101)의 제1 전극(드레인)과 플로팅된 Q 노드 사이의 기생 용량을 통해 부트스트래핑이 발생된다. 부트스트래핑에 의해 Q 노드가 VGH 보다 더 높은 전압으로 상승될 때, 제1 트랜지스터(T101)가 턴-온된다. 제1 트랜지스터(T101)를 턴-온시키는 시프트 클럭(CLK)은 터치 센싱 구간의 종료 시점에 1회 발생된다. 이 시프트 클럭(CLK)은 1 클럭 시간을 제외한 터치 센싱 구간의 대부분을 게이트 오프 전압(VGL) 또는 로우 레벨로 유지된다. 따라서, 제1 트랜지스터(T101)는 터치 센싱 구간(S1)의 종료 시점에 턴-온되어 제1 출력 전압(Vout_BR)을 게이트 온 전압(VGH)까지 상승시킨다. 제1 트랜지스터(T101)는 Q 노드에 연결된 게이트, 시프트 클럭(CLK)이 인가되는 제1 전극, 및 제1 출력 단자에 연결된 제2 전극을 포함한다.
제2 트랜지스터(T102)는 QB 노드의 전압에 따라 제1 출력 단자를 방전시켜 제1 출력 전압(Vout_BR)을 게이트 오프 전압(VGL)까지 낮추는 풀다운 트랜지스터이다. 제2 트랜지스터(T102)는 QB 노드에 연결된 게이트, 제1 출력 단자에 연결된 제1 전극, 및 VSS 단자에 연결된 제2 전극을 포함한다. VSS 단자에 게이트 오프 전압(VGL)이 인가된다.
제2 출력 회로(T103, T104)는 제3 및 제4 트랜지스터(T103, T104)를 포함한다. 제3 트랜지스터(T103)는 프리차징된 Q 노드 상태에서 터치 센싱 구간(S1) 동안 브릿지 클럭(BRCLK)의 게이트 온 전압이 발생될 때 제1 출력 전압(Vout_BR)을 라이징시키는 풀업 트랜지스터이다. Q 노드가 VGH로 프리 차징된 상태에서 브릿지 클럭(CLK)의 게이트 온 전압(VGH)이 제3 트랜지스터(T103)의 제1 전극에 입력될 때 제3 트랜지스터(T103)의 제1 전극(드레인)과 플로팅된 Q 노드 사이의 기생 용량을 통해 부트스트래핑이 발생된다. 부트스트래핑에 의해 Q 노드가 VGH 보다 더 높은 전압으로 상승될 때, 제3 트랜지스터(T103)가 턴-온된다. 제3 트랜지스터(T103)를 턴-온시키는 브릿지 클럭(BRCLK)은 터치 센싱 구간(S1) 동안 1 회 이상 발생된다. 따라서, 제3 트랜지스터(T103)는 터치 센싱 구간(S1) 동안 반복적으로 턴-온되어 제2 출력 전압(Vc_BR)을 게이트 온 전압(VGH)까지 상승시킨다. 제3 트랜지스터(T103)는 Q 노드에 연결된 게이트, 브릿지 클럭(CLK)이 인가되는 제1 전극, 및 제2 출력 단자에 연결된 제2 전극을 포함한다.
제4 트랜지스터(T104)는 QB 노드의 전압에 따라 제2 출력 단자를 방전시켜 제2 출력 전압(Vc_BR)을 게이트 오프 전압(VGL)까지 낮추는 풀다운 트랜지스터이다. 제4 트랜지스터(T104)는 QB 노드에 연결된 게이트, 제2 출력 단자에 연결된 제1 전극, 및 VSS 단자에 연결된 제2 전극을 포함한다.
도 8에서, “Vout(N-1)” 은 제1 디스플레이 구간(D1)의 종료 시점에서 발생되는 제N 스테이지(S(N))의 출력 전압이다. “Vout(N)” 은 터치 센싱 구간(S1) 이후 픽셀들이 재구동되는 제2 디스플레이 구간(D2)의 시작 시점에 발생되는 제N 스테이지(S(N))의 출력 전압이다. “Vout(N+1)” 은 제2 디스플레이 구간(D2) 내에서 제N 스테이지(S(N))의 출력 전압(Vout(N))에 이어서 발생되는 제N+1 스테이지(도 8, S(N+1))의 출력 전압이다. “Q_BR”은 브릿지 회로(200)의 Q 노드 전압이다. “Q_S(N)”은 제N 스테이지(S(N))의 Q 노드 전압이고, “Q_S(N+1)”은 제N+1 스테이지(S(N+1))의 Q 노드 전압이다.
본 발명은 브릿지 회로(200)에서 출력 전압을 제1 출력 전압(Vout_BR)과 제2 출력 전압(Vc_BR)으로 분리하고, 터치 센싱 구간(S1)의 종료 시점에 발생되는 시프트 클럭(CLK) 타이밍에 맞추어 제1 출력 전압(Vout_BR)을 제N 스테이지(S(N))에 인가한다. 그 결과, 도 15에서 알 수 있는 바와 같이, 터치 센싱 구간(S1) 이후 제2 블록(B2)의 제1 게이트 펄스를 출력하기 위한 제N 스테이지(S(N))의 Q 노드 전압(Q_S(N))은 다른 스테이지들의 Q 노드 전압(Q_S(N+1))과 동일하게 터치 센싱 구간(S1)에서 1 클럭 시간을 뺀 나머지 시간 동안 게이트 오프 전압(VGL)을 유지하고 1 클럭의 짧은 시간에 프리차징된다. 그 결과, 본 발명은 제N 스테이지(S(N))의 Q 노드에 연결된 풀업 트랜지스터의 스트레스를 줄일 수 있다.
도 14에서 제2 출력 회로(T103, T104)를 통해 출력된 전압(Vc_BR)을 제N 스테이지(S(N))의 VST 단자에 공급하면, 도 16에 도시된 바와 같이 터치 센싱 구간(S1) 동안 제N 스테이지(S(N))의 Q 노드가 게이트 온 전압(VGH)으로 충전된 상태를 유지한다. 그러면, Q 노드에 연결된 풀업 트랜지스터의 직류 게이트 바이어스 스트레스가 가중되어 그 트랜지스터의 열화가 다른 스테이지들의 풀업 트랜지스터 보다 빨리 진행된다. 특히, 제N 스테이지의 Q 노드 전압과 다른 스테이지의 Q 노드 전압의 프리 차징 시간이 다르기 때문에 스테이지들의 출력 전압 편차를 초래하여 블록들(B1, B2) 간에 라인 딤과 같은 화질 저하가 시인될 수 있다. 본 발명은 브릿지 회로(200)의 출력을 제1 출력 전압(Vout_BR)과 제2 출력 전압(Vout_c)으로 분리하고, 터치 센싱 구간의 종료 시점에 발생되는 시프트 클럭을 이용하여 제1 출력 전압(Vout_BR)의 출력 타이밍을 늦춤으로써 스테이지들 간의 트랜지스터 열화 편차를 줄인다.
브릿지 회로(200)는 도 17에 도시된 바와 같이 Q 노드를 방전하는 제6 트랜지스터(T106)를 더 구비한다.
제6 트랜지스터(106)는 터치 센싱 구간 이후 구동되는 다음 블록(B2)의 스테이지(S(N) 또는 S(N+1))로부터 수신된 출력 전압(캐리 신호) 또는, 제2 디스플레이 구간(D2) 동안 발생되는 시프트 클럭(CLK)에 응답하여 브릿지 회로(200)의 Q 노드를 방전한다. 제6 트랜지스터(T106)는 RST 단자를 통해 수신된 다음 블록(B2)의 출력 전압 또는 시프트 클럭(CLK)이 인가되는 게이트, Q 노드에 연결된 제1 전극, 및 VSS 단자에 연결된 제2 전극을 포함한다.
도 18은 터치 센싱 구간이 시작되기 직전에 마지막 게이트 펄스를 출력하는 스테이지(S(N-1)의 Q 노드 리셋 방법을 보여 주는 파형도이다.
도 18을 참조하면, 본 발명은 각 블록에서 마지막 게이트 펄스를 출력하는 제N 스테이지(S(N))의 Q 노드 스트레스를 다른 스테이지들과 동등 수준으로 제어하기 위하여, 터치 센싱 구간(S1)의 시작과 동시에 발생되는 시프트 클럭(CLK1_1)을 제N 스테이지(S(N))의 RST 단자에 인가하여 Q 노드를 방전한다. 그 결과, 제N 스테이지(S(N))에서 Q 노드를 리셋하는 트랜지스터의 스트레스를 다른 스테이지들과 동일하게 제어할 수 있다. 제N 스테이지(S(N))의 RST 단자에는 일 예로, 도 12에 도시된 트랜지스터(T3N)의 게이트가 연결될 수 있다. 본 발명은 제N 스테이지(S(N))에 형성된 트랜지스터(T3N)의 게이트에 시프트 클럭(CLK1_1)을 인가함으로써 그 트랜지스터(T3N)의 스트레스를 다른 스테이지들의 트랜지스터(T3N)와 같은 수준으로 제어할 수 있다.
도 18에서 “CLK1_2”은 브릿지 회로(200)의 제1 트랜지스터(T101)에 인가되는 시프트 클럭이다.
브릿지 회로(200)의 Q 노드는 도 15, 도 16 및 도 20에 도시된 바와 같이, 터치 센싱 구간(S1) 동안 충전되기 때문에 다른 GIP 회로(104)에 비해 Q 노드의 스트레지스양이 많다. 이를 개선하기 위하여, 도 19와 같이 브릿지 회로(200)을 두 개 이상 연속으로 배치하면 브릿지 회로(200)에서 Q 노드의 스트레스를 줄일 수 있다.
도 19는 이웃한 블록들을 담당하는 GIP 회로들 사이에 다수의 브릿지 회로가 배치된 예를 보여 주는 도면이다. 도 20은 이웃한 블록들을 담당하는 GIP 회로들 사이에 하나의 브릿지 회로가 배치될 때의 브릿지 회로의 Q 노드 스트레스를 보여 주는 도면이다. 도 21은 이웃한 블록들을 담당하는 GIP 회로들 사이에 두 개의 브릿지 회로가 배치될 때의 브릿지 회로의 Q 노드 스트레스를 보여 주는 도면이다.
도 19 내지 도 21을 참조하면, 제1 블록(B1)을 담당하는 제1 GIP 회로(GIP_B1)과, 제2 블록(B1)을 담당하는 제2 GIP 블록(GIP_B2) 사이에 두 개 이상의 브릿지 회로(200)가 종속적으로 연결된다. 브릿지 회로(200)들에는 시프트 클럭(CLK)과 함께 브릿지 클럭(BRCLK)이 입력된다. 시프트 클럭(CLK)과 브릿지 클럭(CLK)은 발생하는 기간과 주기가 다르다. 브릿지 회로(200) 각각은 도 1 14 및 도 15에 도시된 회로로 구현될 수 있다.
제1 GIP 회로(GIP_B1)과 제2 GIP 회로(GIP_B2) 사이에 n(n은 2 이상의 양의 정수) 개의 브릿지 회로(200)가 배치되면, 제1 브릿지 회로(BR1)의 제2 출력 전압(Vc_BR)이 제2 브릿지 회로(BR2)의 VST 단자에 인가된다. 따라서, 제2 브릿지 회로(BR2)의 Q 노드는 제1 브릿지 회로(BR1)의 제2 출력 전압(Vc_BR)이 발생될 때 프리차징되기 시작한다. 마찬가지로, 제n 브릿지 회로(BRn)의 Q 노드는 제n-1 브릿지 회로(BRn-1)의 제2 출력 전압(Vc_BR)이 발생될 때 프리차징되기 시작한다.
터치 센싱 구간(S1) 이후 구동되는 제N 스테이지(S(N))의 Q 노드는 마지막 브릿지 회로 즉, 제n 브릿지 회로(BRn)의 제1 출력 전압(Vout_BR)이 자신의 VST 단자에 입력될 때 프리차징되기 시작한다. 제n 브릿지 회로(BRn)의 제2 출력 전압(Vc_BR)은 다음 블록들 간에 배치된 브릿지 회로들(BRn) 중 제1 브릿지 회로(BR1)의 VST 단자에 인가되어 그 브릿지 회로(BR1)의 Q 노드를 프리차징한다.
제1 GIP 회로(GIP_B1)과 제2 GIP 회로(GIP_B2) 사이에 한 개의 브릿지 회로(200)가 배치되면, 터치 센싱 구간(S1) 동안 그 브릿지 회로(200)의 Q 노드가 충전되기 때문에 Q 노드 스트레스가 크다. 이에 비하여, 브릿지 회로들(BR1~BRn)이 종속적으로 다수 연결되면, 도 21에 도시된 바와 같이 브릿지 회로들(BR1~BRn)의 Q 노드 충전 시간이 n 등분되어 Q 노드 스트레스가 감소된다.
산화물 트랜지스터는 이동도가 높고 오프 전류(Off current)가 낮은 장점으로 인하여 고해상도 표시장치에서 픽셀 어레이의 트랜지스터들과, 브릿지 회로(200)를 포함한 GIP 회로(104)의 트랜지스터들로 적용되기에 적합하다. 이러한 산화물 트랜지스터의 열화는 광노출 설계를 적용하는 방법으로 저감될 수 있다. 브릿지 회로(200)는 터치 센싱 구간 동안 스트레스를 받기 때문에 화면의 각 블록을 담당하는 GIP 회로들(GIP_B1, GIP_B2)에 비하여 스트레스가 심하다. 따라서, 브릿지 회로(200)의 트랜지스터들은 도 22에 도시된 바와 같이 다른 GIP 회로에 비하여 열화가 더 심하게 될 수 있다. 도 22는 게이트 펄스를 출력하는 GIP 회로(104)의 풀업 트랜지스터와, 브릿지 회로(200)의 풀업 트랜지스터의 문턱 전압이 시간이 경과함에 따라 변하는 실험 결과를 보여 준다. 도 22에서 알 수 있는 바와 같이 브릿지 회로(200)에 형성된 풀업 트랜지스터의 열화가 GIP 회로의 다른 풀업 트랜지스터에 비하여 더 심하여 문턱 전압 시프트가 크다.
본 발명은 브릿지 회로(200)를 구성하는 트랜지스터들 중 적어도 하나 이상에 도 23에 도시된 바와 같은 광노출 설계를 적용하여 트랜지스터들의 열화를 줄일 수 있다.
도 23은 산화물 트랜지스터의 평면에서 선 A-A'을 따라 절취한 트랜지스터들(Normal Tr, Bridge Tr)의 단면 구조를 보여 준다. 도 23에서, “GATE”는 게이트 금속 패턴, “ACT”는 반도체 패턴, “SD”는 소스-드레인 금속 패턴을 각각 나타낸다. “Normal Tr”은 게이트 펄스를 출력하는 일반적인 GIP 회로의 스테이지(S(N-1), S(N), S(N+1))에 형성된 트랜지스터의 단면 구조이다. Bridge Tr은 브릿지 회로의 트랜지스터의 단면 구조이다.
도 23을 참조하면, 게이트 펄스를 출력하는 일반적인 스테이지들(S(N-1), S(N), S(N+1))의 트랜지스터(Normal Tr)는 반도체 패턴(ACT)을 충분히 가릴 수 있는 크기의 게이트 금속 패턴(GATE)을 갖는다. 반도체 패턴(ACT)과 게이트 금속 패턴(GATE) 사이에 절연막(GI)이 존재한다.
이에 비하여, 브릿지 회로(200)를 구성하는 적어도 하나의 트랜지스터 예를 들면, 풀업 트랜지스터(T101, T103)의 게이트 금속 패턴(GATE)은 기판(SUBS)을 통해 배면으로부터 입사되는 빛에 반도체 패턴(ACT)이 노출될 수 있도록 일반적인 스테이지(S(N-1), S(N), S(N+1))에 형성된 트랜지스터에 비하여 작은 크기로 패터닝된다. 이러한 광노출 설계를 적용하여 브릿지 회로(200)의 트랜지스터 열화 수준을 일반적인 스테이지의 트랜지스터 열화 수순과 같은 수준으로 조정할 수 있다.
도 24는 광 노출 설계가 적용되지 않은 산화물 트랜지스터의 스트레스(Positive Bias Temperature Stress, PBTS)와 광 노출 설계가 적용된 산화물 트랜지스터의 스트레스 시뮬레이션 결과이다. 이 시뮬레이션에서, 트랜지스터의 Vgs는 30V, 온도는 60℃, 시간은 3600 sec, 표시패널의 휘도는 4500 nit 이었다. 이 실험 결과, 광 노출 없는 산화물 트랜지스터는 그 문턱 전압(ΔVth)이 2.5V까지 시프트될 때, 광 노출 설계가 적용된 산화물 트랜지스터는 그 문턱 전압(ΔVth)이 0V이므로 열화가 작다.
a-Si 트랜지스터에 교류 바이어스 전압을 인가하는 방법으로 문턱 전압 시프트가 회복되기 때문에 a-Si 트랜지스터의 열화를 보상하는 방법으로 교류 바이어스 전압을 적용할 수 있다. 그런데 산화물 트랜지스터는 도 25의 시뮬레이션 결과에서 알 수 있듯이 교류 바이어스 전압(30V AC bias)에서 문턱 전압(ΔVth) 직류 바이어스 전압(30V DC bias)과 유사하게 시프트된다. 이 시뮬레이션 결과에서, 2ms, 40ms, 200ms는 교류 바이어스 전압의 주기(Td)이다. 교류 바이어스 전압은 0V와 30V 사이에서 스윙한다. 따라서, 산화물 트랜지스터에 교류 바이어스 전압을 인가하는 방법으로 산화물 트랜지스터의 열화를 보상하기가 어렵다. 본 발명은 스트레스를 많이 받는 브릿지 회로(200)에서 출력을 분리하는 방법으로 GIP 회로(104)의 스트레스를 줄임으로써 GIP 회로(104)를 구성하는 산화물 트랜지스터의 열화를 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
102 : 데이터 구동부 104 : GIP 회로(게이트 구동부)
106 : 타이밍 콘트롤러 108 : 레벨 시프터(게이트 구동부)
100 : 표시패널 110 : 터치 센싱부
200 : 브릿지 회로

Claims (16)

  1. 표시패널의 게이트 라인들에 순차적으로 게이트 펄스를 공급하는 시프트 레지스터를 포함하고,
    상기 시프트 레지스터는
    제N(N은 2 이상의 양의 정수)-1 게이트 펄스를 출력하는 제N-1 스테이지;
    제N 게이트 펄스를 출력하는 제N 스테이지; 및
    상기 제N-1 스테이지와 상기 제N 스테이지 사이에 배치되어 터치 센싱 구간의 종료 시점에 발생하는 제1 클럭에 따라 제1 출력 전압을 출력하고, 상기 터치 센싱 구간 동안 상기 제1 클럭 보다 더 많은 횟수로 발생되는 제2 클럭에 따라 제2 출력 전압을 출력하는 브릿지 회로를 구비하고,
    상기 제N-1 스테이지, 상기 제N 스테이지, 및 상기 브릿지 회로 각각은 풀업 트랜지스터의 게이트에 연결된 Q 노드; 및
    스타트 입력 단자를 통해 입력되는 입력 신호에 따라 상기 Q 노드를 프리 차징하는 Q 노드 충전용 트랜지스터를 포함하고,
    상기 브릿지 회로로부터의 제1 출력 전압이 상기 제N 스테이지의 스타트 입력 단자에 공급되는 게이트 구동 회로.
  2. 제 1 항에 있어서,
    상기 브릿지 회로의 제2 출력 전압이 다른 브릿지 회로의 스타트 입력 단자에 공급되는 게이트 구동 회로.
  3. 제 1 항에 있어서,
    상기 제N-1 스테이지와 상기 제N 스테이지 사이에 상기 브릿지 회로가 다수 개 종속적으로 연결되고,
    상기 브릿지 회로들이 순차적으로 상기 제1 및 제2 출력 전압을 발생하고, 마지막으로 Q 노드가 충전되는 마지막 브릿지 회로의 제1 출력 전압이 상기 제N 스테이지의 스타트 입력 단자에 공급되는 게이트 구동 회로.
  4. 제 1 항에 있어서,
    상기 제N 스테이지의 Q 노드 전압이 상기 터치 센싱 구간에서 상기 제1 클럭을 제외한 나머지 시간 동안 게이트 오프 전압을 유지하고 상기 제1 클럭 동안 프리 차징되는 게이트 구동 회로.
  5. 제 4 항에 있어서,
    상기 브릿지 회로는,
    상기 브릿지 회로의 Q 노드에 연결된 게이트, 상기 제1 클럭이 인가되는 제1 전극, 및 상기 제1 출력 전압이 출력되는 제1 출력 단자에 연결된 제2 전극을 포함한 제1 트랜지스터;
    상기 브릿지 회로의 QB 노드에 연결된 게이트, 상기 제1 출력 단자에 연결된 제1 전극, 및 상기 게이트 오프 전압이 인가되는 제2 전극을 포함한 제2 트랜지스터;
    상기 브릿지 회로의 Q 노드에 연결된 게이트, 상기 제2 클럭이 인가되는 제1 전극, 및 상기 제2 출력 전압이 출력되는 제2 출력 단자에 연결된 제2 전극을 포함한 제3 트랜지스터; 및
    상기 브릿지 회로의 QB 노드에 연결된 게이트, 상기 제2 출력 단자에 연결된 제1 전극, 및 상기 게이트 오프 전압이 인가되는 제2 전극을 포함한 제4 트랜지스터를 더 구비하는 게이트 구동 회로.
  6. 제 4 항에 있어서,
    상기 브릿지 회로의 트랜지스터들 각각이 산화물 반도체 패턴을 포함하는 게이트 구동 회로.
  7. 제 6 항에 있어서,
    상기 브릿지 회로의 트랜지스터들 중에서 적어도 하나의 트랜지스터는 외부의 빛에 노출된 산화물 반도체 패턴을 포함하는 게이트 구동 회로.
  8. 제 7 항에 있어서,
    상기 제N-1 스테이지와 상기 제N 스테이지의 트랜지스터들 각각이 외부의 빛에 노출되지 않은 산화물 반도체 패턴을 포함하는 게이트 구동 회로.
  9. 데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 매트릭스 형태로 배치되고, 픽셀들과 터치 센서들이 포함된 화면이 적어도 제1 및 제2 블록들로 분할되고, 상기 제1 및 제2 블록들이 터치 센싱 구간을 사이에 두고 시분할 구동되는 표시패널;
    제1 디스플레이 구간 동안 상기 제1 블록의 픽셀들을 구동하고, 터치 센싱 구간 이후의 제2 디스플레이 구간 동안 제2 블록들의 픽셀들을 구동하여 입력 영상의 데이터를 제1 및 제2 블록들의 픽셀들에 기입하는 디스플레이 구동부;
    상기 터치 센싱 구간 동안 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱부를 구비하고,
    상기 디스플레이 구동부는,
    상기 게이트 라인들에 게이트 펄스를 순차적으로 공급하는 시프트 레지스터를 포함하고,
    상기 시프트 레지스터는
    제N(N은 2 이상의 양의 정수)-1 게이트 펄스를 출력하는 제N-1 스테이지;
    제N 게이트 펄스를 출력하는 제N 스테이지; 및
    상기 제N-1 스테이지와 상기 제N 스테이지 사이에 배치되어 상기 터치 센싱 구간의 종료 시점에 발생하는 제1 클럭에 따라 제1 출력 전압을 출력하고, 상기 터치 센싱 구간 동안 상기 제1 클럭 보다 더 많은 횟수로 발생되는 제2 클럭에 따라 제2 출력 전압을 출력하는 브릿지 회로를 구비하고,
    상기 제N-1 스테이지, 상기 제N 스테이지, 및 상기 브릿지 회로 각각은 풀업 트랜지스터의 게이트에 연결된 Q 노드; 및
    스타트 입력 단자를 통해 입력되는 입력 신호에 따라 상기 Q 노드를 프리 차징하는 Q 노드 충전용 트랜지스터를 포함하고,
    상기 브릿지 회로로부터의 제1 출력 전압이 상기 제N 스테이지의 스타트 입력 단자에 공급되는 표시장치.
  10. 제 9 항에 있어서,
    상기 브릿지 회로의 제2 출력 전압이 다른 브릿지 회로의 스타트 입력 단자에 공급되는 표시장치.
  11. 제 9 항에 있어서,
    상기 제N-1 스테이지와 상기 제N 스테이지 사이에 상기 브릿지 회로가 다수 개 종속적으로 연결되고,
    상기 브릿지 회로들이 순차적으로 상기 제1 및 제2 출력 전압을 발생하고, 마지막으로 Q 노드가 충전되는 마지막 브릿지 회로의 제1 출력 전압이 상기 제N 스테이지의 스타트 입력 단자에 공급되는 표시장치.
  12. 제 9 항에 있어서,
    상기 제N 스테이지의 Q 노드 전압이 상기 터치 센싱 구간에서 상기 제1 클럭을 제외한 나머지 시간 동안 게이트 오프 전압을 유지하고 상기 제1 클럭 동안 프리 차징되는 표시장치.
  13. 제 12 항에 있어서,
    상기 브릿지 회로는,
    상기 브릿지 회로의 Q 노드에 연결된 게이트, 상기 제1 클럭이 인가되는 제1 전극, 및 상기 제1 출력 전압이 출력되는 제1 출력 단자에 연결된 제2 전극을 포함한 제1 트랜지스터;
    상기 브릿지 회로의 QB 노드에 연결된 게이트, 상기 제1 출력 단자에 연결된 제1 전극, 및 상기 게이트 오프 전압이 인가되는 제2 전극을 포함한 제2 트랜지스터;
    상기 브릿지 회로의 Q 노드에 연결된 게이트, 상기 제2 클럭이 인가되는 제1 전극, 및 상기 제2 출력 전압이 출력되는 제2 출력 단자에 연결된 제2 전극을 포함한 제3 트랜지스터; 및
    상기 브릿지 회로의 QB 노드에 연결된 게이트, 상기 제2 출력 단자에 연결된 제1 전극, 및 상기 게이트 오프 전압이 인가되는 제2 전극을 포함한 제4 트랜지스터를 더 구비하는 표시장치.
  14. 제 13 항에 있어서,
    상기 브릿지 회로의 트랜지스터들 각각이 산화물 반도체 패턴을 포함하는 표시장치.
  15. 제 14 항에 있어서,
    상기 브릿지 회로의 트랜지스터들 중에서 적어도 하나의 트랜지스터는 외부의 빛에 노출된 산화물 반도체 패턴을 포함하는 표시장치.
  16. 제 15 항에 있어서,
    상기 제N-1 스테이지와 상기 제N 스테이지의 트랜지스터들 각각이 외부의 빛에 노출되지 않은 산화물 반도체 패턴을 포함하는 표시장치.
KR1020160144007A 2016-10-31 2016-10-31 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치 KR102484184B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160144007A KR102484184B1 (ko) 2016-10-31 2016-10-31 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160144007A KR102484184B1 (ko) 2016-10-31 2016-10-31 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20180049376A KR20180049376A (ko) 2018-05-11
KR102484184B1 true KR102484184B1 (ko) 2023-01-04

Family

ID=62185332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160144007A KR102484184B1 (ko) 2016-10-31 2016-10-31 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치

Country Status (1)

Country Link
KR (1) KR102484184B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102276330B1 (ko) * 2014-03-10 2021-07-13 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102234095B1 (ko) * 2014-09-12 2021-03-31 엘지디스플레이 주식회사 터치 스크린 일체형 액정 디스플레이 장치
KR102298488B1 (ko) * 2014-12-30 2021-09-08 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치와 그 게이트 구동 회로

Also Published As

Publication number Publication date
KR20180049376A (ko) 2018-05-11

Similar Documents

Publication Publication Date Title
KR102490159B1 (ko) 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치
US9588617B2 (en) Display device having touch sensors
US10180752B2 (en) Display device and gate driving circuit thereof
CN107665060B (zh) 显示装置以及栅极驱动器电路
US10324561B2 (en) Display device including touch screen and driving circuit for driving display device
EP3051531B1 (en) Display device, and device and method for driving the same
CN108022562B (zh) 栅极驱动器和使用其的显示装置
KR102562947B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR102390982B1 (ko) 표시장치와 그 구동 장치 및 방법
KR20170105174A (ko) 터치 센서들을 가지는 표시장치와 그 게이트 구동회로
KR20180044645A (ko) 게이트 구동 회로를 가지는 표시패널과 그 특성 모니터링 방법
KR102484184B1 (ko) 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치
KR102503690B1 (ko) 박막트랜지스터 어레이 기판과 이를 포함한 표시장치
KR20180012077A (ko) 게이트 구동회로와 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant