KR102357769B1 - 터치 스크린을 갖는 표시장치와 그 구동 회로 - Google Patents

Abstract

본 발명은 터치 스크린을 갖는 표시장치와 그 구동 회로에 관한 것으로, 이 표시장치의 표시패널은 제1 디스플레이 구간 동안 데이터가 기입되는 제1 블록과, 상기 터치 센싱 기간 이후에 할당된 제2 디스플레이 구간 동안 데이터가 기입되는 제2 블록으로 나누어 구동된다. 디스플레이 구동 회로는 상기 제1 블록에서 마지막 게이트 펄스와 캐리 신호를 출력하는 제N-1 스테이지, 및 상기 제2 블록의 첫 번째 게이트 펄스와 캐리 신호를 출력하는 제N 스테이지를 포함한다. 상기 제N 스테이지는 멀티 스타트 펄스에 응답하여 상기 터치 센싱 기간 내에서 상기 제2 디스플레이 기간이 시작되기 전에 제N 스테이지의 Q 노드를 충전한다. 상기 멀티 스타트 펄스는 단일 스타트 배선을 통해 상기 블록들에 분산 배치된 상기 제N 스테이지들에 공급된다.

Description

터치 스크린을 갖는 표시장치와 그 구동 회로{DISPLAY WITH TOUCH SCREEN AND DRIVING CIRCUIT}

본 발명은 터치 센서들이 픽셀 어레이에 내장된 터치 스크린을 갖는 표시장치와 그 구동 회로에 관한 것이다.

유저 인터페이스(User Interface, UI)는 사람(사용자)과 각종 전기, 전자 기기 등의 통신을 가능하게 하여 사용자가 기기를 쉽게 자신이 원하는 대로 쉽게 제어할 수 있게 한다. 유저 인터페이스의 대표적인 예로는 키패드, 키보드, 마우스, 온스크린 디스플레이(On Screen Display, OSD), 적외선 통신 혹은 고주파(RF) 통신 기능을 갖는 원격 제어기(Remote controller) 등이 있다. 유저 인터페이스 기술은 사용자 감성과 조작 편의성을 높이는 방향으로 발전을 거듭하고 있다. 최근, 유저 인터페이스는 터치 UI, 음성 인식 UI, 3D UI 등으로 진화되고 있다.

터치 UI는 표시패널 상에 터치 스크린을 구현하여 터치 입력을 감지하여 사용자 입력을 전자기기에 전송한다. 터치 UI는 스마트 폰과 같은 휴대용 정보기기에 필수적으로 채택되고 있으며, 노트북 컴퓨터, 컴퓨터 모니터, 가전 제품 등에 확대 적용되고 있다.

최근, 터치 센서들을 표시패널의 픽셀 어레이에 내장하는 기술(이하, "인셀 터치 센서(In-cell touch sensor)"라 함)을 이용하여 터치 스크린을 구현하는 방법이 적용되고 있다. 터치 센서들은 터치 전후 정전 용량의 변화를 바탕으로 터치를 센싱하는 정전 용량 타입의 터치 센서로 구현될 수 있다.

인셀 터치 센서 기술은 표시패널의 두께 증가 없이 표시패널에 터치 센서들을 설치할 수 있다. 인셀 터치 센서 기술은 표시패널의 픽셀들에 연결된 전극을 터치 센서 전극(C1~C4)으로 활용할 수 있다. 인셀 터치 센서 기술은 도 1과 같이 액정표시장치의 픽셀들에 공통 전압(Vcom)을 공급하기 위한 공통 전극을 분할하여 터치 센서 전극(C1~C4)으로 활용할 수 있다. 터치 센서 전극들(C1~C4)에는 센서 배선들(SL)이 연결된다. 터치 센서들(Cs)이 표시패널(100)의 픽셀 어레이에 내장되기 때문에 터치 센서들(Cs)은 기생 용량을 통해 픽셀들에 커플링(coupling)된다. 픽셀들과 터치 센서들(Cs)의 커플링으로 인한 상호 영향을 줄이기 위하여, 인셀 터치 센서 기술은 1 프레임 기간을 디스플레이 기간과 터치 센싱 기간으로 시분할한다. 인셀 터치 센서 기술은 디스플레이 기간 동안 터치 센서 전극들(C1~C4)에 픽셀의 기준 전압인 공통 전압(Vcom)을 공급하고, 터치 센싱 기간 동안 터치 센서를 구동하여 터치 입력을 센싱한다.

표시장치는 표시패널의 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부, 표시패널의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 공급하는 게이트 구동부(또는 스캔 구동부), 터치 센서들을 구동하는 터치 센싱부를 포함한다.

게이트 구동부는 시프트 레지스터(shift register)를 이용하여 게이트 라인들에 인가되는 게이트 펄스를 순차적으로 시프트(shift)한다. 게이트 펄스는 입력 영상의 데이터 전압 즉, 픽셀 전압에 동기되어 데이터 전압이 충전될 픽셀들을 1 라인씩 순차적으로 선택한다. 시프트 레지스터는 종속적으로 접속된 스테이지들을 포함한다. 시프트 레지스터의 스테이지는 스타트 펄스(start signal) 또는 이전 스테이지로부터 수신된 캐리 신호를 스타트 펄스로서 입력 받아 클럭이 입력될 때 출력을 발생한다.

표시장치의 화면을 2 개 이상의 블록들로 분할하여 그 사이에 터치 센싱 기간이 할당될 수 있다. 예를 들어, 제1 디스플레이 기간에 화면의 제1 블록의 픽셀들을 구동하여 제1 블록의 데이터를 현재 프레임 데이터로 업데이트한 후 터치 센싱 기간으로 이행하여 터치 입력을 센싱한 다음, 제1 디스플레이 기간에 화면의 제2 블록의 픽셀들을 구동하여 제2 블록의 데이터를 현재 프레임 데이터로 업데이트할 수 있다. 이 경우에, 게이트 구동부에서 블록에서 첫 번째 게이트 펄스를 출력하는 시프트 레지스터의 스테이지는 터치 센싱 기간 동안 Q 노드 전압의 방전된다. 이로 인하여 제2 블록의 픽셀들이 구동되기 시작할 때 발생되는 첫 번째 게이트 펄스의 전압이 낮아져 제2 블록의 제1 라인에 배열된 픽셀들의 휘도가 저하되고 그 결과 라인 딤(line dim)과 같은 화질 저하가 보일 수 있다.

본 발명은 인셀 터치 기술이 적용된 표시장치에서 터치 센싱 기간으로 인한 화질 저하를 방지할 수 있는 터치 스크린을 가지는 표시장치와 그 구동 회로를 제공한다.

본 발명의 표시장치는 데이터 라인들과 게이트 라인들에 연결되고 다수의 블록들로 분할 구동되는 픽셀들, 상기 픽셀들에 연결되는 다수의 터치 센서들, 및 단일 스타트 배선을 갖는 표시패널, 1 프레임 기간 내에서 분할된 다수의 디스플레이 기간에 상기 픽셀들에 입력 영상의 데이터를 기입하는 디스플레이 구동 회로, 상기 1 프레임 기간 내에서 상기 디스플레이 기간들 사이에 할당된 터치 센싱 기간에 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱부, 및 1 프레임기간 내에서 소정 시간 간격으로 발생되는 다수의 펄스를 포함한 멀티 스타트 펄스와, 게이트 펄스의 시프트 타이밍을 제어하는 시프트 클럭을 발생하는 타이밍 콘트롤러를 포함한다.

상기 표시패널은 제1 디스플레이 구간 동안 데이터가 기입되는 제1 블록과, 상기 터치 센싱 기간 이후에 할당된 제2 디스플레이 구간 동안 데이터가 기입되는 제2 블록으로 나누어 구동된다.

상기 디스플레이 구동 회로는 상기 제1 블록에서 마지막 게이트 펄스와 캐리 신호를 출력하는 제N-1 스테이지, 및 상기 제2 블록의 첫 번째 게이트 펄스와 캐리 신호를 출력하는 제N 스테이지를 포함한다.

상기 제N 스테이지는 상기 멀티 스타트 펄스에 응답하여 상기 터치 센싱 기간 내에서 상기 제2 디스플레이 기간이 시작되기 전에 제N 스테이지의 Q 노드를 충전하는 충전부를 포함한다.
상기 멀티 스타트 펄스는 상기 단일 스타트 배선을 통해 상기 블록들에 분산 배치된 상기 제N 스테이지들에 공급된다.

상기 표시장치의 구동 회로는 상기 터치 센싱 기간에 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱부; 1 프레임기간 내에서 소정 시간 간격으로 발생되는 다수의 펄스를 포함한 멀티 스타트 펄스와, 게이트 펄스의 시프트 타이밍을 제어하는 시프트 클럭을 발생하는 타이밍 콘트롤러; 및 상기 제1 블록에서 마지막 게이트 펄스와 캐리 신호를 출력하는 제N-1 스테이지, 및 상기 제2 블록의 첫 번째 게이트 펄스와 캐리 신호를 출력하는 제N 스테이지를 포함한 시프트 레지스터를 구비한다.

본 발명은 멀티 스타트 펄스를 이용하여 표시패널에서 분할 구동되는 블록들 간의 경계에서 터치 센싱 기간 동안 방전되는 Q 노드 전압을 상승시켜 이웃한 블록들 간의 경계에서 휘도가 저하되는 현상 또는 라인 딤을 방지할 수 있다.

도 1은 터치 센서들의 터치 전극 패턴과 터치 센싱부를 보여 주는 평면도이다.
도 2 및 도 3은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도들이다.
도 4는 인셀 타입 터치 센서들의 평면 배치와 터치 센싱부의 회로 구성을 보여 주는 도면이다.
도 5는 표시패널의 양측에 GIP 회로가 배치된 예를 보여 주는 도면이다.
도 6은 이웃한 블록들 간의 경계에 배치된 GIP 회로의 일부를 간략히 보여 주는 도면이다.
도 7은 본 발명의 실시예에 따른 표시장치의 구동 신호를 보여 주는 파형도이다.
도 8a 및 도 8b는 움직이는 물체를 표시장치에 표시할 때 터치 센싱 기간으로 인하여 블록간 경계에서 움직이는 물체가 불연속적으로 보이는 예를 보여 주는 도면들이다.
도 9는 본 발명의 실시예에 따른 GIP 회로의 Q 충전부를 보여 주는 도면이다.
도 10은 본 발명의 실시예에 따른 멀티 스타트 펄스를 보여 주는 도면이다.
도 11은 제N-1 스테이지와 제N 스테이지를 상세히 보여 주는 회로도이다.
도 12는 도 11에 도시된 회로의 입출력 파형을 보여 주는 파형도이다.
도 13은 멀티 스타트 펄스를 이용한 제N 스테이지의 Q 노드 프리 차징 효과를 보여 주는 시뮬레이션 결과 도면이다.
도 14는 멀티 스타트 펄스의 펄스폭 가변 예를 보여 주는 도면이다.
도 15는 본 발명의 다른 실시예에 따른 제N 스테이지 회로를 보여 주는 회로도이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED Display) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 평판 표시소자의 일 예로서 액정표시장치를 중심으로 설명하지만, 본 발명은 이에 한정되지 않는다. 예컨대, 본 발명의 표시장치는 인셀 터치 센서 기술이 적용 가능한 어떠한 표시장치도 가능하다.

본 발명의 터치 센서는 픽셀 어레이에 내장 가능한 정전 용량 타입의 터치 센서 예를 들면, 상호 용량(mutual capacitance) 센서 또는 자기 용량(Self capacitance) 센서로 구현될 수 있다. 이하에서 터치 센서를 자기 용량 센서 중심으로 설명하지만 본 발명은 이에 한정되지 않는다.

도 2 및 도 3을 참조하면, 본 발명의 표시장치는 표시패널(100), 디스플레이 구동회로, 터치 센싱부(110) 등을 포함한다.

표시패널(100)의 1 프레임 기간은 하나 이상의 디스플레이 기간과, 하나 이상의 터치 센싱 기간으로 시분할될 수 있다. 표시패널(100)의 화면(픽셀 어레이)가 둘 이상의 블록들(B1~BM)로 시분할 구동된다. 블록들(B1, B2)은 물리적으로 분할될 필요가 없다. 도 2는 표시패널(100)의 화면이 두 개의 블록들(B1, B2)로 분할된 예이고, 도 3은 표시패널(100)의 화면이 M(M은 3이상의 양의 정수) 개의 블록들(B1~BM)로 분할된 예이다. 표시패널(100)의 블록들은 터치 센싱 기간을 사이에 두고 시분할 된다. 예를 들어, 제1 디스플레이 기간 동안 제1 블록(B)의 픽셀들(11)이 구동되어 그 픽셀들(11)에 현재 프레임 데이터가 기입된 후, 제1 터치 센싱 기간 동안 터치 입력이 센싱된다. 제1 터치 센싱 기간에 이어서, 제2 디스플레이 기간 동안 제2 블록(B)의 픽셀들(11)이 구동되어 그 픽셀들(11)에 현재 프레임 데이터가 기입된다.

표시패널(100)의 화면은 입력 영상이 재현되는 픽셀 어레이(pixel array)를 포함한다. 픽셀 어레이는 m(m은 양의 정수) 개의 데이터라인들(S1~Sm)과 n(n은 양의 정수) 개의 게이트라인들(G1~Gn)에 의해 정의된 픽셀 영역에 형성된 m×n 개의 픽셀들(11)을 포함한다. 픽셀들(11) 각각은 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)의 교차부들에 형성된 TFT들(Thin Film Transistor), 데이터전압을 충전하는 픽셀 전극, 픽셀 전극에 접속되어 데이터 전압을 유지하는 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함하여 입력 영상을 표시한다. 평판 표시장치의 구동 특성에 따라 픽셀들(11)의 구조는 변경될 수 있다.

표시패널(100)의 픽셀 어레이는 터치 센서 전극들(C1~C4)과, 터치 센서 전극들(C1~C4)과 연결된 센서 배선들(L1~Li, i는 m, n 보다 작은 양의 정수)을 더 포함한다. 터치 센서 전극들(C1~C4)은 다수의 픽셀들에 연결되는 공통 전극을 분할하는 방법으로 구현될 수 있다. 하나의 터치 센서 전극은 다수의 픽셀들(11)에 공통으로 연결되고 하나의 터치 센서를 형성한다. 따라서, 터치 센서들은 디스플레이 기간 동안 픽셀들(11)에 동일 전위의 공통전압(Vcom)을 공급하고, 터치 센싱 기간 동안 터치 센싱부(110)에 의해 구동되어 터치 입력을 센싱한다.

픽셀 어레이에 내장된 터치 센서들은 정전 용량(capacitance) 타입의 터치 센서들로 구현될 수 있다. 정전 용량 방식은 자기 정전 용량(Self capacitance)이나 상호 정전 용량(Mutual capacitance)으로 나뉘어질 수 있다. 자기 정전 용량은 한 방향으로 형성된 단층의 도체 배선을 따라 형성된다. 상호 정전 용량은 직교하는 두 도체 배선들 사이에 형성된다. 도 4는 자기 정전 용량 타입의 터치 센서를 도시하였으나, 터치 센서들은 이에 한정되지 않는다.

표시패널(100)의 상부 기판에는 블랙 매트릭스(black matrix), 컬러 필터(color filter) 등이 형성될 수 있다.

디스플레이 구동회로는 데이터 구동부(102), 게이트 구동부(104) 및 타이밍 콘트롤러(106)를 포함하여 시분할된 디스플레이 기간 동안 입력 영상의 데이터를 표시패널(100)의 픽셀들(11)에 기입한다. 데이터 구동부(102)는 디스플레이 기간 동안 타이밍 콘트롤러(106)로부터 입력되는 입력 영상의 디지털 비디오 데이터를 감마보상전압으로 변환하여 출력 채널들을 통해 데이터전압을 출력한다. 데이터 구동부(102)로부터 출력된 데이터전압은 디스플레이 기간 동안 데이터라인들(S1~Sm)에 공급된다. 데이터 구동부(102)의 출력 채널들은 터치 센싱 기간 동안 데이터 라인들(S1~Sm)과 분리되어 하이 임피던스(high impedence) 상태를 유지할 수 있다. 픽셀들(11)의 전압은 터치 센싱 기간 동안 TFT들이 턴-온되지 않으므로 스토리지 커패시터에 의해 데이터 전압으로 유지된다.

데이터 구동부(102)와 데이터 라인들(S1~Sm) 사이에 도시하지 않은 멀티플렉서(Multiplexer)가 배치될 수 있다. 이 멀티플렉서는 표시패널(100)의 기판 상에 형성되거나 데이터 구동부(102)와 함께 드라이브 IC 내에 집적될 수 있다. 멀티플렉서는 타이밍 콘트롤러(106)의 제어 하에 데이터 구동부(102)로부터 입력되는 데이터 전압을 데이터 라인들(S1~Sm)에 분배한다. 1:2 멀티플렉서의 경우에, 멀티플렉서는 데이터 구동부(102)의 한 개 출력 채널을 통해 입력되는 데이터 전압을 시분할하여 두 개의 데이터 라인들(S1, S2)로 시분할 공급한다. 따라서, 1:2 멀티플렉서를 사용하면, 드라이브 IC의 채널 수를 1/2로 줄일 수 있다.

게이트 구동부(104)는 Q 노드의 전압에 응답하여 표시패널(100)의 게이트 라인들(G1~Gn)에 게이트 펄스를 순차적으로 출력하는 시프트 레지스터를 포함한다. 게이트 구동부(104)는 디스플레이 기간 동안 시프트 레지스터를 이용하여 데이터 전압에 동기되는 게이트 펄스(또는 스캔 펄스)를 게이트 라인들(G1~Gm)에 순차적으로 공급하여 데이터 전압이 기입되는 표시패널(100)의 라인을 선택한다. 터치 센싱 기간 동안, 게이트 구동부(104)에는 시프트 클럭(CLK)이 입력되지 않는다. 그 결과, 게이트 구동부(104)는 터치 센싱 기간 동안 게이트 펄스를 출력하지 않는다.

타이밍 콘트롤러(106)는 도시하지 않은 호스트 시스템으로부터 수신되는 입력 영상의 디지털 비디오 데이터를 데이터 구동부(102)로 전송한다. 그리고 타이밍 콘트롤러(106)는 입력 영상 데이터에 동기하여 수신되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력 받아 데이터 구동부(102)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동부(104)의 동작 타이밍을 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 출력한다.

게이트 타이밍 제어신호는 멀티 스타트 펄스(Multi Start Pulse, MVST), 시프트 클럭(Gate Shift Clock, CLK), 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. GIP(Gate in Panel) 회로의 경우에, 출력 인에이블신호(Gate Output Enable, GOE)는 생략될 수 있다. GIP 회로는 표시패널(100)에서 픽셀 어레이가 형성된 기판 상에 형성된 게이트 구동부(104)의 시트프 레지스터 회로이다. 멀티 스타트 펄스(MVST)는 게이트 구동부(104)의 시프트 레지스터에 입력되어 시프트 레지스트로부터 제1 게이트 펄스가 출력되는 스타트 타이밍을 제어한다. 본 발명의 멀티 스타트 펄스(MVST)는 1 프레임 기간 동안 소정 시간 간격을 두고 다수 발생되는 펄스들을 포함한다. 시프트 클럭(CLK)은 시프트 레지스타의 시프트 타이밍을 제어한다. 출력 인에이블 신호(GOE)는 게이트 구동부(104)의 출력 타이밍을 제어한다. 게이트 구동부(104)가 GIP 회로로 구현되면, 타이밍 콘트롤러(106)로부터 발생된 게이트 타이밍 제어신호는 도시하지 않은 레벨 시프터(Level shifter)에 의해 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 전압으로 변환되어 GIP 회로에 입력된다. 따라서, GIP 회로에 입력되는 스타트 펄스(MVST)와 시프트 클럭(CLK)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 게이트 하이 전압(VGH)은 GIP 회로와 픽셀을 구성하는 트랜지스터들의 문턱 전압 보다 높은 전압이고, 게이트 로우 전압(VGL)은 그 트랜지스터들의 문턱 전압 보다 낮은 전압이다.

호스트 시스템은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터를 표시패널(100)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템은 입력 영상의 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(106)로 전송한다. 또한, 호스트 시스템은 터치 센싱부(110)로부터 수신된 터치 입력의 좌표 정보와 연계된 응용 프로그램을 실행한다.

터치 센싱부(110)는 타이밍 콘트롤러(106) 또는 호스트 시스템으로부터 입력되는 동기 신호(Tsync)에 응답하여 터치 센싱 기간 동안 터치 센서들을 구동한다. 터치 센싱부(110)는 터치 센싱 기간 동안 터치 구동 신호를 센서 배선들(L1~Li)에 공급하여 터치 입력을 센싱한다. 터치 센싱부(110)는 터치 입력 유무에 따라 달라지는 터치 센서의 전하 변화량을 분석하여 터치 입력을 판단하고, 터치 입력 위치의 좌표를 계산한다. 터치 입력 위치의 좌표 정보는 호스트 시스템으로 전송된다.

도 4는 인셀 타입 터치 센서들의 평면 배치와 터치 센싱부의 회로 구성을 보여 주는 도면이다.

도 4를 참조하면, 터치 센서 전극들(C1~C4) 각각은 다수의 픽셀들에 연결되는 공통 전극의 분할 패턴으로 형성될 수 있다.

터치 센싱부(110)는 멀티플렉서(111), 센싱 회로(112), 및 마이크로 콘트롤 유닛(Micro Control Unit, 이하 "MCU"라 함)(113)를 포함한다.

멀티플렉서(111)는 MCU(113)의 제어 하에 센싱 회로(112)에 연결되는 센서 배선들(L1~L3)을 선택한다. 멀티플렉서(111)는 MCU(113)의 제어 하에 공통 전압(Vcom)을 공급할 수 있다. 멀티플렉서(111) 각각은 N 개의 센서 배선들(L1~L3)을 센싱 회로(112)의 채널에 순차적으로 함으로써 센싱 회로(112)의 채널 개수를 줄인다.

센싱 회로(112)는 멀티플렉서(111)를 통해 수신되는 센서 배선 신호의 전하량을 증폭하여 적분하고 디지털 데이터로 변환한다. 센싱 회로(112)는 수신된 터치 센서 신호를 증폭하는 증폭기, 증폭기의 출력 전압을 누적하는 적분기, 적분기의 전압을 디지털 데이터로 변환하는 아날로그 디지털 변한기(Analog-to-Digital Converter, 이하 "ADC"라 함)를 포함한다. ADC로부터 출력된 디지털 데이터는 터치 로 데이터(Touch raw data)로서 MCU(113)로 전송된다.

MCU(113)는 멀티플렉서(111)를 제어하여 센서 배선들(115)을 센싱 회로(112)에 연결한다. MCU(113)는 센싱 회로(112)로부터 수신된 터치 로 데이터를 미리 설정된 문턱값과 비교하여 터치 입력을 판정한다. MCU(113)는 미리 설정된 터치 센싱 알고리즘을 실행하여 터치 입력 위치 각각에 대하여 좌표를 계산하여 터치 좌표 데이터(XY)를 생성하고 그 데이터(XY)를 호스트 시스템(108)으로 전송한다.

도 5는 표시패널의 양측에 GIP 회로가 배치된 예를 보여 주는 도면이다. 도 6은 이웃한 블록들 간의 경계에 배치된 GIP 회로의 일부를 간략히 보여 주는 도면이다.

도 5 및 도 6을 참조하면, 게이트 구동부(104)는 표시패널(100)의 하부 기판 상에서 픽셀 어레이와 함께 형성되는 GIP(Gate In Panel) 회로로 구현될 수 있고, 별도의 IC로 접착될 수 있다.

GIP 회로는 표시패널(100)의 일측 가장자리에 배치되거나 도 5와 같이 표시패널(100)의 양측 가장자리에 나누어 배치될 수 있다. GIP 회로(GIP_L, GIP_R)는 타이밍 콘트롤러(106)의 제어 하에 게이트 펄스를 순차적으로 시프트하는 시프트 레지스터를 포함한다.

GIP 회로(GIP_L, GIP_R)의 트랜지스터들은 비정질 실리콘(a-Si)을 포함한 TFT, 산화물 반도체를 포함한 TFT(Oxide TFT), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 TFT(LTPS TFT) 중 하나 이상을 포함할 수 있다. GIP 회로(GIP_L, GIP_R)의 트랜지스터들은 비정질 실리콘(a-Si)을 포함한 TFT로 한정되지 않는다.

GIP 회로(GIP_L, GIP_R)의 트랜지스터들이 비정질 실리콘(s-Si)을 포함하는 TFT로 제작될 수 있다. 비정질 실리콘 TFT은 오프 상태에서 흐르는 누설 전류 즉, 오프 커런트(Off current)가 높기 때문에 터치 센싱 기간 동안 Q 노드의 방전양을 크게 하여 블록들(B1~BM) 간의 경계에서 라인 딤(Line dim)이 더 두드러지게 보이게 할 수 있다. 본 발명의 표시장치는 터치 센싱 기간 이후 구동될 블록의 제1 게이트 펄스를 출력하는 스테이지의 Q 노드 전압 감소를 보상하여 라인 딤 현상을 개선한다.

GIP 회로들(GIP_L, GIP_R) 각각은 멀티 스타트 펄스(MVST)와, 시프트 클럭(CLK)을 입력 받아 게이트 펄스를 순차적으로 출력하는 시프트 레지스터를 포함한다.

제1 GIP 회로(GIP_L)는 픽셀 어레이의 좌측 밖에 배치된다. 제1 제1 GIP 회로(GIP_L)는 픽셀 어레이의 기수 번째 게이트 라인들(G1, G3,...Gn-1)에 연결되어 그 게이트 라인들(G1, G3,...Gn-1)에 게이트펄스를 순차적으로 출력한다. 제1 GIP 회로(GIP_L)는 기수 번째 시프트 클럭(CL1, CLK3)에 응답하여 기수 번째 게이트 라인들(G1, G3, … Gn-1)에 게이트 펄스를 공급하고 클럭 타이밍마다 그 게이트 펄스를 시프트한다. 제2 GIP 회로(GIP_R)는 픽셀 어레이의 우측 밖에 배치된다. 제2 GIP 회로(GIP_R)의 시프트 레지스터는 픽셀 어레이의 우수 번째 게이트 라인들(G2, G4,...Gn)에 연결되어 그 게이트 라인들(G2, G4,...Gn)에 게이트펄스를 순차적으로 출력한다. 제1 GIP 회로(GIP_R)는 우수 번째 시프트 클럭(CL2, CLK4)에 응답하여 우수 번째 게이트 라인들(G2, G4, … Gn)에 게이트 펄스를 공급하고 클럭 타이밍마다 그 게이트 펄스를 시프트한다.

GIP 회로들(GIP_L, GIP_R) 각각은 멀티 스타트 펄스(MVST)와 시프트 클럭(CLK, CLK1~CLK4))이 입력되고 종속적으로 접속된 다수의 스테이지들(S(N-1)~S(N+1), N은 2 이상의 양의 정수)을 포함한다. 멀티 스타트 펄스(MVST)는 하나의 배선을 통해 블록들 각각에서 제1 게이트 펄스를 출력하는 제N 스테이지에 연결되어 그 스테이지에 공급된다. 멀티 스타트 펄스(MVST)는 블록들 각각에서 제1 게이트 펄스를 출력하는 제1 스테이지에만 입력되고 그 이외의 다른 스테이지들에 입력되지 않는다.

스테이지들((S(N-1)~S(N+1)) 각각은 풀업 트랜지스터(Pull-up transistor), 풀다운 트랜지스터(Pull-down transistor), 풀업 트랜지스터를 제어하는 Q 노드, 풀다운 트랜지스터를 제어하는 QB 노드, 입력 신호에 따라 Q 노드와 QB 노드를 제어하는 제어부를 포함한다. 스테이지들((S(N-1)~S(N+1)) 각각은 VST 단자로 수신되는 멀티 스타트 펄스 또는 이전 스테이지로부터 수신되는 캐리 신호(CAR(N-1), CAR(N))에 응답하여 Q 노드를 프리 차징(pre-charging)하고 시프트 클럭이 입력될 때 출력 단자의 전압을 게이트 하이 전압(VGH)으로 상승시켜 게이트 펄스를 출력하기 시작한다. 스테이지들((S(N-1)~S(N+1)) 각각의 제어부는 RST 단자로 수신되는 리셋 신호 또는 다음 단 스테이지로부터 수신되는 VNEXT 신호에 응답하여 Q 노드를 방전시키는 반면, QB 노드를 충전시킨다. 제어부의 회로 구성은 공지된 어떠한 회로로도 적용 가능하다.

이하에서, 제N-1 스테이지를 제N-1 블록에서 마지막 게이트 펄스를 발생하는 마지막 스테이지로, 제N 스테이지를 제N 블록에서 제1 게이트 펄스를 발생하는 제1 스테이지로 가정한다.

본 발명은 제1 블록을 제외한 제2 블록 이하의 블록들 각각에서 제1 스테이지에 후술하는 Q 충전부를 연결한다. Q 충전부는 1 프레임 기간 내에서 블록 개수 또는 블록 개수 - 1 만큼 발생하는 멀티 스타트 펄스(MVST)에 응답하여 터치 센싱 기간 내에서 다음 디스플레이 기간이 시작되기 전에 제N 스테이지의 Q 노드를 게이트 하이 전압(VGH)으로 프리 차징(pre-charging)시킨다. 따라서, 본 발명은 표시패널에서 분할 구동되는 블록들 간의 경계에서 터치 센싱 기간 동안 방전되는 Q 노드 전압을 상승시켜 이웃한 블록들 간의 경계에서 휘도가 저하되는 현상 또는 라인 딤을 방지할 수 있다.

일반적으로, 스타트 펄스는 1 프레임 기간 주기로 1회 발생되고 매 프레임 기간의 초기에 발생된다. 이에 비하여, 본 발명의 멀티 스타트 펄스(MVST)는 1 프레임 기간 동안 블록 개수만큼 소정 시간 간격으로 다수 발생되어 한 개의 배선을 통해 블록들 각각에서 제N 스테이지(S(N))의 VST 입력 단자에 입력된다.

본 발명의 멀티 스타트 펄스(VST)는 한 개의 배선(도 10, 90)을 통해 다수의 블록들에서 첫 번째 스테이지인 제N 스테이지(S(N))에 동시에 입력된다는 것에 주의하여야 한다. 따라서, 본 발명은 VST 배선들의 증가로 인한 표시패널의 베젤(Bezel) 폭 증가가 없다. 블록들 각각에서 제N 스테이지(S(N))에 다수의 스타트 펄스가 입력되지만, Q 충전부는 자신이 속한 블록의 제N 스테이지(S(N))의 동작 타이밍에 동기되어 입력되는 스타트 펄스에만 응답하여 자신이 속한 제N 스테이지(S(N))의 Q 노드를 충전하여 게이트 펄스의 이상(Abnormal) 출력을 방지한다.

도 7은 본 발명의 실시예에 따른 표시장치의 구동 신호를 보여 주는 파형도이다. 도 7에 있어서, Gate는 게이트 라인들(G1~Gn)의 전압이고, Data는 데이터 라인들(S1~Sm)의 전압이다. Vcom은 터치 센서 전극의 전압이다.

도 7을 참조하면, 1 프레임 기간은 디스플레이 기간(Td1, Td2)과 터치 센싱 기간(Tt1, Tt2)으로 시분할될 수 있다. 디스플레이 구동 회로(102, 104, 106)는 제1 디스플레이 기간(Td1) 동안 제1 블록(B1)의 픽셀들에 현재 프레임 데이터를 기입하여 제1 블록(B1)에서 재현되는 영상을 현재 프레임 데이터로 업데이트한다.

제1 디스플레이 기간(Td1) 동안 제1 블록(B1)을 제외한 나머지 블록(B2)은 이전 프레임 데이터를 유지하고, 터치 센서 구동부(110)는 터치 센서들을 구동하지 않는다. 이어서, 터치 센서 구동부(110)는 제1 터치 센싱 기간(Tt1) 동안 모든 터치 센서들을 순차적으로 구동하여 터치 입력을 센싱하여 터치 입력 각각에 대한 좌표 정보와 식별 정보(ID)를 포함한 터치 리포트(Touch report)를 발생하여 호스트 시스템으로 전송한다. 터치 센싱부(110)는 터치 센싱 기간(Tt1) 동안 센서 배선들(L1~Li)을 통해 터치 센서에 터치 센서 구동 신호를 공급하여 터치 입력 전후 터치 센서의 전하량을 검출하고 그 전하량을 문턱전압과 비교하여 터치 입력을 판정한다.

이어서, 디스플레이 구동 회로(102, 104, 106)는 제2 디스플레이 기간(Td2) 동안 제2 블록(B2)의 픽셀들에 현재 프레임 데이터를 기입하여 제2 블록(B2)에서 재현되는 영상을 현재 프레임 데이터로 업데이트한다. 제2 디스플레이 기간(Td2) 동안 제1 블록(B1)은 이전 프레임 데이터를 유지하고, 터치 센서 구동부(110)는 터치 센서들을 구동하지 않는다. 이어서, 터치 센서 구동부(110)는 제2 터치 센싱 기간(Tt2) 동안 모든 터치 센서들을 순차적으로 구동하여 터치 입력을 센싱하여 터치 입력 각각에 대한 좌표 정보와 식별 정보(ID)를 포함한 터치 리포트를 발생하여 호스트 시스템으로 전송한다.

터치 센싱부(110)는 터치 센싱 기간(Tt1, Tt2) 동안 센서 배선들(L1~Li)을 통해 터치 센서에 터치 센서 구동 신호를 공급하여 터치 입력 전후 터치 센서의 전하량을 검출하고 그 전하량을 문턱전압과 비교하여 터치 입력을 판정한다.

터치 센싱부(110)는 매 터치 센싱 기간(Tt1, Tt2) 마다 터치 입력의 좌표 정보를 호스트 시스템으로 전송한다. 따라서, 프레임 레이트(Frame rate) 보다 터치 리포트 레이트(Touch report rate)가 더 빠르다. 프레임 레이트는 1 프레임 이미지가 픽셀 어레이에 기입되는 프레임 주파수이다. 터치 리포트 레이트는 터치 입력의 좌표 정보가 발생되는 속도이다. 터치 리포트 레이트가 높을 수록 터치 입력의 좌표 인식 속도가 빨라지므로 터치 감도가 좋아진다.

데이터 구동부(102)는 픽셀들(11)과 터치 센서들 사이의 기생 용량을 줄이기 위하여 터치 센싱 기간(Tt1, Tt2) 동안 터치 센서 구동 신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 공급할 수 있다. 마찬가지로, 게이트 구동부(102)는 픽셀들(11)과 터치 센서들 사이의 기생 용량을 줄이기 위하여 터치 센싱 기간(Tt1, Tt2) 동안 터치 센서 구동 신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 공급할 수 있다. 터치 센싱부(110)는 현재 터치 입력을 센싱하는 터치 센서들과 연결되는 센서 배선 이외의 다른 센서 배선들에 교류 신호(LFD)를 공급하여 이웃한 터치 센서들 간의 기생 용량을 방지한다.

인셀 터치 센서 기술은 표시패널(100)의 픽셀들에 연결된 공통 전극을 터치 센서 단위로 분할하여 터치 센서들(Cs)의 전극으로 활용한다. 예를 들어, 전술한 바와 같이 인셀 터치 센서 기술은 액정표시장치의 경우에, 공통 전극을 분할하고, 분할된 공통 전극 패턴들을 도 2 및 도 3과 같은 자기 용량 타입 터치 센서들(Cs)의 전극으로 활용한다. 이러한 터치 센서들은 픽셀들과 결합되기 때문에 터치 센서들과 픽셀들 간의 기생 용량(parasitic capacitance)이 커진다. 터치 센서들과 픽셀들은 기생 용량을 통해 커플링(Coupling)되기 때문에 상호 간에 전기적으로 악영향을 줄 수 있으므로 도 4와 같이 픽셀들과 터치 센서들이 시분할 구동된다. 시분할 구동 방법에 의해서도, 표시패널(100)의 기생 용량으로 인하여 터치 센서들의 터치 감도와 터치 인식 정확도가 떨어질 수 있다.

터치 센싱 기간(Tt1, Tt2) 동안 표시패널(100)의 데이터 라인들(S1~Sm)과 게이트 라인들(G1~Gm) 그리고 현재 연결되지 않는 터치 센서들에 터치 센서 구동 신호와 같은 위상의 교류 신호(LFD)를 공급하면, 표시패널(100)의 기생 용량의 전하양을 줄일 수 있다. 이는 기생 용량 양단의 전압 차를 최소화하여 기생 용량의 충전양을 최소화할 수 있기 때문이다. 터치 센서의 기생 용량을 줄이면 터치 센서 신호의 신호 대 잡음비(Signal to Noise Ratio, 이하 “SNR”이라 함)를 향상시켜 터치 센싱부의 동작 마진(margin)을 넓히고 터치 입력과 터치 감도를 개선할 수 있다.

도 7에서, (N-1)th line은 제N-1 블록의 마지막 게이트 펄스가 공급되는 제N-1 게이트 라인을 의미한다. Nth line은 터치 센싱 기간(Tt1, Tt2)에 이어서 픽셀 구동을 재개하는 제N 블록에서 제1 게이트 펄스가 공급되는 제N 게이트 라인을 의미한다.

도 8a 및 도 8b는 움직이는 물체를 표시장치에 표시할 때 터치 센싱 기간으로 인하여 블록간 경계에서 움직이는 물체가 불연속적으로 보이는 예를 보여 주는 도면들이다. 도 8b는 터치 센싱 기간 만큼의 시간차를 두고 표시장치의 화면을 2 분할 구동하고 그 표시장치에 움직이는 물체 이미지를 표시할 때 카메라로 표시장치의 화면을 촬영한 실제 이미지이다.

도 8a 및 도 8b를 참조하면, 본 발명은 표시패널(100)의 화면을 제1 블록(100A)과 제2 블록(100B)으로 2 분할하고, 터치 센싱 기간 만큼의 시간 차이를 두고 제1 및 제2 블록들(100A, 100B)을 구동할 수 있다. 이러한 표시패널(100)에 이동하는 물체를 표시할 때, 제1 블록(100A)에 현재 프레임 데이터가 표시될 때 제2 블록은 이전 프레임 데이터를 유지하여 그 블록들(100A, 100B) 간의 경계에서 움직이는 물체가 불연속적으로 보일 수 있다. 제1 블록(100A)의 픽셀 데이터 업데이트와 제2 블록(100A)의 픽셀 데이터 업데이트 사이에 불연속 구간 즉, 터치 센싱 기간이 존재하여 블록들 간의 프레임 데이터 차이가 인지된다.

블록간 경계가 불연속적으로 보이는 현상은 터치 센싱 기간 직후 구동되는 블록에서 가장 먼저 게이트 펄스를 발생하는 시프트 레지스터의 제N 스테이지 출력 특성 저하로 인하여 초래되는 라인 딤 현상으로 더 잘 보인다. 제N 스테이지는 이전 블록에서 마지막으로 발생되는 캐리 신호를 스타트 펄스로 입력 받아 Q 노드를 프리 차징하는데, 그 Q 노드의 전압이 터치 센싱 기간 동안 방전하기 때문에 다른 스테이지들에 비하여 출력 전압이 낮아진다.

본 발명은 터치 센싱 기간 직후 구동되는 블록들(B1, B2)에서 첫 번째 게이트 펄스를 출력하는 GIP 회로의 제N 스테이지에 멀티 스타트 펄스(MVST)를 인가하여 그 스테이지의 Q 노드 전압을 안정하게 프리차징한다. 블록들(B1~BM) 각각에 스타트 펄스(VST)를 인가하기 위하여 블록 개수 만큼 VST 배선을 추가할 수 있지만, 이 방법은 표시패널의 비표시 영역 혹은 베젤(bezel)을 크게 하는 단점이 있다. 본 발명은 표시패널의 비표시 영역을 증가시키지 않고 블록들 각각에 스타트 펄스(VST)를 공급하기 위하여 단일 MVST 배선(도 10, 90)을 통해 다수의 펄스를 포함한 멀티 스타트 펄스(MVST)를 블록들의 제N 스테이지에 공급하고, GIP 회로의 오동작을 방지하기 위하여 제N 스테이지에 Q 충전부를 배치한다.

도 9는 본 발명의 실시예에 따른 GIP 회로의 Q 충전부를 보여 주는 도면이다. 도 10은 본 발명의 실시예에 따른 멀티 스타트 펄스를 보여 주는 도면이다.

도 9 및 도 10을 참조하면, 본 발명의 GIP 회로는 제N 스테이지(S(N))에 배치되어 멀티 스타트 펄스(MVST)와 QB 노드의 전압에 응답하여 Q 노드를 충전하는 Q 충전부(200)를 포함한다. GIP 회로의 트랜지스터들은 실시예에서 n type MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현되지만 이에 한정되지 않는다.

Q 충전부(200)는 블록들에 하나씩 분산 배치될 수 있다. Q 충전부는 제1 블록에서 생략될 수 있다. 따라서, Q 충전부(200)의 개수는 블록 개수 또는 블록 개수 - 1 개 만큼 GIP 회로에 배치될 수 있다. 다시 말하여, Q 충전부(200)는 블록들(B1~BM) 각각에서 첫 번째 게이트 펄스를 출력하는 제N 스테이지(S(N)) 마다 배치되거나, 제1 블록(B1)을 제외한 나머지 블록들(B2~BM)에서 첫 번째 게이트 펄스를 출력하는 제N 스테이지 제N 스테이지(S(N)) 마다에 배치될 수 있다.

GIP 회로의 스테이지들 각각은 풀업 트랜지스터(Tu), 풀다운 트랜지스터(Td), 풀업 트랜지스터(Tu)를 제어하는 Q 노드, 풀다운 트랜지스터(Td)를 제어하는 QB 노드, 입력 신호에 따라 Q 노드와 QB 노드를 제어하는 제어부(210)를 포함한다. 스테이지들((S(N-1)~S(N+1)) 각각은 VST 단자로 수신되는 멀티 스타트 펄스(MVST) 또는 이전 스테이지로부터 수신되는 캐리 신호(CAR(N-1), CAR(N))에 응답하여 Q 노드를 프리 차징하고 시프트 클럭(CLK)이 입력될 때 출력 단자의 전압을 게이트 하이 전압(VGH)으로 상승시켜 게이트 펄스를 출력하기 시작한다.

제어부(210)는 스테이지의 출력 단자를 통해 게이트 펄스가 게이트 라인으로 출력될 때 QB 노드의 전압을 방전시켜 풀다운 트랜지스터(Td)를 오프 상태로 제어한다. 제어부(210)는 RST 단자로 수신되는 리셋 신호(VRST) 또는, 게이트 펄스가 출력된 이후 다음 단 스테이지로부터 수신되는 VNEXT 신호에 응답하여 Q 노드를 방전시키는 반면, QB 노드를 충전시켜 출력 단자와 게이트 라인의 전압을 게이트 로우 전압(VGL)으로 제어한다.

Q 노드는 게이트 하이 전압(VGH)으로 프리 차징된 후에 풀업 트랜지스터(Tu)에 시프트 클럭(CLK)이 입력될 때 풀업 트랜지스터(Tu)를 턴-온(turn-on)시킨다.

풀업 트랜지스터(Tu)의 게이트는 Q 노드에 연결된다. 풀업 트랜지스터(Tu)의 드레인에는 시프트 클럭(CLK)이 공급되고, 풀업 트랜지스터(Tu)의 소스는 출력 단자에 연결된다. 시프트 클럭(CLK)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 풀업 트랜지스터(Tu)는 Q 노드가 프리 차징된 상태에서, 시프트 클럭(CLK)이 입력될 때 출력 단자의 전압을 라이징(rising)을 시켜 게이트 펄스를 출력한다. 풀업 트랜지스터(Tu)의 드레인에 시프트 클럭(CLK)의 게이트 하이 전압(VGH)이 공급되면, 풀업 트랜지스터(Tu)의 게이트-드레인간 기생용량을 통해 부트스트래핑(bootstrapping)되어 Q 노드의 전압이 더욱 상승하여 풀업 트랜지스터(Tu)가 턴-온된다.

QB 노드는 제어부(210)의 제어에 의해 게이트 펄스가 출력될 때 방전되어 풀다운 트랜지스터(Tu)를 오프 상태로 제어한다. 그리고 QB 노드는 제어부(210)의 제어 하에 GIP 회로의 초기화시에 또는 게이트 펄스 이후 게이트 라인의 전압이 게이트 로우 전압(VGL)을 유지해야 하는 기간에 게이트 하이 전압(VGH)으로 충전되어 풀다운 트랜지스터(Td)를 온 상태로 제어한다.

스테이지들 각각은 하나의 출력 신호 즉, 게이트 펄스를 출력하여 게이트 라인에 공급함과 동시에 그 출력 신호를 다음 단 스테이지의 VST 단자에 캐리 신호로서 공급할 수 있다. 다른 예로, 도 11과 같이, 스테이지들 각각은 2 개의 출력 신호를 발생하여 그 중 하나(Vout(N-1), Vout(N))를 게이트 펄스로서 게이트 라인에 공급하고, 다른 하나를 캐리 신호(CAR(N-1), CAR(N))로서 다음 단 스테이지의 VST 단자에 공급할 수 있다.

풀다운 트랜지스터(Td)의 게이트는 QB 노드에 연결된다. 풀다운 트랜지스터(Td)의 드레인은 출력 단자에 연결되고, 풀다운 트랜지스터(Td)의 소스는 VGL 단자에 연결된다. VGL 단자에는 게이트 로우 전압(VGL)이 공급된다

제N 스테이지(S(N))의 Q 충전부(200)는 제1 내지 제3 TFT(T1~T3)를 포함한다.

제1 TFT(T1)는 멀티 스타트 펄스(MVST)에 응답하여 게이트 하이 전압(VGH)으로 A 노드를 충전시킨다. 제1 TFT(T1)의 게이트는 MVST 단자에 연결된다. MVST는 멀티 스타트 펄스(MST)가 입력된다. 제1 TFT(T1)의 드레인은 게이트 하이 전압(VGH)이 공급되는 VGH 단자에 연결된다. 제1 TFT(T1)의 소스는 A 노드를 통해 제2 TFT(T2)의 게이트와 제3 TFT(T3)의 드레인에 연결된다.

제2 TFT(T2)는 제1 TFT(T1)가 턴-온되고, 제3 TFT(T3)가 턴-오프(turn-off)될 때 턴-온되어 게이트 하이 전압(VGH)을 Q 노드에 공급하여 Q 노드를 충전한다. 이 Q 노드의 충전 타이밍은 터치 센싱 기간 내에 존재하는 제N 스테이지(S(N))의 Q 노드 프리차징 기간이다. 제N 스테이지의 QB 노드의 방전 기간 즉, Q 노드 전압이 게이트 로우 전압(VGL)일 때 Q 노드가 충전되어야 한다. 이러한 Q 노드의 충전 타이밍은 제3 TFT(T3)으로 조절된다. 제2 TFT(T2)의 게이트는 A 노드에 연결된다. 제2 TFT(T2)의 드레인은 VGH 단자에 연결되고, 제2 TFT(T2)의 소스는 Q 노드(Q)에 연결된다. 제2 TFT(T2)는 제1 TFT(T1)가 턴-온될 때 다이오드(Diode)로 동작한다.

제3 TFT(T3)는 QB 노드 전압이 게이트 하이 전압(VGH)으로 충전되어 있을 때 턴-온되어 A 노드의 전압을 방전시킨다. 반면에, 제3 TFT(T3)는 QB 노드 전압이 게이트 로우 전압(VGL)일 때 턴-오프되어 A 노드를 충전시킨다. 따라서, QB 노드가 방전되어 QB 노드의 전압이 게이트 로우 전압(VGL)일 때 Q 노드가 프리 차징된다. 제3 TFT(T3)의 게이트는 QB 노드에 연결된다. 제3 TFT(T3)의 드레인은 A 노드에 연결되고, 제3 TFT(T3)의 소스는 VGL 단자에 연결된다.

도 10에서, “Tsync”는 디스플레이 기간(Td1~Td17)과 터치 센싱 기간(Tt1~Tt16)을 서로 다른 논리값으로 정의하는 동기 신호이다. 터치 센싱부(110)는 동기 신호(Tsync)에 응답하여 터치 입력을 센싱하고 디스플레이 구동 회로(102, 104, 106)와 동기된다.

도 11은 제N-1 스테이지(S(N-1))와 제N 스테이지(S(N))를 상세히 보여 주는 회로도이다. 도 12는 도 11에 도시된 회로의 입출력 파형을 보여 주는 파형도이다. 도 12에서 x 축은 시간(t)이고, y축은 전압(V)이다. 도 13은 멀티 스타트 펄스를 이용한 제N 스테이지의 Q 노드 프리 차징 효과를 보여 주는 시뮬레이션 결과 도면이다.

도 11 및 도 12를 참조하면, 제N-1 스테이지(S(N-1))와 제N 스테이지(S(N))는 GIP 회로에서 이웃한 블록들(B1, B2) 간의 경계에 배치된 시프트 레지스터 회로의 일부이다.

제N-1 스테이지(S(N-1)는 제1 블록(B1)에서 마지막 게이트 펄스를 발생하는 마지막 스테이지이다. 제N-1 스테이지(S(N-1))에는 멀티 스타트 펄스(MVST)가 공급되지 않고, Q 충전부(200)가 없다. 종래 기술의 경우에 GIP 회로는 제N-1 스테이지(S(N-))와 같은 회로 구성의 스테이지들이 종속적으로 접속된 시프트 레지스터로 구현되었다.

제N-1 스테이지(S(N-1)는 Q 노드 충전용 트랜지스터(T4), 제1 및 제2 풀업 트랜지스터(Tu1, Tu2), 제1 및 제2 풀다운 트랜지스터(Td1, Td2), 제1 및 제2 풀업 트랜지스터(Tu1, Tu2)를 제어하는 Q 노드(Q(N-1)), 제1 및 제2 풀다운 트랜지스터(Td1, Td2)를 제어하는 QB 노드(QB(N-1)), 입력 신호에 따라 Q 노드(Q(N-1))와 QB 노드(QB(N-1))를 제어하는 제어부(210)를 포함한다.

Q 노드 충전용 트랜지스터(T4)는 이전 스테이지 즉, 제N-2 스테이지(S(N-2))로부터의 캐리 신호에 응답하여 게이트 하이 전압(VGH)을 Q 노드(Q(N-1))에 공급하여 Q 노드(Q(N-1))를 충전한다. Q 노드 충전용 트랜지스터(T4)의 게이트는 이전 스테이지로부터의 캐리 신호가 수신되는 VST 단자에 연결된다. Q 노드 충전용 트랜지스터(T4)의 드레인은 게이트 하이 전압(VGH)이 공급되는 VGH 단자에 연결된다. Q 노드 충전용 트랜지스터(T4)의 소스는 Q 노드(Q(N-1))에 연결된다.

제1 풀업 트랜지스터(Tu1)와 제1 풀다운 트랜지스터(Td1)는 제1 출력 단자에 연결된 게이트 라인을 충방전한다. 제1 풀업 트랜지스터(Tu1)의 게이트는 Q 노드(Q(N-1))에 연결된다. 제1 풀업 트랜지스터(Tu1)의 드레인에는 제N-1 시프트 클럭(CLK(N-1))이 공급되고, 제1 풀업 트랜지스터(Tu1)의 소스는 제1 출력 단자에 연결된다. 제1 풀다운 트랜지스터(Td1)의 게이트는 QB 노드(QB(N-1))에 연결된다. 제1 풀다운 트랜지스터(Td1)의 드레인은 제1 출력 단자에 연결되고, 제1 풀다운 트랜지스터(Td1)의 소스는 VGL 단자에 연결된다.

제2 풀업 트랜지스터(Tu2)와 제2 풀다운 트랜지스터(Td1, Td2)는 제2 출력 단자에 연결된 캐리 신호 배선을 충방전한다. 제2 풀업 트랜지스터(Tu2)의 게이트는 Q 노드(Q(N-1))에 연결된다. 제2 풀업 트랜지스터(Tu2)의 드레인에는 제N-1 시프트 클럭(CLK(N-1))이 공급되고, 제2 풀업 트랜지스터(Tu2)의 소스는 제2 출력 단자에 연결된다. 제2 풀다운 트랜지스터(Td2)의 게이트는 QB 노드(QB(N-1))에 연결된다. 제2 풀다운 트랜지스터(Td2)의 드레인은 제2 출력 단자에 연결되고, 제2 풀다운 트랜지스터(Td2)의 소스는 VGL 단자에 연결된다.

제N 스테이지(S(N))는 제2 블록(B2)에서 제1 게이트 펄스를 출력하는 제1 스테이지이다. 제N-1 스테이지(S(N-1))는 단일 MVST 배선(90)을 통해 멀티 스타트 펄스(MVST)를 수신하고, Q 충전부(200)를 포함한다.

제N 스테이지(S(N))는 Q 노드 충전용 트랜지스터(T5), 제1 및 제2 풀업 트랜지스터(Tu1, Tu2), 제1 및 제2 풀다운 트랜지스터(Td1, Td2), 제1 및 제2 풀업 트랜지스터(Tu1, Tu2)를 제어하는 Q 노드(Q(N)), 제1 및 제2 풀다운 트랜지스터(Td1, Td2)를 제어하는 QB 노드(QB(N)), 입력 신호에 따라 Q 노드(Q(N))와 QB 노드(QB(N))를 제어하는 제어부(210)를 더 포함한다.

Q 노드 충전용 트랜지스터(T5)는 이전 스테이지 즉, 제N-1 스테이지(S(N-1))로부터의 캐리 신호(CAR(N-1)에 응답하여 게이트 하이 전압(VGH)을 Q 노드(Q(N))에 공급하여 Q 노드(Q(N))를 충전한다. Q 노드 충전용 트랜지스터(T5)의 게이트는 캐리 신호(CAR(N-1))가 수신되는 VST 단자에 연결된다. Q 노드 충전용 트랜지스터(T5)의 드레인은 게이트 하이 전압(VGH)이 공급되는 VGH 단자에 연결된다. Q 노드 충전용 트랜지스터(T5)의 소스는 Q 노드(Q(N))에 연결된다.

제1 풀업 트랜지스터(Tu1)와 제1 풀다운 트랜지스터(Td1)는 제1 출력 단자에 연결된 게이트 라인을 충방전한다. 제1 풀업 트랜지스터(Tu1)의 게이트는 Q 노드(Q(N))에 연결된다. 제1 풀업 트랜지스터(Tu1)의 드레인에는 제N 시프트 클럭(CLK(N))이 공급되고, 제1 풀업 트랜지스터(Tu1)의 소스는 제1 출력 단자에 연결된다. 제1 풀다운 트랜지스터(Td1)의 게이트는 QB 노드(QB(N))에 연결된다. 제1 풀다운 트랜지스터(Td1)의 드레인은 제1 출력 단자에 연결되고, 제1 풀다운 트랜지스터(Td1)의 소스는 VGL 단자에 연결된다.

제2 풀업 트랜지스터(Tu2)와 제2 풀다운 트랜지스터(Td1, Td2)는 제2 출력 단자에 연결된 캐리 신호 배선을 충방전한다. 제2 풀업 트랜지스터(Tu2)의 게이트는 Q 노드(Q(N))에 연결된다. 제2 풀업 트랜지스터(Tu2)의 드레인에는 제N 시프트 클럭(CLK(N))이 공급되고, 제2 풀업 트랜지스터(Tu2)의 소스는 제2 출력 단자에 연결된다. 제2 풀다운 트랜지스터(Td2)의 게이트는 QB 노드(QB(N))에 연결된다. 제2 풀다운 트랜지스터(Td2)의 드레인은 제2 출력 단자에 연결되고, 제2 풀다운 트랜지스터(Td2)의 소스는 VGL 단자에 연결된다.

도 12에서 알 수 있는 바와 같이, 제N 스테이지(S(N))의 Q 노드는 터치 센싱 기간(Tt1) 동안 방전되고, 멀티 스타트 펄스(MVST)가 발생할 때 충전되어 정상적인 전압 레벨의 게이트 펄스 출력을 가능하게 한다. 멀티 스타트 펄스(MVST)는 터치 센싱 기간(Tt) 내에서 발생될 수 있다. 예를 들어, 도 12와 같이 멀티 스타트 펄스(MVST)는 터치 센싱 기간(Tt)의 스타트 타이밍(start timing)과 엔드 타이밍(end timing)에 발생될 수 있고, 엔드 타이밍에서만 발생될 수도 있다. 멀티 스타트 펄스(MVST)는 터치 센싱 기간(Tt1)이 끝나고 그 다음 디스플레이 기간(Td2)의 제1 게이트 펄스가 발생되기 전에 발생될 수 있다. Q 노드의 프리차징 전압을 조절하기 위하여 멀티 스타트 펄스(MVST)의 펄스가 앞당겨지거나 그 펄스폭이 도 14와 같이 가변될 수 있으므로 멀티 스타트 펄스(MVST)는 터치 센싱 기간(Tt) 내에서 특정 타이밍으로 한정되지 않는다.

도 13의 (A)는 멀티 스타트 펄스와 Q 충전부가 없는 기존의 스테이지 회로를 제N 스테이지로 적용할 때 터치 센싱 기간(Tt1) 동안 Q 노드가 방전되어 출력 전압(Vout(N))이 낮아지는 예를 보여 준다. 이에 비하여, 본 발명은 도 13의 (B)와 같이 멀티 스타트 펄스 타이밍에서 Q 노드를 충전하기 때문에 터치 센싱 기간(Tt1) 내에서 방전되는 Q 노드 전압 저하를 보상하여 출력 전압(Vout(N))을 원하는 전압 레벨(VGH)로 발생할 수 있다. 멀티 스타트 펄스가 발생할 때 Q 노드 전압은 다른 스테이지들의 Q 노드 플리 차징 전압 수준과 동등한 수준으로 상승할 수 있다. 멀티 스타트 펄스(MVST)의 타이밍을 조절하여 Q 노드 충전 타이밍과 Q 노드 전압 레벨을 조절할 수 있다.

도 14는 멀티 스타트 펄스의 펄스폭 가변 예를 보여 주는 도면이다.

도 14를 참조하면, 표시장치의 모델이나 구동 특성에 따라 Q 노드의 방전 수준이 다를 수 있다. 이 경우에, 멀티 스타트 펄스의 펄스 라이징 타이밍을 더 앞당기고 펄스폭을 증가시켜 Q 노드의 급격한 방전을 보상하여 원하는 전압 수준으로 출력 전압을 조절할 수 있다. 반대로, Q 노드의 방전 전압이 낮으면 멀티 스타트 펄스의 펄스폭을 줄여 Q 노드가 과보상되는 문제를 방지할 수 있다.

본원 출원인은 대한민국 공개 특허 공개번호 10-2013-0129620(2013.11.29)를 통해 하나의 스테이지에 다수의 QB 노드들과 다수의 풀다운 트랜지스터들을 구성하여 터치 센싱 기간 동안 풀다운 트랜지스터의 소자 특성이 변동되지 않는 방법으로 풀다운 트랜지스터들을 구동하는 기술을 제안한 바 있다. 도 15는 이러한 GIP 회로에 적용되는 실시예이다.

도 15를 참조하면, 본 발명의 GIP 회로는 제N 스테이지(S(N))에 배치되어 멀티 스타트 펄스(MVST)와 QB 노드의 전압에 응답하여 Q 노드를 충전하는 Q 충전부(200)를 포함한다.

Q 충전부(200)의 개수는 블록 개수 또는 블록 개수 - 1 개 만큼 GIP 회로에 배치될 수 있다. 다시 말하여, Q 충전부(200)는 블록들(B1~BM) 각각에서 첫 번째 게이트 펄스를 출력하는 제N 스테이지(S(N))에 배치되거나, 제1 블록(B1)을 제외한 나머지 블록들(B2~BM)에서 첫 번째 게이트 펄스를 출력하는 제N 스테이지 제N 스테이지(S(N))에 배치될 수 있다.

제N 스테이지(S(N))는 풀업 트랜지스터(Tu), 제1 및 제2 풀다운 트랜지스터(Tdo, Tde), 풀업 트랜지스터(Tu)를 제어하는 Q 노드(Q), 제1 풀다운 트랜지스터(Tdo)를 제어하는 제1 QB 노드(QB1), 제2 풀다운 트랜지스터(Tde)를 제어하는 제2 QB 노드(QB2), 입력 신호에 따라 Q 노드와 QB 노드들(QB1, QB2)를 제어하는 제어부(210)를 포함한다.

풀업 트랜지스터(Tu)의 게이트는 Q 노드(Q)에 연결된다. 풀업 트랜지스터(Tu)의 드레인에는 시프트 클럭(CLK)이 공급되고, 풀업 트랜지스터(Tu)의 소스는 출력 단자에 연결된다.

제1 풀다운 트랜지스터(Tdo)의 게이트는 제1 QB 노드(QB1)에 연결된다. 제1 풀다운 트랜지스터(Tdo)의 드레인은 출력 단자에 연결되고, 제1 풀다운 트랜지스터(Tdo)의 소스는 VGL 단자에 연결된다. 제2 풀다운 트랜지스터(Tde)의 게이트는 제2 QB 노드(QB2)에 연결된다. 제2 풀다운 트랜지스터(Tde)의 드레인은 출력 단자에 연결되고, 제2 풀다운 트랜지스터(Tde)의 소스는 VGL 단자에 연결된다.

제N 스테이지(S(N))의 Q 충전부(200)는 다수의 TFT들(T1, T2, T31, T32)를 포함한다.

제1 TFT(T1)는 멀티 스타트 펄스(MVST)에 응답하여 게이트 하이 전압(VGH)으로 A 노드를 충전시킨다. 제1 TFT(T1)의 게이트는 MVST 단자에 연결된다. 제1 TFT(T1)의 드레인은 VGH 단자에 연결된다. 제1 TFT(T1)의 소스는 A 노드를 통해 제2 TFT(T2)의 게이트와, 제3a 및 제3b TFT(T31, T32)의 드레인에 연결된다.

제2 TFT(T2)는 제1 TFT(T1)가 턴-온되고, 제3 TFT(T3)가 턴-오프(turn-off)될 때 턴-온되어 게이트 하이 전압(VGH)을 Q 노드에 공급하여 Q 노드를 충전한다. 제2 TFT(T2)의 게이트는 A 노드에 연결된다. 제2 TFT(T2)의 드레인은 VGH 단자에 연결되고, 제2 TFT(T2)의 소스는 Q 노드(Q)에 연결된다. 제2 TFT(T2)는 제1 TFT(T1)가 턴-온될 때 다이오드(Diode)로 동작한다.

제3a TFT(T31)는 제1 QB 노드(QB1)의 전압이 게이트 하이 전압(VGH)으로 충전되어 있을 때 턴-온되어 A 노드의 전압을 방전시킨다. 반면에, 제3a TFT(T3a)는 QB 노드 전압이 게이트 로우 전압(VGL)일 때 턴-오프되어 A 노드를 충전시킨다. 제3b TFT(T32)는 제2 QB 노드(QB2)의 전압이 게이트 하이 전압(VGH)으로 충전되어 있을 때 턴-온되어 A 노드의 전압을 방전시킨다. 반면에, 제3b TFT(T32)는 제2 QB 노드(QB2) 전압이 게이트 로우 전압(VGL)일 때 턴-오프되어 A 노드를 충전시킨다. 제1 및 제2 QB 노드들(QB)은 제어부(210)에 의해 교대로 충방전될 수 있다. 따라서, 제1 QB 노드(QB1) 또는 제2 QB 노드(QB2)가 방전되어 QB 노드(QB)의 전압이 게이트 로우 전압(VGL)일 때 Q 노드(Q)가 프리 차징된다. 제3a TFT(T31)의 게이트는 제1 QB 노드(QB1)에 연결된다. 제3a TFT(T31)의 드레인은 A 노드에 연결되고, 제3a TFT(T31)의 소스는 VGL 단자에 연결된다. 제3b TFT(T32)의 게이트는 제2 QB 노드(QB2)에 연결된다. 제3b TFT(T32)의 드레인은 A 노드에 연결되고, 제3b TFT(T32)의 소스는 VGL 단자에 연결된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 102 : 데이터 구동부
104 : 스캔 구동부 106 : 타이밍 콘트롤러
110 : 터치 센싱부 200 : Q 충전부
T1, T2, T3, T3a, T3b : Q 충전부의 트랜지스터

Claims (12)

1. 데이터 라인들과 게이트 라인들에 연결되고 다수의 블록들로 분할 구동되는 픽셀들, 상기 픽셀들에 연결되는 다수의 터치 센서들, 및 단일 스타트 배선을 갖는 표시패널;
   1 프레임 기간 내에서 분할된 다수의 디스플레이 기간에 상기 픽셀들에 입력 영상의 데이터를 기입하는 디스플레이 구동 회로;
   상기 1 프레임 기간 내에서 상기 디스플레이 기간들 사이에 할당된 터치 센싱 기간에 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱부; 및
   1 프레임기간 내에서 소정 시간 간격으로 발생되는 다수의 펄스를 포함한 멀티 스타트 펄스와, 게이트 펄스의 시프트 타이밍을 제어하는 시프트 클럭을 발생하는 타이밍 콘트롤러를 포함하고,
   상기 표시패널은 제1 디스플레이 구간 동안 데이터가 기입되는 제1 블록과, 상기 터치 센싱 기간 이후에 할당된 제2 디스플레이 구간 동안 데이터가 기입되는 제2 블록으로 나누어 구동되고,
   상기 디스플레이 구동 회로는 상기 제1 블록에서 마지막 게이트 펄스와 캐리 신호를 출력하는 제N-1 스테이지, 및 상기 제2 블록의 첫 번째 게이트 펄스와 캐리 신호를 출력하는 제N 스테이지를 포함하고,
   상기 제N 스테이지는 상기 멀티 스타트 펄스에 응답하여 상기 터치 센싱 기간 내에서 상기 제2 디스플레이 기간이 시작되기 전에 제N 스테이지의 Q 노드를 충전하는 충전부를 포함하고,
   상기 멀티 스타트 펄스는 상기 단일 스타트 배선을 통해 상기 블록들에 분산 배치된 상기 제N 스테이지들에 공급되는 터치 스크린을 갖는 표시장치.
2. 삭제
3. 데이터 라인들과 게이트 라인들에 연결되고 다수의 블록들로 분할 구동되는 픽셀들, 및 상기 픽셀들에 연결되는 다수의 터치 센서들을 갖는 표시패널;
   1 프레임 기간 내에서 분할된 다수의 디스플레이 기간에 상기 픽셀들에 입력 영상의 데이터를 기입하는 디스플레이 구동 회로;
   상기 1 프레임 기간 내에서 상기 디스플레이 기간들 사이에 할당된 터치 센싱 기간에 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱부; 및
   멀티 스타트 펄스와 시프트 클럭을 발생하는 타이밍 콘트롤러를 포함하고,
   상기 표시패널은 제1 디스플레이 구간 동안 데이터가 기입되는 제1 블록과, 상기 터치 센싱 기간 이후에 할당된 제2 디스플레이 구간 동안 데이터가 기입되는 제2 블록으로 나누어 구동되고,
   상기 디스플레이 구동 회로는 상기 제1 블록에서 마지막 게이트 펄스와 캐리 신호를 출력하는 제N-1 스테이지, 및 상기 제2 블록의 첫 번째 게이트 펄스와 캐리 신호를 출력하는 제N 스테이지를 포함하고,
   상기 제N 스테이지는 상기 멀티 스타트 펄스에 응답하여 상기 터치 센싱 기간 내에서 상기 제2 디스플레이 기간이 시작되기 전에 제N 스테이지의 Q 노드를 충전하는 충전부를 포함하고,
   상기 멀티 스타트 펄스는 상기 1 프레임 기간 내에서 블록 개수 또는 블록 개수 - 1 만큼 발생하는 터치 스크린을 갖는 표시장치.
4. 제 1 항 또는 제 3 항에 있어서,
   상기 충전부는 상기 블록들 각각에서 상기 첫 번째 게이트 펄스를 출력하는 제N 스테이지 마다 배치되거나 제1 블록을 제외한 나머지 블록들에서 첫 번째 게이트 펄스를 출력하는 제N 스테이지 마다 배치되는 터치 스크린을 갖는 표시장치.
5. 제 1 항 또는 제 3 항에 있어서,
   상기 디스플레이 구동 회로는,
   상기 표시패널의 기판 상에 배치되어 상기 표시패널의 게이트 라인들에 게이트 펄스를 공급하고, 상기 시프트 클럭에 따라 상기 게이트 펄스를 시프트하는 시프트 레지스터를 포함하고,
   상기 시프트 레지스터는 종속적으로 연결된 다수의 스테이지들을 포함하고,
   상기 스테이지들을 각각은 Q 노드의 전압에 응답하여 상기 시프트 클럭이 입력될 때 출력 단자를 충전시키는 풀업 트랜지스터, QB 노드의 전압에 응답하여 상기 출력 단자를 방전시키는 풀다운 트랜지스터를 포함하고,
   상기 충전부는,
   상기 멀티 스타트 펄스가 공급되는 게이트, 게이트 하이 전압이 공급되는 드레인, 및 소정의 A 노드에 연결된 소스를 포함한 제1 트랜지스터;
   상기 A 노드에 연결된 게이트, 상기 게이트 하이 전압이 공급되는 드레인, 및 상기 Q 노드에 연결된 소스를 포함한 제2 트랜지스터; 및
   상기 QB 노드에 연결된 게이트, 상기 A 노드에 연결된 드레인, 및 상기 게이트 하이 전압 보다 낮은 게이트 로우 전압이 공급되는 소스를 포함한 제3 트랜지스터를 포함하는 터치 스크린을 갖는 표시장치.
6. 제 1 항 또는 제 3 항에 있어서,
   상기 디스플레이 구동 회로는,
   상기 표시패널의 기판 상에 배치되어 상기 표시패널의 게이트 라인들에 게이트 펄스를 공급하고, 상기 시프트 클럭에 따라 상기 게이트 펄스를 시프트하는 시프트 레지스터를 포함하고,
   상기 시프트 레지스터는 종속적으로 연결된 다수의 스테이지들을 포함하고,
   상기 스테이지들을 각각은 Q 노드의 전압에 응답하여 상기 시프트 클럭이 입력될 때 출력 단자를 충전시키는 풀업 트랜지스터, 제1 QB 노드의 전압에 응답하여 상기 출력 단자를 방전시키는 제1 풀다운 트랜지스터, 및 제2 QB 노드의 전압에 응답하여 상기 출력 단자를 방전시키는 제2 풀다운 트랜지스터를 포함하고,
   상기 충전부는,
   상기 멀티 스타트 펄스가 공급되는 게이트, 게이트 하이 전압이 공급되는 드레인, 및 소정의 A 노드에 연결된 소스를 포함한 제1 트랜지스터;
   상기 A 노드에 연결된 게이트, 상기 게이트 하이 전압이 공급되는 드레인, 및 상기 Q 노드에 연결된 소스를 포함한 제2 트랜지스터;
   상기 제1 QB 노드에 연결된 게이트, 상기 A 노드에 연결된 드레인, 및 상기 게이트 하이 전압 보다 낮은 게이트 로우 전압이 공급되는 소스를 포함한 제3a 트랜지스터; 및
   상기 제2 QB 노드에 연결된 게이트, 상기 A 노드에 연결된 드레인, 및 상기 게이트 하이 전압 보다 낮은 게이트 로우 전압이 공급되는 소스를 포함한 제3b 트랜지스터를 포함하는 터치 스크린을 갖는 표시장치.
7. 데이터 라인들과 게이트 라인들에 연결되고 다수의 블록들로 분할 구동되는 픽셀들, 상기 픽셀들에 연결되는 다수의 터치 센서들, 및 단일 스타트 배선을 갖는 표시패널을 구비하고, 상기 표시패널은 제1 디스플레이 구간 동안 데이터가 기입되는 제1 블록과, 터치 센싱 기간 이후에 할당된 제2 디스플레이 구간 동안 데이터가 기입되는 제2 블록으로 나누어 구동되는 표시장치의 구동 회로에 있어서,
   상기 터치 센싱 기간에 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱부;
   1 프레임기간 내에서 소정 시간 간격으로 발생되는 다수의 펄스를 포함한 멀티 스타트 펄스와, 게이트 펄스의 시프트 타이밍을 제어하는 시프트 클럭을 발생하는 타이밍 콘트롤러; 및
   상기 제1 블록에서 마지막 게이트 펄스와 캐리 신호를 출력하는 제N-1 스테이지, 및 상기 제2 블록의 첫 번째 게이트 펄스와 캐리 신호를 출력하는 제N 스테이지를 포함한 시프트 레지스터를 구비하고,
   상기 제N 스테이지는 상기 멀티 스타트 펄스에 응답하여 상기 터치 센싱 기간 내에서 상기 제2 디스플레이 기간이 시작되기 전에 제N 스테이지의 Q 노드를 충전하는 충전부를 포함하고,
   상기 멀티 스타트 펄스는 단일 스타트 배선을 통해 상기 블록들에 분산 배치된 상기 제N 스테이지들에 공급되는 터치 스크린을 갖는 표시장치의 구동 회로.
8. 삭제
9. 데이터 라인들과 게이트 라인들에 연결되고 다수의 블록들로 분할 구동되는 픽셀들, 상기 픽셀들에 연결되는 다수의 터치 센서들, 및 단일 스타트 배선을 갖는 표시패널을 구비하고, 상기 표시패널은 제1 디스플레이 구간 동안 데이터가 기입되는 제1 블록과, 터치 센싱 기간 이후에 할당된 제2 디스플레이 구간 동안 데이터가 기입되는 제2 블록으로 나누어 구동되는 표시장치의 구동 회로에 있어서,
   상기 터치 센싱 기간에 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱부;
   멀티 스타트 펄스와 시프트 클럭을 발생하는 타이밍 콘트롤러; 및
   상기 제1 블록에서 마지막 게이트 펄스와 캐리 신호를 출력하는 제N-1 스테이지, 및 상기 제2 블록의 첫 번째 게이트 펄스와 캐리 신호를 출력하는 제N 스테이지를 포함한 시프트 레지스터를 구비하고,
   상기 제N 스테이지는 상기 멀티 스타트 펄스에 응답하여 상기 터치 센싱 기간 내에서 상기 제2 디스플레이 기간이 시작되기 전에 제N 스테이지의 Q 노드를 충전하는 충전부를 포함하고,
   상기 멀티 스타트 펄스는 1 프레임 기간 내에서 블록 개수 또는 블록 개수 - 1 만큼 발생하는 터치 스크린을 갖는 표시장치의 구동 회로.
10. 제 7 항 또는 제 9 항에 있어서,
    상기 충전부는 상기 블록들 각각에서 상기 첫 번째 게이트 펄스를 출력하는 제N 스테이지 마다 배치되거나 제1 블록을 제외한 나머지 블록들에서 첫 번째 게이트 펄스를 출력하는 제N 스테이지 마다 배치되는 터치 스크린을 갖는 표시장치의 구동 회로.
11. 제 7 항 또는 제 9 항에 있어서,
    상기 시프트 레지스터는,
    상기 표시패널의 기판 상에 배치되어 종속적으로 연결된 다수의 스테이지들을 포함하고,
    상기 스테이지들을 각각은 Q 노드의 전압에 응답하여 상기 시프트 클럭이 입력될 때 출력 단자를 충전시키는 풀업 트랜지스터, QB 노드의 전압에 응답하여 상기 출력 단자를 방전시키는 풀다운 트랜지스터를 포함하고,
    상기 충전부는,
    상기 멀티 스타트 펄스가 공급되는 게이트, 게이트 하이 전압이 공급되는 드레인, 및 소정의 A 노드에 연결된 소스를 포함한 제1 트랜지스터;
    상기 A 노드에 연결된 게이트, 상기 게이트 하이 전압이 공급되는 드레인, 및 상기 Q 노드에 연결된 소스를 포함한 제2 트랜지스터; 및
    상기 QB 노드에 연결된 게이트, 상기 A 노드에 연결된 드레인, 및 상기 게이트 하이 전압 보다 낮은 게이트 로우 전압이 공급되는 소스를 포함한 제3 트랜지스터를 포함하는 터치 스크린을 갖는 표시장치의 구동 회로.
12. 제 7 항 또는 제 9 항에 있어서,
    상기 시프트 레지스터는,
    상기 표시패널의 기판 상에 배치되어 종속적으로 연결된 다수의 스테이지들을 포함하고,
    상기 시프트 레지스터는 종속적으로 연결된 다수의 스테이지들을 포함하고,
    상기 스테이지들을 각각은 Q 노드의 전압에 응답하여 상기 시프트 클럭이 입력될 때 출력 단자를 충전시키는 풀업 트랜지스터, 제1 QB 노드의 전압에 응답하여 상기 출력 단자를 방전시키는 제1 풀다운 트랜지스터, 및 제2 QB 노드의 전압에 응답하여 상기 출력 단자를 방전시키는 제2 풀다운 트랜지스터를 포함하고,
    상기 충전부는,
    상기 멀티 스타트 펄스가 공급되는 게이트, 게이트 하이 전압이 공급되는 드레인, 및 소정의 A 노드에 연결된 소스를 포함한 제1 트랜지스터;
    상기 A 노드에 연결된 게이트, 상기 게이트 하이 전압이 공급되는 드레인, 및 상기 Q 노드에 연결된 소스를 포함한 제2 트랜지스터;
    상기 제1 QB 노드에 연결된 게이트, 상기 A 노드에 연결된 드레인, 및 상기 게이트 하이 전압 보다 낮은 게이트 로우 전압이 공급되는 소스를 포함한 제3a 트랜지스터; 및
    상기 제2 QB 노드에 연결된 게이트, 상기 A 노드에 연결된 드레인, 및 상기 게이트 하이 전압 보다 낮은 게이트 로우 전압이 공급되는 소스를 포함한 제3b 트랜지스터를 포함하는 터치 스크린을 갖는 표시장치의 구동 회로.

Images