KR20130026218A - 홀 플레이트 스위칭 시스템 - Google Patents

홀 플레이트 스위칭 시스템 Download PDF

Info

Publication number
KR20130026218A
KR20130026218A KR20110089706A KR20110089706A KR20130026218A KR 20130026218 A KR20130026218 A KR 20130026218A KR 20110089706 A KR20110089706 A KR 20110089706A KR 20110089706 A KR20110089706 A KR 20110089706A KR 20130026218 A KR20130026218 A KR 20130026218A
Authority
KR
South Korea
Prior art keywords
node
switch
resistor
switch unit
hall
Prior art date
Application number
KR20110089706A
Other languages
English (en)
Inventor
이수웅
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20110089706A priority Critical patent/KR20130026218A/ko
Priority to JP2012193808A priority patent/JP2013054034A/ja
Priority to US13/602,447 priority patent/US20130057084A1/en
Publication of KR20130026218A publication Critical patent/KR20130026218A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices

Abstract

본 발명은 홀 플레이트(Hall plate) 스위칭 시스템에 관한 발명으로서, 특히 자계 센서(Magnetic sensor)의 홀 플레이트에서 발생하는 기생 저항(Parasitic resistance)으로 인하여 발생하는 오프셋(Offset) 전압을 감소시키기 위한 즉, 부정합(Mismatch)을 보상하기 위한 홀 플레이트 스위칭 시스템에 관한 발명으로서, 각각 마주보는 제1 노드(Node) 및 제3 노드의 양단에서 제1 홀(Hall) 전압을 발생하며, 각각 마주보는 제2 노드 및 제4 노드의 양단에서 제2 홀 전압을 발생하는 홀 플레이트(Hall plate); 상기 제1 노드 및 상기 제2 노드와 연결되고, 상기 제1 노드 및 상기 제2 노드로 흐르는 전류의 온(On)/오프(Off)를 제어하는 제1 스위치부; 상기 제3 노드 및 상기 제4 노드와 연결되고, 상기 제3 노드 및 상기 제4 노드로 흐르는 전류의 온(On)/오프(Off)를 제어하는 제2 스위치부; 및 상기 제2 스위치부와 연결되고, 상기 제1 스위치부 및 상기 제2 스위치부의 트랜스 컨덕턴스(Trans-conductance)를 줄이는 저항부;를 포함하는 홀 플레이트 스위칭 시스템 제공한다.

Description

홀 플레이트 스위칭 시스템{Hall plate switching system}
본 발명은 홀 플레이트(Hall plate) 스위칭 시스템에 관한 것으로서, 보다 자세하게는 자계 센서(Magnetic sensor)의 홀 플레이트에서 발생하는 부정합(Mismatch)을 보상하기 위한 홀 플레이트 스위칭 시스템에 관한 것이다.
속도 센서, 위치 센서, 전류 센서 등 광범위한 응용 분야에 쓰이고 있는 자계 센서는 로렌츠의 법칙에 의하여 자계 강도에 따라 홀 전압을 출력하는 시스템이다. 즉, 자계와 전류가 있다면 상기 전류의 세기에 비례하는 홀(Hall) 전압을 출력하게 된다.
이렇듯 자계를 감지하여 홀 전압을 출력하는 시스템의 구조로는 MAGFET(Magnetic Field Sensitive MOSFET) 및 홀 플레이트 구조가 많이 사용되고 있는데, MAGFET은 FET(Field Effect Transistor)의 Drain 노드를 split함으로써 자계를 전압으로 변환하는 구조이다.
종래에는 홀 플레이트 구조에 의한 오프셋 전압 제거 방법에 있어서, 실제로는 공정 산포에 의하여 휘트스톤 브리지 타입(Wheat-stone bridge type)의 각 저항의 크기가 같지 않게 되므로, 일부 오프셋 전압은 남아있게 된다. 또한, 이 경우 기생 저항이 각 노드에 발생하게 되므로, 결국 홀 플레이트 저항의 오프셋 전압과 홀 플레이트의 각 노드에서 발생하는 기생 저항은 홀 전압의 정확성을 저하시키는 요인이 된다.
종래의 기술에 의하면 상기와 같은 문제점이 발생하므로, 미약한 신호를 사용하는 특성상, 공정 산포로 인하여 발생하는 기생 저항의 영향과 시스템의 잡음 레벨이 최적화되어야 한다. 즉, 홀 플레이트의 공정상 발생하는 기생 저항에 의한 오프셋 전압을 보상할 수 있어야 한다.
따라서, 본 발명은 자계 센서(Magnetic sensor)의 홀 플레이트에서 발생하는 기생 저항(Parasitic resistance)으로 인하여 발생하는 오프셋(Offset) 전압을 감소시키기 위한 즉, 부정합(Mismatch)을 보상하기 위한 것이 목적이다.
본 발명의 실시예에 따른 홀 플레이트 스위칭 시스템은 각각 마주보는 제1 노드(Node) 및 제3 노드의 양단에서 제1 홀(Hall) 전압을 발생하며, 각각 마주보는 제2 노드 및 제4 노드의 양단에서 제2 홀 전압을 발생하는 홀 플레이트(Hall plate); 상기 제1 노드 및 상기 제2 노드와 연결되고, 상기 제1 노드 및 상기 제2 노드로 흐르는 전류의 온(On)/오프(Off)를 제어하는 제1 스위치부; 상기 제3 노드 및 상기 제4 노드와 연결되고, 상기 제3 노드 및 상기 제4 노드로 흐르는 전류의 온(On)/오프(Off)를 제어하는 제2 스위치부; 및 상기 제2 스위치부와 연결되고, 상기 제1 스위치부 및 상기 제2 스위치부의 트랜스 컨덕턴스(Trans-conductance)를 줄이는 저항부;를 포함한다.
또한, 상기 제1 스위치부 및 상기 제2 스위치부와 연결되고, 상기 제1 스위치부 및 상기 제2 스위치부가 동시에 스위칭되도록 제어하는 스위칭 제어부를 더 포함할 수 있다.
또한, 상기 제1 스위치부는 상기 제1 노드와 연결되는 제1 노드 스위치 및 상기 제2 노드와 연결되는 제2 노드 스위치를 포함하고, 상기 제2 스위치부는 상기 제3 노드와 연결되는 제3 노드 스위치 및 상기 제4 노드와 연결되는 제4 노드 스위치를 포함할 수 있다.
또한, 상기 제2 노드 스위치는 상기 제1 노드 스위치와 180도의 위상차로 클럭을 동작하고, 상기 제4 노드 스위치는 상기 제3 노드 스위치와 180도의 위상차로 클럭을 동작할 수 있다.
또한, 상기 제2 노드 스위치와 상기 제3 노드 스위치는 위상차 없이 클럭을 동작할 수 있다.
또한, 상기 제1 노드 스위치 내지 제4 노드 스위치는 MOSFET일 수 있다.
또한, 상기 저항부는 상기 제3 노드 스위치와 연결되고, 상기 제2 노드 스위치 및 상기 제3 노드 스위치의 트랜스 컨덕턴스를 줄이는 제1 저항; 및 상기 제4 노드 스위치와 연결되고, 상기 제1 노드 스위치 및 상기 제4 노드 스위치의 트랜스 컨덕턴스를 줄이는 제2 저항;을 포함할 수 있다.
또한, 상기 제1 저항 및 상기 제2 저항은 서로 다른 값일 수 있다.
또한, 상기 저항부와 연결되어 차동 페어(Differential pair)의 부정합을 줄이는 전류원을 더 포함할 수 있다.
이와 같은 본 발명에 의하면, 홀 플레이트의 기생 저항에도 불구하고, 부정합 보상의 효과로 인하여 출력에 왜곡이 발생하지 않게 된다.
도 1은 홀 플레이트의 구조에 대한 사시도.
도 2는 홀 플레이트의 구조 및 자계 방향에 따라 홀 전압을 출력하는 동작 원리를 도시한 회로도.
도 3 및 도 4는 홀 플레이트 저항의 오프셋을 보상하기 위한 종래의 Spinning current 방법을 도시한 회로도.
도 5는 본 발명의 일 실시예에 의한 홀 플레이트 저항의 오프셋을 보상하기 위한 홀 플레이트 스위칭 시스템.
도 6은 본 발명의 다른 실시예에 의한 홀 플레이트 저항의 오프셋을 보상하기 위한 홀 플레이트 스위칭 시스템.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
이하에서는 첨부된 예시 도면을 참조하여 본 발명에 대해 설명한다.
도 1은 홀 플레이트의 구조를 도시한 것이고, 도 2는 홀 플레이트의 구조 및 자계 방향에 따라 홀 전압을 출력하는 동작 원리를 도시한 것이다.
홀 플레이트는 P-substrate 내의 특정 저항값을 구현하는 구조인데, 상업적 측면 등에서 보면 홀 플레이트가 우수한 특성을 나타내기 때문에 대부분의 자계 센서에는 홀 플레이트 구조가 많이 사용되고 있다.
도 3 및 도 4는 홀 플레이트 저항의 오프셋 전압을 보상하기 위한 Spinning current 방법을 도시한 것이다.
Figure pat00001
Figure pat00002
Figure pat00003
수학식 1 및 수학식 2는 위상차로 발생한 오프셋 전압을 각각 표현한 것이고, 수학식 3은 Spinning current 방법으로 오프셋 전압을 제거하는 과정을 나타낸 식이다. 수학식 3에서 알 수 있듯이, R1 = R3 및 R2 = R4 인 경우에 전체의 오프셋 전압이 0으로 될 수 있다.
도 5는 본 발명의 일 실시예에 의한 홀 플레이트 저항의 오프셋을 보상하기 위한 홀 플레이트 스위칭 시스템을 도시한 것이다.
도 5에 의하면, 본 발명에 의한 홀 플레이트 스위칭 시스템(100)은 각각 마주보는 제1 노드(Node, A) 및 제3 노드(C)의 양단에서 제1 홀(Hall) 전압을 발생하며, 각각 마주보는 제2 노드(B) 및 제4 노드(D)의 양단에서 제2 홀 전압을 발생하는 홀 플레이트(Hall plate, 20); 상기 제1 노드(A) 및 상기 제2 노드(B)와 연결되고, 상기 제1 노드(A) 및 상기 제2 노드(B)로 흐르는 전류의 온(On)/오프(Off)를 제어하는 제1 스위치부(10); 상기 제3 노드(C) 및 상기 제4 노드(D)와 연결되고, 상기 제3 노드(C) 및 상기 제4 노드(D)로 흐르는 전류의 온(On)/오프(Off)를 제어하는 제2 스위치부(30); 및 상기 제2 스위치부(30)와 연결되고, 상기 제1 스위치부(10) 및 상기 제2 스위치부(30)의 트랜스 컨덕턴스(Trans-conductance)를 줄이는 저항부(40);를 포함할 수 있다.
상기 홀 플레이트(100)는 자계 센서(Magnetic sensor)에 사용될 수 있으며, 자계 센서의 P-substrate 상에 장착될 수 있다. 또한, 상기 홀 플레이트(100)를 휘트스톤 브리지(Wheat-stone bridge) 저항 회로와 등가적으로 해석할 수 있다. 이러한 등가 회로에 의하여 해석하면 상기 홀 플레이트(100)는 각각 마주보는 제1 노드(A) 및 제3 노드(C)의 양단에서 제1 홀 전압을 발생할 수 있고, 제2 노드(B) 및 제4 노드(D)의 양단에서 제2 홀 전압을 발생할 수 있다.
상기 제1 스위치부(10)는 상기 제1 노드(A) 및 상기 제2 노드(B)와 연결되고, 상기 제2 스위치부(30)는 상기 제3 노드(C) 및 상기 제4 노드(D)와 연결될 수 있다. 따라서, 상기 제1 스위치부(10)는 상기 제1 노드(A) 및 상기 제2 노드(B)로 흐르는 전류의 온(On)/오프(Off)를 제어할 수 있고, 상기 제2 스위치부(30)는 상기 제3 노드(C) 및 상기 제4 노드(D)로 흐르는 전류의 온(On)/오프(Off)를 제어할 수 있다.
상기 저항부(40)는 상기 제2 스위치부(30)와 연결될 수 있다. 따라서, 상기 저항부(40)는 상기 제1 스위치부(10) 및 상기 제2 스위치부(30)의 트랜스 컨덕턴스(Trans-conductance)를 줄이는 역할을 하여, 종래의 홀 플레이트에서 발생하였던 기생 저항으로 인한 부정합을 줄일 수 있다.
이 경우, 상기 저항부(40)와 연결되어 차동 페어(Differential pair)의 부정합을 줄이는 전류원(50)을 더 포함할 수 있다.
상기 전류원(50)은 상기 저항부(40)와 상기 제2 스위치부(30) 사이에 접속될 수 있고, 상기 저항부(40)와 접지 사이에 접속될 수도 있다. 따라서, 상기 전류원(50)은 차동 구조의 회로에서 발생하는 차동 페어의 부정합을 줄이는 역할을 하여, 종래의 홀 플레이트에서 발생하였던 부정합을 줄일 수 있다.
이 경우, 상기 제1 스위치부(10) 및 상기 제2 스위치부(30)와 연결되고, 상기 제1 스위치부(10) 및 상기 제2 스위치부(30)가 동시에 스위칭되도록 제어하는 스위칭 제어부(미도시)를 더 포함할 수 있다.
따라서, 상기 제1 홀 전압은 상기 제1 노드(A) 및 상기 제3 노드(C)의 양단에서 발생할 수 있고, 상기 제2 홀 전압은 상기 제2 노드(B) 및 상기 제4 노드(D)의 양단에서 발생할 수 있다.
이 경우, 상기 제1 스위치부(10)는 상기 제1 노드(A)와 연결되는 제1 노드 스위치 및 상기 제2 노드(B)와 연결되는 제2 노드 스위치를 포함하고, 상기 제2 스위치부(30)는 상기 제3 노드(C)와 연결되는 제3 노드 스위치 및 상기 제4 노드(D)와 연결되는 제4 노드 스위치를 포함할 수 있다.
이 경우, 상기 제2 노드 스위치는 상기 제1 노드 스위치와 180도의 위상차로 클럭을 동작하고, 상기 제4 노드 스위치는 상기 제3 노드 스위치와 180도의 위상차로 클럭을 동작할 수 있다.
이 경우, 상기 제2 노드 스위치와 상기 제3 노드 스위치는 위상차 없이 클럭을 동작할 수 있다.
한편, 상기 제1 노드 스위치 내지 제4 노드 스위치는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)일 수 있다. 이 경우, 상기 제1 노드 스위치 및 상기 제2 노드 스위치는 P-MOS 일 수 있고, 상기 제3 노드 스위치 및 상기 제4 노드 스위치는 N-MOS 일 수 있다.
도 6은 본 발명의 다른 실시예에 의한 홀 플레이트 저항의 오프셋을 보상하기 위한 홀 플레이트 스위칭 시스템을 도시한 것이다.
도 6에 의하면, 상기 저항부(40)는 상기 제3 노드 스위치와 연결되고, 상기 제2 노드 스위치 및 상기 제3 노드 스위치의 트랜스 컨덕턴스를 줄이는 제1 저항(240); 및 상기 제4 노드 스위치와 연결되고, 상기 제1 노드 스위치 및 상기 제4 노드 스위치의 트랜스 컨덕턴스를 줄이는 제2 저항(241);을 포함할 수 있다. 따라서, 상기 제1 저항(240) 및 상기 제2 저항(241)은 상기 제1 스위치부(210) 및 상기 제2 스위치부(230)의 트랜스 컨덕턴스(Trans-conductance)를 줄이는 역할을 하여, 종래의 홀 플레이트에서 발생하였던 기생 저항으로 인한 부정합을 줄일 수 있다.
이 경우, 상기 제1 저항(240) 및 상기 제2 저항(241)은 서로 다른 값을 가질 수 있다.
한편, 상기 제1 저항(240) 및 상기 제2 저항(241)과 연결되어 차동 페어(Differential pair)의 부정합을 줄이는 전류원(250)을 더 포함할 수 있다. 따라서, 상기 전류원(250)은 차동 구조의 회로에서 발생하는 차동 페어의 부정합을 줄이는 역할을 하여, 종래의 홀 플레이트에서 발생하였던 부정합을 줄일 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200 : 홀 플레이트 스위칭 시스템
10 : 제1 스위치부
20 : 홀 플레이트
30 : 제2 스위치부
40 : 저항부
50 : 전류원

Claims (9)

  1. 각각 마주보는 제1 노드(Node) 및 제3 노드의 양단에서 제1 홀(Hall) 전압을 발생하며, 각각 마주보는 제2 노드 및 제4 노드의 양단에서 제2 홀 전압을 발생하는 홀 플레이트(Hall plate);
    상기 제1 노드 및 상기 제2 노드와 연결되고, 상기 제1 노드 및 상기 제2 노드로 흐르는 전류의 온(On)/오프(Off)를 제어하는 제1 스위치부;
    상기 제3 노드 및 상기 제4 노드와 연결되고, 상기 제3 노드 및 상기 제4 노드로 흐르는 전류의 온(On)/오프(Off)를 제어하는 제2 스위치부; 및
    상기 제2 스위치부와 연결되고, 상기 제1 스위치부 및 상기 제2 스위치부의 트랜스 컨덕턴스(Trans-conductance)를 줄이는 저항부;
    를 포함하는 홀 플레이트 스위칭 시스템.
  2. 제 1 항에 있어서,
    상기 제1 스위치부 및 상기 제2 스위치부와 연결되고, 상기 제1 스위치부 및 상기 제2 스위치부가 동시에 스위칭되도록 제어하는 스위칭 제어부를 더 포함하는 홀 플레이트 스위칭 시스템.
  3. 제 2 항에 있어서,
    상기 제1 스위치부는 상기 제1 노드와 연결되는 제1 노드 스위치 및 상기 제2 노드와 연결되는 제2 노드 스위치를 포함하고,
    상기 제2 스위치부는 상기 제3 노드와 연결되는 제3 노드 스위치 및 상기 제4 노드와 연결되는 제4 노드 스위치를 포함하는 홀 플레이트 스위칭 시스템.
  4. 제 3 항에 있어서,
    상기 제2 노드 스위치는 상기 제1 노드 스위치와 180도의 위상차로 클럭을 동작하고,
    상기 제4 노드 스위치는 상기 제3 노드 스위치와 180도의 위상차로 클럭을 동작하는 홀 플레이트 스위칭 시스템.
  5. 제 4 항에 있어서,
    상기 제2 노드 스위치와 상기 제3 노드 스위치는 위상차 없이 클럭을 동작하는 홀 플레이트 스위칭 시스템.
  6. 제 5 항에 있어서,
    상기 제1 노드 스위치 내지 제4 노드 스위치는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)인 홀 플레이트 스위칭 시스템.
  7. 제 6 항에 있어서,
    상기 저항부는
    상기 제3 노드 스위치와 연결되고, 상기 제2 노드 스위치 및 상기 제3 노드 스위치의 트랜스 컨덕턴스를 줄이는 제1 저항; 및
    상기 제4 노드 스위치와 연결되고, 상기 제1 노드 스위치 및 상기 제4 노드 스위치의 트랜스 컨덕턴스를 줄이는 제2 저항;
    을 포함하는 홀 플레이트 스위칭 시스템.
  8. 제 7 항에 있어서,
    상기 제1 저항 및 상기 제2 저항은 서로 다른 값인 홀 플레이트 스위칭 시스템.
  9. 제 1 항 또는 제 7 항에 있어서,
    상기 저항부와 연결되어 차동 페어(Differential pair)의 부정합을 줄이는 전류원을 더 포함하는 홀 플레이트 스위칭 시스템.
KR20110089706A 2011-09-05 2011-09-05 홀 플레이트 스위칭 시스템 KR20130026218A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20110089706A KR20130026218A (ko) 2011-09-05 2011-09-05 홀 플레이트 스위칭 시스템
JP2012193808A JP2013054034A (ja) 2011-09-05 2012-09-04 ホールプレートスイッチングシステム
US13/602,447 US20130057084A1 (en) 2011-09-05 2012-09-04 Hall plate switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110089706A KR20130026218A (ko) 2011-09-05 2011-09-05 홀 플레이트 스위칭 시스템

Publications (1)

Publication Number Publication Date
KR20130026218A true KR20130026218A (ko) 2013-03-13

Family

ID=47752579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110089706A KR20130026218A (ko) 2011-09-05 2011-09-05 홀 플레이트 스위칭 시스템

Country Status (3)

Country Link
US (1) US20130057084A1 (ko)
JP (1) JP2013054034A (ko)
KR (1) KR20130026218A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062634A (ko) 2016-12-01 2018-06-11 국민대학교산학협력단 홀센서를 이용한 배터리상태 감지장치 및 이를 적용한 배터리
KR20180073934A (ko) * 2016-12-23 2018-07-03 전자부품연구원 휘트스톤 브리지 타입 센서의 옵셋 산출 방법 및 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10107873B2 (en) 2016-03-10 2018-10-23 Allegro Microsystems, Llc Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress
CN107294310B (zh) * 2016-04-01 2020-04-03 德昌电机(深圳)有限公司 磁传感器、磁传感器集成电路、电机组件及应用设备
US10162017B2 (en) * 2016-07-12 2018-12-25 Allegro Microsystems, Llc Systems and methods for reducing high order hall plate sensitivity temperature coefficients
JP6994843B2 (ja) * 2017-04-28 2022-01-14 エイブリック株式会社 磁気センサ回路
US10520559B2 (en) 2017-08-14 2019-12-31 Allegro Microsystems, Llc Arrangements for Hall effect elements and vertical epi resistors upon a substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465976A (en) * 1982-01-26 1984-08-14 Sprague Electric Company Hall element with bucking current and magnet biases
DE4431703C2 (de) * 1994-09-06 1997-01-30 Itt Ind Gmbh Deutsche Magnetfeldsensor mit Hallelement
US6777932B2 (en) * 2000-03-23 2004-08-17 Matsushita Electric Industrial Co., Ltd. Magnetic field sensor
DE10223767B4 (de) * 2002-05-28 2004-10-21 Infineon Technologies Ag Schaltungsanordnung zum Verarbeiten eines Signals eines Sensors
CN100443913C (zh) * 2002-11-13 2008-12-17 松下电器产业株式会社 磁场传感器和磁场检测装置及磁场检测方法
KR100519876B1 (ko) * 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
US7355451B2 (en) * 2004-07-23 2008-04-08 Agere Systems Inc. Common-mode shifting circuit for CML buffers
US7173554B2 (en) * 2004-11-17 2007-02-06 Analog Devices, Inc. Method and a digital-to-analog converter for converting a time varying digital input signal
JP4731927B2 (ja) * 2005-01-31 2011-07-27 キヤノン株式会社 磁性体センサおよび検出キット
KR100909925B1 (ko) * 2005-02-08 2009-07-29 로무 가부시키가이샤 자기 센서 회로 및 그 자기 센서 회로를 갖는 휴대 단말기
GB0620307D0 (en) * 2006-10-16 2006-11-22 Ami Semiconductor Belgium Bvba Auto-calibration of magnetic sensor
US7425821B2 (en) * 2006-10-19 2008-09-16 Allegro Microsystems, Inc. Chopped Hall effect sensor
US7633317B2 (en) * 2007-05-17 2009-12-15 Analog Devices, Inc. High-side current sense circuit with common-mode voltage reduction
JP2008309626A (ja) * 2007-06-14 2008-12-25 Oki Electric Ind Co Ltd 感磁出力ｉｃ
US8093890B2 (en) * 2008-10-30 2012-01-10 GM Global Technology Operations LLC Hall-effect switch circuit allowing low voltage operation
JP2010281764A (ja) * 2009-06-08 2010-12-16 Sanyo Electric Co Ltd オフセットキャンセル回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062634A (ko) 2016-12-01 2018-06-11 국민대학교산학협력단 홀센서를 이용한 배터리상태 감지장치 및 이를 적용한 배터리
KR20180073934A (ko) * 2016-12-23 2018-07-03 전자부품연구원 휘트스톤 브리지 타입 센서의 옵셋 산출 방법 및 장치
US10310050B2 (en) 2016-12-23 2019-06-04 Korea Electronics Technology Institute Method and apparatus for calculating offset of wheatstone bridge type sensor

Also Published As

Publication number Publication date
JP2013054034A (ja) 2013-03-21
US20130057084A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
KR20130026218A (ko) 홀 플레이트 스위칭 시스템
JP4675994B2 (ja) 磁気センサ及び磁気測定方法
KR101918338B1 (ko) 센서 장치
EP3179631A1 (en) Class-d audio amplifier comprising a circuit for reading a current supplied by the amplifier to the load, and corresponding reading method
TW200640135A (en) Magnetic sensor circuit and portable terminal provided with such magnetic sensor circuit
JP2010117271A (ja) センサ回路
JP5545045B2 (ja) コンパレータ回路
TWI504915B (zh) 磁性感測裝置
JP6262411B2 (ja) 電力変換装置、および、半導体装置
KR101887156B1 (ko) 로우 스위칭 에러, 소형 커패시터들, 오토 제로 오프셋 버퍼 증폭기
WO2021111772A1 (ja) 比較回路、半導体装置
US20130147559A1 (en) Fully differential autozeroing amplifier
WO2014121484A1 (en) Bi-directional input, bi-directional output, lossless current sensing scheme with temperature compensation
JP5030717B2 (ja) 過電流保護装置
JP2010136039A (ja) 信号増幅装置、及び磁気センサ装置
JP2020148699A (ja) 半導体装置
JP5281556B2 (ja) 物理量センサ
US20090302895A1 (en) Constant output common mode voltage of a pre-amplifier circuit
JP2009284050A (ja) 差動増幅回路
JP4658817B2 (ja) 半導体センサ回路
US20090128217A1 (en) Switching circuit
JP6110639B2 (ja) センサ閾値決定回路
JP5856557B2 (ja) センサ閾値決定回路
TWM573105U (zh) 用於減小導通電阻變化之音訊開關電路
KR102089870B1 (ko) 전류신호를 사용하는 홀 센서

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid