JP2013054034A - ホールプレートスイッチングシステム - Google Patents

ホールプレートスイッチングシステム Download PDF

Info

Publication number
JP2013054034A
JP2013054034A JP2012193808A JP2012193808A JP2013054034A JP 2013054034 A JP2013054034 A JP 2013054034A JP 2012193808 A JP2012193808 A JP 2012193808A JP 2012193808 A JP2012193808 A JP 2012193808A JP 2013054034 A JP2013054034 A JP 2013054034A
Authority
JP
Japan
Prior art keywords
node
switch
hall plate
switching system
hall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012193808A
Other languages
English (en)
Inventor
Soo Woong Lee
イ・スー・ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013054034A publication Critical patent/JP2013054034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

【課題】磁気センサのホールプレートで発生する寄生抵抗によって発生するオフセット電圧を減少させる、即ち不整合を補償するホールプレートスイッチングシステムを提供する。。
【解決手段】第1ノード及び第3ノードの両端で第1ホール電圧を発生させ、第2ノード及び第4ノードの両端で第2ホール電圧を発生させるホールプレート20と、第1ノード及び第2ノードに連結され、第1ノード及び第2ノードに流れる電流のオン/オフを制御する第1スイッチ部10と、第3ノード及び第4ノードに連結され、第3ノード及び第4ノードに流れる電流のオン/オフを制御する第2スイッチ部30と、第2スイッチ部30に連結され、第1スイッチ部10及び第2スイッチ部30のトランスコンダクタンスを減少させる抵抗部40とを含む。
【選択図】図6

Description

本発明は、ホールプレート(Hall plate)スイッチングシステムに関し、より詳細には、磁気センサ(Magnetic sensor)のホールプレートで発生する不整合(Mismatch)を補償するためのホールプレートスイッチングシステムに関する。
速度センサ、位置センサ、又は電流センサなど広範囲な応用分野に使用されている磁気センサは、ローレンツの法則に従って、磁界強度に応じてホール電圧を出力するシステムを有する。即ち、磁界及び電流があれば、前記電流の強度に比例するホール電圧(Hall voltage)を出力することができる。
このように磁界を検知してホール電圧を出力するシステムの構造としては、MAGFET(Magnetic Field Sensitive MOSFET)及びホールプレート構造が多く用いられており、MAGFETは電界効果トランジスタ(FET;Field Effect Transistor)のドレインノード(Drain node)をスプリット(split)することで磁界を電圧に変換する構造を有する。
従来、ホールプレート構造によるオフセット電圧除去方法において、実際、工程の散布によってホイートストンブリッジ型(Wheat−stone bridge type)の各抵抗の大きさが一致しないため、一部のオフセット電圧は残存する。また、この場合、寄生抵抗が各ノードで発生するため、結果、ホールプレート抵抗のオフセット電圧及びホールプレートの各ノードで発生する寄生抵抗は、ホール電圧の正確性を低下させる要因となる。
韓国公開特許第10−2003−0014750号公報
従来の技術によれば、前記のような問題点が発生するため、微弱な信号を用いることで、工程の散布によって発生する寄生抵抗の影響及びシステムの雑音レベルを最適化しなければならない。即ち、ホールプレートの工程上発生する寄生抵抗によるオフセット電圧を抑制できなければならない。
本発明は上記のような事情に鑑みてされたものであり、磁気センサ(Magnetic sensor)のホールプレートで発生する寄生抵抗(Parasitic resistance)によって発生するオフセット(Offset)電圧を減少させる、即ち不整合(Mismatch)を補償することを目的とする。
本発明の実施例によるホールプレートスイッチングシステムは、互いに対向する第1ノード(Node)及び第3ノードの両端で第1ホール電圧(Hall voltage)を発生させ、互いに対向する第2ノード及び第4ノードの両端で第2ホール電圧を発生させるホールプレート(Hall plate)と、前記第1ノード及び前記第2ノードに連結され、前記第1ノード及び前記第2ノードに流れる電流のオン(On)/オフ(Off)を制御する第1スイッチ部と、前記第3ノード及び前記第4ノードに連結され、前記第3ノード及び前記第4ノードに流れる電流のオン(On)/オフ(Off)を制御する第2スイッチ部と、前記第2スイッチ部に連結され、前記第1スイッチ部及び前記第2スイッチ部のトランスコンダクタンス(Trans−conductance)を減少させる抵抗部と、を含む。
また、前記第1スイッチ部及び前記第2スイッチ部に連結され、前記第1スイッチ部及び前記第2スイッチ部が同時にスイッチングされるように制御するスイッチング制御部をさらに含むことができる。
また、前記第1スイッチ部は、前記第1ノードに連結される第1ノードスイッチ及び前記第2ノードに連結される第2ノードスイッチを含み、前記第2スイッチ部は、前記第3ノードに連結される第3ノードスイッチ及び前記第4ノードに連結される第4ノードスイッチを含むことができる。
また、前記第2ノードスイッチは前記第1ノードスイッチと180度の位相差でクロックを作動し、前記第4ノードスイッチは前記第3ノードスイッチと180度の位相差でクロックを作動することができる。
また、前記第2ノードスイッチ及び前記第3ノードスイッチは位相差なくクロックを作動することができる。
また、前記第1ノードスイッチ乃至第4ノードスイッチはMOSFETであることができる。
また、前記抵抗部は、前記第3ノードスイッチに連結され、前記第2ノードスイッチ及び前記第3ノードスイッチのトランスコンダクタンスを減少させる第1抵抗と、前記第4ノードスイッチに連結され、前記第1ノードスイッチ及び前記第4ノードスイッチのトランスコンダクタンスを減少させる第2抵抗と、を含むことができる。
また、前記第1抵抗及び前記第2抵抗は互いに異なる値を有することができる。
また、前記抵抗部に連結され、差動対(Differential pair)の不整合を減少させる電流源をさらに含むことができる。
本発明によると、ホールプレートの寄生抵抗に関係なく、不整合を補償することができ、出力に歪みが生じなくなる。
ホールプレートの構造を示した斜視図である。 ホールプレートの構造及び磁界方向に応じてホール電圧を出力する動作原理を示した回路図である。 ホールプレート抵抗のオフセットを補償するための従来のスピニング電流法(Spinning current method)を示した回路図である。 ホールプレート抵抗のオフセットを補償するための従来のスピニング電流法(Spinning current method)を示した回路図である。 本発明の一実施例によるホールプレート抵抗のオフセットを補償するためのホールプレートスイッチングシステムを示した図面である。 本発明の他の実施例によるホールプレート抵抗のオフセットを補償するためのホールプレートスイッチングシステムを示した図面である。
以下、図面を参照して本発明の具体的な実施形態を説明する。しかし、これは例示に過ぎず、本発明はこれに限定されない。
本発明を説明するにあたり、本発明に係わる公知技術についての具体的な説明が、本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。そして、後述する用語は本発明においての機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わることができる。従って、その定義は本明細書の全体における内容を基に下すべきであろう。
本発明の技術的思想は請求範囲によって決まり、以下の実施例は本発明の技術的思想を本発明が属する技術分野において通常の知識を有する者に効率的に説明するための一つの手段に過ぎない。
以下、図面を参照して本発明について説明する。
図1は、ホールプレートの構造を図示したものであり、図2は、ホールプレートの構造、及び磁界方向に応じてホール電圧を出力する動作原理を図示したものである。
ホールプレートはP型基板(P−substrate)内の特定の抵抗値を具現する構造を有し、商業的な面において優れた特性を示すため、ほとんどの磁気センサにはホールプレート構造が多く使用されている。
図3及び図4は、ホールプレート抵抗のオフセット電圧を補償するためのスピニング電流法(Spinning current method)を図示したものである。
式1
Figure 2013054034
式2
Figure 2013054034
式3
Figure 2013054034
前記式1及び式2は、位相差により発生したオフセット電圧をそれぞれ表したものであり、前記式3は、スピニング電流法(Spinning current method)でオフセット電圧を除去する過程を示す式である。前記式3から分かるように、R1=R3及びR2=R4の場合、全てのオフセット電圧を0にすることができる。
図5は、本発明の一実施例によるホールプレート抵抗のオフセットを補償するためのホールプレートスイッチングシステムを示した図面である。
図5によると、本発明によるホールプレートスイッチングシステム100は、互いに対向する第1ノード(Node)A及び第3ノードCの両端で第1ホール電圧(Hall voltage)を発生させ、互いに対向する第2ノードB及び第4ノードDの両端で第2ホール電圧を発生させるホールプレート(Hall plate)20と、前記第1ノードA及び前記第2ノードBに連結され、前記第1ノードA及び前記第2ノードBに流れる電流のオン(On)/オフ(Off)を制御する第1スイッチ部10と、前記第3ノードC及び前記第4ノードDに連結され、前記第3ノードC及び前記第4ノードDに流れる電流のオン(On)/オフ(Off)を制御する第2スイッチ部30と、前記第2スイッチ部30に連結され、前記第1スイッチ部10及び前記第2スイッチ部30のトランスコンダクタンス(Trans−conductance)を減少させる抵抗部40と、を含むことができる。
前記ホールプレート100は、磁気センサ(Magnetic sensor)として使用することができ、磁気センサのP型基板(P−substrate)上に装着することができる。また、前記ホールプレート100を、ホイートストンブリッジ(Wheat−stone bridge)抵抗回路と同等に解釈することができる。このような等価回路によって解釈すると、前記ホールプレート100は、互いに対向する第1ノードA及び第3ノードCの両端で第1ホール電圧を発生させることができ、第2ノードB及び第4ノードDの両端で第2ホール電圧を発生させることができる。
前記第1スイッチ部10は、前記第1ノードA及び前記第2ノードBに連結され、前記第2スイッチ部30は、前記第3ノードC及び前記第4ノードDに連結することができる。従って、前記第1スイッチ部10は、前記第1ノードA及び前記第2ノードBに流れる電流のオン(On)/オフ(Off)を制御することができ、前記第2スイッチ部30は、前記第3ノードC及び前記第4ノードDに流れる電流のオン(On)/オフ(Off)を制御することができる。
前記抵抗部40は、前記第2スイッチ部30に連結することができる。従って、前記抵抗部40は、前記第1スイッチ部10及び前記第2スイッチ部30のトランスコンダクタンス(Trans−conductance)を減少させる機能を果たし、従来のホールプレートで発生した寄生抵抗による不整合を減少させることができる。
この場合、前記抵抗部40に連結され、差動対(Differential pair)の不整合を減少させる電流源50をさらに含むことができる。
前記電流源50は、前記抵抗部40と前記第2スイッチ部30との間に接続することができ、前記抵抗部40と接地との間に接続することもできる。従って、前記電流源50は、差動構造を有する回路で発生する差動対の不整合を減少させる機能を果たし、従来のホールプレートで発生した不整合を減少させることができる。
この場合、前記第1スイッチ部10及び前記第2スイッチ部30に連結され、前記第1スイッチ部10及び前記第2スイッチ部30が同時にスイッチングされるように制御するスイッチング制御部(不図示)をさらに含むことができる。
従って、前記第1ホール電圧を、前記第1ノードA及び前記第3ノードCの両端で発生させることができ、前記第2ホール電圧を、前記第2ノードB及び前記第4ノードDの両端で発生させることができる。
この場合、前記第1スイッチ部10は、前記第1ノードAに連結される第1ノードスイッチ及び前記第2ノードBに連結される第2ノードスイッチを含み、前記第2スイッチ部30は、前記第3ノードCに連結される第3ノードスイッチ及び前記第4ノードDに連結される第4ノードスイッチを含むことができる。
この場合、前記第2ノードスイッチは前記第1ノードスイッチと180度の位相差でクロックを作動し、前記第4ノードスイッチは前記第3ノードスイッチと180度の位相差でクロックを作動させることができる。
この場合、前記第2ノードスイッチ及び前記第3ノードスイッチは位相差なくクロックを作動させることができる。
一方、前記第1ノードスイッチ乃至第4ノードスイッチは、MOSFET(Metal oxide Semiconductor Field Effect Transistor)であることができる。この場合、前記第1ノードスイッチ及び前記第2ノードスイッチは、P−MOSであることができ、前記第3ノードスイッチ及び前記第4ノードスイッチは、N−MOSであることができる。
図6は、本発明の他の実施例によるホールプレート抵抗のオフセットを補償するためのホールプレートスイッチングシステムを示した図面である。
図6によると、前記抵抗部40は、前記第3ノードスイッチに連結され、前記第2ノードスイッチ及び前記第3ノードスイッチのトランスコンダクタンスを減少させる第1抵抗240と、前記第4ノードスイッチに連結され、前記第1ノードスイッチ及び前記第4ノードスイッチのトランスコンダクタンスを減少させる第2抵抗241と、を含むことができる。従って、前記第1抵抗240及び前記第2抵抗241は、前記第1スイッチ部210及び前記第2スイッチ部230のトランスコンダクタンス(Trans−conductance)を減少させる機能を果たし、従来のホールプレートで発生した寄生抵抗による不整合を減少させることができる。
この場合、前記第1抵抗240及び前記第2抵抗241は、互いに異なる値を有することができる。
一方、前記第1抵抗240及び前記第2抵抗241に連結され、差動対(Differential pair)の不整合を減少させる電流源250を、さらに含むことができる。従って、前記電流源250は、差動構造を有する回路で発生する差動対の不整合を減少させる機能を果たし、従来のホールプレートで発生した不整合を減少させることができる。
以上、代表的な実施例を参照して本発明に対して詳細に説明したが、本発明に属する技術分野において通常の知識を有する者であれば、上述の実施例に対して本発明の範囲を外れない限度内で多様な変形が可能であることを理解するのであろう。
従って、本発明の権利範囲は上述の実施例に限定されてはならず、後述する特許請求範囲だけでなくこの特許請求範囲と均等なものによって決められるべきである。
100、200 ホールプレートスイッチングシステム
10 第1スイッチ部
20 ホールプレート
30 第2スイッチ部
40 抵抗部
50 電流源

Claims (9)

  1. 互いに対向する第1ノード(Node)及び第3ノードの両端で第1ホール電圧(Hall voltage)を発生させ、互いに対向する第2ノード及び第4ノードの両端で第2ホール電圧を発生させるホールプレート(Hall plate)と、
    前記第1ノード及び前記第2ノードに連結され、前記第1ノード及び前記第2ノードに流れる電流のオン(On)/オフ(Off)を制御する第1スイッチ部と、
    前記第3ノード及び前記第4ノードに連結され、前記第3ノード及び前記第4ノードに流れる電流のオン(On)/オフ(Off)を制御する第2スイッチ部と、
    前記第2スイッチ部に連結され、前記第1スイッチ部及び前記第2スイッチ部のトランスコンダクタンス(Trans−conductance)を減少させる抵抗部と、
    を含むホールプレートスイッチングシステム。
  2. 前記第1スイッチ部及び前記第2スイッチ部に連結され、前記第1スイッチ部及び前記第2スイッチ部が同時にスイッチングされるように制御するスイッチング制御部をさらに含む請求項1に記載のホールプレートスイッチングシステム。
  3. 前記第1スイッチ部は、前記第1ノードに連結される第1ノードスイッチ及び前記第2ノードに連結される第2ノードスイッチを含み、
    前記第2スイッチ部は、前記第3ノードに連結される第3ノードスイッチ及び前記第4ノードに連結される第4ノードスイッチを含む請求項2に記載のホールプレートスイッチングシステム。
  4. 前記第2ノードスイッチは、前記第1ノードスイッチと180度の位相差でクロックを作動し、
    前記第4ノードスイッチは、前記第3ノードスイッチと180度の位相差でクロックを作動する請求項3に記載のホールプレートスイッチングシステム。
  5. 前記第2ノードスイッチ及び前記第3ノードスイッチは、位相差なくクロックを作動する請求項4に記載のホールプレートスイッチングシステム。
  6. 前記第1ノードスイッチ乃至第4ノードスイッチは、MOSFET(Metal oxide Semiconductor Field Effect Transistor)である請求項5に記載のホールプレートスイッチングシステム。
  7. 前記抵抗部は、
    前記第3ノードスイッチに連結され、前記第2ノードスイッチ及び前記第3ノードスイッチのトランスコンダクタンスを減少させる第1抵抗と、
    前記第4ノードスイッチに連結され、前記第1ノードスイッチ及び前記第4ノードスイッチのトランスコンダクタンスを減少させる第2抵抗と、
    を含む請求項6に記載のホールプレートスイッチングシステム。
  8. 前記第1抵抗及び前記第2抵抗は、互いに異なる値を有する請求項7に記載のホールプレートスイッチングシステム。
  9. 前記抵抗部に連結され、差動対(Differential pair)の不整合を減少させる電流源をさらに含む請求項1または7に記載のホールプレートスイッチングシステム。
JP2012193808A 2011-09-05 2012-09-04 ホールプレートスイッチングシステム Pending JP2013054034A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0089706 2011-09-05
KR20110089706A KR20130026218A (ko) 2011-09-05 2011-09-05 홀 플레이트 스위칭 시스템

Publications (1)

Publication Number Publication Date
JP2013054034A true JP2013054034A (ja) 2013-03-21

Family

ID=47752579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012193808A Pending JP2013054034A (ja) 2011-09-05 2012-09-04 ホールプレートスイッチングシステム

Country Status (3)

Country Link
US (1) US20130057084A1 (ja)
JP (1) JP2013054034A (ja)
KR (1) KR20130026218A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10107873B2 (en) 2016-03-10 2018-10-23 Allegro Microsystems, Llc Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress
CN107294310B (zh) * 2016-04-01 2020-04-03 德昌电机(深圳)有限公司 磁传感器、磁传感器集成电路、电机组件及应用设备
US10162017B2 (en) 2016-07-12 2018-12-25 Allegro Microsystems, Llc Systems and methods for reducing high order hall plate sensitivity temperature coefficients
KR101891727B1 (ko) 2016-12-01 2018-08-24 국민대학교산학협력단 홀센서를 이용한 배터리상태 감지장치 및 이를 적용한 배터리
KR101891413B1 (ko) * 2016-12-23 2018-08-23 전자부품연구원 휘트스톤 브리지 타입 센서의 옵셋 산출 방법 및 장치
JP6994843B2 (ja) * 2017-04-28 2022-01-14 エイブリック株式会社 磁気センサ回路
US10520559B2 (en) 2017-08-14 2019-12-31 Allegro Microsystems, Llc Arrangements for Hall effect elements and vertical epi resistors upon a substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465976A (en) * 1982-01-26 1984-08-14 Sprague Electric Company Hall element with bucking current and magnet biases
DE4431703C2 (de) * 1994-09-06 1997-01-30 Itt Ind Gmbh Deutsche Magnetfeldsensor mit Hallelement
US6777932B2 (en) * 2000-03-23 2004-08-17 Matsushita Electric Industrial Co., Ltd. Magnetic field sensor
DE10223767B4 (de) * 2002-05-28 2004-10-21 Infineon Technologies Ag Schaltungsanordnung zum Verarbeiten eines Signals eines Sensors
CN100443913C (zh) * 2002-11-13 2008-12-17 松下电器产业株式会社 磁场传感器和磁场检测装置及磁场检测方法
KR100519876B1 (ko) * 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
US7355451B2 (en) * 2004-07-23 2008-04-08 Agere Systems Inc. Common-mode shifting circuit for CML buffers
US7173554B2 (en) * 2004-11-17 2007-02-06 Analog Devices, Inc. Method and a digital-to-analog converter for converting a time varying digital input signal
JP4731927B2 (ja) * 2005-01-31 2011-07-27 キヤノン株式会社 磁性体センサおよび検出キット
US7701208B2 (en) * 2005-02-08 2010-04-20 Rohm Co., Ltd. Magnetic sensor circuit and portable terminal provided with such magnetic sensor circuit
GB0620307D0 (en) * 2006-10-16 2006-11-22 Ami Semiconductor Belgium Bvba Auto-calibration of magnetic sensor
US7425821B2 (en) * 2006-10-19 2008-09-16 Allegro Microsystems, Inc. Chopped Hall effect sensor
US7633317B2 (en) * 2007-05-17 2009-12-15 Analog Devices, Inc. High-side current sense circuit with common-mode voltage reduction
JP2008309626A (ja) * 2007-06-14 2008-12-25 Oki Electric Ind Co Ltd 感磁出力ic
US8093890B2 (en) * 2008-10-30 2012-01-10 GM Global Technology Operations LLC Hall-effect switch circuit allowing low voltage operation
JP2010281764A (ja) * 2009-06-08 2010-12-16 Sanyo Electric Co Ltd オフセットキャンセル回路

Also Published As

Publication number Publication date
KR20130026218A (ko) 2013-03-13
US20130057084A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
JP2013054034A (ja) ホールプレートスイッチングシステム
JP5799786B2 (ja) オートゼロアンプ及び該アンプを使用した帰還増幅回路
JP4675994B2 (ja) 磁気センサ及び磁気測定方法
EP3176593A1 (en) Hall electromotive force signal detection circuit and current sensor
JP5052982B2 (ja) 磁気センサ回路
US9128127B2 (en) Sensor device
US9088151B2 (en) Power module including leakage current protection circuit
JP2008236737A (ja) 信号検出回路
KR102061758B1 (ko) 자기 센서 장치
JP7297479B2 (ja) 半導体装置
TW201443465A (zh) 磁性感測裝置
JP2020148699A5 (ja)
WO2014121484A1 (en) Bi-directional input, bi-directional output, lossless current sensing scheme with temperature compensation
US7683716B2 (en) Constant output common mode voltage of a pre-amplifier circuit
JP5281556B2 (ja) 物理量センサ
JP4658817B2 (ja) 半導体センサ回路
JP2007033303A (ja) 電流検出装置
JP2002237730A (ja) 電力増幅回路
CN118140419A (zh) 全极性霍尔传感器件及其控制方法、电子设备
US20100301938A1 (en) Operational amplification circuit
JP2018031705A (ja) 半導体装置
US7888952B2 (en) Circuit arrangement for balancing a resistance circuit
JP2014102095A (ja) センサ閾値決定回路
JP2024115234A (ja) 半導体装置
US9772354B2 (en) Output circuit with limited output voltage range and reduced power consumption and current sensor having the same