JP2013054034A

JP2013054034A - ホールプレートスイッチングシステム

Info

Publication number: JP2013054034A
Application number: JP2012193808A
Authority: JP
Inventors: Soo Woong Lee; イ・スー・ウン
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2011-09-05
Filing date: 2012-09-04
Publication date: 2013-03-21
Also published as: US20130057084A1; KR20130026218A

Abstract

【課題】磁気センサのホールプレートで発生する寄生抵抗によって発生するオフセット電圧を減少させる、即ち不整合を補償するホールプレートスイッチングシステムを提供する。。
【解決手段】第１ノード及び第３ノードの両端で第１ホール電圧を発生させ、第２ノード及び第４ノードの両端で第２ホール電圧を発生させるホールプレート２０と、第１ノード及び第２ノードに連結され、第１ノード及び第２ノードに流れる電流のオン／オフを制御する第１スイッチ部１０と、第３ノード及び第４ノードに連結され、第３ノード及び第４ノードに流れる電流のオン／オフを制御する第２スイッチ部３０と、第２スイッチ部３０に連結され、第１スイッチ部１０及び第２スイッチ部３０のトランスコンダクタンスを減少させる抵抗部４０とを含む。
【選択図】図６

Description

本発明は、ホールプレート（Ｈａｌｌｐｌａｔｅ）スイッチングシステムに関し、より詳細には、磁気センサ（Ｍａｇｎｅｔｉｃｓｅｎｓｏｒ）のホールプレートで発生する不整合（Ｍｉｓｍａｔｃｈ）を補償するためのホールプレートスイッチングシステムに関する。

速度センサ、位置センサ、又は電流センサなど広範囲な応用分野に使用されている磁気センサは、ローレンツの法則に従って、磁界強度に応じてホール電圧を出力するシステムを有する。即ち、磁界及び電流があれば、前記電流の強度に比例するホール電圧（Ｈａｌｌｖｏｌｔａｇｅ）を出力することができる。

このように磁界を検知してホール電圧を出力するシステムの構造としては、ＭＡＧＦＥＴ（ＭａｇｎｅｔｉｃＦｉｅｌｄＳｅｎｓｉｔｉｖｅＭＯＳＦＥＴ）及びホールプレート構造が多く用いられており、ＭＡＧＦＥＴは電界効果トランジスタ（ＦＥＴ；ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）のドレインノード（Ｄｒａｉｎｎｏｄｅ）をスプリット（ｓｐｌｉｔ）することで磁界を電圧に変換する構造を有する。

従来、ホールプレート構造によるオフセット電圧除去方法において、実際、工程の散布によってホイートストンブリッジ型（Ｗｈｅａｔ−ｓｔｏｎｅｂｒｉｄｇｅｔｙｐｅ）の各抵抗の大きさが一致しないため、一部のオフセット電圧は残存する。また、この場合、寄生抵抗が各ノードで発生するため、結果、ホールプレート抵抗のオフセット電圧及びホールプレートの各ノードで発生する寄生抵抗は、ホール電圧の正確性を低下させる要因となる。

韓国公開特許第１０−２００３−００１４７５０号公報

従来の技術によれば、前記のような問題点が発生するため、微弱な信号を用いることで、工程の散布によって発生する寄生抵抗の影響及びシステムの雑音レベルを最適化しなければならない。即ち、ホールプレートの工程上発生する寄生抵抗によるオフセット電圧を抑制できなければならない。

本発明は上記のような事情に鑑みてされたものであり、磁気センサ（Ｍａｇｎｅｔｉｃｓｅｎｓｏｒ）のホールプレートで発生する寄生抵抗（Ｐａｒａｓｉｔｉｃｒｅｓｉｓｔａｎｃｅ）によって発生するオフセット（Ｏｆｆｓｅｔ）電圧を減少させる、即ち不整合（Ｍｉｓｍａｔｃｈ）を補償することを目的とする。

本発明の実施例によるホールプレートスイッチングシステムは、互いに対向する第１ノード（Ｎｏｄｅ）及び第３ノードの両端で第１ホール電圧（Ｈａｌｌｖｏｌｔａｇｅ）を発生させ、互いに対向する第２ノード及び第４ノードの両端で第２ホール電圧を発生させるホールプレート（Ｈａｌｌｐｌａｔｅ）と、前記第１ノード及び前記第２ノードに連結され、前記第１ノード及び前記第２ノードに流れる電流のオン（Ｏｎ）／オフ（Ｏｆｆ）を制御する第１スイッチ部と、前記第３ノード及び前記第４ノードに連結され、前記第３ノード及び前記第４ノードに流れる電流のオン（Ｏｎ）／オフ（Ｏｆｆ）を制御する第２スイッチ部と、前記第２スイッチ部に連結され、前記第１スイッチ部及び前記第２スイッチ部のトランスコンダクタンス（Ｔｒａｎｓ−ｃｏｎｄｕｃｔａｎｃｅ）を減少させる抵抗部と、を含む。

また、前記第１スイッチ部及び前記第２スイッチ部に連結され、前記第１スイッチ部及び前記第２スイッチ部が同時にスイッチングされるように制御するスイッチング制御部をさらに含むことができる。

また、前記第１スイッチ部は、前記第１ノードに連結される第１ノードスイッチ及び前記第２ノードに連結される第２ノードスイッチを含み、前記第２スイッチ部は、前記第３ノードに連結される第３ノードスイッチ及び前記第４ノードに連結される第４ノードスイッチを含むことができる。

また、前記第２ノードスイッチは前記第１ノードスイッチと１８０度の位相差でクロックを作動し、前記第４ノードスイッチは前記第３ノードスイッチと１８０度の位相差でクロックを作動することができる。

また、前記第２ノードスイッチ及び前記第３ノードスイッチは位相差なくクロックを作動することができる。

また、前記第１ノードスイッチ乃至第４ノードスイッチはＭＯＳＦＥＴであることができる。

また、前記抵抗部は、前記第３ノードスイッチに連結され、前記第２ノードスイッチ及び前記第３ノードスイッチのトランスコンダクタンスを減少させる第１抵抗と、前記第４ノードスイッチに連結され、前記第１ノードスイッチ及び前記第４ノードスイッチのトランスコンダクタンスを減少させる第２抵抗と、を含むことができる。

また、前記第１抵抗及び前記第２抵抗は互いに異なる値を有することができる。

また、前記抵抗部に連結され、差動対（Ｄｉｆｆｅｒｅｎｔｉａｌｐａｉｒ）の不整合を減少させる電流源をさらに含むことができる。

本発明によると、ホールプレートの寄生抵抗に関係なく、不整合を補償することができ、出力に歪みが生じなくなる。

ホールプレートの構造を示した斜視図である。ホールプレートの構造及び磁界方向に応じてホール電圧を出力する動作原理を示した回路図である。ホールプレート抵抗のオフセットを補償するための従来のスピニング電流法（Ｓｐｉｎｎｉｎｇｃｕｒｒｅｎｔｍｅｔｈｏｄ）を示した回路図である。ホールプレート抵抗のオフセットを補償するための従来のスピニング電流法（Ｓｐｉｎｎｉｎｇｃｕｒｒｅｎｔｍｅｔｈｏｄ）を示した回路図である。本発明の一実施例によるホールプレート抵抗のオフセットを補償するためのホールプレートスイッチングシステムを示した図面である。本発明の他の実施例によるホールプレート抵抗のオフセットを補償するためのホールプレートスイッチングシステムを示した図面である。

以下、図面を参照して本発明の具体的な実施形態を説明する。しかし、これは例示に過ぎず、本発明はこれに限定されない。

本発明を説明するにあたり、本発明に係わる公知技術についての具体的な説明が、本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。そして、後述する用語は本発明においての機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わることができる。従って、その定義は本明細書の全体における内容を基に下すべきであろう。

本発明の技術的思想は請求範囲によって決まり、以下の実施例は本発明の技術的思想を本発明が属する技術分野において通常の知識を有する者に効率的に説明するための一つの手段に過ぎない。

以下、図面を参照して本発明について説明する。

図１は、ホールプレートの構造を図示したものであり、図２は、ホールプレートの構造、及び磁界方向に応じてホール電圧を出力する動作原理を図示したものである。

ホールプレートはＰ型基板（Ｐ−ｓｕｂｓｔｒａｔｅ）内の特定の抵抗値を具現する構造を有し、商業的な面において優れた特性を示すため、ほとんどの磁気センサにはホールプレート構造が多く使用されている。

図３及び図４は、ホールプレート抵抗のオフセット電圧を補償するためのスピニング電流法（Ｓｐｉｎｎｉｎｇｃｕｒｒｅｎｔｍｅｔｈｏｄ）を図示したものである。

式１

式２

式３

前記式１及び式２は、位相差により発生したオフセット電圧をそれぞれ表したものであり、前記式３は、スピニング電流法（Ｓｐｉｎｎｉｎｇｃｕｒｒｅｎｔｍｅｔｈｏｄ）でオフセット電圧を除去する過程を示す式である。前記式３から分かるように、Ｒ１＝Ｒ３及びＲ２＝Ｒ４の場合、全てのオフセット電圧を０にすることができる。

図５は、本発明の一実施例によるホールプレート抵抗のオフセットを補償するためのホールプレートスイッチングシステムを示した図面である。

図５によると、本発明によるホールプレートスイッチングシステム１００は、互いに対向する第１ノード（Ｎｏｄｅ）Ａ及び第３ノードＣの両端で第１ホール電圧（Ｈａｌｌｖｏｌｔａｇｅ）を発生させ、互いに対向する第２ノードＢ及び第４ノードＤの両端で第２ホール電圧を発生させるホールプレート（Ｈａｌｌｐｌａｔｅ）２０と、前記第１ノードＡ及び前記第２ノードＢに連結され、前記第１ノードＡ及び前記第２ノードＢに流れる電流のオン（Ｏｎ）／オフ（Ｏｆｆ）を制御する第１スイッチ部１０と、前記第３ノードＣ及び前記第４ノードＤに連結され、前記第３ノードＣ及び前記第４ノードＤに流れる電流のオン（Ｏｎ）／オフ（Ｏｆｆ）を制御する第２スイッチ部３０と、前記第２スイッチ部３０に連結され、前記第１スイッチ部１０及び前記第２スイッチ部３０のトランスコンダクタンス（Ｔｒａｎｓ−ｃｏｎｄｕｃｔａｎｃｅ）を減少させる抵抗部４０と、を含むことができる。

前記ホールプレート１００は、磁気センサ（Ｍａｇｎｅｔｉｃｓｅｎｓｏｒ）として使用することができ、磁気センサのＰ型基板（Ｐ−ｓｕｂｓｔｒａｔｅ）上に装着することができる。また、前記ホールプレート１００を、ホイートストンブリッジ（Ｗｈｅａｔ−ｓｔｏｎｅｂｒｉｄｇｅ）抵抗回路と同等に解釈することができる。このような等価回路によって解釈すると、前記ホールプレート１００は、互いに対向する第１ノードＡ及び第３ノードＣの両端で第１ホール電圧を発生させることができ、第２ノードＢ及び第４ノードＤの両端で第２ホール電圧を発生させることができる。

前記第１スイッチ部１０は、前記第１ノードＡ及び前記第２ノードＢに連結され、前記第２スイッチ部３０は、前記第３ノードＣ及び前記第４ノードＤに連結することができる。従って、前記第１スイッチ部１０は、前記第１ノードＡ及び前記第２ノードＢに流れる電流のオン（Ｏｎ）／オフ（Ｏｆｆ）を制御することができ、前記第２スイッチ部３０は、前記第３ノードＣ及び前記第４ノードＤに流れる電流のオン（Ｏｎ）／オフ（Ｏｆｆ）を制御することができる。

前記抵抗部４０は、前記第２スイッチ部３０に連結することができる。従って、前記抵抗部４０は、前記第１スイッチ部１０及び前記第２スイッチ部３０のトランスコンダクタンス（Ｔｒａｎｓ−ｃｏｎｄｕｃｔａｎｃｅ）を減少させる機能を果たし、従来のホールプレートで発生した寄生抵抗による不整合を減少させることができる。

この場合、前記抵抗部４０に連結され、差動対（Ｄｉｆｆｅｒｅｎｔｉａｌｐａｉｒ）の不整合を減少させる電流源５０をさらに含むことができる。

前記電流源５０は、前記抵抗部４０と前記第２スイッチ部３０との間に接続することができ、前記抵抗部４０と接地との間に接続することもできる。従って、前記電流源５０は、差動構造を有する回路で発生する差動対の不整合を減少させる機能を果たし、従来のホールプレートで発生した不整合を減少させることができる。

この場合、前記第１スイッチ部１０及び前記第２スイッチ部３０に連結され、前記第１スイッチ部１０及び前記第２スイッチ部３０が同時にスイッチングされるように制御するスイッチング制御部（不図示）をさらに含むことができる。

従って、前記第１ホール電圧を、前記第１ノードＡ及び前記第３ノードＣの両端で発生させることができ、前記第２ホール電圧を、前記第２ノードＢ及び前記第４ノードＤの両端で発生させることができる。

この場合、前記第１スイッチ部１０は、前記第１ノードＡに連結される第１ノードスイッチ及び前記第２ノードＢに連結される第２ノードスイッチを含み、前記第２スイッチ部３０は、前記第３ノードＣに連結される第３ノードスイッチ及び前記第４ノードＤに連結される第４ノードスイッチを含むことができる。

この場合、前記第２ノードスイッチは前記第１ノードスイッチと１８０度の位相差でクロックを作動し、前記第４ノードスイッチは前記第３ノードスイッチと１８０度の位相差でクロックを作動させることができる。

この場合、前記第２ノードスイッチ及び前記第３ノードスイッチは位相差なくクロックを作動させることができる。

一方、前記第１ノードスイッチ乃至第４ノードスイッチは、ＭＯＳＦＥＴ（ＭｅｔａｌｏｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）であることができる。この場合、前記第１ノードスイッチ及び前記第２ノードスイッチは、Ｐ−ＭＯＳであることができ、前記第３ノードスイッチ及び前記第４ノードスイッチは、Ｎ−ＭＯＳであることができる。

図６は、本発明の他の実施例によるホールプレート抵抗のオフセットを補償するためのホールプレートスイッチングシステムを示した図面である。

図６によると、前記抵抗部４０は、前記第３ノードスイッチに連結され、前記第２ノードスイッチ及び前記第３ノードスイッチのトランスコンダクタンスを減少させる第１抵抗２４０と、前記第４ノードスイッチに連結され、前記第１ノードスイッチ及び前記第４ノードスイッチのトランスコンダクタンスを減少させる第２抵抗２４１と、を含むことができる。従って、前記第１抵抗２４０及び前記第２抵抗２４１は、前記第１スイッチ部２１０及び前記第２スイッチ部２３０のトランスコンダクタンス（Ｔｒａｎｓ−ｃｏｎｄｕｃｔａｎｃｅ）を減少させる機能を果たし、従来のホールプレートで発生した寄生抵抗による不整合を減少させることができる。

この場合、前記第１抵抗２４０及び前記第２抵抗２４１は、互いに異なる値を有することができる。

一方、前記第１抵抗２４０及び前記第２抵抗２４１に連結され、差動対（Ｄｉｆｆｅｒｅｎｔｉａｌｐａｉｒ）の不整合を減少させる電流源２５０を、さらに含むことができる。従って、前記電流源２５０は、差動構造を有する回路で発生する差動対の不整合を減少させる機能を果たし、従来のホールプレートで発生した不整合を減少させることができる。

以上、代表的な実施例を参照して本発明に対して詳細に説明したが、本発明に属する技術分野において通常の知識を有する者であれば、上述の実施例に対して本発明の範囲を外れない限度内で多様な変形が可能であることを理解するのであろう。

従って、本発明の権利範囲は上述の実施例に限定されてはならず、後述する特許請求範囲だけでなくこの特許請求範囲と均等なものによって決められるべきである。

１００、２００ホールプレートスイッチングシステム
１０第１スイッチ部
２０ホールプレート
３０第２スイッチ部
４０抵抗部
５０電流源

Claims

互いに対向する第１ノード（Ｎｏｄｅ）及び第３ノードの両端で第１ホール電圧（Ｈａｌｌｖｏｌｔａｇｅ）を発生させ、互いに対向する第２ノード及び第４ノードの両端で第２ホール電圧を発生させるホールプレート（Ｈａｌｌｐｌａｔｅ）と、
前記第１ノード及び前記第２ノードに連結され、前記第１ノード及び前記第２ノードに流れる電流のオン（Ｏｎ）／オフ（Ｏｆｆ）を制御する第１スイッチ部と、
前記第３ノード及び前記第４ノードに連結され、前記第３ノード及び前記第４ノードに流れる電流のオン（Ｏｎ）／オフ（Ｏｆｆ）を制御する第２スイッチ部と、
前記第２スイッチ部に連結され、前記第１スイッチ部及び前記第２スイッチ部のトランスコンダクタンス（Ｔｒａｎｓ−ｃｏｎｄｕｃｔａｎｃｅ）を減少させる抵抗部と、
を含むホールプレートスイッチングシステム。
前記第１スイッチ部及び前記第２スイッチ部に連結され、前記第１スイッチ部及び前記第２スイッチ部が同時にスイッチングされるように制御するスイッチング制御部をさらに含む請求項１に記載のホールプレートスイッチングシステム。
前記第１スイッチ部は、前記第１ノードに連結される第１ノードスイッチ及び前記第２ノードに連結される第２ノードスイッチを含み、
前記第２スイッチ部は、前記第３ノードに連結される第３ノードスイッチ及び前記第４ノードに連結される第４ノードスイッチを含む請求項２に記載のホールプレートスイッチングシステム。
前記第２ノードスイッチは、前記第１ノードスイッチと１８０度の位相差でクロックを作動し、
前記第４ノードスイッチは、前記第３ノードスイッチと１８０度の位相差でクロックを作動する請求項３に記載のホールプレートスイッチングシステム。
前記第２ノードスイッチ及び前記第３ノードスイッチは、位相差なくクロックを作動する請求項４に記載のホールプレートスイッチングシステム。
前記第１ノードスイッチ乃至第４ノードスイッチは、ＭＯＳＦＥＴ（ＭｅｔａｌｏｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）である請求項５に記載のホールプレートスイッチングシステム。
前記抵抗部は、
前記第３ノードスイッチに連結され、前記第２ノードスイッチ及び前記第３ノードスイッチのトランスコンダクタンスを減少させる第１抵抗と、
前記第４ノードスイッチに連結され、前記第１ノードスイッチ及び前記第４ノードスイッチのトランスコンダクタンスを減少させる第２抵抗と、
を含む請求項６に記載のホールプレートスイッチングシステム。
前記第１抵抗及び前記第２抵抗は、互いに異なる値を有する請求項７に記載のホールプレートスイッチングシステム。
前記抵抗部に連結され、差動対（Ｄｉｆｆｅｒｅｎｔｉａｌｐａｉｒ）の不整合を減少させる電流源をさらに含む請求項１または７に記載のホールプレートスイッチングシステム。