TWM573105U

TWM573105U - 用於減小導通電阻變化之音訊開關電路

Info

Publication number: TWM573105U
Application number: TW107208600U
Authority: TW
Inventors: 黃雷; 孟娜
Original assignee: 美商半導體組件工業公司
Priority date: 2017-11-06
Filing date: 2018-06-27
Publication date: 2019-01-11
Also published as: US10063223B1; CN208509237U

Abstract

根據一實施方案，一種音訊開關電路包括一音訊開關，該音訊開關經組態以將一輸入節點選擇性地耦合至一輸出節點以跨該音訊開關傳遞一音訊信號。該音訊開關回應於該輸入節點經耦合至該輸出節點而具有一導通電阻。該音訊開關之該導通電阻回應於該音訊信號之一輸入電壓從一第一位準增加到一第二位準而改變達一第一值。該音訊開關電路包括一導通電阻補償電路，該導通電阻補償電路經組態以具有一導通電阻，該導通電阻回應於該音訊信號之該輸入電壓從該第一位準增加至該第二位準而改變達一第二值。該導通電阻補償電路經耦合至該音訊開關，使得該第二值至少部分抵消該第一值。

Description

用於減小導通電阻變化之音訊開關電路

本說明書關於用於減少導通電阻變化之音訊開關電路。

開關可用以選擇性地傳遞輸入信號。然而，開關固有地將導通電阻（亦稱為Ron）新增到傳遞路徑中。例如，在理想世界中，當開關處於導通狀態（例如，將輸入信號跨開關傳遞）時，開關將具有零阻抗。實際上，開關中存在固有地具有某電阻之一或多個元件，該電阻防止開關在無阻抗情況中執行。所有電阻式組件的組合效應可稱為導通電阻。

根據一實施方案，一種音訊開關電路包括一音訊開關，該音訊開關經組態以將一輸入節點選擇性地耦合至一輸出節點以跨該音訊開關傳遞一音訊信號。該音訊開關回應於該輸入節點經耦合至該輸出節點而具有一導通電阻。該音訊開關之該導通電阻回應於該音訊信號之一輸入電壓從一第一位準增加到一第二位準而增加。該音訊開關包括經耦合至該音訊開關之一互補金屬氧化物半導體(CMOS)開關。該CMOS開關經組態以具有一導通電阻，該導通電阻回應於該輸入電壓從該第一位準增加到該第二位準而減少。該CMOS開關經耦合至該音訊開關，使得該音訊開關之該導通電阻之該增加係藉由該CMOS開關之該導通電阻之該減少來至少部分地抵消。

根據一實施方案，一種音訊開關電路包括一第一音訊開關、一第二音訊開關、及一導通電阻補償電路，該導通電阻補償電路經耦合至該第一音訊開關或該第二音訊開關中之至少一者。該導通電阻補償電路經組態以回應於一音訊信號之一輸入電壓從一第一位準改變至一第二位準而補償該第一音訊開關或該第二音訊開關中之至少一者的一導通電阻之一改變。

於附圖及以下說明中提出一或多個實施方案之細節。可從說明及圖式以及申請專利範圍中明白了解其他特徵。

[相關申請案之交互參照]

本申請案主張2017年11月6日申請之美國正式專利申請案第15/803,906號之優先權，該案全文以引用之方式併入本文。

本揭露係關於一種音訊電路，該音訊電路具有一導通電阻補償電路，當一音訊信號之一輸入電壓改變時，該導通電阻補償電路補償一音訊開關之導通電阻變化。

例如，若該音訊開關之該導通電阻隨該輸入電壓之改變而改變，則經傳遞之音訊信號之保真度可能受到負面影響。相對於該輸入電壓的改變之該導通電阻的變化可稱為Rflatness。Rflatness是在該音訊開關之該輸入電壓範圍內的最低導通電阻與最高導通電阻之間的差異。音訊保真度之一測量係由該音訊開關引入的總諧波失真(THD)。儘管輸入信號電壓變化可改善THD，但保持開關之導通電阻相對恆定。金屬氧化物半導體場效電晶體(MOSFET)之導通電阻可依據閘極對源極電壓(VGS)而變化。由於導通電阻依據VGS而變化，所以在一些條件下，若VGS恆定則導通電阻可係相對恆定。即使VGS對於相對較重負載條件係相對恆定，然而開關之源極與汲極上之電壓差(VDS)大於用於輕負載條件的VDS，其可造成導通電阻變化。例如，在信號接腳上具有相對嚴格THD要求及/或更高電壓耐受性（突波）的音訊開關應用可經歷負面影響THD的導通電阻變化。

然而，當該輸入電壓改變時，該導通電阻補償電路補償該音訊開關之該導通電阻變化，以減小Rflatness且改善THD。例如，當該音訊開關閉合並且該輸入電壓增加時，該開關之導通電阻改變達一正值。該導通電阻補償電路經組態以具有一導通電阻，當該輸入電壓增加時，該導通電阻改變達一負值，使得藉由該導通電阻補償電路所引入之該導通電阻的負改變來（例如，至少部分地）補償由該音訊開關所引入之該導通電阻的正改變。如此，可改善導通電阻之Rflatness，從而改善THD。在一些實例中，該導通電阻補償電路包括經耦合至該音訊開關之一互補金屬氧化物半導體(CMOS)開關。在一些實例中，該導通電阻補償電路與該音訊開關並聯耦合。在一些實例中，該導通電阻補償電路與該音訊開關串聯耦合。

圖1A至圖1C繪示根據一實施方案之一導通電阻補償電路104，該導通電阻補償電路經組態以當音訊信號之輸入電壓改變時補償一音訊開關102之導通電阻（亦稱為Ron）之改變，以減小Rflatness及改善THD。例如，音訊開關102經組態以將一輸入節點101選擇性地耦合至一輸出節點103，以跨音訊開關102傳遞音訊信號。當音訊開關102閉合（或處於接通狀態）時，輸入節點101經耦合至輸出節點103，並且音訊信號係（跨音訊開關102）從輸入節點101傳遞至輸出節點103。當音訊開關102斷開（或處於關斷狀態）時，輸入節點101未耦合至輸出節點103，並且音訊信號未跨音訊開關102傳遞。當音訊開關102閉合時，音訊開關102具有一導通電阻，並且當輸入電壓增加時，音訊開關102之導通電阻改變達一正值。導通電阻補償電路104經組態以具有一導通電阻，當該輸入電壓增加時，該導通電阻改變達一負值，使得藉由導通電阻補償電路104所引入之導通電阻的負改變抵消由音訊開關102所引入之導通電阻的正改變。在一些實例中，開關之導通電阻變化係藉由電路之導通電阻變化來部分抵消。在一些實例中，開關之導通電阻變化係藉由電路之導通電阻變化來完全抵消。因此，可改善整體導通電阻之Rflatness（例如，整體導通電阻係音訊開關102與導通電阻補償電路104之導通電阻的組合）。

在一些實例中，導通電阻補償電路104與音訊開關102並聯耦合。圖1A繪示一音訊開關電路100，其中導通電阻補償電路104與音訊開關102並聯耦合。在一些實例中，導通電阻補償電路104與音訊開關102串聯耦合。圖1B繪示一音訊開關電路150，其中導通電阻補償電路104與音訊開關102串聯耦合。例如，在圖1B中，導通電阻補償電路104經耦合至音訊開關102之一輸入。圖1C繪示一音訊開關電路180，其中導通電阻補償電路104與音訊開關102串聯耦合。例如，在圖1C中，導通電阻補償電路104經耦合至音訊開關102之一輸出。

本文所討論之音訊開關電路可用於廣泛各式音訊應用及類比開關產品。在一些實例中，音訊開關電路可經併入至一通用串列匯流排(USB)音訊介面中。在一些實例中，音訊開關102係一類比音訊開關。在一些實例中，音訊開關102係一場效電晶體(FET)。在一些實例中，音訊開關102係金屬氧化物半導體場效電晶體(MOSFET)。在一些實例中，音訊開關102係一N通道MOSFET。

如上文所指示，當音訊開關102之導通電阻隨音訊信號之輸入電壓之改變而改變時，經傳遞的音訊信號之保真度可能受到負面影響。例如，當輸入電壓從一第一位準增加至一第二位準時，音訊開關102之導通電阻可改變達一第一值（例如，當音訊信號之輸入電壓增加達Y量時，該導通電阻可增加達X量）。第一位準可係造成音訊開關102閉合（或處於開通狀態）的電壓位準。第二位準可係高於第一位準的電壓位準。當音訊信號之輸入電壓從第二位準改變到第三位準時，音訊開關102之導通電阻可改變達一第二值。第三位準可係高於第二位準的電壓位準。在一些實例中，音訊開關102之導通電阻可線性增加（例如，第二值與第一值相同（或實質上相同））。在其他實例中，音訊開關102之導通電阻可非線性增加（例如，第二值大於或小於第一值）。

如上文所指示，音訊保真度之一測量是由音訊開關102引入的總諧波失真(THD)。儘管輸入信號電壓變化可改善THD，但保持音訊開關102之導通電阻相對恆定（例如，不變）。在一些實例中，當輸入電壓從第一位準增加至第二位準時，導通電阻補償電路104之導通電阻改變達一第三值，使得音訊開關102之導通電阻（達第一值）之改變係藉由導通電阻補償電路104之導通電阻（達第三值）之改變來抵消，以減小Rflatness或提供相對恆定整體導通電阻。在一些實例中，第三值具有與第一值相同（或實質上相同）的量值，但第一值及第三值具有相反極性。例如，第一值係正的，並且第三值係負的，但第一值及第三值的絕對值相同（或實質上相同）。在一些實例中，第一值係正值，並且第三值係負值，並且第三值不同於第一值。

當輸入電壓從第一位準轉變至第二位準時，音訊開關102之導通電阻之正改變係與導通電阻補償電路104之導通電阻之負改變組合，以減小Rflatness及/或提供相對恆定整體導通電阻。當輸入電壓從第二位準增加至第三位準時，導通電阻補償電路104之導通電阻改變達一第四值以抵消音訊開關102之導通電阻達第二值之改變。在一些實例中，第四值具有與第二值相同（或實質上相同）的量值，但第二值及第四值具有相反極性。在一些實例中，第二值係正的，並且第四值係負的，並且第四值不同於第二值。當輸入電壓從第二位準轉變至第三位準時，音訊開關102之導通電阻之正改變係與導通電阻補償電路104之導通電阻之負改變組合，以減小Rflatness及/或提供相對恆定整體導通電阻。相同操作適用於當輸入電壓從第三位準增加至一第四位準、一第五位準等時（或當輸入電壓轉變回至第二位準及第一位準時）。由於在輸入電壓在音訊開關102之輸入電壓範圍內改變時導通電阻之變化最小化，因此可改善THD。

圖2繪示根據一實施方案之一種用於減小導通電阻變化之音訊開關電路200。音訊開關電路200包括用於將輸入節點101選擇性地耦合至輸出節點103的音訊開關102，以跨音訊開關102傳遞音訊信號。音訊開關電路100可包括經耦合至音訊開關102之一導通電阻補償電路204。導通電阻補償電路204可包括關於圖1之導通電阻補償電路104（及/或圖3至圖7之導通電阻補償電路）所描述之任一或多個特徵。

導通電阻補償電路204包括經耦合至音訊開關102之一開關205。在一些實例中，開關205包括經組態為開關裝置的一或多個電晶體。在一些實例中，開關205為一互補金屬氧化物半導體(CMOS)開關。如圖2所展示，開關205經並聯耦合至音訊開關102。在其他實例中，開關205經串聯耦合至音訊開關102（如圖1B或圖1C中所示）。開關205可包括與一第二電晶體208並聯之一第一電晶體206。第一電晶體206可係一N通道電晶體。第二電晶體208可係一P通道電晶體。

導通電阻補償電路204進一步包含經耦合至第一電晶體206之一閘極的一第一閘極電壓產生器212及經耦合至第二電晶體208之一閘極的一第二閘極電壓產生器214。第一閘極電壓產生器212經組態以產生一第一閘極電壓（亦稱為NGATE電壓）以啟動（導通或閉合）或停用（關斷或斷開）第一電晶體206。第一閘極電壓產生器212可包括一第一分壓器215及一第一偏壓電壓源217。在一些實例中，第一分壓器215可包括至少兩個電阻器（例如，圖6之電阻器652及電阻器654）。第一偏壓電壓源217提供一偏壓電壓，該偏壓電壓用以相對於輸入電壓（或若輸出電壓用以產生第一閘極電壓，則相對於輸出電壓）加偏壓於第一閘極電壓。

第一閘極電壓產生器212可接收輸入電壓，及使用第一分壓器215及第一偏壓電壓源217產生第一閘極電壓。在一些實例中，由於當音訊開關102閉合時輸入電壓實質上相等，所以第一閘極電壓產生器212可接收輸出電壓，及使用第一分壓器215及第一偏壓電壓源217來產生第一閘極電壓。第一閘極電壓可判定第一電晶體206何時啟動及停用的時序，其影響由開關205所引入之抵消導通電阻變化係何時與由音訊開關102所引入之導通電阻變化組合的時序。藉由調整第一分壓器215之值及由第一偏壓電壓源217所提供之電壓位準，可調諧或調整第一電晶體206何時啟動及停用的時序，以適應特定類型之開關及/或音訊應用。

第二閘極電壓產生器214經組態以產生第二閘極電壓（亦稱為PGATE電壓）以啟動及停用第二電晶體208。第二閘極電壓產生器214可包括第二分壓器219及第二偏壓電壓源221。在一些實例中，第二分壓器219可包括至少兩個電阻器（例如，圖6之電阻器662及電阻器664）。第二偏壓電壓源221提供一偏壓電壓，該偏壓電壓用以相對於輸入電壓（或若輸出電壓用於產生第二閘極電壓，則相對於輸出電壓）加偏壓於第二閘極電壓。

第二閘極電壓產生器214可接收輸入電壓，及使用第二分壓器219及第二偏壓電壓源221來產生第二閘極電壓。在一些實例中，由於當音訊開關102閉合時輸入電壓實質上相等，所以第二閘極電壓產生器214可接收輸出電壓，及使用第二分壓器219及第二偏壓電壓源221來產生第二閘極電壓。第二閘極電壓可判定第二電晶體208何時啟動及停用的時序，其影響由開關205所引入之抵消導通電阻變化係何時與由音訊開關102所引入之導通電阻變化組合的時序。藉由調整第二分壓器219之值及由第二偏壓電壓源221所提供之電壓位準，可調諧或調整第二電晶體208何時啟動及停用的時序，以適應特定類型之開關及/或音訊應用。

當輸入電壓大於零時，第二電晶體208（例如，P通道電晶體）被啟動，其中第二電晶體208之啟動相對於輸入電壓的確切時序係由第二閘極電壓產生器214來判定。隨著輸入電壓增加，閘極對源極電壓(VGS)增加且第二電晶體208之導通電阻減少（例如，導通電阻之改變具有一負係數）。當輸入電壓小於零時，第一電晶體206（例如，N通道電晶體）被啟動，其中第一電晶體206之啟動相對於輸入電壓的確切時序係由第一閘極電壓產生器212來判定。當輸入電壓的量值增加時（例如，變得更負）時，第一電晶體206之VGS的量值增加，並且第一電晶體206之導通電阻減少（例如，導通電阻之改變具有一負係數）。

由於開關205經並聯耦合至音訊開關102，因此導通電阻係開關205之導通電阻與音訊開關102之導通電阻並聯，這造成隨著輸入電壓增加，音訊開關之導通電阻之正導數（例如，正改變）可藉由CMOS開關之導通電阻之負導數（例如，負改變）來補償，這可減小Rflatness及/或提供相對恆定導通電阻。

圖3繪示根據一實施方案之一種用於減小導通電阻變化之音訊開關電路300。音訊開關電路300包括與一第二音訊開關307串聯耦合之一第一音訊開關302。第一音訊開關302及第二音訊開關307可包括如參考圖1至圖2所述之關於音訊開關102的特徵之任一者。第一音訊開關302可與一第一級相關聯，並且第二音訊開關307可與一第二級相關聯。由於音訊開關電路300具有至少兩個級，因此與單級音訊電路相比，音訊開關電路300可具有更高的電壓耐受性。在一些實例中，音訊開關電路300可包括多於兩個級（例如，3個級、4個級或5個級，各者具有分開之音訊開關）。

如圖3所示，一第一導通電阻補償電路304經耦合至一第一音訊開關302，並且一第二導通電阻補償電路305經耦合至一第二音訊開關307。第一導通電阻補償電路304經組態以在輸入電壓改變時補償第一音訊開關302之導通電阻變化。第二導通電阻補償電路305經組態以補償第二音訊開關307之導通電阻變化。第一導通電阻補償電路304及第二導通電阻補償電路305可係本文所討論之導通電阻補償電路中之任一者。在一些實例中，第一導通電阻補償電路304與第一音訊開關302並聯耦合，並且第二導通電阻補償電路305與第二音訊開關307並聯耦合。在一些實例中，第一導通電阻補償電路304與第一音訊開關302串聯耦合，並且第二導通電阻補償電路305與第二音訊開關307並聯耦合（或反之亦然）。

圖4繪示根據一實施方案之一種用於減小導通電阻變化之音訊開關電路400。音訊開關電路400包括與一第二音訊開關407串聯耦合之一第一音訊開關402。第一音訊開關402及第二音訊開關407可包括如參考圖1至圖2所述之關於音訊開關102的特徵之任一者。第一音訊開關402可與第一級相關聯，並且第二音訊開關407可與第二級相關聯。在一些實例中，音訊開關電路400可包括多於兩個級（例如，3個級、4個級或5個級，各者具有分開之音訊開關）。

如圖4所示，單一導通電阻補償電路係用以補償兩個音訊開關之導通電阻變化。在一些實例中，單一導通電阻補償電路係用以補償多於兩個音訊開關（例如，3個、4個或5個音訊開關）之導通電阻變化。如圖4所示，一導通電阻補償電路404經耦合至第一音訊開關402及第二音訊開關407。導通電阻補償電路404經組態以在輸入電壓改變時補償第一音訊開關402之導通電阻變化及第二音訊開關407之導通電阻變化。導通電阻補償電路404可係本文所討論之導通電阻補償電路中之任一者。在一些實例中，導通電阻補償電路404與第一音訊開關402並聯耦合並且與第二音訊開關407並聯耦合。在一些實例中，導通電阻補償電路404與第一音訊開關402及第二音訊開關407串聯耦合。

圖5繪示根據一實施方案之一種用於減小導通電阻變化之音訊開關電路500。音訊開關電路500包括一第一級520及一第二級522。第一級520包括一音訊開關507、一第一電流源530、及一第一偏壓電路532，該第一偏壓電路加偏壓於音訊開關507之閘極。音訊開關507接收來自一電壓源536的一音訊信號之一輸入電壓(Vin)，並且當音訊開關507閉合時跨音訊開關507傳遞音訊信號。如圖5所示，電壓源536經耦合至一接地538。在一些實例中，音訊開關507為一MOSFET（例如，N通道MOSFET）。音訊開關507之汲極經耦合至電壓源536，音訊開關507之閘極經耦合至介於第一電流源530與第一偏壓電路532之間的一節點534，並且音訊開關507之源極經耦合至音訊開關502之汲極。音訊開關502可稱為第一音訊開關，並且音訊開關507可稱為第二音訊開關。

第二級522包括音訊開關502、並聯耦合至音訊開關502之一導通電阻補償電路504、一第二電流源540、及一第二偏壓電路546，該第二偏壓電路加偏壓於音訊開關502之閘極。音訊開關502接收來自音訊開關507之電壓(vm)，其中電壓(vm)實質上等於電壓(vin)（當音訊開關507閉合時），並且當音訊開關502閉合時跨音訊開關502傳遞音訊信號。在一些實例中，音訊開關502是一MOSFET（例如N通道MOSFET）。音訊開關502之汲極經耦合至音訊開關507之源極，音訊開關502之閘極經耦合至介於第二電流源540與第二偏壓電路546之間的一節點535，並且音訊開關502之源極經耦合至一負載548。負載548亦經耦合至一接地550。另外，在一些實例中，二次導通電阻補償電路可與音訊開關507並聯耦合，以補償音訊開關507之導通電阻變化（例如，圖3中所示）。在其他實例中，二次導通電阻補償電路可並聯耦合至音訊開關507及音訊開關502兩者（例如，如圖4所示）。

導通電阻補償電路504經組態以藉由新增其導通電阻之負變化而補償音訊開關502之導通電阻變化，以抵消當電壓(vm)改變時由音訊開關502所引入之導通電阻之正變化。例如，導通電阻補償電路504之導通電阻之改變抵消（或補償）音訊開關502之導通電阻之改變，從而減小Rflatness或提供恆定（或實質上恆定）的整體導通電阻（例如，整體導通電阻係音訊開關502之導通電阻與導通電阻補償電路504之導通電阻並聯）。

可假設主動區域中之操作係(V _DS＜ V _GS- V _T)且V _DS小，其中：

方程式(1)：

因此，導通電阻可表示為：

方程式(2)：

基於方程式(2)，音訊開關502之導通電阻可表示為：

方程式(3)：R ₁=R ₁, ₀+a ₁*vo，其中R ₁係音訊開關502之導通電阻。

基於方程式(2)，音訊開關507之導通電阻可表示為：

方程式(4)：R ₂=R ₂, ₀+a ₂*vo，其中R ₂係音訊開關507之導通電阻。

導通電阻補償電路504之導通電阻可表示為：

方程式(5)：Z ₃=Z ₀-b ₁*vo，其中Z ₃係導通電阻補償電路504之導通電阻。

方程式(3)、(4)及(5)表示為依據輸出電壓vo之泰勒級數(Taylor series)函數。然而，應注意，輸出電壓vo實質上等於輸入電壓vin及中間電壓vm（當開關閉合時），並且可使用vin或vm來代替方程式(3)、方程式(4)、方程式(5)、方程式(6)、或方程式(7)中之vo。在方程式(3)中，分量(a ₁*vo)代表當vo改變時音訊開關502之導通電阻自先前狀態(R _1,0)的改變（或導數）。在方程式(4)中，分量(a ₂*vo)代表當vo改變時音訊開關507之導通電阻自先前狀態(R _2,0)的改變（或導數）。在方程式(5)中，分量(-b ₁*vo)代表當vo改變時導通電阻補償電路504之導通電阻自先前狀態(Z ₀)的改變（或導數）。

導通電阻補償電路504經組態以提供來自方程式(5)之係數(b ₁)以補償來自方程式(3)之係數(a ₁)。例如，導通電阻補償電路504經組態以提供用於如方程式(5)所示之分量(b- ₁*vo)之一負b ₁係數，以抵消如方程式(3)所示之音訊開關502之導通電阻之分量(a ₁*vo)。在一些實例中，導通電阻補償電路504包括經並聯耦合至音訊開關507之二次導通電阻補償電路（例如，如圖3所示）。在此實例中，二次導通電阻補償電路之導通電阻可表示為：

方程式(6)：Z ₄=Z ₀-b ₂*vo

二次導通電阻補償電路經組態以提供來自方程式(6)之係數(b ₂)以補償來自方程式(4)之係數(a ₂)。例如，二次導通電阻補償電路經組態以提供用於方程式(6)中之分量(b ₂*vo)之一負b ₂係數，以抵消在方程式(4)中之音訊開關507之導通電阻之分量(a ₂*vo)。在其他實例中，導通電阻補償電路504經並聯耦合至音訊開關507及音訊開關502兩者。在此實例中，導通電阻補償電路504可具有一較大b ₁係數以補償係數a ₁及a ₂兩者。

因此，整體導通電阻可係相對恆定。例如，整體導通電阻可表示為：方程式(7)：(Z ₃||R ₁)≈(Z ₀||R _1,0)+0(vo^2)，其中Z ₃係導通電阻補償電路504之導通電阻，且R ₁係音訊開關502之導通電阻。

因此，可改善THD。THD加雜訊可表示為：

方程式(8)：

THD + N（雜訊）係用於音訊信號的常見失真測量。為了改善THD，降低諧波。理想地，係數a ₁、a ₂係零（或接近零）以達成最佳THD。例如，係零或接近零的係數a ₁、a ₂可減小方程式(8)中之諧波，從而改善THD。由於藉由負係數b1、b2來抵消係數a ₁、a ₂（從而提供一零值或接近零值），因此改善THD。

圖6繪示根據一實施方案之導通電阻補償電路604的實例。導通電阻補償電路604包括一CMOS開關605、一NGATE電壓產生器612、及一PGATE電壓產生器614。CMOS開關605包括與一P通道電晶體608並聯配置之一N通道電晶體606。例如，N通道電晶體606之汲極與P通道電晶體608之源極耦合，並且N通道電晶體606之源極與P通道電晶體608之汲極耦合。電壓vm經連接至N通道電晶體606之汲極及P通道電晶體608之源極，並且輸出電壓vo經耦合至N通道電晶體606之源極及P通道電晶體608之汲極。

NGATE電壓產生器612經耦合至N通道電晶體606之閘極。NGATE電壓產生器612包括一電阻器652及一電阻器654。電阻器652及電阻器654可統稱為第一分壓器（例如，圖2之第一分壓器215）。節點653經設置在電阻器652與電阻器654之間。節點653經耦合至N通道電晶體606之閘極。電阻器652經耦合至電壓vm並且接收該電壓。在一些實例中，由於在N通道電晶體606閉合時電壓vm實質上等於輸出電壓vo，因此電阻器652可經耦合至輸出電壓vo並且接收該輸出電壓。NGATE電壓產生器612包括經設置在電阻器654與接地658之間並且經耦合至該電阻器與該接地的一第一偏壓電壓源656。電阻器652、節點653、電阻器654、及第一偏壓電壓源656可串聯連接。

PGATE電壓產生器614經耦合至P通道電晶體608之閘極。PGATE電壓產生器614包括一電阻器662及一電阻器664。電阻器662及電阻器664可統稱為一第二分壓器（例如，圖2之第二分壓器219）。節點663經設置在電阻器662與電阻器664之間。節點663經耦合至P通道電晶體608之閘極。電阻器662經耦合至電壓vm並且接收該電壓。在一些實例中，由於在P通道電晶體608閉合時電壓vm實質上等於輸出電壓vo，因此電阻器662可經耦合至輸出電壓vo並且接收該輸出電壓。PGATE電壓產生器614包括經設置在電阻器664與接地668之間並且經耦合至該電阻器與該接地的一第二偏壓電壓源666。電阻器662、節點663、電阻器664、及第二偏壓電壓源666可串聯連接。

NGATE電壓產生器612經組態以產生NGATE電壓以啟動或停用N通道電晶體606。NGATE電壓產生器612可接收電壓vm，及使用電阻器652、電阻器654、及第一偏壓電壓源656產生NGATE電壓。在一些實例中，由於當音訊開關502閉合時輸入電壓實質上相等，所以NGATE電壓產生器612可接收輸出電壓vo，並且使用電阻器652、電阻器654、及第一偏壓電壓源656來產生NGATE電壓。NGATE電壓可判定N通道電晶體606何時啟動及停用的時序，其影響CMOS開關605所引入之抵消導通電阻變化係何時與由音訊開關502引入之導通電阻變化組合的時序。藉由調整電阻器652及電阻器654之值以及由第一偏壓電壓源656所提供之電壓位準，可調諧或調整N通道電晶體606何時啟動及停用的時序，以適應特定類型之開關及/或音訊應用。

PGATE電壓產生器614經組態以產生PGATE電壓以啟動或停用P通道電晶體608。PGATE電壓產生器614可接收電壓vm，及使用電阻器662、電阻器664、及第二偏壓電壓源666產生PGATE電壓。在一些實例中，由於當音訊開關502閉合時電壓vm實質上等於輸出電壓vo，所以PGATE電壓產生器614可接收輸出電壓，並且使用電阻器662、電阻器664、及第二偏壓電壓源666來產生PGATE電壓。PGATE電壓可判定P通道電晶體608何時啟動及停用的時序，其影響CMOS開關605所引入之抵消導通電阻變化係何時與由音訊開關502引入之導通電阻變化組合的時序。藉由調整電阻器662及電阻器664之值以及由第二偏壓電壓源666所提供之電壓位準，可調諧或調整P通道電晶體608何時啟動及停用的時序，以適應特定類型之開關及/或音訊應用。

當電壓vm大於零時，P通道電晶體608被啟動，P通道電晶體608之VGS增加，並且P通道電晶體608之導通電阻減少（例如，導通電阻之改變具有一負b ₁係數）。當電壓vm小於零時，N通道電晶體606被啟動。當電壓vm的量值增加時（例如，變得更負）時，N通道電晶體606之VGS的量值增加，並且N通道電晶體606之導通電阻減少（例如，導通電阻之改變具有一負b ₁係數）。例如，參見方程式(2)，使用絕對值|VGS|-|VT|。對於N通道電晶體606，當輸入電壓的量值增加時，電壓VGS減少，且因此N通道電晶體606之導通電阻減少。類似地，對於P通道電晶體608，當輸入電壓增加時，電壓VGS減少，且因此P通道電晶體608之導通電阻減少。

由於CMOS開關605經並聯耦合至音訊開關502，因此導通電阻係CMOS開關605之導通電阻與音訊開關502之導通電阻並聯，這造成隨著輸入電壓增加，音訊開關之導通電阻之正導數(a ₁*vo))可藉由CMOS開關之導通電阻之負導數(-b ₁*vo)來補償，這可減小Rflatness及/或提供相對恆定導通電阻。

圖7繪示根據一實施方案之一種用於減小導通電阻變化之音訊開關電路700。音訊開關電路700包括一音訊開關702及經並聯耦合至音訊開關702之一CMOS開關705。當音訊開關702閉合時，音訊開關702跨音訊開關702傳遞音訊信號。音訊開關電路700包括一開關735及一開關737。在一些實例中，開關735係一N通道MOSFET。在一些實例中，開關737係一N通道MOSFET。音訊開關電路700包括一電流源740及一偏壓電路746，該偏壓電路加偏壓於音訊開關702之閘極。

CMOS開關705包括與一P通道電晶體708並聯耦合之一N通道電晶體706。音訊開關電路700包括一NGATE電壓產生器712及一PGATE電壓產生器714。NGATE電壓產生器712包括一電阻器752、一電阻器754、一第一偏壓電壓源756、及一接地758。電阻器752及電阻器754經組態為一第一分壓器（例如，圖2之第一分壓器215）。節點753經設置在電阻器752與電阻器754之間。節點753經耦合至N通道電晶體706之閘極。PGATE電壓產生器714包括一電阻器762、一電阻器764、一第二偏壓電壓源766、及一接地768。電阻器762及電阻器764經組態為一第二分壓器（例如，圖2之第二分壓器219）。節點763經設置在電阻器762與電阻器764之間。節點763經耦合至P通道電晶體708之閘極。CMOS開關705、NGATE電壓產生器712、及PGATE電壓產生器714可依與參考圖5之CMOS開關505、圖6之NGATE電壓產生器612、及圖6之PGATE電壓產生器614所討論之相同方式操作。

開關735及開關737產生體偏壓(bulk bias)及半vds電壓VB，VB可表示為：

方程式(9)：VB=(VD+VS)/2.0

假設開關735及開關737相同。VD係汲極電壓（或至音訊開關702的輸入電壓），而VS係源極電壓（或音訊開關702之輸出電壓）。電流源740及偏壓電路746係恆定，並且經組態以產生恆定之閘極對本體電壓，其可表示為：

方程式(10)：VG-VB=Ig*Zg。

Ig係電流源740，並且Zg係偏壓電路746。VG係閘極電壓。因此，音訊開關702之導通電阻幾乎恆定。如上文所指示，電阻器752、電阻器754、及第一偏壓電壓源756係用以產生NGATE電壓，NGATE電壓可表示為：

方程式(11)：NGATE電壓=(R2*VD+R1*VREFN)/(R1+R2)。

R2係電阻器754。R1係電阻器752。電阻器762、電阻器764、及第二偏壓電壓源766係用以產生PGATE電壓，其中PGATE電壓可表示為：

方程式(12)：PGATE電壓=(R4*VD+R3*VREFN)/(R3+R4)。

R4係電阻器764。R3係電阻器762。當VD＞0且P通道電晶體708被啟動時，VD增加並且P通道電晶體之導通電阻減少。PGATE電壓可判定P通道電晶體708何時被啟動及其對VD之靈敏度。另外，注意到，當音訊開關702閉合時，VD~=VS。當VD＜0且N通道電晶體706被啟動時，VD減少，並且N通道電晶體706之導通電阻減少。當負載相對較大（例如，小負載748）時，汲極對源極電壓(Vds=(VD-VS))之絕對值(abs)可足夠大以迫使音訊開關702離開線性區域，並且音訊開關702之導通電阻具有abs之一正係數(Vds)。音訊開關702之導通電阻可表示為：

方程式(13)：R(N0)=R0+a1*abs(Vds)=R0+a1*比率*abs(VD)。

CMOS開關705之導通電阻可表示為：

方程式(14)：Z3=Z0-b1*abs(VD)。

CMOS開關705具有一負係數abs(VD)。CMOS開關705之大小、NGATE電壓之位準以及PGATE電壓可經調諧以使整體導通電阻係N0//Z3（例如，音訊開關702之導通電阻與CMOS開關705之導通電阻並聯），其提供幾乎為零之abs(VD)係數，其中：方程式(15)：Rtotal=Rt0 + O(abs(VD)^2)。

圖8繪示：圖800a，其針對不包括一導通電阻補償電路之一音訊電路，描繪音訊開關隨著開關之輸入電壓增加之導通電阻變化；及圖800b，其針對具有導通電阻補償電路之音訊電路，描繪音訊開關隨著開關之輸入電壓增加之導通電阻變化。例如，在圖800a中，導通電阻之改變係藉由線801顯示，並且導通電阻隨著開關之輸入電壓增加而增加。然而，當導通電阻補償電路被新增到音訊電路時，開關的導通電阻之變化係藉由導通電阻補償電路的導通電阻之變化而補償，這可提供相對更恆定之導通電阻，如線802所示。

根據一些實施方案，該音訊開關電路可包括下列特徵之一或多者（或其等之任何組合）。該導通電阻補償電路可與該音訊開關並聯耦合。該導通電阻補償電路可與該音訊開關串聯耦合。該第一值可係正的，並且該第二值可係負的。該導通電阻補償電路可包括一互補金屬氧化物半導體(CMOS)開關，其中該CMOS開關包括與一第二電晶體並聯之一第一電晶體。該導通電阻補償電路可包括一第一閘極電壓產生器及一第二閘極電壓產生器，該第一閘極電壓產生器經耦合至該第一電晶體之一閘極，該第二閘極電壓產生器經耦合至該第二電晶體之一閘極。該第一閘極電壓產生器可包括一第一電阻器、一第二電阻器、及一偏壓電壓源。

在一些實施方案中，該音訊開關電路包括上述/下述特徵之任一或多者（或其等之任何組合）。該CMOS開關可與該音訊開關並聯耦合。該CMOS開關可與該音訊開關串聯耦合。該音訊開關可係一第一音訊開關，並且該CMOS開關可係一第一CMOS開關，並且該音訊開關電路可包括一第二音訊開關及經耦合至該第二音訊開關之一第二CMOS開關，其中該第二CMOS開關經組態以補償該第二音訊開關之一導通電阻之一改變。該CMOS開關可包括與一N通道電晶體並聯之一P通道電晶體。該音訊開關電路可包括經耦合至該P通道電晶體之一閘極的一第一閘極電壓產生器。該第一閘極電壓產生器可經組態以基於該音訊信號之該輸入電壓而產生一第一閘極電壓。該音訊開關電路可包括經耦合至該P通道電晶體之一閘極的一第二閘極電壓產生器。該第二閘極電壓產生器可經組態以基於該音訊信號之該輸入電壓而產生一第二閘極電壓。該第一閘極電壓產生器可包括一分壓器及一偏壓電壓源。該第二閘極電壓產生器可包括一分壓器及一偏壓電壓源。

在一些實施方案中，該音訊開關電路包括上述/下述特徵之任一或多者（或其等之任何組合）。該導通電阻補償電路可經耦合至該第一音訊開關及該第二音訊開關。該導通電阻補償電路可經並聯耦合至該第一音訊開關，並且該導通電阻補償電路可經並聯耦合至該第二音訊開關。該導通電阻補償電路可係一第一導通電阻補償電路，其中該第一導通電阻補償電路經耦合至該第一音訊開關。該音訊開關電路可包括經耦合至該第二音訊開關之一第二導通電阻補償電路。該導通電阻補償電路可包括一互補金屬氧化物半導體(CMOS)開關，其中該CMOS開關包括與一第二電晶體並聯之一第一電晶體。該導通電阻補償電路可包括一第一閘極電壓產生器及一第二閘極電壓產生器，該第一閘極電壓產生器經耦合至該第一電晶體之一閘極，該第二閘極電壓產生器經耦合至該第二電晶體之一閘極。

雖然所描述之實施方案的某些特徵已如本文所描述而說明，但所屬技術領域中具有通常知識者現將想到許多修改、替換、改變及均等物。因此，應當理解，隨附申請專利範圍旨在涵蓋落於實施例範圍內的所有此類修改及改變。應當理解，其等僅以實例（非限制）方式呈現，並且可進行各種形式及細節改變。本文所描述之設備及/或方法之任何部分可以任何組合進行組合，除了互斥組合之外。本文所描述之實施例可包括所描述之不同實施例之功能、組件及/或特徵的各種組合及/或子組合。

100‧‧‧音訊開關電路

101‧‧‧輸入節點

102‧‧‧音訊開關

103‧‧‧輸出節點

104‧‧‧導通電阻補償電路

150‧‧‧音訊開關電路

180‧‧‧音訊開關電路

200‧‧‧音訊開關電路

204‧‧‧導通電阻補償電路

205‧‧‧開關

206‧‧‧第一電晶體

208‧‧‧第二電晶體

212‧‧‧第一閘極電壓產生器

214‧‧‧第二閘極電壓產生器

215‧‧‧第一分壓器

217‧‧‧第一偏壓電壓源

219‧‧‧第二分壓器

221‧‧‧第二偏壓電壓源

300‧‧‧音訊開關電路

302‧‧‧第一音訊開關

304‧‧‧第一導通電阻補償電路/第二導通電阻補償電路

305‧‧‧第二導通電阻補償電路

307‧‧‧第二音訊開關

400‧‧‧音訊開關電路

402‧‧‧第一音訊開關

404‧‧‧導通電阻補償電路

407‧‧‧第二音訊開關

500‧‧‧音訊開關電路

502‧‧‧音訊開關

504‧‧‧導通電阻補償電路

507‧‧‧音訊開關

520‧‧‧第一級

522‧‧‧第二級

530‧‧‧第一電流源

532‧‧‧第一偏壓電路

534‧‧‧節點

535‧‧‧節點

536‧‧‧電壓源

538‧‧‧接地

540‧‧‧第二電流源

546‧‧‧第二偏壓電路

548‧‧‧負載

550‧‧‧接地

604‧‧‧導通電阻補償電路

605‧‧‧CMOS開關

606‧‧‧N通道電晶體

608‧‧‧P通道電晶體

612‧‧‧NGATE電壓產生器

614‧‧‧PGATE電壓產生器

652‧‧‧電阻器

653‧‧‧節點

654‧‧‧電阻器

656‧‧‧第一偏壓電壓源

658‧‧‧接地

662‧‧‧電阻器

663‧‧‧節點

664‧‧‧電阻器

666‧‧‧第二偏壓電壓源

668‧‧‧接地

700‧‧‧音訊開關電路

702‧‧‧音訊開關

705‧‧‧CMOS開關

706‧‧‧N通道電晶體

708‧‧‧P通道電晶體

712‧‧‧NGATE電壓產生器

714‧‧‧PGATE電壓產生器

735‧‧‧開關

737‧‧‧開關

740‧‧‧電流源

746‧‧‧偏壓電路

748‧‧‧負載

752‧‧‧電阻器

753‧‧‧節點

754‧‧‧電阻器

756‧‧‧第一偏壓電壓源

758‧‧‧接地

762‧‧‧電阻器

763‧‧‧節點

764‧‧‧電阻器

766‧‧‧第二偏壓電壓源

768‧‧‧接地

800a‧‧‧圖

800b‧‧‧圖

801‧‧‧線

802‧‧‧線

Ig‧‧‧電流源

NGATE‧‧‧電壓

PGATE‧‧‧電壓

R1‧‧‧電阻器

R2‧‧‧電阻器

R3‧‧‧電阻器

R4‧‧‧電阻器

Ron‧‧‧導通電阻

VB‧‧‧電壓

VD‧‧‧汲極電壓

VG‧‧‧閘極電壓

VS‧‧‧源極電壓

Vin‧‧‧輸入電壓

vin‧‧‧電壓

vm‧‧‧電壓

vo‧‧‧輸出電壓

Zg‧‧‧偏壓電路

Z3‧‧‧導通電阻

圖1A繪示根據一實施方案之一種具有與一音訊開關並聯耦合之一導通電阻補償電路之音訊開關電路。

圖1B繪示根據一實施方案之一種具有與一音訊開關串聯耦合之一導通電阻補償電路之音訊開關電路。

圖1C繪示根據另一實施方案之一種具有與一音訊開關串聯耦合之一導通電阻補償電路之音訊開關電路。

圖2繪示根據一實施方案之一種用於減小導通電阻變化之音訊開關電路。

圖3繪示根據另一實施方案之一種用於減小導通電阻變化之音訊開關電路。

圖4繪示根據另一實施方案之一種用於減小導通電阻變化之音訊開關電路。

圖5繪示根據另一實施方案之一種用於減小導通電阻變化之音訊開關電路。

圖6繪示根據一實施方案之一導通電阻補償電路的實例。

圖7繪示根據另一實施方案之一種用於減小導通電阻變化之音訊開關電路。

圖8繪示描繪不具有導通電阻補償電路之音訊電路之導通電阻變化的圖及根據一實施方案之具有導通電阻補償電路之音訊電路之導通電阻變化的圖。

Claims

一種音訊開關電路，其包含：一音訊開關，其經組態以將一輸入節點選擇性地耦合至一輸出節點以跨該音訊開關傳遞一音訊信號，該音訊開關回應於該輸入節點經耦合至該輸出節點而具有一導通電阻，該音訊開關之該導通電阻回應於該音訊信號之一輸入電壓從一第一位準增加到一第二位準而改變達一第一值；及一導通電阻補償電路，其經組態以具有一導通電阻，該導通電阻回應於該音訊信號之該輸入電壓從該第一位準增加至該第二位準而改變達一第二值，該導通電阻補償電路經耦合至該音訊開關，使得該第二值至少部分抵消該第一值。
如請求項1之音訊開關電路，其中該導通電阻補償電路與該音訊開關並聯耦合，或該導通電阻補償電路與該音訊開關串聯耦合。
如請求項1之音訊開關電路，其中該第一值係正的，並且該第二值係負的。
如請求項1之音訊開關電路，其中該導通電阻補償電路包括一互補金屬氧化物半導體(CMOS)開關，該CMOS開關包括與一第二電晶體並聯之一第一電晶體。
如請求項4之音訊開關電路，其中該導通電阻補償電路包括一第一閘極電壓產生器及一第二閘極電壓產生器，該第一閘極電壓產生器經耦合至該第一電晶體之一閘極，該第二閘極電壓產生器經耦合至該第二電晶體之一閘極，該第一閘極電壓產生器包括一第一電阻器、一第二電阻器及一偏壓電壓源。
一種音訊開關電路，其包含：一音訊開關，其經組態以將一輸入節點選擇性地耦合至一輸出節點以跨該音訊開關傳遞一音訊信號，該音訊開關回應於該輸入節點經耦合至該輸出節點而具有一導通電阻，該音訊開關之該導通電阻回應於該音訊信號之一輸入電壓從一第一位準增加到一第二位準而增加；及一互補金屬氧化物半導體(CMOS)開關，其經耦合至該音訊開關，該CMOS開關經組態以具有一導通電阻，該導通電阻回應於該輸入電壓從該第一位準增加至該第二位準而減少，該CMOS開關經耦合至該音訊開關，使得該音訊開關之該導通電阻之該增加係藉由該CMOS開關之該導通電阻之該減少來至少部分地抵消。
如請求項6之音訊開關電路，其中該CMOS開關與該音訊開關並聯耦合，或該CMOS開關與該音訊開關串聯耦合。
如請求項6之音訊開關電路，其中該音訊開關係一第一音訊開關，並且該CMOS開關係一第一CMOS開關，該音訊開關電路進一步包含：一第二音訊開關；及一第二CMOS開關，其經耦合至該第二音訊開關，該第二CMOS開關經組態以補償該第二音訊開關之一導通電阻之一改變。
如請求項6之音訊開關電路，其中該CMOS開關包括與一N通道電晶體並聯之一P通道電晶體，該音訊開關電路進一步包含：一第一閘極電壓產生器，其經耦合至該P通道電晶體之一閘極，該第一閘極電壓產生器經組態以基於該音訊信號之該輸入電壓而產生一第一閘極電壓；及一第二閘極電壓產生器，其經耦合至該P通道電晶體之一閘極，該第二閘極電壓產生器經組態以基於該音訊信號之該輸入電壓而產生一第二閘極電壓。
一種音訊開關電路，其包含：一第一音訊開關；一第二音訊開關；一導通電阻補償電路，其經耦合至該第一音訊開關或該第二音訊開關中之至少一者，該導通電阻補償電路經組態以回應於一音訊信號之一輸入電壓從一第一位準改變至一第二位準而補償該第一音訊開關或該第二音訊開關中之至少一者的一導通電阻之一改變。