KR20130003038A

KR20130003038A - 액정 표시 장치

Info

Publication number: KR20130003038A
Application number: KR1020127031929A
Authority: KR
Inventors: 유이치 사이토
Original assignee: 샤프 가부시키가이샤
Priority date: 2010-07-09
Filing date: 2011-04-12
Publication date: 2013-01-08
Also published as: JPWO2012005038A1; CN102906636A; EP2579094A1; CN102906636B; WO2012005038A1; JP5116903B2; US8648975B2; US20130069921A1; KR101242219B1; EP2579094A4

Abstract

1개의 화소가 복수의 부화소로 분할되어 있는 액정 표시 장치에 있어서, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현한다. 2개의 부화소부 중 한쪽은, 제1 주사 신호선(GL)에 게이트가 접속되고 데이터 신호선(SL)에 소스가 접속된 제2 트랜지스터(TB)와, 제2 트랜지스터(TB)의 드레인에 접속된 화소 전극(EB)과, 공통 전극(41)과 화소 전극(EB)에 의해 형성되는 액정 용량(ClcB)과, 제2 주사 신호선(G2L)에 게이트가 접속되고 배선 SEL에 소스가 접속된 제3 트랜지스터(TC)와, 제3 트랜지스터(TC)의 드레인에 접속된 용량 전극(EC)과, 화소 전극(EB)과 용량 전극(EC)에 의해 형성되는 용량(C1)을 구비한다. 배선 SEL에는 1프레임마다 고전위와 저전위가 교대로 부여된다. 제1 주사 신호선(GL)이 선택된 후, 제2 주사 신호선(G2L)이 선택된다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은, 액정 표시 장치에 관한 것으로, 상세하게는, 시야각 특성을 개선하기 위해서 1개의 화소가 복수의 부화소로 분할된 구성의 액정 표시 장치에 관한 것이다.

액정 표시 장치의 구동 방식의 하나로서, 종래부터 「1개의 화소를 복수(전형적으로는 2개)의 부화소에 의해 구성하고, 그들 복수의 부화소의 휘도가 서로 상이한 휘도로 되도록 액정을 구동한다」라고 하는 방식(이하, 「화소 분할 방식」이라고 함.)이 알려져 있다. 이 화소 분할 방식은, 액정 표시 장치의 시야각 특성을 개선하기 위해서 채용되는 방식이다.

도 49는, 화소 분할 방식을 채용하는 종래의 액정 표시 장치에 있어서의 회로 구성의 일례를 모식적으로 도시하는 도면이다. 도 49에 도시하는 바와 같이, 1개의 화소를 형성하는 화소 형성부(93)는, 2개의 부화소부(제1 부화소부(94) 및 제2 부화소부(95))에 의해 구성되어 있다. 양쪽의 부화소부(94, 95)는, 주사 신호선 GL에 게이트 전극이 접속됨과 함께 데이터 신호선 SL에 소스 전극이 접속된 트랜지스터(T1, T2)와, 트랜지스터(T1, T2)의 드레인 전극에 접속된 화소 전극(E1, E2)과, 대향 전극으로서 일정한 전위 COM이 부여되는 공통 전극(41)과 화소 전극(E1, E2)에 의해 형성되는 액정 용량(Clc1, Clc2)과, 화소 전극(E1, E2)과 보유 지지 용량 배선(CS1, CS2)에 의해 형성되는 보유 지지 용량(Ccs1, Ccs2)을 구비하고 있다. 이와 같은 구성에 있어서, 주사 신호선 GL이 선택 상태로 되면, 트랜지스터 T1, T2가 온 상태로 된다. 트랜지스터 T1의 소스 전극과 트랜지스터 T2의 소스 전극은 동일한 데이터 신호선 SL에 접속되어 있으므로, 제1 부화소부(94) 내의 화소 전극 E1의 전위와 제2 부화소부(95) 내의 화소 전극 E2의 전위는 동일하게 된다. 그 후, 보유 지지 용량 배선 CS1, CS2의 한쪽의 전위를 상승시키고, 다른 쪽의 전위를 저하시키면, 화소 전극 E1의 전위와 화소 전극 E2의 전위는 서로 역방향으로 변동한다. 이에 의해, 화소 전극 E1과 화소 전극 E2는 서로 다른 전위로 되고, 제1 부화소부(94)와 제2 부화소부(95)는 서로 다른 휘도로 된다.

도 50은, 화소 분할 방식을 채용하는 종래의 다른 액정 표시 장치에 있어서의 등가 회로도이다. 도 50에 도시하는 바와 같이, 이 액정 표시 장치에 있어서도, 화소 형성부(96)는, 2개의 부화소부(제1 부화소부(97) 및 제2 부화소부(98))에 의해 구성되어 있다. 양쪽의 부화소부(97, 98)는, 공통의 구성 요소로서, 도 49에 도시한 예와 마찬가지로, 트랜지스터(T1, T2)와 화소 전극(E1, E2)과 액정 용량(Clc1, Clc2)과 보유 지지 용량(Ccs1, Ccs2)을 구비하고 있다. 여기서, 제2 부화소부(98)는, 또한, 제2 주사 신호선 G2L에 게이트 전극이 접속됨과 함께 화소 전극 E2에 소스 전극이 접속된 트랜지스터 T3과, 그 트랜지스터 T3의 드레인 전극에 접속된 용량 전극 E3과, 용량 전극 E3과 보유 지지 용량 배선 CS2에 의해 형성되는 용량 Ccs3을 구비하고 있다. 이와 같은 구성에 있어서, 주사 신호선 GL이 선택 상태로 되면, 제1 부화소부(97) 내의 화소 전극 E1의 전위와 제2 부화소부(98) 내의 화소 전극 E2의 전위는 동일하게 된다. 그 후, 제2 주사 신호선 G2L이 선택 상태로 되면, 트랜지스터 T3이 온 상태로 된다. 이에 의해, 화소 전극 E2와 용량 전극 E3 사이에서 전하가 이동하고, 화소 전극 E2의 전위가 변동한다. 그 결과, 화소 전극 E1과 화소 전극 E2는 서로 다른 전위로 되고, 제1 부화소부(97)와 제2 부화소부(98)는 서로 다른 휘도로 된다.

일본 특허 출원 공개 제2008-33218호 공보 일본 특허 출원 공개 제2008-58941호 공보 일본의 일본 특허 출원 공개 제2008-65334호 공보

도 49에 도시한 구성에 따르면, 표시 패널의 주변 영역에 소정 개수(전형적으로는 12개)의 보유 지지 용량 배선 줄기가 형성되어 있고, 표시 영역에 배치되어 있는 보유 지지 용량 배선은 주변 영역에서 보유 지지 용량 배선 줄기에 모여 있다. 도면에 있어서 상하 방향에 인접하는 화소간에서 보유 지지 용량 배선 CS1, CS2를 공용하는 경우라도, 구체적으로는, 1080개의 주사 신호선 GL을 갖는 액정 표시 장치에는 1080개의 보유 지지 용량 배선이 설치되어 있고, 그들 1080개의 보유 지지 용량 배선이 주변 영역에 있어서 예를 들어 12개의 보유 지지 용량 배선 줄기에 모여 있다. 그런데, 1개의 보유 지지 용량 배선 줄기의 부하 용량의 크기는, 당해 보유 지지 용량 배선 줄기와 다른 전극이나 배선에 의해 형성되는 용량과, 당해 보유 지지 용량 배선 줄기에 접속된 보유 지지 용량 배선과 다른 전극이나 배선에 의해 형성되는 용량의 합계로 된다. 즉, 1개의 보유 지지 용량 배선 줄기의 부하 용량의 크기는, 당해 보유 지지 용량 배선 줄기에 접속되는 보유 지지 용량 배선의 개수에 크게 의존한다. 따라서, 보유 지지 용량 배선 줄기에 접속되는 보유 지지 용량 배선의 개수가 많아짐에 따라서, 당해 보유 지지 용량 배선 줄기의 부하 용량도 커진다. 또한, 제1 부화소부(94)와 제2 부화소부(95)에서 화소 전극의 전위를 서로 다르게 하기 위해서, 보유 지지 용량 배선에 대해서는 교류 구동이 행해지고 있다. 즉, 보유 지지 용량 배선 줄기에 대해서도 교류 구동이 행해지고 있다. 이로 인해, 특히 대형의 액정 표시 장치에 있어서는, 외부로부터 부여되는 신호 전위의 지연에 기인하는 표시 품위의 저하가 발생할 수 있다. 이 점에 관하여, 신호 전위의 지연을 방지하기 위해서 보유 지지 용량 배선 줄기의 폭(배선 패턴 폭)을 크게 해서 배선 저항을 작게 하는 것이 생각된다. 그러나, 보유 지지 용량 배선 줄기의 폭을 크게 함으로써 액자 사이즈가 커지므로, 장치의 소형화를 실현할 수는 없다.

또한, 도 50에 도시한 구성에 따르면, 이하의 이유에 의해 충분한 표시 품위를 유지할 수 없다. 제2 주사 신호선 G2L이 선택 상태로 되면, 트랜지스터 T3이 온 상태로 됨으로써, 화소 전극 E2와 용량 전극 E3 사이에서 전하가 이동한다. 그 후, 트랜지스터 T3이 오프 상태로 되면, 용량 전극 E3의 전위는, 다음에 트랜지스터 T3이 온 상태로 될 때까지의 기간, 보유 지지된다. 그런데, 트랜지스터 T2가 온 상태로 되었을 때에 화소 전극 E2에 부여되는 전위는 표시 화상에 따라 상이하므로, 트랜지스터 T3이 온 상태로 됨으로써 용량 전극 E3에 부여되는 전위에 대해서도 표시 화상에 따라 상이하다. 즉, 트랜지스터 T3이 오프 상태로 되고나서 트랜지스터 T3이 온 상태로 될 때까지의 기간에 보유 지지되는 용량 전극 E3의 전위는, 일정한 전위가 아니다. 따라서, 트랜지스터 T3이 온 상태로 되었을 때의 화소 전극 E2의 전위의 변동에 대해서도 일정하지 않다. 이로 인해, 예를 들어, 제1 부화소부(97) 내의 화소 전극 E1과 제2 부화소부(98) 내의 화소 전극 E2 사이에서 충분한 전위차가 발생하지 않는 경우가 있다.

그래서 본 발명은, 1개의 화소가 복수의 부화소로 분할되어 있는 액정 표시 장치에 있어서, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것을 목적으로 한다.

본 발명의 제1 국면은, 1개의 화소를 형성하는 화소 형성부가 제1 부화소부와 제2 부화소부를 포함하는 액정 표시 장치로서,

복수의 데이터 신호선과,

상기 복수의 데이터 신호선과 교차하도록 설치되고, 선택적으로 구동되는 복수의 제1 주사 신호선과,

상기 복수의 데이터 신호선과 상기 복수의 제1 주사 신호선의 교차점에 각각 대응하도록 설치되고, 화소 매트릭스를 형성하는 복수의 상기 화소 형성부와,

상기 복수의 제1 주사 신호선과 대응하도록 설치되고, 선택적으로 구동되는 복수의 제2 주사 신호선과,

복수의 전위 변동용 용량 배선과,

공통 전극을 구비하고,

상기 제1 부화소부는,

제1 전극이 상기 제1 주사 신호선에 접속되고, 제2 전극이 상기 데이터 신호선에 접속되고, 상기 제1 주사 신호선이 선택되어 있을 때 온 상태로 되는 제1 스위칭 소자와,

상기 제1 스위칭 소자의 제3 전극에 접속되고, 상기 공통 전극과의 사이에 용량이 형성되도록 배치된 제1 화소 전극을 포함하고,

상기 제2 부화소부는,

제1 전극이 상기 제1 주사 신호선에 접속되고, 제2 전극이 상기 데이터 신호선에 접속되고, 상기 제1 주사 신호선이 선택되어 있을 때 온 상태로 되는 제2 스위칭 소자와,

상기 제2 스위칭 소자의 제3 전극에 접속되고, 상기 공통 전극과의 사이에 용량이 형성되도록 배치된 제2 화소 전극과,

제1 전극이 상기 제2 주사 신호선에 접속되고, 제2 전극이 상기 전위 변동용 용량 배선의 하나에 접속되고, 상기 제2 주사 신호선이 선택되어 있을 때 온 상태로 되는 제3 스위칭 소자와,

상기 제3 스위칭 소자의 제3 전극에 접속되고, 상기 제2 화소 전극과의 사이에 용량이 형성되도록 배치된 전위 변동용 용량 전극을 포함하고,

각 프레임 기간에 있어서, 상기 화소 매트릭스의 각 행에 대응하는 제2 주사 신호선은, 당해 각 행에 대응하는 제1 주사 신호선이 선택된 후에 선택되는 것을 특징으로 한다.

본 발명의 제2 국면은, 본 발명의 제1 국면에 있어서,

상기 전위 변동용 용량 배선에는, 1프레임 기간마다 상이한 전위가 부여되는 것을 특징으로 한다.

본 발명의 제3 국면은, 본 발명의 제1 국면에 있어서,

상기 전위 변동용 용량 배선은, 상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,

상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,

상기 제2 주사 신호선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고, 상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 데이터 신호선과 상기 전위 변동용 용량 배선 사이에 배치되어 있는 것을 특징으로 한다.

본 발명의 제4 국면은, 본 발명의 제1 국면에 있어서,

상기 제1 주사 신호선과 상기 제2 주사 신호선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,

상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 데이터 신호선과 상기 전위 변동용 용량 배선 사이에 배치되어 있는 것을 특징으로 한다.

본 발명의 제5 국면은, 본 발명의 제1 국면에 있어서, 상기 전위 변동용 용량 배선은, 상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,

상기 제2 주사 신호선과 상기 전위 변동용 용량 배선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,

상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 인접하는 2개의 상기 데이터 신호선 사이에 배치되어 있는 것을 특징으로 한다.

본 발명의 제6 국면은, 본 발명의 제5 국면에 있어서,

상기 화소 매트릭스의 각 행의 화소 형성부에 포함되는 상기 전위 변동용 용량 전극은, 당해 각 행의 다음 행의 화소 형성부에 포함되는 상기 제1 화소 전극과의 사이에 용량이 형성되도록 배치되고,

상기 화소 매트릭스의 각 열에 있어서, 당해 각 열의 한쪽 측에 배치된 데이터 신호선과 당해 각 열의 다른 쪽 측에 배치된 데이터 신호선이, 1행마다 교대로, 상기 화소 형성부 내의 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자의 제2 전극에 접속되고,

상기 화소 매트릭스의 각 행에 대응하는 제2 주사 신호선은, 당해 각 행의 다음 행에 대응하는 제1 주사 신호선이 선택된 후에 선택되는 것을 특징으로 한다.

본 발명의 제7 국면은, 본 발명의 제1 국면에 있어서,

상기 데이터 신호선은, 상기 화소 매트릭스의 각 열에 대해서 제1 데이터 신호선과 제2 데이터 신호선으로 이루어지고,

상기 전위 변동용 용량 배선은, 상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,

상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 제1 데이터 신호선과 상기 제2 데이터 신호선 사이에 배치되고,

상기 화소 매트릭스의 각 열에 있어서, 상기 제1 데이터 신호선과 상기 제2 데이터 신호선이, 1행마다 교대로, 상기 화소 형성부 내의 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자의 제2 전극에 접속되고,

상기 복수의 제1 주사 신호선은, 2개를 1조로 해서 1조씩 순차적으로 구동되고,

각 조를 구성하는 2개의 제1 주사 신호선에 대응하는 2개의 제2 주사 신호선은, 당해 각 조의 다음에 구동되는 조를 구성하는 2개의 제1 주사 신호선이 선택된 후에 선택되는 것을 특징으로 한다.

본 발명의 제8 국면은, 본 발명의 제1 국면에 있어서,

상기 전위 변동용 용량 배선은, 제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,

상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1행마다 또는 1열마다 교대로 대응하도록 설치되고,

상기 제1 전위 변동용 용량 배선에 비교적 고레벨의 제1 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 비교적 저레벨의 제2 전위가 부여되고,

상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되는 것을 특징으로 한다.

본 발명의 제9 국면은, 본 발명의 제1 국면에 있어서,

일정한 전위가 부여되는 복수의 보유 지지 용량 배선을 더 구비하고,

상기 제1 부화소부에서는, 상기 보유 지지 용량 배선과 상기 제1 화소 전극에 의해 용량이 형성되고,

상기 제2 부화소부에서는, 상기 보유 지지 용량 배선과 상기 제2 화소 전극에 의해 용량이 형성되는 것을 특징으로 한다.

본 발명의 제10 국면은, 본 발명의 제9 국면에 있어서,

상기 보유 지지 용량 배선은, 상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되어 있는 것을 특징으로 한다.

본 발명의 제11 국면은, 본 발명의 제9 국면에 있어서,

상기 보유 지지 용량 배선은, 상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되어 있는 것을 특징으로 한다.

본 발명의 제12 국면은, 본 발명의 제10 국면에 있어서,

상기 전위 변동용 용량 배선은,

제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,

상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,

상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1열마다 교대로 대응하도록 설치되고,

상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되고,

상기 제2 주사 신호선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,

본 발명의 제13 국면은, 본 발명의 제10 국면에 있어서,

상기 전위 변동용 용량 배선은,

본 발명의 제14 국면은, 본 발명의 제10 국면에 있어서,

상기 전위 변동용 용량 배선은,

상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,

상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1행마다 교대로 대응하도록 설치되고,

본 발명의 제15 국면은, 본 발명의 제10 국면에 있어서,

상기 전위 변동용 용량 배선은,

본 발명의 제16 국면은, 본 발명의 제11 국면에 있어서,

상기 전위 변동용 용량 배선은,

본 발명의 제17 국면은, 본 발명의 제1 국면에 있어서,

상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 인접하는 2개의 상기 데이터 신호선 사이에 배치되고,

본 발명의 제18 국면은, 본 발명의 제17 국면에 있어서,

상기 제2 부화소부에서는, 상기 보유 지지 용량 배선과 상기 제2 화소 전극에 의해 용량이 형성되고,

본 발명의 제19 국면은, 본 발명의 제1 국면에 있어서,

상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는, 금속 산화물 반도체로 이루어지는 박막 트랜지스터인 것을 특징으로 한다.

본 발명의 제20 국면은, 본 발명의 제19 국면에 있어서,

구동 주파수가 240㎐ 이상인 것을 특징으로 한다.

본 발명의 제1 국면에 따르면, 화소 매트릭스를 구성하는 각 행에 있어서, 제1 주사 신호선이 선택되면, 제1 스위칭 소자와 제2 스위칭 소자가 온 상태로 된다. 이에 의해, 제1 화소 전극의 전위 및 제2 화소 전극의 전위는, 데이터 신호의 전위와 거의 동일하게 된다. 즉, 제1 화소 전극의 전위와 제2 화소 전극의 전위는 동일하게 된다. 그 후, 제2 주사 신호선이 선택되면, 제3 스위칭 소자가 온 상태로 된다. 이에 의해, 전위 변동용 용량 배선에 부여되고 있는 전위에 따라, 제3 스위칭 소자의 제3 전극에 접속되어 있는 전위 변동용 용량 전극의 전위는 변동한다. 제2 화소 전극과 전위 변동용 용량 전극은 용량 결합하고 있으므로, 전위 변동용 용량 전극의 전위의 변동에 기인하여, 제2 화소 전극의 전위도 변동한다. 그 결과, 제1 화소 전극의 전위와 제2 화소 전극의 전위는 상이한 전위로 된다. 여기서, 각 프레임 기간에 전위 변동용 용량 배선이 직류 구동되어도, 상술한 바와 같이 제1 화소 전극의 전위와 제2 화소 전극의 전위를 상이한 전위로 할 수 있다. 이로 인해, 표시 패널의 주변 영역에 형성되는 배선 줄기의 폭을 좁게 해도, 신호 전위의 지연에 기인하는 표시 품위의 저하는 거의 발생하지 않는다. 이상으로부터, 1개의 화소가 복수의 부화소로 분할되어 있는 액정 표시 장치에 있어서, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

본 발명의 제2 국면에 따르면, 모든 프레임 기간에 있어서 화소 분할 방식에 따른 효과가 얻어지므로, 시야각 특성이 최대한으로 개선된다.

본 발명의 제3 국면에 따르면, 전위 변동용 용량 배선은, 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되어 있다. 이로 인해, 데이터 신호선과 전위 변동용 용량 배선은 교차하지 않고, 데이터 신호선의 부하는 비교적 작아진다. 이에 의해, 1개의 화소가 복수의 부화소로 분할되어 있는 액정 표시 장치에 있어서, 표시 품위를 저하시키지 않고, 고속 구동 및 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

본 발명의 제4 국면에 따르면, 본 발명의 제3 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제5 국면에 따르면, 전위 변동용 용량 배선은, 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되어 있다. 이로 인해, 제1 주사 신호선 및 제2 주사 신호선과 전위 변동용 용량 배선은 교차하지 않고, 제1 주사 신호선 및 제2 주사 신호선의 부하는 비교적 작아진다. 이에 의해, 주사 신호의 지연에 기인하는 표시 품위의 저하가 억제된다.

본 발명의 제6 국면에 따르면, 화소 매트릭스의 각 행의 화소 형성부 내의 전위 변동용 용량 전극과 당해 각 행의 다음 행의 화소 형성부 내의 제1 화소 전극에 의해 용량이 형성되어 있다. 또한, 화소 매트릭스의 각 행에 대응하는 제2 주사 신호선은, 당해 각 행의 다음 행에 대응하는 제1 주사 신호선이 선택된 후에 선택된다. 이로 인해, 화소 매트릭스를 구성하는 각 행에 있어서, 제1 주사 신호선이 선택됨으로써 제1 화소 전극의 전위와 제2 화소 전극의 전위가 동일하게 된 후, 당해 각 행 앞의 행에 대응하는 제2 주사 신호선이 선택됨으로써 용량을 통해서 제1 화소 전극의 전위가 변동한다. 그 후, 당해 각 행에 대응하는 제2 주사 신호선이 선택됨으로써, 제2 화소 전극의 전위가 변동한다. 그 결과, 제1 화소 전극의 전위와 제2 화소 전극의 전위는 상이한 전위로 된다. 이상으로부터, 1개의 화소가 복수의 부화소로 분할되어 있는 액정 표시 장치에 있어서, 시야각 특성 개선의 효과가 크게 얻어짐과 함께, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

본 발명의 제7 국면에 따르면, 본 발명의 제6 국면과 마찬가지로, 각 화소 형성부에 있어서, 제1 화소 전극의 전위와 제2 화소 전극의 전위가 동일하게 된 후, 제1 화소 전극의 전위 및 제2 화소 전극의 전위의 양쪽이 변동한다. 이로 인해, 1개의 화소가 복수의 부화소로 분할되어 있는 액정 표시 장치에 있어서, 시야각 특성 개선의 효과가 크게 얻어짐과 함께, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다. 또한, 데이터 신호선이 제1 데이터 신호선과 제2 데이터 신호선으로 이루어지고, 화소 매트릭스의 각 열에 착안하면, 화소 형성부는 제1 데이터 신호선과 제2 데이터 신호선에 1행마다 교대로 접속된다. 이로 인해, 1개의 데이터 신호선이 데이터 신호를 공급해야 할 화소 형성부의 개수는, 이 액정 표시 장치에 설치되어 있는 주사 신호선의 개수의 2분의 1로 된다. 이에 의해, 액정 표시 장치를 고속 동작시키는 것이 가능해진다.

본 발명의 제8 국면에 따르면, 제2 주사 신호선이 선택되는 것에 의한 제2 화소 전극의 전위 변화의 방향을, 인접하는 화소 형성부간에서 서로 다르게 하는 것이 가능해진다. 이에 의해, 표시품의 저하가 억제된다.

본 발명의 제9 국면에 따르면, 액정 용량에 확실하게 전하가 보유 지지되도록, 혹은, 피드스루 전압을 안정화시키기 위해서 용량(보유 지지 용량)이 설치되어 있는 액정 표시 장치에 있어서, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

본 발명의 제10 국면에 따르면, 데이터 신호선과 보유 지지 용량 배선은 교차하지 않고, 데이터 신호선의 부하는 비교적 작아진다. 이에 의해, 1개의 화소가 복수의 부화소로 분할되어 있고 보유 지지 용량이 설치되어 있는 액정 표시 장치에 있어서, 표시 품위를 저하시키지 않고, 고속 구동 및 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

본 발명의 제11 국면에 따르면, 제1 주사 신호선 및 제2 주사 신호선과 보유 지지 용량 배선은 교차하지 않고, 제1 주사 신호선 및 제2 주사 신호선의 부하는 비교적 작아진다. 이에 의해, 주사 신호의 지연에 기인하는 표시 품위의 저하가 억제된다.

본 발명의 제12 국면에 따르면, 1개의 화소가 복수의 부화소로 분할되어 있고 보유 지지 용량이 설치되어 있는 액정 표시 장치에 있어서, 본 발명의 제3 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제13 국면에 따르면, 1개의 화소가 복수의 부화소로 분할되어 있고 보유 지지 용량이 설치되어 있는 액정 표시 장치에 있어서, 본 발명의 제3 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제14 국면에 따르면, 1개의 화소가 복수의 부화소로 분할되어 있고 보유 지지 용량이 설치되어 있는 액정 표시 장치에 있어서, 본 발명의 제5 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제15 국면에 따르면, 1개의 화소가 복수의 부화소로 분할되어 있고 보유 지지 용량이 설치되어 있는 액정 표시 장치에 있어서, 본 발명의 제7 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제16 국면에 따르면, 1개의 화소가 복수의 부화소로 분할되어 있고 보유 지지 용량이 설치되어 있는 액정 표시 장치에 있어서, 본 발명의 제1 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제17 국면에 따르면, 본 발명의 제6 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제18 국면에 따르면, 1개의 화소가 복수의 부화소로 분할되어 있고 보유 지지 용량이 설치되어 있는 액정 표시 장치에 있어서, 본 발명의 제6 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제19 국면에 따르면, 화소 형성부 내의 스위칭 소자에 고이동도의 트랜지스터가 사용되므로, 화소 형성부에 있어서, 용량에의 충전이 빠르게 행해진다. 이에 의해, 스위칭 소자(트랜지스터)의 충전 능력 부족에 기인하는 표시 품위의 저하가 억제된다. 또한, 스위칭 소자(트랜지스터)의 사이즈를 작게 할 수 있어, 액정 표시 장치의 한층 더한 소형화가 가능해진다.

본 발명의 제20 국면에 따르면, 1개의 화소가 복수의 부화소로 분할되어 있고 고속 구동이 행해지는 액정 표시 장치에 있어서, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

도 1은 본 발명의 모든 실시 형태에 공통되는 사고 방식에 대해서 설명하기 위한 등가 회로도.
도 2는 본 발명의 제1 실시 형태에 따른 액정 표시 장치의 개략 구성도.
도 3은 상기 제1 실시 형태에 있어서의 액티브 매트릭스 기판의 평면도.
도 4는 상기 제1 실시 형태에 있어서, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도.
도 5는 상기 제1 실시 형태에 있어서, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도.
도 6의 (A)는, 도 5의 A-A선 단면도, (B)는, 도 5의 B-B선 단면도, (C)는, 도 5의 C-C선 단면도, (D)는, 도 5의 D-D선 단면도.
도 7은 상기 제1 실시 형태에 있어서의 화소 형성부의 등가 회로도.
도 8은 상기 제1 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 9는 상기 제1 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 10은 본 발명의 제2 실시 형태에 있어서의 액티브 매트릭스 기판의 평면도.
도 11은 상기 제2 실시 형태에 있어서, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도.
도 12는 상기 제2 실시 형태에 있어서, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도.
도 13의 (A)는, 도 12의 A-A선 단면도, (B)는, 도 12의 B-B선 단면도, (C)는, 도 12의 C-C선 단면도, (D)는, 도 12의 D-D선 단면도.
도 14는 상기 제2 실시 형태에 있어서의 화소 형성부의 등가 회로도.
도 15는 본 발명의 제3 실시 형태에 있어서의 액티브 매트릭스 기판의 평면도.
도 16은 상기 제3 실시 형태에 있어서, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도.
도 17은 상기 제 3의 실시 형태에 있어서, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도.
도 18은 상기 제3 실시 형태에 있어서의 화소 형성부의 등가 회로도.
도 19는 본 발명의 제4 실시 형태에 있어서의 액티브 매트릭스 기판의 평면도.
도 20은 상기 제4 실시 형태에 있어서, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도.
도 21은 상기 제4 실시 형태에 있어서, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도.
도 22의 (A)는, 도 21의 A-A선 단면도, (B)는, 도 21의 B-B선 단면도, (C)는, 도 21의 C-C선 단면도, (D)는, 도 21의 D-D선 단면도.
도 23은 상기 제4 실시 형태에 있어서의 화소 형성부의 등가 회로도.
도 24는 상기 제4 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 25는 본 발명의 제5 실시 형태에 있어서의 액티브 매트릭스 기판의 평면도.
도 26은 상기 제5 실시 형태에 있어서, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도.
도 27은 상기 제5 실시 형태에 있어서, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도.
도 28의 (A)는, 도 27의 A-A선 단면도, (B)는, 도 27의 B-B선 단면도, (C)는, 도 27의 C-C선 단면도, (D)는, 도 27의 D-D선 단면도.
도 29는 상기 제5 실시 형태에 있어서의 화소 형성부의 등가 회로도.
도 30은 상기 제5 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 31은 상기 제5 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 32는 상기 제5 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 33은 상기 제5 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 34는 본 발명의 제6 실시 형태에 있어서, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도.
도 35는 상기 제6 실시 형태에 있어서, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도.
도 36의 (A)는, 도 35의 A-A선 단면도, (B)는, 도 35의 B-B선 단면도, (C)는, 도 35의 C-C선 단면도, (D)는, 도 35의 D-D선 단면도.
도 37은 상기 제6 실시 형태에 있어서의 화소 형성부의 등가 회로도.
도 38은 상기 제6 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 39는 상기 제6 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 40은 본 발명의 제7 실시 형태에 있어서의 액티브 매트릭스 기판의 평면도.
도 41은 상기 제7 실시 형태에 있어서, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도.
도 42는 상기 제7 실시 형태에 있어서, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도.
도 43의 (A)는, 도 42의 A-A선 단면도, (B)는, 도 42의 B-B선 단면도, (C)는, 도 42의 C-C선 단면도, (D)는, 도 42의 D-D선 단면도.
도 44는 상기 제7 실시 형태에 있어서의 화소 형성부의 등가 회로도.
도 45는 상기 제 7의 실시 형태에 있어서의 구동 방법에 대해서 설명하기 위한 신호 파형도.
도 46은 본 발명에 따른 액정 표시 장치를 사용한 텔레비전 수신기용의 표시 장치의 구성예를 도시하는 블록도.
도 47은 본 발명에 따른 액정 표시 장치를 사용한 텔레비전 수신기의 튜너부를 포함시킨 전체 구성을 도시하는 블록도.
도 48은 상기 텔레비전 수신기의 기계적 구성을 도시하는 분해 사시도.
도 49는 종래예에 있어서, 화소 분할 방식을 채용하는 액정 표시 장치에 있어서의 회로 구성의 일례를 모식적으로 도시하는 도면.
도 50은 화소 분할 방식을 채용하는 종래의 다른 액정 표시 장치에 있어서의 등가 회로도.

이하, 첨부 도면을 참조하면서, 본 발명의 실시 형태에 대해서 설명한다.

<0. 서론>

먼저, 후술하는 모든 실시 형태에 공통되는 사고 방식에 대해서 설명한다. 단, 제7 실시 형태에서 설명한 바와 같이, 보유 지지 용량 배선 CSL에 대해서는 반드시 구비할 필요는 없다.

도 1은, 각 화소 형성부의 등가 회로도이다. 각 화소 형성부에는, 2개의 부화소부(제1 부화소부 및 제2 부화소부)가 포함되어 있다. 제1 부화소부의 구성 요소로서, 각 화소 형성부는, 제1 주사 신호선 GL에 게이트 전극(제1 전극)이 접속됨과 함께 데이터 신호선 SL에 소스 전극(제2 전극)이 접속된 스위칭 소자인 제1 트랜지스터 TA와, 제1 트랜지스터 TA의 드레인 전극(제3 전극)에 접속된 화소 전극 EA와, 대향 전극으로서 일정한 전위 COM이 부여되는 공통 전극(41)과 화소 전극 EA에 의해 형성되는 액정 용량 ClcA와, 화소 전극 EA와 보유 지지 용량 배선 CSL에 의해 형성되는 보유 지지 용량 CcsA를 구비하고 있다. 또한, 제2 부화소부의 구성 요소로서, 각 화소 형성부는, 제1 주사 신호선 GL에 게이트 전극이 접속됨과 함께 데이터 신호선 SL에 소스 전극이 접속된 스위칭 소자인 제2 트랜지스터 TB와, 제2 트랜지스터 TB의 드레인 전극에 접속된 화소 전극 EB와, 상기 공통 전극(41)과 화소 전극 EB에 의해 형성되는 액정 용량 ClcB와, 화소 전극 EB와 보유 지지 용량 배선 CSL에 의해 형성되는 보유 지지 용량 CcsB와, 제2 주사 신호선 G2L에 게이트 전극이 접속됨과 함께 배선 SEL에 소스 전극이 접속된 스위칭 소자인 제3 트랜지스터 TC와, 제3 트랜지스터 TC의 드레인 전극에 접속된 용량 전극 EC와, 화소 전극 EB와 용량 전극 EC에 의해 형성되는 용량 C1을 구비하고 있다. 보유 지지 용량 배선 CSL에는 일정한 전위(전형적으로는 공통 전극(41)에 부여되고 있는 전위 COM과 동전위)가 부여된다. 배선 SEL에는, 비교적 높은 레벨의 전위와 비교적 낮은 레벨의 전위가 1프레임 기간마다 교대로 부여된다. 또한, 이하에 있어서는, 제1 주사 신호선 GL이나 제2 주사 신호선 G2L에 게이트 전극이 접속되어 있는 트랜지스터를 온 상태로 하는 전위를 「게이트 온 전위」라고 하고, 그들을 오프 상태로 하는 전위를 「게이트 오프 전위」라고 한다. 또한, 배선 SEL을 「전위 변동용 용량 배선」이라고도 하고, 용량 전극 EC를 「전위 변동용 용량 전극」이라고도 하고, 용량 C1을 「전위 변동용 용량」이라고도 한다. 또한, 보유 지지 용량 배선과 전위 변동용 용량 배선을 통합해서 「용량 배선」이라고도 한다.

상술한 바와 같은 구성에 있어서, 제1 주사 신호선 GL에 게이트 온 전위가 부여되면, 제1 트랜지스터 TA와 제2 트랜지스터 TB가 온 상태로 된다. 이에 의해, 화소 전극 EA의 전위 및 화소 전극 EB의 전위는, 데이터 신호선 SL의 전위와 거의 동일하게 된다. 즉, 이 시점에 있어서는, 화소 전극 EA의 전위와 화소 전극 EB의 전위는 동일하게 되어 있다. 그 후, 제1 주사 신호선 GL에 게이트 오프 전위가 부여되고, 제2 주사 신호선 G2L에 게이트 온 전위가 부여된다. 이에 의해, 제1 트랜지스터 TA와 제2 트랜지스터 TB는 오프 상태로 되고, 제3 트랜지스터 TC가 온 상태로 된다. 상술한 바와 같이, 전위 변동용 용량 배선 SEL에는 비교적 높은 레벨의 전위와 비교적 낮은 레벨의 전위가 1프레임 기간마다 교대로 부여되고 있으므로, 제3 트랜지스터 TC가 온 상태로 됨으로써, 용량 전극 EC의 전위는 변동한다. 그리고, 용량 전극 EC의 전위의 변동에 기인하여, 화소 전극 EB의 전위도 변동한다. 그 결과, 화소 전극 EA의 전위와 화소 전극 EB의 전위는 상이한 전위로 된다.

이상과 같이 하여, 제1 부화소부의 화소 전극 EA와 제2 부화소부의 화소 전극 EB에 상이한 전위가 부여된다. 여기서, 보유 지지 용량 배선 CSL에는 일정한 전위가 부여되고 있고, 전위 변동용 용량 배선 SEL에는 1프레임 기간을 통해서 일정한 전위가 부여되고 있다. 즉, 용량 배선에는 주파수가 높은 신호는 부여되고 있지 않다. 따라서, 신호 지연에 기인하는 표시 품위의 저하는 발생하기 어렵고, 표시 패널의 주변 영역에 있어서 용량 배선 줄기를 가는 폭으로 실현하는 것이 가능해진다.

또한, 각 실시 형태에 있어서는 공통 전극(41)의 전위 및 보유 지지 용량 배선 CSL의 전위는 일정하지만, 본 발명은 이것에 한정되지 않고, 원하는 화상 표시가 실현되는 것이라면, 공통 전극(41)의 전위 및 보유 지지 용량 배선 CSL의 전위는 반드시 일정하지 않아도 된다.

<1. 제1 실시 형태>

<1.1 전체 구성>

<1.1.1 기판 등의 구성>

도 2는, 본 발명의 제1 실시 형태에 따른 액정 표시 장치의 개략 구성도이다. 이 액정 표시 장치는, TFT나 화소 전극이 형성된 액티브 매트릭스 기판(1)과, 액정층을 통해서 화소 전극과의 사이에 전압을 인가하기 위한 공통 전극(41)이나 컬러 화상 표시를 위한 컬러 필터가 형성된 대향 기판(2)과, SOF(System On Film:시스템 온 필름) 방식으로 게이트 드라이버 IC3이 실장된 폴리이미드 필름(5)과, SOF 방식으로 소스 드라이버 IC4가 실장된 폴리이미드 필름(6)과, 게이트 드라이버 IC3 및 소스 드라이버 IC4의 동작을 제어하는 컨트롤러나 용량 배선 드라이버 등이 설치된 외부 기판(7)에 의해 구성되어 있다. 액티브 매트릭스 기판(1)과 대향 기판(2)이 시일재에 의해 접합됨으로써, 부호 8로 나타내는 바와 같은 표시 영역을 갖는 액정 패널(11)이 형성되어 있다. 폴리이미드 필름(5)은 액티브 매트릭스 기판(1)에 부착되고, 폴리이미드 필름(6)은 액티브 매트릭스 기판(1)과 외부 기판(7)에 부착되어 있다. 복수개의 게이트 드라이버 IC3에 의해 후술하는 게이트 드라이버부가 실현되고, 복수개의 소스 드라이버 IC4에 의해 후술하는 소스 드라이버부가 실현되어 있다. 또한, 액티브 매트릭스 기판(1)과 대향 기판(2) 사이에는 배향막, 배향 제어 구조물, 및 액정 재료가 보유 지지되어 있지만, 도 2에서는 그들을 생략하고 있다. 또한, 액정 표시 장치에는, 상기 구성 요소 이외에 편광 필름 등의 광학 필름, 백라이트, 그 밖의 광학 부품, 회로 부품, 및 이들 부품을 소정의 위치에 보유 지지하기 위한 베젤 등이 설치되어 있지만, 이들에 대해서도 도 2에서는 생략하고 있다.

또한, 본 실시 형태에 있어서는 게이트 드라이버 IC3은 액티브 매트릭스 기판(1)의 양단측(도 2에서는, 액티브 매트릭스 기판(1)의 좌변측 및 우변측)에 설치되어 있지만, 본 발명은 이것에 한정되지 않고, 액티브 매트릭스 기판(1)의 일단부측에만 게이트 드라이버 IC3이 설치된 구성이어도 된다. 또한, 본 실시 형태에 있어서는 소스 드라이버 IC4는 액티브 매트릭스 기판(1)의 일단부측(도 2에서는, 액티브 매트릭스 기판(1)의 상변측)에만 설치되어 있지만, 본 발명은 이것에 한정되지 않고, 액티브 매트릭스 기판(1)의 양단측에 소스 드라이버 IC4가 설치된 구성이어도 된다.

<1.1.2 액티브 매트릭스 기판 상의 배선 구조>

도 3은, 본 실시 형태에 있어서의 액티브 매트릭스 기판(1)의 평면도이다. 도 3에 도시하는 바와 같이, 액정 패널(11)을 구성하는 액티브 매트릭스 기판(1) 상의 영역은, 표시 영역(8)과 주변 영역(9)으로 나뉜다. 액티브 매트릭스 기판(1)에는, m개의 제1 주사 신호선 GL1~GLm과, m개의 제2 주사 신호선 G2L1~G2Lm과, n개의 데이터 신호선 SL1~SLn과, 제1 주사 신호선과 데이터 신호선의 교차점에 1대 1로 대응하도록 설치된 화소 형성부(즉, m×n개의 화소 형성부)와, 데이터 신호선과 평행하게 연장되도록 배치된 보유 지지 용량 배선 CSL, 제1 전위 변동용 용량 배선(이하, 「제1 용량 배선」이라고 약기함.) SEL1, 및 제2 전위 변동용 용량 배선(이하, 「제2 용량 배선」이라고 약기함.) SEL2와, 주변 영역(9) 중 주로 표시 영역(8)과 소스 드라이버부(22) 사이의 영역에 배치된 보유 지지 용량 배선 줄기(18), 제1 용량 배선 줄기(19), 및 제2 용량 배선 줄기(20)가 형성되어 있다. 상기 m, n에 대해서는, 예를 들어 m=1080, n=5760으로 되지만, 본 발명은 이것에 한정되는 것은 아니다.

상술한 m×n개의 화소 형성부에 의해, m행×n열의 화소 매트릭스가 형성되어 있다. 보유 지지 용량 배선 CSL에 대해서는, 데이터 신호선과 1대 1로 대응하도록 설치되어 있다. 제1 용량 배선 SEL1과 제2 용량 배선 SEL2는, 화소 매트릭스에 1열마다 교대로 대응하도록 설치되어 있다.

도 3에는, m×n개의 화소 형성부 중 4개의 화소 형성부 PIX1~PIX4만을 도시하고 있다. 각 화소 형성부에는, 2개의 부화소부(제1 부화소부 및 제2 부화소부)가 포함되어 있다. 본 실시 형태에 있어서는, 제1 주사 신호선을 사이에 끼우도록 제1 부화소부와 제2 부화소부가 배치되어 있다. 또한, 제2 부화소부는 제1 주사 신호선과 제2 주사 신호선 사이의 영역에 배치되어 있다.

화소 형성부 PIX1은, i행째의 제1 주사 신호선 GLi와 j열째의 데이터 신호선 SLj의 교차점에 대응해서 설치되어 있다. 화소 형성부 PIX2는, (i+1)행째의 제1 주사 신호선 GLi+1과 j열째의 데이터 신호선 SLj의 교차점에 대응해서 설치되어 있다. 화소 형성부 PIX3은, i행째의 제1 주사 신호선 GLi와 (j+1)열째의 데이터 신호선 SLj+1의 교차점에 대응해서 설치되어 있다. 화소 형성부 PIX4는, (i+1)행째의 제1 주사 신호선 GLi+1과 (j+1)열째의 데이터 신호선 SLj+1의 교차점에 대응해서 설치되어 있다.

화소 형성부 PIX1에는, 제1 부화소부 PIX1A 및 제2 부화소부 PIX1B가 포함되어 있다. 액티브 매트릭스 기판(1) 상에 있어서 보유 지지 용량 배선 CSL이 화소 형성부 PIX1과 상하 방향으로 겹치도록 배치되어 있고, 보유 지지 용량 배선 CSL과 화소 형성부 PIX1 내의 전극에 의해 용량이 형성되어 있다. 화소 형성부 PIX2~PIX4에 대해서도 마찬가지이다.

제1 주사 신호선 GL1~GLm 및 제2 주사 신호선 G2L1~G2Lm은, 게이트 드라이버부(21)에 접속되어 있다. 게이트 드라이버부(21)는, 제1 주사 신호선 GL1~GLm 및 제2 주사 신호선 G2L1~G2Lm에 주사 신호를 부여한다. 주사 신호의 전위는, 게이트 온 전위 또는 게이트 오프 전위이다. 데이터 신호선 SL1~SLn은, 소스 드라이버부(22)에 접속되어 있다. 소스 드라이버부(22)는, 데이터 신호선 SL1~SLn에, 표시해야 할 화상에 따른 데이터 신호를 부여한다. 보유 지지 용량 배선 줄기(18), 제1 용량 배선 줄기(19), 및 제2 용량 배선 줄기(20)는 용량 배선 드라이버부(23)에 접속되어 있다. 용량 배선 드라이버부(23)는, 보유 지지 용량 배선 줄기(18)에는 일정한 전위를 부여하고, 제1 용량 배선 줄기(19) 및 제2 용량 배선 줄기(20)에는 비교적 높은 레벨의 전위와 비교적 낮은 레벨의 전위를 1프레임 기간마다 교대로 부여한다.

<1.2 화소 형성부의 구조>

<1.2.1 평면 구조>

도 4는, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도이다. 도 4에 도시하는 바와 같이, 화소 형성부 PIX1, PIX2의 한 변(도 4에서는 좌변)을 따라 데이터 신호선 SLj가 배치되고, 화소 형성부 PIX1, PIX2의 다른 한 변(도 4에서는 우변)을 따라 제1 용량 배선 SEL1이 배치되어 있다. 또한, 화소 형성부 PIX3, PIX4의 한 변을 따라 데이터 신호선 SLj+1이 배치되고, 화소 형성부 PIX3, PIX4의 다른 한 변을 따라 제2 용량 배선 SEL2가 배치되어 있다. 또한, 화소 형성부 PIX1, PIX2 상 및 화소 형성부 PIX3, PIX4 상을 각각 통과하도록 보유 지지 용량 배선 CSL이 배치되어 있다. 또한, 화소 형성부 PIX1에 포함되는 2개의 화소 전극(29a, 29b)간 및 화소 형성부 PIX3에 포함되는 2개의 화소 전극(69a, 69b)간을 통과하도록 제1 주사 신호선 GLi가 배치되고, 화소 형성부 PIX2에 포함되는 2개의 화소 전극(49a, 49b)간 및 화소 형성부 PIX4에 포함되는 2개의 화소 전극(89a, 89b)간을 통과하도록 제1 주사 신호선 GLi+1이 배치되어 있다. 또한, 화소 형성부 PIX1, PIX3의 한 변(도 4에서는 하변)을 따라 제2 주사 신호선 G2Li가 배치되고, 화소 형성부 PIX2, PIX4의 한 변을 따라 제2 주사 신호선 G2Li+1이 배치되어 있다. 또한, 모든 화소 형성부는 마찬가지 구조로 되어 있으므로, 이하에 있어서는, 주로 화소 형성부 PIX1만에 착안해서 설명한다.

도 5는, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도이다. 화소 형성부 PIX1에 있어서는, 제1 트랜지스터 TFT1a 및 제2 트랜지스터 TFT1b가 각각 제1 주사 신호선 GLi와 접속하도록 설치되어 있다. 제1 트랜지스터 TFT1a와 제2 트랜지스터 TFT1b는 소스 전극(24)을 공용하고 있고, 그 소스 전극(24)은 데이터 신호선 SLj로부터 제1 주사 신호선 GLi와 평행하게 연장되도록 형성되어 있다. 제1 트랜지스터 TFT1a의 드레인 전극(25a)은, 드레인 인출 배선(26a)에 의해 전극(27a)에 접속되어 있다. 그 전극(27a)은, 콘택트(28a)를 통해서 화소 전극(29a)에 접속되어 있다. 제2 트랜지스터 TFT1b의 드레인 전극(25b)은, 드레인 인출 배선(26b)에 의해 전극(27b)에 접속되어 있다. 그 전극(27b)은, 콘택트(28b)를 통해서 화소 전극(29b)에 접속되어 있다.

또한, 화소 형성부 PIX1에 있어서는, 제3 트랜지스터 TFT1c가 제2 주사 신호선 G2Li와 접속하도록 설치되어 있다. 제3 트랜지스터 TFT1c의 소스 전극(24c)은 제1 용량 배선 SEL1과 일체적으로 형성되어 있다. 제3 트랜지스터 TFT1c의 드레인 전극(25c)은, 드레인 인출 배선(26c)에 의해 용량 전극(전위 변동용 용량 전극)(31)에 접속되어 있다. 용량 전극(31)은, 제1 용량 배선 SEL1과 평행하게 연장되도록 형성되어 있다.

그런데, 보유 지지 용량 배선 CSL과 화소 전극(29a)은 액티브 매트릭스 기판(1) 상에 있어서 상하 방향으로 겹치도록 배치되어 있다. 이에 의해, 보유 지지 용량 Ccs1a가 형성되어 있다. 마찬가지로, 보유 지지 용량 배선 CSL과 화소 전극(29b)은 액티브 매트릭스 기판(1) 상에 있어서 상하 방향으로 겹치도록 배치되어 있다. 이에 의해, 보유 지지 용량 Ccs1b가 형성되어 있다. 또한, 용량 전극(31)과 화소 전극(29b)은 액티브 매트릭스 기판(1) 상에 있어서 상하 방향으로 겹치도록 배치되어 있다. 이에 의해, 전위 변동용 용량 C1이 형성되어 있다.

<1.2.2 단면 구조>

화소 형성부의 구조에 대해서, 액정 패널의 단면도를 참조하면서, 더욱 설명한다. 도 6의 (A)는, 도 5의 A-A선 단면도이다. 도 6의 (B)는, 도 5의 B-B선 단면도이다. 도 6의 (C)는, 도 5의 C-C선 단면도이다. 도 6의 (D)는, 도 5의 D-D선 단면도이다. 액티브 매트릭스 기판(1)과 대향 기판(2)은 액정층(44)을 사이에 끼워서 대향하도록 배치되어 있다.

우선, 액티브 매트릭스 기판(1) 측의 구조에 대해서 설명한다. 글래스 기판(10) 상에는 제1 주사 신호선 GLi, 제2 주사 신호선 G2Li, 게이트 전극(32, 32c), 및 보유 지지 용량 배선 CSL이 형성되고, 그들을 덮도록 무기 재료인 질화 실리콘으로 이루어지는 게이트 절연층(33)이 형성되어 있다. 제1 트랜지스터 TFT1a 및 제2 트랜지스터 TFT1b에 있어서는, 게이트 전극(32)이 제1 주사 신호선 GLi와 일체적으로 형성되어 있다. 제3 트랜지스터 TFT1c에 있어서는, 게이트 전극(32c)이 제2 주사 신호선 G2Li와 일체적으로 형성되어 있다.

제1 트랜지스터 TFT1a 및 제2 트랜지스터 TFT1b에 있어서의 게이트 절연층(33) 상에는, 반도체층(34), 당해 반도체층(34)에 접하는 소스 전극(24), 및 드레인 전극(25a, 25b)이 형성되고, 그들 근방에 데이터 신호선 SLj, 드레인 인출 배선(26a, 26b), 및 전극(27a , 27b)이 형성되어 있다. 더 위층에는, 층간 절연층(35)이 형성되어 있다.

제3 트랜지스터 TFT1c에 있어서의 게이트 절연층(33) 상에는, 반도체층(34c), 당해 반도체층(34c)에 접하는 소스 전극(24c) 및 드레인 전극(25c)이 형성되고, 그들 근방에 드레인 인출 배선(26c) 및 용량 전극(31)이 형성되어 있다. 더 위층에는, 층간 절연층(35)이 형성되어 있다. 또한, 제3 트랜지스터 TFT1c의 소스 전극(24c)은 제1 용량 배선 SEL과 일체적으로 형성되어 있다.

반도체층(34, 34c)에 대해서는, 진성 아몰퍼스 실리콘층(i층)과, 인이 도핑 된 n+형 아몰퍼스 실리콘층(n+층)으로 이루어져 있다. n+층은, i층 등의 반도체 재료와 소스 전극(24, 24c), 드레인 전극(25a, 25b, 25c) 등의 금속 재료 사이에서 전기적 접속을 행하는 콘택트층의 역할을 갖고 있다. 또한, 반도체층(34, 34c) 중 소스 전극(24, 24c), 드레인 전극(25a, 25b, 25c)과 겹치지 않는 영역(전형적으로는 트랜지스터의 채널부)에 대해서는, n+층이 에칭 등에 의해 제거되고, i층만으로 되어 있다. 층간 절연층(35)에 대해서는, 무기 재료인 질화 실리콘으로 이루어져 있다.

층간 절연층(35) 상에는, ITO(인듐 주석 산화물)로 이루어지는 화소 전극(29a, 29b)이 형성되어 있다. 또한, 화소 전극(29a, 29b)을 덮도록 배향막이 형성되어 있지만, 도면에서는 배향막을 생략하고 있다. 콘택트(28a)에서는, 화소 전극(29a)과 전극(27a)이 전기적으로 접속되도록, 층간 절연층(35)이 도려내져 있다. 마찬가지로, 콘택트(28b)에서는, 화소 전극(29b)과 전극(27b)이 전기적으로 접속되도록, 층간 절연층(35)이 도려내져 있다.

다음에, 대향 기판(2) 측의 구조에 대해서 설명한다. 글래스 기판(40) 상에는 블랙 매트릭스(42) 및 착색층(43)이 형성되고, 더 위층에 공통 전극(대향 전극)(41)이 형성되어 있다. 또한, 공통 전극(41)을 덮도록 배향막이 형성되어 있지만, 도면에서는 배향막을 생략하고 있다. 또한, 이 대향 기판(2) 측의 구조에 대해서는, 제2 실시 형태 이하의 어느 것에 있어서도 본 실시 형태와 마찬가지 구조이다.

<1.2.3 등가 회로>

도 7은, 본 실시 형태에 있어서의 화소 형성부의 등가 회로도이다. 화소 형성부 PIX1에는, 제1 부화소부 PIX1A의 구성 요소로서, 제1 주사 신호선 GLi에 게이트 전극이 접속됨과 함께 데이터 신호선 SLj에 소스 전극이 접속된 제1 트랜지스터 TFT1a와, 제1 트랜지스터 TFT1a의 드레인 전극에 접속된 화소 전극(29a)와, 일정한 전위 COM이 부여되는 공통 전극(41)과 화소 전극(29a)에 의해 형성되는 액정 용량 Clc1a와, 화소 전극(29a)과 보유 지지 용량 배선 CSL에 의해 형성되는 보유 지지 용량 Ccs1a가 포함되어 있다. 또한, 화소 형성부 PIX1에는, 제2 부화소부 PIX1B의 구성 요소로서, 제1 주사 신호선 GLi에 게이트 전극이 접속됨과 함께 데이터 신호선 SLj에 소스 전극이 접속된 제2 트랜지스터 TFT1b와, 제2 트랜지스터 TFT1b의 드레인 전극에 접속된 화소 전극(29b)과, 공통 전극(41)과 화소 전극(29b)에 의해 형성되는 액정 용량 Clc1b와, 화소 전극(29b)과 보유 지지 용량 배선 CSL에 의해 형성되는 보유 지지 용량 Ccs1b와, 제2 주사 신호선 G2Li에 게이트 전극이 접속됨과 함께 제1 용량 배선 SEL1에 소스 전극이 접속된 제3 트랜지스터 TFT1c와, 제3 트랜지스터 TFT1c의 드레인 전극에 접속된 용량 전극(31)과, 화소 전극(29b)과 용량 전극(31)에 의해 형성되는 전위 변동용 용량 C1을 구비하고 있다.

<1.3 액티브 매트릭스 기판의 제조 방법>

다음에, 본 실시 형태에 있어서의 액티브 매트릭스 기판(1)의 제조 방법의 일례에 대해서 설명한다. 또한, 이 제조 방법은, 아몰퍼스 실리콘 트랜지스터를 포함하는 일반적인 액티브 매트릭스 기판의 제조 방법과 마찬가지이다. 따라서, 제2 실시 형태 이하에서는, 액티브 매트릭스 기판(1)의 제조 방법에 관한 설명을 생략한다.

처음에, 아르곤(Ar) 가스를 사용한 스퍼터법에 의해, 글래스, 플라스틱 등의 투명 절연성 기판(도 6의 (A)~도 6의 (D)의 글래스 기판(10)) 상에 티탄(Ti), 알루미늄(Al), 티탄(Ti)이 순차적으로 퇴적되고, Ti/Al/Ti 적층막인 게이트 금속막이 형성된다. 이때, 티탄의 막 두께는 상층측에 대해서도 하층측에 대해서도 예를 들어 100㎚로 되고, 알루미늄의 막 두께는 예를 들어 300㎚로 된다. 게이트 금속막을 형성할 때의 글래스 기판(10)의 온도는 200~300℃로 된다.

다음에, 포토리소그래피법에 의해, 즉, 처리 대상으로 되는 막 상에 포토레지스트 재료에 의한 레지스트 패턴막을 형성해서 당해 레지스트 패턴막을 마스크로 해서 막의 패터닝을 행하는 방법에 의해, 게이트 금속막으로부터 제1 주사 신호선 GLi, 제2 주사 신호선 G2Li, 게이트 전극(32, 32c), 및 용량 전극(31)이 형성된다. 게이트 금속막의 에칭에는, 예를 들어 염소(Cl₂) 가스를 주로 사용한 드라이 에칭법이 채용된다. 에칭 종료 후, 유기 알칼리를 포함하는 박리액을 사용해서 레지스트 패턴막의 제거가 행해진다.

게이트 금속막의 재료에 대해서는, 알루미늄, 티탄 이외에, 인듐 주석 산화물(ITO)이나, 텅스텐(W), 구리(Cu), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티탄(Ti) 등의 단체 금속, 또는 그들에 질소, 산소, 혹은 다른 금속을 함유시킨 재료가 사용되어도 된다. 또한, 게이트 금속막에 대해서는, 상기 재료를 사용한 단일의 층이어도 되고, 적층 구조를 갖고 있어도 된다. 예를 들어, 제1 주사 신호선 및 제2 주사 신호선은, 티탄 및 구리에 의한 Ti/Cu/Ti 적층막으로 형성되어 있어도 되고, 혹은, 구리 및 몰리브덴에 의한 Mo/Cu/Mo 적층막으로 형성되어 있어도 된다. 게이트 금속막의 형성 방법에 대해서는, 스퍼터법 외에, 증착법 등이 사용되어도 된다. 게이트 금속막의 두께에 대해서는 특별히 한정되지 않는다. 또한, 게이트 금속막의 에칭 방법에 대해서도, 상술한 드라이 에칭법에 한정되지 않고, 산 등의 에천트를 사용한 습식 에칭법 등이 채용되어도 된다.

다음에, 플라즈마 CVD(화학적 기상 성장)법 등에 의해, 게이트 절연층(33)으로 되는 제1 질화 실리콘(SiNx)막, 진성 아몰퍼스 실리콘층(i층)으로 되는 아몰퍼스 실리콘막, 및 n+형 아몰퍼스 실리콘층(n+층)으로 되는 n+형 아몰퍼스 실리콘막의 성막이 연속해서 행해진다. 이때, 제1 질화 실리콘막의 막 두께는 예를 들어 400㎚로 되고, 아몰퍼스 실리콘막의 막 두께는 예를 들어 200㎚로 되고, n+형 아몰퍼스 실리콘막의 막 두께는 예를 들어 50㎚로 된다. 이들 막을 형성할 때의 글래스 기판(10)의 온도는 200~300℃로 되고, 성막용의 가스로서는, 실란(SiH₄), 암모니아(NH₃), 수소(H₂), 및 질소(N₂) 등이 적절하게 조합되어 사용된다.

다음에, 포토리소그래피법에 의해, 아몰퍼스 실리콘막, n+형 아몰퍼스 실리콘막에 대하여 소정의 형상으로의 패터닝이 실시되고, 1차 가공된 아몰퍼스 실리콘막 및 n+형 아몰퍼스 실리콘막이 얻어진다. 이때의 에칭에는, 예를 들어 염소(Cl₂) 가스, 사염화 탄소(CF₂) 가스, 산소(O₂) 가스가 적절하게 조합된 것을 사용한 드라이 에칭법이 채용된다. 에칭 종료 후, 유기 알칼리를 포함하는 박리액을 사용해서 레지스트 패턴막의 제거가 행해진다. 또한, 마찬가지의 포토리소그래피법에 의해, 제1 질화 실리콘막에 대하여 소정의 형상으로의 패터닝이 실시되고, 제1 질화 실리콘막으로부터 게이트 절연층(33)을 형성한다. 이때의 에칭에는, 사염화 탄소(CF₂)) 가스, 산소(O₂) 가스가 적절하게 조합된 것을 사용한 드라이 에칭법이 채용되고, 다음에, 마찬가지로 레지스트 패턴막의 제거가 행해진다.

다음에, 게이트 금속막의 형성과 마찬가지의 방법에 의해, 게이트 절연층(33) 상 및 (아몰퍼스 실리콘막 및 n+형 아몰퍼스 실리콘막으로 이루어지는) 반도체층(34) 상에 티탄(Ti), 알루미늄(Al), 티탄(Ti)이 순차적으로 퇴적되고, Ti/Al/Ti 적층막인 소스 금속막이 형성된다. 이때, 티탄의 막 두께는 상층측에 대해서도 하층측에 대해서도 예를 들어 100㎚로 되고, 알루미늄의 막 두께는 예를 들어 300㎚로 된다.

다음에, 포토리소그래피법에 의해, 소스 금속막으로부터 소스 전극(24, 24c), 드레인 전극(25a, 25b, 25c), 보유 지지 용량 배선 CSL, 제1 용량 배선 SEL1, 데이터 신호선 SLj, 드레인 인출 배선(26a, 26b, 26c), 및 전극(27a, 27b, 27c) 등이 형성된다. 이때의 에칭에는, 게이트 금속막의 에칭과 마찬가지의 방법을 사용할 수 있다. 여기서, 포토리소그래피법에 의한 처리 시에 사용된 레지스트 패턴막은, 제거되지 않고, 다음 공정을 위해 남겨진다. 소스 금속막의 재료에 대해서는, 게이트 금속막과 마찬가지로, 알루미늄·티탄 이외의 재료가 채용되어도 된다.

다음에, 전공정에서 남겨진 레지스트 패턴막을 마스크로 해서, 아몰퍼스 실리콘막, n+형 아몰퍼스 실리콘막에 대하여 다시 에칭 가공(채널 에칭)이 실시되고, 진성 아몰퍼스 실리콘층(i층) 및 n+형 아몰퍼스 실리콘층(n+층)으로 이루어지는 반도체층(34, 34c)이 얻어진다. 즉, 소스 전극(24, 24c), 드레인 전극(25a, 25b, 25c), 보유 지지 용량 배선 CSL, 제1 용량 배선 SEL1, 데이터 신호선 SLj, 드레인 인출 배선(26a, 26b, 26c), 및 전극(27a, 27b, 27c)의 패턴을 형성하기 위해서 사용된 레지스트 패턴막을 마스크로 해서, 드라이 에칭법에 의해, n+형 아몰퍼스 실리콘막과, 아몰퍼스 실리콘막의 일부 표면에 에칭이 실시된다. 이에 의해, 소스 전극(24)과 드레인 전극(25a, 25b) 사이의 분리 및 소스 전극(24c)과 드레인 전극(25c) 사이의 분리가 행해진다. 이때의 에칭에는, 예를 들어 염소(Cl₂) 가스, 사염화 탄소(CF₂) 가스, 산소(O₂) 가스가 적절하게 조합된 것을 사용한 드라이 에칭법이 채용된다. 또한, 아몰퍼스 실리콘막의 일부 표면에 에칭이 실시되는 주된 이유는, 오버 에칭에 의해 확실하게 n+형 아몰퍼스 실리콘막을 제거하기 위해서이다.

다음에, 층간 절연층(35)으로 되는 제2 질화 실리콘막이, 소스 전극(24, 24c), 드레인 전극(25a, 25b, 25c), 보유 지지 용량 배선 CSL, 제1 용량 배선 SEL1, 데이터 신호선 SLj, 드레인 인출 배선(26a, 26b, 26c), 및 전극(27a, 27b, 27c) 등을 덮도록 형성된다. 여기서는, 플라즈마 CVD법이 사용되고, 제2 질화 실리콘막을 형성할 때의 글래스 기판(10)의 온도는 200~300℃로 되고, 성막용의 가스로서는, 실란(SiH₄), 암모니아(NH₃), 수소(H₂), 및 질소(N₂) 등이 적절하게 조합되어 사용된다. 제2 질화 실리콘막의 막 두께는, 예를 들어 300㎚로 된다.

다음에, 포토리소그래피법에 의해, 층간 절연층(35)으로 되는 제2 질화 실리콘막에 대하여 소정의 패턴으로 되도록 에칭이 실시되고, 층간 절연층(35)과 콘택트(28a, 28b, 30)가 형성된다. 이때, 게이트 절연층(33)으로 되는 질화 실리콘의 에칭과 마찬가지의 방법을 사용할 수 있다.

다음에, 층간 절연층(35) 상에 예를 들어, ITO(인듐 주석 산화물)막이 스퍼터링법 등에 의해 100㎚ 정도의 막 두께로 되도록 성막된다. 또한, 포토리소그래피법에 의해 ITO막에 대하여 소정의 형상으로의 패터닝이 실시되고, 화소 전극(29a, 29b), 및 접속 전극(36)이 형성된다. ITO막의 에칭에는, 예를 들어, 초산(HOOC-COOH)이나 염화 제2철액이 사용된다. 최후에, 화소 전극(29a, 29b)을 덮도록, 잉크젯법 등에 의해 배향막 재료를 넣은 용액이 도포되고, 배향막이 형성된다. 이상과 같이 하여, 본 실시 형태에 따른 액정 표시 장치에 사용되는 액티브 매트릭스 기판(1)이 제작된다. 또한, 층간 절연층(35)에 대해서는, 질화 실리콘막과 감광성 재료를 사용해서 작성한 유기절연막이 글래스 기판(10) 측으로부터 적층된 적층막이어도 된다.

<1.4 구동 방법>

다음에, 도 8 및 도 9를 참조하면서, 본 실시 형태에 있어서의 구동 방법에 대해서 설명한다. 도 8에는, 제1 주사 신호선 GLi, 제2 주사 신호선 G2Li, 제1 주사 신호선 GLi+1, 제2 주사 신호선 G2Li+1, 데이터 신호선 SLj, SLj+1, 보유 지지 용량 배선 CSL, 제1 용량 배선 SEL1, 및 제2 용량 배선 SEL2의 전위의 변화가 도시되어 있다. 도 9에는, 용량 전극(31), 화소 전극(29a, 29b), 용량 전극(51), 화소 전극(49a, 49b), 용량 전극(71), 화소 전극(69a, 69b), 용량 전극(91), 화소 전극(89a, 89b)의 전위의 변화가 도시되어 있다. 도 8 및 도 9에 관하여, 좌측에는 홀수 프레임에 있어서의 파형이 도시되어 있고 우측에는 짝수 프레임에 있어서의 파형이 도시되어 있는 것으로 가정한다. 또한, 도 8 및 도 9에서 좌우 방향에 인접하는 파선간의 시간의 간격은 1수평 주사 기간이다. 또한, 본 실시 형태에 있어서는, 예를 들어, 액정 표시 장치는 120㎐의 프레임 레이트로 구동되고, 1수평 주사 기간은 7.4㎲로 되고, 1수직 주사 기간(1프레임 기간)은 8.3㎲로 된다. 그러나, 본 발명은 이것에 한정되지 않는다. 예를 들어, 240㎐의 프레임 레이트로 구동되는 액정 표시 장치에 대해서도, 본 발명을 적용할 수 있다.

도 8에 도시하는 바와 같이, 제1 주사 신호선 GLi에 1수평 주사 기간만 게이트 온 전위 Vgh가 부여되고, 그 후, 제1 주사 신호선 GLi+1에 1수평 주사 기간만 게이트 온 전위 Vgh가 부여되고 있다. 이와 같이, 제1 주사 신호선 GL1~GLm에는, 1행씩 순차적으로 게이트 온 전위 Vgh가 부여된다. 각 제1 주사 신호선에는, 1프레임 기간 동안에 1수평 주사 기간만 게이트 온 전위 Vgh가 부여되고, 그 이외의 기간에는 게이트 오프 전위 Vgl이 부여된다. 또한, 인접하는 2개의 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍은, 1수평 주사 기간만큼 어긋나 있다.

도 8에 도시하는 바와 같이, 제2 주사 신호선 G2Li에 1수평 주사 기간만 게이트 온 전위 Vgh가 부여되고, 그 후, 제2 주사 신호선 G2Li+1에 1수평 주사 기간만 게이트 온 전위 Vgh가 부여되고 있다. 이와 같이, 제2 주사 신호선 GL1~GLm에도, 1행씩 순차적으로 게이트 온 전위 Vgh가 부여된다. 각 제2 주사 신호선에는, 1프레임 기간 동안에 1수평 주사 기간만 게이트 온 전위 Vgh가 부여되고, 그 이외의 기간에는 게이트 오프 전위 Vgl이 부여된다. 또한, 인접하는 2개의 제2 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍은, 1수평 주사 기간만큼 어긋나 있다. 또한, 각 행에 관하여, 제2 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍은, 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍보다도 1수평 주사 기간만큼 지연되어 있다.

도 8에 도시하는 바와 같이, 데이터 신호선 SLj에는, 홀수 프레임에는 공통 전극(41)의 전위 COM보다도 높은 전위 Vsh가 부여되고, 짝수 프레임에는 전위 COM보다도 낮은 전위 Vsl이 부여되고 있다. 또한, 데이터 신호선 SLj+1에는, 홀수 프레임에는 전위 Vsl이 부여되고, 짝수 프레임에는 전위 Vsh가 부여되고 있다. 이와 같이, 데이터 신호선 SL1~SLn에는, 공통 전극(41)의 전위 COM을 기준으로 해서 정극성의 전위와 부극성의 전위가 1프레임 기간마다 교대로 부여된다. 정극성의 전위와 부극성의 전위 사이에서의 극성 반전은 귀선 기간에 행해진다. 또한, 인접하는 2개의 데이터 신호선의 전위에 대해서는, 서로 역극성으로 되어 있다. 즉, 어떤 데이터 신호선에 정극성의 전위가 부여되고 있을 때는, 그것에 인접하는 데이터 신호선에는 부극성의 전위가 부여되고 있다. 또한, 데이터 신호선에 부여되는 전위는 표시해야 할 화상에 따른 크기로 되지만, 여기서는, 전체 화면 일색의 정지 화상이 표시되는 것으로 가정해서 설명한다.

보유 지지 용량 배선 CSL에는, 공통 전극(41)의 전위 COM과 동일한 전위가 부여되고 있다. 본 실시 형태에 있어서는, 공통 전극(41)의 전위 COM은 일정한 값으로 유지되어 있다. 따라서, 보유 지지 용량 배선 CSL의 전위에 대해서도, 일정한 값으로 유지되어 있다. 또한, 화소 전극에 인가되는 직류 성분에 기인하는 플리커의 발생이나 고스트 이미지가 방지되도록, 보유 지지 용량 배선 CSL의 전위를 공통 전극(41)의 전위 COM과는 약간 상이한 일정한 값으로 해도 된다.

제1 용량 배선 SEL1 및 제2 용량 배선 SEL2에는, 비교적 높은 레벨의 전위 Vcsh와 비교적 낮은 레벨의 전위 Vcsl이 1프레임 기간마다 교대로 부여된다. 제1 용량 배선 SEL1 및 제2 용량 배선 SEL2의 한쪽에 전위 Vcsh가 부여되고 있을 때, 다른 쪽에는 전위 Vcsl이 부여되고 있다. 또한, 제1 용량 배선 SEL1 및 제2 용량 배선 SEL2에 부여되는 전위가 변화되는 타이밍에 대해서는, 표시상의 문제가 발생하는 경우가 없도록, 귀선 기간인 것이 바람직하다.

이상과 같은 전제 하에서, 화소 형성부 내의 용량 전극 및 화소 전극의 전위가 어떻게 변화하는지에 대해서 설명한다(도 8 및 도 9를 참조).

홀수 프레임에 있어서, 시점 t10이 되면, 제1 주사 신호선 GLi의 전위가 게이트 온 전위 Vgh로 된다. 이에 의해, 제1 트랜지스터 TFT1a, TFT3a, 및 제2 트랜지스터 TFT1b, TFT3b가 온 상태로 된다. 홀수 프레임에는, 데이터 신호선 SLj의 전위는 정극성의 전위 Vsh로 되어 있고, 데이터 신호선 SLj+1의 전위는 부극성의 전위 Vsl로 되어 있다. 이로 인해, 시점 t10에는, 화소 형성부 PIX1 내의 화소 전극(29a, 29b)의 전위는 Vsh로 상승하고, 화소 형성부 PIX3 내의 화소 전극(69a, 69b)의 전위는 Vsl로 저하한다.

시점 t11이 되면, 제2 주사 신호선 G2Li의 전위가 게이트 온 전위 Vgh로 된다. 이에 의해, 제3 트랜지스터 TFT1c, TFT3c가 온 상태로 된다. 홀수 프레임에는, 제1 용량 배선 SEL1은 비교적 높은 레벨의 전위 Vcsh로 되어 있고, 제2 용량 배선 SEL2는 비교적 낮은 레벨의 전위 Vcsl로 되어 있다. 이로 인해, 시점 t11에는, 화소 형성부 PIX1 내의 용량 전극(31)의 전위는 Vcsh로 상승하고, 화소 형성부 PIX3 내의 용량 전극(71)의 전위는 Vcsl로 저하한다. 여기서, 용량 전극(31)과 화소 전극(29b)은 용량 결합하고 있기 때문에, 용량 전극(31)의 전위의 변화에 기인하여, 화소 전극(29b)의 전위도 변화된다. 또한, 이때의 전위 변화의 크기 ΔV는, 화소 전극(29b)에서는, 다음 식(1)로 구해진다.

ΔV=(Vcsh-Vcsl)×K …（1)

또한, 상기 식(1)에 있어서의 K는, 다음 식(2)로 구해진다.

K=C1/(Clc1b+Ccs1b+C1) … (2)

여기서는 설명을 간단하게 하기 위해서, 제2 트랜지스터 TFT1b, TFT3b의 전극간에 기생하고 있는 용량에 대해서는 작으므로 고려하고 있지 않고, 또한, 본 발명에 직접 영향을 주지 않는 그 밖의 작은 기생 용량에 대해서도 고려하지 않고 있다.

이상으로부터, 시점 t11에는, 화소 전극(29b)의 전위는 Vsh로부터 Vsh+ΔV로 상승한다. 마찬가지로, 용량 전극(71)과 화소 전극(69b)은 용량 결합하고 있기 때문에, 용량 전극(71)의 전위의 변화에 기인하여, 화소 전극(69b)의 전위도 변화된다. 그 결과, 시점 t11에는, 화소 전극(69b)의 전위는 Vsl로부터 Vsl-ΔV로 저하한다. 여기서, ΔV에 대해서는, 간편하게 하기 위해서, 화소 전극(29b)의 경우와 동일한 기호를 사용하고 있다. ΔV에 대해서는 상기 식(1)로 구해지고, K에 대해서는 다음 식(2-1)로 구해진다.

K=C3/(Clc3b+Ccs3b+C3) … (2-1)

여기서, 간편히 하기 위해서, 전위의 변화를 나타내는 식에 관해서는, 어느 쪽의 화소 전극에 대해서도 동일한 기호(ΔV, K)를 사용하고 있고, 이하 마찬가지로 한다. 화소 전극(49b, 89b)의 전위 변화의 크기에 대해서는, 각각 다음 식(2-2), (2-3)으로 구해지는 K의 값을 상기 식(1)에 대입함으로써 구해진다.

K=C2/(Clc2b+Ccs2b+C2) … (2-2）

K=C4/(Clc4b+Ccs4b+C4) … (2-3)

또한, 후술하는 예와 같이, 보유 지지 용량 배선 CSL을 구비하지 않는 구성의 경우에 대해서도, Ccs1b, Ccs2b, Ccs3b, Ccs4b 등의 값을 0으로 해서, 마찬가지로 ΔV를 구할 수 있다.

시점 t11에는, 또한, 제1 주사 신호선 GLi+1의 전위가 게이트 온 전위 Vgh로 된다. 이에 의해, 제1 트랜지스터 TFT2a, TFT4a, 및 제2 트랜지스터 TFT2b, TFT4b가 온 상태로 된다. 이에 의해, 시점 t11에는, 화소 형성부 PIX2 내의 화소 전극(49a, 49b)의 전위는 Vsh로 상승하고, 화소 형성부 PIX4 내의 화소 전극(89a, 89b)의 전위는 Vsl로 저하한다.

시점 t12가 되면, 제2 주사 신호선 G2Li+1의 전위가 게이트 온 전위 Vgh로 된다. 이에 의해, 제3 트랜지스터 TFT2c, TFT4c가 온 상태로 된다. 이에 의해, 시점 t12에는, 화소 형성부 PIX2 내의 용량 전극(51)의 전위는 Vcsh로 상승하고, 화소 형성부 PIX4 내의 용량 전극(91)의 전위는 Vcsl로 저하한다. 여기서, 용량 전극(51)과 화소 전극(49b)은 용량 결합하고 있으므로, 화소 전극(49b)의 전위도 변화된다. 마찬가지로, 용량 전극(91)과 화소 전극(89b)은 용량 결합하고 있으므로, 화소 전극(89b)의 전위도 변화된다. 그 결과, 시점 t12에는, 화소 전극(49b)의 전위는 Vsh로부터 Vsh+ΔV로 상승하고, 화소 전극(89b)의 전위는 Vsl로부터 Vsl-ΔV로 저하한다.

화소 전극(29a, 29b, 69a, 및 69b)의 전위는, 짝수 프레임에 있어서 제1 주사 신호선 GLi의 전위가 게이트 온 전위 Vgh로 될 때까지의 기간(시점 t20까지의 기간), 유지된다. 화소 전극(49a, 49b, 89a, 및 89b)의 전위는, 짝수 프레임에 있어서 제1 주사 신호선 GLi+1의 전위가 게이트 온 전위 Vgh로 될 때까지의 기간(시점 t21까지의 기간), 유지된다.

짝수 프레임에 있어서도, 홀수 프레임과 마찬가지의 동작이 행해진다(단, 화소 전극의 전위 및 용량 전극의 전위가 변화되는 방향이 홀수 프레임과는 반대로 됨). 이상과 같이 하여, 각 화소 형성부에 있어서, 제1 부화소부 내의 화소 전극과 제2 부화소부 내의 화소 전극에 상이한 전위가 부여된다.

<1.5 효과>

본 실시 형태에 따르면, 각 화소 형성부에 있어서, 제1 부화소부의 화소 전극과 제2 부화소부의 화소 전극에 동일한 전위가 부여되고부터 1수평 주사 기간 후에, 제2 부화소부의 화소 전극의 전위가 약간 변동한다. 이에 의해, 1프레임 기간 동안의 대부분의 기간에 있어서, 제1 부화소부의 화소 전극과 제2 부화소부의 화소 전극에 상이한 전위가 부여된다. 본 실시 형태에 있어서는, 제2 부화소부의 화소 전극의 전위를 변동시키기 위해서, 제2 주사 신호선에 게이트 전극이 접속됨과 함께 전위 변동용 용량 배선에 소스 전극이 접속된 제3 트랜지스터와, 제3 트랜지스터의 드레인 전극에 접속된 용량 전극(전위 변동용 용량 전극)과, 화소 전극과 용량 전극에 의해 형성되는 용량(전위 변동용 용량)이 설치되어 있다. 이와 같은 구성에 있어서, 제3 트랜지스터가 온 상태로 되었을 때의 전위 변동용 용량 배선의 전위에 기초하여, 제2 부화소부의 화소 전극의 전위가 변동한다. 여기서, 전위 변동용 용량 배선에는, 비교적 높은 레벨의 전위 Vcsh와 비교적 낮은 레벨의 전위 Vcsl이 1프레임 기간마다 교대로 부여되고 있다. 또한, 보유 지지 용량 배선에 대해서는, 일정한 전위 COM이 부여되고 있다. 이와 같이, 각 프레임 기간에 있어서는, 용량 배선은 직류 구동이 이루어지고 있다. 이로 인해, 표시 패널의 주변 영역에 형성되는 용량 배선 줄기의 폭을 좁게 해도, 신호 전위의 지연에 기인하는 표시 품위의 저하는 거의 발생하지 않는다. 이상으로부터, 시야각 특성을 개선하기 위해서 1개의 화소가 복수의 부화소로 분할되어 있는 액정 표시 장치에 있어서, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

<1.6 트랜지스터의 반도체층에 금속 산화물 반도체막을 사용한 구성에 대해서>

제1 실시 형태에 있어서는, 글래스 기판(10) 상의 트랜지스터에 관하여, 반도체층에 아몰퍼스 실리콘을 사용한 트랜지스터가 채용되고 있었다. 그러나, 본 발명은 이것에 한정되지 않고, 반도체층에 미결정 실리콘막, 다결정 실리콘막, 금속 산화물 반도체막 등을 사용한 트랜지스터가 채용되어 있어도 된다. 또한, 이들 반도체층에 대해서는, 아몰퍼스 실리콘 TFT가 채용되어 있는 경우와 마찬가지로, 진성층과 저저항의 콘택트층으로 이루어지는 2층 구조 혹은 다층 구조이어도 된다.

그런데, 미결정 실리콘막은, 내부에 미결정립으로 이루어지는 결정상과 아몰퍼스상의 혼합 상태를 갖고 있는 실리콘막이다. 다결정 실리콘막은, 결정상과 그 사이에 있는 약간의 결정립계로 이루어지고, 매우 결정화율이 높은 막이다. 또한, 금속 산화물 반도체막의 대부분은, 구성 금속 원소로서, 아연(Zn)이나, 인듐(In)이나, 갈륨(Ga)이나, 티탄(Ti) 등을 주성분으로서 포함하고 있다. 그 금속 산화물 반도체막의 구체예로서는, Zn-O계 반도체(ZnO)막, In-Ga-Zn-O계 반도체(IGZO)막, In-Zn-O계 반도체(IZO)막, Zn-Ti-O계 반도체(ZTO)막, Ti-O계 반도체(2산화티탄)막 등을 들 수 있다. 트랜지스터의 온 오프비가 우수한 것으로 되도록, 특히 IGZO막 및 ZTO막은 아몰퍼스(비정질)인 것이 바람직하다.

미결정 실리콘막, 다결정 실리콘막, 및 금속 산화물 반도체막이 반도체층에 채용되면, 아몰퍼스 실리콘 트랜지스터와 비교해서 높은 이동도의 트랜지스터가 제작된다. 이로 인해, 각 화소 형성부에 있어서, 용량에의 충전이 빠르게 행해진다. 이에 의해, 트랜지스터의 충전 능력 부족에 기인하는 표시 품위의 저하가 억제된다. 또한, 이동도가 높으므로 트랜지스터 사이즈를 작게 할 수 있어, 액정 표시 장치의 한층 더한 소형화가 가능해진다.

또한, 이하에 설명하는 각 실시 형태에 있어서도, 반도체층에 미결정 실리콘막, 다결정 실리콘막, 금속 산화물 반도체막 등을 사용한 트랜지스터를 채용할 수 있다. 단, 이하에 설명하는 각 실시 형태에 있어서, 특히 반도체층에 금속 산화물 반도체막을 사용한 트랜지스터를 채용하는 경우, 게이트 절연층(33) 및 층간 절연층(35)은, 산화 실리콘(SiOx)막, 질화산화 실리콘(SiNxOy)막, 혹은 산화 실리콘막과 질화 실리콘막의 적층막으로 형성되어도 된다.

<2. 제2 실시 형태>

<2.1 전체 구성>

액정 표시 장치의 개략 구성에 대해서는, 상기 제1 실시 형태와 마찬가지이므로 설명을 생략한다(도 2 참조). 도 10은, 본 발명의 제2 실시 형태에 있어서의 액티브 매트릭스 기판(1)의 평면도이다. 본 실시 형태에 있어서는, 제1 주사 신호선 및 제2 주사 신호선을 사이에 끼우도록(1개의 화소 형성부 내의) 제1 부화소부와 제2 부화소부가 배치되어 있다. 그 이외의 구성에 대해서는, 상기 제1 실시 형태와 마찬가지이다. 또한, 이하에 있어서도, 주로 상기 제1 실시 형태와 다른 점에 대해서 설명하고, 상기 제1 실시 형태로 마찬가지의 점에 대해서는 설명을 생략한다.

<2.2 화소 형성부의 구조>

<2.2.1 평면 구조>

도 11은, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도이다. 본 실시 형태에 있어서는, 화소 형성부 PIX1에 포함되는 2개의 화소 전극(29a, 29b)간 및 화소 형성부 PIX3에 포함되는 2개의 화소 전극(69a, 69b)간을 통과하도록 제1 주사 신호선 GLi와 제2 주사 신호선 G2Li가 배치되고, 화소 형성부 PIX2에 포함되는 2개의 화소 전극(49a, 49b)간 및 화소 형성부 PIX4에 포함되는 2개의 화소 전극(89a, 89b)간을 통과하도록 제1 주사 신호선 GLi+1과 제2 주사 신호선 G2Li+1이 배치되어 있다.

도 12는, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도이다. 본 실시 형태에 있어서는, 제1 주사 신호선 GLi와 제2 주사 신호선 G2Li가 비교적 근접한 위치에 형성되어 있다. 또한, 제3 트랜지스터 TFT1c의 드레인 전극(25c)은 드레인 인출 배선(26c)과 접속되고, 드레인 인출 배선(26c)은 접속 전극(36) 및 콘택트(30)를 통해서 용량 전극(31)에 접속되어 있다. 또한, 전극(27b)과 화소 전극(29b)을 접속하기 위한 콘택트(28b)가 형성되어 있는 영역에 있어서, 용량 전극(31)과 전극(27b)이 액티브 매트릭스 기판(1) 상에 있어서 상하 방향으로 겹치도록 배치되어 있다. 이에 의해, 전위 변동용 용량 C1이 형성되어 있다.

<2.2.2 단면 구조>

도 13의 (A)는, 도 12의 A-A선 단면도이다. 도 13의 (B)는, 도 12의 B-B선 단면도이다. 도 13의 (C)는, 도 12의 C-C선 단면도이다. 도 13의 (D)는, 도 12의 D-D선 단면도이다. 본 실시 형태에 있어서는, 글래스 기판(10) 상에는 제1 주사 신호선 GLi, 제2 주사 신호선 G2Li, 게이트 전극(32, 32c), 및 용량 전극(31)이 형성되고, 그들을 덮도록 게이트 절연층(33)이 형성되어 있다. 제3 트랜지스터 TFT1c에 있어서의 게이트 절연층(33) 상에는, 반도체층(34c), 당해 반도체층(34c)에 접하는 소스 전극(24c) 및 드레인 전극(25c)이 형성되고, 그들 근방에 드레인 인출 배선(26c)이 형성되어 있다. 더 위층에는, 층간 절연층(35)이 형성되어 있다. 또한, 층간 절연층(35) 상에는, 접속 전극(36)이 형성되어 있다. 콘택트(30)에서는, 접속 전극(36)을 통해서 용량 전극(31)과 드레인 인출 배선(26c)이 전기적으로 접속되도록, 층간 절연층(35) 및 게이트 절연층(33)이 도려내져 있다. 또한, 콘택트(30)은, 제1 질화 실리콘막으로부터 게이트 절연층(33)을 형성하는 과정(상기 제1 실시 형태를 참조)에서, (콘택트(30)의 부위에 있어서) 제1 질화 실리콘막이 도려내짐으로써 형성된다.

<2.2.3 등가 회로>

도 14는, 본 실시 형태에 있어서의 화소 형성부의 등가 회로도이다. 상기 제1 실시 형태와는 제2 주사 신호선의 배치 위치가 상이할 뿐이며, 전기적인 회로 구성 자체에 대해서는 상기 제1 실시 형태와 동일하다.

<2.3 구동 방법>

상술한 바와 같이, 본 실시 형태와 상기 제1 실시 형태는, 전기적인 회로 구성 자체에 대해서는 동일하다. 따라서, 본 실시 형태에 있어서의 구동 방법은, 상기 제1 실시 형태에 있어서의 구동 방법과 동일하다.

<2.4 효과>

본 실시 형태에 따르면, 상기 제1 실시 형태와 비교해서 전위 변동용 용량 근방의 구조가 복잡하기 때문에 제조 공정이 약간 복잡하게 되지만, 상기 제1 실시 형태와 마찬가지의 효과가 얻어진다.

<3. 제3 실시 형태>

<3.1 전체 구성>

액정 표시 장치의 개략 구성에 대해서는, 상기 제1 실시 형태와 마찬가지이므로 설명을 생략한다(도 2 참조). 도 15는, 본 발명의 제3 실시 형태에 있어서의 액티브 매트릭스 기판(1)의 평면도이다. 본 실시 형태에 있어서는, 주변 영역(9) 중 표시 영역(8)과 게이트 드라이버부(21) 사이의 영역에까지 보유 지지 용량 배선 줄기(18)가 연장되도록 배치되어 있고, 보유 지지 용량 배선 줄기(18)로부터 제1 주사 신호선 및 제2 주사 신호선과 평행하게 표시 영역(8) 내로 연장되도록 보유 지지 용량 배선 CSL이 형성되어 있다. 이와 같이, 본 실시 형태에 있어서는, 상기 제1 실시 형태와는 상이하고, 보유 지지 용량 배선 CSL은 제1 주사 신호선 및 제2 주사 신호선과 평행하게 연장되도록 배치되어 있다.

<3.2 화소 형성부의 구조>

<3.2.1 평면 구조>

도 16은, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도이다. 본 실시 형태에 있어서는, 제1 부화소부 PIX1A, PIX3A 상, 제2 부화소부 PIX1B, PIX3B상, 제1 부화소부 PIX2A, PIX4A 상, 및 제2 부화소부 PIX2B, PIX4B 상을 각각 통과하도록 보유 지지 용량 배선 CSL이 배치되어 있다.

도 17은, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도이다. 상기 제1 실시 형태에 있어서는, 보유 지지 용량 배선 CSL이 데이터 신호선과 평행하게 연장되도록 배치되어 있었으므로, 용량 전극(31)에 대해서도 데이터 신호선과 평행하게 연장되도록 형성되어 있었다. 이것은, 가령 용량 전극(31)이 제1 주사 신호선이나 제2 주사 신호선과 평행하게 연장되도록 형성되면, 액티브 매트릭스 기판(1) 상에 있어서 보유 지지 용량 배선 CSL과 용량 전극(31)이 상하 방향으로 겹치는 부분이 발생할 수 있기 때문이다. 이에 반해, 본 실시 형태에 있어서는, 보유 지지 용량 배선 CSL은 제1 주사 신호선이나 제2 주사 신호선과 평행하게 연장되도록 배치되어 있다. 이로 인해, 용량 전극(31)은, 제1 주사 신호선이나 제2 주사 신호선과 평행하게 연장되도록 형성되어 있다. 또한, 용량 전극(31)과 화소 전극(29b)에 의해 원하는 용량값을 갖는 용량 C1이 형성되는 것이라면, 용량 전극(31)의 형상은 특별히 한정되지 않는다.

<3.2.2 단면 구조>

도 17의 A-A선 단면도는, 도 6의 (A)에 도시하는 단면도와 마찬가지이다. 도 17의 B-B선 단면도는, 도 6의 (B)에 도시하는 단면도와 마찬가지이다. 도 17의 C-C선 단면도는, 도 6의 (C)에 도시하는 단면도와 마찬가지이다. 도 17의 D-D선 단면도는, 도 6의 (D)에 도시하는 단면도와 마찬가지이다. 따라서, 단면 구조에 대해서는 설명을 생략한다.

<3.2.3 등가 회로>

도 18은, 본 실시 형태에 있어서의 화소 형성부의 등가 회로도이다. 본 실시 형태와 상기 제1 실시 형태에서는, 각 보유 지지 용량 배선 CSL에 접속되는 부화소부가 상이하다. 구체적으로는, 상기 제1 실시 형태에 있어서는, 데이터 신호선이 연장되는 방향으로 연속해서 배치되어 있는 부화소부(예를 들어 도 3의 PIX1A, PIX1B, PIX2A, 및 PIX2B)가 동일한 보유 지지 용량 배선에 접속되어 있었다. 이에 반해, 본 실시 형태에 있어서는, 제1 주사 신호선 및 제2 주사 신호선이 연장되는 방향으로 연속해서 배치되어 있는 부화소부(예를 들어 도 15의 PIX1A 및 PIX3A)가 동일한 보유 지지 용량 배선에 접속되어 있다.

<3.3 구동 방법>

본 실시 형태와 상기 제1 실시 형태는, 전기적인 회로 구성으로서는, 보유 지지 용량 배선 CSL과 부화소부의 접속 관계만이 상이하다. 여기서, 표시 영역(8) 내에 배치되어 있는 모든 보유 지지 용량 배선 CSL은 동일하게 구동된다. 따라서, 본 실시 형태에 있어서의 구동 방법은, 상기 제1 실시 형태에 있어서의 구동 방법과 동일하다.

<3.4 효과>

상기 제1 실시 형태에 있어서는, 제1 주사 신호선 및 제2 주사 신호선과 교차하는 배선이 1화소에 대해서 3개(데이터 신호선, 보유 지지 용량 배선, 제1 용량 배선 또는 제2 용량 배선) 존재하고 있었다. 이에 반해, 본 실시 형태에 따르면, 제1 주사 신호선 및 제2 주사 신호선과 교차하는 배선은 1화소에 대해서 2개(데이터 신호선, 제1 용량 배선 또는 제2 용량 배선)로 된다. 이와 같이, 본 실시 형태에 따르면, 제1 주사 신호선 및 제2 주사 신호선과 다른 배선의 교차부가 적어진다.

이상으로부터, 상기 제1 실시 형태와 마찬가지의 효과가 얻어지는 것 이외에, 상기 제1 실시 형태와 비교해서 제1 주사 신호선 및 제2 주사 신호선의 부하가 저감된다. 단, 데이터 신호선과 다른 배선의 교차부가 많아지므로, 데이터 신호선의 부하는 커진다.

<4. 제4 실시 형태>

<4.1 전체 구성>

액정 표시 장치의 개략 구성에 대해서는, 상기 제1 실시 형태와 마찬가지이므로 설명을 생략한다(도 2 참조). 도 19는, 본 발명의 제4 실시 형태에 있어서의 액티브 매트릭스 기판(1)의 평면도이다. 본 실시 형태에 있어서는, 주변 영역(9) 중 표시 영역(8)과 게이트 드라이버부(21) 사이의 영역에까지 제1 용량 배선 줄기(19) 및 제2 용량 배선 줄기(20)가 연장되도록 배치되어 있고, 제1 용량 배선 줄기(19)로부터 제1 주사 신호선 및 제2 주사 신호선과 평행하게 표시 영역(8) 내로 연장되도록 제1 용량 배선 SEL1이 형성되고, 제2 용량 배선 줄기(20)로부터 제1 주사 신호선 및 제2 주사 신호선과 평행하게 표시 영역(8) 내로 연장되도록 제2 용량 배선 SEL2가 형성되어 있다. 이와 같이, 본 실시 형태에 있어서는, 상기 제1~제3 실시 형태와는 달리, 제1 용량 배선 SEL1과 제2 용량 배선 SEL2는 제1 주사 신호선 및 제2 주사 신호선과 평행하게 연장되도록 배치되어 있다. 또한, 제1 용량 배선 SEL1과 제2 용량 배선 SEL2는, 화소 매트릭스에 1행마다 교대로 대응하도록 설치되어 있다.

<4.2 화소 형성부의 구조>

<4.2.1 평면 구조>

도 20은, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도이다. 본 실시 형태에 있어서는, 화소 형성부 PIX1, PIX3의 한 변(도 20에서는 하변)을 따라 제2 주사 신호선 G2Li가 배치되고, 또한 제2 주사 신호선 G2Li를 따라 제1 용량 배선 SEL1이 배치되어 있다. 또한, 화소 형성부 PIX2, PIX4의 한 변을 따라 제2 주사 신호선 G2Li+1이 배치되고, 또한 제2 주사 신호선 G2Li+1을 따라 제2 용량 배선 SEL2가 배치되어 있다.

도 21은, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도이다. 본 실시 형태에 있어서는, 제3 트랜지스터 TFT1c의 소스 전극(24c)은 소스 인출 배선(37)과 접속되어 있다. 그 소스 인출 배선(37)은, 접속 전극(36) 및 콘택트(30)를 통해서 제1 용량 배선 SEL1에 접속되어 있다.

<4.2.2 단면 구조>

도 22A는, 도 21의 A-A선 단면도이다. 도 22B는, 도 21의 B-B선 단면도이다. 도 22C는, 도 21의 C-C선 단면도이다. 도 22D는, 도 21의 D-D선 단면도이다. 본 실시 형태에 있어서는, 글래스 기판(10) 상에는 제1 주사 신호선 GLi, 제2 주사 신호선 G2Li, 게이트 전극(32, 32c), 및 제1 용량 배선 SEL1이 형성되고, 그들을 덮도록 게이트 절연층(33)이 형성되어 있다. 제3 트랜지스터 TFT1c에 있어서의 게이트 절연층(33) 상에는, 반도체층(34c), 당해 반도체층(34c)에 접하는 소스 전극(24c) 및 드레인 전극(25c)이 형성되고, 그들 근방에 소스 인출 배선(37), 드레인 인출 배선(26c), 및 용량 전극(31)이 형성되어 있다. 더 위층에는, 층간 절연층(35)이 형성되어 있다. 또한, 층간 절연층(35) 상에는, 접속 전극(36)이 형성되어 있다. 콘택트(30)에서는, 접속 전극(36)을 통해서 제1 용량 배선 SEL1과 소스 인출 배선(37)이 전기적으로 접속되도록, 층간 절연층(35) 및 게이트 절연층(33)이 도려내져 있다. 또한, 도 22D에 도시하는 바와 같이, 게이트 절연층(33) 상에는, 보유 지지 용량 배선 CSL도 형성되어 있다.

<4.2.3 등가 회로>

도 23은, 본 실시 형태에 있어서의 화소 형성부의 등가 회로도이다. 본 실시 형태와 상기 제1 실시 형태에서는, 제각기 제1 용량 배선 SEL1에 접속되는 화소 형성부가 상이하다. 구체적으로는, 상기 제1 실시 형태에 있어서는, 데이터 신호선이 연장되는 방향으로 연속해서 배치되어 있는 화소 형성부(예를 들어 도 7의 PIX1 및 PIX2)가 동일한 제1 용량 배선 SEL1에 접속되어 있었다. 이에 반해, 본 실시 형태에 있어서는, 제1 주사 신호선 및 제2 주사 신호선이 연장되는 방향으로 연속해서 배치되어 있는 화소 형성부(예를 들어 도 23의 PIX1 및 PIX3)가 동일한 제1 용량 배선 SEL1에 접속되어 있다. 제2 용량 배선 SEL2에 대해서도 마찬가지이다.

<4.3 구동 방법>

상기 제1 실시 형태에 있어서는, 제1 용량 배선 SEL1 및 2 용량 배선 SEL2는 데이터 신호선과 평행하게 연장되도록 형성되어 있었던 데 반해, 본 실시 형태에 있어서는, 제1 용량 배선 SEL1 및 2 용량 배선 SEL2는 제1 주사 신호선 및 제2 주사 신호선과 평행하게 연장되도록 형성되어 있다. 또한, 제1 용량 배선 SEL1 및 제2 용량 배선 SEL2에는, 비교적 높은 레벨의 전위 Vcsh와 비교적 낮은 레벨의 전위 Vcsl이 1프레임 기간마다 교대로 부여된다.

이상으로부터, 본 실시 형태에 있어서의 화소 형성부 PIX2에 포함되는 화소 전극(49a, 49b) 및 용량 전극(51)의 전위의 변화는, 상기 제1 실시 형태에 있어서의 화소 형성부 PIX3에 포함되는 화소 전극(69a, 69b) 및 용량 전극(71)의 전위의 변화와 동일하게 된다. 또한, 본 실시 형태에 있어서의 화소 형성부 PIX3에 포함되는 화소 전극(69a, 69b) 및 용량 전극(71)의 전위의 변화는, 상기 제1 실시 형태에 있어서의 화소 형성부 PIX2에 포함되는 화소 전극(49a, 49b) 및 용량 전극(51)의 전위의 변화와 동일하게 된다. 즉, 본 실시 형태에 있어서는, 용량 전극(31), 화소 전극(29a, 29b), 용량 전극(51), 화소 전극(49a, 49b), 용량 전극(71), 화소 전극(69a, 69b), 용량 전극(91), 화소 전극(89a, 89b)의 전위의 변화는, 도 24에 도시하는 바와 같은 것이 된다.

<4.4 효과>

상기 제1 실시 형태에 있어서는, 제1 주사 신호선 및 제2 주사 신호선과 교차하는 배선이 1화소에 대해서 3개(데이터 신호선, 보유 지지 용량 배선, 제1 용량 배선 또는 제2 용량 배선) 존재하고 있었다. 이에 반해, 본 실시 형태에 따르면, 제1 주사 신호선 및 제2 주사 신호선과 교차하는 배선은 1화소에 대해서 2개(데이터 신호선, 보유 지지 용량 배선)로 된다. 이와 같이, 본 실시 형태에 따르면, 제1 주사 신호선 및 제2 주사 신호선과 다른 배선의 교차부가 적어진다.

이상으로부터, 상기 제1 실시 형태와 마찬가지의 효과가 얻어지는 것 이외에, 상기 제1 실시 형태와 비교해서 제1 주사 신호선 및 제2 주사 신호선의 부하가 저감되고, 주사 신호의 지연에 기인하는 표시 품위의 저하가 억제된다. 단, 데이터 신호선과 다른 배선의 교차부가 많아지므로, 데이터 신호선의 부하는 커진다.

<5. 제5 실시 형태>

<5.1 전체 구성>

액정 표시 장치의 개략 구성에 대해서는, 상기 제1 실시 형태와 마찬가지이므로 설명을 생략한다(도 2 참조). 도 25는, 본 발명의 제5 실시 형태에 있어서의 액티브 매트릭스 기판(1)의 평면도이다. 본 실시 형태에 있어서는, 제1 용량 배선 줄기(19), 제2 용량 배선 줄기(20), 제1 용량 배선 SEL1, 및 제2 용량 배선 SEL2가 상기 제4 실시 형태와 마찬가지로 형성되어 있다(도 19 참조). 또한, 본 실시 형태에 있어서는, 화소 매트릭스의 각 열에 대해서 2개의 데이터 신호선이 설치되어 있다. 상세하게는, 도 25에 있어서 화소 형성부의 좌측에 배치된 제1 데이터 신호선 SL1~SLn과 도 25에 있어서 화소 형성부의 우측에 배치된 제2 데이터 신호선 S2L1~S2Ln이 설치되어 있다.

<5.2 화소 형성부의 구조>

<5.2.1 평면 구조>

도 26은, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도이다. 본 실시 형태에 있어서는, 화소 형성부 PIX1, PIX2의 한 변(도 26에서는 좌변)을 따라 제1 데이터 신호선 SLj가 배치되고, 화소 형성부 PIX1, PIX2의 다른 한 변(도 26에서는 우변)을 따라 제2 데이터 신호선 S2Lj가 배치되어 있다. 또한, 화소 형성부 PIX3, PIX4의 한 변을 따라 제1 데이터 신호선 SLj+1이 배치되고, 화소 형성부 PIX3, PIX4의 다른 한 변을 따라 제2 데이터 신호선 S2Lj+1이 배치되어 있다.

화소 형성부 PIX1에 있어서는, 제1 트랜지스터 TFT1a 및 제2 트랜지스터 TFT1b가 제1 데이터 신호선 SLj와 접속하도록 설치되어 있다. 화소 형성부 PIX2에 있어서는, 제1 트랜지스터 TFT2a 및 제2 트랜지스터 TFT2b가 제2 데이터 신호선 S2Lj와 접속하도록 설치되어 있다. 화소 형성부 PIX3에 있어서는, 제1 트랜지스터 TFT3a 및 제2 트랜지스터 TFT3b가 제1 데이터 신호선 SLj+1과 접속하도록 설치되어 있다. 화소 형성부 PIX4에 있어서는, 제1 트랜지스터 TFT4a 및 제2 트랜지스터 TFT4b가 제2 데이터 신호선 S2Lj+1과 접속하도록 설치되어 있다. 이와 같이, 화소 매트릭스의 각 열에 착안했을 때, 화소 형성부는 제1 데이터 신호선과 제2 데이터 신호선에 1행마다 교대로 접속되어 있다.

또한, 본 실시 형태에 있어서는, 화소 형성부 PIX1, PIX3의 한 변(도 26에서는 하변)을 따라 제2 주사 신호선 G2Li가 배치되고, 또한 제2 주사 신호선 G2Li를 따라 제1 용량 배선 SEL1이 배치되어 있다. 또한, 화소 형성부 PIX2, PIX4의 한 변을 따라 제2 주사 신호선 G2Li+1이 배치되고, 또한 제2 주사 신호선 G2Li+1을 따라 제2 용량 배선 SEL2가 배치되어 있다.

그런데, 본 실시 형태에 있어서는, 화소 매트릭스의 각 행에 포함되는 제2 부화소부 내의 용량 전극에 전기적으로 접속되어 있는 전극과 그 다음 행에 포함되는 제1 부화소부 내의 화소 전극에 의해 용량이 형성되어 있다. 예를 들어, 화소 형성부 PIX1의 제2 부화소부 내의 용량 전극(31)에 접속되어 있는 전극(39)(용량 전극(31)과 전극(39)은 일체적으로 형성되어 있음)과 화소 형성부 PIX2의 제1 부화소부 내의 화소 전극(49a)에 의해 용량 Cc11이 형성되어 있다.

도 27은, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도이다. 본 실시 형태에 있어서는, 제3 트랜지스터 TFT1c의 소스 전극(24c)은 소스 인출 배선(37)과 접속되고, 소스 인출 배선(37)은 접속 전극(36) 및 콘택트(30)를 통해서 제1 용량 배선 SEL1에 접속되어 있다. 또한, 제1 부화소부 PIX1A에 있어서, 용량 배선 CSL과 제2 데이터 신호선 S2Lj 사이의 영역에 용량 전극(100)이 형성되어 있다. 또한, 용량 전극(100)과 화소 전극(29a)은 액티브 매트릭스 기판(1) 상에 있어서 상하 방향으로 겹치도록 배치되어 있다. 이에 의해, 용량 Cc01이 형성되어 있다.

<5.2.2 단면 구조>

도 28A는, 도 27의 A-A선 단면도이다. 도 28B는, 도 27의 B-B선 단면도이다. 도 28C는, 도 27의 C-C선 단면도이다. 도 28D는, 도 27의 D-D선 단면도이다. 제1 트랜지스터 TFT1a, 제2 트랜지스터 TFT1b, 및 제3 트랜지스터 TFT1c 근방에 있어서의 단면 구조에 대해서는, 상기 제4 실시 형태와 마찬가지이다. 본 실시 형태에 있어서는, 도 28D에 도시하는 바와 같이, 게이트 절연층(33) 상에는, 보유 지지 용량 배선 CSL, 용량 전극(100), 및 제2 데이터 신호선 S2Lj도 형성되어 있다.

<5.2.3 등가 회로>

도 29는, 본 실시 형태에 있어서의 화소 형성부의 등가 회로도이다. 화소 형성부 PIX1, PIX3에서는 각각 제1 데이터 신호선 SLj, SLj+1로부터 데이터 신호가 공급되고, 또한, 화소 형성부 PIX2, PIX4에서는 각각 제2 데이터 신호선 S2Lj, S2Lj+1로부터 데이터 신호가 공급되도록, 제1 데이터 신호선 및 제2 데이터 신호선과 화소 형성부 PIX1~PIX4 내의 트랜지스터가 접속되어 있다.

또한, 본 실시 형태에 있어서는, 화소 형성부 PIX1에는, 제1 부화소부 PIX1A의 구성 요소로서, 제1 주사 신호선 GLi에 게이트 전극이 접속됨과 함께 제1 데이터 신호선 SLj에 소스 전극이 접속된 제1 트랜지스터 TFT1a와, 제1 트랜지스터 TFT1a의 드레인 전극에 접속된 화소 전극(29a)과, 일정한 전위 COM이 부여되는 공통 전극(41)과 화소 전극(29a)에 의해 형성되는 액정 용량 Clc1a와, 화소 전극(29a)과 보유 지지 용량 배선 CSL에 의해 형성되는 보유 지지 용량 Ccs1a와, 용량 전극(100)과 화소 전극(29a)에 의해 형성되는 용량 Cc01이 포함되어 있다. 또한, 화소 형성부 PIX1에는, 제2 부화소부 PIX1B의 구성 요소로서, 제1 주사 신호선 GLi에 게이트 전극이 접속됨과 함께 제1 데이터 신호선 SLj에 소스 전극이 접속된 제2 트랜지스터 TFT1b와, 제2 트랜지스터 TFT1b의 드레인 전극에 접속된 화소 전극(29b)과, 공통 전극(41)과 화소 전극(29b)에 의해 형성되는 액정 용량 Clc1b와, 화소 전극(29b)과 보유 지지 용량 배선 CSL에 의해 형성되는 보유 지지 용량 Ccs1b와, 제2 주사 신호선 G2Li에 게이트 전극이 접속됨과 함께 제1 용량 배선 SEL1에 소스 전극이 접속된 제3 트랜지스터 TFT1c와, 제3 트랜지스터 TFT1c의 드레인 전극에 접속된 용량 전극(31)과, 화소 전극(29b)과 용량 전극(31)에 의해 형성되는 전위 변동용 용량 C1을 구비하고 있다. 화소 형성부 PIX2에 대해서는, 제1 트랜지스터 TFT2a 및 제2 트랜지스터 TFT2b의 소스 전극의 접속처가 제2 데이터 신호선 S2Lj로 되어 있는 점을 제외하고, 화소 형성부 PIX1과 마찬가지의 구성으로 되어 있다.

<5.3 구동 방법>

다음에, 도 30, 도 31 및 도 32를 참조하면서, 본 실시 형태에 있어서의 구동 방법에 대해서 설명한다. 도 30에는, 제1 주사 신호선의 전위의 파형이 도시되어 있다. 도 30에 도시하는 바와 같이, 본 실시 형태에 있어서는, 제1 주사 신호선에는 2행씩 순차적으로 게이트 온 전위 Vgh가 부여된다. 어떤 2개의 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍과 그 다음 2개의 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍은, 1수평 주사 기간만큼 어긋나 있다.

도 31에 도시하는 바와 같이, 제1 주사 신호선 GLi, GLi+1에 1수평 주사 기간만 게이트 온 전위 Vgh가 부여되고, 그 후, 제2 주사 신호선 G2Li, G2Li+1에 1수평 주사 기간만 게이트 온 전위 Vgh가 부여되고 있다. 제1 주사 신호선 GLi, GLi+1에 게이트 온 전위 Vgh가 부여되는 타이밍과 제2 주사 신호선 G2Li, G2Li+1에 게이트 온 전위 Vgh가 부여되는 타이밍은, 2수평 주사 기간 어긋나 있다. 이와 같이, 각 행에 관하여, 제2 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍은, 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍보다도 2수평 주사 기간 지연되어 있다.

도 31에 도시하는 바와 같이, 제1 데이터 신호선 SLj 및 제2 데이터 신호선 S2Lj+1에는, 홀수 프레임에는 공통 전극(41)의 전위 COM보다도 높은 전위 Vsh가 부여되고, 짝수 프레임에는 전위 COM보다도 낮은 전위 Vsl이 부여되고 있다. 또한, 제2 데이터 신호선 S2Lj 및 제1 데이터 신호선 SLj+1에는, 홀수 프레임에는 전위 Vsl이 부여되고, 짝수 프레임에는 전위 Vsh가 부여되고 있다. 이와 같이, 인접하는 2개의 제1 데이터 신호선의 전위에 대해서는, 서로 역극성으로 되어 있다. 마찬가지로, 인접하는 2개의 제2 데이터 신호선의 전위에 대해서도, 서로 역극성으로 되어 있다. 또한, 각 열에 관하여, 제1 데이터 신호선의 전위와 제2 데이터 신호선의 전위는, 서로 역극성으로 되어 있다.

이상과 같은 전제 하에서, 화소 형성부 내의 용량 전극 및 화소 전극의 전위가 어떻게 변화되는지에 대해서 설명한다(도 31 및 도 32를 참조).

홀수 프레임에 있어서, 시점 t10이 되면, 제1 주사 신호선 GLi, GLi+1의 전위가 게이트 온 전위 Vgh로 된다. 이에 의해, 제1 트랜지스터 TFT1a~TFT4a 및 제2 트랜지스터 TFT1b~TFT4b가 온 상태로 된다. 홀수 프레임에는, 제1 데이터 신호선 SLj 및 제2 데이터 신호선 S2Lj+1의 전위는 정극성의 전위 Vsh로 되어 있고, 제2 데이터 신호선 S2Lj 및 제1 데이터 신호선 SLj+1의 전위는 부극성의 전위 Vsl로 되어 있다. 이로 인해, 시점 t10에는, 화소 형성부 PIX1 내의 화소 전극(29a, 29b)의 전위 및 화소 형성부 PIX4 내의 화소 전극(89a, 89b)의 전위는 Vsh로 상승하고, 화소 형성부 PIX2 내의 화소 전극(49a, 49b)의 전위 및 화소 형성부 PIX3 내의 화소 전극(69a, 69b)의 전위는 Vsl로 저하한다.

시점 t11이 되면, 화소 형성부 PIX1, PIX3을 포함하는 행의 1개 전의 행에 있어서, 제2 주사 신호선의 전위가 게이트 온 전위 Vgh로 된다. 또한, 홀수 프레임에는, 제2 용량 배선 SEL2는 비교적 낮은 레벨의 전위 Vcsl로 되어 있다. 이상으로부터, 화소 형성부 PIX1, PIX3을 포함하는 행의 1개 전의 행에 있어서, 용량 전극(100, 101)의 전위가 저하한다. 여기서, 도 29에 도시하는 바와 같이, 용량 전극(100)과 화소 전극(29a)은 용량 결합하고 있다. 이로 인해, 화소 전극(29a)의 전위는 Vsh로부터 Vsh-ΔV로 저하한다. 마찬가지로, 도 29에 도시하는 바와 같이, 용량 전극(101)과 화소 전극(69a)은 용량 결합하고 있다. 이로 인해, 화소 전극(69a)의 전위는 Vsl로부터 Vsl-ΔV로 저하한다. 또한, 화소 전극(29a, 69a)의 전위 변화의 크기 ΔV에 대해서는, 상기 식(1)에 나타낸 바와 같다. 단, ΔV의 크기를 구하는 식인 상기 식(1) 중의 K는, 다음 식(3)으로 구해진다.

K=Cc01/(Clc1a+Ccs1a+Cc01) … (3)

시점 t12가 되면, 제2 주사 신호선 G2Li, G2Li+1의 전위가 게이트 온 전위 Vgh로 된다. 이로 인해, 제3 트랜지스터 TFT1c~TFT4c가 온 상태로 된다. 또한, 홀수 프레임에는, 제1 용량 배선 SEL1은 비교적 높은 레벨의 전위 Vcsh로 되어 있고, 제2 용량 배선 SEL2는 비교적 낮은 레벨의 전위 Vcsl로 되어 있다. 이로 인해, 시점 t12에는, 화소 형성부 PIX1 내의 용량 전극(31) 및 화소 형성부 PIX3 내의 용량 전극(71)의 전위는 Vcsh로 상승하고, 화소 형성부 PIX2 내의 용량 전극(51) 및 화소 형성부 PIX4 내의 용량 전극(91)의 전위는 Vcsl로 저하한다. 이상으로부터, 시점 t12에는, 화소 전극(29b)의 전위는 Vsh로부터 Vsh+ΔV로 상승하고, 화소 전극(69b)의 전위는 Vsl로부터 Vsl+ΔV로 상승하고, 화소 전극(49b)의 전위는 Vsl로부터 Vsl-ΔV로 저하하고, 화소 전극(89b)의 전위는 Vsh로부터 Vsh-ΔV로 저하한다.

또한, 화소 형성부 PIX1 내의 용량 전극(31)은 화소 형성부 PIX2 내의 용량 전극(39)에 접속되고, 화소 형성부 PIX3 내의 용량 전극(71)은 화소 형성부 PIX4 내의 용량 전극(79)에 접속되어 있다. 화소 형성부 PIX2에 있어서 용량 전극(39)과 화소 전극(49a)에 의해 용량 Cc11이 형성되고, 화소 형성부 PIX4에 있어서 용량 전극(79)과 화소 전극(89a)에 의해 용량 Cc13이 형성되어 있다. 이상으로부터, 시점 t12에는, 화소 전극(49a)의 전위는 Vsl로부터 Vsl+ΔV로 상승하고, 화소 전극(89a)의 전위는 Vsh로부터 Vsh+ΔV로 상승한다.

시점 t12 이후, 화소 형성부 PIX1~PIX4 내의 화소 전극(29a, 29b, 49a, 49b, 69a, 69b, 89a 및 89b)의 전위는, 짝수 프레임에 있어서 제1 주사 신호선 GLi, GLi+1의 전위가 게이트 온 전위 Vgh로 될 때까지의 기간(시점 t20까지의 기간), 유지된다.

여기서, 제2 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍이 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍보다도 2수평 주사 기간 지연되어 있는 이유에 대해서 설명한다. 가령, 상기 제1~제4 실시 형태와 마찬가지로, 제2 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍이 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍보다도 1수평 주사 기간만큼 지연되어 있으면, 예를 들어, 화소 형성부 PIX1을 포함하는 행의 1개 전의 행에 있어서 제2 주사 신호선의 전위가 게이트 온 전위 Vgh가 이루어지는 타이밍과, 화소 형성부 PIX1에 부여되는 제1 주사 신호선 GLi의 전위가 게이트 온 전위 Vgh로 되는 타이밍이 동일해진다. 그렇게 하면, 화소 전극(29a)의 전위가 데이터 신호 SLj의 전위 Vsh로 되어야 할 기간에, 용량 전극(100)의 전위가 변동한다. 용량 전극(100)과 화소 전극(29a)은 용량 결합하고 있으므로, 화소 전극(29a)의 전위가 불안정하게 된다. 또한, 데이터 신호 SLj에 기초하여 화소 전극(29a)이 충전된 후에 도 32의 시점 t11과 같이 화소 전극(29a)의 전위가 변동하는 일도 없다.

그래서, 가령 화소 매트릭스의 1행째 및 2행째를 「조1」, 3행째 및 4행째를 「조2」라 했을 때, 제1 주사 신호선 및 제2 주사 신호선은 도 33에 도시하는 바와 같이 구동된다. 즉, 제1 주사 신호선은 2개를 1조로 해서 1조씩 순차적으로 선택된다. 또한, 각 조의 2개의 제2 주사 신호선은, 당해 각 조의 다음 조의 2개의 제1 주사 신호선이 선택되고부터 1수평 주사 기간 후에 선택된다. 또한, 이 간격은 반드시 1수평 주사 기간이 아니어도 되고, 각 조의 제2 주사 신호선이 선택되는 타이밍은, 당해 각 조의 다음 조의 제1 주사 신호선이 선택됨으로써 화소 전극이 충분히 충전된 후의 적절한 타이밍이면 된다.

<5.4 효과>

본 실시 형태에 따르면, 각 화소 형성부에 있어서, 제1 부화소부의 화소 전극과 제2 부화소부의 화소 전극에 동일한 전위가 부여된 후, 한쪽의 부화소부의 전위는 약간 상승하고, 다른 쪽의 부화소부의 전위는 약간 저하한다. 이로 인해, 한쪽의 부화소부의 전위만을 변동시키는 상기 제1~제4 실시 형태와 비교하여, 시야각 특성 개선의 효과가 크게 얻어진다. 또한, 본 실시 형태에 있어서는, 화소 매트릭스의 각 열에 착안하면, 화소 형성부는 제1 데이터 신호선과 제2 데이터 신호선에 1행마다 교대로 접속되어 있다. 즉, 상기 제1 실시 형태와 비교하여, 1개의 데이터 신호선이 데이터 신호를 공급해야 할 화소 형성부의 개수가 2분의 1로 된다. 이로 인해, 표시 품위를 저하시키지 않고, 표시 장치를 고속 동작시키는 것이 가능해진다. 예를 들어, 구동 주파수가 240㎐인 표시 장치에 본 실시 형태에 이러한 구성을 적용할 수 있다. 또한, 상기 제1 실시 형태와 마찬가지로, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

<6. 제6 실시 형태>

<6.1 전체 구성>

액정 표시 장치의 개략 구성에 대해서는, 상기 제1 실시 형태와 마찬가지이므로 설명을 생략한다(도 2 참조). 본 실시 형태에 있어서의 액티브 매트릭스 기판(1)의 평면도는, 상기 제4 실시 형태와 마찬가지로, 도 19에 도시하는 바와 같은 것이 된다. 단, 화소 매트릭스의 각 열에 착안했을 때, 화소 형성부는, 당해 각 열의 한 변(도 19에서는 좌변)을 따라 배치된 데이터 신호선과 당해 각 열의 다른 한 변(도 19에서는 우변)을 따라 배치된 데이터 신호선에 1행마다 교대로 접속되어 있다.

<6.2 화소 형성부의 구조>

<6.2.1 평면 구조>

도 34는, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도이다. 화소 형성부 PIX1~PIX4와 제1 주사 신호선 GLi, GLi+1, 제2 주사 신호선 G2Li, G2Li+1, 보유 지지 용량 배선 CSL, 제1 용량 배선 SEL1, 및 제2 용량 배선 SEL2의 위치 관계에 대해서는, 상기 제4 실시 형태와 마찬가지이다(도 20 참조). 화소 형성부 PIX1~PIX4와 데이터 신호선의 접속 관계에 대해서는, 상기 제4 실시 형태와는 상이하다. 예를 들어, 화소 형성부 PIX1~PIX4와 데이터 신호선 SLj+1의 접속 관계에 착안한다. 상기 제4 실시 형태에 있어서는, 도 20에 도시하는 바와 같이, 데이터 신호선 SLj+1은 화소 형성부 PIX3 내의 트랜지스터 TFT3a, TFT3b와 화소 형성부 PIX4 내의 트랜지스터 TFT4a, TFT4b에 접속되어 있다. 이에 반해, 본 실시 형태에 있어서는, 도 34에 도시하는 바와 같이, 데이터 신호선 SLj+1은 화소 형성부 PIX3 내의 트랜지스터 TFT3a, TFT3b와 화소 형성부 PIX2 내의 트랜지스터 TFT2a, TFT2b에 접속되어 있다. 이와 같이, 본 실시 형태에 있어서는, 각 데이터 신호선에 접속되는 화소 형성부는 지그재그 형상으로 배치되어 있다.

도 35는, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도이다. 본 실시 형태에 있어서는, 제3 트랜지스터 TFT1c의 소스 전극(24c)은 소스 인출 배선(37)과 접속되고, 소스 인출 배선(37)은 접속 전극(36) 및 콘택트(30)을 통해서 제1 용량 배선 SEL1에 접속되어 있다. 또한, 제1 부화소부 PIX1A에 있어서, 용량 배선 CSL과 데이터 신호선 SLj+1 사이의 영역에 용량 전극(100)이 형성되어 있다. 또한, 용량 전극(100)과 화소 전극(29a)은 액티브 매트릭스 기판(1) 상에 있어서 상하 방향으로 겹치도록 배치되어 있다. 이에 의해, 용량 Cc01이 형성되어 있다.

<6.2.2 단면 구조>

도 36A는, 도 35의 A-A선 단면도이다. 도 36B는, 도 35의 B-B선 단면도이다. 도 36C는, 도 35의 C-C선 단면도이다. 도 36D는, 도 35의 D-D선 단면도이다. 본 실시 형태에 있어서는, 도 36D에 도시하는 바와 같이, 게이트 절연층(33) 상에는, 보유 지지 용량 배선 CSL 및 용량 전극(100)도 형성되어 있다.

<6.2.3 등가 회로>

도 37은, 본 실시 형태에 있어서의 화소 형성부의 등가 회로도이다. 도 37에 도시하는 바와 같이, 화소 형성부 PIX1 내의 제1 트랜지스터 TFT1a 및 제2 트랜지스터 TFT1b는 데이터 신호선 SLj에 접속되고, 화소 형성부 PIX2 내의 제1 트랜지스터 TFT2a 및 제2 트랜지스터 TFT2b는 데이터 신호선 SLj+1에 접속되고, 화소 형성부 PIX3 내의 제1 트랜지스터 TFT3a 및 제2 트랜지스터 TFT3b는 데이터 신호선 SLj+1에 접속되고, 화소 형성부 PIX4 내의 제1 트랜지스터 TFT4a 및 제2 트랜지스터 TFT4b는 데이터 신호선 SLj+2에 접속되어 있다. 또한, 각 화소 형성부 내의 제1 부화소부 및 제2 부화소부의 구성에 대해서는, 트랜지스터와 데이터 신호선의 접속 관계를 제외하고, 상기 제5 실시 형태(도 29 참조)와 마찬가지로 되어 있다.

<6.3 구동 방법>

다음에, 도 38 및 도 39를 참조하면서, 본 실시 형태에 있어서의 구동 방법에 대해서 설명한다. 제1 주사 신호선 GLi, GLi+1, 데이터 신호선 SLj, SLj+1, 보유 지지 용량 배선 CSL, 제1 용량 배선 SEL1, 및 제2 용량 배선 SEL2에 대해서는, 상기 제1 실시 형태와 마찬가지로 구동된다. 또한, 상기 제1 실시 형태와 마찬가지로, 제2 주사 신호선 GL1~GLm에는, 1행씩 순차적으로 게이트 온 전위 Vgh가 부여된다. 단, 본 실시 형태에 있어서는, 상기 제1 실시 형태와는 달리, 각 행에 관하여, 제2 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍은, 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍보다도 2수평 주사 기간 지연되어 있다. 또한, 제2 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍이 제1 주사 신호선에 게이트 온 전위 Vgh가 부여되는 타이밍보다도 2수평 주사 기간 지연되어 있는 이유에 대해서는, 상기 제5 실시 형태와 동일이다.

이상과 같은 전제 하에서, 화소 형성부 내의 용량 전극 및 화소 전극의 전위가 어떻게 변화되는지에 대해서 설명한다(도 38 및 도 39를 참조).

시점 t11이 되면, 제1 주사 신호선 GLi+1의 전위가 게이트 온 전위 Vgh로 된다. 이에 의해, 제1 트랜지스터 TFT2a, TFT4a, 및 제2 트랜지스터 TFT2b, TFT4b가 온 상태로 된다. 또한, 전체 화면 일색의 정지 화상이 표시되는 것으로 가정하고 있으므로, 데이터 신호선 SLj+2의 전위는, 데이터 신호선 SLj의 전위와 동일하다. 즉, 홀수 프레임에는, 데이터 신호선 SLj+2의 전위는 정극성의 전위 Vsh로 되어 있다. 이상으로부터, 시점 t11에는, 화소 형성부 PIX2 내의 화소 전극(49a, 49b)의 전위는 Vsl로 저하하고, 화소 형성부 PIX4 내의 화소 전극(89a, 89b)의 전위는 Vsh로 상승한다.

또한, 시점 t11에는, 화소 형성부 PIX1, PIX3을 포함하는 행의 1개 전의 행에 있어서, 제2 주사 신호선의 전위가 게이트 온 전위 Vgh로 된다. 홀수 프레임에는, 제2 용량 배선 SEL2는 비교적 낮은 레벨의 전위 Vcsl로 되어 있다. 이상으로부터, 화소 형성부 PIX1, PIX3을 포함하는 행의 1개 전의 행에 있어서, 용량 전극(100, 101)의 전위가 저하한다. 여기서, 도 37에 도시하는 바와 같이, 용량 전극(100)과 화소 전극(29a)은 용량 결합하고 있다. 이로 인해, 화소 전극(29a)의 전위는 Vsh로부터 Vsh-ΔV로 저하한다. 마찬가지로, 도 37에 도시하는 바와 같이, 용량 전극(101)과 화소 전극(69a)은 용량 결합하고 있다. 이로 인해, 화소 전극(69a)의 전위는 Vsl로부터 Vsl-ΔV로 저하한다.

시점 t12가 되면, 제2 주사 신호선 G2Li의 전위가 게이트 온 전위 Vgh로 된다. 이로 인해, 트랜지스터 TFT1c, TFT3c가 온 상태로 된다. 또한, 홀수 프레임에는, 제1 용량 배선 SEL1은 비교적 높은 레벨의 전위 Vcsh로 되어 있다. 이로 인해, 시점 t12에는, 화소 형성부 PIX1 내의 용량 전극(31)의 전위 및 화소 형성부 PIX3 내의 용량 전극(71)의 전위는 Vcsh로 상승한다. 이상으로부터, 시점 t12에는, 화소 전극(29b)의 전위는 Vsh로부터 Vsh+ΔV로 상승하고, 화소 전극(69b)의 전위는 Vsl로부터 Vsl+ΔV로 상승한다.

시점 t13이 되면, 제2 주사 신호선 G2Li+1의 전위가 게이트 온 전위 Vgh로 된다. 이로 인해, 제3 트랜지스터 TFT2c, TFT4c가 온 상태로 된다. 또한, 홀수 프레임에는, 제2 용량 배선 SEL2는 비교적 낮은 레벨의 전위 Vcsl로 되어 있다. 이에 의해, 시점 t13에는, 화소 형성부 PIX2 내의 용량 전극(51)의 전위 및 화소 형성부 PIX4 내의 용량 전극(91)의 전위는 Vcsl로 저하한다. 이상으로부터, 시점 t13에는, 화소 전극(49b)의 전위는 Vsl로부터 Vsl-ΔV로 상승하고, 화소 전극(89b)의 전위는 Vsh로부터 Vsh-ΔV로 저하한다.

<6.4 효과>

본 실시 형태에 따르면, 상기 제5 실시 형태와 마찬가지로, 각 화소 형성부에 있어서, 제1 부화소부의 화소 전극과 제2 부화소부의 화소 전극에 동일한 전위가 부여된 후, 한쪽의 부화소부의 전위는 약간 상승하고, 다른 쪽의 부화소부의 전위는 약간 저하한다. 이로 인해, 시야각 특성 개선의 효과가 크게 얻어진다. 또한, 상기 제1 실시 형태와 마찬가지로, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다.

<7. 제7 실시 형태>

<7.1 전체 구성>

액정 표시 장치의 개략 구성에 대해서는, 상기 제1 실시 형태와 마찬가지이므로 설명을 생략한다(도 2 참조). 도 40은, 본 발명의 제7 실시 형태에 있어서의 액티브 매트릭스 기판(1)의 평면도이다. 본 실시 형태에 있어서는, 보유 지지 용량 배선 CSL 및 보유 지지 용량 배선 줄기(18)가 설치되어 있지 않은 점을 제외하고, 상기 제6 실시 형태와 동일 구성으로 되어 있다. 따라서, 이하, 주로 상기 제6 실시 형태와 상이한 점에 대해서 설명하고, 상기 제6 실시 형태와 마찬가지의 점에 대해서는 설명을 생략한다.

<7.2 화소 형성부의 구조>

<7.2.1 평면 구조>

도 41은, 화소 형성부 PIX1~PIX4가 형성되어 있는 영역의 평면도이다. 또한, 도 42는, 화소 형성부 PIX1이 형성되어 있는 영역의 일부의 확대 평면도이다. 상술한 바와 같이, 본 실시 형태에 있어서는, 보유 지지 용량 배선 CSL이 설치되어 있지 않다. 이로 인해, 예를 들어 화소 형성부 PIX1에는, 상기 제6 실시 형태(도 34 참조)와는 달리, 보유 지지 용량 배선 CSL과 화소 전극(29a, 29b)에 의해 형성되는 보유 지지 용량 Ccs1a, Ccs1b가 포함되어 있지 않다.

<7.2.2 단면 구조>

도 43의 (A)는, 도 42의 A-A선 단면도이다. 도 43의 (B)는, 도 42의 B-B선 단면도이다. 도 43의 (C)는, 도 42의 C-C선 단면도이다. 도 43의 (D)는, 도 42의 D-D선 단면도이다. 본 실시 형태에 있어서는, 도 43의 (D)에 도시하는 바와 같이, 게이트 절연층(33) 상에 보유 지지 용량 배선 CSL은 형성되어 있지 않다.

<7.2.3 등가 회로>

도 44는, 본 실시 형태에 있어서의 화소 형성부의 등가 회로도이다. 상술한 바와 같이, 본 실시 형태에 있어서는, 보유 지지 용량 배선 CSL이 설치되어 있지 않다. 이로 인해, 각 화소 형성부에는, 제1 부화소부 내의 화소 전극과 보유 지지 용량 배선 CSL에 의해 형성되는 용량 및 제2 부화소부 내의 화소 전극과 보유 지지 용량 배선 CSL에 의해 형성되는 용량이 포함되어 있지 않다.

<7.3 구동 방법>

다음에, 도 45 및 도 39를 참조하면서, 본 실시 형태에 있어서의 구동 방법에 대해서 설명한다. 도 45에 도시하는 바와 같이, 제1 주사 신호선 GLi, 제2 주사 신호선 G2Li, 제1 주사 신호선 GLi+1, 제2 주사 신호선 G2Li+1, 데이터 신호선 SLj, SLj+1, 제1 용량 배선 SEL1, 및 제2 용량 배선 SEL2는, 상기 제6 실시 형태와 마찬가지로 구동된다. 이로 인해, 각 화소 형성부 내의 화소 전극의 전위 및 용량 전극의 전위는, 상기 제6 실시 형태와 마찬가지로 변화된다(도 39 참조). 단, 본 실시 형태에 있어서는, ΔV의 크기를 구하는 식인 상기 식(1) 중의 K는, 다음 식(4)로 구해진다.

K=C1/(Clc1b+C1) …(4)

본 실시 형태에 있어서, 전위 변동용 용량 C1의 용량값의 크기를 가령 상기 제1~제6 실시 형태와 동일하게 하면, 화소 전극의 전위 변화의 크기 ΔV는 상기 제1~제6 실시 형태와는 다른 크기로 된다. 이로 인해, 화소 전극의 전위 변화가 원하는 크기로 되도록, 전위 변동용 용량 C1의 용량값의 크기를 조정할 필요가 있다.

<7.4 효과>

본 실시 형태에 따르면, 상기 제6 실시 형태와 마찬가지로, 각 화소 형성부에 있어서, 제1 부화소부의 화소 전극과 제2 부화소부의 화소 전극에 동일한 전위가 부여된 후, 한쪽의 부화소부의 전위는 약간 상승하고, 다른 쪽의 부화소부의 전위는 약간 저하한다. 이로 인해, 시야각 특성 개선의 효과가 크게 얻어진다. 또한, 상기 제1 실시 형태와 마찬가지로, 표시 품위를 저하시키지 않고, 배선 영역의 축소에 의한 프레임 협소화를 실현하는 것이 가능해진다. 또한, 보유 지지 용량 배선 CSL을 갖지 않는 구성으로 되어 있으므로, 배선 영역이 효과적으로 축소되어, 한층 더한 프레임 협소화를 실현하는 것이 가능해진다.

<8. 액정 표시 장치를 텔레비전 수신기에 사용한 예>

다음에, 본 발명에 따른 액정 표시 장치를 텔레비전 수신기에 사용한 예에 대해서 설명한다. 도 46은, 이 텔레비전 수신기용의 표시 장치(800)의 구성을 도시하는 블록도이다. 이 표시 장치(800)는, Y/C 분리 회로(80)와, 비디오 크로마 회로(81)와, A/D 컨버터(82)와, 액정 컨트롤러(83)와, 액정 표시 유닛(84)과, 백라이트 구동 회로(85)와, 백라이트(86)와, 마이컴(마이크로컴퓨터)(87)과, 계조 회로(88)를 구비하고 있다. 또한, 상기 액정 표시 유닛(84)은, 액정 패널과, 액정 패널을 구동하기 위한 소스 드라이버 및 게이트 드라이버를 포함하고 있다.

상기 구성의 표시 장치(800)에서는, 우선, 텔레비전 신호로서의 복합 컬러 영상 신호 Scv가 외부로부터 Y/C 분리 회로(80)에 입력되고, 당해 복합 컬러 영상 신호 Scv가 휘도 신호와 색신호로 분리된다. 휘도 신호와 색신호는, 비디오 크로마 회로(81)에서 광의 3원색에 대응하는 아날로그 RGB 신호로 변환된다. 또한, 그 아날로그 RGB 신호는, A/D 컨버터(82)에 의해, 디지털 RGB 신호로 변환된다. 그 디지털 RGB 신호는 액정 컨트롤러(83)에 입력된다. 또한, Y/C 분리 회로(80)에서는, 외부로부터 입력된 복합 컬러 영상 신호 Scv로부터 수평 동기 신호 및 수직 동기 신호도 취출된다. 이들 동기 신호도 마이크로컴퓨터(87)를 통해서 액정 컨트롤러(83)에 입력된다.

액정 컨트롤러(83)는, A/D 컨버터(82)로부터 부여되는 디지털 RGB 신호에 기초하여 드라이버용 데이터 신호를 출력한다. 또한, 액정 컨트롤러(83)는, 액정 표시 유닛(84) 내의 소스 드라이버 및 게이트 드라이버를 동작시키기 위한 타이밍 제어 신호를, 상기 동기 신호에 기초하여 생성하고, 그들 타이밍 제어 신호를 소스 드라이버 및 게이트 드라이버에 부여한다. 또한, 계조 회로(88)에서는 컬러 표시의 3원색 R, G, B 각각의 계조 전압이 생성되고, 그들 계조 전압도 액정 표시 유닛(84)에 공급된다.

액정 표시 유닛(84)에서는, 이들 드라이버용 데이터 신호, 타이밍 제어 신호 및 계조 전압에 기초하여 내부의 소스 드라이버나 게이트 드라이버 등에 의해 구동용 신호(데이터 신호, 주사 신호 등)가 생성된다. 그리고, 그들 구동용 신호에 기초하여, 내부의 액정 패널에 컬러 화상이 표시된다. 또한, 이 액정 표시 유닛(84)에 의해 화상을 표시하기 위해서는, 액정 표시 유닛(84) 내의 액정 패널의 후방으로부터 광을 조사할 필요가 있다. 이 표시 장치(800)에서는, 마이크로컴퓨터(87)의 제어 하에서 백라이트 구동 회로(85)가 백라이트(86)를 구동함으로써, 액정 패널의 이면에 광이 조사된다.

상기한 처리를 포함하여, 시스템 전체의 제어는 마이크로컴퓨터(87)에 의해 행해진다. 또한, 외부로부터 입력되는 영상 신호(복합 컬러 영상 신호)로서는, 텔레비전 방송에 기초하는 영상 신호뿐만 아니라, 카메라에 의해 촬상된 영상 신호나, 인터넷 회선을 통해서 공급되는 영상 신호 등도 사용 가능하다. 즉, 이 표시 장치(800)에서는, 여러 가지의 영상 신호에 기초하는 화상 표시가 가능하다.

상기 구성의 표시 장치(800)에서 텔레비전 방송에 기초하는 화상을 표시하는 경우에는, 도 47에 도시하는 바와 같이, 당해 표시 장치(800)에 튜너부(90)가 접속된다. 튜너부(90)는, 안테나에서 수신한 수신파(고주파 신호) 중으로부터 수신해야 할 채널의 신호를 발췌해서 중간 주파 신호로 변환한다. 또한, 튜너부(90)는, 그 중간 주파수 신호를 검파함으로써, 텔레비전 신호로서의 복합 컬러 영상 신호 Scv를 취출한다. 그 복합 컬러 영상 신호 Scv는, 상술한 바와 같이 표시 장치(800)에 입력되고, 당해 복합 컬러 영상 신호 Scv에 기초하는 화상이 표시 장치(800)에 의해 표시된다.

도 48은, 상기 구성의 표시 장치(800)를 텔레비전 수신기로 할 때의 기계적 구성의 일례를 도시하는 분해 사시도이다. 도 48에 도시한 예에서는, 텔레비전 수신기는, 그 구성 요소로서, 상기 표시 장치(800) 이외에 제1 하우징(801) 및 제2 하우징(806)을 갖고 있고, 표시 장치(800)를 제1 하우징(801)과 제2 하우징(806)으로 감싸도록 해서 협지한 구성으로 되어 있다. 제1 하우징(801)에는, 표시 장치(800)에서 표시되는 화상을 투과시키는 개구부(801a)가 형성되어 있다. 또한, 제2 하우징(806)은, 표시 장치(800)의 배면측을 덮는 것이며, 당해 표시 장치(800)를 조작하기 위한 조작용 회로(805)가 설치됨과 함께, 하방에 지지용 부재(808)가 설치되어 있다.

<9. 기타>

상기 제7 실시 형태에 있어서의 표시 영역(8) 내의 구성은, 상기 제6 실시 형태에 있어서의 구성으로부터 보유 지지 용량 배선 CSL을 제외한 구성으로 되어 있다. 이와 마찬가지로 해서, 상기 제1~제5 실시 형태에 있어서의 구성으로부터 보유 지지 용량 배선 CSL을 제외한 구성을 채용할 수도 있다. 이에 의해, 상기 제1~제5 실시 형태에 대해서도, 배선 영역이 효과적으로 축소되어, 한층 더한 프레임 협소화를 실현하는 것이 가능해진다.

1 : 액티브 매트릭스 기판
8 : 표시 영역
9 : 주변 영역
10 : (액티브 매트릭스 기판의) 글래스 기판
11 : 액정 패널
18 : 보유 지지 용량 배선 줄기
19 : 제1 용량 배선 줄기
20 : 제2 용량 배선 줄기
29a, 29b, 49a, 49b, 69a, 69b, 89a, 89b : 화소 전극
31, 51, 71, 91 : 용량 전극
PIX1~PIX4 : 화소 형성부
PIX1A~PIX4A : 제1 부화소부
PIX1B~PIX4B : 제2 부화소부
GL1~GLm : 제1 주사 신호선
G2L1~G2Lm : 제2 주사 신호선
SL1~SLn : 데이터 신호선
CSL : 보유 지지 용량 배선
SEL1 : 제1 용량 배선
SEL2 : 제2 용량 배선

Claims

1개의 화소를 형성하는 화소 형성부가 제1 부화소부와 제2 부화소부를 포함하는 액정 표시 장치로서,
복수의 데이터 신호선과,
상기 복수의 데이터 신호선과 교차하도록 설치되고, 선택적으로 구동되는 복수의 제1 주사 신호선과,
상기 복수의 데이터 신호선과 상기 복수의 제1 주사 신호선의 교차점에 각각 대응하도록 설치되고, 화소 매트릭스를 형성하는 복수의 상기 화소 형성부와,
상기 복수의 제1 주사 신호선과 대응하도록 설치되고, 선택적으로 구동되는 복수의 제2 주사 신호선과,
복수의 전위 변동용 용량 배선과,
공통 전극을 구비하고,
상기 제1 부화소부는,
제1 전극이 상기 제1 주사 신호선에 접속되고, 제2 전극이 상기 데이터 신호선에 접속되고, 상기 제1 주사 신호선이 선택되어 있을 때 온 상태로 되는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 제3 전극에 접속되고, 상기 공통 전극과의 사이에 용량이 형성되도록 배치된 제1 화소 전극을 포함하고,
상기 제2 부화소부는,
제1 전극이 상기 제1 주사 신호선에 접속되고, 제2 전극이 상기 데이터 신호선에 접속되고, 상기 제1 주사 신호선이 선택되어 있을 때 온 상태로 되는 제2 스위칭 소자와,
상기 제2 스위칭 소자의 제3 전극에 접속되고, 상기 공통 전극과의 사이에 용량이 형성되도록 배치된 제2 화소 전극과,
제1 전극이 상기 제2 주사 신호선에 접속되고, 제2 전극이 상기 전위 변동용 용량 배선의 하나에 접속되고, 상기 제2 주사 신호선이 선택되어 있을 때 온 상태로 되는 제3 스위칭 소자와,
상기 제3 스위칭 소자의 제3 전극에 접속되고, 상기 제2 화소 전극과의 사이에 용량이 형성되도록 배치된 전위 변동용 용량 전극을 포함하고,
각 프레임 기간에 있어서, 상기 화소 매트릭스의 각 행에 대응하는 제2 주사 신호선은, 당해 각 행에 대응하는 제1 주사 신호선이 선택된 후에 선택되는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
상기 전위 변동용 용량 배선에는, 1프레임 기간마다 상이한 전위가 부여되는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
상기 전위 변동용 용량 배선은, 상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,
상기 제2 주사 신호선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 데이터 신호선과 상기 전위 변동용 용량 배선 사이에 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
상기 전위 변동용 용량 배선은, 상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 주사 신호선과 상기 제2 주사 신호선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 데이터 신호선과 상기 전위 변동용 용량 배선 사이에 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
상기 전위 변동용 용량 배선은, 상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,
상기 제2 주사 신호선과 상기 전위 변동용 용량 배선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 인접하는 2개의 상기 데이터 신호선 사이에 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제5항에 있어서,
상기 화소 매트릭스의 각 행의 화소 형성부에 포함되는 상기 전위 변동용 용량 전극은, 당해 각 행의 다음 행의 화소 형성부에 포함되는 상기 제1 화소 전극과의 사이에 용량이 형성되도록 배치되고,
상기 화소 매트릭스의 각 열에 있어서, 당해 각 열의 한쪽 측에 배치된 데이터 신호선과 당해 각 열의 다른 쪽 측에 배치된 데이터 신호선이, 1행마다 교대로, 상기 화소 형성부 내의 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자의 제2 전극에 접속되고,
상기 화소 매트릭스의 각 행에 대응하는 제2 주사 신호선은, 당해 각 행의 다음 행에 대응하는 제1 주사 신호선이 선택된 후에 선택되는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
상기 데이터 신호선은, 상기 화소 매트릭스의 각 열에 대해서 제1 데이터 신호선과 제2 데이터 신호선으로 이루어지고,
상기 전위 변동용 용량 배선은, 상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,
상기 제2 주사 신호선과 상기 전위 변동용 용량 배선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 제1 데이터 신호선과 상기 제2 데이터 신호선 사이에 배치되고,
상기 화소 매트릭스의 각 열에 있어서, 상기 제1 데이터 신호선과 상기 제2 데이터 신호선이, 1행마다 교대로, 상기 화소 형성부 내의 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자의 제2 전극에 접속되고,
상기 화소 매트릭스의 각 행의 화소 형성부에 포함되는 상기 전위 변동용 용량 전극은, 당해 각 행의 다음 행의 화소 형성부에 포함되는 상기 제1 화소 전극과의 사이에 용량이 형성되도록 배치되고,
상기 복수의 제1 주사 신호선은, 2개를 1조로 해서 1조씩 순차적으로 구동되고,
각 조를 구성하는 2개의 제1 주사 신호선에 대응하는 2개의 제2 주사 신호선은, 당해 각 조의 다음에 구동되는 조를 구성하는 2개의 제1 주사 신호선이 선택된 후에 선택되는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
상기 전위 변동용 용량 배선은, 제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,
상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1행마다 또는 1열마다 교대로 대응하도록 설치되고,
상기 제1 전위 변동용 용량 배선에 비교적 고레벨의 제1 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 비교적 저레벨의 제2 전위가 부여되고,
상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
일정한 전위가 부여되는 복수의 보유 지지 용량 배선을 더 구비하고,
상기 제1 부화소부에서는, 상기 보유 지지 용량 배선과 상기 제1 화소 전극에 의해 용량이 형성되고,
상기 제2 부화소부에서는, 상기 보유 지지 용량 배선과 상기 제2 화소 전극에 의해 용량이 형성되는 것을 특징으로 하는 액정 표시 장치.

제9항에 있어서,
상기 보유 지지 용량 배선은, 상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제9항에 있어서,
상기 보유 지지 용량 배선은, 상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제10항에 있어서,
상기 전위 변동용 용량 배선은,
제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,
상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1열마다 교대로 대응하도록 설치되고,
상기 제1 전위 변동용 용량 배선에 비교적 고레벨의 제1 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 비교적 저레벨의 제2 전위가 부여되고,
상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되고,
상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,
상기 제2 주사 신호선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 데이터 신호선과 상기 전위 변동용 용량 배선 사이에 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제10항에 있어서,
상기 전위 변동용 용량 배선은,
제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,
상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1열마다 교대로 대응하도록 설치되고,
상기 제1 전위 변동용 용량 배선에 비교적 고레벨의 제1 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 비교적 저레벨의 제2 전위가 부여되고,
상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되고,
상기 제1 주사 신호선과 상기 제2 주사 신호선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 데이터 신호선과 상기 전위 변동용 용량 배선 사이에 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제10항에 있어서,
상기 전위 변동용 용량 배선은,
제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,
상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1행마다 교대로 대응하도록 설치되고,
상기 제1 전위 변동용 용량 배선에 비교적 고레벨의 제1 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 비교적 저레벨의 제2 전위가 부여되고,
상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되고,
상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,
상기 제2 주사 신호선과 상기 전위 변동용 용량 배선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 인접하는 2개의 상기 데이터 신호선 사이에 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제10항에 있어서,
상기 전위 변동용 용량 배선은,
제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,
상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1행마다 교대로 대응하도록 설치되고,
상기 제1 전위 변동용 용량 배선에 비교적 고레벨의 제1 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 비교적 저레벨의 제2 전위가 부여되고,
상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되고,
상기 데이터 신호선은, 상기 화소 매트릭스의 각 열에 대해서 제1 데이터 신호선과 제2 데이터 신호선으로 이루어지고,
상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,
상기 제2 주사 신호선과 상기 전위 변동용 용량 배선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 제1 데이터 신호선과 상기 제2 데이터 신호선 사이에 배치되고,
상기 화소 매트릭스의 각 열에 있어서, 상기 제1 데이터 신호선과 상기 제2 데이터 신호선이, 1행마다 교대로, 상기 화소 형성부 내의 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자의 제2 전극에 접속되고,
상기 화소 매트릭스의 각 행의 화소 형성부에 포함되는 상기 전위 변동용 용량 전극은, 당해 각 행의 다음 행의 화소 형성부에 포함되는 상기 제1 화소 전극과의 사이에 용량이 형성되도록 배치되고,
상기 복수의 제1 주사 신호선은, 2개를 1조로 해서 1조씩 순차적으로 구동되고,
각 조를 구성하는 2개의 제1 주사 신호선에 대응하는 2개의 제2 주사 신호선은, 당해 각 조의 다음에 구동되는 조를 구성하는 2개의 제1 주사 신호선이 선택된 후에 선택되는 것을 특징으로 하는 액정 표시 장치.

제11항에 있어서,
상기 전위 변동용 용량 배선은,
제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,
상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1열마다 교대로 대응하도록 설치되고,
상기 제1 전위 변동용 용량 배선에 비교적 고레벨의 제1 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 비교적 저레벨의 제2 전위가 부여되고,
상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되고,
상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,
상기 제2 주사 신호선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 상기 데이터 신호선과 상기 전위 변동용 용량 배선 사이에 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
상기 전위 변동용 용량 배선은,
제1 전위 변동용 용량 배선과 제2 전위 변동용 용량 배선으로 이루어지고,
상기 제1 주사 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되고,
상기 제1 전위 변동용 용량 배선과 상기 제2 전위 변동용 용량 배선은, 상기 화소 매트릭스에 1행마다 교대로 대응하도록 설치되고,
상기 제1 전위 변동용 용량 배선에 비교적 고레벨의 제1 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 비교적 저레벨의 제2 전위가 부여되고,
상기 제1 전위 변동용 용량 배선에 상기 제2 전위가 부여되고 있을 때는, 상기 제2 전위 변동용 용량 배선에는 상기 제1 전위가 부여되고,
상기 제1 주사 신호선은, 상기 화소 매트릭스의 각 행에 있어서 상기 제1 화소 전극과 상기 제2 화소 전극 사이를 통과하도록 배치되고,
상기 제2 주사 신호선과 상기 전위 변동용 용량 배선은, 상기 화소 매트릭스에 있어서 인접하는 2개의 행 사이를 통과하도록 배치되고,
상기 화소 매트릭스의 각 열의 화소 형성부에 포함되는 상기 제1 화소 전극과 상기 제2 화소 전극은, 인접하는 2개의 상기 데이터 신호선 사이에 배치되고,
상기 화소 매트릭스의 각 행의 화소 형성부에 포함되는 상기 전위 변동용 용량 전극은, 당해 각 행의 다음 행의 화소 형성부에 포함되는 상기 제1 화소 전극과의 사이에 용량이 형성되도록 배치되고,
상기 화소 매트릭스의 각 열에 있어서, 당해 각 열의 한쪽 측에 배치된 데이터 신호선과 당해 각 열의 다른 쪽 측에 배치된 데이터 신호선이, 1행마다 교대로, 상기 화소 형성부 내의 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자의 제2 전극에 접속되고,
상기 화소 매트릭스의 각 행에 대응하는 제2 주사 신호선은, 당해 각 행의 다음 행에 대응하는 제1 주사 신호선이 선택된 후에 선택되는 것을 특징으로 하는 액정 표시 장치.

제17항에 있어서,
일정한 전위가 부여되는 복수의 보유 지지 용량 배선을 더 구비하고,
상기 제1 부화소부에서는, 상기 보유 지지 용량 배선과 상기 제1 화소 전극에 의해 용량이 형성되고,
상기 제2 부화소부에서는, 상기 보유 지지 용량 배선과 상기 제2 화소 전극에 의해 용량이 형성되고,
상기 보유 지지 용량 배선은, 상기 데이터 신호선이 연장되는 방향에 대해 평행한 방향으로 연장되도록 배치되어 있는 것을 특징으로 하는 액정 표시 장치.

제1항에 있어서,
상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자는, 금속 산화물 반도체로 이루어지는 박막 트랜지스터인 것을 특징으로 하는 액정 표시 장치.

제19항에 있어서,
구동 주파수가 240㎐ 이상인 것을 특징으로 하는 액정 표시 장치.