KR20120111713A - 메모리 및 메모리 읽기 방법 - Google Patents
메모리 및 메모리 읽기 방법 Download PDFInfo
- Publication number
- KR20120111713A KR20120111713A KR1020110030375A KR20110030375A KR20120111713A KR 20120111713 A KR20120111713 A KR 20120111713A KR 1020110030375 A KR1020110030375 A KR 1020110030375A KR 20110030375 A KR20110030375 A KR 20110030375A KR 20120111713 A KR20120111713 A KR 20120111713A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- bit
- line
- input
- block
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/30—Reduction of number of input/output pins by using a serial interface to transmit or receive addresses or data, i.e. serial access memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
SPI 버스로 통신하는 NAND 셀 어레이를 포함하는 메모리에서 데이터를 읽는 방법이 공개된다. 이 방법은 NAND 셀 어레이의 블록 주소, 워드-라인 주소 및 비트-라인 주소를 순차적으로 입력받는 단계, 및 위의 비트-라인 주소의 입력이 완료된 후 즉시 NAND 셀 어레이에 기록된 데이터의 출력을 시작하는 단계를 포함한다. 이때, 위의 입력받는 단계는 한 개의 입력 단자를 통해 수행된다.
Description
본 발명은 메모리 및 메모리 읽기 방법에 관한 것으로서, 특히 한 개의 입력단자로 주소를 입력 받으며 NAND 셀 어레이를 갖는 메모리 및 이 메모리를 읽는 방법에 관한 것이다.
NOR 셀 어레이를 갖는 메모리 디바이스와 통신하기 위한 인터페이스로서 SPI(Serial Peripheral Interface) 버스(bus)를 사용할 수 있다. SPI 버스는 모토롤라(Motorola)에 의해 제안되어 널리 사용되고 있는 기술이다. SPI에 버스는 하나의 마스터(mater) 디바이스와 한 개 이상의 슬레이브(slave) 디바이스 간의 통신 규격이며, 클록 주파수로서 보통 1Mhz 내지 100Mhz 이상을 사용한다. 슬레이브 디바이스는 트라이-스테이트(tri-state) 출력 단자를 가지며, 전 양방(full duplex) 데이터 통신이 가능하다. 슬레이브 디바이스는 보통 한 개의 클록 단자, 한 개의 입력 단자, 한 개의 출력 단자, 및 한 개의 칩 선택 단자를 가질 수 있다.
NOR 셀 어레이를 갖는 메모리에 SPI 버스를 사용할 때에 NOR 셀 어레이를 갖는 메모리는 슬레이브 디바이스로서 동작할 수 있다. 이때 NOR 셀 어레이를 갖는 메모리에 구비된 한 개의 입력 단자를 통해 명령, 주소, 및 데이터가 입력될 수 있다. NOR 셀 어레이를 갖는 메모리에서는 큰 셀(Cell) 전류를 이용해 워드(Word) 혹은 바이트(byte) 단위로 읽을 수 있기 때문에 랜덤 읽기 시간이 매우 짧다. 따라서 SPI 버스를 통해 NOR 셀 어레이를 갖는 메모리에 읽기 명령 및 주소를 입력하는 경우에, 그 주소가 입력 완료된 즉시 저장된 데이터가 출력될 수 있다.
한편, NOR 셀 어레이를 갖는 메모리에 SPI 버스를 사용할 때에도, 클록 속도가 매우 빠른 경우에는, 예를 들어 클럭 속도가 70Mhz 이상인 경우에는 주소의 입력이 완료된 이후 소정 시간이 지난 후에야 데이터를 출력할 수 있다.
본 발명의 일 실시예에서는 NAND 셀 어레이를 갖는 메모리의 제어를 위해 SPI 버스를 사용하고자 한다.
NAND 셀 어레이를 갖는 메모리의 읽기 프로세서는 기본적으로 페이지(page) 단위로 수행되는데, 첫 페이지에 접근하는 시간이 예를 들어 약 수백 ns이기 때문에 NOR 셀 어레이를 갖는 메모리에 비해 랜덤 읽기 시간이 상대적으로 매우 긴 편이다(상술한 첫 페이지 접근 시간은 기술 수준에 따라 단축될 수도 있다). 따라서 SPI 버스를 이용하여 NAND 셀 어레이를 갖는 메모리를 읽는 경우에는, 주소가 입력된 후 소정의 시간이 경과한 후에야 그 주소에 저장된 데이터가 출력될 수 있다는 문제점이 있다.
따라서 본 발명의 일 실시예에서는 SPI 버스를 통해 NAND 셀 어레이를 갖는 메모리를 읽을 때에, 읽기 명령과 주소를 입력한 후 ‘즉시’ 데이터가 출력될 수 있는 방법을 제공하고자 한다. 여기서 ‘즉시’란 주소의 입력이 완료된 바로 다음 클록의 시점을 지칭하는 것이다. 또한 이러한 방법을 실행할 수 있는 메모리를 제공하고자 한다.
본 발명의 다른 실시예에서는 SPI 버스를 통해 NAND 셀 어레이를 갖는 메모리를 읽을 때에, 읽기 명령과 주소를 입력한 후 미리 결정된 시간 후에 데이터가 출력될 수 있는 방법 및 이를 구현한 메모리를 제공하고자 한다.
본 발명의 범위가 상술한 과제에 의해 제한되는 것은 아니다.
상술한 과제를 해결하기 위하여, 본 발명의 일 실시예에서는 NAND 셀 어레이를 갖는 메모리가 SPI 버스에 의해 제어될 때에는 NAND 셀 어레이의 주소가 한 개의 입력 단자를 통해서 들어오기 때문에, 주소가 모두 입력될 때까지 여유 시간이 상당히 확보될 수 있다는 점을 이용한다. 예를 들어, NAND 셀 어레이의 주소가 총 24 비트로 이루어지는 경우에는 총 24개의 클록에 걸쳐 주소가 입력된다는 점을 이용할 수 있다.
NAND 셀 어레이를 갖는 메모리의 첫 페이지를 읽기 위하여 각 셀에 필요한 전압을 제공하는 데에 소정의 시간이 걸릴 수 있는데, SPI 버스를 사용하는 NAND 셀 어레이를 갖는 메모리에 주소를 입력하는 시간과 위의 소정의 시간을 오버랩(overlap) 시킴으로써 주소 입력이 완료된 직후 즉시 데이터를 읽을 수 있도록 할 수 있다.
본 발명의 일 양상에 따른 메모리 읽기 방법은, NAND 셀 어레이(cell array)를 포함하는 메모리에서 NAND 셀 어레이에 기록된 데이터를 읽는 방법으로서, NAND 셀 어레이의 블록 주소, 워드-라인 주소 및 비트-라인 주소를 순차적으로 입력받는 단계, 및 위의 비트-라인 주소의 입력이 완료된 후 즉시 NAND 셀 어레이에 기록된 데이터의 출력을 시작하는 단계를 포함한다. 위의 입력받는 단계는 한 개의 입력 단자를 통해 수행된다.
본 발명의 다른 양상에 따른 메모리 읽기 방법은, NAND 셀 어레이를 포함하는 메모리에서 NAND 셀 어레이에 기록된 데이터를 읽는 방법으로서, NAND 셀 어레이의 블록 주소 및 워드-라인 주소를 순차적으로 입력받는 단계, 위의 블록 주소에 대응하는 블록에 속한 워드-라인들의 구동을 시작하는 단계, NAND 셀 어레이의 비트-라인 주소의 입력을 완료하는 단계, 및 위의 비트-라인 주소의 입력이 완료된 후 더미 비트 없이 바로 또는 소정의 더미 비트가 경과한 후부터 즉시 NAND 셀 어레이에 기록된 데이터의 출력을 시작하는 단계를 포함한다. 위의 블록 주소, 워드-라인 주소, 및 비트-라인 주소의 입력은 한 개의 입력 단자를 통해 수행된다. 위의 더미 비트는 예를 들어 여덟 클록 또는 그 이상의 클록 동안 유지될 수 있다.
본 발명의 또 다른 양상에 의한 메모리는, 제1입력 단자, NAND 셀 어레이, 및 위의 제1입력 단자로부터 NAND 셀 어레이의 주소를 입력받아 NAND 셀 어레이에 기록된 데이터를 출력하도록 되어 있는 제어 로직을 포함한다. 이때, 제어 로직은, 위의 주소에 포함된 블록 주소, 워드-라인 주소, 및 비트-라인 주소를 입력받도록 되어 있고, 위의 비트-라인 주소의 입력이 완료된 후 즉시 위의 주소에 기록된 데이터의 출력을 시작하도록 되어 있다. 위의 블록 주소, 워드-라인 주소, 및 비트-라인 주소는 이 순서대로 순차적으로 입력될 수 있다.
본 발명의 실시예에 따르면, SPI 버스를 통해 NAND 셀 어레이를 갖는 메모리를 읽을 때에, 읽기 명령과 주소를 입력한 후 즉시 데이터가 출력될 수 있다. 또는 위의 주소를 입력한 후 소정의 시간이 흐른 후에 데이터가 출력될 수 있다.
본 발명의 범위가 상술한 효과에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 메모리의 핀-아웃(pin-out) 구조를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 메모리의 내부 구조를 간략히 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른, NAND 셀 어레이를 갖는 메모리의 읽기 프로세스의 타이밍 다이어그램이다.
도 4는 본 발명의 일 실시예에 따른 메모리에 포함된 NAND 셀 어레이의 일부를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른, NAND 셀 어레이를 포함하는 메모리의 읽기 프로세스를 나타낸 것이다.
도 6에는 본 발명의 다른 실시예에 따른 워드-라인(word-line) 구동 방법을 도시하였다.
도 7에는 본 발명의 다른 실시예에 따른 비트-라인(bit-line) 프리챠징(precharging) 방법을 도시하였다.
도 8은 본 발명의 다른 실시예에 따른, NAND 셀 어레이를 갖는 메모리의 읽기 프로세스의 타이밍 다이어그램이다.
도 2는 본 발명의 일 실시예에 따른 메모리의 내부 구조를 간략히 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른, NAND 셀 어레이를 갖는 메모리의 읽기 프로세스의 타이밍 다이어그램이다.
도 4는 본 발명의 일 실시예에 따른 메모리에 포함된 NAND 셀 어레이의 일부를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른, NAND 셀 어레이를 포함하는 메모리의 읽기 프로세스를 나타낸 것이다.
도 6에는 본 발명의 다른 실시예에 따른 워드-라인(word-line) 구동 방법을 도시하였다.
도 7에는 본 발명의 다른 실시예에 따른 비트-라인(bit-line) 프리챠징(precharging) 방법을 도시하였다.
도 8은 본 발명의 다른 실시예에 따른, NAND 셀 어레이를 갖는 메모리의 읽기 프로세스의 타이밍 다이어그램이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 이하에서 사용되는 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
본 발명의 실시예들에 따른 메모리는 비휘발성 메모리 소자일 수 있다. 또한 비휘발성 메모리 소자는 전원이 제거되어도 데이터를 유지할 수 있는 메모리 소자를 지칭할 수 있다. 예를 들어, 이러한 비휘발성 메모리 소자는 플래시(flash) 메모리, 이이피롬(EEPROM), 상전이 메모리(PRAM), 자기 메모리(MRAM), 저항 메모리(RRAM) 등을 포함할 수 있다. 한편, 플래시 메모리는 플로팅 게이트 메모리, 전하 트랩형 메모리, 소노스(SONOS) 메모리 등으로 불릴 수도 있고, 그 명칭이 이러한 실시예들의 범위를 제한하지 않는다.
도 1은 본 발명의 일 실시예에 따른 메모리(1)의 핀-아웃(pin-out) 구성을 나타낸 것이다.
도 1을 참조하면, SCK(101)는 메모리(1)에 제공되는 타이밍 신호를 입력받는 클록 입력단자이다. SI(103)는 메모리(1)에서 명령(instruction), 주소(address), 데이터(data) 등을 입력받을 수 있는 단자이다. VCC(107)는 전력 공급 전압을 입력하는 단자이며, GND(108)는 VCC(107)에 대한 기준전위를 입력받는 단자이다. SO(104)는 메모리(1)로부터 데이터를 출력하는 단자이다.
CS#(102)는 메모리 선택 신호를 입력받는 단자로서, 메모리(1)가 선택되지 않는다는 신호가 들어오면 SO(104)가 하이-임피던스(high impedance) 상태로 될 수 있다. HOLD#(106)는 메모리(1)와 다른 장치 간의 통신을 중단하는데 사용되거나 또는 메모리(1)의 데이터를 출력하는 데에 사용될 수 있다. W#(107)는 메모리(1)의 프로그램(program) 또는 지우기(erase) 방지를 위한 영역의 크기를 고정(freeze)하는데 사용되거나 또는 메모리(1)의 데이터를 출력하는 데 사용될 수 있다.
메모리(1)는 상술한 SPI 버스를 이용한 통신에서 슬레이브 디바이스로서 사용될 수 있으며, SCK(101), CS#(102), SI(103), SO(104)는 각각 SPI 버스에서의 클록 단자, 칩 선택 단자, 입력 단자, 출력 단자에 대응될 수 있다.
도 2는 본 발명의 일 실시예에 따른 메모리(1)의 내부 구조를 간략히 나타낸 것이다.
메모리(1)는 입/출력 인터페이스(I/O interface)(100), 제어 로직(200), 아날로그 블록(300), 셀 어레이(400), 주소 디코더 블록들(510, 520, 530), 멀티플렉서(610, 620, 630)들을 포함하여 구성될 수 있다.
입/출력 인터페이스(100)는 도 1에서 설명한 각종 핀-아웃 단자에 연결되어 구성될 수 있다. 제어 로직(200)은 입/출력 인터페이스(100)로부터 클록, 주소, 데이터, 칩 선택 신호 등을 입력받고, 이를 해석하여 주소 디코더 블록들(510, 520, 530), 아날로그 블록(300), 입/출력 패드(100)를 제어할 수 있다. 아날로그 블록(300)은 셀 어레이(400) 및 주소 디코더 블록들(510, 520, 530)에 필요한 전원을 제공하기 위한 회로를 포함할 수 있으며, 제어 로직(200)에 의해 제어될 수 있다.
본 발명의 일 실시예에 있어서, 셀 어레이(400)는 NAND 셀 어레이로 구성될 수 있으며, 행(column)과 열(row)로 이루어진 2차원 매트릭스 구조를 가지 수 있다. 각 열은 워드-라인(word-line)으로 지칭되고, 각 행은 비트-라인(bit-line)으로 지칭될 수 있다. 또한, 셀 어레이(400)는 N개의 블록(400_0 ~ 400_N-1)들로 구분될 수 있다.
메모리(1)에 입력되는 주소는 셀 어레이(400)의 특정 영역을 지시할 수 있는데, 이 주소는 블록 주소, 워드-라인 주소, 비트-라인 주소를 포함하여 구성될 수 있다. 블록 디코드(510)부, 열 디코드(row decode)부, 및 행 디코드(column decode)부는 각각 블록 주소, 워드-라인 주소, 비트-라인 주소를 복호하여 선택하는 기능을 제공할 수 있다. 메모리(1)의 입력 데이터 및 출력 데이터가 전달되는 내부 경로에는 한 개 이상의 멀티플렉서(610, 620, 630)가 개재될 수 있다.
도 3은 본 발명의 일 실시예에 따른, NAND 셀 어레이를 갖는 메모리의 읽기 프로세스의 타이밍 다이어그램이다.
이하 본 명세서에서 “[a, b]”는 타이밍 다이어그램 중에서 시각(a)와 시각(b) 사이의 구간을 지시하는 것이다.
도 3에 나타낸 4개의 신호는 메모리에 입력되는 SCK(101), CS#(102), SI(103) 신호와, 메모리로부터 출력되는 SO(104) 신호를 나타낸다. CS#(102)를 통해 시각(t1)에 칩 선택 신호가 입력되면 시각(t2)부터 SCK(101)를 통해 클록이 입력되기 시작한다. 그 다음, 명령(instruction) 신호가 SI(103)를 통해 8 클록 동안 입력된다([t2, t3]). 그리고 뒤 이어 24 비트 주소가 24 클록 동안 SI(103)를 통해 입력된다([t3, t4]). 입력된 명령 신호가 데이터 읽기를 지시한 것('00000011')이라면, 24 비트 주소의 입력이 완료된 후 즉시 입력된 주소에 저장되었던 데이터가 SO(104)를 통해 출력된다. 여기서 '즉시'라는 것은 주소의 입력이 완료되는 클록의 바로 다음 클록을 의미한다. 또한 SCK(101)를 통해 입력되는 클록은 그 길이가 시간에 따라 신장되지 않고 시각(t1) 이후 일정한 간격으로 계속 입력된다.
NAND 셀 어레이(cell array)에 저장된 데이터를 읽기 위하여, 입력된 주소에 대응하는 메모리 셀의 게이트에는 0V의 전압을 인가하고 나머지 메모리 셀(memory cell)의 게이트(gate)에는 약 4.5V 또는 5.0V의 전압을 인가할 수 있다. 또한, 메모리 셀의 비트-라인에는 약 1.0V ~ 1.8V 사이의 전압이 인가될 수 있다. 메모리 셀의 워드-라인(word-line)에는 메모리 셀의 게이트가 연결되어 있으며, 메모리 셀의 비트-라인(bit-line)에는 메모리 셀의 드레인이 연결될 수 있다. 일반적인 NAND 셀 어레이에서 데이터를 읽을 때에는 주소가 모두 입력된 후에 워드-라인의 구동(driving)과 비트-라인의 프리챠징(precharging)을 시작하는데, 이때 필요한 전압 레벨에 도달하기 위해서는 소정의 시간이 소요된다. 기술 수준에 따라 다르긴 하지만, 예를 들어 약 80ns 내지 100ns의 시간이 소요될 수 있다. 따라서 일반적인 NAND 셀 어레이에서는 도 3과 같이 24 비트 주소가 모두 입력된 후에 ‘즉시’ 데이터가 출력될 수 없다. 그러나 본 발명의 일 실시예에서는 도 3과 같은 타이밍 다이어그램을 만족하며, 이를 위하여 아래의 도 4 및 도 5에서 설명하는 방법을 사용할 수 있다.
도 4는 본 발명의 일 실시예에 따른 메모리에 포함된 NAND 셀 어레이의 일부를 나타낸 것이다.
NAND 셀 어레이는 여러 개의 블록의 분할되어 있을 수 있는데, 도 4는 이 중 두 개의 블록, 즉 제1블록(41)과 제2블록(42)의 구조를 일부 나타낸 것이다. 여기서는 메모리에 입력되는 상술한 블록 주소에 의해 제1블록(41)이 선택된 경우를 가정하여 도시하였다. 또한, 제1블록(41)의 워드-라인(WL1)(43)을 읽기 위해 요구되는 각 노드에서의 전압을 함께 표시하였다.
선택된 제1블록(41)의 워드-라인(WL1)(43)에 기록된 데이터를 읽기 위하여, 워드-라인(WL1)(43)에는 0V가 인가되고, 나머지 다른 워드-라인들에는 전압(Vread)이 인가되며, 비트-라인(BL0 ~ BL(C-1))들 중 읽기를 원하는 비트-라인에 전압(Vpre-Vt)이 인가될 수 있다. 전압(Vread)은 예를 들어 약 4.5V 또는 5.0V일 수 있으며, 전압(Vpre)은 예를 들어 약 1.0V 내지 1.8V 사이의 전압일 수 있다. 전압(Vt)는 NMOS의 문턱 전압일 수 있다.
여기서 WL0 ~ WL(R-1)를 NAND 스트링(string)이라고 부를 수 있는데, 예를 들어 R=16일 수 있고, 상술한 비트라인의 개수를 나타내는 상수 C=4225일 수 있다. 그러나 구체적인 값은 실시예에 따라 달라질 수 있다.
도 4에서, 선택되지 않은 블록인 제2블록(42)의 워드-라인들은 모두 로우 상태를 유지하며, 제2블록(42)의 스트링 선택 라인(SSL. GSL)은 접지 트랜지스터(Tr1, Tr2)에 의해 0V에 접지된 상태를 유지할 수 있다. 따라서 제2블록(42)의 NAND 스트링에는 전류가 흐르지 않는다.
본 발명의 일 실시예에 따른 메모리에는 블록 주소, 워드-라인 주소, 및 비트-라인 주소로 이루어진 주소가 입력될 수 있으며, 이때 블록 주소, 워드-라인 주소, 및 비트-라인 주소가 순차적으로 입력될 수 있다. 입력된 블록 주소와 워드-라인 주소가 각각 도 4에 나타낸 제1블록(41) 및 워드-라인(WL1)(43)을 지정하는 경우에, 워드-라인(WL1)(43)에 기록된 데이터를 읽을 준비를 하기 위하여, NAND 셀 어레이의 각 노드의 전압 상태를 상술한 도 4와 같은 상태로 변경 및/또는 유지할 필요가 있다.
도 4에 나타낸 것과 같은 전압 상태로 만들기 위해서 각 워드-라인을 구동(driving)하고 각 비트-라인을 프리챠지(precharge)할 수 있다. 본 발명의 일 실시예에 따른 이러한 구동 및 프리챠지 방법을 도 5에 나타내었다.
도 5는 본 발명의 일 실시예에 따른, NAND 셀 어레이를 포함하는 메모리의 읽기 프로세스를 나타낸 것이다.
도 5를 참조하면, 메모리에 입력되는 주소([n2, n5])는, 12 비트의 블록 주소([n2, n3]), 4 비트의 워드-라인 주소([n3, n4]), 및 8 비트의 비트-라인 주소([n4, n5])로 구성될 수 있다. 시각(n0)에서 CS#(102)에 의해 메모리가 선택되면, 시각(n1)부터 SCK(101)을 통해 클록이 입력되고, 시구간([n1, n2])에서 8 클록 동안 메모리 읽기 명령이 입력된다. 비트-라인 주소의 입력이 완료되는 시점(n5)부터 데이터의 출력이 이루어진다.
입력되는 블록 주소([n2, n3]), 워드-라인 주소([n3, n4]), 및 비트-라인 주소([n4, n5])에 대응하는 메모리 셀에 기록된 데이터를 읽기 위하여, 도 4에서 설명한 바와 같이 이 메모리 셀을 포함하는 블록의 워드-라인들을 구동하고 이 메모리 셀에 대응하는 비트-라인을 프리챠징할 수 있다.
또는, 본 발명의 일 실시예와 같이, 블록 주소([n2, n3]) 및 워드-라인 주소([n3, n4])에 의해 지시되는 모든 메모리 셀들 중 적어도 하나 이상을 읽기 위하여, 도 4에서 설명한 바와 같이 이 모든 메모리 셀들을 포함하는 블록의 워드-라인들을 구동하고 위의 적어도 하나 이상의 메모리 셀들에 대응하는 비트-라인들을 프리챠징할 수 있다. 이를 위해서는 입력되는 주소 중 블록 주소([n2, n3]) 및 워드-라인 주소([n3, n4])만 알면 충분하다.
그런데 도 5에서 주소([n2, n5])는 한 개의 입력 단자인 SI(103)(도 5에는 미도시)를 통해서만 입력되기 때문에, 비트-라인 주소([n4, n5])의 입력이 완료되기 이전에 블록 주소([n2, n3]) 및 워드-라인 주소([n3, n4])의 입력이 완료될 수 있다. 따라서 비트-라인 주소([n4, n5])의 입력이 완료되는 시점(n5) 이전에, 워드-라인의 구동을 시작(n10)하고 비트-라인의 프리챠징을 시작(n10)할 수 있다. 또는, 워드-라인 주소([n3, n4])의 입력이 완료된 시점(n4)의 직후부터 워드-라인의 구동을 시작하고 비트-라인의 프리챠징을 시작할 수 있다. 여기서 '직후'라 함은 시점(n4)로부터 한 개의 클록 후의 시점(n10)을 말한다.
보통, NAND 셀 어레이에서 워드-라인의 구동 및 비트-라인의 프리챠징을 시작한 후, 예컨대 수백 ns 정도의 시간이 경과해야 NAND 셀 어레이를 읽을 수 있는 전압 상태에 도달할 수 있다. 그런데, 본 발명의 일 실시예에서는 비트-라인 주소([n4, n5])의 입력이 완료되기 이전부터 워드-라인의 구동 및 비트-라인의 프리챠징을 시작(n10)하기 때문에, 비트-라인 주소([n4, n5])의 입력이 완료된 후 즉시 NAND 셀 어레이의 데이터를 읽을 수 있다.
본 발명의 다른 실시예에서는 비트-라인 주소([n4, n5])의 입력이 완료되기 약 80ns 내지 100ns 이전부터 워드-라인의 구동 및 비트-라인의 프리챠징을 시작함으로써 비트-라인 주소([n4, n5])의 입력이 완료된 후 즉시 NAND 셀 어레이의 데이터를 읽도록 할 수 있다.
워드-라인 주소([n3, n4])에 의해 선택된 워드-라인(selected word-line)의 시간에 따른 전압의 변화(502) 및 선택되지 않은 나머지 워드-라인(unselected word-line, pass word-line)들의 시간에 따른 전압의 변화(501)가 도 5에 도시되어 있다. 선택된 워드-라인의 전압은 구동 시작 시점(n10)으로부터 시간(Δt1)이 경과한 후에 전압(Vread)에 도달한다.
또한, 도 5에는 NAND 메모리 셀의 비트-라인의 전압의 변화(503)도 함께 도시되어 있다. 선택된 비트-라인의 전압은 프리챠징 시작 시점(n10)으로부터 시간(Δt2)이 경과한 후에 전압(Vpre)에 도달한다.
선택된 워드-라인에 기록된 데이터의 읽기가 종료되면 블록 주소([n2, n3])에 의해 특정되는 블록의 모든 워드-라인과 비트-라인의 전압을 모두 기준 전위, 예컨대 0V로 바꿀 수 있다.
도 6에는 본 발명의 다른 실시예에 따른 워드-라인 구동 방법을 도시하였다.
도 6을 참조하면, 블록 주소([n2, n3])의 입력이 완료되면 워드-라인 주소([n3, n4])의 입력이 완료되기 이전이라도 어느 블록에 있는 워드-라인들을 구동해야하는지를 판단할 수 있다. 따라서 시점(n9)에서 블록 주소([n2, n3])가 가리키는 블록에 있는 모든 워드-라인의 전압을 전압(Vread)으로 상승시킬 수 있다(501, 502). 그 다음, 워드-라인 주소([n3, n4])의 입력이 완료되면 워드-라인 주소([n3, n4])에 의해 선택된 워드-라인의 전압(502)만을 기준전압(예컨대 0V)으로 낮출 수 있다. 이때 낮추기 시작하는 시점은 시점(n10)일 수 있다. 이때, 선택된 워드-라인의 전압은 위의 낮추기 시작하는 시점(n10)으로부터 시간(Δt3)이 경과한 후에 기준전압에 도달한다.
보통, 도 6에서 선택된 워드-라인의 전압이 강하하는 데 소요되는 시간(Δt3)은 도 5에 설명한 선택되지 않은 워드-라인들의 전압이 상승하는 데 소용되는 시간(Δt1)보다 작다. 따라서 도 6과 같은 방식으로 워드-라인을 구동하는 경우에는 도 5의 구동 방식에 비해 NAND 셀 어레이를 읽기 위해 요구되는 전압 상태에 더 일찍 도달할 수 있다.
도 7에는 본 발명의 다른 실시예에 따른 비트-라인 프리챠징 방법을 도시하였다.
도 7을 참조하면, 블록 주소([n2, n3])가 입력되면 워드-라인 주소([n3, n4])의 입력이 완료되기 이전이라도 어느 블록에 있는 비트-라인들을 프리챠징 해야 하는지를 판단할 수 있다. 따라서 시점(n8)에서 블록 주소([n2, n3])가 가리키는 블록에 있는 모든 비트-라인의 전압을 전압(V_H1)으로 상승시킬 수 있다. 비트-라인의 전압이 전압(V_H1)으로 상승된 후에, 비트-라인의 전압을 전압(Vpre)로 낮출 수 있다. 이와 같이 비트-라인의 전압을 낮추는 작업은 워드-라인 주소([n3, n4])의 입력이 완료된 후의 시점(n10)에 시작할 수 있으나 이 시점에 한정되는 것은 아니다. 이때, 비트-라인의 전압은 시점(n10)으로부터 시간(Δt4)이 경과한 후에 전압(Vpre)에 도달한다.
보통, 도 7에서 비트-라인의 전압이 강하하는 데 소요되는 시간(Δt4)은 도 5에 설명한 비트-라인의 전압이 상승하는 데 소용되는 시간(Δt2)보다 작다. 따라서 도 7과 같은 방식으로 비트-라인을 구동하는 경우에는 도 5의 구동 방식에 비해 NAND 셀 어레이를 읽기 위해 요구되는 전압 상태에 더 일찍 도달할 수 있다.
도 6 및 도 7에 나타낸 방법은 따로 실행되거나 또는 함께 결합되어 실행될 수 있음을 쉽게 이해할 수 있다.
도 8은 본 발명의 다른 실시예에 따른, NAND 셀 어레이를 갖는 메모리의 읽기 프로세스의 타이밍 다이어그램이다.
도 8에 나타낸 4개의 신호는 메모리에 입력되는 CS#(102), SCK(101), SI(103) 신호와, 메모리로부터 출력되는 SO(104) 신호를 나타낸다. CS#(102)를 통해 시각(t1)에 칩 선택 신호가 들어오면 SCK(101)를 통해 클록이 입력되기 시작한다. SCK(101)는 예를 들어 70MHz 이상의 고속의 클록 속도를 가질 수 있다. 그 다음, 명령(instruction) 신호가 SI(103)를 통해 소정의 시간 동안, 예를 들어 여덟 클록 동안 입력된다([t2, t3]). 그리고 뒤 이어 24 비트 주소가 24 클록 동안 SI(103)를 통해 입력된다([t3, t4]). 입력된 명령 신호가 데이터 읽기를 지시한 것이라면, 24 비트 주소의 입력이 완료된 후 소정의 더비 비트, 예를 들어 여덟 개의 더미 비트에 해당하는 시간([t4, t5])이 경과한 후에 입력된 주소에 저장되었던 데이터가 SO(104)를 통해 출력된다.
도 8에 나타낸 읽기 방법은 클록 속도가 빠른 경우에 적합하다. 도 5 내지 도 7을 다시 살펴보면, 워드-라인의 구동을 시작하는 시점(n2)부터 비트-라인 주소([n4, n5])의 입력이 완료되는 시점(n5)까지 24 클록이 소요된다. 이 클록의 시간 동안 NAND 셀 어레이를 읽기 위한 준비가 완료되는 것이 바람직한데, 상술한 바와 같이 이 준비에는 보통 80ns 내지 100ns 정도가 소요될 수 있다(실시예에 따라 더 짧은 시간이 소요될 수도 있다). 클록 속도가 매우 빨라서 일곱 클록이 경과하는데 소요되는 시간이 예컨대 100ns보다 작은 경우에는, 비트-라인 주소([n4, n5])의 입력이 완료되는 시점(n5) 이후 즉시 데이터를 읽지 못할 수 있다. 예를 들어 클록 속도가 약 70Mhz( =1/(100ns/7) ) 이상이면 일곱 클록이 경과하는데 소요되는 시간이 100ns보다 작게 된다. 따라서 도 8에 도시한 것과 같이 주소의 입력이 완료된 이후 소정의 더미 비트 동안, 예를 들어 여덟 비트 동안([t4, t5]) 휴지기를 두면 상술한 100 ns를 확보할 수 있기 때문에 시각(t5)부터 곧 바로 데이터를 출력할 수 있다.
도 8에 설명한 방법에는 도 5 내지 도 7에 설명한 방법을 결합할 수 있다.
도 5 내지 도 7에 설명한 본 발명의 실시예에 따른 워드-라인 구동 및 비트-라인 프리챠징의 타이밍은 도 2에 나타낸 제어 로직(200)이 아날로그 블록(300)을 제어함으로써 조절될 수 있다.
본 발명의 일 실시예에 따른 메모리의 핀-아웃 구조는 상술한 본 발명의 사상에서 벗어나지 않는 한도 내에서 도 1에 도시된 것으로부터 변경될 수 있음은 자명하다. 즉, 메모리(1)는 SCK(101), CS#(102), SI(103), SO(104), Vcc(107), GND(108)의 6개의 단자만을 가질 수도 있고, 다르게는 여기에 W#(105) 및 HOLD#(106) 단자를 더 포함할 수 있다.
이하 본 발명의 실시예들을 도 1 내지 도 8을 함께 참조하여 설명한다.
본 발명의 일 실시예에 따른 메모리 읽기 방법은 NAND 셀 어레이(400)를 포함하는 메모리(1)에서 NAND 셀 어레이(400)에 기록된 데이터를 읽는 방법에 관한 것이다. 이 방법은 NAND 셀 어레이(400)의 블록 주소([n2, n3]), 워드-라인 주소([n3, n4]) 및 비트-라인 주소([n4, n5])를 순차적으로 입력받는 단계를 포함한다. 그 다음, 비트-라인 주소([n4, n5])의 입력이 완료된 후 즉시 NAND 셀 어레이(400)에 기록된 데이터의 출력을 시작한다. 즉, 블록 주소([n2, n3]), 워드-라인 주소([n3, n4]) 및 비트-라인 주소([n4, n5])에 의해 지정되는 데이터의 출력을 시작한다. 이때, 위의 입력받는 단계는 한 개의 입력 단자(103)를 통해 수행될 수 있다. 여기서, ‘즉시’는 비트-라인 주소([n4, n5])의 마지막 비트가 입력된 클록의 바로 다음 클록일 수 있다.
이 방법은 비트-라인 주소([n4, n5])의 입력이 완료되기 이전에, 블록 주소([n2, n3])에 대응하는 블록에 속한 워드-라인들의 구동(driving)을 시작하는 단계를 더 포함할 수 있다. 또는, 데이터의 출력을 시작하기 80ns 이전에, 블록 주소([n2, n3])에 대응하는 블록에 속한 워드-라인들의 구동을 시작하는 단계를 더 포함할 수 있다. 이때, 위의 구동은 위의 블록 내의 모든 워드-라인들을 소정의 제1전압(Vread)으로 올린 후, 워드-라인 주소([n3, n4])에 대응하는 워드-라인을 소정의 제2전압(GND)으로 내리는 단계를 포함하여 수행될 수 있다.
이 방법은 비트-라인 주소([n4, n5])의 입력이 완료되기 이전에, 블록 주소([n2, n3])에 대응하는 블록에 속한 비트-라인의 프리챠징을 시작하는 단계를 더 포함할 수 있다. 또는, 데이터의 출력을 시작하기 80ns 이전에, 블록 주소([n2, n3])에 대응하는 블록에 속한 비트-라인의 프리챠징을 시작하는 단계를 더 포함할 수 있다. 이때, 위의 프리챠징은 위의 블록 내의 비트-라인들을 소정의 제3전압(V_H1)으로 올린 후, 소정의 제4전압(Vpre)으로 내리는 단계를 포함하여 수행될 수 있다.
본 발명의 다른 실시예에 따른 메모리 읽기 방법은 NAND 셀 어레이(400)를 포함하는 메모리(1)에서 NAND 셀 어레이(400)에 기록된 데이터를 읽는 방법에 관한 것이다. 이 방법은 NAND 셀 어레이(400)의 블록 주소([n2, n3]) 및 워드-라인 주소([n3, n4])를 순차적으로 입력받는 단계를 포함한다. 그 후, 블록 주소([n2, n3])에 대응하는 블록에 속한 워드-라인들의 구동을 시작할 수 있다. 그 다음, NAND 셀 어레이(400)의 비트-라인 주소([n4, n5])의 입력을 완료하는 단계, 및 비트-라인 주소([n4, n5])의 입력이 완료된 후 소정 개수의 더미비트 구간 후부터 즉시 NAND 셀 어레이(400)에 기록된 데이터의 출력을 시작하는 단계를 포함할 수 있다. 즉, 블록 주소([n2, n3]) 및 워드-라인 주소([n3, n4]), 비트-라인 주소([n4, n5])에 의해 지정되는 데이터의 출력을 시작할 수 있다. 이때, 블록 주소([n2, n3]), 워드-라인 주소([n3, n4]), 및 비트-라인 주소([n4, n5])의 입력은 한 개의 입력 단자(103)를 통해 수행될 수 있다.
이 방법은 비트-라인 주소([n4, n5])의 입력이 완료되기 이전에 위의 블록에 속한 비트-라인의 프리챠징을 시작하는 단계를 더 포함할 수 있다. 또한, 소정 개수의 더미비트 구간은 여덟 클록에 대응할 수 있다.
본 발명의 또 다른 실시예는 한 개의 입력 단자(103), NAND 셀 어레이(400), 및 한 개의 입력 단자(103)로부터 NAND 셀 어레이(400)의 주소([n2, n5])를 입력받아 주소([n2, n5])에 기록된 데이터를 출력하도록 되어 있는 제어 로직(200)을 포함하는 메모리(1)에 관한 것이다. 이때 제어 로직(200)은, 주소([n2, n5])에 포함된 블록 주소([n2, n3]), 워드-라인 주소([n3, n4]), 및 비트-라인 주소([n4, n5])를 순차적으로 입력받도록 되어 있고, 비트-라인 주소([n4, n5])의 입력이 완료된 후 즉시 주소([n2, n5])에 기록된 데이터의 출력을 시작하도록 되어 있다.
또는 위의 제어 로직(200)은, 비트-라인 주소([n4, n5])의 입력이 완료된 후 소정 개수의 더미비트(dummy bit) 구간 후부터 즉시 주소([n2, n5])에 기록된 데이터의 출력을 시작하도록 되어 있을 수 있다.
이때 제어 로직(200)은, 비트-라인 주소([n4, n5])의 입력이 완료되기 이전에, 블록 주소([n2, n3])에 대응하는 블록에 속한 워드-라인들의 구동을 시작하도록 되어 있을 수 있다.
이때 제어 로직(200)은, 비트-라인 주소([n4, n5])의 입력이 완료되기 이전에, 블록 주소([n2, n3])에 대응하는 블록에 속한 비트-라인의 프리챠징을 시작하도록 되어 있을 수 있다.
본 발명의 실시예에 따른 메모리는 컴퓨터, 휴대폰, 모바일 기기, 개인휴대기기(PDA) 내비게이션 장치, 가전 장치 등에 사용될 수 있다.
이상 본 발명이 양호한 실시예와 관련하여 설명되었으나, 본 발명의 기술분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다.
그러므로 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 진정한 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
Claims (15)
- NAND 셀 어레이(cell array)를 포함하는 메모리에서 상기 NAND 셀 어레이에 기록된 데이터를 읽는 방법으로서,
상기 NAND 셀 어레이의 블록 주소, 워드-라인 주소 및 비트-라인 주소를 순차적으로 입력받는 단계; 및
상기 비트-라인 주소의 입력이 완료된 후 즉시 상기 NAND 셀 어레이에 기록된 데이터의 출력을 시작하는 단계를 포함하며,
상기 입력받는 단계는 한 개의 입력 단자(input terminal)를 통해 수행되는, 메모리 읽기 방법. - 제1항에 있어서,
상기 비트-라인 주소의 입력이 완료되기 이전에, 상기 블록 주소에 대응하는 블록에 속한 워드-라인들의 구동(driving)을 시작하는 단계를 더 포함하는, 메모리 읽기 방법. - 제2항에 있어서,
상기 데이터의 출력을 시작하기 적어도 수십 ns 이전에, 상기 블록 주소에 대응하는 블록에 속한 워드-라인들의 구동(driving)을 시작하는 단계를 더 포함하는, 메모리 읽기 방법. - 제2항 또는 제3항에 있어서,
상기 구동은 상기 블록 내의 모든 워드-라인들을 소정의 제1전압으로 올린 후, 상기 워드-라인 주소에 대응하는 워드-라인을 소정의 제2전압으로 내리는 단계를 포함하여 수행되는,
메모리 읽기 방법. - 제1항에 있어서,
상기 비트-라인 주소의 입력이 완료되기 이전에, 상기 블록 주소에 대응하는 블록에 속한 비트-라인의 프리챠징(precharging)을 시작하는 단계를 더 포함하는, 메모리 읽기 방법. - 제5항에 있어서,
상기 데이터의 출력을 시작하기 적어도 수십 ns 이전에, 상기 블록 주소에 대응하는 블록에 속한 비트-라인의 프리챠징을 시작하는 단계를 더 포함하는, 메모리 읽기 방법. - 제5항 또는 제6항에 있어서,
상기 프리챠징은 상기 블록 내의 비트-라인들을 소정의 제1전압으로 올린 후, 소정의 제2전압으로 내리는 단계를 포함하여 수행되는,
메모리 읽기 방법. - NAND 셀 어레이를 포함하는 메모리에서 상기 NAND 셀 어레이에 기록된 데이터를 읽는 방법으로서,
상기 NAND 셀 어레이의 블록 주소 및 워드-라인 주소를 순차적으로 입력받는 단계;
상기 블록 주소에 대응하는 블록에 속한 워드-라인들의 구동을 시작하는 단계;
상기 NAND 셀 어레이의 비트-라인 주소의 입력을 완료하는 단계; 및
상기 비트-라인 주소의 입력이 완료된 후 소정 개수의 더미비트(dummy bit) 구간 후부터 즉시 상기 NAND 셀 어레이에 기록된 데이터의 출력을 시작하는 단계를 포함하며,
상기 블록 주소, 워드-라인 주소, 및 비트-라인 주소의 입력은 한 개의 입력 단자(input terminal)를 통해 수행되는, 메모리 읽기 방법. - 제8항에 있어서,
상기 비트-라인 주소의 입력이 완료되기 이전에 상기 블록에 속한 비트-라인의 프리챠징을 시작하는 단계를 더 포함하는, 메모리 읽기 방법. - 제8항에 있어서,
상기 소정 개수의 더미비트 구간은 여덟 클록에 대응하는, 메모리 읽기 방법. - 제1입력 단자;
NAND 셀 어레이; 및
상기 제1입력 단자로부터 상기 NAND 셀 어레이의 주소를 입력받아 상기 주소에 기록된 데이터를 출력하도록 되어 있는 제어 로직을 포함하며,
상기 제어 로직은, 상기 주소에 포함된 블록 주소, 워드-라인 주소, 및 비트-라인 주소를 순차적으로 입력받도록 되어 있고, 상기 비트-라인 주소의 입력이 완료된 후 즉시 상기 주소에 기록된 데이터의 출력을 시작하도록 되어 있는,
메모리. - 제11항에 있어서,
상기 제어 로직은, 상기 비트-라인 주소의 입력이 완료되기 이전에, 상기 블록 주소에 대응하는 블록에 속한 워드-라인들의 구동을 시작하도록 되어 있는, 메모리. - 제11항에 있어서,
상기 제어 로직은, 상기 비트-라인 주소의 입력이 완료되기 이전에, 상기 블록 주소에 대응하는 블록에 속한 비트-라인의 프리챠징을 시작하도록 되어 있는, 메모리. - 제11항에 있어서,
상기 제어 로직은, 상기 비트-라인 주소의 입력이 완료된 후 소정 개수의 더미비트(dummy bit) 구간 후부터 즉시 상기 주소에 기록된 데이터의 출력을 시작하도록 되어 있는, 메모리. - 제14항에 있어서,
상기 소정 개수의 더미비트 구간은 여덟 클록에 대응하는, 메모리.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110030375A KR101293225B1 (ko) | 2011-04-01 | 2011-04-01 | 메모리 및 메모리 읽기 방법 |
EP12763548.0A EP2696349A4 (en) | 2011-04-01 | 2012-03-22 | MEMORY AND METHOD FOR READING MEMORY |
US14/009,309 US9323469B2 (en) | 2011-04-01 | 2012-03-22 | Memory, and method of reading data from the memory |
PCT/KR2012/002049 WO2012134098A2 (ko) | 2011-04-01 | 2012-03-22 | 메모리 및 메모리 읽기 방법 |
CN201280026820.7A CN103688312B (zh) | 2011-04-01 | 2012-03-22 | 存储器和存储器读取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110030375A KR101293225B1 (ko) | 2011-04-01 | 2011-04-01 | 메모리 및 메모리 읽기 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120111713A true KR20120111713A (ko) | 2012-10-10 |
KR101293225B1 KR101293225B1 (ko) | 2013-08-05 |
Family
ID=46932067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110030375A KR101293225B1 (ko) | 2011-04-01 | 2011-04-01 | 메모리 및 메모리 읽기 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9323469B2 (ko) |
EP (1) | EP2696349A4 (ko) |
KR (1) | KR101293225B1 (ko) |
CN (1) | CN103688312B (ko) |
WO (1) | WO2012134098A2 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10108220B2 (en) * | 2014-05-01 | 2018-10-23 | Wisconsin Alumni Research Foundation | Computer architecture having selectable, parallel and serial communication channels between processors and memory |
CN105427883B (zh) * | 2014-09-09 | 2018-09-14 | 旺宏电子股份有限公司 | 用于三维与非门高速缓存的预读方法及写入方法 |
CN105701021B (zh) * | 2014-12-10 | 2021-03-02 | 慧荣科技股份有限公司 | 数据储存装置及其数据写入方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821226A (en) * | 1987-01-30 | 1989-04-11 | Rca Licensing Corporation | Dual port video memory system having a bit-serial address input port |
KR940001590B1 (ko) | 1991-07-05 | 1994-02-25 | 한국전기통신공사 | 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법 |
JPH10228773A (ja) * | 1997-02-14 | 1998-08-25 | Hitachi Ltd | ダイナミック型ram |
KR100673128B1 (ko) | 2000-12-04 | 2007-01-22 | 주식회사 하이닉스반도체 | 어드레스 전송 장치 |
TWI225260B (en) * | 2002-10-07 | 2004-12-11 | Samsung Electronics Co Ltd | Circuits and methods for providing page mode operation in semiconductor memory device having partial activation architecture |
US20110066920A1 (en) * | 2003-12-02 | 2011-03-17 | Super Talent Electronics Inc. | Single-Chip Multi-Media Card/Secure Digital (MMC/SD) Controller Reading Power-On Boot Code from Integrated Flash Memory for User Storage |
US7558900B2 (en) * | 2004-09-27 | 2009-07-07 | Winbound Electronics Corporation | Serial flash semiconductor memory |
KR100811278B1 (ko) * | 2006-12-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 셀프 부스팅을 이용한 낸드 플래시 메모리소자의 읽기 방법 |
US8103936B2 (en) * | 2007-10-17 | 2012-01-24 | Micron Technology, Inc. | System and method for data read of a synchronous serial interface NAND |
US8102710B2 (en) * | 2007-10-17 | 2012-01-24 | Micron Technology, Inc. | System and method for setting access and modification for synchronous serial interface NAND |
JP2010140521A (ja) * | 2008-12-09 | 2010-06-24 | Powerchip Semiconductor Corp | 不揮発性半導体記憶装置とその読み出し方法 |
-
2011
- 2011-04-01 KR KR1020110030375A patent/KR101293225B1/ko active IP Right Grant
-
2012
- 2012-03-22 US US14/009,309 patent/US9323469B2/en active Active
- 2012-03-22 WO PCT/KR2012/002049 patent/WO2012134098A2/ko active Application Filing
- 2012-03-22 CN CN201280026820.7A patent/CN103688312B/zh active Active
- 2012-03-22 EP EP12763548.0A patent/EP2696349A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20140244906A1 (en) | 2014-08-28 |
WO2012134098A2 (ko) | 2012-10-04 |
CN103688312B (zh) | 2017-04-05 |
KR101293225B1 (ko) | 2013-08-05 |
US9323469B2 (en) | 2016-04-26 |
EP2696349A4 (en) | 2015-03-04 |
EP2696349A2 (en) | 2014-02-12 |
WO2012134098A9 (ko) | 2013-03-14 |
CN103688312A (zh) | 2014-03-26 |
WO2012134098A3 (ko) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101373897B1 (ko) | 액세스 라인 종속 바이어스 방식 | |
US8767464B2 (en) | Semiconductor memory devices, reading program and method for memory devices | |
TW201419280A (zh) | 具有近/遠記憶體晶胞分組之非依電性記憶體裝置及其資料處理方法 | |
CN106571158B (zh) | 半导体存储器件及其操作方法 | |
US8995188B2 (en) | Sharing support circuitry in a memory | |
KR20210070219A (ko) | 데이터 라인 설정 동작과 동시에 시딩 동작을 위한 장치 및 방법 | |
US9778846B2 (en) | Sequential memory access operations | |
JP2013196737A (ja) | 不揮発性半導体記憶装置 | |
US7023730B2 (en) | Nonvolatile semiconductor memory device and writing method thereto | |
CN112447246A (zh) | 用于减轻编程干扰的设备和方法 | |
US8942045B2 (en) | Memory apparatus and methods | |
KR101293225B1 (ko) | 메모리 및 메모리 읽기 방법 | |
KR20180001407A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
US11004516B2 (en) | Erasing memory cells | |
CN111354403B (zh) | 读取存储器的存储器单元 | |
KR101293226B1 (ko) | 비휘발성 메모리 소자, 전자제어 시스템, 및 비휘발성 메모리 소자의 동작방법 | |
KR20120119324A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US11056195B1 (en) | Nonvolatile memory device and related driving method | |
JP5585491B2 (ja) | 半導体メモリおよびシステム | |
CN114446359A (zh) | 对单元串执行预充电的非易失性存储器件及其编程方法 | |
KR20120005850A (ko) | 불휘발성 메모리 장치의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190730 Year of fee payment: 7 |