KR20120111137A - 고온 초전도 선재 - Google Patents

고온 초전도 선재 Download PDF

Info

Publication number
KR20120111137A
KR20120111137A KR1020110029468A KR20110029468A KR20120111137A KR 20120111137 A KR20120111137 A KR 20120111137A KR 1020110029468 A KR1020110029468 A KR 1020110029468A KR 20110029468 A KR20110029468 A KR 20110029468A KR 20120111137 A KR20120111137 A KR 20120111137A
Authority
KR
South Korea
Prior art keywords
substrate
high temperature
temperature superconducting
buffer layer
layer
Prior art date
Application number
KR1020110029468A
Other languages
English (en)
Inventor
하홍수
김호섭
오상수
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020110029468A priority Critical patent/KR20120111137A/ko
Priority to JP2011184603A priority patent/JP5492159B2/ja
Priority to US13/226,678 priority patent/US8633137B2/en
Priority to EP20110183039 priority patent/EP2506324B1/en
Priority to ES11183039.4T priority patent/ES2537443T3/es
Publication of KR20120111137A publication Critical patent/KR20120111137A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming superconductor layers
    • H10N60/0576Processes for depositing or forming superconductor layers characterised by the substrate
    • H10N60/0632Intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming superconductor layers
    • H10N60/0576Processes for depositing or forming superconductor layers characterised by the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H01B12/06Films or wires on bases or cores

Abstract

본 발명은 고온 초전도 선재에 관한 것으로서, 기판, 기판 상면에 형성된 버퍼층, 버퍼층 상면에 형성된 고온 초전도층을 포함하여 이루어지는 고온 초전도 선재에 있어서, 상기 기판은 SUS310s 또는 실리콘(Si)이 0.01%~1%, 몰리브덴(Mo)이 1%~5%을 포함하는 스테인레스 스틸을 사용하되, 이러한 기판을 이루는 금속결정립의 크기는 평균 12㎛ 이하이며, 상기 고온 초전도층은 ReBCO(ReBa2Cu3O7, Re=Nd, Sm, Eu, Gd, Dy, Ho, Y)계 고온 초전도 물질을 사용하는 것을 특징으로 하는 고온 초전도 선재를 기술적 요지로 한다. 이에 의해 고온 초전도 선재에 있어서 기판을 이루는 물질 및 그 물질의 조성비와 금속결정립의 크기를 조절한 스테인레스 스틸을 기판으로 사용함으로써, 표면거칠기가 적어 버퍼층의 두께를 감소시킬 수 있어 경제적이며 고품위의 초전도층을 증착할 수 있어 임계전류밀도의 향상을 통한 초전도 선재 특성을 현저히 개선시키는 이점이 있다.

Description

고온 초전도 선재{high temperature superconducting tape}
본 발명은 고온 초전도 선재에 관한 것으로서, 특히 기판을 이루는 물질과 그 물질의 조성비와 금속결정립의 크기를 조절하여 전해연마에 유리한 스테인레스 스틸을 기판으로 사용함으로써 임계전류 특성을 향상시킨 고온 초전도 선재의 제공을 그 목적으로 한다.
고온 초전도 선재는 기본적으로 유연성이 있는 금속기판 상측에 YBCO와 같은 고온 초전도층을 증착하는 방법으로 제조된다. 이러한 증착과정 중에 금속기판을 이루는 대부분의 금속이 고온(YBCO 증착온도)에서 YBCO 초전도층에 확산되게 될 경우, YBCO의 초전도 임계온도와 임계전류밀도를 감소시키는 경향이 있기 때문에, YBCO 초전도층과 금속기판 사이에 확산장벽(diffusion barrier) 역할을 할 수 있는 버퍼층(buffer layer)이 필요하다.
특히 금속기판에 많이 함유되어 있는 Ni 금속이 YBCO 격자 내에 들어가면 YBCO의 초전도 특성을 급격히 저하시키기 때문에 기판과 YBCO 초전도층 사이의 완충층을 이용하여 기판에서의 Ni원소의 확산을 방지하여야 한다.
일반적으로 상기 버퍼층은 넓은 의미로써 금속기판과 초전도층 사이에 형성되어 초전도층을 기판으로부터 화학적으로 분리시키고, 여기에서는 초전도층을 이루는 YBCO가 2축배향 증착되도록 유도하는 용도로 사용되는 다수개의 층(장벽층(barrier layer)/시드층(seed layer)/IBAD템플릿/균질에피버퍼층/격자맞춤버퍼층)으로 이루어진다.
종래의 이러한 장벽층으로는 주로 알루미나(Al2O3)를 사용하였으며, 이러한 알루미나로 이루어진 확산방지막은 금속기판의 초전도층으로의 확산을 어느 정도는 막을 수 있으나, 결정립을 따라 금속 성분이 확산되는 것을 완전히 막을 수는 없으며, 또한 알루미나로 이루어진 확산방지막은 표면거칠기가 떨어져 고품위의 초전도층을 증착하기 위해서는 템플릿(template)의 두께가 상대적으로 두꺼워지는 단점이 있으며, 이에 의해 초전도 선재의 공정 시간이 많이 걸리는 문제점이 있다.
현재까지 박막형 초전도 선재의 연구는 선재의 특성을 향상시키고자 버퍼층에 대한 연구가 집중되어져 왔으며, 최근까지 발표된 연구결과에 의하면 박막형 초전도 선재의 특성은 상용화에 상당히 근접해 있는 상황이지만, 그러한 특성을 얻기 위한 템플릿(template)의 두께는 현재 수 마이크로미터에 이르고 있어 템플릿(template)의 제조 공정 비용을 증가시킬 뿐만 아니라, 초전도 선재 자체가 두꺼워지는 원인이 되고 있다.
이러한 문제점을 해결하기 위해 버퍼층에 대한 연구와 더불어 금속기판에 대한 연구도 널리 수행되고 있으며, 금속기판으로 널리 사용되는 Ni 기판, 하스텔로이(Hastelloy, Ni 합금) 기판과 기존의 하스텔로이 기판의 문제점을 개선하고자 스테인레스 기판에 대한 연구가 수행되고 있다.
최근까지의 연구결과에 의하면 기존의 하스텔로이 기판에 비해 스테인레스 기판의 가격이 10배 이상 저렴하고, 비자성 특성을 보이며, 전해 연마가 잘 되어 표면거칠기가 적어 고품위의 초전도층을 증착하기 위한 버퍼층(템플릿)의 두께를 감소시키는 장점이 있어, 최근에는 스테인레스 스틸 기판에 대한 연구(미국등록특허 US6541121B2, 유럽등록특허 EP0312015)가 활발히 이루어지고 있으나, 임계전류밀도 향상이나 표면거칠기 부분에서 여전히 상용화 실현에는 부족한 점이 있으며, 초전도층 상층에 코팅하는 Ag 보호층의 표면거칠기의 증가 및 이에 따른 파손현상이 발생하여 초전도 선재 특성을 떨어뜨리는 문제점이 되고 있다.
본 발명은 상기 문제점을 해결하기 위해 고안된 것으로서, 고온 초전도 선재에 있어서 기판을 이루는 물질의 종류 및 조성비 그리고 금속결정립의 크기를 조절한 스테인레스 스틸을 기판으로 사용하여 전해연마가 잘 되고, 임계전류 특성이 향상된 고온 초전도 선재의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 기판, 기판 상면에 형성된 버퍼층, 버퍼층 상면에 형성된 고온 초전도층을 포함하여 이루어지는 고온 초전도 선재에 있어서, 상기 기판은 SUS310s 또는 실리콘(Si)이 0.01%~1%, 몰리브덴(Mo)이 1%~5%을 포함하는 스테인레스 스틸을 사용하되, 이러한 기판을 이루는 금속결정립의 크기는 평균 12㎛ 이하이며, 상기 고온 초전도층은 ReBCO(ReBa2Cu3O7, Re=Nd, Sm, Eu, Gd, Dy, Ho, Y)계 고온 초전도 물질을 사용하는 것을 특징으로 하는 고온 초전도 선재를 기술적 요지로 한다.
또한, 상기 버퍼층은 산화이트륨(Y2O3)/마그네시아(MgO)/란타늄망가네이트(LaMnO3) 또는 알루미나(Al2O3)/산화이트륨(Y2O3)/마그네시아(MgO)/세리아(CeO2)인 것이 바람직하다.
상기 과제해결 수단에 의해 본 발명은, 고온 초전도 선재에 있어서 기판을 이루는 물질 및 그 물질의 조성비와 금속결정립의 크기를 조절한 스테인레스 스틸을 기판으로 사용하여 기존의 하스텔로이 금속기판에 비해 비자성을 띄면서 보다 저렴하며, 기존의 스테인레스 스틸 기판에 비해서는 전해 연마가 잘 되어 표면거칠기가 적어 버퍼층의 두께를 감소시킬 수 있어 경제적이며 고품위의 초전도층을 증착할 수 있어 임계전류밀도의 향상을 통한 초전도 선재 특성을 현저히 개선시키는 효과가 있다.
도 1 - 본 발명의 일실시예에 따른 기판의 전해연마 전, 후에 대한 전자현미경 사진을 나타낸 도.
도 2 - 본 발명의 일실시예에 따른 기판의 표면거칠기를 나타낸 전자현미경 사진을 나타낸 도.
도 3 - 본 발명의 일실시예에 따른 기판의 자화특성을 측정한 데이타.
도 4 - 기존의 하스텔로이 기판을 사용한 경우와 본 발명의 일실시예에 따른 기판을 사용한 경우(고온 초전도층으로는 가돌리늄바륨구리산화물초전도체(GdBa2Cu3O7, GBCO)를 사용)에 물리적 특성을 측정한 데이타.
도 5 - 본 발명에 따른 고온 초전도 선재(도 4의 초전도 선재)에 대한 임계전류밀도를 측정한 데이타.
도 6 - 기존의 미국특허(미국등록특허 US6541121B2) 기술에 대한 스테인레스 스틸 기판을 사용한 경우에 고온 초전도 선재의 상태를 나타낸 도.
본 발명은 초전도 선재 특히 고온 초전도 선재에 관한 것으로서, 기판과 기판 상면에 형성된 버퍼층, 버퍼층 상면에 형성된 고온 초전도층을 포함하여 이루어지는 것이다. 특히, 본 발명에서의 기판은 SUS310s 또는 실리콘(Si)이 0.01%~1%, 몰리브덴(Mo)이 1%~5%을 포함하는 스테인레스 스틸을 사용하되, 이러한 기판을 이루는 금속결정립의 크기는 평균 12㎛ 이하인 것을 사용하며, 상기 고온 초전도층은 ReBCO(ReBa2Cu3O7, Re=Nd, Sm, Eu, Gd, Dy, Ho, Y)계 고온 초전도 물질을 사용하는 것이다.
이에 의해 기존의 하스텔로이 금속기판에 비해 비자성을 띄면서 보다 저렴하며, 기존의 스테인레스 스틸 기판에 비해서는 전해 연마가 잘 되어 표면거칠기가 적어 버퍼층의 두께를 감소시킬 수 있어 경제적이며 고품위의 초전도층을 증착할 수 있어 임계전류밀도의 향상을 통해 초전도 선재의 전체적인 특성을 향상시키게 된다.
이하에서는 본 발명의 실시예에 대해 설명하고자 한다.
고온 초전도 선재를 제조하기 위해 먼저, SUS310s 또는 실리콘(Si)이 0.5%, 몰리브덴(Mo)이 1%가 반드시 포함되며, 철 50%, 니켈 18%, 크롬 24%, 망간1.5%, 기타 탄소가 함유된 스테인리스 스틸 기판을 사용하되, 이러한 기판을 이루는 금속결정립의 크기는 평균 8㎛인 것을 사용하였다.
상기 기판을 이루는 성분 중 실리콘의 함량은 전체 스테인레스 스틸 기판의 중량비에 대해 0.01%~1%, 몰리브덴(Mo)의 함량은 1%~5%을 포함하게 되는데, 여기에서, 실리콘의 함량이 0.01%보다 작으면 스테인레스 스틸의 강도를 향상시키기 위한 Fe-Cr 화합물 석출이 거의 생기지 않아 문제가 있으며, 1%보다 크면 과잉의 Fe-Cr 화합물 석출로 인해 전해연마 특성 저하 및 취성이 발생하는 문제가 있어, 강도 및 전해연마 특성이 가장 향상된 것을 보이는 0.01%~1%의 실리콘 함량을 가지는 것이 가장 바람직하다. 또한, 상기 몰리브덴의 함량 1%~5% 첨가로 인해 Fe-Cr 화합물의 생성을 조절하여 강도 및 전해연마 특성을 함께 향상시키게 된다.
그리고, 상기 기판은 금속결정립의 평균 크기가 12㎛ 이하가 되어야 하며, 이보다 결정립의 크기가 크게 되면 기판을 이루는 금속 성분이 결정립을 따라 확산되는 정도가 증가하게 되어, 결정립의 크기는 12㎛ 이하가 되어야 한다. 이러한 기판에서의 결정립의 조절은 압연 및 열처리 방법을 통해서 가능하게 된다. 결정립의 크기가 12㎛ 이상일 경우 고온 강도가 저하하며, 전해연마시 입계 과에칭의 원인이 되기도 한다.
그리고, 상기 조성과 결정립을 가지는 스테인레스 스틸 기판 상측에 버퍼층으로 산화이트륨(Y2O3)/마그네시아(MgO)/란타늄망가네이트(LaMnO3)이나, 또는 알루미나(Al2O3)/산화이트륨(Y2O3)/마그네시아(MgO)/세리아(CeO2)을 사용한다. 본 발명의 일 실시예로는 알루미나(Al2O3)/산화이트륨(Y2O3)/마그네시아(MgO)/세리아(CeO2)을 사용하였으며, 각각의 버퍼층은 공지된 박막 증착 방법에 의하여 형성할 수 있으며, 본 실시예에서는 전자빔증착 및 스퍼터법을 통해 전체 완충층 두께를 100nm 두께로 형성하였다.
그리고, 상기 버퍼층의 상층에는 고온 초전도층을 증착하게 되며, 가돌리늄바륨구리산화물초전도체(GdBa2Cu3O7, GdBCO) 또는 세륨바륨구리산화물초전도체(SmBa2Cu3O7, SmBCO)를 사용하였다. 상기 고온 초전도층의 증착은 동시증발법을 이용하여 1~2㎛ 정도의 두께로 형성하였다.
도 1은 본 발명의 일실시예에 따른 기판의 전해연마 전, 후에 대한 전자현미경 사진을 나타낸 것이다. 도시된 바와 같이 본 발명에 따른 기판은 전해연마에 유리하여 표면거칠기가 개선되게 되어, 기판 상측에 증착되는 버퍼층 및 고온 초전도층의 두께를 줄일 수 있으며, 임계전류밀도를 향상시키게 되어 초전도 선재 전체의 특성을 향상시키게 된다.
도 2는 본 발명의 일실시예에 따른 기판의 표면거칠기를 나타낸 전자현미경 사진을 나타낸 것으로, 10㎛ x 10㎛ 영역 안에서의 평균 표면거칠기가 2.0nm 이하로 본 발명에 따른 기판이 전해연마에 유리한 것으로 나타났다. 기존의 하스텔로이 기판의 경우에는 대부분 전해연마시 입계 생성물로 인해 표면거칠기가 2.0nm 이상이었다.
도 3은 본 발명의 일실시예에 따른 기판의 자화특성을 측정한 데이타로, 77K에서 거의 비자성 특성을 나타내었다. 도 4는 기존의 하스텔로이 기판을 사용한 경우와 본 발명의 일실시예에 따른 기판을 사용한 경우(고온 초전도층으로는 가돌리늄바륨구리산화물초전도체(GdBa2Cu3O7, GdBCO)를 사용)에 물리적 특성을 측정한 데이타로, 77K에서의 탄성률(Elastic modulus)은 각각 143.6GPa, 114.3GPa을 나타내었으며, 항복강도(yield strength)는 둘 다 800MPa 이상으로 기존의 하스텔로이 기판과 본 발명에 따른 스테인레스 기판의 자기적, 물리적 특성이 동일하거나 향상되어 스테인레스 스틸에 비해 10배 이상의 고가인 하스텔로이 기판의 대체품으로의 사용 가능성이 충분함을 확인할 수 있었다.
도 5는 본 발명에 따른 고온 초전도 선재(도 4의 초전도 선재)에 대한 임계전류밀도를 측정한 데이타로서, 기존 하스텔로이 기판 보다는 본 발명에 따른 기판을 사용한 경우에 임계전류밀도가 더 높거나 유사한 것을 관찰할 수 있었다. 하스텔로이 기판을 사용한 경우에는 임계전류밀도가 450A였다. 스테인레스 스틸 기판을 사용한 경우 575A(기판으로 SUS310s를 사용한 경우, SUS 1) 또는 475A(기판으로 실리콘(Si)이 0.5%, 몰리브덴(Mo)이 1%가 반드시 포함되며, 철 50%, 니켈 18%, 크롬 24%, 망간1.5%, 기타 탄소가 함유된 스테인리스 스틸 기판을 사용한 경우, SUS 2)로 상대적으로 우수한 값을 나타내었다.
도 6은 기존의 미국특허(미국등록특허 US6541121B2) 기술에 대한 스테인레스 스틸 기판을 사용한 경우에 본 발명의 일실시예에 따른 버퍼층과 초전도층을 동일하게 증착하고, 보호층으로 Ag을 코팅한 경우에 표면 사진을 나타낸 것으로, 본 발명의 일실시예와 동일한 두께로 버퍼층과 초전도층을 형성한 경우보다 표면거칠기가 높게 나타났으며, 이는 Ag 보호층이 파손이 잘 되어 고온 초전도 선재의 전체적인 특성을 떨어뜨리는 원인이 되게 된다.
이와 같이 본 발명에 따른 조성과 결정립을 가지는 기판을 사용하여 초전도층을 형성한 고온 초전도 선재의 경우에 기판에 대해 전해연마가 유리하여 표면거칠기의 감소에 따른 버퍼층이나 초전도층의 두께를 감소시킬 수 있고, 임계전류밀도를 향상시킬 수 있어, 고온 초전도 선재의 전체적인 특성 향상 및 제조 공정비용의 절감에 기여할 수 있게 되는 것이다.

Claims (3)

  1. 기판, 기판 상면에 형성된 버퍼층, 버퍼층 상면에 형성된 고온 초전도층을 포함하여 이루어지는 고온 초전도 선재에 있어서,
    상기 기판은 SUS310s 또는 실리콘(Si)이 0.01%~1%, 몰리브덴(Mo)이 1%~5%을 포함하는 스테인레스 스틸을 사용하되, 이러한 기판을 이루는 금속결정립의 크기는 평균 12㎛ 이하이며, 상기 고온 초전도층은 ReBCO(ReBa2Cu3O7, Re=Nd, Sm, Eu, Gd, Dy, Ho, Y)계 고온 초전도 물질을 사용하는 것을 특징으로 하는 고온 초전도 선재.
  2. 제 1항에 있어서, 상기 버퍼층은 산화이트륨(Y2O3)/마그네시아(MgO)/란타늄망가네이트(LaMnO3)인 것을 특징으로 하는 고온 초전도 선재.
  3. 제 1항에 있어서, 상기 버퍼층은 알루미나(Al2O3)/산화이트륨(Y2O3)/마그네시아(MgO)/세리아(CeO2)인 것을 특징으로 하는 고온 초전도 선재.
KR1020110029468A 2011-03-31 2011-03-31 고온 초전도 선재 KR20120111137A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110029468A KR20120111137A (ko) 2011-03-31 2011-03-31 고온 초전도 선재
JP2011184603A JP5492159B2 (ja) 2011-03-31 2011-08-26 高温超伝導線材
US13/226,678 US8633137B2 (en) 2011-03-31 2011-09-07 High-temperature superconducting tape
EP20110183039 EP2506324B1 (en) 2011-03-31 2011-09-28 High-temperature superconducting tape
ES11183039.4T ES2537443T3 (es) 2011-03-31 2011-09-28 Cinta superconductora a alta temperatura

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110029468A KR20120111137A (ko) 2011-03-31 2011-03-31 고온 초전도 선재

Publications (1)

Publication Number Publication Date
KR20120111137A true KR20120111137A (ko) 2012-10-10

Family

ID=45562079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110029468A KR20120111137A (ko) 2011-03-31 2011-03-31 고온 초전도 선재

Country Status (5)

Country Link
US (1) US8633137B2 (ko)
EP (1) EP2506324B1 (ko)
JP (1) JP5492159B2 (ko)
KR (1) KR20120111137A (ko)
ES (1) ES2537443T3 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309480B2 (en) 2015-05-11 2022-04-19 University Of Houston System Ultra-thin film superconducting tapes
EP3282493B1 (de) * 2016-08-10 2020-03-11 Theva Dünnschichttechnik GmbH Hochtemperatur-supraleiter-bandleiter mit edelstahl-substrat
CN108963067B (zh) * 2018-07-27 2022-04-29 武汉工程大学 一种ReBa2Cu3O7-x超导薄膜上制备钉扎层的方法
CN113013318B (zh) * 2021-03-09 2023-07-11 傲普(上海)新能源有限公司 一种储能用高温超导材料性能提高方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU610260B2 (en) 1987-10-16 1991-05-16 Furukawa Electric Co. Ltd., The Oxide superconductor shaped body and method of manufacturing the same
US5019555A (en) * 1988-08-10 1991-05-28 General Atomics High purity superconducting compositions and methods for their fabrication
JP3383799B2 (ja) * 1993-09-02 2003-03-04 独立行政法人物質・材料研究機構 超電導複合体及びその製造法
JPH087674A (ja) * 1994-06-20 1996-01-12 Hitachi Chem Co Ltd 酸化物超電導複合体の製造法
WO1997005669A1 (en) * 1995-07-26 1997-02-13 Illinois Superconductor Corporation Method for producing highly textured yttrium barium cuprate for use in waveguides and transmission lines
US5964966A (en) * 1997-09-19 1999-10-12 Lockheed Martin Energy Research Corporation Method of forming biaxially textured alloy substrates and devices thereon
JP4316070B2 (ja) * 1999-10-07 2009-08-19 古河電気工業株式会社 高強度配向多結晶金属基板および酸化物超電導線材
EP1122799A1 (en) * 2000-02-01 2001-08-08 Zentrum für Funktionswerkstoffe, Gemeinnützige Gesellschaft mbH Stainless steel substrate for superconducting films
US20030036483A1 (en) * 2000-12-06 2003-02-20 Arendt Paul N. High temperature superconducting thick films
JP4716324B2 (ja) * 2005-12-26 2011-07-06 古河電気工業株式会社 超電導体用基材およびその製造方法
JP2007200870A (ja) * 2006-01-26 2007-08-09 Ls Cable Ltd 超伝導ケーブル用基板の製造方法
JP5252792B2 (ja) * 2006-08-25 2013-07-31 日本ミクロコーティング株式会社 酸化物超伝導体用テープ基材の研磨方法並びに酸化物超伝導体及び酸化物超伝導体用基材
US7879763B2 (en) * 2006-11-10 2011-02-01 Superpower, Inc. Superconducting article and method of making
JP5049611B2 (ja) * 2007-02-16 2012-10-17 日本ミクロコーティング株式会社 超電導体用テープ基材の製造方法及びテープ基材
US8195260B2 (en) * 2008-07-23 2012-06-05 American Superconductor Corporation Two-sided splice for high temperature superconductor laminated wires
JP5227722B2 (ja) * 2008-09-30 2013-07-03 株式会社フジクラ 多結晶薄膜とその製造方法及び酸化物超電導導体
JP5382911B2 (ja) * 2008-11-12 2014-01-08 東洋鋼鈑株式会社 酸化物超電導線材用金属積層基板の製造方法及び該基板を用いた酸化物超電導線材
JP5448425B2 (ja) * 2008-11-21 2014-03-19 公益財団法人国際超電導産業技術研究センター 超電導膜成膜用基板、超電導線材及びそれらの製造方法

Also Published As

Publication number Publication date
EP2506324B1 (en) 2015-04-22
EP2506324A2 (en) 2012-10-03
EP2506324A3 (en) 2014-01-15
US8633137B2 (en) 2014-01-21
US20120252680A1 (en) 2012-10-04
JP5492159B2 (ja) 2014-05-14
ES2537443T3 (es) 2015-06-08
JP2012216487A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
Goyal et al. Strengthened, biaxially textured Ni substrate with small alloying additions for coated conductor applications
US20120021917A1 (en) Substrate for superconducting wiring, superconducting wiring and production method for same
JP4316070B2 (ja) 高強度配向多結晶金属基板および酸化物超電導線材
WO2016068046A1 (ja) 超電導線材用基板及びその製造方法、並びに超電導線材
Varanasi et al. Biaxially textured copper and copper–iron alloy substrates for use in YBa2Cu3O7− x coated conductors
JP5492159B2 (ja) 高温超伝導線材
MX2008013921A (es) Material de pelicula delgada superconductora y metodo para producir material de pelicula delgada superconductora.
Bhattacharjee et al. Nickel base substrate tapes for coated superconductor applications
EP3043359B1 (en) Substrate for superconducting wire, method for manufacturing the same, and superconducting wire
EP3042978B1 (en) Layered substrate for epitaxial growth and process for producing same
EP2453447B1 (en) Substrate, method of producing substrate superconducting wire and method of producing of superconducting wire
JP2008066168A (ja) MgB2超伝導線材及びその製造法
JP2009245888A (ja) 超電導線材用基板およびその製造方法
Suo et al. Technique for developing highly strengthened and biaxially textured composite substrates for coated superconductor tapes
CN103824647B (zh) 前体的制造方法、超导线材的制造方法、前体和超导线材
JP5950826B2 (ja) 超電導線材及び超電導線材の製造方法
JP5939995B2 (ja) 超電導線材及び超電導線材の製造方法
US20150299899A1 (en) Substrate for epitaxial growth, manufacturing method therefor, and substrate for superconducting wire
US20130130916A1 (en) Superconducting thin film and method of manufacturing superconducting thin film
Wulff et al. A two-level undercut-profile substrate for chemical-solution-based filamentary coated conductors
CN103069509A (zh) 超导薄膜用基材、超导薄膜以及超导薄膜的制造方法
JP5323444B2 (ja) 酸化物超電導線材用複合基板、その製造方法、及び超電導線材
JP2012018829A (ja) 超電導線材およびその製造方法
Vannozzi et al. Ni-Cu-Co Alloy Textured Substrate for YBCO Coated Conductors
CN108138356A (zh) 外延生长用基板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130729

Effective date: 20140723