KR20120110115A

KR20120110115A - 메모리 수리에 대한 적응적 처리 제약

Info

Publication number: KR20120110115A
Application number: KR1020127018124A
Authority: KR
Inventors: 다니엘 제이 왓슨; 뮤어 알 코헨
Original assignee: 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드
Priority date: 2009-12-23
Filing date: 2010-10-29
Publication date: 2012-10-09
Also published as: JP5628935B2; CN102687263A; TW201140752A; US8461479B2; JP2013516067A; US20110147348A1; KR101630492B1; CN102687263B; WO2011087551A1; TWI511235B

Abstract

레이저-기반 시스템에서 복수의 반도체 부분을 처리하는 장치 및 방법은 복수의 부분 중 적어도 하나의 부분에 대해 수행될 작업을 고려하기 위해 기본 레시피를 조정한다. 기본 레시피 및 기본 레시피의 수정된 파라미터를 포함하는 부분-관련 레시피를 사용하여 그 부분에 대해 수행될 작업이 분석된다. 원하는 처리 결과에 기초하여 기본 또는 부분-관련 레시피가 선택되고, 레이저-기반 시스템을 사용하여 작업을 수행하기 위해 선택된 레시피가 기본 레시피를 대체한다.

Description

메모리 수리에 대한 적응적 처리 제약{ADAPTIVE PROCESSING CONSTRAINTS FOR MEMORY REPAIR}

본 개시 내용은 일반적으로 반도체 집적 회로 상에 또는 반도체 집적 회로 내에 있는 구조물을 처리하기 위해 레이저 빔을 사용하는 것에 관한 것이다.

예를 들어, 반도체 기판 상에 또는 반도체 기판 내에 있는 구조물 또는 그의 재료를 드릴링, 머시닝, 트리밍, 절단, 스크라이빙, 마킹, 클리빙, 제조, 가열, 개조, 확산, 어닐링, 및 측정하기 위해, 레이저-기반 반도체 처리 시스템이 일반적으로 사용된다. 집적 회로(IC)의 제조 동안 처리율을 향상시키기 위해, 레이저-기반 처리 시스템이 반도체 기판 상에 또는 반도체 기판 내에 있는 선택된 구조물을 정확하고 신속하게 처리하는 것이 또한 일반적으로 바람직하다. 그렇지만, 종래의 레이저-기반 처리 시스템은 시스템에 의해 처리되기로 되어 있는 모든 유형의 IC에 대해 양호한 정확도를 제공하기 위해 통상적으로 보수적인 일련의 파라미터에 따라 조정되고 동작된다. 이러한 "만능의" 접근방법은 종종 처리 속도의 저하 및 전체 처리율의 감소를 가져온다.

반도체 링크 처리 시스템은, 예를 들어, 임의의 IC 상의 링크를 절단할 때 통상적으로 동일한 수준의 정확도를 제공한다. 제조 동안, IC는 종종 다양한 이유로 결함이 생긴다. 그 이유로, IC 디바이스는 보통 반도체 메모리 디바이스[예컨대, 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM) 또는 내장형 메모리] 내의 여분의 행 및 열의 메모리 셀과 같은 예비 회로 요소(redundant circuit element)를 포함하도록 설계되어 있다. 이러한 디바이스는 또한 예비 회로 요소의 전기적 접점 사이에 특정의 레이저-절단가능 링크를 포함하도록 설계되어 있다. 예를 들어, 결함있는 메모리 셀을 분리시키기 위해 그리고 교체 예비 셀로 대체하기 위해 이러한 링크가, 제거될 수 있다. 식별, 구성 및 전압 조정을 위해 링크가 또한 제거될 수 있다. 게이트 어레이 또는 ASIC(application-specific integrated circuit)과 같은 논리 제품을 프로그램하거나 구성하기 위해 링크를 절단하는 데 유사한 기법이 또한 사용된다. IC가 제조된 후에, 그의 회로 요소는 결함이 있는지 테스트되고, 결함의 위치가 데이터베이스에 기록될 수 있다. IC의 레이아웃에 관한 위치 정보와 그의 회로 요소의 위치가 결합되면, IC를 유용하게 만들기 위해 선택된 링크를 제거하는 데 레이저-기반 링크 처리 시스템이 이용될 수 있다.

레이저-절단가능 링크는 통상적으로 두께가 약 0.5 내지 1 마이크로미터(μm)이고, 폭이 약 0.5 내지 1 μm이며, 길이가 약 8 μm이다. IC 내의 회로 요소, 따라서, 그 요소들 사이의 링크는 통상적으로 규칙적인 기하학적 배열로(예컨대, 규칙적인 행으로) 배열되어 있다. 통상적인 링크의 행에서, 인접한 링크들 사이의 중심간 피치는 약 2 내지 3 μm이다. 이들 치수는 대표적인 것으로서 감소되고 있는데, 그 이유는 기술 진보가 보다 작은 특징부를 갖는 가공물의 제조 및 더 높은 정확도 및 보다 작은 포커싱된 레이저 빔 스폿을 갖는 레이저 처리 시스템의 제작을 가능하게 해주고 있기 때문이다. 가장 널리 사용되는 링크 재료가 폴리실리콘 및 유사한 조성물이지만, 메모리 제조업체는 보다 최근에 각종의 전기 전도성이 더 좋은 금속 링크 재료 - 알루미늄, 구리, 금, 니켈, 티타늄, 텅스텐, 백금은 물론, 기타 금속, 금속 합금, 금속 질화물(티타늄 또는 탄탈 질화물 등), 금속 실리사이드(텅스텐 실리사이드 등), 또는 기타 금속과 유사한 재료를 포함할 수 있지만, 이들로 제한되지 않음 - 를 채택하였다.

종래의 레이저-기반 반도체 링크 처리 시스템은 약 4 내지 30 나노초(ns)의 펄스 폭을 갖는 단일 펄스의 레이저 출력을 각각의 링크에 포커싱시킨다. 한번에 단지 하나의 링크를 제거하기에 충분한 풋프린트 또는 스폿 크기를 갖는 레이저 빔이 IC에 입사된다. 레이저 펄스가 실리콘 기판 상부에 그리고 위에 있는 패시베이션층 - 통상적으로 두께가 2000~10,000 옹스트롬(Å)임 - 및 아래에 있는 패시베이션층을 비롯한 패시베이션 층 적층물의 성분층들 사이에 배치된 폴리실리콘 또는 금속 링크에 충돌할 때, 실리콘 기판은 적외선(IR) 방사의 비교적 작은 비례량을 흡수하고 패시베이션층(실리콘 이산화물 또는 실리콘 질화물)은 IR 방사에 비교적 투명하다. 회로 링크를 제거하기 위해 20년 이상 동안 IR 및 가시 레이저 파장(예컨대, 0.532 μm, 1.047 μm, 1.064 μm, 1.321 μm, 및 1.34 μm)이 이용되어 왔다.

많은 종래의 반도체 링크 처리 시스템은 링크 제거를 위해 작은 스폿내에 포커싱되는 단일 레이저 펄스를 이용한다. 제거될 링크의 뱅크는 통상적으로 웨이퍼 상에서 직선 행으로 배열되어 있으며, 그의 예시적인 것이 도 20에 도시되어 있다. 행이 완벽하게 직선일 필요는 없지만, 통상적으로 거의 직선이다. 링크 런(link run)(120) - "OTF(on-the-fly)" 런이라고도 함 - 에서의 링크가 시스템에 의해 처리된다. 링크 런 동안, 스테이지 위치 결정기(stage positioner)가 링크의 행을 포커싱된 레이저 스폿(110)의 위치를 가로질러 통과시킬 때 레이저 빔이 펄싱된다. 스테이지는 통상적으로 단일 축을 따라 한번에 이동하고, 각각의 링크 위치에서 멈추지 않는다. 따라서, 링크 런은 일반적으로 길이 방향으로(예컨대, 도시된 바와 같이 지면을 가로질러 수평으로) 링크의 행을 따라가는 처리 패스(processing pass)이다. 게다가, 링크 런(120)의 길이 방향이 행을 구성하는 개별 링크의 길이 방향과 정확히 수직일 필요는 없지만, 통상적으로 그렇게 되어 있다.

전파 경로가 축을 따라가는 레이저 빔이 링크 런(120)에서의 선택된 링크에 충돌한다. 그 축이 가공물과 교차하는 위치가, 링크를 선택적으로 제거하기 위해 레이저를 펄싱하는 동안, 링크 런(120)을 따라 계속 전진한다. 웨이퍼 및 광학 요소가 펄스 에너지가 링크에 충돌하도록 하는 상대 위치를 가질 때 펄스를 방출하고 링크를 절단하기 위해 레이저가 트리거된다[예컨대, 트리거 위치(130)]. 링크들 중 일부는 조사되지 않고 미처리된 링크(140)로 남아 있는 반면, 다른 것들은 조사되어 절단된 링크(150)로 된다.

도 21은 정지해 있는 광학계 테이블(210) 아래에 있는 X-Y 평면에서 웨이퍼(240)를 이동시킴으로써 스폿(110)의 위치를 조정하는 통상적인 링크 처리 시스템을 예시한 것이다. 광학계 테이블(210)은 레이저(220), 거울(225), 포커싱 렌즈(230), 및 어쩌면 다른 광학 하드웨어를 지지하고 있다. 이동 스테이지(260)에 의해 운반되는 척(250)상에 웨이퍼(240)를 위치시킴으로써 웨이퍼(240)가 X-Y 평면에서 아래쪽으로 이동된다.

도 22는 웨이퍼(240)의 처리를 나타낸 것이다. 종래의 순차적 링크 블로잉(link blowing) 공정은 각각의 링크 런에 대해 한번씩 웨이퍼(240)를 가로질러 X-Y 이동 스테이지(260)를 스캔하는 것을 필요로 한다. 웨이퍼(240)를 가로질러 전후로 반복하여 스캔하는 것에 의해 웨이퍼 처리가 완료된다. 기계가 통상적으로 전후로 스캔하면서 모든 X-축 링크 런(310)(실선으로 도시됨)을 처리한 후에 Y-축 링크 런(320)(파선으로 도시됨)을 처리한다. 이 일례는 단지 예시적인 것이다. 링크 런 및 처리 방식의 다른 구성이 가능하다. 예를 들어, 웨이퍼 또는 광학계 레일을 이동시킴으로써 링크를 처리하는 것이 가능하다. 그에 부가하여, 링크 뱅크 및 링크 런이 연속적인 이동으로 처리되지 않을 수 있다.

예를 들어, DRAM을 포함하는 웨이퍼(240)의 경우, 메모리 셀(도시 생략)이 X-축 링크 런(310)과 Y-축 링크 런(320) 사이의 영역(322)에 위치되어 있을 수 있다. 예시를 위해, 그룹으로 또는 링크 뱅크로 배열되어 있는 복수의 링크(324)를 예시하기 위해 X-축 링크 런(310)과 Y-축 링크 런(320)의 교차 부분 근방의 웨이퍼(240)의 일부분이 확대되어 있다. 일반적으로, 링크 뱅크가 다이의 중심 근방과, 디코더 회로 근방에 있고, 메모리 셀들의 어레이 중의 임의의 메모리 셀 위에는 존재하지 않는다. 링크(324)는 전체 웨이퍼(240)의 비교적 작은 영역에 걸쳐 있다.

링크 런을 실행하는 데 걸리는 시간, 따라서 처리율에 영향을 줄 수 있는 시스템 파라미터는 레이저 펄스 반복 주파수(pulse repetition frequency, PRF) 및 이동 스테이지 파라미터 - 스테이지 가속도, 대역폭, 정착 시간, 및 명령된 스테이지 궤적 등 - 를 포함한다. 명령된 스테이지 궤적은 가속 및 감속 세그먼트, 링크 뱅크의 정속 처리, 및 "갭 프로파일링" 또는 링크 런에서의 처리될 링크들 사이의 큰 갭에 걸친 가속을 포함한다.

이들 및 기타 시스템 파라미터는 반도체 웨이퍼들 사이에서 변하거나, 상이한 유형의 반도체 웨이퍼들 사이에서 변하거나, 및/또는 시간에 따라 변할 수 있다. 그렇지만, 종래의 반도체 링크 처리 시스템은, 시간에 따라 변하는 시스템 특성 및/또는 반도체 웨이퍼들간의 차이에 상관없이, 통상적으로 소정의 하드웨어 구성 및 이동 프로파일링 파라미터를 사용한다. 따라서, 처리 정확도가, 일부 반도체 웨이퍼에 대한 처리율의 감소를 대가로, 예상된 또는 원하는 수준을 초과할 수 있다.

레이저-기반 시스템에서 복수의 반도체 부분을 처리하는 방법의 실시예가 본 명세서에 개시되어 있다. 한가지 이러한 방법은 기본 레시피(default recipe)를 사용하여 복수의 반도체 부분의 한 부분에 대해 레이저에 의해 수행될 작업을 분석하여, 기본 레시피를 사용하여 그 부분을 처리하는 것의 기본 처리 결과를, 그 부분을 처리하기 전에, 획득하는 단계 - 기본 레시피는 복수의 반도체 부분을 처리하기 위한 일군의 파라미터를 포함함 -, 기본 레시피의 파라미터를 수정하여 파라미터와 연관된 부분-관련 레시피(part- pecific recipe)를 생성하는 단계, 부분-관련 레시피를 사용하여 그 부분에 대해 레이저에 의해 수행될 작업을 분석하여, 부분-관련 레시피를 사용하여 그 부분을 처리하는 것의 대안의 처리 결과를, 그 부분을 처리하기 전에, 획득하는 단계, 기본 처리 결과 및 대안의 처리 결과 중 어느 것이 원하는 처리 결과에 가장 가까운지에 기초하여, 그 부분을 처리하기 위한 기본 레시피 및 부분-관련 레시피 중 하나를 선택하는 단계, 및 레이저-기반 시스템에서 선택된 레시피를 사용하여 그 부분에 대해 수행될 작업을 수행하는 단계를 포함한다.

레이저-기반 시스템에서 복수의 반도체 부분을 처리하는 장치의 실시예도 역시 개시되어 있다.

본 발명의 이들 및 기타 실시예에서의 상세 및 변형이 하기의 도면 및 상세한 설명으로부터 명백하게 될 것이다.

본 명세서에서의 설명은 유사한 참조 번호가 몇개의 도면에 걸쳐 유사한 부분을 지칭하고 있는 첨부 도면을 참조한다.
도 1은 본 발명의 실시예가 포함될 수 있는 장치를 나타낸 개략도.
도 2는 본 발명의 일 실시예에 따른, 복수의 반도체 웨이퍼에 대해 수행될 작업에 기초하여 도 20의 종래의 링크 처리 레시피 파일을 수정하는 방법을 나타낸 플로우차트.
도 3은 가상의 웨이퍼 설계에 대한 정렬 필드의 기본 레이아웃의 평면도.
도 4는 가상의 웨이퍼 설계에 대한 정렬 필드의 대안의 레이아웃의 평면도.
도 5는 웨이퍼의 다이 경계와 관련하여 나타낸 제1 예시적인 수리 데이터 세트의 평면도.
도 6은 웨이퍼의 다이 경계와 관련하여 나타낸 제2 예시적인 수리 데이터 세트의 평면도.
도 7은 웨이퍼의 다이 경계와 관련하여 나타낸 제3 예시적인 수리 데이터 세트의 평면도.
도 8은 정렬 필드에 대한 각종의 레이아웃을 사용하여 도 5의 수리 데이터를 처리하는 시간을 나타낸 그래프.
도 9는 정렬 필드에 대한 각종의 레이아웃을 사용하여 도 6의 수리 데이터를 처리하는 시간을 나타낸 그래프.
도 10은 정렬 필드에 대한 각종의 레이아웃을 사용하여 도 7의 수리 데이터를 처리하는 시간을 나타낸 그래프.
도 11은 필드가 규칙적인 직사각형 타일링 패턴을 형성하지 않는 정렬 필드의 대안의 레이아웃의 평면도.
도 12는 기본 레시피에 따른 처리 순서로 되어 있는 20개의 처리 필드의 가능한 레이아웃의 평면도.
도 13은 처리 필드의 일부에서만 작업이 수행되어야 할 때 시스템이 필드를 처리하는 순서의 평면도.
도 14는 본 발명의 일 실시예에 따른, 도 13에서와 같이 수행될 작업으로 시스템이 필드를 처리하는 대안의 순서의 평면도.
도 15는 기준 필드를 나타내는 한 웨이퍼에 대한 정렬 필드의 레이아웃의 평면도.
도 16은 웨이퍼에 대해 수행될 작업에 기초하여 수정된 기준 필드를 보여주는 다른 웨이퍼에 대한 도 15에서와 같은 정렬 필드의 레이아웃의 평면도.
도 17은 수리할 다이를 포함하는 한 웨이퍼에 대한 정렬 필드의 레이아웃의 평면도.
도 18은 도 17의 한 웨이퍼에 대한 정렬 필드의 대안의 레이아웃의 평면도.
도 19는 도 17의 한 웨이퍼에 대한 정렬 필드의 대안의 레이아웃의 평면도.
도 20은 종래 기술의 링크의 행 또는 뱅크가 뱅크의 길이 방향을 따라 스캔되는 레이저 스폿으로 선택적으로 조사되는 것을 나타낸 개략도.
도 21은 종래 기술의 링크 처리 시스템의 개략도.
도 22는 복수의 링크 런을 포함하는 종래 기술의 반도체 웨이퍼의 개략도.
도 23은 종래의 링크 처리 레시피 파일에 대한 데이터 구조의 블록도.

이후부터, 본 발명의 특정의 실시예가, 그의 상세한 구조 및 동작을 비롯하여, 첨부 도면을 참조하여 기술된다. 이하에서 개시되는 원리, 방법 및 시스템은 임의의 목적을 위해 레이저 방사를 사용하여 반도체 기판 상에 또는 반도체 기판 내에 있는 임의의 구조물을 처리하는 데 일반적으로 적용가능하다. IC(예컨대, 메모리 디바이스, 논리 디바이스, LED를 비롯한 광학 또는 광전자 디바이스, 및 마이크로파 또는 RF 디바이스) 상에 또는 IC 내에 있는 그 구조물이 레이저-절단가능 링크인 것과 관련하여 이하의 일례 및 실시예가 기술되어 있지만, 레이저-절단가능 링크 이외의 다른 구조물이 동일하거나 유사한 방식으로 처리될 수 있다. 따라서, 본 명세서에 기재된 개시 내용은, 레이저 방사의 결과 전도성으로 되는 전기 구조물, 기타 전기 구조물, 광학 또는 광전자 구조물, 및 기계적 또는 전기 기계적 구조물[예컨대, MEMS(micro electromechanical structure) 또는 MOEMS(micro opto-electro-mechanical structure)]과 같은 기타 유형의 구조물의 레이저 처리에 똑같이 적용가능하다.

방사의 목적은 구조물 또는 그의 재료를 절단, 클리빙, 제조, 가열, 개조, 확산, 어닐링 또는 측정하는 것일 수 있다. 예를 들어, 레이저 방사는 구조물의 재료에 상태 변경을 유발하거나, 도펀트의 이동을 야기하거나, 자기 특성을 변경할 수 있고, 이들 중 임의의 것이 전기 회로 또는 기타 구조물을 연결, 분리, 조정, 수정 또는 수리하는 데 사용될 수 있다.

링크 처리 시스템은 일반적으로 웨이퍼가 어떻게 처리되어야 하는지를 기술하는 "레시피"를 포함하고 있다. 예를 들어, 도 23은 종래의 링크 처리 레시피 파일(400)에 대한 데이터 구조의 블록도이다. 종래의 링크 처리 레시피 파일(400)은 일반적으로 물리적 레이아웃 파라미터(410), 레이저 에너지 파라미터(412), 필드 설정 파라미터(414) 및 오류 처리 파라미터(416)를 포함한다.

물리적 레이아웃 파라미터(410)는 웨이퍼의 물리적 치수(다이 크기 및 정렬 대상물의 위치 등)를 지정할 수 있다. 레이저 에너지 파라미터(412)는 정렬 대상물을 스캔하는 데 사용하는 제1 레이저 에너지 및 링크를 처리하는 데 사용하는 제2 레이저 에너지를 지정할 수 있다. 필드 설정 파라미터(414)는 정렬 필드, 포커스 필드 및 처리 필드에서의 대상물, 대상물 타임아웃 및 각자의 대상물 형상을 지정할 수 있다. 정렬 필드는 부분 또는 가공물에 대한 레이저의 X-Y 방향 정렬에 대한 교정 데이터를 포함한다. 포커스 필드는 가공물에 대한 레이저의 Z 방향 정렬에 대한 교정 데이터를 포함한다. 통상적으로 정렬 필드보다 훨씬 더 큰 처리 필드는 링크 런을 처리하기 위한 필드 크기를 정의한다. 예를 들어, 300 mm 웨이퍼가 4개 내지 6개의 처리 필드를 사용하여 처리될 수 있다. 그렇지만, 1개 내지 3개의 처리 필드 또는 7개 이상의 처리 필드도 사용될 수 있다. 정렬 필드의 X 또는 Y 치수만큼 길 수 있는 링크 런이 다수의 정렬/포커스 필드에 걸쳐 있을 수 있다. 오류 처리 파라미터(416)는, 예를 들어, 좋지 않은 품질 스캔이 검출될 때의 복구 메커니즘 및 시스템이 정렬 스캔[때때로, 본 명세서에서 BTW(beam-to-work) 스캔이라고 함] 동안 수집된 데이터를 사용하게 될 최대 기간을 지정하는 "대상물 타임아웃 시간"을 지정할 수 있다. 오류 처리 파라미터(416)는 또한, 예를 들어, 대상물 스캔 위치 결정 허용오차를 포함할 수 있다.

반도체 링크 처리 시스템 상의 재료를 처리하기 위해, 사용자는 수리하고자 하는 재료를 기술하는 특정의 파라미터 및 또한 반도체 기판(예컨대, 웨이퍼)의 처리를 통제하는 파라미터를 지정해야만 한다. 이것의 한 일례는 사용자가 처리 척(250) 상에 놓여질 웨이퍼(240)의 배향(0, 90, 180, 또는 270도)을 지정해야만 한다는 것이다. 이것은 일반적으로 물리적 레이아웃 파라미터들(410) 중 하나이다. 게다가, 정렬 필드가 앞서 언급되었으며, 역시 사용자에 의해 기술된다. 이후부터 더 상세히 기술되는 바와 같이, 각각의 정렬 필드는 정렬 필드에 상관되어 있는 웨이퍼의 그 섹션의 처리 동안에 위치가 확인될 정렬 대상물의 세트를 지정한다.

각각의 웨이퍼(240)에 대해 수행될 작업도 역시 지정되어야만 하지만, 종종 웨이퍼마다 상이하다. 이것은, 오염 및 기타 예측할 수 없는 제조 결함으로 인해, 웨이퍼가 동일한 시설에서 동일한 공정에 따라 제조될 때에도 일어난다. 본 명세서에서, 사용자에 의해 지정된 각각의 웨이퍼(240)에 대해 수행될 작업이 일반적으로 편의상 수리 데이터라고 불리우지만, 이러한 수행될 작업이 그것으로 제한되지 않는다.

웨이퍼(240)는 일반적으로 동일한 링크 처리 레시피 파일(400)[이후부터, 기본 레시피(default recipe)(400)라고 함]을 사용하여 카세트 또는 트레이에서 그룹으로 처리된다. 수리 데이터가 상이하기 때문에, 모든 가능한(또는 실제의) 수리 데이터 세트에 대해 최상인 단일의 기본 레시피(400)가 있을 수 없다. 그렇지만, 본 발명의 실시예는 수리 데이터에 기초하여 기존의 기본 레시피(400)를 수정함으로써 처리율을 향상시킬 수 있는 방법 및 장치를 제공한다. 수행될 작업을 구성하는 전략이 변경되지만, 처리의 결과(스폿 크기, 에너지, 기타 등등)에 실제로 영향을 미치는 파라미터는 그렇지 않다. 따라서, 수행되는 실제 작업을 열화시키지 않고 처리의 속도가 향상될 수 있다.

웨이퍼마다 또는 수행될 작업의 세트마다 대안의 레시피를 제공하기 위해 기본 레시피(400)에 다양한 수정이 행해질 수 있다. 이들 파라미터에 대한 임의의 하나의 설정과 비교하여 처리를 최적화하기 위해, 처리 전략을 지정하는 모든 파라미터(웨이퍼 상의 정렬 필드의 위치; 척 상에서의 웨이퍼의 배향; 정렬, 포커스 및 처리 필드의 배치; 처리 필드가 처리되는 순서; 비디오 정렬 대상물의 위치, 기타 등등)가 어쩌면 웨이퍼별(또는 행해질 작업 세트별로)로 선택될 수 있다.

본 발명의 실시예는, 기본 레시피 및 작업이 행해질 기계 둘 다를 참조하여, 행해질 작업을 분석하는 것에 의존한다. 이 분석을 수행하는 한가지 예시적인 방식이 도 1 및 도 2를 참조하여 기술된다.

본 발명의 실시예는, 예를 들어, 도 1에 개략적으로 도시된 바와 같이, 컴퓨터(10)에서 구현될 수 있다. 컴퓨터(10)는 중앙 처리 장치(CPU)(12), 하나 이상의 입력 장치 또는 연결부(14), 메모리(16)[랜덤 액세스 메모리(RAM) 및 판독 전용 메모리(ROM), 기타 등등], 하나 이상의 출력 연결부(18) 및 디스플레이(20)를 포함하고 있다. 컴퓨터(10)가 독립형 컴퓨터로서 도시되어 있지만, 컴퓨터(10) 및 그의 CPU(12)의 기능이, 디스플레이(20)와 같은 주변 장치와 함께, 도 18의 링크 처리 시스템에 대한 전용 컴퓨터 또는 제어기에 포함될 수 있다.

CPU(12)는 복수의 처리 부분 - 그의 기능이 도 2를 참조하여 기술되어 있음 - 을 포함한다. 도 1에 도시된 바와 같이, 처리 부분은 시뮬레이션 부분(12a), 파라미터 조정 부분(12b) 및 레시피 결정 부분(12c)을 포함한다. 공지된 바와 같이, 컴퓨터(10)에 의해 수행되는 산술 및 논리 동작(즉, 제어)의 처리가 일반적으로 컴퓨터 판독가능 매체 상에 저장된 컴퓨터 실행가능 명령어 집합(예컨대, 소프트웨어)에 따른다. 예를 들어, 본 명세서에 기술된 부분들은 메모리(16)에 저장되고 CPU(12)에 의해 실행되는 하나 이상의 소프트웨어 프로그램의 기능 구성요소를 나타낸다. 물론, 본 명세서에 기술된 기능들 중 일부 또는 전부가 다른 대안으로서 하드웨어 구성요소에 의해 구현될 수 있다.

도 2는 하나 이상의 웨이퍼에 대해 수행될 작업에 기초하여 그 웨이퍼에 대한 처리 성능을 향상시키기 위해 기본 레시피(400)를 변경하는 방법을 나타낸 것이다. 단계(22)에서, 기본 레시피(400)가 입력 연결부(14)를 통해 CPU(12)에 입력된다. 예를 들어, 입력 연결부(14)는 기본 레시피(400)와 관련된 데이터가 수동으로 입력되는 키보드일 수 있다. 다른 대안으로서, 입력 연결부(14)는 휴대용 또는 기타 저장 장치에 대한 연결부일 수 있으며, 이는 CPU(12)가 기본 레시피(400)를 데이터베이스, 파라미터 파일, 소스 코드, 컴퓨터 실행가능 명령어 세트 등의 형태로 업로드할 수 있게 해준다. 입력 연결부(14)는 또한 기본 레시피(400)가 저장되어 있는 다른 장치(도 21의 링크 처리 시스템에 대한 컴퓨터 등)에의 직렬 또는 기타 연결부일 수 있다. 기본 레시피(400)는, 링크 처리 시스템의 레이저 및 기타 구성요소에 관련된 파라미터에 부가하여, 웨이퍼에 관련된 파라미터를 포함할 것이다. 이들 파라미터는 처리될 많은 웨이퍼를 조절하고 웨이퍼 상의 정렬 필드의 위치, 척 상에서의 웨이퍼의 배향, 정렬, 포커스 및 처리 필드의 배치, 처리 필드가 처리되는 순서, 비디오 정렬 대상물의 위치 및 기술 분야의 당업자에게 공지된 다른 것을 포함한다. 이 데이터는 웨이퍼의 제조업체에 의해 지정될 수 있고 및/또는 웨이퍼 처리에서의 이전의 경험에 기초하여 링크 처리 시스템의 사용자에 의해 설정될 수 있다.

단계(24)에서, 웨이퍼 또는 일련의 웨이퍼에 대해 수행될 작업이 입력된다. 전술한 바와 같이, 수행될 작업은, 예를 들어, 웨이퍼 상에 또는 웨이퍼 내에 있는 메모리에 대한 수리 데이터일 수 있다. 이 데이터는 웨이퍼의 제조업체에 의해 지정될 수 있고, 레이저에 의한 각각의 동작이 일어나는 주소를, 그 동작과 함께, 포함할 것이다. 이는 또한 이전의 처리 단계(메모리 테스트 등)의 결과로서 획득될 수 있다. 예를 들어, 수리 데이터는 도 20을 참조하여 기술된 바와 같이 위치(예컨대, X-좌표 및 Y-좌표)에 의해 어느 링크가 절단되어야 하는지를 포함할 수 있다.

기본 레시피(400) 및 수행될 작업 둘 다가 입력되면, 단계(26)에서 웨이퍼 처리율 시뮬레이션이 시뮬레이션 부분(12a)에 의해 수행될 수 있다. 웨이퍼 처리율 시뮬레이션은 주어진 링크 처리 시스템에 대한 다양한 시스템 제약조건의 특정의 설정에 기초하여 처리 시간을 평가하는 기술 분야에 공지된 소프트웨어 모델링 기법이다. 여기서 관심의 파라미터를 변경함으로써, 변경의 처리 시간에 대한 영향이 이러한 시뮬레이션을 사용하여 평가될 수 있다. 다양한 제약조건에 대한 값의 조합을 평가하는 전수적인 전략이 가능하다. 그렇지만, 실제로, 이러한 분석은 결과의 값에 해를 끼칠 정도로 충분히 느릴 수 있다. 따라서, 도 2는 일반적으로 하나 이상의 파라미터의 순차적 분석을 기술하고 있지만, 이후부터 기술되는 바와 같이, 본 발명이 이러한 분석으로 제한되지 않는다.

단계(26)에서 수행되는 시뮬레이션은, 웨이퍼(240)에 대해 지정된 수행될 작업이 주어진 경우, 기본 레시피(400)에 대한 처리 시간을 제공할 것이다. 시뮬레이션의 파라미터 및 얻어지는 처리 시간이 디스플레이(20) 상에 디스플레이될 수 있지만, 이것이 꼭 필요한 것은 아니다. 단계(26) 이후에, 파라미터 조정 부분(12b)에 의한 파라미터의 조정이 단계(28)에서 제1 파라미터의 조정으로 시작되고, 기본 레시피(400)의 다른 값들이 변경되지 않은 상태에서 변경된 파라미터를 사용한 새로운 시뮬레이션을 위해 단계(30)로 계속된다. 단계(30)에서의 이 새로운 시뮬레이션에서, 변경된 파라미터와 연관된 새로운 처리 시간이 얻어진다. 이 프로세스는, 단계(32)의 질의에 응답하여, 제1 파라미터에 대한 원하는 조정 모두가 각자의 처리 시간을 달성하는 것으로 시뮬레이션될 때까지 반복된다. 이어서, 선택적으로, 부가의 파라미터가 분석되어야 하는지를 평가하기 위해 그 다음 질의가 단계(34)에서 행해진다.

평가할 다른 파라미터가 있는 경우, 그 파라미터가 단계(36)에서 조정되고, 단계(38)에서 새로운 처리 시간을 획득하기 위해 변경된 파라미터를 사용하여 시뮬레이션이 수행된다. 이 프로세스는, 단계(40)의 질의에 응답하여, 이 그 다음 파라미터에 대한 원하는 조정 모두가 각자의 처리 시간을 달성하는 것으로 시뮬레이션될 때까지 반복된다. 이어서, 선택적으로, 부가의 파라미터가 분석되어야 하는지를 평가하기 위해 단계(34)에서의 질의가 반복된다. 파라미터들 각각을 처리하는 것에 대한 영향이 이 프로세스에 따라 웨이퍼 그룹별로 또는 웨이퍼별로 분석될 수 있다. 이후의 실시예에서 기술되는 바와 같이, 웨이퍼의 서브셋의 성능을 시뮬레이션하기 위해 파라미터가 또한 수정될 수 있다.

모든 파라미터가 시뮬레이션되었을 때, 단계(34)에서의 질의에 대한 부정적 응답으로 나타낸 바와 같이, 단계(42)에서 변경된 레시피가 레시피 결정 부분(12c)에 의해 출력될 수 있다. 예를 들어, 레시피 결정 부분(12c)은 가장 낮은 전체 처리 시간이 얻어지는 파라미터 값을 선택할 수 있다. 변경된 레시피가 이어서 출력 연결부(18)에 제공될 수 있다. 출력 연결부(18)는, 예를 들어, 휴대용 또는 기타 저장 장치에 대한 연결부일 수 있으며, 이는 CPU(12)가 변경된 레시피를 데이터베이스, 파라미터 파일, 소스 코드, 컴퓨터 실행가능 명령어 세트 등의 형태로 다운로드할 수 있게 해준다. 출력 연결부(18)는 또한, 입력 연결부(14)와 같이, 변경된 레시피가 사용될 다른 장치(도 21의 링크 처리 시스템에 대한 컴퓨터 등)에의 직렬 또는 기타 연결부일 수 있다. 컴퓨터(10)의 기능이 도 21의 링크 처리 시스템에 대한 운영 체제 내에 포함되어 있을 때, 입력 연결부(14) 및/또는 출력 연결부(18)는 운영 체재 내의 프로세스들 사이의 통신 채널을 나타낸다.

다른 대안으로서, 컴퓨터(10)가 변경된 레시피에 대해 사용할 변경된 파라미터(들)를 선택하는 대신에, 사용자가 결과를 검토하고 어느 파라미터가 변경되는 것이 바람직한지를 판정할 수 있다. 이어서, 이들 선택은 사용자가 손으로 기본 레시피(400)를 변경하는 것 또는 기본 레시피(400)를 시작점으로 사용하여 변경된 레시피를 다른 방식으로 생성하는 것에 의해 구현될 수 있다.

변경된 레시피가 기본 레시피를 대체한다. 변경된 레시피는 부분-관련 레시피(part-specific recipe)를 포함하고, 여기서 부분-관련 레시피는 반도체 부분, 예를 들어, 웨이퍼에 대해 수행될 작업에 기초하여 적어도 하나의 파라미터에 의해 수정된 기본 레시피이다. 특정 실시예에서, 변경된 레시피는 한꺼번에 분석된 일군의 웨이퍼에 대한 단일 레시피일 수 있다. 이것은 웨이퍼를 개별적으로 분석하는 것만큼의 이득을 제공하지 않을 수 있는데, 그 이유는 다수의 웨이퍼에 대한 수리 데이터를 결합하는 것이 수리 데이터에서의 임의의 웨이퍼별 변동을 불명료하게 하는 경향이 있기 때문이다. 그렇지만, 이것이 시뮬레이션이 부분의 실제 처리에 비해 느리고 및/또는 비용이 많이 드는 경우에 유익할 수 있다. 다른 실시예에서, 변경된 레시피는 처리될 일군의 웨이퍼 내의 모든 웨이퍼에 대한 부분-관련 레시피들을 결합한 레시피일 수 있다. 부분-관련 레시피를 결합시키는 다양한 방식이 본 명세서에서의 개시 내용에 의해 제공되는 기술 분야의 당업자의 지식 범위 내에 있다. 예를 들어, 20개 웨이퍼의 세트가 그 각자의 수리 데이터에 기초한 배향과 관련하여 분석되고 90도만큼의 배향의 변경이 그 웨이퍼들 대부분에서 바람직한 경우, 변경된 레시피가 90도만큼의 배향의 변경을 포함할 수 있다. 이러한 경우에, 웨이퍼들 중 몇몇에 대해 변경된 레시피를 사용하여 얻어진 이득이 다른 것에 대한 이득의 임의의 감소를 능가하는지를 확인하기 위해, 그의 변경된 파라미터 또는 파라미터들을 갖는 변경된 레시피를 사용하여 웨이퍼의 그룹을 분석하는 것이 바람직할 수 있다. 본 명세서에서, 부분-관련 레시피는 웨이퍼-관련 레시피(wafer-specific recipe)라고도 한다.

도 2가 한번에 하나의 파라미터를 변경하고 테스트하는 것을 통해 파라미터를 순차적으로 선택하는 것을 나타내고 있지만, 이것은 단지 일례에 불과하고, 최상의 결과를 제공하지 않을 수 있는데, 그 이유는 도 2가 분석되는 파라미터들 각각을 최적화하는 것으로부터 최상의 전체 시간이 얻어질 것으로 가정하고 있기 때문이다. 변경된 레시피를 생성하기 위해 파라미터들 중 임의의 것을 조정하는 것이 변경된 레시피를 생성하기 위해 파라미터들 전부를 변경하는 것보다 더 나을 것인지를 판정하기 위해 최상의 개별 결과를 획득한 파라미터 값을 포함하는 시뮬레이션을 실행하는 부가의 단계가 포함될 수 있다. 수행될 작업이 주어진 경우 처리 시간과 관련하여 제1 파라미터와 제2 파라미터 사이의 관계를 평가하기 위해 제2 파라미터에 대한 한번 이상의 조정과 함께 시뮬레이션에서 제1 파라미터에 대한 몇번의 조정이 사용될 수 있는 반복적 프로세스가 또한 구현될 수 있다. 이어서, 제1 및 제2 파라미터가 다른 시뮬레이션에서 발견되고 분석된 관계에 기초하여 조정될 수 있다.

본 발명이 다양한 파라미터에 대한 값을 선택하는 임의의 특정의 알고리즘으로 제한되지 않는데, 다양한 파라미터에 대한 값을 선택하는 최상의 전략 또는 전략들이 일반적으로 지정되고 및/또는 제약되는 기계 거동의 성질에 따라 달라질 것이기 때문이다. 이 때문에, 앞서 기술한 바와 같은 공지된 기법을 사용한 시뮬레이션이 수행될 작업에 기초하여 다양한 파라미터의 효과를 분석하는 데 필요하지 않다. 수행될 작업에 기초하여 파라미터의 변경을 분석할 때 시뮬레이션이 사용될 수 없는 한 일례는 시스템이 일반적으로 Y-축에서보다는 X-축에서 더 높은 처리율을 가능하게 해주는 경우에 일어난다. 이 경우에, 척(250) 상에서의 각각의 웨이퍼(240)의 배치 각도가 시뮬레이션 없이 더 높은 처리율 축을 갖는 축에서 수행될 작업의 양을 최대로 하도록 간단히 선택될 수 있다. 그에 따라, 웨이퍼(들)에 대해 수행될 작업에 기초하여 웨이퍼 또는 복수의 웨이퍼를 처리하기 위한 하나 이상의 파라미터를 변경하는 본 발명의 개시 내용이 규칙 기반 결정 또는 파라미터, 모델링, 예측, 시스템 또는 시스템 구성요소 거동의 특성 분석, 웨이퍼 특성, 정확도 예산(accuracy budgeting), 인공 지능, 퍼지 논리, 신경망, 비용 함수, 최소화, 또는 기타 알고리즘 구현 또는 방법을 사용하여 구현될 수 있다.

특정의 구체적 일례는 본 발명의 실시예가 구현될 수 있는 방식을 예시한 것이다.

정렬 필드가 수행될 작업에 기초하여 수정되는 본 발명의 실시예의 일례가 도 3 내지 도 11을 참조하여 기술된다. 도 3 내지 도 10의 일례에서, 정렬 필드는 웨이퍼에 걸쳐 직사각형 타일링 패턴이 변화되어 있다(하나의 행 또는 열만큼 천이됨). 즉, 도 3은 가상의 웨이퍼 설계에 대한 정렬 필드의 기본 레이아웃을 나타낸 것인 반면, 도 4는, 비교를 위해, 도 3의 기본 레이아웃이 하나의 열 및 하나의 행만큼 변위되어 있는 정렬 필드의 대안의 레이아웃을 나타낸 것이다. 도 3 및 도 4에서, 실선은 다이 경계를 나타내는 반면, 파선은 정렬 필드의 경계를 나타낸다. X-축 및 Y-축 상의 숫자는, 각각, 행 마커 및 열 마커이다.

도 5, 도 6 및 도 7은 레시피를 사용하여 처리할 대표적인 수리 데이터 세트의 3개의 일례이다. 도 3 및 도 4에서와 같이, 실선은 다이 경계를 나타내고, X-축 및 Y-축 상의 숫자는 행 마커 및 열 마커이다. 행해질 작업을 갖는 다이는 "+" 기호로 나타내어져 있고, 행해질 작업을 갖지 않는 다이는 비어 있거나 1개 또는 2개의 보다 희미한 라인으로 나타내어져 있다.

도 5, 도 6 및 도 7 각각은 도 3에 도시된 바와 같은 정렬 필드의 기본 레이아웃을 포함하는 기본 레시피를 사용하여 그리고 기본 레이아웃에 대한 다양한 수정을 사용하여 분석되었다. 이 분석의 결과가, 레이아웃과 비교하여 수리 시간을 그래프로 나타낸 도 8, 도 9 및 도 10에 각각 나타내어져 있다. 보다 구체적으로는, 도 8은 도 5의 일례를 수리하기 위한 시간을 나타낸 것이고, 도 9는 도 6의 일례를 수리하기 위한 시간을 나타낸 것이며, 도 10은 도 7의 일례를 수리하기 위한 시간을 나타낸 것이다. 정렬 필드의 다양한 레이아웃이 shift00, shift01, 기타로 나타내어져 있고, 여기서 "shift" 이후의 숫자는 정렬 필드의 기본 레이아웃이 변위되는 양(단위: 행 및 열의 수)을 말한다. 예를 들어, 도 4는 하나의 행 및 열 변위를 가질 때 shift11로 나타내어진 레이아웃을 나타낸 것이다. 도 8에 도시된 바와 같이, 도 5의 일례는 정렬 레이아웃이 기본 레시피에서의 정렬 레이아웃으로부터 하나의 행 및 2개의 열(shift12)만큼 천이된 경우에 그의 가장 빠른 처리를 가진다. 도 9에 도시된 바와 같이, 도 6의 일례는 정렬 레이아웃이 기본 레시피에서의 정렬 레이아웃으로부터 0개의 행 및 0개의 열(shift00)만큼 천이된 경우에 그의 가장 빠른 처리를 가진다. 즉, 정렬 레이아웃에 대한 기본 레시피가 도 6에 나타낸 수리 데이터 세트에 대해 가장 빠르다. 마지막으로, 도 10에 도시된 바와 같이, 도 7의 일례는 정렬 레이아웃이 기본 레시피에서의 정렬 레이아웃으로부터 0개의 행 및 2개의 열(shift02)만큼 천이된 경우에 그의 가장 빠른 처리를 가진다.

이들 테스트에서, 정렬 필드의 레이아웃이 수정되었고, 포커스 필드는 정렬 필드와 일치하도록 수정되었다. 한편으로, 각각의 웨이퍼에 대한 최적의 필드 레이아웃(즉, 웨이퍼-관련 레시피)을 갖는 다양한 수리 데이터에서의 20개 웨이퍼에 대한 총 처리 시간이 기본 레이아웃을 나타내는 20개 웨이퍼 전부에 대해 최상의 단일의 일정한 필드 레이아웃을 사용한 그 20개 웨이퍼에 대한 총 처리 시간과 비교되었다. 전체적으로 볼 때, 데이터는 연구된 일례에 대해 평균적으로 웨이퍼당 1 내지 3초, 또는 처리 시간의 약 1%의 가능한 개선을 암시하고 있다.

앞서 언급한 바와 같이, 종래 기술은 고객이 이들 파라미터를 지정하고 동일한 설계의 모든 웨이퍼에 대해 일정하게 유지하는 것이다. 도 8 내지 도 10은 가능한 일련의 파라미터가 모든 웨이퍼에 대해 최적일 수는 없다는 것을 나타내고 있다. 이들 파라미터가 각각의 웨이퍼에 대해 수행될 실제 작업에 따라 변화될 수 있게 해주는 것은 처리의 결과가 나쁘게 되지 않도록 처리를 최적화할 수 있다.

이 일례에서, 정렬 필드는 전체 웨이퍼에 걸쳐 직사각형 타일링 패턴이 변화되었고(매번마다 하나의 행 또는 열만큼 천이됨), 결과의 평가가 시뮬레이션을 사용하여 행해졌다. 그렇지만, 앞서 언급한 바와 같이, 전수적인 시뮬레이션이 항상 필요하거나 바람직한 것은 아니다. 정렬 필드의 레이아웃을 선택하는 가상적 알고리즘이, 모든 웨이퍼에 적용되는 임의의 하나의 레이아웃과 비교하여 웨이퍼별로 어떤 이득을 제공하기 위해, 모든 가능한 레이아웃을 고려할 필요는 없다. 예를 들어, 도 11은 필드가 균일한 직사각형 타일링 패턴을 형성하지 않는 정렬 필드의 패턴을 나타낸 것이다. 이러한 패턴은 특정의 웨이퍼에 대해 수행될 또는 행해질 작업이 아주 드물게 있는 어떤 경우에 최적일 수 있다.

본 발명을 구현하는 다른 일례는 웨이퍼에 대해 수행될 작업에 기초하여 처리 필드를 수정하는 것에 관한 것이다. 웨이퍼는 종래에 처리 필드로 분할된다. 정의에 의하면, 주어진 처리 필드 내에서 수행될 모든 작업은 다른 필드에 대한 작업이 시작되기 전에 완료된다. 사용자는 전체 웨이퍼에 대해 하나의 처리 필드를 사용할 수 있거나, 많은 처리 필드가 단일 웨이퍼 상에 포함될 수 있다. 처리 필드를 정의하는 데 사용되는 주된 전략은 각각의 다이에서 최대량의 작업이 수행되는 수리 데이터 세트의 존재를 가정할 때 각각의 처리 필드에서 작업을 완료하는 추정된 시간을 최소화하는 것이다. 예를 들어, 사용자는 웨이퍼를 동일한 크기의 4개의 처리 필드로 분할할 수 있다. 실제 웨이퍼가 단지 3/4(또는 그 미만) 다이만이 수행될 작업을 갖는 경우 또는 각각의 다이에서 수행될 실제 작업이 실질적으로 최대값 미만인 경우가 있을 수 있다. 수행될 작업을 고려함으로써, 웨이퍼가 보다 적은 수의 처리 필드로 분할될 수 있다. 각각의 처리 필드에 대해 특정 작업이 재수행되어야만 하기 때문에, 처리 필드의 감소는 총 처리 시간을 감소시킨다.

그에 부가하여, 다수의 처리 필드가 있는 경우에, 필드가 처리되는 순서가 기본 레시피에 정의되어 있다. 그 결과, 수리되는 모든 웨이퍼에 대해 순서가 동일할 것이다. 예를 들어, 기본 레시피가 도 12에 도시된 처리 순서로 20개 처리 필드의 레이아웃을 포함하는 것으로 정의된다. 일례로서, 웨이퍼에 대해 수행될 작업이 처리 필드 3, 6, 10 및 14에서만 행해진다. 도 13에 도시된 바와 같이, 처리 필드 1 및 2는 수행될 작업이 없고 건너뛸 수 있다. 처리 필드 3은 그의 작업이 수행되었을 것이다. 이어서, 시스템은 4 및 5를 건너뛸 것이고, 처리 필드 6으로 진행하여 그 필드에 대한 작업을 수행할 것이다. 처리 필드 10에 도달하기 위해 처리 필드 7, 8 및 9를 건너뛸 것이고, 이어서 처리 필드 14에 도달하기 위해 처리 필드 11, 12 및 13을 건너뛸 것이다. 나머지 처리 필드를 건너뛸 것이다.

본 명세서에서의 개시 내용에 따라 수행될 동일한 작업의 상이한 순서는 도 14에서 볼 수 있다. 이 구성에서, 웨이퍼에 대해 수행될 작업을 알고 있는 경우 웨이퍼의 한 영역으로부터 다른 영역으로의 전후 이동을 최소화하기 위해 상이한 처리 순서가 선택된다. 즉, 웨이퍼의 중심선(즉, 직경)을 가로지르는 레이저 경로의 이동 횟수가 감소된다. 이 웨이퍼-관련 레시피의 결과, 도 13에 도시된 기본 레시피에서 필요한 총 시간과 비교하여 수행될 작업에 의해 모든 처리 필드를 통해 지나가는 총 시간이 보다 적어질 것이다.

본 발명을 구현하는 다른 일례는 웨이퍼에 대해 수행될 작업에 기초하여 기준 필드를 수정하는 것에 관한 것이다. 이것은 도 15 및 도 16에 나타내어져 있다. 척(250) 상에서의 웨이퍼(240)의 위치를 결정하는 프로세스는 앞서 기술한 허용오차로 인해 레이저 처리에 아주 중요하다. 이것은 비디오 정렬로 시작하는 다단계 프로세스이다. 비디오 정렬은, 기술 분야의 당업자에게 공지된 바와 같이, 하나 이상의 기계 대상물을 훈련시키는 것 및 기계 시각 알고리즘을 사용하여 특정의 촬영된 제품(이 일례에서, 웨이퍼) 상에서의 그 대상물의 위치를 결정하는 것을 수반한다.

기준 정렬은 비디오 정렬 이후에 행해지고, 공정 척 상에서의 이 웨이퍼의 위치를 결정하는 데 있어서의 최종 단계이다. 일반적으로, 이 정렬에서 사용되는 기준 필드, 기준 초점 및 정렬 대상물은 기본 레시피에서 모든 웨이퍼에 대해 상수이다. 기준 정렬이 완료된 후에, 시스템은 제1 처리 필드에서 그리고 이어서 차후의 처리 필드에서 링크 런을 실행하는 데 필요한 포커스 및 정렬 필드에 대한 대상물을 스캔함으로써 웨이퍼에 대해 수행될 작업을 처리하기 시작한다.

기준 필드에 사용되는 대상물들 중 하나가 포커스 또는 정렬 필드에 사용되는 것과 동일한 물리적 대상물인 경우, 시스템은 이러한 포커스 또는 정렬 필드를 평가할 때 그 대상물에 대한 스캔 결과를 재사용할 수 있다. 이 때문에, 기준 정렬에 대한 대상물을 근방의 정렬 필드에 사용되는 것과 동일한 물리적 대상물이도록 선택하는 것이 통상적이다. 예를 들어, 도 15에서, 기준 필드(44)는 8개의 정렬 필드를 포함한다. 기준 필드(44)의 한 코너와 접하고 있는 16개의 정렬 필드(대시로 채워진 6개 등) 중 임의의 것이 기준 필드(44)와 물리적 대상물을 공유할 수 있다. 주목할 점은, 물리적 정렬 및 포커스 대상물이 정렬, 포커스 또는 기준 필드의 코너에 아주 가까이 위치되는 것이 통상적이라는 것이다. 게다가, 각각의 필드에 대해 3개 또는 4개의 대상물 위치가 전형적이다.

그렇지만, 웨이퍼에 대해 수행될 작업이 이러한 방식으로 기준 필드와 공유된 물리적 대상물을 가지는 정렬 또는 포커스 필드에 어떤 작업도 포함하지 않는 경우, 대상물 공유의 이득이 실현되지 않는다. 그렇지만, 본 발명의 일 실시예에서, 기준 필드(44)의 위치가 변경될 수 있다. 등가적으로, 기준 필드에 사용할 상이한 물리적 정렬 또는 포커스 대상물의 선택이 행해질 수 있다. 이러한 방식으로, 대상물 공유가 행해질 수 있다. 이것이 기본 레시피의 기준 필드(44)가 파선으로 도시되어 있는 도 16에 예시되어 있다. 도 16의 웨이퍼에서, 수행될 유일한 작업은 도시된 4개의 점각된 정렬 필드이다. 웨이퍼-관련 레시피에서 대안의 기준 필드(46)를 사용함으로써, 기준 정렬에 사용되는 물리적 대상물의 4개 모두가 정렬 필드들 중 적어도 하나에 의해 재사용될 수 있다. 기본 레시피의 기준 필드(44)는 수행될 작업을 포함하는 정렬 필드들 중 임의의 것과 공유될 수 있는 단지 하나의 물리적 대상물(즉, 우측 상부 코너)을 가지며, 그 결과 웨이퍼-관련 레시피에서 기준 필드(46)을 사용하는 것에 대해 부가의 스캔이 있게 된다.

주목할 점은, 상기 논의가 레시피의 처리 결과로서 처리 시간을 모니터링하고 본 발명의 실시예를 통해 달성될 수 있는 처리 시간의 감소를 강조하고 있다는 것이다. 이들 실시예를 통해 어떤 다른 처리 측면(예컨대, 시스템 정확도)을 향상시키는 것도 가능할 수 있다. 시스템 정확도는 예상된 결과와 비교하여 처리된 부분 또는 부분들의 분석으로부터 얻어지는 측정 또는 계산이다. 이러한 측정을 수행할 수 있는 기술 분야의 당업자에게 공지된 각종의 절차 및 알고리즘이 있다.

시스템 정확도를 향상시키기 위해 본 발명을 구현하는 일례가 도 17 내지 도 19에 도시되어 있다. 작은 정렬 필드가 시스템 처리율의 대가로 더 나은 시스템 정확도를 생성하는 것으로 가정하면, 수행될 작업을 고려하여 웨이퍼별로 일부 정렬 필드의 크기를 자동으로 감소시키는 것은 그만큼 처리율 저하를 겪지 않고 이러한 보다 높은 정확도를 유지할 수 있다. 즉, 기본 레시피에서의 처리 결과로부터 타당한 정확도 및 처리(처리율) 시간이 얻어질 수 있지만, 변경된 레시피에서의 처리 결과는 처리율 시간에 최소한의 영향을 갖는 보다 높은 정확도일 수 있다.

정렬 필드의 가능한 레이아웃이 도 17에 파선으로 도시되어 있다. 도 17에 도시된 바와 같이, 각각의 정렬 필드는 최대 6개의 다이를 2x3 패턴으로 포함한다. 이 일례에서의 웨이퍼의 경우, 점각된 영역은 수리할 다이를 갖는 위치를 나타낸다. 도 18은 3개의 정렬 필드(50)가 크기가 감소된 것을 제외하고는 동일한 레시피를 포함한다. 이들 3개의 정렬 필드(50)가 크기가 감소되어 있지만, 이들은 여전히 수리를 필요로 하는 다이를 둘러싸고 있다. 즉, 본 발명의 실시예는, 수리 데이터의 산재성이 필드 크기의 감소가 수행될 작업을 갖는 어떤 구역도 제외하지 않을 것임을 의미하는 영역에서, 정렬 필드의 크기를 감소시킬 수 있다. 도 17에서와 동일한 수의 정렬 필드(10개)가 존재하고, 수행할 작업을 갖지 않는 일부 다이가 어떤 정렬 필드에도 포함되어 있지 않다. 레이아웃이 어떤 부가의 스캔도 필요로 하지 않기 때문에, 수정된 필드에 대한 상이한 위치에서 몇번의 스캔이 수행될 것이지만, 그 결과 수행할 작업을 갖는 다이가 보다 작은 정렬 필드에 포함되고, 그로써 처리율 저하가 거의 또는 전혀 없이 시스템 정확도를 향상시킨다. 도 19는, 수리를 필요로 하는 다이를 최소한으로 둘러싸기 위해 모든 정렬 필드가 크기가 감소되어 있다는 것을 제외하고는, 도 17에서와 동일한 레시피를 포함한다. 도 17 및 도 18 각각에서와 동일한 수의 정렬 필드가 존재하고, 수행할 작업을 갖지 않는 일부 다이가 어떤 정렬 필드에도 포함되어 있지 않다. 이 일례에서, 정렬 필드의 크기 감소로 인해 이웃하는 필드 간에 정렬 필드의 공유가 더 적어진다. 이 결과, 도 17의 구성보다 시스템 정확도가 향상되지만, 대상물 공유가 보다 적은 것으로 인해 시스템 처리율 저하가 작다.

앞서 간략히 언급한 바와 같이, 웨이퍼의 서브셋의 성능을 시뮬레이션하기 위해 파라미터가 또한 수정될 수 있다. 즉, 웨이퍼가 실제로는 처리 필드에 의해 순차적으로 수리되기 때문에, 본 명세서에서의 개시 내용을 처리 필드(즉, 포커스 및 정렬 필드)의 경계 내에서 적용되는 기본 레시피의 관련 부분에 적용할 수 있다. 이 분석은 앞서 기술된 것과 유사한 방식으로 웨이퍼의 처리 이전에 완료될 수 있거나, 현재의 처리 필드의 처리와 동시에 그 다음 처리 필드에 대해 행해질 수 있다. 이 후자의 경우는 시뮬레이션에 의한 이벤트 분석에서 이점을 제공할 수 있거나, 그렇지 않고 제1 처리 필드의 처리를 시작하기 전에 전체 웨이퍼에 대해 완료될 수 없다.

처리가 시작되기 전에 기본 레시피를 분석하고 수정하는 것이 한꺼번에 행해지지 않은 경우, 처리를 수행하는 한가지 가능한 방식은 제1 처리 필드에서 작업을 시작하기에 충분한 수리 데이터를 먼저 수집하는 것이다. 선택적으로, 기본 레시피가 제1 처리 필드에 대한 수리 데이터에 기초하여 수정될 수 있다. 이어서, 웨이퍼(240)가 척(250) 상에 놓여지고, 제1 처리 필드에서 처리가 시작되기 전에 정렬이 수행된다. 제1 처리 필드의 처리 동안, 제2 처리 필드에서의 작업을 정의하기에 충분한 수리 데이터가 수집된다. 제2 처리 필드를 처리하기 위한 조정된 레시피를 생성하기 위해, 제2 처리 필드에 대한 수리 데이터에 기초한 기본 레시피가 수정된다. 모든 처리 필드에 대해 순차적으로 로이들 단계가 반복될 것이다.

일반적으로, 그 다음 처리 영역에 대한 데이터의 수집 및 그 다음 처리 영역에 대한 기본 레시피의 수정(필요한 경우)이 현재의 처리 영역에서의 부분에 대한 작업이 완료되기 전에 완료될 수 있는 경우, 수행될 작업이 부분의 처리가 시작되기 전에 완전히 이용가능하지 않은 경우에도 기본 레시피를 수정하는 이점을 달성하는 실시예가 얻어진다.

앞서 기술한 바와 같이, 본 발명의 실시예는 수행될 작업의 구성을 변경할 수 있지만 처리의 결과에 실제로 영향을 미치는 파라미터(스폿 크기, 에너지, 기타 등등)를 변경하지 않는다. 게다가, 변경된 레시피는 대체로 이러한 파라미터 및 시스템 파라미터(하드웨어 구성)의 변경에 독립적이다. 적어도 이들 이유로 인해, 본 발명의 실시예는 본 발명의 양수인에게 양도된 US 2008/0314879 A1(참조 문헌으로서 그 전체 내용이 본 명세서에 포함됨)에 기술된 것과 같은 시스템 처리율을 향상시키는 다른 시스템 및 방법에 포함될 수 있다. 그 개시 내용에서, 레이저-기반 처리 동안 웨이퍼 처리율을 향상시키는 시스템 및 방법이 개시되어 있으며, 여기서 레시피 파일의 파라미터(하드웨어 구성, 기타 등등)가 수행될 작업을 참조하지 않고 변경된다.

당업자라면 본 명세서에 기술된 시스템 및 방법이 레이저, 드릴, 기타 절삭 공구, 및/또는 지향된 에너지 기법[FIB(focused ion beam)를 사용하는 것 등]에 의해 수행되는 링크 처리, 트리밍, 드릴링, 라우팅, 비아 드릴링, 스크라이빙, 마킹, 싱귤레이팅, 다이싱, 구성요소 트리밍/조정 및 기타 재료 변경 공정에 적용가능할 수 있다는 것을 잘 알 것이다. 게다가, 본 명세서에 기술된 시스템 및 방법은 처리 도구 이외의 기타 디바이스에 유용할 수 있다. 예를 들어, 본 명세서에 기술된 시스템 및 방법은 전자 현미경과 같은 계측 도구에 유용할 수 있다.

본 발명이 특정 실시예와 관련하여 기술되어 있지만, 본 발명이 개시된 실시예로 제한되지 않으며, 그와 달리, 첨부된 특허청구범위의 범위 내에 포함되는 다양한 수정 및 등가 구성을 포함하기 위한 것이며, 법이 허용하는 모든 이러한 수정 및 등가 구조를 포함하기 위해 그 범위가 최광의로 해석되어야 한다는 것을 잘 알 것이다.

Claims

레이저 기반 시스템에서 복수의 반도체 부분(semiconductor part)들을 처리하는 방법으로서,
A) 기본 레시피(default recipe)를 사용하여 상기 복수의 반도체 부분들 중의 한 부분에 대해 레이저에 의해 수행될 작업을 분석하여, 상기 기본 레시피를 사용하여 상기 부분을 처리하는 것의 기본 처리 결과를, 상기 부분을 처리하기 전에, 획득하는 단계로서, 상기 기본 레시피는 상기 복수의 반도체 부분들을 처리하기 위한 일군의 파라미터들을 포함한 것인, 상기 획득 단계;
B) 상기 기본 레시피의 파라미터를 수정하여, 상기 파라미터와 연관된 부분 관련 레시피(part specific recipe)를 생성하는 단계;
C) 상기 부분 관련 레시피를 사용하여 상기 부분에 대해 상기 레이저에 의해 수행될 상기 작업을 분석하여, 상기 부분 관련 레시피를 사용하여 상기 부분을 처리하는 것의 대안적 처리 결과를, 상기 부분을 처리하기 전에, 획득하는 단계;
D) 상기 기본 처리 결과 및 상기 대안적 처리 결과 중 어느 것이 원하는 처리 결과에 가장 가까운지에 기초하여, 상기 부분을 처리하기 위해 상기 기본 레시피와 상기 부분 관련 레시피 중 하나를 선택하는 단계; 및
E) 상기 레이저 기반 시스템에서 상기 선택된 레시피를 사용하여 상기 부분에 대해 수행될 상기 작업을 수행하는 단계
를 포함하는, 복수의 반도체 부분 처리 방법.
제1항에 있어서,
상기 복수의 반도체 부분들 각각에 대해 상기 A) 내지 D)를 수행하는 단계;
상기 복수의 반도체 부분들 각각에 대한 선택된 레시피들을 변경된 레시피로 결합하는 단계; 및
상기 레이저 기반 시스템에서 상기 변경된 레시피를 사용하여 상기 복수의 반도체 부분들에 대해 수행될 상기 작업을 수행하는 단계
를 더 포함하는, 복수의 반도체 부분 처리 방법.
제1항 또는 제2항에 있어서, 상기 부분 관련 레시피를 사용하여 상기 부분에 대해 상기 레이저에 의해 수행될 상기 작업을 분석하는 단계는 컴퓨터 시뮬레이션을 사용하여 상기 부분에 대해 수행될 상기 작업을 시뮬레이션하는 단계를 포함하고, 상기 대안적 처리 결과는 상기 부분 관련 레시피를 사용하여 상기 부분에 대해 수행될 상기 작업을 완료하기 위한 처리 시간인 것인, 복수의 반도체 부분 처리 방법.
제1항 또는 제2항에 있어서, 상기 복수의 부분들은 복수의 반도체 웨이퍼들을 포함하고, 상기 부분은 반도체 웨이퍼이며, 상기 기본 레시피의 파라미터를 수정하는 단계는 상기 레이저 기반 시스템의 웨이퍼 지지체에서의 상기 웨이퍼의 배치 각도를 변경하는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제1항 또는 제2항에 있어서, 상기 복수의 부분들은 복수의 반도체 웨이퍼들을 포함하고, 상기 부분은 반도체 웨이퍼이며, 상기 레이저에 의해 수행될 상기 작업은 상기 반도체 웨이퍼 상에 위치한 메모리에 대한 수리 데이터를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제5항에 있어서, 상기 기본 레시피는 제1 방향 및 상기 제1 방향에 직교하는 제2 방향에서 상기 레이저를 상기 반도체 웨이퍼에 대해 정렬시키는 정렬 필드들에 대한 기본 레이아웃을 포함하고, 상기 기본 레시피의 파라미터를 수정하여 상기 부분 관련 레시피를 생성하는 단계는 상기 제1 방향 및 상기 제2 방향 중 적어도 하나에서 상기 정렬 필드들에 대한 상기 기본 레이아웃을 조정하여, 상기 부분 관련 레시피에서의 상기 정렬 필드들에 대한 수정된 레이아웃을 형성하는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제6항에 있어서, 상기 정렬 필드들에 대한 상기 기본 레이아웃은 상기 반도체 웨이퍼의 표면에 걸친 직사각형 타일링 패턴을 포함하고, 상기 정렬 필드들에 대한 상기 기본 레이아웃을 조정하는 단계는 상기 직사각형 타일링 패턴을 열 및 행 중 적어도 하나만큼 천이시켜, 상기 부분 관련 레시피에서의 상기 수정된 레이아웃을 형성하는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제5항에 있어서, 상기 기본 레시피는 상기 반도체 웨이퍼의 메모리 수리를 위해 링크 런(link run)을 처리하기 위한 필드 크기들을 정의하는 처리 필드들을 포함하고, 상기 기본 레시피의 파라미터를 수정하여 상기 부분 관련 레시피를 생성하는 단계는 상기 웨이퍼에 대해 수행될 상기 작업에 기초하여 상기 기본 레시피에서의 상기 반도체 웨이퍼에 대한 상기 처리 필드들의 갯수로부터 상기 처리 필드들의 갯수를 감소시키는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제5항에 있어서, 상기 기본 레시피는 상기 반도체 웨이퍼의 메모리 수리를 위해 링크 런을 처리하기 위한 필드 크기들을 정의하는 처리 필드들을 포함하고, 상기 기본 레시피의 파라미터를 수정하여 상기 부분 관련 레시피를 생성하는 단계는 상기 웨이퍼에 대해 수행될 상기 작업에 기초하여 상기 기본 레시피에서의 상기 반도체 웨이퍼에 대한 상기 처리 필드들을 처리하는 순서로부터 상기 처리 필드를 처리하는 순서를 변경하는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제9항에 있어서, 상기 기본 레시피에서의 상기 반도체 웨이퍼에 대한 상기 처리 필드들을 처리하는 순서로부터 상기 처리 필드를 처리하는 순서를 변경하는 단계는 상기 웨이퍼에 대해 수행될 상기 작업에 기초하여 상기 웨이퍼의 직경을 가로질르는 레이저 경로의 이동 횟수를 감소시키는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제1항에 있어서, 상기 기본 레시피의 파라미터를 수정하여, 상기 파라미터와 연관된 상기 부분 관련 레시피를 생성하는 단계는 상기 파라미터를 복수회 수정하여, 상기 파라미터의 각자의 수정 각각과 연관된 복수의 부분 관련 레시피들을 생성하는 단계를 포함하고, 상기 부분 관련 레시피를 사용하여 상기 부분에 대해 상기 레이저에 의해 수행될 상기 작업을 분석하는 단계는 상기 복수의 부분 관련 레시피 각각을 사용하여 상기 부분에 대해 상기 레이저에 의해 수행될 상기 작업을 분석하여, 상기 복수의 부분 관련 레시피 각각과 연관된 각자의 대안적 처리 결과를 획득하는 단계를 포함하며, 상기 부분을 처리하기 위한 상기 기본 레시피 및 상기 부분 관련 레시피 중 하나를 선택하는 단계는 상기 기본 처리 결과가 상기 부분에 대해 보다 빠른 처리 시간을 포함하는지 또는 상기 복수의 부분 관련 레시피들 중의 하나의 부분 관련 레시피와 연관된 상기 각자의 대안적 처리 결과가 상기 부분에 대해 보다 빠른 처리 시간을 포함하는지에 기초하여, 상기 기본 레시피 또는 상기 복수의 부분-관련 레시피 중 하나를 선택하는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제1항에 있어서, 상기 기본 레시피는 상기 레이저 기반 시스템의 부분 지지 구조물(part supporting structure)에서 상기 부분을 정렬시키는데 사용되는 기준 필드(reference field)를 포함하고, 상기 기준 필드는 대상물 위치를 포함하며, 상기 기본 레시피의 파라미터를 수정하여 상기 부분 관련 레시피를 생성하는 단계는 상기 대상물 위치가 상기 레이저를 제1 방향 및 상기 제1 방향에 직교하는 제2 방향에서 상기 부분에 정렬시키는 정렬 필드(alignment field) 및 상기 레이저를 상기 제1 방향 및 상기 제2 방향에 직교하는 제3 방향에서 상기 부분에 정렬시키는 포커스 필드(focus field) 중 적어도 하나와 공유된 물리적 대상물을 정의하도록, 상기 기본 레시피에서의 크기 및 위치로부터 상기 기준 필드의 크기 및 위치 중 적어도 하나를 조정하는 단계를 포함하고, 상기 조정하는 단계는 상기 부분에 대해 수행될 상기 작업에 기초하는 것인, 복수의 반도체 부분 처리 방법.
제1항 또는 제2항에 있어서, 상기 기본 레시피를 사용하여 상기 부분에 대해 상기 레이저에 의해 수행될 상기 작업을 분석하고 상기 부분 관련 레시피를 사용하여 상기 부분에 대해 상기 레이저에 의해 수행될 상기 작업을 분석하는 단계는 컴퓨터 시뮬레이션을 사용하여 상기 부분에 대해 수행될 상기 작업을 시뮬레이션하는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
제13항에 있어서, 상기 기본 처리 결과는 상기 기본 레시피를 사용하여 상기 부분에 대해 수행될 상기 작업을 완료하기 위한 처리 시간이고, 상기 대안적 처리 결과는 상기 부분 관련 레시피를 사용하여 상기 부분에 대해 수행될 상기 작업을 완료하기 위한 처리 시간이며, 상기 기본 처리 결과와 상기 대안적 처리 결과 중 어느 것이 원하는 처리 결과에 가장 가까운지에 기초하여, 상기 부분을 처리하기 위한 상기 기본 레시피 및 상기 부분 관련 레시피 중 하나를 선택하는 단계는 상기 기본 처리 결과가 상기 대안적 처리 결과보다 작을 때 상기 기본 레시피를 선택하고 상기 대안적 처리 결과가 상기 기본 처리 결과보다 작을 때 상기 부분 관련 레시피를 선택하는 단계를 포함하는 것인, 복수의 반도체 부분 처리 방법.
레이저 기반 시스템에서 복수의 반도체 부분(semiconductor part)들을 처리하는 장치로서,
A) 기본 레시피를 사용하여 상기 복수의 반도체 부분들 중의 한 부분에 대해 상기 레이저에 의해 수행될 작업을 분석하여, 상기 기본 레시피를 사용하여 상기 부분을 처리하는 것의 기본 처리 결과를, 상기 부분을 처리하기 전에, 획득하는 수단으로서, 상기 기본 레시피는 상기 복수의 반도체 부분들을 처리하기 위한 일군의 파라미터들을 포함한 것인, 상기 획득 수단;
B) 상기 기본 레시피의 파라미터를 수정하여 상기 파라미터와 연관된 부분 관련 레시피를 생성하는 수단;
C) 상기 부분 관련 레시피를 사용하여 상기 부분에 대해 상기 레이저에 의해 수행될 상기 작업을 분석하여, 상기 부분 관련 레시피를 사용하여 상기 부분을 처리하는 것의 대안적 처리 결과를, 상기 부분을 처리하기 전에, 획득하는 수단; 및
D) 상기 기본 처리 결과 및 상기 대안적 처리 결과 중 어느 것이 원하는 처리 결과에 가장 가까운지에 기초하여, 상기 부분을 처리하기 위해 상기 기본 레시피와 상기 부분 관련 레시피 중 하나를 선택하는 수단
을 포함하며,
상기 레이저 기반 시스템은 상기 선택된 레시피를 사용하여 상기 부분에 대해 수행될 상기 작업을 수행하도록 구성된 것인, 복수의 반도체 부분 처리 장치.
제15항에 있어서, 상기 복수의 부분들은 복수의 반도체 웨이퍼들을 포함하고, 상기 부분은 반도체 웨이퍼이며, 상기 레이저에 의해 수행될 상기 작업은 상기 반도체 웨이퍼 상에 위치한 메모리에 대한 수리 데이터를 포함하는 것인, 복수의 반도체 부분 처리 장치.