JP2002043392A

JP2002043392A - 半導体製造装置及びチップアライメント方法

Info

Publication number: JP2002043392A
Application number: JP2000227703A
Authority: JP
Inventors: Hideki Fujii; 英樹藤井; Hiroshi Ueda; 浩史上田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-07-27
Filing date: 2000-07-27
Publication date: 2002-02-08

Abstract

(57)【要約】【課題】ウエハによって処理対象チップが散在している
場合に、アライメント回数を低減し、トータルスループ
ットを向上させ、最適なアライメント領域の設定を効率
よく行える半導体製造装置及びチップアライメント方法
を提供する。【解決手段】処理データ読込手段１１により読み込まれ
た処理データと製品データ読込手段１２により読み込ま
れた製品に関するデータとによりウエハ上の処理対象チ
ップの散在状況を解析する処理対象チップ散在状況解析
手段１３と、読み込まれた製品に関するデータにより最
適なチップアライメント領域を設定する最適チップアラ
イメント領域設定手段１４と、解析されたウエハ上の処
理対象チップの散在状況と設定されたチップアライメン
ト領域とにより最適なチップアライメント領域区分を設
定する最適チップアライメント領域区分設定手段１５と
を有するデータ解析部（ＣＰＵ）１０を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上に形
成された半導体チップの処理を行うため半導体チップの
チップアライメントが行われる半導体製造装置及びチッ
プアライメント方法に関し、特に半導体基板上に処理対
象の半導体チップと処理非対象の半導体チップが混在す
る場合の半導体製造装置及びチップアライメント方法に
関する。

【０００２】

【従来の技術】半導体製造装置においては、半導体基板
上に形成された半導体チップの処理を行うため、半導体
チップの位置決めつまりチップアライメントが行われ
る。

【０００３】従来の半導体製造装置及びチップアライメ
ント方法は、図１１のブロック図、図１２のフローチャ
ート及び図１３の説明図で説明される。なおここでは、
半導体基板上に処理対象の半導体チップと処理非対象の
半導体チップが混在する場合として、半導体チップの歩
留りを向上させるＤＲＡＭ製造プロセスのリダンダンシ
工程に用いられる（半導体製造装置である）メモリリペ
ア装置を用いて説明する。

【０００４】メモリリペア装置は、半導体基板上に形成
された半導体チップの（リペアすれは良品になる）不良
を救済するため、各不良半導体チップの必要な部位（ヒ
ューズ）にレーザビームを照射してヒューズを切断し、
半導体チップ内に予め作製されている予備の回路（冗長
回路）に切り替えるものです。このため、メモリリペア
装置では、半導体チップ中のリペア対象部位（ヒュー
ズ）の位置決めのため、半導体チップの位置決めつまり
チップアライメントが行わる。そしてその後、半導体チ
ップの処理（レーザビームの照射）が行われる。そして
この場合、半導体基板上のリペア対象半導体チップが処
理対象の半導体チップであり、半導体基板上の良品半導
体チップ及び完全不良（リペアしても良品にならない）
半導体チップが処理非対象の半導体チップである。

【０００５】まず、図１１及び図１２に示すように、チ
ップアライメントを行う製品（半導体チップ）毎に、一
回毎のチップアライメントを行う領域（チップアライメ
ント領域（５））を、チップアライメント領域設定入力
手段１４Ａにより、設定する（図１２のステップ１２０
１）。

【０００６】チップアライメント領域（５）は、一般的
に、その半導体製造装置の持つ位置決め精度保証範囲に
よって決める。従って、チップアライメント領域（５）
は、半導体チップ１チップ分の場合も有るし、複数チッ
プ分の場合も有る。そして、半導体チップのチップアラ
イメント結果（位置決め精度）を試ながら、設定する
（メモリリペア装置では、ヒューズのレーザビームの照
射位置を試ながら、設定する）。また、チップアライメ
ント領域（５）の一設定方法として、その製品のフォト
リソグラフィ工程のステッパで用いられる、複数個の半
導体チップが面付けされたレチクルに合わせて、設定す
ることもある。

【０００７】そして、データ解析部（ＣＰＵ）１０Ａに
て、ウエハ処理データファイル２０に格納されている、
処理するウエハ（１）についての処理データ（ウエハＮ
ｏ．、ウエハ（１）上の処理対象チップ（３）の場所を
示すチップアドレス）を、処理データ読込手段１１に
て、読み込む（ステップ１２０２）。

【０００８】次に、製品データファイル３０Ａに格納さ
れている、製品に関するデータ（チップサイズ、ウエハ
マップ、ノッチの方向、等）を、製品データ読込手段１
２にて、読み込む（ステップ１２０３）。

【０００９】そして次に、チップアライメント領域設定
入力手段１４Ａにより入力された（設定された）チップ
アライメント領域（５）と、処理データ読込手段１１に
より読み込まれた処理データと、製品データ読込手段１
２により読み込まれた製品に関するデータとにより、チ
ップアライメント領域区分設定手段１５Ａにて、チップ
アライメント領域区分を設定する（ステップ１２０
４）。

【００１０】ここで、チップアライメント領域区分の設
定方法は、図１３に示すように、設定したチップアライ
メント領域５により、半導体基板１（以下ウエハ１とい
う）上に形成された半導体チップ２（以下チップ２とい
う、処理対象チップ３及び処理非対象チップ４）が順次
区分けされ、チップアライメント領域区分が設定され
る。そして、設定されたチップアライメント領域区分
は、製品単位で固定である。

【００１１】そしてここで、区分けはウエハ１上に形成
された全チップ２が対象であり、ウエハ１の例えば上側
から下側に、且つ左側から右側に、順次区分けされる。
また、チップアライメント領域区分の一設定方法とし
て、その製品のフォトリソグラフィ工程のステッパで用
いられる、複数個の半導体チップが面付けされたレチク
ルのウエハ（１）のショットマップに合わせて、設定す
ることもある。

【００１２】図１３に示す具体例では、ウエハ１に対
し、２（横）×２（縦）の４チップ分のチップアライメ
ント領域５で区分けされ、２２回のチップアライメント
が行われる。（なお図１３に示す具体例では、処理対象
チップ３は３６チップである）。

【００１３】そして、各チップアライメントにおいて
は、チップアライメント領域５の対角の二隅に位置す
る、ウエハ１の各チップ２に形成されたチップアライメ
ントマーク（図示せず）の位置をレーザスキャンなどの
位置検出方法によって検出し、例えばウエハステージ
（図示せず）上に載置されているチップ２（ウエハ１）
の位置を補正して、チップアライメント領域５内のチッ
プ２の位置決めを行う。

【００１４】

【発明が解決しようとする課題】上述した従来の半導体
製造装置及びチップアライメント方法では、設定された
チップアライメント領域区分は、製品単位で固定であ
り、ウエハ（１）単位や製品ロット単位では変更（設
定）できない。そのため、例えばメモリリペア装置のよ
うな場合において、ウエハ１上に形成された全チップ２
が処理対象でなく、ウエハ１によって処理対象チップ３
が散在している場合では、処理非対象チップ４も含めた
チップアライメントにより、チップアライメント回数が
増加し、トータルスループットが低下するという問題が
ある。

【００１５】また、チップアライメント領域５は、チッ
プ２（処理対象チップ３）のチップアライメント結果
（位置決め精度）を試ながら、試行錯誤的に設定する。
そのため、最適なチップアライメント領域５の設定に時
間が掛かってしまうという問題がある。

【００１６】従って、本発明の目的は、ウエハに形成さ
れた全チップが処理対象でなく、ウエハによって処理対
象チップが散在している場合に、チップアライメント回
数を低減し、トータルスループットを向上させる半導体
製造装置及びチップアライメント方法を提供することに
ある。

【００１７】本発明の他の目的は、最適なチップアライ
メント領域の設定を効率よく行える半導体製造装置及び
チップアライメント方法を提供することにある。

【００１８】

【課題を解決するための手段】本発明の半導体製造装置
は、処理を行う半導体基板上に形成された半導体チップ
についてのデータを格納するデータファイルと、前記デ
ータファイルに格納されている前記データを読み込む手
段であるデータ読込手段と、前記データ読込手段により
読み込まれた前記データにより前記半導体基板上の処理
対象チップの散在状況を解析する処理対象チップ散在状
況解析手段と、前記データ読込手段により読み込まれた
前記データによりチップアライメント領域を設定するチ
ップアライメント領域設定手段と、前記処理対象チップ
散在状況解析手段により解析された前記半導体基板上の
前記処理対象チップの散在状況と前記チップアライメン
ト領域設定手段により設定された前記チップアライメン
ト領域とによりチップアライメント領域区分を設定する
チップアライメント領域区分設定手段とを有するデータ
解析部と、を備えたことを特徴とする。

【００１９】本発明のチップアライメント方法は、コン
ピュータを利用したチップアライメント方法において、
格納されている処理を行う半導体基板上に形成された半
導体チップについてのデータを読み込む工程と、読み込
まれた前記データにより前記半導体基板上の処理対象チ
ップの散在状況を解析する工程とを有することを特徴と
する。

【００２０】また、前記半導体基板上の前記処理対象チ
ップの散在状況を解析する前記工程は、ウエハマップ上
のどのチップアドレスの前記半導体チップが前記処理対
象チップなのか、マッピングする工程である。

【００２１】本発明のチップアライメント方法は、コン
ピュータを利用したチップアライメント方法において、
格納されている処理を行う半導体基板上に形成された半
導体チップについてのデータを読み込む工程と、読み込
まれた前記データによりチップアライメント領域を設定
する工程とを有することを特徴とする。

【００２２】また、前記チップアライメント領域を設定
する前記工程は、チップアライメントの精度余裕を算出
し、算出した前記チップアライメントの精度余裕から前
記チップアライメント領域の大きさを設定し、設定され
た前記チップアライメント領域の大きさ内に前記半導体
チップが含まれるように前記チップアライメント領域を
設定する工程である。

【００２３】また、前記半導体チップに形成されたヒュ
ーズのピッチと、前記ヒューズを切断するレーザビーム
の大きさから、前記チップアライメントの前記精度余裕
を算出する。

【００２４】本発明のチップアライメント方法は、コン
ピュータを利用したチップアライメント方法において、
解析された半導体基板上の処理対象チップの散在状況と
設定されたチップアライメント領域とによりチップアラ
イメント領域区分を設定する工程を有することを特徴と
する。

【００２５】また、前記チップアライメント領域区分を
設定する前記工程は、一つの前記処理対象チップを選定
し、選定した一つの前記処理対象チップに対し前記チッ
プアライメント領域内の半導体チップ位置に前記処理対
象チップが位置するように前記チップアライメント領域
の位置を移動させ、前記チップアライメント領域内に含
まれる前記処理対象チップ数が最も多い前記チップアラ
イメント領域の位置を選択し、選択した前記チップアラ
イメント領域の位置を一つの前記チップアライメント領
域区分として設定し、選択した前記位置の前記チップア
ライメント領域内に含まれる前記処理対象チップを選定
対象から除外し、選定する前記処理対象チップはないか
判断し、選定する前記処理対象チップがある場合は上記
処理を繰り返して、前記チップアライメント領域区分を
設定する工程である。

【００２６】また、前記チップアライメント領域区分を
設定する前記工程は、前記チップアライメント領域内に
含まれる前記処理対象チップ数が同一である前記チップ
アライメント領域の前記チップアライメント領域区分を
前記チップアライメント領域内に含まれる前記処理対象
チップ数が多い順に順次設定して、前記チップアライメ
ント領域区分を設定する工程である。

【００２７】また、前記チップアライメント領域内に含
まれる前記処理対象チップ数が同一である前記チップア
ライメント領域の前記チップアライメント領域区分を設
定する工程は、一つの前記処理対象チップを選定し、選
定した一つの前記処理対象チップに対し前記チップアラ
イメント領域内の半導体チップ位置に前記処理対象チッ
プが位置するように前記チップアライメント領域の位置
を移動させ、前記チップアライメント領域内に含まれる
前記処理対象チップ数が最も多い前記チップアライメン
ト領域の位置を選択し、選択した前記位置の前記チップ
アライメント領域内に含まれる前記処理対象チップ数が
所定数か判断し、選択した前記位置の前記チップアライ
メント領域内に含まれる前記処理対象チップ数が前記所
定数である場合は選択した前記チップアライメント領域
の位置を一つの前記チップアライメント領域区分として
設定し、選択した前記位置の前記チップアライメント領
域内に含まれる前記処理対象チップを選定対象から除外
し、選択した前記位置の前記チップアライメント領域内
に含まれる前記処理対象チップ数が前記所定数でない場
合は選定した前記処理対象チップを前記選定対象から除
外し、選定する前記処理対象チップはないか判断し、選
定する前記処理対象チップがある場合は上記処理を繰り
返す、工程である。

【００２８】この様な本発明によれば、処理対象チップ
散在状況解析手段により解析された半導体基板上の処理
対象チップの散在状況と、チップアライメント領域設定
手段により設定されたチップアライメント領域とによ
り、チップアライメント領域区分設定手段にて、チップ
アライメント領域区分を設定する。

【００２９】また、データ読込手段により読み込まれた
処理を行う半導体基板上に形成された半導体チップにつ
いてのデータにより、チップアライメント領域設定手段
にて、チップアライメント領域を設定する。

【００３０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の半導
体製造装置の一実施形態を示すブロック図である。

【００３１】なおここでは、半導体基板上に処理対象の
半導体チップと処理非対象の半導体チップが混在する場
合として、半導体製造装置であるメモリリペア装置を用
いて説明する。メモリリペア装置では、半導体チップ中
のリペア対象部位（ヒューズ）の位置決めのため、半導
体チップの位置決めつまりチップアライメントが行わ
る。そしてその後、半導体チップの処理（レーザビーム
の照射）が行われる。そしてこの場合、半導体基板上の
リペア対象半導体チップが処理対象の半導体チップであ
り、半導体基板上の良品半導体チップ及び完全不良半導
体チップが処理非対象の半導体チップである。

【００３２】図１に示すように、本実施形態の半導体製
造装置（メモリリペア装置）は、処理するウエハ（１）
についての処理データ（ウエハＮｏ．、ウエハ（１）上
の処理対象チップ（３）の場所を示すチップアドレス）
を格納するウエハ処理データファイル２０、製品に関す
るデータ（チップサイズ、ウエハマップ、ノッチの方
向、ヒューズ幅、ヒューズピッチ、レーザビームサイ
ズ、等）を格納する製品データファイル３０、ウエハ処
理データファイル２０に格納されている処理データを読
み込む処理データ読込手段１１と、製品データファイル
３０に格納されている製品に関するデータを読み込む製
品データ読込手段１２と、処理データ読込手段１１によ
り読み込まれた処理データと製品データ読込手段１２に
より読み込まれた製品に関するデータとによりウエハ
（１）上の処理対象チップ（３）の散在状況を解析する
処理対象チップ散在状況解析手段１３と、製品データ読
込手段１２により読み込まれた製品に関するデータによ
り最適なチップアライメント領域（５）を設定する最適
チップアライメント領域設定手段１４と、処理対象チッ
プ散在状況解析手段１３により解析されたウエハ（１）
上の処理対象チップ（３）の散在状況と最適チップアラ
イメント領域設定手段１４により設定されたチップアラ
イメント領域（５）とにより最適なチップアライメント
領域区分を設定する最適チップアライメント領域区分設
定手段１５とを有するデータ解析部（ＣＰＵ）１０、を
備えている。

【００３３】そして次に、図２は本発明のチップアライ
メント方法の一実施形態を示すフローチャートである。

【００３４】図２に示すように、本実施形態のチップア
ライメント方法は、まず、データ解析部（ＣＰＵ）１０
にて、ウエハ処理データファイル２０に格納されてい
る、処理するウエハ（１）についての処理データ（ウエ
ハＮｏ．、ウエハ（１）上の処理対象チップ（３）の場
所を示すチップアドレス）を、処理データ読込手段１１
にて、読み込む（図２のステップ２０１）。

【００３５】そして、製品データファイル３０に格納さ
れている、製品に関するデータ（チップサイズ、ウエハ
マップ、ノッチの方向、ヒューズ幅、ヒューズピッチ、
レーザビームサイズ、等）を、製品データ読込手段１２
にて、読み込む（ステップ２０２）。

【００３６】そして、処理データ読込手段１１により読
み込まれた処理データ（ウエハＮｏ．、ウエハ（１）上
の処理対象チップ（３）の場所を示すチップアドレス）
と、製品データ読込手段１２により読み込まれた製品に
関するデータ（チップサイズ、ウエハマップ、ノッチの
方向）とにより、処理対象チップ散在状況解析手段１３
にて、ウエハ（１）上の処理対象チップ（３）の散在状
況を解析する（ステップ２０３）。

【００３７】そして、製品データ読込手段１２により読
み込まれた製品に関するデータ（ヒューズピッチ、レー
ザビームサイズ）により、最適チップアライメント領域
設定手段１４にて、最適なチップアライメント領域
（５）を設定する（ステップ２０４）。

【００３８】そして、処理対象チップ散在状況解析手段
１３により解析されたウエハ（１）上の処理対象チップ
（３）の散在状況と、最適チップアライメント領域設定
手段１４により設定されたチップアライメント領域
（５）とにより、最適チップアライメント領域区分設定
手段１５にて、最適なチップアライメント領域区分を設
定する（ステップ２０５）。

【００３９】ここで、処理するウエハについての処理デ
ータは、図３の説明図に例を示すような、データ形式で
ある。ここで、W＊＊は処理するウエハＮｏ．、Ｃ＊，
＊はウエハ１上の処理対象チップ３の場所を示すチップ
アドレス、／Ｅはデータの終わりを示している。

【００４０】またここで、製品に関するデータのチップ
サイズ、ウエハマップ、ノッチ（６）の方向は、図３に
例を示すようなものである。

【００４１】またここで、ウエハ（１）上の処理対象チ
ップ（３）の散在状況を解析する、処理対象チップ散在
状況解析方法（処理対象チップ散在状況解析手段１３）
は、読み込まれた処理データ（ウエハＮｏ．、ウエハ
（１）上の処理対象チップ（３）の場所を示すチップア
ドレス）と、読み込まれた製品に関するデータ（チップ
サイズ、ウエハマップ、ノッチの方向）とにより、ウエ
ハ１のノッチ６の方向を基準にして、ウエハマップ上の
どのチップアドレスのチップ２が処理対象チップ３なの
か、マッピングする。（図３、図６及び図７参照）。

【００４２】またここで、読み込まれた製品に関するデ
ータ（ヒューズピッチ、レーザビームサイズ）により、
最適なチップアライメント領域（５）を設定する、最適
チップアライメント領域設定方法（最適チップアライメ
ント領域設定手段１４）について、図４の説明図、表１
及び図５のフローチャートを用いて、説明する。

【００４３】まず、図４（ａ）に示すように、チップア
ライメント領域（５）は、（製品に関するデータであ
る、）次の２つの要素（１）及び（２）から、チップア
ライメントの精度余裕（ＳＹ）を算出し、算出したチッ
プアライメントの精度余裕（ＳＹ）から、必要なチップ
アライメント領域（５）の大きさ（以下チップアライメ
ントサイズ（ＣＡＳ）という）を設定する。（１）予め決まっているヒューズ７の幅（ＦＷ）及びピ
ッチ（ＦＰ）。（２）予め設定された安定してヒューズ７を切断できる
レーザビーム８のサイズ（大きさ、ＬＢＳ）。

【００４４】チップアライメントサイズ（ＣＡＳ）は、
チップアライメントの精度余裕（ＳＹ）があれば、大き
く取ることができ、逆に、チップアライメントの精度余
裕（ＳＹ）が無ければ、チップアライメントサイズ（Ｃ
ＡＳ）を小さくせざるを得ない。

【００４５】ここで、具体例により説明する。チップア
ライメントの精度余裕（ＳＹ）、ヒューズ７のピッチ
（ＦＰ）及びレーザビーム８のサイズ（ＬＢＳ）の関係
は、次の計算式（Ａ）で表わされる。ＳＹ＝ＦＰ−ＬＢＳ…（Ａ）そしてここで、例えば、ＦＰ＝４．０μｍ、ＬＢＳ＝
３．０μｍとすると、計算式（Ａ）により、ＳＹ＝１．
０μｍになる。

【００４６】なお図４（ｂ）に示すような、ヒューズ７
のピッチ（ＦＰ）＜レーザビーム８のサイズ（ＬＢＳ）
の場合は、チップアライメントの精度余裕（ＳＹ）＝０
とする。

【００４７】そして、次の表１を用いて、算出したチッ
プアライメントの精度余裕（ＳＹ）から、チップアライ
メントサイズ（ＣＡＳ）を求める。この場合、ＳＹ＝
１．０μｍなので、チップアライメントサイズ（ＣＡ
Ｓ）は、□３．６ｃｍ以下になる。このようにして、算
出したチップアライメントの精度余裕（ＳＹ）から、チ
ップアライメントサイズ（ＣＡＳ）を設定する。

【００４８】

【表１】

【００４９】そして、設定されたチップアライメントサ
イズ（ＣＡＳ）から、このチップアライメントサイズ
（ＣＡＳ）内に、チップ２が含まれるように、チップ２
のチップサイズから、チップアライメント領域（５）を
設定する。

【００５０】この例ではチップサイズを□１．８ｃｍと
すれば、□３．６ｃｍ（２（横）×２（縦）の４チップ
分）のチップアライメント領域（５）が設定される。

【００５１】ここで、最適チップアライメント領域設定
方法（最適チップアライメント領域設定手段１４）につ
いて、再度、図５のフローチャートを用いて、説明す
る。

【００５２】図５に示すように、まず、読み込まれた製
品に関するデータ（ヒューズピッチ、レーザビームサイ
ズ）から、チップアライメントの精度余裕を算出する
（図５のステップ５０１）。

【００５３】そして、算出したチップアライメントの精
度余裕から、表（テーブル）を参照して、必要なチップ
アライメント領域（５）の大きさ（チップアライメント
サイズ）を設定する（ステップ５０２）。

【００５４】そして、設定されたチップアライメントサ
イズから、このチップアライメントサイズ内に、チップ
（２）が含まれるように、チップ（２）のチップサイズ
から、チップアライメント領域（５）を設定する（ステ
ップ５０３）。

【００５５】またここで、処理対象チップ散在状況解析
手段１３により解析されたウエハ１上の処理対象チップ
３の散在状況と、最適チップアライメント領域設定手段
１４により設定されたチップアライメント領域（５）と
により、最適なチップアライメント領域区分を設定す
る、最適チップアライメント領域区分設定方法（第１の
設定方法）（最適チップアライメント領域区分設定手段
１５）について、図６のフローチャート及び図７の具体
例を示す説明図を用いて、説明する。なおここでは、図
７に示すような、ウエハ１上の処理対象チップ３の散在
状況であり、また、２（横）×２（縦）の４チップ分の
チップアライメント領域５が設定されている。

【００５６】図６及び図７に示すように、まず、ウエハ
マップ上の上側から下側に一列毎に且つ列の一端側から
他端側に、順次一つの処理対象チップ３を選定する（図
６のステップ６０１）。

【００５７】そして、選定した一つの処理対象チップ３
に対し、チップアライメント領域５内のチップ位置の左
上のチップ位置を基準位置（１）として、左上（１）→
右上（２）→左下（３）→右下（４）と処理対象チップ
３が位置するように、チップアライメント領域５の位置
を移動させる。そしてこのとき、チップアライメント領
域５内に含まれる処理対象チップ（３）数が最も多いチ
ップアライメント領域５の位置を選択する。図７に示す
具体例の場合は、図に示す処理対象チップ３Ａに対し、
含まれる処理対象チップ（３）数が最も多い（３個）、
（Ｂ）のチップアライメント領域５の位置を選択する。
そして、選択したチップアライメント領域５の位置を、
一つのチップアライメント領域区分として設定する（ス
テップ６０２）。

【００５８】そして、選択した位置のチップアライメン
ト領域５内に含まれる処理対象チップ３を、選定対象か
ら除外する（ステップ６０３）。

【００５９】そして、選定する処理対象チップ３はない
か、判断する（ステップ６０４）。選定する処理対象チ
ップ３がある（ＮＯの）場合は、ステップ６０１からス
テップ６０４を繰り返す。

【００６０】このようにして、チップアライメント領域
区分を設定する。図７に示す具体例では、このようにし
て、１６のチップアライメント領域区分を設定する。
（チップアライメント回数は１６回である）。

【００６１】また、本実施形態では、ウエハマップ上の
上側から下側に一列毎に且つ列の一端側から他端側に、
順次一つの処理対象チップ３を選定したが、本発明はこ
れに限定されず、例えば、ウエハマップ上の下側から上
側に、左側から右側に、または右側から左側に、順次一
つの処理対象チップ３を選定しても良い。

【００６２】そしてまた、他の最適チップアライメント
領域区分設定方法（第２の設定方法）（他の最適チップ
アライメント領域区分設定手段１５）について、図８、
図９のフローチャート及び図１０の具体例を示す説明図
を用いて、説明する。なおここでは、図１０に示すよう
な、ウエハ１上の処理対象チップ３の散在状況であり、
また、２（横）×２（縦）の４チップ分のチップアライ
メント領域５が設定されている。

【００６３】まず、図８及び図１０に示すように、そし
てまず、チップアライメント領域５内に含まれる処理対
象チップ（３）数が全数（Ｎ個、この例の場合は４個）
であるチップアライメント領域５の、チップアライメン
ト領域区分を設定する（図８のステップ８０１）。（図
１０に示す具体例で、Ａのチップアライメント領域区分
である）。

【００６４】そして、チップアライメント領域５内に含
まれる処理対象チップ（３）数が（Ｎ−１）個（この例
の場合は３個）であるチップアライメント領域５の、チ
ップアライメント領域区分を設定する（ステップ８０
２）。（図１０に示す具体例で、Ｂのチップアライメン
ト領域区分である）。

【００６５】そして、チップアライメント領域５内に含
まれる処理対象チップ（３）数が（Ｎ−２）個（この例
の場合は２個）であるチップアライメント領域５の、チ
ップアライメント領域区分を設定する（ステップ８０
３）。（図１０に示す具体例で、Ｃのチップアライメン
ト領域区分である）。

【００６６】そして、チップアライメント領域５内に含
まれる処理対象チップ（３）数が（Ｎ−３）個、（Ｎ−
４）個、…、であるチップアライメント領域５の、チッ
プアライメント領域区分を、順次設定する（この例の場
合、このステップはない）。

【００６７】そして、（最後に）チップアライメント領
域５内に含まれる処理対象チップ（３）数が１個である
チップアライメント領域５の、チップアライメント領域
区分を設定する（ステップ８０４）。（図１０に示す具
体例で、Ｄのチップアライメント領域区分である）。

【００６８】次に、上述した各ステップ（ステップ８０
１〜８０４）での、チップアライメント領域区分を設定
するチップアライメント領域区分設定方法に付いて、図
９を用いて説明する。ここでは、ステップ８０１につい
て説明するが、各ステップ同様である。

【００６９】図９に示すように、まず、ウエハマップ上
の上側から下側に一列毎に且つ列の一端側から他端側
に、順次一つの処理対象チップ３を選定する（図９のス
テップ９０１）。

【００７０】そして、選定した一つの処理対象チップ３
に対し、チップアライメント領域５内のチップ位置の左
上のチップ位置を基準位置（１）として、左上（１）→
右上（２）→左下（３）→右下（４）と処理対象チップ
３が位置するように、チップアライメント領域５の位置
を移動させる。そしてこのとき、チップアライメント領
域５内に含まれる処理対象チップ（３）数が最も多いチ
ップアライメント領域５の位置を選択する（ステップ９
０２）。

【００７１】そして、選択した位置のチップアライメン
ト領域５内に含まれる処理対象チップ（３）数はＮ個
（全数）か、判断する（ステップ９０３）。（ステップ
８０２の場合は（Ｎ−１）個か、ステップ８０３の場合
は（Ｎ−２）個か、ステップ８０４の場合は１個か、判
断する）。

【００７２】そして、そうである（ＹＥＳの）場合は、
選択したチップアライメント領域５の位置を、一つのチ
ップアライメント領域区分として設定する（ステップ９
０４）。

【００７３】そして、選択した位置のチップアライメン
ト領域５内に含まれる処理対象チップ３を、選定対象か
ら除外する（ステップ９０５）。

【００７４】そしてまた、ステップ９０３の判断にて、
そうでない（ＮＯの）場合は、選定した処理対象チップ
３を、選定対象から除外する（ステップ９０６）。

【００７５】そして、選定する処理対象チップ３はない
か、判断する（ステップ９０７）。選定する処理対象チ
ップ３がある（ＮＯの）場合は、ステップ９０１からス
テップ９０７を繰り返す。

【００７６】このようにして、チップアライメント領域
区分を設定する。図１０に示す具体例では、このように
して、１５のチップアライメント領域区分を設定する。
（チップアライメント回数は１５回である）。

【００７７】また、本実施形態では、ウエハマップ上の
上側から下側に一列毎に且つ列の一端側から他端側に、
順次一つの処理対象チップ３を選定したが、本発明はこ
れに限定されず、例えば、ウエハマップ上の下側から上
側に、左側から右側に、または右側から左側に、順次一
つの処理対象チップ３を選定しても良い。

【００７８】ここで、上述した本発明の実施形態の具体
例と従来技術の具体例との、比較を行う。なおここで、
比較する条件（ウエハ１上の処理対象チップ３の散在状
況及び設定されたチップアライメント領域５）は同一で
ある。図１３に示す従来技術の具体例では、チップアラ
イメント回数が２２回であるのに対し、図７に示す本発
明の実施形態の第１のチップアライメント領域区分設定
方法の具体例では、チップアライメント回数は１６回
（１６のチップアライメント領域区分を設定する）であ
り、また、図１０に示す本発明の実施形態の第２のチッ
プアライメント領域区分設定方法の具体例では、チップ
アライメント回数は１５回（１５のチップアライメント
領域区分を設定する）である。このように、チップアラ
イメント回数は、この具体例の場合（１ウエハ当たり）
７回（２２回−１５回）低減される（第２のチップアラ
イメント領域区分設定方法の場合）。

【００７９】そして、例えば、１回のチップアライメン
ト時間を１．７秒、１ウエハの平均処理時間を５分とす
ると、１日（２４時間）に処理できるウエハ処理能力
は、この具体例の場合次のようになる。従来技術：２４時間／５分＝２８８ウエハ／日本発明の実施形態：２４時間／（５分−１．７秒＊７
回）＝２９９．９ウエハ／日となり、トータルスループ
ットが４．１％向上する。

【００８０】

【発明の効果】以上述べたように、本発明によれば、ウ
エハに形成された全チップが処理対象でなく、ウエハに
よって処理対象チップが散在している場合に、処理対象
チップ散在状況解析手段により解析されたウエハ上の処
理対象チップの散在状況と、最適チップアライメント領
域設定手段により設定されたチップアライメント領域と
により、最適チップアライメント領域区分設定手段に
て、最適なチップアライメント領域区分を設定するの
で、チップアライメント回数を低減し、トータルスルー
プットを向上させるという効果が得られる。

【００８１】また、製品データ読込手段により読み込ま
れた製品に関するデータにより、最適チップアライメン
ト領域設定手段にて、チップアライメント領域を設定す
るので、最適なチップアライメント領域の設定を効率よ
く行えるという効果も得られる。

【図面の簡単な説明】

【図１】本発明の半導体製造装置の一実施形態を示すブ
ロック図である。

【図２】本発明のチップアライメント方法の一実施形態
を示すフローチャートである。

【図３】図２の処理データ及び製品に関するデータを示
す説明図である。

【図４】図２のチップアライメント領域の設定を示す説
明図である。

【図５】図４と共に、図２のチップアライメント領域の
設定を示すフローチャートである。

【図６】図２の最適なチップアライメント領域区分を設
定する最適チップアライメント領域区分設定方法（第１
の設定方法）を示すフローチャートである。

【図７】図６の最適チップアライメント領域区分設定方
法（第１の設定方法）の具体例を示す説明図である。

【図８】図２の最適なチップアライメント領域区分を設
定する最適チップアライメント領域区分設定方法（第２
の設定方法）を示すフローチャートである。

【図９】図８のチップアライメント領域区分を設定する
チップアライメント領域区分設定方法を示すフローチャ
ートである。

【図１０】図８の最適チップアライメント領域区分設定
方法（第２の設定方法）の具体例を示す説明図である。

【図１１】従来技術を示すブロック図である。

【図１２】図１１と共に、従来技術を示すフローチャー
トである。

【図１３】図１１及び図１２と共に、従来技術を示す説
明図である。

【符号の説明】

１半導体基板（ウエハ）２半導体チップ（チップ）３処理対象チップ４処理非対象チップ５チップアライメント領域６ノッチ７ヒューズ８レーザビーム１０，１０Ａデータ解析部（ＣＰＵ）１１処理データ読込手段１２製品データ読込手段１３処理対象チップ散在状況解析手段１４最適チップアライメント領域設定手段１４Ａチップアライメント領域設定入力手段１５最適チップアライメント領域区分設定手段１５Ａチップアライメント領域区分設定手段２０ウエハ処理データファイル３０，３０Ａ製品データファイル

Claims

【特許請求の範囲】

【請求項１】処理を行う半導体基板上に形成された半
導体チップについてのデータを格納するデータファイル
と、前記データファイルに格納されている前記データを
読み込む手段であるデータ読込手段と、前記データ読込
手段により読み込まれた前記データにより前記半導体基
板上の処理対象チップの散在状況を解析する処理対象チ
ップ散在状況解析手段と、前記データ読込手段により読
み込まれた前記データによりチップアライメント領域を
設定するチップアライメント領域設定手段と、前記処理
対象チップ散在状況解析手段により解析された前記半導
体基板上の前記処理対象チップの散在状況と前記チップ
アライメント領域設定手段により設定された前記チップ
アライメント領域とによりチップアライメント領域区分
を設定するチップアライメント領域区分設定手段とを有
するデータ解析部と、を備えたことを特徴とする半導体
製造装置。
【請求項２】コンピュータを利用したチップアライメ
ント方法において、格納されている処理を行う半導体基
板上に形成された半導体チップについてのデータを読み
込む工程と、読み込まれた前記データにより前記半導体
基板上の処理対象チップの散在状況を解析する工程とを
有することを特徴とするチップアライメント方法。
【請求項３】前記半導体基板上の前記処理対象チップ
の散在状況を解析する前記工程は、ウエハマップ上のど
のチップアドレスの前記半導体チップが前記処理対象チ
ップなのか、マッピングする工程である請求項２記載の
チップアライメント方法。
【請求項４】コンピュータを利用したチップアライメ
ント方法において、格納されている処理を行う半導体基
板上に形成された半導体チップについてのデータを読み
込む工程と、読み込まれた前記データによりチップアラ
イメント領域を設定する工程とを有することを特徴とす
るチップアライメント方法。
【請求項５】前記チップアライメント領域を設定する
前記工程は、チップアライメントの精度余裕を算出し、
算出した前記チップアライメントの精度余裕から前記チ
ップアライメント領域の大きさを設定し、設定された前
記チップアライメント領域の大きさ内に前記半導体チッ
プが含まれるように前記チップアライメント領域を設定
する工程である請求項４記載のチップアライメント方
法。
【請求項６】前記半導体チップに形成されたヒューズ
のピッチと、前記ヒューズを切断するレーザビームの大
きさから、前記チップアライメントの前記精度余裕を算
出する請求項５記載のチップアライメント方法。
【請求項７】コンピュータを利用したチップアライメ
ント方法において、解析された半導体基板上の処理対象
チップの散在状況と設定されたチップアライメント領域
とによりチップアライメント領域区分を設定する工程を
有することを特徴とするチップアライメント方法。
【請求項８】前記チップアライメント領域区分を設定
する前記工程は、一つの前記処理対象チップを選定し、
選定した一つの前記処理対象チップに対し前記チップア
ライメント領域内の半導体チップ位置に前記処理対象チ
ップが位置するように前記チップアライメント領域の位
置を移動させ、前記チップアライメント領域内に含まれ
る前記処理対象チップ数が最も多い前記チップアライメ
ント領域の位置を選択し、選択した前記チップアライメ
ント領域の位置を一つの前記チップアライメント領域区
分として設定し、選択した前記位置の前記チップアライ
メント領域内に含まれる前記処理対象チップを選定対象
から除外し、選定する前記処理対象チップはないか判断
し、選定する前記処理対象チップがある場合は上記処理
を繰り返して、前記チップアライメント領域区分を設定
する工程である請求項７記載のチップアライメント方
法。
【請求項９】前記チップアライメント領域区分を設定
する前記工程は、前記チップアライメント領域内に含ま
れる前記処理対象チップ数が同一である前記チップアラ
イメント領域の前記チップアライメント領域区分を前記
チップアライメント領域内に含まれる前記処理対象チッ
プ数が多い順に順次設定して、前記チップアライメント
領域区分を設定する工程である請求項７記載のチップア
ライメント方法。
【請求項１０】前記チップアライメント領域内に含ま
れる前記処理対象チップ数が同一である前記チップアラ
イメント領域の前記チップアライメント領域区分を設定
する工程は、一つの前記処理対象チップを選定し、選定
した一つの前記処理対象チップに対し前記チップアライ
メント領域内の半導体チップ位置に前記処理対象チップ
が位置するように前記チップアライメント領域の位置を
移動させ、前記チップアライメント領域内に含まれる前
記処理対象チップ数が最も多い前記チップアライメント
領域の位置を選択し、選択した前記位置の前記チップア
ライメント領域内に含まれる前記処理対象チップ数が所
定数か判断し、選択した前記位置の前記チップアライメ
ント領域内に含まれる前記処理対象チップ数が前記所定
数である場合は選択した前記チップアライメント領域の
位置を一つの前記チップアライメント領域区分として設
定し、選択した前記位置の前記チップアライメント領域
内に含まれる前記処理対象チップを選定対象から除外
し、選択した前記位置の前記チップアライメント領域内
に含まれる前記処理対象チップ数が前記所定数でない場
合は選定した前記処理対象チップを前記選定対象から除
外し、選定する前記処理対象チップはないか判断し、選
定する前記処理対象チップがある場合は上記処理を繰り
返す、工程である請求項９記載のチップアライメント方
法。