KR20120105523A - 추론된 작업부하 병렬성에 기초하여 중앙 처리 장치 전력을 제어하는 시스템 및 방법 - Google Patents

추론된 작업부하 병렬성에 기초하여 중앙 처리 장치 전력을 제어하는 시스템 및 방법 Download PDF

Info

Publication number
KR20120105523A
KR20120105523A KR1020127018636A KR20127018636A KR20120105523A KR 20120105523 A KR20120105523 A KR 20120105523A KR 1020127018636 A KR1020127018636 A KR 1020127018636A KR 20127018636 A KR20127018636 A KR 20127018636A KR 20120105523 A KR20120105523 A KR 20120105523A
Authority
KR
South Korea
Prior art keywords
core
parallelism
equal
workload
condition
Prior art date
Application number
KR1020127018636A
Other languages
English (en)
Other versions
KR101409055B1 (ko
Inventor
보후슬라프 리칠릭
로버트 에이 글렌
알리 이란리
브라이언 제이 샐스베리
서밋 수어
스티븐 에스 톰슨
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120105523A publication Critical patent/KR20120105523A/ko
Application granted granted Critical
Publication of KR101409055B1 publication Critical patent/KR101409055B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법이 개시되며, 이 방법은, 제 0 코어의 작업부하에서의 병렬도를 수신하는 단계 및 제 0 코어의 작업부하에서의 병렬도가 제 1 웨이크 조건과 동일한지를 판정하는 단계를 포함할 수도 있다. 또한, 방법은 제 0 코어의 작업부하에서의 병렬도가 제 1 웨이크 조건과 동일할 때, 제 1 웨이크 조건이 충족되는 시간 듀레이션을 판정하는 단계, 및 시간 듀레이션이 제 1 확인 웨이크 조건 (confirm wake condiction) 과 동일한지를 판정하는 단계를 포함할 수도 있다. 이 방법은, 또한, 시간 듀레이션이 제 1 확인 웨이크 조건과 동일할 때, 제 1 코어에게로 전력을 공급하도록 운영 시스템을 호출하는 단계를 더 포함한다.

Description

추론된 작업부하 병렬성에 기초하여 중앙 처리 장치 전력을 제어하는 시스템 및 방법 {SYSTEM AND METHOD FOR CONTROLLING CENTRAL PROCESSING UNIT POWER BASED ON INFERRED WORKLOAD PARALLELISM}
관련 출원
본 출원은 "SYSTEM AND METHOD OF DYNAMICALLY CONTROLLING A PLURALITY OF CORES IN A MULTICORE CENTRAL PROCESSING UNIT" 이란 발명의 명칭으로, 2009 년 12 월 16 일자로 출원된 미국 가특허출원 제 61/286,953 호에 대해 우선권을 주장하고, 그 내용들은 완전히 참조로서 포함된다.
휴대용 컴퓨팅 디바이스들 (PCDs) 은 아주 흔하다. 이들 디바이스들은 셀룰러 전화기, 개인 휴대 정보 단말기들 (PDAs), 휴대용 게임 콘솔들, 팜탑 컴퓨터들, 및 다른 휴대용 전자 디바이스들을 포함할 수도 있다. 이들 디바이스들의 주요 기능에 추가적으로, 많은 주변 기능들을 포함한다. 예를 들어, 셀룰러 전화기는 셀룰러 전화 통화를 하는 주요 기능 및 스틸 카메라, 비디오 카메라, 글로벌 위치확인 시스템 (GPS) 네비게이션, 웹 브라우징, 송수신 이메일, 송수신 텍스트 메시지, 푸시-투-톡 성능 등의 주변 기능들을 포함할 수도 있다. 이러한 디바이스의 기능이 증가함에 따라, 이러한 기능을 지원하기 위해 필요한 프로세싱 전력이 또한 증가한다. 또한, 컴퓨팅 전력이 증가함에 따라, 컴퓨팅 전력을 제공하는, 프로세서, 또는 프로세서들을 효과적으로 관리하기 위한 보다 많은 필요성이 존재한다.
따라서, 멀티코어 CPU 내에서의 전력을 제어하는 개선된 방법이 필요하다.
도면에서, 동일한 참조 기호들은 별도의 지시가 없다면 다양한 뷰들 전반에서 동일한 부분들을 지칭한다.
도 1 은 폐쇄 위치에 있는 휴대용 컴퓨팅 디바이스 (PCD) 의 제 1 양태의 전면도이다;
도 2 는 개방 위치에 있는 PCD 의 제 1 양태의 전면도이다;
도 3 은 PCD 의 제 2 양태의 블록도이다;
도 4 는 프로세싱 시스템의 블록도이다;
도 5 는 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 1 양태를 예시한 플로우차트이다;
도 6 은 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 2 양태를 예시한 플로우차트이다;
도 7 은 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 3 양태를 예시한 플로우차트이다;
도 8 은 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 4 양태를 예시한 플로우차트이다;
도 9 는 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 5 양태의 제 1 부분을 예시한 플로우차트이다;
도 10 은 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 5 양태의 제 2 부분을 예시한 플로우차트이다;
도 11 은 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 5 양태의 제 3 부분을 예시한 플로우차트이다;
도 12 는 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 5 양태의 제 4 부분을 예시한 플로우차트이다;
도 13 은 멀티코어 CPU 를 테스트하는 방법을 예시한 플로우차트이다;
도 14 는 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 6 양태를 예시한 플로우차트이다.
여기에서 단어 "예시적인" 은 "예, 경우, 또는 예시로서 기능하는 것" 을 의미하는데 사용된다. 여기에 "예시적인" 것으로 설명된 임의의 양태가 반드시 다른 양태들에 비해 바람직하거나 유리한 것처럼 해석될 필요는 없다.
본 설명에서, 용어 "애플리케이션" 은 또한 목적 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들 및 패치들과 같이, 실행가능한 콘텐츠를 갖는 파일들을 포함할 수도 있다. 또한, 여기에 지칭된 "애플리케이션" 은, 공개될 필요가 있을 수도 있는 문서들 또는 액세스될 필요가 있는 다른 데이터 파일들과 같이, 사실상 실행가능하지 않은 파일들도 포함할 수도 있다.
용어 "콘텐츠" 는 또한, 목적 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들 및 패치들과 같이, 실행가능한 콘텐츠를 갖는 파일들을 포함할 수도 있다. 또한, 여기에 지칭된 "콘텐츠" 는, 개방될 필요가 있을 수도 있는 문서들 또는 액세스될 필요가 있는 다른 데이터 파일들과 같이, 사실상 실행가능하지 않은 파일들도 포함할 수도 있다.
본 설명에서 사용한 바와 같이, 용어들 "컴포넌트", "데이터베이스", "모듈", "시스템" 등은 컴퓨터 관련 엔티티, 즉, 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행중인 소프트웨어 (software in execution) 중 어느 하나를 지칭하는 것으로 의도된다. 예를 들어, 컴포넌트는 프로세서 상에서 실행중인 프로세스, 프로세서, 객체, 실행가능한 것, 실행 스레드, 프로그램 및/또는 컴퓨터일 수도 있지만, 이들로 제한되지는 않는다. 예시로, 컴퓨팅 디바이스 상에서 실행중인 애플리케이션과 컴퓨팅 디바이스 양자는 컴포넌트일 수도 있다. 하나 이상의 컴포넌트들은 프로세스 및/또는 실행 스레드 내에 상주할 수도 있고, 컴포넌트는 하나의 컴퓨터 상에 국부배치될 수도 있고, 및/또는 2 개 이상의 컴퓨터들 간에 분산될 수도 있다. 또한, 이들 컴포넌트들은 각종 데이터 구조들이 저장되어 있는 각종 컴퓨터 판독가능 매체로부터 실행할 수도 있다. 컴포넌트들은, 로컬 및/또는 원격 프로세스들을 통하여, 이를 테면 (예를 들어, 로컬 시스템, 분산 시스템 내의 다른 컴포넌트와 상호작용하고, 및/또는 신호를 통하여 다른 시스템들과 인터넷과 같은 네트워크를 통해 상호작용하는 하나의 컴포넌트로부터의 데이터와 같은) 하나 이상의 데이터 패킷들을 갖는 신호에 따라 통신할 수도 있다.
먼저, 도 1 및 도 2 를 참조하면, 예시적인 휴대용 컴퓨팅 디바이스 (PCD) 가 도시되고 일반적으로 100 으로 표시된다. 도시된 바와 같이, PCD (100) 는 하우징 (102) 을 포함할 수도 있다. 하우징 (102) 은 상부 하우징부 (104) 및 하부 하우징부 (106) 를 포함할 수도 있다. 도 1 은, 상부 하우징부 (104) 가 디스플레이 (108) 를 포함할 수도 있다는 것을 도시한다. 특정 양태에서, 디스플레이 (108) 는 터치 스크린 디스플레이일 수도 있다. 상부 하우징부 (104) 는 또한, 트랙볼 입력 디바이스 (110) 를 포함할 수도 있다. 또한, 도 1 에 도시된 바와 같이, 상부 하우징부 (104) 는 파워 온 버튼 (112) 및 파워 오프 버튼 (114) 을 포함할 수도 있다. 도 1 에 도시된 바와 같이, PCD (100) 의 상부 하우징부 (104) 는 복수의 표시등들 (indicator light; 116) 및 스피커 (118) 를 포함할 수도 있다. 각각의 표시등 (116) 는 발광 다이오드 (LED) 일 수도 있다.
특정 양태에서, 도 2 에 도시된 바와 같이, 상부 하우징부 (104) 는 하부 하우징부 (106) 에 대해 이동가능하다. 구체적으로, 상부 하우징부 (104) 는 하부 하우징부 (106) 에 대해 슬라이딩할 수도 있다. 도 2 에 도시된 바와 같이, 하부 하우징부 (106) 는 멀티-버튼 키보드 (120) 를 포함할 수도 있다. 특정 양태에서, 멀티-버튼 키보드 (120) 는 표준 쿼티 (QWERTY) 키보드일 수도 있다. 멀티-버튼 키보드 (120) 는, 상부 하우징부 (104) 가 하부 하우징부 (106) 에 대해 이동될 때 보여질 수도 있다. 도 2 는 또한, PCD (100) 가 하부 하우징부 (106) 상에 리셋 버튼 (122) 을 포함할 수도 있다는 것을 나타낸다.
도 3 을 참조하면, 휴대용 컴퓨팅 디바이스 (PCD) 의 예시적인, 비-특정 양태가 도시되고 일반적으로 320 으로 표기된다. 도시된 바와 같이, PCD (320) 는 멀티코어 CPU (324) 를 포함하는 온-칩 시스템 (322) 을 포함한다. 멀티코어 CPU (324) 는 제 0 코어 (325), 제 1 코어 (326), 및 제 N 코어 (327) 를 포함할 수도 있다.
도 3 에 도시된 바와 같이, 디지털 신호 프로세서 (324) 에는 디스플레이 제어기 (328) 및 터치 스크린 제어기 (330) 가 커플링된다. 차례로, 디스플레이 제어기 (328) 및 터치 스크린 제어기 (330) 에는 온-칩 시스템 (322) 외부의 터치 스크린 디스플레이 (332) 가 커플링된다.
도 3 은 또한, 비디오 인코더 (334), 예를 들어 PAL (phase alternating line) 인코더, SECAM (sequential couleur a memoire) 인코더, 또는 NTSC (national television system(s) committee) 인코더가 멀티코어 CPU (324) 에 커플링된다는 것을 나타낸다. 또한, 비디오 인코더 (334) 및 터치 스크린 디스플레이 (332) 에는 비디오 증폭기 (336) 가 커플링된다. 또한, 비디오 증폭기 (336) 에는 비디오 포트 (338) 가 커플링된다. 도 3 에 도시된 바와 같이, 멀티코어 CPU (324) 에는 USB (universal serial bus) 제어기 (340) 가 커플링된다. 또한, USB 제어기 (340) 에는 USB 포트 (342) 가 커플링된다. 멀티코더 CPU (324) 에는 메모리 (344) 및 가입자 식별 모듈 (subscriber identity module; SIM) 카드 (346) 가 또한 커플링될 수도 있다. 또한, 도 3 에 도시된 바와 같이, 멀티코어 CPU (324) 에는 디지털 카메라 (348) 가 커플링될 수도 있다. 예시적인 양태에서, 디지털 카메라 (348) 는 CCD (charge-coupled device) 카메라 또는 CMOS (complementary metal-oxide semiconductor) 카메라이다.
또한 도 3 에 도시된 바와 같이, 멀티코어 CPU (324) 에는 스테레오 오디오 CODEC (350) 이 커플링될 수도 있다. 또한, 스테레오 오디오 CODEC (350) 에는 오디오 증폭기 (352) 가 커플링될 수도 있다. 예시적인 양태에서, 오디오 증폭기 (352) 에는 제 1 스테레오 스피커 (354) 및 제 2 스테레오 스피커 (356) 가 커플링된다. 도 3 은 스테레오 오디오 CODEC (350) 에 마이크로폰 증폭기 (358) 가 또한 커플링될 수도 있다는 것을 나타낸다. 추가적으로, 마이크로폰 증폭기 (358) 에는 마이크로폰 (360) 이 커플링될 수도 있다. 특정 양태에서, 스테레오 오디오 CODEC (350) 에는 주파수 변조 (FM) 무선 튜너 (362) 가 커플링될 수도 있다. 또한, FM 무선 튜너 (362) 에는 FM 안테나 (364) 가 커플링된다. 또한, 스테레오 오디오 CODEC (350) 에는 스테레오 헤드폰 (366) 이 커플링될 수도 있다.
도 3 은 또한, 멀티코어 CPU (324) 에 무선 주파수 (RF) 트랜시버 (368) 가 커플링될 수도 있다는 것을 나타낸다. RF 트랜시버 (368) 및 RF 안테나 (372) 에는 RF 스위치 (370) 가 커플링될 수도 있다. 도 3 에 도시된 바와 같이, 멀티코어 CPU (324) 에는 키패드 (374) 가 커플링될 수도 있다. 또한, 멀티코어 CPU (324) 에는 마이크로폰을 갖는 모노 헤드셋 (376) 이 커플링될 수도 있다. 또한, 멀티코어 CPI (324) 에는 바이브레이터 디바이스 (378) 가 커플링될 수도 있다. 도 3 은 또한, 온-칩 시스템 (322) 에 전력 공급기 (380) 가 커플링될 수도 있다는 것을 나타낸다. 특정 양태에서, 전력 공급기 (380) 는 전력을 필요로 하는 PCD (320) 의 각종 컴포넌트들에 전력을 제공하는 직류 (DC) 전력 공급기이다. 또한, 특정 양태에서, 전력 공급기는 AC 전원에 접속되는 교류 (AC)-DC 변환기로부터 유도되는 재충천 가능한 DC 배터리 또는 DC 전력 공급기이다.
도 3 은 또한, 데이터 네트워크, 예를 들어 로컬 영역 네트워크, 개인 영역 네트워크, 또는 임의의 다른 네트워크에 액세스하는데 이용될 수도 있는 네트워크 카드 (388) 를 포함할 수도 있다. 네트워크 카드 (388) 는 블루투스 네트워크 카드, WiFi 네트워크 카드, 개인 영역 네트워크 (PAN) 카드, 개인 영역 네트워크 울트라-로우-전력 기술 (PeANUT) 네트워크 카드, 또는 기술분야에 잘 알려진 임의의 다른 네트워크 카드일 수도 있다. 또한, 네트워크 카드 (388) 는 칩 안에 통합될 수도 있다, 즉, 네트워크 카드 (388) 는 칩 내의 풀 솔루션 (full solution) 일 수도 있고, 별개의 네트워크 카드 (388) 가 아닐 수도 있다.
도 3 에 도시된 바와 같이, 터치 스크린 디스플레이 (332), 비디오 포트 (338), USB 포트 (342), 카메라 (348), 제 1 스테레오 스피커 (354), 제 2 스테레오 스피커 (356), 마이크로폰 (360), FM 안테나 (364), 스테레오 헤드폰 (366), RF 스위치 (370), RF 안테나 (372), 키패드 (374), 모노 헤드셋 (376), 바이브레이터 (378), 및 전력 공급기 (380) 는 온-칩 시스템 (322) 의 외부에 있다.
특정 양태에서, 여기에 설명된 방법 단계들 중 하나 이상은 컴퓨터 프로그램 명령들로서 메모리 (344) 에 저장될 수도 있다. 이들 명령들은 여기에 설명된 방법들을 수행하기 위해서 멀티코어 CPU (324) 에 의해 실행될 수도 있다. 또한, 멀티코어 CPU (324), 메모리 (344), 또는 이들의 조합은 CPU, 또는 멀티코어 CPU (324) 내의 코어로의 전력을 제어하기 위해서 여기에서 설명된 방법 단계들 중 하나 이상을 실행하기 위한 수단으로서 기능할 수도 있다.
도 4 를 참조하면, 프로세싱 시스템이 도시되고 일반적으로 500 으로 표시된다. 특정 양태에서, 프로세싱 시스템 (500) 은 도 3 과 관련하여 전술된 PCD (320) 안에 통합될 수도 있다. 도시된 바와 같이, 프로세싱 시스템 (500) 은 멀티코어 중앙 처리 장치 (CPU)(402) 및 이 멀티코어 CPU (402) 에 접속된 메모리 (404) 를 포함할 수도 있다. 멀티코어 CPU (402) 는 제 0 코어 (410), 제 1 코어 (412), 및 제 N 코어 (414) 를 포함할 수도 있다. 제 0 코어 (410) 는 그에 대해 실행하는 제 0 동적 클록 및 전압 스케일링 (DCVS) 알고리즘 (416) 을 포함할 수도 있다. 제 1 코어 (412) 는 그에 대해 실행하는 제 1 DCVS 알고리즘 (417) 을 포함할 수도 있다. 또한, 제 N 코어 (414) 는 그에 대해 실행하는 제 N DCVS 알고리즘 (418) 을 포함할 수도 있다. 특정 양태에서, 각각의 DCVS 알고리즘 (416, 417, 418) 은 각각의 코어 (412, 414, 416) 상에서 독립적으로 실행될 수도 있다.
또한, 도시된 바와 같이, 메모리 (404) 는 그에 대해 저장된 운영 시스템 (420) 을 포함할 수도 있다. 운영 시스템 (420) 은 스케줄러 (422) 를 포함할 수도 있고, 스케줄러 (422) 는 제 1 런 큐 (run queue)(424), 제 2 런 큐 (426), 및 제 N 런 큐 (428) 를 포함할 수도 있다. 메모리 (404) 는 또한, 그에 저장된 제 1 애플리케이션 (430), 제 2 애플리케이션 (432), 및 제 N 애플리케이션 (434) 을 포함할 수도 있다.
특정 양태에서, 애플리케이션들 (430, 432, 434) 은 하나 이상의 태스크들 (436) 을 운영 시스템 (420) 으로 전송하여 멀티코어 CPU (402) 내의 코어들 (410, 412, 414) 에서 프로세싱되게 할 수도 있다. 태스크들 (436) 은 단일의 태스크, 스레드, 또는 이들의 조합으로서 프로세싱, 또는 실행될 수도 있다. 또한, 스케줄러 (422) 는 멀티코어 CPU (402) 내에서의 실행을 위해 태스크들, 스레드들, 또는 이들의 조합을 스케줄링할 수도 있다. 또한, 스케줄러 (422) 는 런 큐들 (424, 426, 428) 에 태스크들, 스레드들, 또는 이들의 조합을 배치할 수도 있다. 코어들 (410, 412, 414) 은 코어들 (410, 412, 414) 에서 이들 태스크 및 스레드들의 프로세싱 또는 실행을 위해 예를 들어, 운영 시스템 (420) 에 의해 지시되는 바와 같이 런 큐들 (424, 426, 428) 로부터 태스크들, 스레드들, 또는 이들의 조합을 취출할 수도 있다.
도 4 는 또한 메모리 (404) 가 그에 저장된 병렬성 모니터 (440) 및 멀티코어 프로세서 (MP) 제어기 (442) 를 포함할 수도 있다는 것을 보여준다. 병렬성 모니터 (440) 는 운영 시스템 (420) 및 MP 제어기 (442) 에 접속될 수도 있다. 구체적으로, 병렬성 모니터 (440) 는 운영 시스템 (420) 내의 스케줄러 (422) 에 접속될 수도 있다. 여기에서 설명되는 바와 같이, 병렬성 모니터 (440) 는 코어들 (410, 412, 414) 상에서의 작업부하를 모니터링할 수도 있고, MP 제어기 (442) 는 하기에서 설명되는 바와 같이 코어들 (410, 412, 414) 에 대한 전력을 제어할 수도 있다. 특정 양태에서, 여기에서 설명되는 방법 단계들 중 하나 이상을, 예컨대 컴퓨터 프로그램 명령들로서 실행함으로써, 병렬성 모니터 (440), MP 제어기 (442), 또는 이들의 조합은 멀티코어 CPU (402) 내에서의 코어들 (410, 412, 414) 에 대한 전력을 동적으로 제어하는 수단을 제공할 수도 있다.
특정 듀얼코어 양태에서, 동작 동안, MP 제어기 (442) 는 병렬성 모니터 (440) 로부터 입력을 수신할 수도 있다. 이 입력은 총 시스템 부하일 수도 있다. 또한, 입력은 작업부하에 있어서 병렬도의 구동 평균일 수도 있다. 입력에 기초하여, MP 제어기 (442) 는 단일 코어 또는 2 개의 코어들이 전력을 공급받아야 하는지를 판정할 수도 있다. 또한, MP 제어기 (442) 는 멀티코어 CPU (402) 에게 제어 신호를 출력할 수도 있다. 제어 신호는 추가 코어들을 턴온할 것인지 턴오프할 것인지를 나타낼 수도 있다. 듀얼코어 실시예에서, MP 제어기 (442) 는 코어들에게 전력을 공급 및 차단하도록 하는 결정을 제어하는 4 개의 임계 값들을 포함할 수도 있다. 4 개의 임계 값들은, 코어 웨이크 (core wake) 를 트리거하기 위한, OS 스케줄러 큐에서의 다수의 구동 준비 스레드 (ready-to-run thread) 들, Nw; 코어 웨이크를 확인하기 위한, Nw 가 초과된 시간 듀레이션, Tw; 코어 슬립을 트리거할, OS 스케줄러에서의 다수의 구동 준비 스레드들, Ns; 및 코어 슬립을 확인하기 위한, Ns 가 초과된 시간 듀레이션 Ts 를 포함할 수도 있다.
활성 상태의 싱글 코어, 예컨대 제 0 코어 (410) 로 시작하면, 제 0 코어 (410) 상의 작업부하에서의 병렬도의 구동 평균이 적어도 Tw 의 듀레이션 동안 Nw 를 충족하거나 초과할 때, MP 제어기 (442) 는 두 번째 코어, 예컨대 제 1 코어 (412) 를 웨이크-업할 수도 있다. 역으로, 양측 코어들, 예컨대 제 0 코어 (410) 및 제 1 코어 (412) 모두가 활성 상태일 때, 그리고 작업부하에서의 병렬도가 적어도 Ts 의 듀레이션 동안에 Ns 아래로 떨어질 때, MP 제어기 (442) 는 두 번째 코어, 예컨대 제 1 코어 (412) 를 슬립 상태에 놓도록 결정할 수도 있다.
특정 양태에서, 시간 Tw 동안에 걸쳐서 일관된 임계 병렬성은 싱글 코어가 포화되는 것을 내포한다. 또한, 코어들은 가장 전력 효율적인 전압-주파수 (VF) 동작점에서 시작될 수도 있다. 특정 양태에서, 최적의 VF 에서 동작하는 2 개의 코어들은 최대 VF 에서 동작하는 싱글 코어보다 더 많은 DMIPS (Dhrystone million instructions per second) 를 제공한다. 듀얼 코어 양태에서, 이중의 독립적 DCVS 알고리즘들은 비대칭형 작업부하들에게 적응될 수도 있고, 일부 경우들에 있어서는 이기종 코어들에게 적응될 수도 있다. 또한, 듀얼 코어 양태에서, 2 개의 코어들은 두 배로 되는 성능 패널티를 피하기 위해 멀티태스킹 작업부하들 동안에 활성 상태를 유지해야 한다. 또한, 병렬성이 미리 규정된 시간 Ts 중에 Ns 아래로 떨어질 경우, 두 번째 코어는 전력 차단되어야 하고, 대기 상태에 놓여서는 안 된다. 특정 양태에서, 두 번째 코어를 대기 상태에 놓으면, 전력 누설이 증가할 수도 있고, 또한 성능이 감소할 수도 있다.
파라미터들 Nw, Tw, Ns 및 Ts 의 최적 값들은 시스템 (400) 의 정확한 전력 소비 특성들에 의존할 수도 있다. 그러나, 일 양태에서, 그 값들은 다음과 같을 수도 있다:
Nw = 1.2,
Tw = 40 밀리초 (ms),
Ns = 0.8, 및
Ts = 80 ms.
이 특정 양태에서, Nw = 1.2 는 두 번째 코어가 웨이크되기 전의 일관된 병렬성을 보장할 수도 있다. Ns = 0.8 은 두 번째 코어가 슬립 상태에 놓이기 전에 병렬성의 일관된 부재 (absence) 를 보장할 수도 있다. Ts = 80 ms 는 시스템의 전력 붕괴 임계 400 ms 에 기초한다. Tw = 40 ms 는 멀티코어 응답성을 개선하도록 하는 Ts 의 절반이다.
도 5 는 멀티코어 프로세서 내에서의 전력을 제어하는 방법의 제 1 양태를 예시한다. 방법은 일반적으로 500 으로 표기된다. 방법 (500) 은 멀티코어 프로세서를 갖는 디바이스의 동작 동안에 후속 단계들이 수행될 수도 있는 do 루프로 블록 (502) 에서 시작된다. 블록 (504) 에서, 전력 제어기는, 예컨대 운영 시스템 상태를 모니터링함으로써, CPU 또는 코어들 내에서의 작업부하 병렬도를 동적으로 추론할 수도 있다. 블록 (506) 으로 이동하면, 작업부하 병렬도에 적어도 부분적으로 기초하여, 전력 제어기가 코어(들)에게 전력을 공급할 수도 있고 또는 차단할 수도 있다. 다시 말해, 전력 제어기는 작업부하에 기초하여 코어들을 턴온할 수도 있고, 또는 턴오프할 수도 있다.
결정 블록 (508) 에서, 전력 제어기는 디바이스가 전력 차단되었는지를 판정할 수도 있다. 디바이스가 전력 차단되었으면, 방법이 종료될 수도 있다. 그와 달리, 디바이스가 전력 공급 상태로 유지되면, 방법 (500) 은 블록 (504) 으로 되돌아갈 수도 있고, 방법 (500) 은 설명된 바와 같이 계속될 수도 있다.
이제, 도 6 을 참조하면, 멀티코어 프로세서 내에서의 전력을 제어하는 방법의 제 2 양태가 도시되며, 일반적으로 600 으로 표기된다. 방법 (600) 은 멀티코어 프로세서를 갖는 디바이스의 동작 동안에 후속 단계들이 수행될 수도 있는 do 루프로 블록 (602) 에서 시작된다. 블록 (604) 에서, 제어기, 예컨대 병렬성 모니터는 CPU들 또는 코어들 내에서의 작업부하 병렬도를 판정하기 위해 모든 운영 시스템 (OS) 스케줄러 구동 준비 큐들의 길이를 모니터링할 수도 있다. 특정 양태에서, 병렬성 모니터는 디바이스의 메모리에 상주하는 소프트웨어 프로그램일 수도 있다. 또한, 특정 양태에서, 스케줄러 구동 준비 큐는 하나 이상의 CPU들에 대한 스케줄링을 위해 이용 가능한 스레드들의 현재 태스크들의 리스트이다. 일부 멀티코어 시스템들은 단일 구동 준비 큐만을 가질 수도 있다. 다른 멀티코어 시스템들은 다수의 구동 준비 큐들을 가질 수도 있다. 구동 준비 큐들의 개수와는 무관하게, 임의의 시각에서, 이들 큐들을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수 플러스 실제로 구동 중인 태스크들, 스레드들, 또는 이들의 조합의 수는 작업부하에서 병렬도에 대한 근사치일 수도 있다.
블록 (606) 으로 이동하면, 작업부하 병렬도에 적어도 부분적으로 기초하여, 병렬성 모니터는 코어(들) 에게로 전력을 공급할 수도 있고, 또는 전력을 차단할 수도 있다. 다시 말해, 병렬성 모니터는 작업부하에 기초하여 코어들을 턴온할 수도 있고, 또는 턴오프할 수도 있다.
결정 블록 (608) 에서, 병렬성 모니터는 디바이스가 전력 차단되었는지를 판정할 수도 있다. 디바이스가 전력 차단되었으면, 방법이 종료될 수도 있다. 그와 달리, 디바이스가 전력 공급 상태로 유지되면, 방법 (600) 은 블록 (604) 으로 되돌아갈 수도 있고, 방법 (600) 은 설명된 바와 같이 계속될 수도 있다.
도 7 을 참조하면, 멀티코어 프로세서 내에서의 전력을 제어하는 방법의 제 3 양태가 도시되며, 일반적으로 700 으로 표기된다. 이 방법 (700) 은 멀티코어 프로세서를 갖는 디바이스의 동작 동안에 후속 단계들이 수행될 수도 있는 do 루프로 블록 (702) 에서 시작된다. 블록 (704) 에서, 병렬성 모니터는 구동 준비 큐 길이를 주기적으로 샘플링할 수도 있다. 예를 들어, 병렬성 모니터는 매 밀리초 (1 ms) 마다 구동 준비 큐 길이를 샘플링할 수도 있다. 블록 (706) 에서, 병렬성 모니터는 작업부하에서의 병렬도의 구동 평균을 판정할 수도 있다. 블록 (708) 으로 이동하면, 작업부하 병렬도에 적어도 부분적으로 기초하여, 병렬성 모니터는 코어(들)에게 전력을 공급할 수도 있고, 또는 전력을 차단할 수도 있다. 다시 말해, 병렬성 모니터는 작업부하에 기초하여 코어들을 턴온할 수도 있고, 또는 턴오프할 수도 있다.
결정 블록 (710) 에서, 병렬성 모니터는 디바이스가 전력 차단되었는지를 판정할 수도 있다. 디바이스가 전력 차단되었으면, 방법이 종료될 수도 있다. 그와 달리, 디바이스가 전력 공급 상태로 유지되면, 방법 (700) 은 블록 (704) 으로 되돌아갈 수도 있고, 방법 (700) 은 설명된 바와 같이 계속될 수도 있다.
도 8 은, 멀티코어 프로세서 내에서의 전력을 제어하는 방법의 방법의 제 4 양태를 도시한다. 이 방법은 일반적으로 800 으로 표기되며, 방법 (800) 은 멀티코어 프로세서를 갖는 디바이스의 동작 동안에 후속 단계들이 수행될 수도 있는 do 루프로 블록 (802) 에서 시작된다. 블록 (804) 에서, 병렬성 모니터는, 엔트리가 OS 스케줄러 구동 큐에 추가되거나 그로부터 제거될 때마다 운영 시스템 (OS) 으로부터 콜백 (callback) 을 수신할 수도 있다. 또한, 블록 (806) 에서, 병렬성 모니터는 CPU들 또는 코어들의 작업부하에서의 병렬도의 구동 평균을 판정할 수도 있다.
블록 (808) 으로 이동하면, 작업부하 병렬도에 적어도 부분적으로 기초하여, 병렬성 모니터는 코어(들)에게로 전력을 공급할 수도 있고, 또는 전력을 차단할 수도 있다. 다시 말해, 병렬성 모니터는 작업부하에 기초하여 코어들을 턴온할 수도 있고, 또는 턴오프할 수도 있다. 결정 블록 (810) 에서, 병렬성 모니터는 디바이스가 전력 차단되었는지를 판정할 수도 있다. 디바이스가 전력 차단되었으면, 방법이 종료될 수도 있다. 그와 달리, 디바이스가 전력 공급 상태로 유지되면, 방법 (800) 은 블록 (804) 으로 되돌아갈 수도 있고, 방법 (800) 은 설명된 바와 같이 계속될 수도 있다.
이제, 도 9 내지 도 12 를 참조하면, 멀티코어 프로세서 내에서의 전력을 제어하는 방법의 제 5 양태가 도시되며, 일반적으로 900 으로 표기된다. 방법 (900) 은, 멀티코어 프로세서를 갖는 디바이스가 전력 공급받을 때, 후속 단계들이 수행될 수도 있는 do 루프로 블록 (902) 에서 시작된다. 블록 (904) 에서, 제 0 코어가 전력 공급받을 수도 있는데, 다시 말해 에너지를 공급받을 수도 있다. 블록 (905) 에서, 제 0 DCVS 알고리즘이 제 0 코어 상에서 국부적으로 실행될 수도 있다. 또한, 블록 (906) 에서, 하나 이상의 태스크들, 또는 스레드들이 제 0 코어에서 실행될 수도 있다.
결정 블록 (908) 으로 이동하면, 멀티코어 프로세서 (MP) 제어기는, 디바이스가 전력 차단되었는지를 판정할 수도 있다. 그러한 경우, 방법 (900) 은 종료될 수도 있다. 그와 달리, 디바이스가 전력 공급 상태로 유지되면, 방법 (900) 은 블록 (910) 으로 이동할 수도 있고, MP 제어기는 병렬성 모니터로부터 제 0 코어에 대한 작업부하에서의 병렬도의 구동 평균을 수신할 수도 있다. 특정 양태에서, 임의의 시각에서, 운영 시스템 (OS) 의 구동 준비 큐들을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수 플러스 실제로 구동 중인 태스크들의 개수는 코어 상의 작업부하에서의 병렬도에 대한 근사치일 수도 있다.
결정 블록 (912) 에서, MP 제어기는, 병렬도가 제 1 웨이크 조건과 동일한지를 판정할 수도 있다. 특정 양태에서, 제 1 웨이크 조건은 코어 상의 작업부하에서의 병렬도와 연관된 임계 값일 수도 있다. 예를 들어, 그 임계 값은 OS 스케줄러 큐들에서의 미리 정해진 수의 구동 준비 스레드들일 수도 있으며, 병렬성이 그 임계 값 이상이면, 제 1 웨이크 조건은 충족될 수도 있다.
결정 블록 (912) 로 되돌아가면, 병렬도가 제 1 웨이크 조건과 동일하지 않은 경우, 방법 (900) 은 블록 (910) 으로 되돌아갈 수도 있고, 방법 (900) 은 여기에서 설명된 바와 같이 계속될 수도 있다. 그와 달리, 병렬도가 제 1 웨이크 조건과 동일하면, 방법 (900) 은 블록 (914) 으로 이동할 수도 있고, MP 제어기는 제 1 웨이크 조건이 충족되는 시간 듀레이션을 판정할 수도 있다. 결정 블록 (916) 에서, MP 제어기는 그 시간 듀레이션이 제 1 확인 웨이크 조건과 동일한지를 판정할 수도 있다. 특정 양태에서, 제 1 확인 웨이크 조건은 임계 시간 값일 수도 있으며, 제 1 웨이크 조건에 대한 시간 듀레이션이 그 임계 값 이상이면, 제 1 확인 웨이크 조건은 충족될 수도 있다.
결정 블록 (916) 으로 되돌아가면, 제 1 웨이크 조건이 충족되는 시간 듀레이션이 제 1 확인 웨이크 조건과 동일하지 않은 경우, 방법 (900) 은 블록 (910) 으로 되돌아갈 수도 있고, 방법 (900) 은 여기에서 설명된 바와 같이 계속될 수도 있다. 역으로, 제 1 확인 웨이크 조건이 충족되면, 방법 (900) 은 블록 (918) 으로 이동할 수도 있으며, MP 제어기는 OS 를 호출하여, 2 개의 코어들, 즉 제 0 코어 및 제 1 코어가 스레드들 및 태스크들을 구동하고 실행하고 있도록 제 1 코어에 전력을 공급할 수도 있다. 블록 (920) 에서, MP 제어기는 OS 를 호출하여 OS 에 이용 가능한 스케줄링가능 리소스들의 세트에 제 1 코어를 추가할 수도 있다. 또한, 블록 (922) 에서, 제 1 DCVS 알고리즘은 제 1 코어 상에서 국부적으로 실행될 수도 있다. 그 후, 방법 (900) 은 도 10 의 블록 (1002) 으로 진행할 수도 있다.
이제, 도 10 의 블록 (1002) 으로 이동하면, 하나 이상의 태스크들, 스레드들, 또는 이들의 조합은 제 0 코어 및 제 1 코어에서 실행될 수도 있다. 결정 블록 (1004) 에서, MP 제어기는 디바이스가 전력 차단되었는지를 판정할 수도 있다. 그러한 경우, 방법 (900) 이 종료될 수도 있다. 그와 달리, 디바이스가 전력 공급 상태로 유지되면, 방법 (900) 은 블록 (1006) 으로 이동할 수도 있으며, MP 제어기는 병렬성 모니터로부터 제 0 코어 및 제 1 코어 상의 작업부하에서의 병렬도의 구동 평균을 수신할 수도 있다. 특정 양태에서, 임의의 시각에서, 이들 큐들을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수 플러스 실제로 구동 중인 태스크들의 개수는 코어들 상의 작업부하에서의 병렬도에 대한 근사치일 수도 있다.
결정 블록 (1008) 에서, MP 제어기는, 병렬도가 제 1 슬립 조건과 동일한지를 판정할 수도 있다. 특정 양태에서, 제 1 슬립 조건은 코어 상의 작업부하에서의 병렬도와 연관된 임계 값일 수도 있다. 예를 들어, 그 임계 값은 OS 스케줄러 큐들에서의 구동 준비 스레드들의 최소 개수일 수도 있으며, 병렬성이 그 임계 값 이하이면, 제 1 슬립 조건은 충족될 수도 있다.
결정 블록 (1008) 으로 되돌아가면, 병렬도가 제 1 슬립 조건과 동일하지 않은 경우, 방법 (900) 은 도 11 의 블록 (1102) 으로 되돌아갈 수도 있고, 방법 (900) 은 여기에서 설명된 바와 같이 계속될 수도 있다. 그와 달리, 병렬도가 제 1 슬립 조건과 동일하면, 방법 (900) 은 블록 (1010) 으로 이동할 수도 있고, MP 제어기는 제 1 슬립 조건이 충족되는 시간 듀레이션을 판정할 수도 있다. 결정 블록 (1012) 에서, MP 제어기는 그 시간 듀레이션이 제 1 확인 슬립 조건과 동일한지를 판정할 수도 있다. 특정 양태에서, 제 1 확인 슬립 조건은 임계 시간 값일 수도 있으며, 제 1 슬립 조건에 대한 시간 듀레이션이 그 임계 값 이상이면, 제 1 확인 슬립 조건은 충족될 수도 있다.
결정 블록 (1012) 으로 되돌아가면, 제 1 슬립 조건이 충족되는 시간 듀레이션이 제 1 확인 슬립 조건과 동일하지 않은 경우, 방법 (900) 은 도 11 의 블록 (1102) 로 진행할 수도 있고, 방법 (900) 은 여기에서 설명된 바와 같이 계속될 수도 있다. 역으로, 제 1 확인 슬립 조건이 충족되면, 방법 (900) 은 블록 (1014) 으로 이동할 수도 있고, MP 제어기는 OS 를 호출하여, 제 1 코어의 현재 상태를 저장하도록 할 수도 있다. 블록 (1016) 에서, MP 제어기는, OS 를 호출하여, 하나의 코어, 즉 제 0 코어가 스레드들 및 태스크들을 구동 및 실행하도록, 제 1 코어를 전력 차단당하도록 할 수도 있다. 또한, 블록 (1018) 에서, MP 제어기는 OS 에 이용 가능한 스케줄링가능 리소스들의 세트로부터 제 1 코어를 제거하도록 하는 OS 를 호출할 수도 있다. 그 후, 방법 (900) 은 도 9 의 블록 (906) 으로 되돌아갈 수도 있으며, 방법 (900) 은 여기에서 전술된 바와 같이 계속될 수도 있다.
이제, 도 11 을 참조하면, 블록 (1102) 에서, MP 제어기는 병렬성 모니터로부터 제 0 코어 및 제 1 코어에 대한 작업부하에서의 병렬도의 구동 평균을 수신할 수도 있다. 특정 양태에서, 임의의 시각에서, 운영 시스템 (OS) 의 구동 준비 큐들을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수 플러스 실제로 구동 중인 태스크들의 개수는 코어들 상의 작업부하에서의 병렬도에 대한 근사치일 수도 있다. 결정 블록 (1104) 에서, MP 제어기는 병렬도가 제 N 웨이크 조건과 동일한지를 판정할 수도 있다. 특정 양태에서, 제 N 웨이크 조건은 코어 상의 작업부하에서 병렬도와 연관된 임계 값일 수도 있다. 예를 들어, 그 임계 값은 OS 스케줄러 큐들에서의 구동 준비 스레드들의 최대 개수일 수도 있으며, 병렬성이 그 임계 값 이상이면, 제 N 웨이크 조건은 충족될 수도 있다.
결정 블록 (1104) 으로 되돌아가면, 병렬도가 제 N 웨이크 조건과 동일하지 않은 경우, 방법 (900) 은 도 10 의 블록 (1002) 으로 되돌아갈 수도 있고, 방법 (900) 은 여기에서 설명된 바와 같이 계속될 수도 있다. 그와 달리, 병렬도가 제 N 웨이크 조건과 동일하면, 방법 (900) 은 블록 (1106) 으로 이동할 수도 있고, MP 제어기는 제 N 웨이크 조건이 충족되는 시간 듀레이션을 판정할 수도 있다. 결정 블록 (1108) 에서, MP 제어기는 그 시간 듀레이션이 제 N 확인 웨이크 조건과 동일한지를 판정할 수도 있다. 특정 양태에서, 제 N 확인 웨이크 조건은 임계 시간 값일 수도 있으며, 제 N 웨이크 조건에 대한 시간 듀레이션이 그 임계 값 이상이면, 제 N 확인 웨이크 조건은 충족될 수도 있다.
결정 블록 (1108) 으로 되돌아가면, 제 N 웨이크 조건이 충족되는 시간 듀레이션이 제 N 확인 웨이크 조건과 동일하지 않은 경우, 방법 (900) 은 도 10 의 블록 (1002) 으로 되돌아갈 수도 있고, 방법 (900) 은 여기에서 설명된 바와 같이 계속될 수도 있다. 역으로, 제 N 확인 웨이크 조건이 충족되면, 방법 (900) 은 블록 (1110) 으로 이동할 수도 있으며, MP 제어기는 OS 를 호출하여, N 개의 코어들, 즉 제 0 코어, 제 1 코어, 및 제 N 코어가 스레드들 및 태스크들을 구동하고 실행하도록 제 N 코어에 전력을 공급할 수도 있다. 블록 (1112) 에서, MP 제어기는 OS 를 호출하여, OS 에 이용 가능한 스케줄링가능 리소스들의 세트에 제 N 코어를 추가하도록 할 수도 있다. 또한, 블록 (1114) 에서, 제 N DCVS 알고리즘은 제 N 코어 상에서 국부적으로 실행될 수도 있다. 그 후, 방법 (900) 은 도 12 의 블록 (1202) 으로 진행할 수도 있다.
도 12 의 블록 (1202) 에서, 하나 이상의 태스크들, 스레드들, 또는 이들의 조합은 제 0 코어, 제 1 코어, 및 제 N 코어에서 실행될 수도 있다. 결정 블록 (1204) 에서, MP 제어기는 디바이스가 전력 차단되었는지를 판정할 수도 있다. 그러한 경우, 방법 (900) 이 종료될 수도 있다. 그와 달리, 디바이스가 전력 공급 상태로 유지되면, 방법 (900) 은 블록 (1206) 으로 이동할 수도 있으며, MP 제어기는 병렬성 모니터로부터 제 0 코어, 제 1 코어, 및 제 N 코어 상의 작업부하에서의 병렬도의 구동 평균을 수신할 수도 있다. 특정 양태에서, 임의의 시각에서, 운영 시스템 (OS) 의 구동 준비 큐들을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수 플러스 실제로 구동 중인 태스크들의 개수는 코어들 상의 작업부하에서의 병렬도에 대한 근사치일 수도 있다.
결정 블록 (1208) 에서, MP 제어기는 병렬도가 제 N 슬립 조건과 동일한지를 판정할 수도 있다. 특정 양태에서, 제 N 슬립 조건은 코어 상의 작업부하에서의 병렬도와 연관된 임계 값일 수도 있다. 예를 들어, 그 임계 값은 OS 스케줄러 큐들에서의 구동 준비 스레드들의 최소 개수일 수도 있으며, 병렬성이 그 임계 값 이하이면, 제 N 슬립 조건은 충족될 수도 있다.
결정 블록 (1208) 으로 되돌아가면, 병렬도가 제 N 슬립 조건과 동일하지 않은 경우, 방법 (900) 은 블록 (1202) 으로 되돌아갈 수도 있고, 방법 (900) 은 여기에서 설명된 바와 같이 계속될 수도 있다. 그와 달리, 병렬도가 제 N 슬립 조건과 동일하면, 방법 (900) 은 블록 (1210) 으로 이동할 수도 있고, MP 제어기는 제 N 슬립 조건이 충족되는 시간 듀레이션을 판정할 수도 있다. 결정 블록 (1212) 에서, MP 제어기는 그 시간 듀레이션이 제 N 확인 슬립 조건과 동일한지를 판정할 수도 있다. 특정 양태에서, 제 N 확인 슬립 조건은 임계 시간 값일 수도 있으며, 제 N 슬립 조건에 대한 시간 듀레이션이 그 임계 값 이상이면, 제 N 확인 슬립 조건은 충족될 수도 있다.
결정 블록 (1212) 으로 되돌아가면, 제 N 슬립 조건이 충족되는 시간 듀레이션이 제 N 확인 슬립 조건과 동일하지 않은 경우, 방법 (900) 은 블록 (1202) 으로 진행할 수도 있고, 방법 (900) 은 전술된 바와 같이 계속될 수도 있다. 역으로, 제 N 확인 슬립 조건이 충족되면, 방법 (900) 은 블록 (1214) 로 이동할 수도 있고, MP 제어기는 제 1 코어의 현재 상태를 저장하도록 OS 를 호출할 수도 있다. 블록 (1216) 에서, MP 제어기는, N-1 개의 코어들, 예컨대 제 0 코어 및 제 1 코어 (N 이 2 이고, 제 2 코어가 전력 차단당한 경우) 가 스레드들 및 태스크들을 구동 및 실행하고 있도록, 제 N 코어를 전력 차단당하도록 하는 OS 를 호출할 수도 있다. 또한, 블록 (1218) 에서, MP 제어기는 OS 에 이용 가능한 스케줄링가능 리소스들의 세트로부터 제 N 코어를 제거하도록 하는 OS 를 호출할 수도 있다. 그 후, 방법 (900) 은 도 10 의 블록 (1002) 으로 되돌아갈 수도 있으며, 방법 (900) 은 여기에서 전술된 바와 같이 계속될 수도 있다.
이제, 도 13 을 참조하면, 멀티코어 프로세서를 테스트하는 방법이 도시되며, 일반적으로 1300 으로 표기된다. 도시된 바와 같이, 방법 (1300) 은 테스트 프로그램이 작성될 수도 있는 블록 (1302) 에서 시작할 수도 있다. 테스트 프로그램은, 여기에서 설명되는 바와 같이, 병렬도에 따라서, 복수의 코어들이 전력 공급 및 차단당하게 하는 병렬도 변화를 갖는 정상 상태 작업부하를 포함할 수도 있다.
블록 (1304) 으로 이동하면, 테스트 프로그램은 멀티코어 프로세서를 포함하는 무선 디바이스 상으로 로딩될 수도 있다. 블록 (1306)에서, 복수의 코어들이 그 무선 디바이스 상에서 모니터링될 수도 있다. 예를 들어, 각각의 코어에 대한 코어 업/다운 상태가 모니터링될 수도 있다. 업/다운 상태는 각각의 코어 상에서의 전력을 모니터링함으로써, 소비되는 총 전력, 또는 작업부하들이 완료되는 속도, 또는 이들의 조합을 모니터링함으로써 모니터링될 수도 있다.
블록 (1308) 에서, 테스트 프로그램은 무선 디바이스에서 실행될 수도 있다. 또한, 결정 블록 (1310) 에서는, 무선 디바이스 내의 코어들이 테스트 프로그램의 실행에 올바르게 응답하는지가 판정될 수도 있다. 다시 말해, 코어들이 테스트 프로그램의 실행에 응답하여 올바르게 전력 공급 및/또는 차단당하고 있는지가 판정될 수도 있다. 결정 블록 (1310) 에서, 코어들이 테스트 프로그램의 실행에 올바르게 응답하지 않는다면, 방법 (1300) 은 블록 (1312) 으로 이동할 수도 있고, 실패 결과가 표시될 수도 있다. 그 후, 방법 (1300) 이 종료될 수도 있다.
결정 블록 (1310) 에서, 코어들이 테스트 프로그램의 실행에 올바르게 응답한다면, 방법은 블록 (1314) 으로 진행할 수도 있으며, 통과 결과가 표시될 수도 있다. 그 후, 방법 (1300) 이 종료될 수도 있다.
도 14 는 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법의 제 6 양태를 예시한다. 이 방법은 일반적으로 1400 으로 표기된다. 블록 (1402) 에서 시작하여, 제어기는 제 0 코어에 대한 런 큐 값을 판정할 수도 있다. 런 큐 값은 제 0 코어에 대한 작업부하를 나타낼 수도 있다. 블록 (1404)에서, 제어기는 제 0 코어에 대한 동작 주파수를 판정할 수도 있다. 또한, 블록 (1406)에서, 제어기는 제 0 코어에 대한 이용 비율을 판정할 수도 있다. 특정 양태에서, 제 0 코어에 대한 이용 비율은 제 0 코어에 대한 최대 동작 주파수로 나누어진 현재 동작 주파수일 수도 있다. 블록 (1408)에서, 제어기는 제 0 코어에 대한 아이들 비율을 판정할 수도 있다.
블록 (1410) 으로 이동하여, 제어기는 제 N 코어에 대한 런 큐 값을 판정할 수도 있다. 블록 (1412)에서, 제어기는 제 N 코어에 대한 동작 주파수를 판정할 수도 있다. 또한, 블록 (1414)에서, 제어기는 제 N 코어에 대한 이용 비율을 판정할 수도 있다. 블록 (1416)에서, 제어기는 제 N 코어에 대한 아이들 비율을 판정할 수도 있다.
블록 (1418) 로 이동하여, 제어기는 시스템에 대한 부하 값을 판정할 수도 있다. 부하 값은, 제 0 코어에 대한 런 큐 값, 제 N 코어에 대한 런 큐 값, 제 0 코어의 동작 주파수, 제 N 코어의 동작 주파수, 제 0 코어의 이용 비율, 제 N 코어의 이용 비율, 제 0 코어에 대한 아이들 비율, 제 N 코어에 대한 아이들 비율, 또는 이들의 임의의 조합에 기초하여 판정될 수도 있다.
특정 양태에서, 부하 값은 하기의 공식으로부터 판정될 수도 있다:
LV = RQ0 * ((100% - IP0)*(UP0)) + RQN * ((100% - IPN)*(UPN))
여기서,
LV = 부하 값,
RQ0 = 제 0 코어에 대한 런 큐 값,
IP0 = 제 0 코어에 대한 아이들 비율,
UP0 = 제 0 코어에 대한 이용 비율,
RQN = 제 N 코어에 대한 런 큐 값,
IPN = 제 N 코어에 대한 아이들 비율, 및
UPN = 제 N0 코어에 대한 이용 비율.
블록 (1420)에서, 하나 이상의 코어들은 부하 값에 기초하여 턴온될 수도 있고, 또는 턴오프될 수도 있다. 하나 이상의 코어들을 턴온할지 턴오프할지를 판정하기 위해 부하 값이 미리 정해진 조건을 충족하는지가 판정될 수도 있다. 예를 들어, 부하 값은 임계치에 비교될 수도 있으며, 부하 값이 그 임계치를 초과하면, 하나 이상의 코어들이 턴온될 수도 있고, 또는 턴오프될 수도 있다. 예를 들어, 동작하는 2 개의 코어들이 존재했고, 2 개의 코어들이 커패시티에서 또는 그 근처에서 동작하는 것을 부하 값이 나타냈다면, 제 3 코어는 전력 공급받을 수도 있고, 작업부하는 그 3 개의 코어들 사이에서 스프레드될 수도 있다. 또한, 동작 중인 제 3 코어를 갖는 것이 전력을 소비하는 것임을 나타내는 다른 임계치 아래로 부하 값이 떨어지면, 그 제 3 코어는 전력 차단당할 수도 있고, 작업부하는 나머지 2 개의 코어들에 걸쳐서 스프레드될 수도 있다. 다른 양태에서, 부하 값은 시스템의 가장 효율적인 동작을 제공하기 위해 구동하고 있어야 하는 코어들의 실제 개수를 나타낼 수도 있다.
특정 양태에서, 제어기는 시스템의 동작에 관한 이력 데이터를 유지시킬 수도 있고, 그 이력 데이터를 이용하여, 제어기는 필터, 예컨대 IIR 필터를 구현할 수도 있고, 또는 제어기는 이동 평균 함수를 구현할 수도 있고, 또는 제어기는 이들의 조합을 구현할 수도 있다. 예시적인 이동 평균 함수는 하기에 도시된다:
N = f(runQ0, run Ql, Nl, N2, N3)
= 2, ((runQO + runQ1)+N1+N2+N3)/4> 1 인 경우, 및
= 1, ((runQO + runQ1)+N1+N2+N3)/4<=1 인 경우,
여기서,
runQ0 = 제 0 코어에 대한 런 큐 값;
runQ1 = 제 1 코어에 대한 런 큐 값; 및
N1, N2, N3 = 마지막 3 개의 이력 주기들에 대한 N 의 값들.
여기에서 설명된 방법 단계들은 반드시 설명된 순서대로 수행될 필요가 없다는 것이 이해될 것이다. 또한, "그 후", "이어서", "다음" 등과 같은 용어들은 단계들의 순서를 한정하는 것으로 의도되지 않는다. 이들 용어들은 단순히 방법 단계들의 설명을 통해 독자를 가이드하는 데 이용된다. 또한, 여기에서 설명된 방법들은 휴대용 컴퓨팅 디바이스 (PCD) 상에서 실행가능한 것으로 설명된다. PCD 는 이동 전화 디바이스, 휴대용 디지털 보조 디바이스, 스마트북 컴퓨팅 디바이스, 넷북 컴퓨팅 디바이스, 랩톱 컴퓨팅 디바이스, 데스크톱 컴퓨팅 디바이스, 또는 이들의 조합일 수도 있다.
여기에서 설명된 구성으로, 개시된 시스템 및 방법은, 작업부하 병렬성으로 인해 실질적인 가속의 가능성이 있을 때, 전력 소비를 감소시킬 수도 있다. 병렬도가 선험적으로 공지되어 있지 않을 수도 있지만, 병렬도는 운영 시스템 스케줄러 런 큐 길이를 관찰함으로써 추론될 수도 있다. 추론된 병렬도에 기초하여, 필요에 따라, 추가 코어들이 전력 공급받을 수도 있고 또는 차단당할 수도 있다.
모든 CPU 코어들에게 대칭적으로 전력을 공급하는 일반적인 시스템들, 즉 모두 전력을 공급하거나 모두 차단하는 시스템들과는 달리, 본 발명의 시스템 및 방법은 CPU 코어들에게 비대칭적으로 전력을 공급하거나 차단한다. 다시 말해, 하나의 코어는 전력을 공급받을 수도 있지만, 다른 코어는 전력을 차단당한다. 또한, 작업부하가 증가하고 충분한 병렬성을 가지므로, 제 2 코어가 전력을 공급받을 수도 있다.
또한, 여기에서 개시된 시스템 및 방법들은 작업부하에서 제공되는 실질적인 동적 병렬성에 전력을 공급받은 코어들의 수를 동적으로 적응할 수도 있다. 이것은 실질적으로 전력을 절감할 수도 있다. 또한, 이 시스템 및 방법은 개발자들에게 임의의 특수한 방식으로 그들의 작업부하들에서의 병렬성을 통신하도록 요구하지 않는다. 애플리케이션들은 임의의 방식으로 수정되어야 하는 것은 아닐 수도 있고, 애플리케이션들은 일반적인 방식으로 배치될 수도 있다. 또한, 본 발명의 시스템 및 방법들은 기존의 애플리케이션들 및 디바이스들과 양립될 수 있다.
특정 양태에서, MP 제어기로의 입력은 스케줄러 큐에서의 구동 준비 스레드들의 개수이다. 작업부하에서의 병렬성을 나타내는 다른 입력들이 이용될 수도 있다는 것이 인지될 수도 있다. 그러나, 병렬성을 나타내지 않는 코어(들)의 아이들/비지 (busy) 표시자는 MP 제어기로의 충분한 입력이 아닐 수도 있다. 예를 들어, CPU 코어는 싱글 스레드형 작업부하를 구동하는 것을 제외하면 백퍼센트 (100%) 비지일 수도 있다. 그 경우, 제 2 코어에 전력을 공급하는 것은 싱글 스레드의 성능에 전혀 도움이 되지 않는다. 사실상, 그것은 제 2 코어에 전력을 공급하는 데 필요한 오버헤드를 도입함으로써 성능을 저해할 수도 있다. 심각하게는, 싱글 스레드형 작업부하에 대한 제 2 코어에 전력을 공급하는 것은 제 2 코어로부터 낭비되는 누설 전력 소비를 도입할 수도 있다.
따라서, 특정 양태에서, 그를 위해 충분한 병렬 작업이 존재한다는 확증이 없다면 제 2 코어에게 전력을 공급하는 것이 바람직하지 못한 것일 수도 있다. 일 즉각적인 관점에서, 병행 작업은, OS 스케줄러 큐들에서 구동할 준비가 된 2 개 이상의 스레드들이 존재할 때에만 가능하다.
정상 동작 하에서, 듀얼코어 실시예에서, 시스템은, 제 1 CPU 코어가 우세한 상태로 남아 있는 동안, 제 0 CPU 코어 상에서 동작하는 DCVS 알고리즘으로 시작될 수도 있다. 이 모드에서, 시스템은 제 0 CPU 코어의 주파수를 증가시킴으로써 즉각적인 순간 부하들에 응답할 수도 있다. 시스템은, 구동 준비 스레드들이 불충분하게 존재하는 한, 싱글 코어 모드에서 유지될 수도 있다.
그러나, 일단 구동 준비 스레드 Nw 가 특정 양의 시간 동안에 대해 초과되었으면, 제 0 CPU 는 내포적으로 포화될 수도 있고, 또한 제 1 CPU 코어에 대해 이용 가능한 병행 작업부하가 명백하게 존재한다. 멀티코어 프로세서 (MP) 제어기는 OS를 호출하여, 제 1 CPU 코어를 활성화시키고 스케줄링가능 리소스들의 OS 세트에 제 1 코어를 추가할 수도 있다. MP제어기는 또한 최적의 전압-주파수 지점, 즉 최저 전압에서의 최고 주파수에서 제 1 CPU 코어를 시작할 수도 있고, 제 1 CPU 코어에 국부적인 DCVS를 활성화시킬 수도 있다. MP 제어기는 또한 제 0 CPU 코어의 주파수를 최적의 전압-주파수 지점으로 선택적으로 리셋할 수도 있다. 그와 달리, MP 제어기는 현재 세팅에서 제 0 CPU 코어의 주파수를 떠날 수도 있다.
이제, 양측 코어들은 개별적으로 실행하는 DCVS 알고리즘들로 동작할 수도 있다. 계속되는 병렬 작업부하들로, 양측의 코어들은 결국 최대 주파수를 얻을 가능성이 있다. 그러나, 코어들이 최대 주파수로부터 부분적으로 후퇴하게 할 수도 있는, 부하에서의 매우 잠시의 소강 상태가 존재할 수도 있다. 그러나, 이러한 소강 상태는 또한 구동할 준비가 된 스레드들의 개수를 0 으로 감소시키지 않고는 가능하지 않다.
일단, 충분한 그러한 소강 상태가 발생하여, 긴 충분한 듀레이션 동안 구동 준비 스레드들의 평균 개수가 Ns 임계 아래로 떨어지게 했다면, MP 제어기는 OS 를 호출하여 제 1 CPU 코어로부터 임의의 적절한 상태를 저장하고 그의 스케줄가능 세트로부터 그 상태를 제거하도록 할 수도 있다. 후속으로, 제 1 CPU 코어는 안전하게 전력 붕괴될 수도 있다. 제 1 CPU 코어 전력 붕괴로, 시스템은 싱글 코어 동작 모드로 되돌아갈 수도 있다.
하나 이상의 예시적인 양태들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에 구현될 수도 있다. 소프트웨어에 구현된다면, 그 기능들은 머신 판독가능 매체, 즉 컴퓨터 판독가능 매체와 같은 컴퓨터 프로그램 상에 하나 이상의 명령들 또는 코드로서 저장 또는 송신될 수도 있다. 컴퓨터 판독가능 매체는 일 장소로부터 타 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수도 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 일 예로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장 디바이스, 자기 디스크 저장 디바이스 또는 다른 자기 저장 디바이스, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수도 있고 컴퓨터에 의해 액세스될 수도 있는 임의의 다른 매체를 포함할 수도 있다. 또한, 임의의 접속이 컴퓨터 판독가능 매체라 적절히 불리게 된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선 (DSL), 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신된다면, 매체의 정의에는, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들이 포함된다. 디스크 (disk) 및 디스크 (disc) 는 본원에 사용한 바와 같이, 콤팩트 디스크 (compact disc; CD), 레이저 디스크 (laser disc), 광 디스크 (optical disc), 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크 (floppy disk) 및 블루-레이 디스크 (blu-ray disc) 를 포함하며, 여기서 디스크 (disk) 는 보통 데이터를 자기적으로 재생시키는 한편, 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생시킨다. 상기의 조합이 또한, 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
선택된 양태들이 상세하게 예시 및 설명되었지만, 다음의 특허청구항에 의해 정의한 바와 같이, 다양한 대체 및 변경이 본 발명의 사상 및 범위로부터 벗어남 없이 본원에서 행해질 수도 있다는 것이 이해될 것이다.

Claims (40)

  1. 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법으로서,
    제 0 코어의 작업부하에서의 병렬도 (degree of parallelism) 를 수신하는 단계; 및
    상기 제 0 코어의 작업부하에서의 병렬도가 제 1 웨이크 조건 (wake condition) 과 동일한지를 판정하는 단계를 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  2. 제 1 항에 있어서,
    상기 병렬도는, 운영 시스템 스케줄러의 하나 이상의 구동 준비 큐들 (ready-to-run queques) 을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수, 상기 제 0 코어 상에서 실제로 구동 중인 태스크들, 스레드들, 또는 이들의 조합의 수를 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  3. 제 1 항에 있어서,
    상기 제 0 코어의 작업부하에서의 병렬도가 상기 제 1 웨이크 조건과 동일할 때, 상기 제 1 웨이크 조건이 충족되는 시간 듀레이션을 판정하는 단계; 및
    상기 시간 듀레이션이 제 1 확인 웨이크 조건 (confirm wake condiction) 과 동일한지를 판정하는 단계를 더 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  4. 제 3 항에 있어서,
    상기 시간 듀레이션이 상기 제 1 확인 웨이크 조건과 동일할 때, 제 1 코어에게로 전력을 공급하도록 운영 시스템을 호출하는 단계를 더 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  5. 제 4 항에 있어서,
    스케줄링가능 리소스들의 세트에 상기 제 1 코어를 추가하도록 상기 운영 시스템을 호출하는 단계를 더 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  6. 제 5 항에 있어서,
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도를 수신하는 단계; 및
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도가 제 1 슬립 조건 (sleep condition) 과 동일한지를 판정하는 단계를 더 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  7. 제 6 항에 있어서,
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도가 상기 제 1 슬립 조건과 동일할 때, 상기 제 1 슬립 조건이 충족되는 시간 듀레이션을 판정하는 단계; 및
    상기 제 1 슬립 조건이 충족되는 시간 듀레이션이 제 1 확인 슬립 조건 (confirm sleep condition) 과 동일한지를 판정하는 단계를 더 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  8. 제 7 항에 있어서,
    상기 제 1 슬립 조건이 충족되는 시간 듀레이션이 상기 제 1 슬립 조건과 동일할 때, 상기 제 1 코어의 현재 상태를 저장하도록 상기 운영 시스템을 호출하는 단계를 더 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  9. 제 8 항에 있어서,
    상기 제 1 코어에게로의 전력을 차단하도록 상기 운영 시스템을 호출하는 단계를 더 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  10. 제 9 항에 있어서,
    상기 스케줄링가능 리소스들의 세트로부터 상기 제 1 코어를 제거하도록 상기 운영 시스템을 호출하는 단계를 더 포함하는, 멀티코어 CPU 내에서의 전력을 동적으로 제어하는 방법.
  11. 제 0 코어의 작업부하에서의 병렬도를 수신하는 수단; 및
    상기 제 0 코어의 작업부하에서의 병렬도가 제 1 웨이크 조건과 동일한지를 판정하는 수단을 포함하는, 무선 디바이스.
  12. 제 11 항에 있어서,
    상기 병렬도는, 운영 시스템 스케줄러의 하나 이상의 구동 준비 큐들을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수, 상기 제 0 코어 상에서 실제로 구동 중인 태스크들, 스레드들, 또는 이들의 조합의 수를 포함하는, 무선 디바이스.
  13. 제 11 항에 있어서,
    상기 제 0 코어의 작업부하에서의 병렬도가 상기 제 1 웨이크 조건과 동일할 때, 상기 제 1 웨이크 조건이 충족되는 시간 듀레이션을 판정하는 수단; 및
    상기 시간 듀레이션이 제 1 확인 웨이크 조건과 동일한지를 판정하는 수단을 더 포함하는, 무선 디바이스.
  14. 제 13 항에 있어서,
    상기 시간 듀레이션이 상기 제 1 확인 웨이크조건과 동일할 때, 제 1 코어에게로 전력을 공급하도록 운영 시스템을 호출하는 수단을 더 포함하는, 무선 디바이스.
  15. 제 14 항에 있어서,
    스케줄링가능 리소스들의 세트에 상기 제 1 코어를 추가하도록 상기 운영 시스템을 호출하는 수단을 더 포함하는, 무선 디바이스.
  16. 제 15 항에 있어서,
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도를 수신하는 수단; 및
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도가 제 1 슬립 조건과 동일한지를 판정하는 수단을 더 포함하는, 무선 디바이스.
  17. 제 16 항에 있어서,
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도가 상기 제 1 슬립 조건과 동일할 때, 상기 제 1 슬립 조건이 충족되는 시간 듀레이션을 판정하는 수단; 및
    상기 제 1 슬립 조건이 충족되는 시간 듀레이션이 제 1 확인 슬립 조건과 동일한지를 판정하는 수단을 더 포함하는, 무선 디바이스.
  18. 제 17 항에 있어서,
    상기 제 1 슬립 조건이 충족되는 시간 듀레이션이 상기 제 1 슬립 조건과 동일할 때, 상기 제 1 코어의 현재 상태를 저장하도록 상기 운영 시스템을 호출하는 수단을 더 포함하는, 무선 디바이스.
  19. 제 18 항에 있어서,
    상기 제 1 코어에게로의 전력을 차단하도록 상기 운영 시스템을 호출하는 수단을 더 포함하는, 무선 디바이스.
  20. 제 19 항에 있어서,
    상기 스케줄링가능 리소스들의 세트로부터 상기 제 1 코어를 제거하도록 상기 운영 시스템을 호출하는 수단을 더 포함하는, 무선 디바이스.
  21. 프로세서를 포함하는 무선 디바이스로서,
    상기 프로세서는,
    제 0 코어의 작업부하에서의 병렬도를 수신하도록 동작 가능하고;
    상기 제 0 코어의 작업부하에서의 병렬도가 제 1 웨이크 조건과 동일한지를 판정하도록 동작 가능한, 무선 디바이스.
  22. 제 21 항에 있어서,
    상기 병렬도는, 운영 시스템 스케줄러의 하나 이상의 구동 준비 큐들을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수, 상기 제 0 코어 상에서 실제로 구동 중인 태스크들, 스레드들, 또는 이들의 조합의 수를 포함하는, 무선 디바이스.
  23. 제 21 항에 있어서,
    상기 프로세서는, 추가로,
    상기 제 0 코어의 작업부하에서의 병렬도가 상기 제 1 웨이크 조건과 동일할 때, 상기 제 1 웨이크 조건이 충족되는 시간 듀레이션을 판정하도록 동작 가능하고;
    상기 시간 듀레이션이 제 1 확인 웨이크 조건과 동일한지를 판정하도록 동작가능한, 무선 디바이스.
  24. 제 23 항에 있어서,
    상기 프로세서는, 추가로,
    상기 시간 듀레이션이 상기 제 1 확인 웨이크조건과 동일할 때, 제 1 코어에게로 전력을 공급하도록 운영 시스템을 호출하도록 동작 가능한, 무선 디바이스.
  25. 제 24 항에 있어서,
    상기 프로세서는, 추가로,
    스케줄링가능 리소스들의 세트에 상기 제 1 코어를 추가하도록 상기 운영 시스템을 호출하도록 동작 가능한, 무선 디바이스.
  26. 제 25 항에 있어서,
    상기 프로세서는, 추가로,
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도를 수신하도록 동작 가능하고;
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도가 제 1 슬립 조건과 동일한지를 판정하도록 동작 가능한, 무선 디바이스.
  27. 제 26 항에 있어서,
    상기 프로세서는, 추가로,
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도가 상기 제 1 슬립 조건과 동일할 때, 상기 제 1 슬립 조건이 충족되는 시간 듀레이션을 판정하도록 동작 가능하고;
    상기 제 1 슬립 조건이 충족되는 시간 듀레이션이 제 1 확인 슬립 조건 (confirm sleep condition) 과 동일한지를 판정하도록 동작 가능한, 무선 디바이스.
  28. 제 27 항에 있어서,
    상기 프로세서는, 추가로,
    상기 제 1 슬립 조건이 충족되는 시간 듀레이션이 상기 제 1 슬립 조건과 동일할 때, 상기 제 1 코어의 현재 상태를 저장하도록 상기 운영 시스템을 호출하도록 동작 가능한, 무선 디바이스.
  29. 제 28 항에 있어서,
    상기 프로세서는, 추가로,
    상기 제 1 코어에게로의 전력을 차단하도록 상기 운영 시스템을 호출하도록 동작 가능한, 무선 디바이스.
  30. 제 29 항에 있어서,
    상기 프로세서는, 추가로,
    상기 스케줄링가능 리소스들의 세트로부터 상기 제 1 코어를 제거하도록 상기 운영 시스템을 호출하도록 동작 가능한, 무선 디바이스.
  31. 제 0 코어의 작업부하에서의 병렬도를 수신하는 적어도 하나의 명령; 및
    상기 제 0 코어의 작업부하에서의 병렬도가 제 1 웨이크 조건과 동일한지를 판정하는 적어도 하나의 명령을 포함하는, 메모리 매체.
  32. 제 31 항에 있어서,
    상기 병렬도는, 운영 시스템 스케줄러의 하나 이상의 구동 준비 큐들을 기다리는 태스크들, 스레드들, 또는 이들의 조합의 총 개수, 상기 제 0 코어 상에서 실제로 구동 중인 태스크들, 스레드들, 또는 이들의 조합의 수를 포함하는, 메모리 매체.
  33. 제 31 항에 있어서,
    상기 제 0 코어의 작업부하에서의 병렬도가 상기 제 1 웨이크 조건과 동일할 때, 상기 제 1 웨이크 조건이 충족되는 시간 듀레이션을 판정하는 적어도 하나의 명령; 및
    상기 시간 듀레이션이 제 1 확인 웨이크 조건과 동일한지를 판정하는 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  34. 제 33 항에 있어서,
    상기 시간 듀레이션이 상기 제 1 확인 웨이크조건과 동일할 때, 제 1 코어에게로 전력을 공급하도록 운영 시스템을 호출하는 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  35. 제 34 항에 있어서,
    스케줄링가능 리소스들의 세트에 상기 제 1 코어를 추가하도록 상기 운영 시스템을 호출하는 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  36. 제 35 항에 있어서,
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도를 수신하는 적어도 하나의 명령; 및
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도가 제 1 슬립 조과 동일한지를 판정하는 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  37. 제 36 항에 있어서,
    상기 제 0 코어 및 상기 제 1 코어 상의 작업부하에서의 병렬도가 상기 제 1 슬립 조건과 동일할 때, 상기 제 1 슬립 조건이 충족되는 시간 듀레이션을 판정하는 적어도 하나의 명령; 및
    상기 제 1 슬립 조건이 충족되는 시간 듀레이션이 제 1 확인 슬립 조건 (confirm sleep condition) 과 동일한지를 판정하는 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  38. 제 37 항에 있어서,
    상기 제 1 슬립 조건이 충족되는 시간 듀레이션이 상기 제 1 슬립 조건과 동일할 때, 상기 제 1 코어의 현재 상태를 저장하도록 상기 운영 시스템을 호출하는 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  39. 제 38 항에 있어서,
    상기 제 1 코어에게로의 전력을 차단하도록 상기 운영 시스템을 호출하는 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  40. 제 39 항에 있어서,
    상기 스케줄링가능 리소스들의 세트로부터 상기 제 1 코어를 제거하도록 상기 운영 시스템을 호출하는 적어도 하나의 명령을 더 포함하는, 메모리 매체.
KR1020127018636A 2009-12-16 2010-11-24 추론된 작업부하 병렬성에 기초하여 중앙 처리 장치 전력을 제어하는 시스템 및 방법 KR101409055B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US28695309P 2009-12-16 2009-12-16
US61/286,953 2009-12-16
US12/944,140 US9563250B2 (en) 2009-12-16 2010-11-11 System and method for controlling central processing unit power based on inferred workload parallelism
US12/944,140 2010-11-11
PCT/US2010/058075 WO2011084260A1 (en) 2009-12-16 2010-11-24 System and method for controlling central processing unit power based on inferred workload parallelism

Publications (2)

Publication Number Publication Date
KR20120105523A true KR20120105523A (ko) 2012-09-25
KR101409055B1 KR101409055B1 (ko) 2014-07-02

Family

ID=44144255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127018636A KR101409055B1 (ko) 2009-12-16 2010-11-24 추론된 작업부하 병렬성에 기초하여 중앙 처리 장치 전력을 제어하는 시스템 및 방법

Country Status (7)

Country Link
US (1) US9563250B2 (ko)
EP (1) EP2513745B1 (ko)
JP (1) JP5893568B2 (ko)
KR (1) KR101409055B1 (ko)
CN (1) CN102656539B (ko)
BR (1) BR112012014308B1 (ko)
WO (1) WO2011084260A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166319B2 (en) * 2009-07-02 2012-04-24 Telefonaktiebolaget L M Ericsson (Publ) Methods and systems for use-case aware voltage selection
US8650426B2 (en) * 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US20110145559A1 (en) * 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US8909962B2 (en) * 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) * 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8775830B2 (en) * 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
KR101155202B1 (ko) * 2009-12-24 2012-06-13 포항공과대학교 산학협력단 멀티 코어 프로세서의 전력 관리 방법, 멀티 코어 프로세서의 전력 관리 방법이 기록된 기록매체 및 이를 실행하는 멀티 코어 프로세서 시스템
EP2385440A1 (en) * 2010-05-07 2011-11-09 ST-Ericsson SA Method and system for controlling the operation of an electronic device
KR101770587B1 (ko) * 2011-02-21 2017-08-24 삼성전자주식회사 멀티코어 프로세서의 핫 플러깅 방법 및 멀티코어 프로세서 시스템
US9804893B2 (en) 2011-04-08 2017-10-31 Qualcomm Incorporated Method and apparatus for optimized execution using resource utilization maps
US9086883B2 (en) 2011-06-10 2015-07-21 Qualcomm Incorporated System and apparatus for consolidated dynamic frequency/voltage control
CN102955549B (zh) * 2011-08-29 2016-06-29 华为技术有限公司 一种多核cpu的电源管理方法、系统及cpu
KR20130040485A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법
JP5554358B2 (ja) * 2012-03-23 2014-07-23 株式会社東芝 マルチプロセッサシステムおよび電力制御方法
CN103150005A (zh) * 2013-03-01 2013-06-12 福州瑞芯微电子有限公司 非对称低功耗移动设备的多核结构
CN109240481B (zh) * 2013-08-28 2020-08-11 威盛电子股份有限公司 多核微处理器及使用其省电的方法
US9652022B2 (en) * 2014-08-28 2017-05-16 Qualcomm Incorporated System and method for providing dynamic quality of service levels based on coprocessor operation
US20160306416A1 (en) * 2015-04-16 2016-10-20 Intel Corporation Apparatus and Method for Adjusting Processor Power Usage Based On Network Load
KR102375925B1 (ko) 2015-08-31 2022-03-17 삼성전자주식회사 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법
CN106055079B (zh) * 2016-05-31 2017-11-24 广东欧珀移动通信有限公司 一种中央处理器的管理方法、及装置
CN106227602A (zh) * 2016-07-26 2016-12-14 张升泽 负载在多核芯片之间的分配方法及系统
US10303384B1 (en) * 2017-11-28 2019-05-28 Western Digital Technologies, Inc. Task readiness for queued storage tasks
CN111666140A (zh) * 2020-05-28 2020-09-15 北京百度网讯科技有限公司 资源调度方法、装置、设备和存储介质

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US36878A (en) * 1862-11-04 Improvement in machines for making brace-jaws for steam-boilers
US187775A (en) * 1877-02-27 Improvement in shoe-tips
US115495A (en) * 1871-05-30 Improvement in fme-plugs
JPS593651A (ja) 1982-06-30 1984-01-10 Fujitsu Ltd フア−ムウエアによる性能測定システム
JPH0351902A (ja) 1989-07-20 1991-03-06 Tokyo Electric Co Ltd データ処理装置
US5644769A (en) 1993-06-14 1997-07-01 Matsushita Electric Industrial Co., Ltd. System for optimizing program by virtually executing the instruction prior to actual execution of the program to invalidate unnecessary instructions
JPH086681A (ja) 1994-04-18 1996-01-12 Hitachi Ltd 省電力制御システム
JP2770760B2 (ja) 1995-01-04 1998-07-02 日本電気株式会社 電力分散マルチプロセッサ
JPH10268963A (ja) 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JPH11143839A (ja) 1997-11-14 1999-05-28 Nec Corp 負荷分散制御システムおよび方法
JPH11184554A (ja) 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
US6230183B1 (en) 1998-03-11 2001-05-08 International Business Machines Corporation Method and apparatus for controlling the number of servers in a multisystem cluster
KR100613201B1 (ko) 2000-08-28 2006-08-18 마이크로코넥트 엘엘씨 씨피유 사용량 측정 방법
TW521177B (en) 2000-08-31 2003-02-21 Primarion Inc Apparatus and system for providing transient suppression power regulation
KR100487543B1 (ko) 2000-09-01 2005-05-03 엘지전자 주식회사 시피유 스케쥴링 방법
US6718474B1 (en) 2000-09-21 2004-04-06 Stratus Technologies Bermuda Ltd. Methods and apparatus for clock management based on environmental conditions
JP2002099433A (ja) 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US7596709B2 (en) 2000-12-30 2009-09-29 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7017060B2 (en) 2001-03-19 2006-03-21 Intel Corporation Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
US20030123253A1 (en) * 2001-05-08 2003-07-03 Krietzman Mark Howard Multi-layered thin flat illuminator
US6901522B2 (en) 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7318164B2 (en) 2001-12-13 2008-01-08 International Business Machines Corporation Conserving energy in a data processing system by selectively powering down processors
US6978389B2 (en) 2001-12-20 2005-12-20 Texas Instruments Incorporated Variable clocking in an embedded symmetric multiprocessor system
JP2003256067A (ja) 2002-03-01 2003-09-10 Mitsubishi Electric Corp 省電力制御方式及び省電力制御方法及びプログラム及び記録媒体
JP2003271401A (ja) 2002-03-18 2003-09-26 Fujitsu Ltd 負荷監視機能を有するマイクロプロセッサ
US7634668B2 (en) 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US6908227B2 (en) 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US7194385B2 (en) 2002-11-12 2007-03-20 Arm Limited Performance level setting of a data processing system
US7240223B2 (en) 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system
GB2403823B (en) 2003-07-08 2005-09-21 Toshiba Res Europ Ltd Controller for processing apparatus
US7134031B2 (en) 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
JP4549652B2 (ja) 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
US7107187B1 (en) 2003-11-12 2006-09-12 Sprint Communications Company L.P. Method for modeling system performance
JP3884427B2 (ja) 2003-12-10 2007-02-21 東芝ソリューション株式会社 計算機システム及び資源割り当てプログラム
US7133806B2 (en) 2004-05-13 2006-11-07 Ittiam Systems (P) Ltd Method and apparatus for measurement of processor-utilization
US7219245B1 (en) 2004-06-03 2007-05-15 Advanced Micro Devices, Inc. Adaptive CPU clock management
US7401240B2 (en) 2004-06-03 2008-07-15 International Business Machines Corporation Method for dynamically managing power in microprocessor chips according to present processing demands
KR100716730B1 (ko) 2004-06-11 2007-05-14 삼성전자주식회사 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치
JP3805344B2 (ja) 2004-06-22 2006-08-02 株式会社ソニー・コンピュータエンタテインメント プロセッサ、情報処理装置およびプロセッサの制御方法
US7739527B2 (en) 2004-08-11 2010-06-15 Intel Corporation System and method to enable processor management policy in a multi-processor environment
US7761874B2 (en) 2004-08-13 2010-07-20 Intel Corporation Managing processing system power and performance based on utilization trends
US7711966B2 (en) 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7370189B2 (en) 2004-09-30 2008-05-06 Intel Corporation Method and apparatus for establishing safe processor operating points in connection with a secure boot
US7543161B2 (en) 2004-09-30 2009-06-02 International Business Machines Corporation Method and apparatus for tracking variable speed microprocessor performance caused by power management in a logically partitioned data processing system
US7346787B2 (en) 2004-12-07 2008-03-18 Intel Corporation System and method for adaptive power management
US7814485B2 (en) 2004-12-07 2010-10-12 Intel Corporation System and method for adaptive power management based on processor utilization and cache misses
US7228446B2 (en) 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US7369967B1 (en) 2004-12-27 2008-05-06 Sprint Communications Company L.P. System and method for monitoring and modeling system performance
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US7467291B1 (en) 2005-02-28 2008-12-16 Sun Microsystems, Inc. System and method for calibrating headroom margin
JP2006268166A (ja) 2005-03-22 2006-10-05 Fuji Xerox Co Ltd 情報処理装置、方法、及びプログラム
JP4082706B2 (ja) 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
WO2007007300A2 (en) 2005-07-14 2007-01-18 Nxp B.V. Using historic load profiles to dynamically adjust operating frequency and available power to a handheld multimedia device processor core
US7490254B2 (en) 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7548859B2 (en) 2005-08-03 2009-06-16 Motorola, Inc. Method and system for assisting users in interacting with multi-modal dialog systems
US7904912B2 (en) 2005-08-30 2011-03-08 International Business Machines Corporation Adaptive processor utilization reporting handling different processor frequencies
US7233188B1 (en) 2005-12-22 2007-06-19 Sony Computer Entertainment Inc. Methods and apparatus for reducing power consumption in a processor using clock signal control
US7689838B2 (en) 2005-12-22 2010-03-30 Intel Corporation Method and apparatus for providing for detecting processor state transitions
US7263457B2 (en) 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7650527B2 (en) 2006-02-07 2010-01-19 Broadcom Corporation MIPS recovery technique
US7574613B2 (en) 2006-03-14 2009-08-11 Microsoft Corporation Scaling idle detection metric for power management on computing device
US20070260898A1 (en) 2006-05-03 2007-11-08 Edward Burton Voltage regulator with suspend mode
US20080005591A1 (en) 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7584369B2 (en) 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
JP4808108B2 (ja) 2006-08-29 2011-11-02 パナソニック株式会社 プロセッサシステム
US20100325481A1 (en) 2006-10-20 2010-12-23 Freescale Semiconductor, Inc. Device having redundant core and a method for providing core redundancy
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
JP2008129846A (ja) 2006-11-21 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> データ処理装置、データ処理方法およびプログラム
GB2445167A (en) 2006-12-29 2008-07-02 Advanced Risc Mach Ltd Managing performance of a processor
US7793125B2 (en) 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
CN101241390B (zh) 2007-02-07 2011-04-13 华硕电脑股份有限公司 多核心处理器的效能调整方法
US7783906B2 (en) 2007-02-15 2010-08-24 International Business Machines Corporation Maximum power usage setting for computing device
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US7849349B2 (en) 2007-03-28 2010-12-07 Qimonda Ag Reduced-delay clocked logic
JP4739271B2 (ja) 2007-04-19 2011-08-03 株式会社富士通アドバンストエンジニアリング 電源制御装置、仮想サーバ管理システム、電源制御方法および電源制御プログラム
US7865751B2 (en) 2007-06-18 2011-01-04 Intel Corporation Microarchitecture controller for thin-film thermoelectric cooling
US7902800B2 (en) 2007-07-13 2011-03-08 Chil Semiconductor Corporation Adaptive power supply and related circuitry
JP4834625B2 (ja) 2007-07-31 2011-12-14 株式会社東芝 電源管理装置及び電源管理方法
US8356306B2 (en) 2007-07-31 2013-01-15 Hewlett-Packard Development Company, L.P. Workload management controller using dynamic statistical control
US20090049314A1 (en) 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
CN101414268A (zh) 2007-10-15 2009-04-22 南京大学 一种在ARM MPCore处理器上管理处理器热插拔的方法
US7945804B2 (en) 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
JP5433837B2 (ja) 2007-12-05 2014-03-05 株式会社日立製作所 仮想計算機システム、仮想計算機の制御方法及びプログラム
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
JP4488072B2 (ja) 2008-01-18 2010-06-23 日本電気株式会社 サーバシステム、及びサーバシステムの電力削減方法
US8245236B2 (en) 2008-02-27 2012-08-14 International Business Machines Corporation Lock based moving of threads in a shared processor partitioning environment
JP4996519B2 (ja) 2008-03-27 2012-08-08 パナソニック株式会社 仮想マルチプロセッサ、システムｌｓｉ、携帯電話機器、及び仮想マルチプロセッサの制御方法
US20090271646A1 (en) 2008-04-24 2009-10-29 Vanish Talwar Power Management Using Clustering In A Multicore System
US8892916B2 (en) * 2008-08-06 2014-11-18 International Business Machines Corporation Dynamic core pool management
US8170845B2 (en) 2008-09-24 2012-05-01 International Business Machines Corporation Method and apparatus for automatic performance modeling with load dependent service times and overheads
US8195962B2 (en) 2008-11-11 2012-06-05 Globalfoundries Inc. Method and apparatus for regulating power consumption
US8261112B2 (en) * 2008-12-08 2012-09-04 International Business Machines Corporation Optimizing power consumption by tracking how program runtime performance metrics respond to changes in operating frequency
CN101436098A (zh) 2008-12-24 2009-05-20 华为技术有限公司 降低多核对称多处理系统的功耗的方法及装置
US8245070B2 (en) * 2008-12-30 2012-08-14 Intel Corporation Method for optimizing voltage-frequency setup in multi-core processor systems
JP5091912B2 (ja) * 2009-05-21 2012-12-05 株式会社東芝 マルチコアプロセッサシステム
US8924975B2 (en) 2009-07-23 2014-12-30 Empire Technology Development Llc Core selection for applications running on multiprocessor systems based on core and application characteristics
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8650426B2 (en) 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US20110145559A1 (en) 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines

Also Published As

Publication number Publication date
WO2011084260A1 (en) 2011-07-14
BR112012014308B1 (pt) 2021-01-19
JP5893568B2 (ja) 2016-03-23
JP2013513891A (ja) 2013-04-22
EP2513745A1 (en) 2012-10-24
US20110145615A1 (en) 2011-06-16
KR101409055B1 (ko) 2014-07-02
CN102656539A (zh) 2012-09-05
BR112012014308A2 (pt) 2016-07-05
CN102656539B (zh) 2015-09-09
US9563250B2 (en) 2017-02-07
EP2513745B1 (en) 2018-04-04

Similar Documents

Publication Publication Date Title
KR101409055B1 (ko) 추론된 작업부하 병렬성에 기초하여 중앙 처리 장치 전력을 제어하는 시스템 및 방법
US8650426B2 (en) System and method for controlling central processing unit power in a virtualized system
KR101409141B1 (ko) 멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법
EP2513746B1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) System and method for controlling central processing unit power with reduced frequency oscillations
KR101516859B1 (ko) 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법
EP2524272B1 (en) System and method of sampling data within a central processing unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6