KR101409141B1 - 멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법 - Google Patents

멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법 Download PDF

Info

Publication number
KR101409141B1
KR101409141B1 KR1020127018456A KR20127018456A KR101409141B1 KR 101409141 B1 KR101409141 B1 KR 101409141B1 KR 1020127018456 A KR1020127018456 A KR 1020127018456A KR 20127018456 A KR20127018456 A KR 20127018456A KR 101409141 B1 KR101409141 B1 KR 101409141B1
Authority
KR
South Korea
Prior art keywords
core
cpu
parallelism
frequency
degree
Prior art date
Application number
KR1020127018456A
Other languages
English (en)
Other versions
KR20120101712A (ko
Inventor
서밋 수어
보후슬라프 리칠릭
스티븐 에스 톰슨
알리 이란리
브라이언 제이 샐스베리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120101712A publication Critical patent/KR20120101712A/ko
Application granted granted Critical
Publication of KR101409141B1 publication Critical patent/KR101409141B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

멀티코어 중앙 프로세싱 유닛 (CPU) 내에서 전력을 제어하는 방법이 개시된다. 그 방법은 다이 온도를 모니터링하는 단계, CPU 의 워크로드 내에 있어서 병렬도를 결정하는 단계, 및 병렬도, 다이 온도, 또는 이들의 조합에 기초하여 CPU 의 하나 이상의 코어들을 파워 업 또는 다운하는 단계를 포함할 수도 있다.

Description

멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법{SYSTEM AND METHOD FOR DYNAMICALLY CONTROLLING A PLURALITY OF CORES IN A MULTICORE CENTRAL PROCESSING UNIT BASED ON TEMPERATURE}
관련 출원
본 출원은 "SYSTEM AND METHOD OF DYNAMICALLY CONTROLLING A PLURALITY OF CORES IN A MULTICORE CENTRAL PROCESSING UNIT" 의 명칭으로 2009년 12월 16일자로 출원된 미국 가특허출원번호 제61/287,011호를 우선권 주장한다.
휴대용 컴퓨팅 디바이스(PCD)들은 유비쿼터스식이다. 이들 디바이스들은 셀룰러 전화기들, 휴대용 디지털 보조기(PDA)들, 휴대용 게임 콘솔들, 팜탑 컴퓨터들, 및 다른 휴대용 전자 디바이스들을 포함할 수도 있다. 이들 디바이스들의 1차 기능에 부가하여, 다수가 주변 기능들을 포함한다. 예를 들어, 셀룰러 전화기는 셀룰러 전화 호출을 행하는 1차 기능, 및 스틸 카메라, 비디오 카메라, 글로벌 포지셔닝 시스템 (GPS) 네비게이션, 웹 브라우징, 이메일의 송수신, 텍스트 메시지들의 송수신, 푸시-투-토크 능력들 등의 주변 기능들을 포함할 수도 있다. 그러한 디바이스의 기능이 증가함에 따라, 그러한 기능을 지원하는데 요구되는 컴퓨팅 또는 프로세싱 전력이 또한 증가한다. 또한, 컴퓨팅 전력이 증가함에 따라, 그 컴퓨팅 전력을 제공하는 프로세서 또는 프로세서들을 효율적으로 관리하기 위한 더 큰 필요성이 존재한다.
따라서, 멀티코어 CPU 내에서 전력을 제어하는 개선된 방법이 요구된다.
도면들에서, 달리 표시되지 않는다면, 동일한 참조부호들은 다양한 도면들 전반에 걸쳐 동일한 부분들을 지칭한다.
도 1 은 닫힌 위치에서의 휴대용 컴퓨팅 디바이스 (PCD) 의 제 1 양태의 정면도이다.
도 2 는 열린 위치에서의 PCD 의 제 1 양태의 정면도이다.
도 3 은 PCD 의 제 2 양태의 블록 다이어그램이다.
도 4 는 프로세싱 시스템의 블록 다이어그램이다.
도 5 는 멀티코어 중앙 프로세싱 유닛을 온도에 기초하여 제어하는 방법의 제 1 양태를 도시한 플로우차트이다.
도 6 은 멀티코어 중앙 프로세싱 유닛을 온도에 기초하여 제어하는 방법의 제 2 양태를 도시한 플로우차트이다.
도 7 은 멀티코어 중앙 프로세싱 유닛을 온도에 기초하여 제어하는 방법의 제 3 양태의 제 1 부분을 도시한 플로우차트이다.
도 8 은 멀티코어 중앙 프로세싱 유닛을 온도에 기초하여 제어하는 방법의 제 3 양태의 제 2 부분을 도시한 플로우차트이다.
단어 "예시적인" 은 "예, 예증, 또는 예시로서 기능하는" 을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에서 설명되는 임의의 양태는 다른 양태들에 비해 반드시 선호되거나 유리한 것으로서 해석될 필요는 없다.
본 설명에 있어서, 용어 "애플리케이션" 은 또한, 오브젝트 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들, 및 패치들과 같은 실행가능한 컨텐츠를 갖는 파일들을 포함할 수도 있다. 부가적으로, 본 명세서에서 언급되는 "애플리케이션" 은 또한, 공개되는 것이 필요할 수도 있는 문헌들 또는 액세스되는 것이 필요한 다른 데이터 파일들과 같은 본질적으로 실행가능하지 않는 파일들을 포함할 수도 있다.
용어 "컨텐츠" 는 또한, 오브젝트 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들, 및 패치들과 같은 실행가능한 컨텐츠를 갖는 파일들을 포함할 수도 있다. 부가적으로, 본 명세서에서 언급되는 "컨텐츠" 는 또한, 공개되는 것이 필요할 수도 있는 문헌들 또는 액세스되는 것이 필요한 다른 데이터 파일들과 같은 본질적으로 실행가능하지 않는 파일들을 포함할 수도 있다.
본 설명에서 사용되는 바와 같이, 용어들 "컴포넌트", "데이터베이스", "모듈", "시스템" 등은 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행 중인 소프트웨어 중 어느 하나인 컴퓨터 관련 엔티티를 지칭하도록 의도된다. 예를 들어, 컴포넌트는 프로세서 상에서 구동하는 프로세스, 프로세서, 오브젝트, 실행 가능물 (executable), 실행 스레드 (thread of execution), 프로그램, 및/또는 컴퓨터일 수도 있지만, 이에 한정되지 않는다. 예시로서, 컴퓨팅 디바이스 상에서 구동하는 애플리케이션 및 컴퓨팅 디바이스 양자는 컴포넌트일 수도 있다. 하나 이상의 컴포넌트들은 프로세스 및/또는 실행 스레드 내에 상주할 수도 있고, 컴포넌트는 하나의 컴퓨터에 국부화되고/되거나 2 이상의 컴퓨터들 사이에서 분산될 수도 있다. 부가적으로, 이들 컴포넌트들은 다양한 데이터 구조들이 저장된 다양한 컴퓨터 판독가능 매체로부터 실행할 수도 있다. 컴포넌트들은 하나 이상의 데이터 패킷들을 갖는 신호 (예를 들어, 로컬 시스템에서, 분산 시스템에서 및/또는 신호에 의한 다른 시스템들과의 인터넷과 같은 네트워크 상으로 다른 컴포넌트와 상호작용하는 하나의 컴포넌트로부터의 데이터) 에 따라서와 같은 로컬 및/또는 원격 프로세스들에 의해 통신할 수도 있다.
먼저, 도 1 및 도 2 를 참조하면, 예시적인 휴대용 컴퓨팅 디바이스 (PCD) 가 도시되고, 일반적으로 100 으로 지정된다. 도시된 바와 같이, PCD (100) 는 하우징 (102) 을 포함할 수도 있다. 하우징 (102) 은 상위 하우징부 (104) 및 하위 하우징부 (106) 를 포함할 수도 있다. 도 1 은, 상위 하우징부 (104) 가 디스플레이 (108) 를 포함할 수도 있음을 나타낸다. 특정 양태에 있어서, 디스플레이 (108) 는 터치 스크린 디스플레이일 수도 있다. 상위 하우징부 (104) 는 또한, 트랙볼 입력 디바이스 (110) 를 포함할 수도 있다. 또한, 도 1 에 도시된 바와 같이, 상위 하우징부 (104) 는 파워 온 버튼 (112) 및 파워 오프 버튼 (114) 을 포함할 수도 있다. 도 1 에 도시된 바와 같이, PCD (100) 의 상위 하우징부 (104) 는 복수의 표시등 (116) 및 스피커 (118) 를 포함할 수도 있다. 각각의 표시등 (116) 은 발광 다이오드 (LED) 일 수도 있다.
특정 양태에 있어서, 도 2 에 도시된 바와 같이, 상위 하우징부 (104) 는 하위 하우징부 (106) 에 대해 이동가능하다. 구체적으로, 상위 하우징부 (104) 는 하위 하우징부 (106) 에 대해 슬라이드가능할 수도 있다. 도 2 에 도시된 바와 같이, 하위 하우징부 (106) 는 멀티-버튼 키보드 (120) 를 포함할 수도 있다. 특정 양태에 있어서, 멀티-버튼 키보드 (120) 는 표준 QWERTY 키보드일 수도 있다. 멀티-버튼 키보드 (120) 는 상위 하우징부 (104) 가 하위 하우징부 (106) 에 대해 이동될 경우에 드러날 수도 있다. 도 2 는 또한, PCD (100) 가 하위 하우징부 (106) 상에 리셋 버튼 (122) 을 포함할 수도 있음을 나타낸다.
도 3 을 참조하면, 휴대용 컴퓨팅 디바이스 (PCD) 의 예시적인 비 한정적인 양태가 도시되고, 일반적으로 320 으로 지정된다. 도시된 바와 같이, PCD (320) 는, 멀티코어 CPU (324) 를 포함하는 온-칩 시스템 (322) 을 포함한다. 멀티코어 CPU (324) 는 제 0 코어 (325), 제 1 코어 (326), 및 제 N 코어 (327) 를 포함할 수도 있다.
도 3 에 도시된 바와 같이, 디스플레이 제어기 (328) 및 터치 스크린 제어기 (330) 가 멀티코어 CPU (324) 에 커플링된다. 차례로, 온-칩 시스템 (322) 외부의 디스플레이/터치스크린 (332) 이 디스플레이 제어기 (328) 및 터치 스크린 제어기 (330) 에 커플링된다.
도 3 은 또한, 비디오 인코더 (334), 예를 들어, PAL (phase alternating line) 인코더, SECAM (sequential couleur a memoire) 인코더, 또는 NTSC (national television system(s) committee) 인코더가 멀티코어 CPU (324) 에 커플링됨을 나타낸다. 또한, 비디오 증폭기 (336) 가 비디오 인코더 (334) 및 디스플레이/터치스크린 (332) 에 커플링된다. 또한, 비디오 포트 (338) 가 비디오 증폭기 (336) 에 커플링된다. 도 3 에 도시된 바와 같이, 유니버셜 직렬 버스 (USB) 제어기 (340) 가 멀티코어 CPU (324) 에 커플링된다. 또한, USB 포트 (342) 가 USB 제어기 (340) 에 커플링된다. 메모리 (344) 및 가입자 아이덴터티 모듈 (SIM) 카드 (346) 가 또한 멀티코어 CPU (324) 에 커플링될 수도 있다. 또한, 도 3 에 도시된 바와 같이, 디지털 카메라 (348) 가 멀티코어 CPU (324) 에 커플링될 수도 있다. 예시적인 양태에 있어서, 디지털 카메라 (348) 는 전하 커플링형 디바이스 (CCD) 카메라 또는 상보적 금속 산화물 반도체 (CMOS) 카메라이다.
도 3 에 추가로 도시된 바와 같이, 스테레오 오디오 CODEC (350) 이 멀티코어 CPU (324) 에 커플링될 수도 있다. 더욱이, 오디오 증폭기 (352) 가 스테레오 오디오 CODEC (350) 에 커플링될 수도 있다. 예시적인 양태에 있어서, 제 1 스테레오 스피커 (354) 및 제 2 스테레오 스피커 (356) 가 오디오 증폭기 (352) 에 커플링된다. 도 3 은, 마이크로폰 증폭기 (358) 가 또한 스테레오 오디오 CODEC (350) 에 커플링될 수도 있음을 나타낸다. 부가적으로, 마이크로폰 (360) 이 마이크로폰 증폭기 (358) 에 커플링될 수도 있다. 특정 양태에 있어서, 주파수 변조 (FM) 라디오 튜너 (362) 가 스테레오 오디오 CODEC (350) 에 커플링될 수도 있다. 또한, FM 안테나 (364) 가 FM 라디오 튜너 (362) 에 커플링된다. 또한, 스테레오 헤드폰들 (366) 이 스테레오 오디오 CODEC (350) 에 커플링될 수도 있다.
도 3 은 또한, 라디오 주파수 (RF) 트랜시버 (368) 가 멀티코어 CPU (324) 에 커플링될 수도 있음을 나타낸다. RF 스위치 (370) 가 RF 트랜시버 (368) 및 RF 안테나 (372) 에 커플링될 수도 있다. 도 3 에 도시된 바와 같이, 키패드 (374) 가 멀티코어 CPU (324) 에 커플링될 수도 있다. 또한, 마이크로폰을 갖는 모노 헤드셋 (376) 이 멀티코어 CPU (324) 에 커플링될 수도 있다. 또한, 바이브레이터 디바이스 (378) 가 멀티코어 CPU (324) 에 커플링될 수도 있다. 도 3 은 또한, 전원 (380) 이 온-칩 시스템 (322) 에 커플링될 수도 있음을 나타낸다. 특정 양태에 있어서, 전원 (380) 은, 전력을 요청하는 PCD (320) 의 다양한 컴포넌트들에 전력을 제공하는 직류 (DC) 전원이다. 또한, 특정 양태에 있어서, 전원은, AC 전력원에 접속된 DC 변압기에 대한 교류 (AC) 로부터 도출되는 DC 전원 또는 재충전식 DC 배터리이다.
PCD (320) 는, 그 PCD (320) 와 연관된 다이 온도를 감지하는데 이용될 수도 있는 온도 센서 (382) 를 더 포함할 수도 있다. 즉, 온도 센서 (382) 는 PCD (320) 와 연관된 다이 온도를 감지하는 수단으로서 작동할 수도 있다.
도 3 은 또한, PCD (320) 가 또한 데이터 네트워크 예를 들어 로컬 영역 네트워크, 개인 영역 네트워크, 또는 임의의 다른 네트워크에 액세스하는데 이용될 수도 있는 네트워크 카드 (388) 를 포함할 수도 있음을 나타낸다. 네트워크 카드 (388) 는 블루투스 네트워크 카드, WiFi 네트워크 카드, 개인 영역 네트워크 (PAN) 카드, 개인 영역 네트워크 초저 전력 기술 (PeANUT) 네트워크 카드, 또는 당업계에 널리 공지된 임의의 다른 네트워크 카드일 수도 있다. 또한, 네트워크 카드 (388) 는 칩에 통합될 수도 있으며, 즉, 네트워크 카드 (388) 는 칩 내의 풀 솔루션일 수도 있고, 별개의 네트워크 카드 (388) 가 아닐 수도 있다.
도 3 에 도시된 바와 같이, 디스플레이/터치스크린 (332), 비디오 포트 (338), USB 포트 (342), 카메라 (348), 제 1 스테레오 스피커 (354), 제 2 스테레오 스피커 (356), 마이크로폰 (360), FM 안테나 (364), 스테레오 헤드폰들 (366), RF 스위치 (370), RF 안테나 (372), 키패드 (374), 모노 헤드셋 (376), 바이브레이터 (378), 및 전원 (380) 은 온-칩 시스템 (322) 외부에 있다.
특정 양태에 있어서, 본 명세서에서 설명된 방법 단계들 중 하나 이상은 컴퓨터 프로그램 명령들로서 메모리 (344) 에 저장될 수도 있다. 이들 명령들은 본 명세서에서 설명된 방법들을 수행하기 위해 멀티코어 CPU (324) 에 의해 실행될 수도 있다. 또한, 멀티코어 CPU (324), 메모리 (344), 온도 센서 (382), 또는 이들의 조합은, 멀티코어 중앙 프로세싱 유닛을 온도에 기초하여 제어하기 위해 본 명세서에서 설명된 방법 단계들 중 하나 이상을 실행하는 수단으로서 기능할 수도 있다.
도 4 를 참조하면, 프로세싱 시스템이 도시되고, 일반적으로 400 으로 지정된다. 특정 양태에 있어서, 프로세싱 시스템 (400) 은 도 3 과 함께 상기 설명된 PCD (320) 에 통합될 수도 있다. 도시된 바와 같이, 프로세싱 시스템 (400) 은 멀티코어 중앙 프로세싱 유닛 (CPU) (402), 및 멀티코어 CPU (402) 에 접속된 메모리 (404) 를 포함할 수도 있다. 멀티코어 CPU (402) 는 제 0 코어 (410), 제 1 코어 (412) 및 제 N 코어 (414) 를 포함할 수도 있다. 제 0 코어 (410) 는 그 위에서 실행하는 제 0 동적 클럭 및 전압 스케일링 (DCVS) 알고리즘 (416) 을 포함할 수도 있다. 제 1 코어 (412) 는 그 위에서 실행하는 제 1 DCVS 알고리즘 (417) 을 포함할 수도 있다. 또한, 제 N 코어 (414) 는 그 위에서 실행하는 제 N DCVS 알고리즘 (418) 을 포함할 수도 있다. 특정 양태에 있어서, 각각의 DCVS 알고리즘 (416, 417, 418) 은 각각의 코어 (410, 412, 414) 상에서 독립적으로 실행될 수도 있다.
더욱이, 도시된 바와 같이, 메모리 (404) 는 그 위에 저장된 오퍼레이팅 시스템 (420) 을 포함할 수도 있다. 오퍼레이팅 시스템 (420) 은 스케줄러 (422) 를 포함할 수도 있고, 스케줄러 (422) 는 제 1 런 큐 (run queue) (424), 제 2 런 큐 (426) 및 제 N 런 큐 (428) 를 포함할 수도 있다. 메모리 (404) 는 또한, 그 위에 저장된 제 1 애플리케이션 (430), 제 2 애플리케이션 (432), 및 제 N 애플리케이션 (434) 을 포함할 수도 있다.
특정 양태에 있어서, 애플리케이션들 (430, 432, 434) 은 멀티코어 CPU (402) 내의 코어들 (410, 412, 414) 에서 프로세싱될 하나 이상의 태스크들 (436) 을 오퍼레이팅 시스템 (420) 에 전송할 수도 있다. 태스크들 (436) 은 단일 태스크들, 스레드들, 또는 이들의 조합으로서 프로세싱 또는 실행될 수도 있다. 또한, 스케줄러 (422) 는 멀티코어 CPU (402) 내에서의 실행을 위해 태스크들, 스레드들, 또는 이들의 조합을 스케줄링할 수도 있다. 부가적으로, 스케줄러 (422) 는 태스크들, 스레드들, 또는 이들의 조합을 런 큐들 (424, 426, 428) 에 위치시킬 수도 있다. 코어들 (410, 412, 414) 은, 그 코어들 (410, 412, 414) 에서의 그 태스크들 및 스레드들의 프로세싱 또는 실행을 위해 예를 들어 오퍼레이팅 시스템 (420) 에 의해 지시될 때 그 태스크들, 스레드들, 또는 이들의 조합을 런 큐들 (424, 426, 428) 로부터 취출할 수도 있다.
도 4 는 또한, 메모리 (404) 가 그 위에 저장된 병렬성 모니터 (parallelism monitor; 440) 를 포함할 수도 있음을 나타낸다. 병렬성 모니터 (440) 는 오퍼레이팅 시스템 (420) 및 멀티코어 CPU (402) 에 접속될 수도 있다. 구체적으로, 병렬성 모니터 (440) 는 오퍼레이팅 시스템 (420) 내의 스케줄러 (422) 에 접속될 수도 있다. 본 명세서에서 설명되는 바와 같이, 병렬성 모니터 (440) 는 코어들 (410, 412, 414) 에 대한 워크로드를 모니터링할 수도 있으며, 병렬성 모니터 (440) 는 이하 설명되는 바와 같이 코어들 (410, 412, 414) 에 대한 전력을 제어할 수도 있다.
특정 양태에 있어서, 병렬성 모니터 (440) 는, 스케줄러 (422) 에서의 런 큐들 (424, 426, 428) 을 모니터링하는 소프트웨어 프로그램일 수도 있다. 각각의 런 큐 (424, 426, 428; 레디-투-런 (ready-to-run) 큐라고도 알려짐) 는, 하나 이상의 코어들 (410, 412, 414) 에 대한 스케줄링을 위해 이용가능한 현재 태스크들, 스레드들, 또는 이들의 조합의 리스트를 포함할 수도 있다. 일부 멀티코어 시스템들은 단일 레디-투-런 큐만을 가질 수도 있다. 다른 멀티코어 시스템들은 다중의 레디-투-런 큐들을 가질 수도 있다. 레디-투-런 큐들의 수에 무관하게, 시간에 있어서의 임의의 인스턴스에서, 이들 큐들 상에서 대기하는 태스크들, 스레드들, 또는 이들의 조합의 총수 플러스 실제 구동하는 태스크들, 스레드들, 또는 이들의 조합의 수는 워크로드에서의 병렬도에 대한 근사치일 수도 있다.
도 5 를 참조하면, 멀티코어 중앙 프로세싱 유닛을 온도에 기초하여 제어하는 방법의 제 1 양태가 도시되고, 일반적으로 500 으로 지정된다. 방법 (500) 은, 디바이스가 파워 온될 경우에 다음의 단계들이 수행될 수도 있는 실행 루프 (do loop) 로 블록 502 에서 개시할 수도 있다.
블록 504 에서, 다이 온도가 모니터링될 수도 있다. 또한, 블록 506 에서, 전력 제어기는 코어들과 연관된 워크로드에서의 병렬도를 결정할 수도 있다.
블록 508 로 이동하면, 전력 제어기는 워크로드 병렬도, 다이 온도 또는 이들의 조합에 기초하여, 코어들을 독립적으로 파워 업 또는 다운시킬 수도 있다. 다음으로, 판정 510 에서, 전력 제어기는 디바이스가 파워 오프되는지를 판정할 수도 있다. 디바이스가 파워 오프되면, 방법은 종료할 수도 있다. 그렇지 않고 디바이스가 파워 온 상태로 남아 있으면, 방법 (500) 은 블록 504 로 리턴할 수도 있고, 방법 (500) 은 설명된 바와 같이 계속할 수도 있다.
도 6 을 참조하면, 멀티코어 중앙 프로세싱 유닛을 온도에 기초하여 제어하는 방법의 제 2 양태가 도시되고, 일반적으로 600 으로 지정된다. 방법 (600) 은, 멀티코어 중앙 프로세싱 유닛 내의 모든 동작 코어들 상에서 구동 또는 실행하는 동적 클럭 및 전압 스케일링 (DCVS) 알고리즘으로 블록 602 에서 개시할 수도 있다. 블록 604 로 이동하면, 샘플링 지연이 수행될 수도 있다. 특정 양태에 있어서, 샘플링 지연은 100 밀리초 이하일 수도 있다. 다른 양태에 있어서, 샘플링 지연은 50 밀리초 이하일 수도 있다. 샘플링 지연은 시스템에 있어서 너무 빠른 천 (churn) 을 방지하도록 도입될 수도 있다. 또한, 통상적으로, 다른 코어를 웨이크 업시키는데 일부 시간이 걸리며, 샘플링 지연은 그 웨이크 시간보다 더 클 수도 있다.
판정 606 으로 이동하면, 코어 제어기는 다이 온도가 임계 조건과 동일한지를 판정할 수도 있다. 예를 들어, 임계 조건은 임계 온도일 수도 있고, 그 임계 온도 초과에서, 디바이스의 동작은 온도 문제로 인해 브레이크 다운되기 시작할 수도 있다.
판정 606 에서, 다이 온도가 임계 조건과 동일하지 않다면, 방법 (600) 은 블록 602 로 리턴할 수도 있고, 방법 (600) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다. 그렇지 않고 다이 온도가 임계 조건과 동일하다면, 방법 (600) 은 판정 608 로 이동할 수도 있고, 코어 제어기는 제 2 코어가 휴면상태인지를 판정할 수도 있으며, 예를 들어, 제 2 코어는 CPU1 일 수도 있다 (제 1 코어는 CPU0 일 수도 있음).
제 2 코어가 휴면상태가 아니라면, 즉, CPU1 이 활성상태이고 태스크들 및 스레드들을 실행하고 있으면, 방법 (600) 은 블록 610 으로 진행할 수도 있다. 블록 610 에서, 제 1 코어 (CPU0) 의 주파수는 제 1 코어의 주파수를 1 증분 스텝 강하하는 주파수와 최적 주파수 (Fopt) 중 최대값으로 설정 또는 이동될 수도 있다. 즉, 코어 제어기는, 최적 주파수 (Fopt) 밑으로 가지 않고도 제 2 코어의 주파수를 1 증분 스텝 감소시킬 수도 있다. 증분 스텝은 100 메가헤르쯔 (100 MHz) 이하일 수도 있다. 또한, 증분 스텝은 50 메가헤르쯔 (50 MHz) 이하일 수도 있다. 블록 610 으로부터, 방법 (600) 은 블록 602 로 리턴할 수도 있고, 방법 (600) 은 설명된 바와 같이 계속할 수도 있다.
판정 608 로 리턴하면, CPU1 이 휴면상태이면, 즉, CPU1 이 파워 오프되면, 방법 (600) 은 판정 612 로 진행할 수도 있다. 판정 612 에서, 제어기는 병렬도가 조건을 충족하는지를 판정할 수도 있다. 구체적으로, 제어기는, 제 2 코어 (CPU1) 의 동작을 보장하기에 충분한 병렬성이 시스템에 존재하는지를 나타내는 미리결정된 임계값보다 병렬도가 큰지를 판정할 수도 있다.
판정 612 에서, 병렬도가 조건을 충족하지 않으면, 방법은 블록 614 로 이동할 수도 있고, 제 1 코어 (CPU0) 의 주파수는 제 1 코어의 주파수를 1 증분 스텝 강하하는 주파수와 최적 주파수 (Fopt) 중 최대값으로 설정 또는 이동될 수도 있다. 즉, 코어 제어기는, 최적 주파수 (Fopt) 밑으로 가지 않고도 제 2 코어의 주파수를 1 증분 스텝 감소시킬 수도 있다. 그 후, 방법 (600) 은 블록 602 로 리턴할 수도 있고, 방법 (600) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
판정 612 로 리턴하여, 병렬도가 조건을 충족하면, 방법은 블록 616 으로 진행할 수도 있고, 제 2 CPU (CPU1) 는 턴온될 수도 있다. 그 후, 블록 618 에서, 제 2 코어 (CPU1) 의 주파수는 최적 주파수 (Fopt) 로 설정될 수도 있다. 또한, 블록 618 에서, 제 1 코어 (CPU0) 의 주파수는 제 1 코어의 현재 주파수 마이너스 최적 주파수 (Fopt) 또는 최적 주파수 (Fopt) 중 최대값으로 설정될 수도 있다. 예를 들어, CPU0 이 1000 메가헤르쯔 (1000 MHz) 에서 동작하고 있고 CPU1 이 600 메가헤르쯔 (600 MHz) 의 최적 주파수에서 파워 온된다면, 1000 MHz 마이너스 600 MHz 는 400 메가헤르쯔 (400 MHz) 와 동일하고 600 MHz (최적 주파수 (Fopt)) 는 400 MHz (감산 연산의 결과) 보다 크기 때문에, CPU0 의 주파수는 600 메가헤르쯔 (600 MHz) 로 변경될 수도 있다.
또다른 예에 있어서, CPU0 이 1400 메가헤르쯔 (1400 MHz) 에서 동작하고 있고 CPU1 이 600 메가헤르쯔 (600 MHz) 의 최적 주파수에서 파워 온된다면, 1400 MHz 마이너스 600 MHz 는 800 메가헤르쯔 (800 MHz) 와 동일하고 800 MHz (감산 연산의 결과) 는 600 MHz (최적 주파수 (Fopt)) 보다 크기 때문에, CPU0 의 주파수는 800 메가헤르쯔 (800 MHz) 로 변경될 수도 있다.
판정 620 으로 이동하면, 제어기는 시스템에서 유지된 병렬성이 존재하는지를 판정할 수도 있다. 즉, 제어기는, 시스템에서의 병렬도가 적어도 미리결정된 시간량 동안 조건을 충족하는지를 판정할 수도 있다. 그 조건은 병렬성의 임계값일 수도 있으며, 시스템에서의 병렬성이 임계값보다 크다면, 그 조건은 충족되는 것으로 고려될 수도 있다. 판정 620 에서, 병렬성이 유지된다면, 방법 (600) 은 블록 602 로 리턴할 수도 있고, 방법 (600) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
판정 620 으로 리턴하여, 병렬성이 유지되지 않으면, 방법 (600) 은 블록 622 로 진행할 수도 있으며, 제 2 코어 (CPU1) 는 턴오프될 수도 있다. 그 후, 방법 (600) 은 블록 602 로 리턴할 수도 있고, 방법 (600) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
이제, 도 7 및 도 8 을 참조하면, 멀티코어 중앙 프로세싱 유닛을 온도에 기초하여 제어하는 방법의 제 3 양태가 도시되고, 일반적으로 700 으로 지정된다. 방법 (700) 은, 멀티코어 중앙 프로세싱 유닛 내의 모든 동작 코어들 상에서 구동 또는 실행하는 동적 클럭 및 전압 스케일링 (DCVS) 알고리즘으로 블록 702 에서 개시할 수도 있다. 블록 704 로 이동하면, 샘플링 지연이 수행될 수도 있다. 특정 양태에 있어서, 샘플링 지연은 100 밀리초 이하일 수도 있다. 다른 양태에 있어서, 샘플링 지연은 50 밀리초 이하일 수도 있다. 샘플링 지연은 시스템에 있어서 너무 빠른 천을 방지하도록 도입될 수도 있다. 또한, 통상적으로, 다른 코어를 웨이크 업시키는데 일부 시간이 걸리며, 샘플링 지연은 그 웨이크 시간보다 더 클 수도 있다.
판정 706 으로 이동하면, 코어 제어기는 다이 온도가 임계 조건과 동일한지를 판정할 수도 있다. 예를 들어, 임계 조건은 임계 온도일 수도 있고, 그 임계 온도 초과에서, 디바이스의 동작은 온도 문제로 인해 브레이크 다운되기 시작할 수도 있다.
판정 706 에서, 다이 온도가 임계 조건과 동일하지 않다면, 방법 (700) 은 블록 702 로 리턴할 수도 있고, 방법 (700) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다. 그렇지 않고 다이 온도가 임계 조건과 동일하다면, 방법 (700) 은 판정 708 로 이동할 수도 있고, 코어 제어기는 제 2 코어가 휴면상태인지를 판정할 수도 있으며, 예를 들어, 제 2 코어는 CPU1 일 수도 있다 (제 1 코어는 CPU0 일 수도 있음). 제 2 코어가 휴면상태가 아니라면, 방법 (700) 은 도 8 의 판정 802 로 진행할 수도 있고, 방법 (700) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
그렇지 않고 CPU1 이 휴면상태라면, 즉, CPU1 이 파워 오프되면, 방법 (700) 은 판정 710 으로 진행할 수도 있다. 판정 710 에서, 제어기는 병렬도가 조건을 충족하는지를 판정할 수도 있다. 구체적으로, 제어기는, 제 2 코어 (CPU1) 의 동작을 보장하기에 충분한 병렬성이 시스템에 존재하는지를 나타내는 미리결정된 임계값보다 병렬도가 큰지를 판정할 수도 있다.
판정 710 에서, 병렬도가 조건을 충족하지 않으면, 방법은 블록 712 로 이동할 수도 있고, 제 1 코어 (CPU0) 의 주파수는 제 1 코어의 주파수를 1 증분 스텝 강하하는 주파수와 최적 주파수 (Fopt) 중 최대값으로 설정 또는 이동될 수도 있다. 즉, 코어 제어기는, 최적 주파수 (Fopt) 밑으로 가지 않고도 제 2 코어의 주파수를 1 증분 스텝 감소시킬 수도 있다. 그 후, 방법 (700) 은 블록 702 로 리턴할 수도 있고, 방법 (700) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
판정 710 으로 리턴하여, 병렬도가 조건을 충족하면, 방법은 블록 714 로 진행할 수도 있고, 제 2 CPU (CPU1) 는 턴온될 수도 있다. 그 후, 블록 716 에서, 제 2 코어 (CPU1) 의 주파수는 최적 주파수 (Fopt) 로 설정될 수도 있다. 또한, 블록 716 에서, 제 1 코어 (CPU0) 의 주파수는 제 1 코어의 현재 주파수 마이너스 최적 주파수 (Fopt) 또는 최적 주파수 (Fopt) 중 최대값으로 설정될 수도 있다.
판정 718 로 이동하면, 제어기는 시스템에서 유지된 병렬성이 존재하는지를 판정할 수도 있다. 즉, 제어기는, 시스템에서의 병렬도가 양 코어들의 계속된 동작을 보장하는 적어도 미리결정된 시간량 동안 조건을 충족하는지를 판정할 수도 있다. 그 조건은 병렬성의 임계값일 수도 있으며, 시스템에서의 병렬성이 임계값보다 크다면, 그 조건은 충족되는 것으로 고려될 수도 있다. 판정 718 에서, 병렬성이 유지된다면, 방법 (700) 은 블록 702 로 리턴할 수도 있고, 방법 (700) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
판정 718 로 리턴하여, 병렬성이 유지되지 않으면, 방법 (700) 은 블록 720 으로 진행할 수도 있으며, 제 2 코어 (CPU1) 는 턴오프될 수도 있다. 그 후, 방법 (700) 은 블록 702 로 리턴할 수도 있고, 방법 (700) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
판정 718 로 리턴하여, 제 2 코어 (CPU1) 가 휴면상태가 아니면, 방법 (700) 은 판정 802 로 이동할 수도 있다. 판정 802 에서, 코어 제어기는 제 N 코어 (CPUN) 가 휴면상태인지를 판정할 수도 있다. 제 N 코어가 휴면상태가 아니면, 방법 (700) 은 블록 804 로 진행할 수도 있다. 블록 804 에서, 제 1 코어 (CPU0) 의 주파수는 제 1 코어의 주파수를 1 증분 스텝 강하하는 주파수와 최적 주파수 (Fopt) 중 최대값으로 설정 또는 이동될 수도 있다. 즉, 코어 제어기는, 최적 주파수 (Fopt) 밑으로 가지 않고도 제 2 코어의 주파수를 1 증분 스텝 감소시킬 수도 있다. 또한, 제 2 코어 (CPU1) 의 주파수는 제 1 코어의 주파수를 1 증분 스텝 강하하는 주파수와 최적 주파수 (Fopt) 중 최대값으로 설정 또는 이동될 수도 있다. 또한, 제 N 코어 (CPUN) 의 주파수는 제 1 코어의 주파수를 1 증분 스텝 강하하는 주파수와 최적 주파수 (Fopt) 중 최대값으로 설정 또는 이동될 수도 있다. 블록 804 로부터, 방법 (700) 은 도 7 의 블록 702 로 리턴할 수도 있고, 방법 (700) 은 설명된 바와 같이 계속할 수도 있다.
판정 802 로 리턴하여, CPUN 이 휴면상태라면, 방법 (700) 은 판정 806 으로 진행할 수도 있다. 판정 806 에서, 제어기는 병렬도가 조건을 충족하는지를 판정할 수도 있다. 구체적으로, 제어기는, 제 N 코어 (CPUN) 의 동작을 보장하기에 충분한 병렬성이 시스템에 존재하는지를 나타내는 미리결정된 임계값보다 병렬도가 큰지를 판정할 수도 있다.
판정 806 에서, 병렬도가 조건을 충족하지 않으면, 방법은 블록 808 로 이동할 수도 있고, 제 1 코어 (CPU0) 의 주파수는 제 1 코어의 주파수를 1 증분 스텝 강하하는 주파수와 최적 주파수 (Fopt) 중 최대값으로 설정 또는 이동될 수도 있다. 즉, 코어 제어기는, 최적 주파수 (Fopt) 밑으로 가지 않고도 제 2 코어의 주파수를 1 증분 스텝 감소시킬 수도 있다. 또한, 블록 808 에서, 제 2 코어 (CPU1) 의 주파수는 제 1 코어의 주파수를 1 증분 스텝 강하하는 주파수와 최적 주파수 (Fopt) 중 최대값으로 설정 또는 이동될 수도 있다. 그 후, 방법 (700) 은 도 7 의 블록 702 로 리턴할 수도 있고, 방법 (700) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
판정 806 으로 리턴하여, 병렬도가 조건을 충족하면, 방법은 블록 810 으로 진행할 수도 있고, 제 N CPU (CPUN) 는 턴온될 수도 있다. 그 후, 블록 812 에서, 제 N 코어 (CPUN) 의 주파수는 최적 주파수 (Fopt) 로 설정될 수도 있다. 또한, 블록 812 에서, 제 1 코어 (CPU0) 및 제 2 코어 (CPU1) 의 주파수는 제 1 코어의 현재 주파수 마이너스 최적 주파수 (Fopt) 또는 최적 주파수 (Fopt) 중 최대값으로 설정될 수도 있다.
판정 814 로 이동하면, 제어기는 시스템에서 유지된 병렬성이 존재하는지를 판정할 수도 있다. 즉, 제어기는, 시스템에서의 병렬도가 N개 코어들의 동작을 보장하기 위한 적어도 미리결정된 시간량 동안 조건을 충족하는지를 판정할 수도 있다. 그 조건은 병렬성의 임계값일 수도 있으며, 시스템에서의 병렬성이 임계값보다 크다면, 그 조건은 충족되는 것으로 고려될 수도 있다. 판정 814 에서, 병렬성이 유지된다면, 방법 (700) 은 도 7의 블록 702 로 리턴할 수도 있고, 방법 (700) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
판정 814 로 리턴하여, 병렬성이 유지되지 않으면, 방법 (700) 은 블록 816 로 진행할 수도 있으며, 하나 이상의 코어들은 턴오프될 수도 있다. 그 후, 방법 (700) 은 도 7 의 블록 702 로 리턴할 수도 있고, 방법 (700) 은 본 명세서에서 설명된 바와 같이 계속할 수도 있다.
본 명세서에서 설명된 방법 단계들은 설명된 바와 같은 순서로 반드시 수행될 필요는 없음을 이해해야 한다. 또한, "이후", "그 후", "다음" 등과 같은 단어들은 단계들의 순서를 한정하도록 의도되지 않는다. 이들 단어들은 방법 단계들의 설명을 통해 독자들을 가이드하기 위해 단순히 사용된다. 더욱이, 본 명세서에서 설명된 방법들은 휴대용 컴퓨팅 디바이스 (PCD) 상에서 실행가능한 것으로서 설명된다. PCD 는 모바일 전화 디바이스, 휴대용 디지털 보조기 디바이스, 스마트북 컴퓨팅 디바이스, 네트북 컴퓨팅 디바이스, 랩탑 컴퓨팅 디바이스, 데스크탑 컴퓨팅 디바이스, 또는 이들의 조합일 수도 있다.
특정 양태에 있어서, 시스템에서의 동적 전력은 V^2f 에 비례함이 인식될 수도 있으며, 여기서, f 는 클럭 주파수이고 V 는 전압을 나타낸다. 전압은 또한 주파수와 포지티브하게 상관된다. 즉, CPU 가 소정의 클럭 주파수에서 구동하기 위한 최소 전압이 존재한다. 이에 따라, 다이에서 발생된 열은 대략 f^3 에 비례한다. 특정 양태들에 있어서, 특정 디바이스가 조립될 경우, 그 디바이스는 CPU 가 그 최고 주파수에서 또는 그 근방에서 구동할 때 발생된 열을 충분히 소산시킬 수 없을 수도 있다는 것이 가능할 수도 있다.
본 명세서에서 개시된 시스템 및 방법은 시스템에서의 병렬성을 활용하고 다중 코어들에 걸쳐 워크로드를 확산함으로써 디바이스의 오버히팅을 방지하는 방법을 제공하고, 이에 의해, 각각의 코어를 매우 낮은 주파수에서 구동하게 한다. 클럭 주파수에 대한 열 발생에 있어서의 큐빅 비선형성 때문에, 2개의 코어들을 낮은 주파수들에서 구동하는 것은 사용자 경험을 희생시키지 않고도 단일 코어 상에서 구동할 때에 비해 훨씬 적은 열을 발생시킬 것이다.
특정 양태에 있어서, 워크로드에 있어서의 병렬도는 오퍼레이팅 시스템 상태를 모니터링함으로써 태스크/스레드 레벨에서 동적으로 추론될 수도 있다. 예를 들어, 모니터링될 수도 있는 일 오퍼레이팅 시스템 상태는 모든 OS 스케줄러 레디-투-런 큐들의 길이이다. 스케줄러 레디-투-런 큐는, CPU들에 대한 스케줄링을 위해 이용가능한 스레드들의 현재 태스크들의 리스트이다.
병렬성 모니터를 이용하여, 시스템은, 임의의 시점에서 충분한 병렬성이 시스템에 존재하는지 여부 및 그 병렬성이 시간 주기에 걸쳐 유지되는지 여부를 판정 가능할 수도 있다. 이들 양자는 본 명세서에서 설명된 로드 밸런싱 알고리즘에서 이용될 수도 있다.
본 명세서에 개시된 로드 밸런싱 알고리즘은 그 입력들 중 하나로서 측정된 다이 온도를 주기적으로 취할 수도 있다. 또한, 로드 밸런싱 알고리즘은 다이 온도를 임계 온도 (THS) 와 비교할 수도 있으며, 이 임계 온도 (THS) 는 핸드셋의 적절한 동작을 위해 여전히 안전한 것으로 고려된 최고 온도이다. 특정 실시형태에 있어서, THS 는 실험을 통해 구해질 수도 있다.
특정 양태에 있어서, 각각의 코어에 대해, 가장 전력 효율적인 전압 및 주파수 포인트 (Fopt) 가 존재한다. Fopt 는 최소 동작 전압이 유지될 수 있는 최고 주파수 레벨 근방일 수도 있다. 동질의 듀얼 CPU 코어 기반 시스템에 있어서, Fopt 에서 구동하는 양 코어들은 온도를 THS 초과로 취하기에 충분한 열을 발생하지 못할 수도 있다. 동작 동안, CPU 동작 주파수들은 증분적으로 변경될 수도 있으며, 종종, 통상 50-100 MHz 의 스텝들에 있어서의 소수의 이산 값들이다.
임의의 시점에서 시작하여, 온도 센서가 온도 임계값 THS 를 계속 교차한다면, 제어기는 하나의 코어 또는 양 코어들이 구동하고 있는지를 체크할 수도 있다. 오직 하나의 코어만이 구동하고 있다면, 제어기는 시스템에 충분한 병렬성이 존재하는지를 체크한다. 충분한 병렬성이 존재한다면, 제어기는 제 2 코어를 Fopt 에 이르게 하면서 제 1 코어의 주파수를 동일 양만큼 감소시킬 수도 있고 그렇게 하지 않으면 주파수를 Fopt 아래로 이르게 할 것이다. 제 1 코어의 주파수를 감소시키는 것이 주파수를 Fopt 아래로 이르게 할 것이라면, 제어기는 제 1 코어를 Fopt 에 남겨둔다. 또한, Fopt 에서 구동하는 양 코어들을 구동시키는 것은 온도를 THS 초과로 증가시키지는 않을 수도 있음이 인식될 수도 있다. 2개 코어들 간의 워크를 확산시키는 것은, MIPS 의 손실없이 그리고 사용자 경험을 훼손시키지 않고도 시스템을 쿨 다운시킬 수도 있다.
하나 이상의 예시적인 양태들에 있어서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수 있다. 소프트웨어에서 구현된다면, 그 기능들은 머신 판독가능 매체와 같은 컴퓨터 프로그램 제품, 즉, 컴퓨터 판독가능 매체 상으로 하나 이상의 명령들 또는 코드로서 저장 또는 전송될 수도 있다. 컴퓨터 판독가능 매체는, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체 양자를 포함한다. 저장 매체는, 컴퓨터에 의해 액세스될 수도 있는 임의의 가용 매체일 수도 있다. 한정이 아닌 예로서, 그러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바이스들, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 반송 또는 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수도 있다. 또한, 임의의 접속체가 컴퓨터 판독가능 매체로 적절히 명명된다. 예를 들어, 동축 케이블, 광섬유 케이블, 꼬임쌍선, 디지털 가입자 라인 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 소프트웨어가 송신된다면, 동축 케이블, 광섬유 케이블, 꼬임쌍선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 본 명세서에서 사용되는 바와 같은 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루레이 디스크를 포함하며, 여기서, 디스크 (disk) 는 통상적으로 데이터를 자기적으로 재생하지만 디스크 (disc) 는 데이터를 레이저로 광학적으로 재생한다. 상기의 조합들이 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
선택된 양태들이 상세히 예시 및 설명되었지만, 다양한 치환들 및 변경들이 다음의 청구항들에 의해 정의된 바와 같은 본 발명의 사상 및 범위로부터 일탈함없이 그 양태들 내에서 실시될 수도 있음이 이해될 것이다.

Claims (40)

  1. 멀티코어 중앙 프로세싱 유닛 (CPU) 내에서 전력을 제어하는 방법으로서,
    다이 온도를 모니터링하는 단계;
    복수의 오퍼레이팅 시스템 스케줄러 레디-투-런 큐들의 길이에 기초하여 상기 CPU 의 워크로드 내에 있어서 병렬도 (degree of parallelism) 를 결정하는 단계;
    상기 병렬도가 임계값보다 큰지를 판정하는 단계; 및
    상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 다이 온도에 기초하여 상기 CPU 의 제 2 코어에 전력을 공급하는 단계를 포함하는, 전력 제어 방법.
  2. 제 1 항에 있어서,
    상기 다이 온도가 임계 조건 이상인지를 판정하는 단계를 더 포함하고,
    상기 다이 온도에 기초하여 상기 CPU 의 상기 제 2 코어에 전력을 공급하는 단계는, 상기 다이 온도가 상기 임계 조건 이상임이 판정되는 경우에 상기 제 2 코어에 전력을 공급하는 단계를 포함하는, 전력 제어 방법.
  3. 제 2 항에 있어서,
    상기 CPU 의 상기 제 2 코어가 활성상태 또는 비활성상태인지를 판정하는 단계를 더 포함하고,
    상기 병렬도가 상기 임계값보다 큰지를 판정하는 단계는, 상기 CPU 의 상기 제 2 코어가 비활성상태임이 판정되는 경우에 수행되는, 전력 제어 방법.
  4. 제 3 항에 있어서,
    상기 CPU 의 상기 제 2 코어가 활성상태임이 판정되는 경우에 최적 주파수 아래로 가지 않고도 상기 CPU 의 제 1 코어의 주파수를 1 증분 스텝으로 감소시키는 단계를 더 포함하는, 전력 제어 방법.
  5. 제 4 항에 있어서,
    상기 CPU 의 상기 제 2 코어가 활성상태임이 판정되는 경우에 최적 주파수 아래로 가지 않고도 상기 CPU 의 상기 제 2 코어의 주파수를 1 증분 스텝으로 감소시키는 단계를 더 포함하는, 전력 제어 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 다이 온도에 기초하여 상기 CPU 의 제 2 코어에 전력을 공급하는 단계는,
    상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 CPU 의 상기 제 2 코어를 최적 주파수로 전력을 공급하는 단계를 포함하는, 전력 제어 방법.
  8. 제 7 항에 있어서,
    제 1 코어의 주파수를, 현재 동작 주파수 마이너스(-) 최적 주파수와 상기 최적 주파수 중 최대인 값으로 감소시키는 단계를 더 포함하는, 전력 제어 방법.
  9. 제 8 항에 있어서,
    상기 병렬도가 시간 주기에 걸쳐 유지되는지를 판정하는 단계를 더 포함하는, 전력 제어 방법.
  10. 제 9 항에 있어서,
    상기 병렬도가 시간 주기에 걸쳐 유지되지 않는 것이 판정되는 경우에 상기 CPU 의 상기 제 2 코어를 파워 오프하는 단계를 더 포함하는, 전력 제어 방법.
  11. 다이 온도를 모니터링하는 수단;
    복수의 오퍼레이팅 시스템 스케줄러 레디-투-런 큐들의 길이에 기초하여 중앙 프로세싱 유닛 (CPU) 의 워크로드 내에 있어서 병렬도를 결정하는 수단;
    상기 병렬도가 임계값보다 큰지를 판정하는 수단; 및
    상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 다이 온도에 기초하여 상기 CPU 의 제 2 코어에 전력을 공급하는 수단을 포함하는, 무선 디바이스.
  12. 제 11 항에 있어서,
    상기 다이 온도가 임계 조건 이상인지를 판정하는 수단을 더 포함하고,
    상기 다이 온도에 기초하여 상기 CPU 의 상기 제 2 코어에 전력을 공급하는 수단은, 상기 다이 온도가 상기 임계 조건 이상임이 판정되는 경우에 상기 제 2 코어에 전력을 공급하는 수단을 포함하는, 무선 디바이스.
  13. 제 12 항에 있어서,
    상기 CPU 의 상기 제 2 코어가 활성상태인지를 판정하는 수단을 더 포함하고,
    상기 병렬도가 상기 임계값보다 큰지를 판정하는 수단은, 상기 제 2 코어가 비활성상태임이 판정되는 경우에 상기 병렬도가 상기 임계값보다 큰지를 판정하는 수단을 포함하는, 무선 디바이스.
  14. 제 13 항에 있어서,
    상기 CPU 의 상기 제 2 코어가 활성상태임이 판정되는 경우에 최적 주파수 아래로 가지 않고도 상기 CPU 의 제 1 코어의 주파수를 1 증분 스텝으로 감소시키는 수단을 더 포함하는, 무선 디바이스.
  15. 제 14 항에 있어서,
    상기 CPU 의 상기 제 2 코어가 활성상태임이 판정되는 경우에 최적 주파수 아래로 가지 않고도 상기 CPU 의 상기 제 2 코어의 주파수를 1 증분 스텝으로 감소시키는 수단을 더 포함하는, 무선 디바이스.
  16. 삭제
  17. 제 11 항에 있어서,
    상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 다이 온도에 기초하여 상기 CPU 의 제 2 코어에 전력을 공급하는 수단은,
    상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 CPU 의 상기 제 2 코어를 최적 주파수로 전력을 공급하는 수단을 포함하는, 무선 디바이스.
  18. 제 17 항에 있어서,
    제 1 코어의 주파수를, 현재 동작 주파수 마이너스(-) 최적 주파수와 상기 최적 주파수 중 최대인 값으로 감소시키는 수단을 더 포함하는, 무선 디바이스.
  19. 제 18 항에 있어서,
    상기 병렬도가 시간 주기에 걸쳐 유지되는지를 판정하는 수단을 더 포함하는, 무선 디바이스.
  20. 제 19 항에 있어서,
    상기 병렬도가 시간 주기에 걸쳐 유지되지 않는 것이 판정되는 경우에 상기 CPU 의 상기 제 2 코어를 파워 오프하는 수단을 더 포함하는, 무선 디바이스.
  21. 프로세서를 포함하고,
    상기 프로세서는,
    다이 온도를 모니터링하고;
    복수의 오퍼레이팅 시스템 스케줄러 레디-투-런 큐들의 길이에 기초하여 무선 디바이스의 멀티코어 중앙 프로세싱 유닛 (CPU) 의 워크로드 내에 있어서 병렬도를 결정하고;
    상기 병렬도가 임계값보다 큰지를 판정하며; 그리고
    상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 다이 온도에 기초하여 상기 CPU 의 제 2 코어에 전력을 공급하도록 구성가능한, 무선 디바이스.
  22. 제 21 항에 있어서,
    상기 프로세서는 또한,
    상기 다이 온도가 임계 조건 이상인지를 판정하도록 동작가능하고,
    상기 프로세서는, 상기 다이 온도에 기초하여 상기 CPU 의 상기 제 2 코어에 전력을 공급하는 것이 상기 다이 온도가 상기 임계 조건 이상일 경우에 상기 CPU 의 상기 제 2 코어에 전력을 공급하는 것을 포함하도록 동작들을 수행하도록 구성되는, 무선 디바이스.
  23. 제 22 항에 있어서,
    상기 프로세서는 또한,
    상기 CPU 의 상기 제 2 코어가 활성상태인지를 판정하도록 동작가능하고,
    상기 프로세서는, 상기 병렬도가 상기 임계값보다 큰지를 판정하는 것이 상기 CPU 의 상기 제 2 코어가 비활성임이 판정되는 경우에 수행되도록 동작들을 수행하도록 구성되는, 무선 디바이스.
  24. 제 23 항에 있어서,
    상기 프로세서는 또한,
    상기 CPU 의 상기 제 2 코어가 활성상태임이 판정되는 경우에 최적 주파수 아래로 가지 않고도 상기 CPU 의 제 1 코어의 주파수를 1 증분 스텝으로 감소시키도록 동작가능한, 무선 디바이스.
  25. 제 24 항에 있어서,
    상기 프로세서는 또한,
    상기 CPU 의 상기 제 2 코어가 활성상태임이 판정되는 경우에 최적 주파수 아래로 가지 않고도 상기 CPU 의 상기 제 2 코어의 주파수를 1 증분 스텝으로 감소시키도록 동작가능한, 무선 디바이스.
  26. 삭제
  27. 제 21 항에 있어서,
    상기 프로세서는, 상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 다이 온도에 기초하여 상기 CPU 의 상기 제 2 코어에 전력을 공급하는 것이 상기 병렬도가 임계값보다 큰 것이 판정되는 경우에 상기 CPU 의 상기 제 2 코어를 최적 주파수로 전력을 공급하는 것을 포함하도록 동작들을 수행하도록 구성되는, 무선 디바이스.
  28. 제 27 항에 있어서,
    상기 프로세서는 또한,
    제 1 코어의 주파수를, 현재 동작 주파수 마이너스(-) 최적 주파수와 상기 최적 주파수 중 최대인 값으로 감소시키도록 동작가능한, 무선 디바이스.
  29. 제 28 항에 있어서,
    상기 프로세서는 또한,
    상기 병렬도가 시간 주기에 걸쳐 유지되는지를 판정하도록 동작가능한, 무선 디바이스.
  30. 제 29 항에 있어서,
    상기 프로세서는 또한,
    상기 병렬도가 시간주기에 걸쳐 유지되지 않는 것이 판정되는 경우에 상기 CPU 의 상기 제 2 코어를 파워 오프하도록 동작가능한, 무선 디바이스.
  31. 프로세서로 하여금 동작들을 수행하도록 구성되는 프로세서 실행가능한 명령들이 저장된 컴퓨터-판독가능 저장매체로서, 상기 동작들은,
    다이 온도를 모니터링하고;
    복수의 오퍼레이팅 시스템 스케줄러 레디-투-런 큐들의 길이에 기초하여 멀티코어 중앙 프로세싱 유닛 (CPU) 의 워크로드 내에 있어서 병렬도를 결정하고;
    상기 병렬도가 임계값보다 큰지를 판정하고; 그리고
    상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 다이 온도에 기초하여 상기 CPU 의 제 2 코어에 전력을 공급하는 것을 포함하는, 컴퓨터-판독가능 저장매체.
  32. 제 31 항에 있어서,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금, 상기 다이 온도가 임계 조건 이상인지를 판정하는 것을 더 포함하는 동작들을 수행하도록 구성되고,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금, 다이 온도에 기초하여 상기 CPU 의 상기 제 2 코어에 전력을 공급하는 것이 상기 다이 온도가 상기 임계 조건 이상인 경우에 상기 제 2 코어에 전력을 공급하는 것을 포함하도록 동작들을 수행하도록 구성되는, 컴퓨터-판독가능 저장매체.
  33. 제 32 항에 있어서,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금, 상기 CPU 의 상기 제 2 코어가 활성상태인지를 판정하는 것을 더 포함하는 동작들을 수행하도록 구성되고,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금, 상기 병렬도가 임계값보다 큰지를 판정하는 것이 상기 CPU 의 상기 제 2 코어가 비활성상태임이 판정되는 경우에 수행되도록 동작들을 수행하도록 구성되는, 컴퓨터-판독가능 저장매체.
  34. 제 33 항에 있어서,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금,
    상기 CPU 의 제 2 코어가 활성상태임이 판정되는 경우에 최적 주파수 아래로 가지 않고도 상기 CPU 의 제 1 코어의 주파수를 1 증분 스텝으로 감소시키는 것을 더 포함하는 동작들을 수행하도록 구성되는, 컴퓨터-판독가능 저장매체.
  35. 제 34 항에 있어서,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금,
    상기 CPU 의 상기 제 2 코어가 활성상태임이 판정되는 경우에 최적 주파수 아래로 가지 않고도 상기 CPU 의 상기 제 2 코어의 주파수를 1 증분 스텝으로 감소시키는 것을 더 포함하는 동작들을 수행하도록 구성되는, 컴퓨터-판독가능 저장매체.
  36. 삭제
  37. 제 31 항에 있어서,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금,
    상기 병렬도가 임계값보다 큰 것이 결정되는 경우에 상기 다이 온도에 기초하여 상기 CPU 의 상기 제 2 코어에 전력을 공급하는 것이 상기 병렬도가 상기 임계값보다 큰 것이 판정되는 경우에 상기 CPU 의 상기 제 2 코어를 최적 주파수로 전력을 공급하는 것을 포함하도록 동작들을 수행하도록 구성되는, 컴퓨터-판독가능 저장매체.
  38. 제 37 항에 있어서,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금,
    제 1 코어의 주파수를, 현재 동작 주파수 마이너스(-) 최적 주파수와 상기 최적 주파수 중 최대인 값으로 감소시키는 것을 더 포함하는 동작들을 수행하도록 구성되는, 컴퓨터-판독가능 저장매체.
  39. 제 38 항에 있어서,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금,
    상기 병렬도가 시간 주기에 걸쳐 유지되는지를 판정하는 것을 더 포함하는 동작들을 수행하도록 구성되는, 컴퓨터-판독가능 저장매체.
  40. 제 39 항에 있어서,
    상기 저장된 프로세서 실행가능한 명령들은 상기 프로세서로 하여금,
    상기 병렬도가 시간 주기에 걸쳐 유지되지 않는 것이 판정되는 경우에 상기 CPU 의 상기 제 2 코어를 파워 오프하는 것을 더 포함하는 동작들을 수행하도록 구성되는, 컴퓨터-판독가능 저장매체.
KR1020127018456A 2009-12-16 2010-12-08 멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법 KR101409141B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US28701109P 2009-12-16 2009-12-16
US61/287,011 2009-12-16
US12/944,564 US8775830B2 (en) 2009-12-16 2010-11-11 System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US12/944,564 2010-11-11
PCT/US2010/059560 WO2011084335A1 (en) 2009-12-16 2010-12-08 System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature

Publications (2)

Publication Number Publication Date
KR20120101712A KR20120101712A (ko) 2012-09-14
KR101409141B1 true KR101409141B1 (ko) 2014-06-17

Family

ID=44144248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127018456A KR101409141B1 (ko) 2009-12-16 2010-12-08 멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법

Country Status (7)

Country Link
US (2) US8775830B2 (ko)
EP (1) EP2513741A1 (ko)
JP (1) JP5643336B2 (ko)
KR (1) KR101409141B1 (ko)
CN (1) CN102652296B (ko)
BR (1) BR112012014306B1 (ko)
WO (1) WO2011084335A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8650426B2 (en) * 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9128705B2 (en) * 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8909962B2 (en) * 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US9563250B2 (en) 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US20110145559A1 (en) * 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US9086883B2 (en) 2011-06-10 2015-07-21 Qualcomm Incorporated System and apparatus for consolidated dynamic frequency/voltage control
US20130060555A1 (en) * 2011-06-10 2013-03-07 Qualcomm Incorporated System and Apparatus Modeling Processor Workloads Using Virtual Pulse Chains
US8595525B2 (en) * 2011-09-22 2013-11-26 Qualcomm Incorporated On-chip thermal management techniques using inter-processor time dependent power density data for indentification of thermal aggressors
CN103282845B (zh) * 2011-12-27 2016-04-06 三菱电机株式会社 电源装置
KR101930752B1 (ko) * 2012-02-24 2018-12-19 삼성전자 주식회사 멀티 코어를 포함하는 전자 기기의 전력 제어 방법 및 장치
US8995218B2 (en) 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8972759B2 (en) 2012-06-29 2015-03-03 Qualcomm Incorporated Adaptive thermal management in a portable computing device including monitoring a temperature signal and holding a performance level during a penalty period
KR20140044596A (ko) * 2012-10-05 2014-04-15 삼성전자주식회사 멀티 코어 프로세서를 구비한 컴퓨팅 시스템 및 그것의 로드 밸런싱 방법
US9946319B2 (en) * 2012-11-20 2018-04-17 Advanced Micro Devices, Inc. Setting power-state limits based on performance coupling and thermal coupling between entities in a computing device
US9430014B2 (en) * 2013-07-18 2016-08-30 Qualcomm Incorporated System and method for idle state optimization in a multi-processor system on a chip
US9292293B2 (en) * 2013-08-08 2016-03-22 Qualcomm Incorporated Intelligent multicore control for optimal performance per watt
US9671844B2 (en) 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip
US9342135B2 (en) * 2013-10-11 2016-05-17 Qualcomm Incorporated Accelerated thermal mitigation for multi-core processors
US9411403B2 (en) 2013-11-19 2016-08-09 Qualcomm Incorporated System and method for dynamic DCVS adjustment and workload scheduling in a system on a chip
KR102208620B1 (ko) * 2014-03-12 2021-01-28 삼성전자 주식회사 휴대형 전자장치의 절전 방법 및 그에 관한 장치
US9582012B2 (en) 2014-04-08 2017-02-28 Qualcomm Incorporated Energy efficiency aware thermal management in a multi-processor system on a chip
KR102169692B1 (ko) 2014-07-08 2020-10-26 삼성전자주식회사 멀티-코어 프로세서를 포함하는 시스템 온 칩 및 그것의 동적 전력 관리 방법
US10198063B1 (en) * 2014-11-06 2019-02-05 Avago Technologies International Sales Pte. Limited Average power saving modes and power architecture for read channel product
US9880953B2 (en) * 2015-01-05 2018-01-30 Tuxera Corporation Systems and methods for network I/O based interrupt steering
US10698459B2 (en) * 2015-02-17 2020-06-30 Apple Inc. Electronic devices and method of controlling an electronic device
CN106325325A (zh) * 2015-06-15 2017-01-11 联想(北京)有限公司 电子设备及控制方法
CN105204602B (zh) * 2015-09-02 2018-06-22 上海兆芯集成电路有限公司 电源控制装置
US9971393B2 (en) * 2015-12-16 2018-05-15 International Business Machines Corporation Dynamic workload frequency optimization
US11399720B2 (en) 2016-04-05 2022-08-02 Qulacomm Incorporated Circuits and methods providing temperature mitigation for computing devices
CN106155866A (zh) * 2016-08-01 2016-11-23 浪潮电子信息产业股份有限公司 一种监控cpu核心频率的方法及装置
CN106293914B (zh) * 2016-08-01 2019-08-09 深圳市金立通信设备有限公司 一种任务调度的方法及终端
JP2018082405A (ja) * 2016-11-18 2018-05-24 シャープ株式会社 プロセッサ切替装置、監視カメラ、プロセッサ切替方法、制御プログラム、および記録媒体
CN106708241A (zh) * 2016-11-24 2017-05-24 捷开通讯(深圳)有限公司 移动终端及提高其在低功耗模式下的性能的方法
JP6872440B2 (ja) * 2017-06-30 2021-05-19 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の制御方法
KR102665291B1 (ko) * 2019-05-08 2024-05-13 삼성전자 주식회사 전자 장치 및 전자 장치의 제어 방법
CN111988467B (zh) * 2020-08-17 2021-09-14 深圳小辣椒科技有限责任公司 一种自定义控制手机温度的方法、装置、系统及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128937A (ja) * 2003-10-27 2005-05-19 Matsushita Electric Ind Co Ltd プロセッサシステム、命令列最適化装置、および命令列最適化プログラム
US20070033425A1 (en) 2005-08-02 2007-02-08 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
KR20070049226A (ko) * 2004-09-28 2007-05-10 인텔 코오퍼레이션 가용 병렬 기능의 양에 따라 명령어 당 에너지를변화시키는 방법 및 장치
US20090187775A1 (en) 2008-01-18 2009-07-23 Tomoyuki Ishikawa Server system, reducing method of power consumption of server system, and a computer readable medium thereof

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593651A (ja) 1982-06-30 1984-01-10 Fujitsu Ltd フア−ムウエアによる性能測定システム
JPH0351902A (ja) 1989-07-20 1991-03-06 Tokyo Electric Co Ltd データ処理装置
US5644769A (en) 1993-06-14 1997-07-01 Matsushita Electric Industrial Co., Ltd. System for optimizing program by virtually executing the instruction prior to actual execution of the program to invalidate unnecessary instructions
JPH086681A (ja) 1994-04-18 1996-01-12 Hitachi Ltd 省電力制御システム
JP2770760B2 (ja) 1995-01-04 1998-07-02 日本電気株式会社 電力分散マルチプロセッサ
JPH10268963A (ja) 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JPH11184554A (ja) 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
US6230183B1 (en) 1998-03-11 2001-05-08 International Business Machines Corporation Method and apparatus for controlling the number of servers in a multisystem cluster
KR100613201B1 (ko) 2000-08-28 2006-08-18 마이크로코넥트 엘엘씨 씨피유 사용량 측정 방법
TW521177B (en) 2000-08-31 2003-02-21 Primarion Inc Apparatus and system for providing transient suppression power regulation
KR100487543B1 (ko) 2000-09-01 2005-05-03 엘지전자 주식회사 시피유 스케쥴링 방법
US6718474B1 (en) 2000-09-21 2004-04-06 Stratus Technologies Bermuda Ltd. Methods and apparatus for clock management based on environmental conditions
JP2002099433A (ja) 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US7596709B2 (en) 2000-12-30 2009-09-29 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7017060B2 (en) 2001-03-19 2006-03-21 Intel Corporation Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
US6901522B2 (en) 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7318164B2 (en) 2001-12-13 2008-01-08 International Business Machines Corporation Conserving energy in a data processing system by selectively powering down processors
US6978389B2 (en) 2001-12-20 2005-12-20 Texas Instruments Incorporated Variable clocking in an embedded symmetric multiprocessor system
JP2003271401A (ja) 2002-03-18 2003-09-26 Fujitsu Ltd 負荷監視機能を有するマイクロプロセッサ
US7634668B2 (en) 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US7194385B2 (en) 2002-11-12 2007-03-20 Arm Limited Performance level setting of a data processing system
US7240223B2 (en) 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system
GB2403823B (en) 2003-07-08 2005-09-21 Toshiba Res Europ Ltd Controller for processing apparatus
US7134031B2 (en) 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
US7107187B1 (en) 2003-11-12 2006-09-12 Sprint Communications Company L.P. Method for modeling system performance
US7133806B2 (en) 2004-05-13 2006-11-07 Ittiam Systems (P) Ltd Method and apparatus for measurement of processor-utilization
US7219245B1 (en) 2004-06-03 2007-05-15 Advanced Micro Devices, Inc. Adaptive CPU clock management
US7401240B2 (en) 2004-06-03 2008-07-15 International Business Machines Corporation Method for dynamically managing power in microprocessor chips according to present processing demands
KR100716730B1 (ko) 2004-06-11 2007-05-14 삼성전자주식회사 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치
JP3805344B2 (ja) 2004-06-22 2006-08-02 株式会社ソニー・コンピュータエンタテインメント プロセッサ、情報処理装置およびプロセッサの制御方法
US7739527B2 (en) 2004-08-11 2010-06-15 Intel Corporation System and method to enable processor management policy in a multi-processor environment
US7761874B2 (en) 2004-08-13 2010-07-20 Intel Corporation Managing processing system power and performance based on utilization trends
US7711966B2 (en) 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
US7543161B2 (en) 2004-09-30 2009-06-02 International Business Machines Corporation Method and apparatus for tracking variable speed microprocessor performance caused by power management in a logically partitioned data processing system
US7370189B2 (en) 2004-09-30 2008-05-06 Intel Corporation Method and apparatus for establishing safe processor operating points in connection with a secure boot
US7346787B2 (en) 2004-12-07 2008-03-18 Intel Corporation System and method for adaptive power management
US7814485B2 (en) 2004-12-07 2010-10-12 Intel Corporation System and method for adaptive power management based on processor utilization and cache misses
DE102004059996B4 (de) 2004-12-13 2006-10-05 Infineon Technologies Ag Verfahren und Vorrichtung zum Einstellen der Taktfrequenz eines Prozessors
US7228446B2 (en) 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US7369967B1 (en) 2004-12-27 2008-05-06 Sprint Communications Company L.P. System and method for monitoring and modeling system performance
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US7467291B1 (en) 2005-02-28 2008-12-16 Sun Microsystems, Inc. System and method for calibrating headroom margin
JP4082706B2 (ja) 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
ATE535856T1 (de) 2005-07-14 2011-12-15 Nxp Bv Verwendung von vorgeschichtlichen lastprofilen zur dynamischen justierung der betriebsfrequenz und verfügbaren leistung für einen prozessorkern eines in der hand gehaltenen multimedia-geräts
US7548859B2 (en) 2005-08-03 2009-06-16 Motorola, Inc. Method and system for assisting users in interacting with multi-modal dialog systems
US7904912B2 (en) 2005-08-30 2011-03-08 International Business Machines Corporation Adaptive processor utilization reporting handling different processor frequencies
US7689838B2 (en) 2005-12-22 2010-03-30 Intel Corporation Method and apparatus for providing for detecting processor state transitions
US7233188B1 (en) 2005-12-22 2007-06-19 Sony Computer Entertainment Inc. Methods and apparatus for reducing power consumption in a processor using clock signal control
US7263457B2 (en) 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7650527B2 (en) 2006-02-07 2010-01-19 Broadcom Corporation MIPS recovery technique
US7574613B2 (en) 2006-03-14 2009-08-11 Microsoft Corporation Scaling idle detection metric for power management on computing device
US20070260898A1 (en) 2006-05-03 2007-11-08 Edward Burton Voltage regulator with suspend mode
US20080005591A1 (en) 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7584369B2 (en) 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
JP4808108B2 (ja) 2006-08-29 2011-11-02 パナソニック株式会社 プロセッサシステム
WO2008047179A1 (en) 2006-10-20 2008-04-24 Freescale Semiconductor, Inc. Device having redundant core and a method for providing core redundancy
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
JP2008129846A (ja) 2006-11-21 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> データ処理装置、データ処理方法およびプログラム
GB2445167A (en) 2006-12-29 2008-07-02 Advanced Risc Mach Ltd Managing performance of a processor
US7793125B2 (en) 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
CN101241390B (zh) 2007-02-07 2011-04-13 华硕电脑股份有限公司 多核心处理器的效能调整方法
US7783906B2 (en) 2007-02-15 2010-08-24 International Business Machines Corporation Maximum power usage setting for computing device
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US7849349B2 (en) 2007-03-28 2010-12-07 Qimonda Ag Reduced-delay clocked logic
JP4739271B2 (ja) 2007-04-19 2011-08-03 株式会社富士通アドバンストエンジニアリング 電源制御装置、仮想サーバ管理システム、電源制御方法および電源制御プログラム
US7865751B2 (en) 2007-06-18 2011-01-04 Intel Corporation Microarchitecture controller for thin-film thermoelectric cooling
US7902800B2 (en) 2007-07-13 2011-03-08 Chil Semiconductor Corporation Adaptive power supply and related circuitry
JP4834625B2 (ja) 2007-07-31 2011-12-14 株式会社東芝 電源管理装置及び電源管理方法
US8356306B2 (en) 2007-07-31 2013-01-15 Hewlett-Packard Development Company, L.P. Workload management controller using dynamic statistical control
US20090049314A1 (en) 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
CN101414268A (zh) 2007-10-15 2009-04-22 南京大学 一种在ARM MPCore处理器上管理处理器热插拔的方法
US7945804B2 (en) 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
JP5433837B2 (ja) 2007-12-05 2014-03-05 株式会社日立製作所 仮想計算機システム、仮想計算機の制御方法及びプログラム
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US8245236B2 (en) 2008-02-27 2012-08-14 International Business Machines Corporation Lock based moving of threads in a shared processor partitioning environment
JP4996519B2 (ja) 2008-03-27 2012-08-08 パナソニック株式会社 仮想マルチプロセッサ、システムｌｓｉ、携帯電話機器、及び仮想マルチプロセッサの制御方法
US20090271646A1 (en) 2008-04-24 2009-10-29 Vanish Talwar Power Management Using Clustering In A Multicore System
US8892916B2 (en) 2008-08-06 2014-11-18 International Business Machines Corporation Dynamic core pool management
US8170845B2 (en) 2008-09-24 2012-05-01 International Business Machines Corporation Method and apparatus for automatic performance modeling with load dependent service times and overheads
US8195962B2 (en) 2008-11-11 2012-06-05 Globalfoundries Inc. Method and apparatus for regulating power consumption
CN101436098A (zh) 2008-12-24 2009-05-20 华为技术有限公司 降低多核对称多处理系统的功耗的方法及装置
US8245070B2 (en) 2008-12-30 2012-08-14 Intel Corporation Method for optimizing voltage-frequency setup in multi-core processor systems
JP5091912B2 (ja) 2009-05-21 2012-12-05 株式会社東芝 マルチコアプロセッサシステム
US8924975B2 (en) 2009-07-23 2014-12-30 Empire Technology Development Llc Core selection for applications running on multiprocessor systems based on core and application characteristics
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8650426B2 (en) 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9563250B2 (en) 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US20110145559A1 (en) 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128937A (ja) * 2003-10-27 2005-05-19 Matsushita Electric Ind Co Ltd プロセッサシステム、命令列最適化装置、および命令列最適化プログラム
KR20070049226A (ko) * 2004-09-28 2007-05-10 인텔 코오퍼레이션 가용 병렬 기능의 양에 따라 명령어 당 에너지를변화시키는 방법 및 장치
US20070033425A1 (en) 2005-08-02 2007-02-08 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US20090187775A1 (en) 2008-01-18 2009-07-23 Tomoyuki Ishikawa Server system, reducing method of power consumption of server system, and a computer readable medium thereof

Also Published As

Publication number Publication date
JP5643336B2 (ja) 2014-12-17
KR20120101712A (ko) 2012-09-14
EP2513741A1 (en) 2012-10-24
US20140181542A1 (en) 2014-06-26
JP2013513898A (ja) 2013-04-22
US8775830B2 (en) 2014-07-08
CN102652296B (zh) 2015-10-07
US20110145605A1 (en) 2011-06-16
US9081558B2 (en) 2015-07-14
BR112012014306B1 (pt) 2020-09-24
BR112012014306A2 (pt) 2016-07-05
CN102652296A (zh) 2012-08-29
WO2011084335A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
KR101409141B1 (ko) 멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법
EP2513750B1 (en) System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
JP5893568B2 (ja) 推定される作業負荷並列性に基づき中央処理装置電力を制御するためのシステムおよび方法
EP2513746B1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
KR101503579B1 (ko) 가상화 시스템에서 중앙 프로세싱 유닛 전력을 제어하는 시스템 및 방법
EP2513747B1 (en) System and method for controlling central processing unit power with reduced frequency oscillations
US20110145559A1 (en) System and method for controlling central processing unit power with guaranteed steady state deadlines
KR101499303B1 (ko) 중앙 처리 유닛 내의 데이터를 샘플링하는 시스템 및 방법
KR101421361B1 (ko) 워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6