JP5893568B2 - 推定される作業負荷並列性に基づき中央処理装置電力を制御するためのシステムおよび方法 - Google Patents

推定される作業負荷並列性に基づき中央処理装置電力を制御するためのシステムおよび方法 Download PDF

Info

Publication number
JP5893568B2
JP5893568B2 JP2012544561A JP2012544561A JP5893568B2 JP 5893568 B2 JP5893568 B2 JP 5893568B2 JP 2012544561 A JP2012544561 A JP 2012544561A JP 2012544561 A JP2012544561 A JP 2012544561A JP 5893568 B2 JP5893568 B2 JP 5893568B2
Authority
JP
Japan
Prior art keywords
core
condition
operating system
parallelism
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012544561A
Other languages
English (en)
Other versions
JP2013513891A (ja
Inventor
ボフスラフ・ライチリック
ロバート・エー・グレン
アリ・イランリ
ブライアン・ジェー・サルスベリー
シュミット・スール
スティーヴン・エス・トムソン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2013513891A publication Critical patent/JP2013513891A/ja
Application granted granted Critical
Publication of JP5893568B2 publication Critical patent/JP5893568B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

関連出願
本出願は、参照により内容が本明細書に完全に組み込まれている、2009年12月16日に出願した「SYSTEM AND METHOD OF DYNAMICALLY CONTROLLING A PLURALITY OF CORES IN A MULTICORE CENTRAL PROCESSING UNIT」という名称の米国特許仮出願第61/286,953号の優先権を主張するものである。
関連出願の相互参照
本出願は、同時に出願した、Rychlik他による、米国特許出願第__________号、題名SYSTEM AND METHOD FOR CONTROLLING CENTRAL PROCESSING UNIT POWER IN A VIRTUALIZED SYSTEM(整理番号100329U1)に関し、参照により組み込まれている。本出願は、同時に出願した、Rychlik他による、米国特許出願第__________号、題名SYSTEM AND METHOD FOR ASYNCHRONOUSLY AND INDEPENDENTLY CONTROLLING CORE CLOCKS IN A MULTICORE CENTRAL PROCESSING UNIT(整理番号100330U1)に関し、参照により組み込まれている。本出願は、同時に出願した、Thomson他による、米国特許出願第__________号、題名SYSTEM AND METHOD FOR CONTROLLING CENTRAL PROCESSING UNIT POWER WITH REDUCED FREQUENCY OSCILLATIONS(整理番号100339U1)に関し、参照により組み込まれている。本出願は、同時に出願した、Thomson他による、米国特許出願第__________号、題名SYSTEM AND METHOD FOR CONTROLLING CENTRAL PROCESSING UNIT POWER WITH GUARANTEED TRANSIENT DEADLINES(整理番号100340U1)に関し、参照により組み込まれている。本出願は、同時に出願した、Thomson他による、米国特許出願第__________号、題名SYSTEM AND METHOD FOR CONTROLLING CENTRAL PROCESSING UNIT POWER WITH GUARANTEED STEADY STATE DEADLINES(整理番号100341U1)に関し、参照により組み込まれている。本出願は、同時に出願した、Sur他による、米国特許出願第__________号、題名SYSTEM AND METHOD FOR DYNAMICALLY CONTROLLING A PLURALITY OF CO
RES IN A MULTICORE CENTRAL PROCESSING UNIT BASED ON TEMPERATURE(整理番号100344U1)に関し、参照により組み込まれている。
PCD(ポータブルコンピューティングデバイス)は、いたるところに存在する。これらのデバイスには、セルラ電話機、PDA(携帯情報端末)、ポータブルゲームコンソール、パームトップコンピュータ、およびその他のポータブル電子デバイスが含まれうる。これらのデバイスの一次機能に加えて、多くのデバイスは、周辺機能を含む。例えば、セルラ電話機は、セルラ電話通話を行う一次機能と、スチルカメラ、ビデオカメラ、GPS(全地球測位システム)ナビゲーション、ウェブブラウジング、電子メールを送受信すること、テキストメッセージを送受信すること、プッシュツートーク能力などの周辺機能とを含みうる。そのようなデバイスの機能が増大するにつれ、そのような機能をサポートするのに要求される処理能力も増大する。さらに、コンピューティング能力が増大するにつれ、そのコンピューティング能力を提供するプロセッサ、または複数のプロセッサを効果的に管理する、より大きな必要性が存在する。
したがって、必要とされているのは、マルチコアCPU内の電力を制御する改良された方法である。
図において、同様の参照符号は、特に明記しない限り、様々な図面のすべてにわたって同様の部分を指す。
閉じられた位置におけるPCD(ポータブルコンピューティングデバイス)の第1の態様を示す前方平面図である。 開かれた位置におけるPCDの第1の態様を示す前方平面図である。 PCDの第2の態様を示すブロック図である。 処理システムを示すブロック図である。 マルチコアCPU内の電力を動的に制御する方法の第1の態様を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第2の態様を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第3の態様を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第4の態様を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第5の態様の第1の部分を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第5の態様の第2の部分を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第5の態様の第3の部分を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第5の態様の第4の部分を示す流れ図である。 マルチコアCPUをテストする方法を説明する流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第6の態様を説明する流れ図である。
「例示的」という語は、本明細書では、「例、実例、または例示の役割をする」を意味するように使用される。本明細書で「例示的」として説明されるいずれの態様も、必ずしも他の態様より好ましい、または有利であると解釈されるべきではない。
この説明において、「アプリケーション」という用語には、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの実行可能なコンテンツを有するファイルが含まれることも可能である。さらに、本明細書で言及される「アプリケーション」には、開かれる必要がある可能性がある文書、またはアクセスされる必要がある他のデータファイルなどの、実行可能でない性質のファイルが含まれることも可能である。
「コンテンツ」という用語には、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの実行可能なコンテンツを有するファイルが含まれることも可能である。さらに、本明細書で言及される「コンテンツ」には、開かれる必要がある可能性がある文書、またはアクセスされる必要がある他のデータファイルなどの、実行可能でない性質のファイルが含まれることも可能である。
この説明において使用される「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアであるコンピュータ関連のエンティティを指すことを意図している。例えば、構成要素は、プロセッサ上で実行されているプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、および/またはコンピュータであることが可能であるが、以上には限定されない。例として、コンピューティングデバイス上で実行されているアプリケーションとそのコンピューティングデバイスがともに、構成要素であることが可能である。1つまたは複数の構成要素が、プロセス内、および/または実行のスレッド内に存在することが可能であり、さらに構成要素は、1つのコンピュータ上に局在化されること、および/または2つ以上のコンピュータの間に分散されることが可能である。さらに、これらの構成要素は、様々なデータ構造が格納されている様々なコンピュータ可読媒体から実行されることが可能である。これらの構成要素は、1つまたは複数のデータパケットを有する信号に従うなどして、ローカルプロセスおよび/または遠隔プロセスを介して通信することが可能である(例えば、1つの構成要素からのデータが、その信号によってローカルシステムまたは分散システムにおける別の構成要素と対話して、さらに/またはインターネットなどのネットワークを介して他のシステムと対話して)。
図1および図2を最初に参照すると、例示的なPCD(ポータブルコンピューティングデバイス)が示され、全体的に100で表されている。図示されるとおり、PCD100は、筐体102を含むことが可能である。筐体102は、上側筐体部分104と、下側筐体部分106とを含むことが可能である。図1は、上側筐体部分104がディスプレイ108を含む可能性があることを示す。或る特定の態様において、ディスプレイ108は、タッチスクリーンディスプレイであることが可能である。また、上側筐体部分104は、トラックボール入力デバイス110を含むことも可能である。さらに、図1に示されるとおり、上側筐体部分104は、電源オンボタン112と、電源オフボタン114とを含むことが可能である。図1に示されるとおり、PCD100の上側筐体部分104は、複数のインジケータライト116と、スピーカ118とを含むことが可能である。各インジケータライト116は、LED(発光ダイオード)であることが可能である。
或る特定の態様において、図2に示されるとおり、上側筐体部分104は、下側筐体部分106に対して動くことが可能である。具体的には、上側筐体部分104は、下側筐体部分106に対してスライド可能でありうる。図2に示されるとおり、下側筐体部分106は、マルチボタンキーボード120を含むことが可能である。或る特定の態様において、マルチボタンキーボード120は、標準のQWERTYキーボードであることが可能である。マルチボタンキーボード120は、上側筐体部分104が下側筐体部分106に対して動かされると、あらわになることが可能である。図2は、PCD100が、下側筐体部分106上にリセットボタン122を含む可能性があることをさらに示す。
図3を参照すると、PCD(ポータブルコンピューティングデバイス)の例示的な、限定的でない態様が示され、全体的に320で表されている。図示されるとおり、PCD320は、マルチコアCPU324を含むオンチップのシステム322を含む。マルチコアCPU324は、第0のコア325と、第1のコア326と、第Nのコア327とを含むことが可能である。
図3に示されるとおり、ディスプレイコントローラ328およびタッチスクリーンコントローラ330が、マルチコアCPU324に結合される。オンチップのシステム322の外部にあるタッチスクリーンディスプレイ332が、ディスプレイコントローラ328およびタッチスクリーンコントローラ330に結合される。
図3は、ビデオエンコーダ334、例えば、PAL(位相反転線)エンコーダ、SECAM(順次カラーメモリ)エンコーダ、またはNTSC(全米テレビジョン放送方式標準化委員会)エンコーダが、マルチコアCPU324に結合されることをさらに示す。さらに、ビデオ増幅器336が、ビデオエンコーダ334およびタッチスクリーンディスプレイ332に結合される。また、ビデオポート338が、ビデオ増幅器336に結合される。図3に示されるとおり、USB(ユニバーサルシリアルバス)コントローラ340が、マルチコアCPU324に結合される。また、USBポート342が、USBコントローラ340に結合される。また、メモリ344およびSIM(加入者IDモジュール)カード346が、マルチコアCPU324に結合されることも可能である。さらに、図3に示されるとおり、デジタルカメラ348が、マルチコアCPU324に結合されることが可能である。或る例示的な態様において、デジタルカメラ348は、CCD(電荷結合素子)カメラまたはCMOS(相補性金属酸化膜半導体)カメラである。
図3にさらに示されるとおり、ステレオオーディオCODEC350が、マルチコアCPU324に結合されることが可能である。さらに、オーディオ増幅器352が、ステレオオーディオCODEC350に結合されることが可能である。或る例示的な態様において、第1のステレオスピーカ354、および第2のステレオスピーカ356が、オーディオ増幅器352に結合される。図3は、マイクロフォン増幅器358が、ステレオオーディオCODEC350に結合されることも可能であることを示す。さらに、マイクロフォン360が、マイクロフォン増幅器358に結合されることが可能である。或る特定の態様において、FM(周波数変調)ラジオチューナ362が、ステレオオーディオCODEC350に結合されることが可能である。また、FMアンテナ364が、FMラジオチューナ362に結合される。さらに、ステレオヘッドフォン366が、ステレオオーディオCODEC350に結合されることが可能である。
図3は、RF(無線周波数)トランシーバ368がマルチコアCPU324に結合されることが可能であることをさらに示す。RFスイッチ370が、RFトランシーバ368およびRFアンテナ372に結合されることが可能である。図3に示されるとおり、キーパッド374が、マルチコアCPU324に結合されることが可能である。また、マイクロフォンを有するモノラルヘッドセット376が、マルチコアCPU324に結合されることも可能である。さらに、振動デバイス378が、マルチコアCPU324に結合されることが可能である。また、図3は、電源380が、オンチップのシステム322に結合される可能性があることも示す。或る特定の態様において、電源380は、電力を要求するPCD320の様々な構成要素に電力を供給するDC(直流)電源である。さらに、或る特定の態様において、この電源は、充電可能なDCバッテリ、あるいはAC(交流)電源に接続されたAC/DC変圧器から導かれるDC電源である。
図3は、PCD320が、データネットワーク、例えば、ローカルエリアネットワーク、パーソナルエリアネットワーク、または他の任意のネットワークにアクセスするのに使用されうるネットワークカード388を含むことも可能であることをさらに示す。ネットワークカード388は、Bluetooth（登録商標）ネットワークカード、WiFiネットワークカード、PAN(パーソナルエリアネットワーク)カード、PeANUT(パーソナルエリアネットワーク超低電力技術)ネットワークカード、または当技術分野でよく知られている他の任意のネットワークカードであることが可能である。さらに、ネットワークカード388は、チップに組み込まれることが可能であり、すなわち、ネットワークカード388は、チップ内の完全なソリューションであってもよく、別個のネットワークカード388ではなくてもよい。
図3に示されるとおり、タッチスクリーンディスプレイ332、ビデオポート338、USBポート342、カメラ348、第1のステレオスピーカ354、第2のステレオスピーカ356、マイクロフォン360、FMアンテナ364、ステレオヘッドフォン366、RFスイッチ370、RFアンテナ372、キーパッド374、モノラルヘッドセット376、振動器378、および電源380は、オンチップのシステム322の外部にある。
或る特定の態様において、本明細書で説明される方法ステップの1つまたは複数が、コンピュータプログラム命令としてメモリ344の中に格納されることが可能である。これらの命令は、本明細書で説明される方法を実行するためにマルチコアCPU324によって実行されることが可能である。さらに、マルチコアCPU324、メモリ344、またはマルチコアCPU324とメモリ344の組合せが、マルチコアCPU324内の各CPU、つまり、各コアに対する電力を制御するために、本明細書で説明される方法ステップの1つまたは複数を実行するための手段の役割をすることが可能である。
図4を参照すると、処理システムが示され、全体的に500で表されている。或る特定の態様において、処理システム500は、図3に関連して前述したPCD320に組み込まれることが可能である。図示されるとおり、処理システム500は、マルチコアCPU(中央処理装置)402と、そのマルチコアCPU402に接続されたメモリ404とを含むことが可能である。マルチコアCPU402は、第0のコア410と、第1のコア412と、第Nのコア414とを含むことが可能である。第0のコア410は、第0の動的クロックと、第0の動的クロックの上で実行されるDCVS(電圧スケーリング)アルゴリズム416とを含むことが可能である。第1のコア412は、第1のコア412上で実行される第1のDCVSアルゴリズム417を含むことが可能である。さらに、第Nのコア414は、第Nのコア414上で実行される第NのDCVSアルゴリズム418を含むことが可能である。或る特定の態様において、各DCVSアルゴリズム416、417、418は、それぞれのコア410、412、414上で独立に実行されることが可能である。
さらに、図示されるとおり、メモリ404は、メモリ404上に格納されたオペレーティングシステム420を含むことが可能である。オペレーティングシステム420は、スケジューラ422を含むことが可能であり、さらにスケジューラ422は、第1の実行キュー424と、第2の実行キュー426と、第Nの実行キュー428とを含むことが可能である。また、メモリ404は、メモリ404上に格納された第1のアプリケーション430と、第2のアプリケーション432と、第Nのアプリケーション434とを含むことも可能である。
或る特定の態様において、アプリケーション430、432、434が、マルチコアCPU402内のコア410、412、414において処理されるべき1つまたは複数のタスク436をオペレーティングシステム420に送ることが可能である。タスク436は、単独のタスクとして、単独のスレッドとして、またはそのようなタスクとスレッドの組合せとして処理される、または実行されることが可能である。さらに、スケジューラ422が、マルチコアCPU402内で実行されるように、それらのタスク、スレッド、またはタスクとスレッドの組合せをスケジュールすることが可能である。加えて、スケジューラ422は、それらのタスク、スレッド、またはタスクとスレッドの組合せを実行キュー424、426、428の中に入れることが可能である。コア410、412、414が、コア410、412、414においてそれらのタスクおよびスレッドを処理するため、または実行するために、例えば、オペレーティングシステム420によって、命令されるとおりに、実行キュー424、426、428からそれらのタスク、スレッド、またはタスクとスレッドの組合せを取り出すことが可能である。
図4はまた、メモリ404がそこに格納された並列性モニタ440およびマルチコアプロセッサ(MP)コントローラ442を含みうることを示す。並列性モニタ440は、オペレーティングシステム420およびMPコントローラ442に接続されうる。具体的には、並列性モニタ440は、オペレーティングシステム420内のスケジューラ422に接続されうる。本明細書に記載するように、並列性モニタ440はコア410、412、414の作業負荷を監視することができ、MPコントローラ442は、以下に記載するようにコア410、412、414への電力を制御することができる。特定の態様で、本明細書に記載される、本方法のステップのうちの1つまたは複数、例えばコンピュータプログラム命令、を実行することによって、並列性モニタ440、MPコントローラ442、またはそれらの組合せは、マルチコアCPU402内でコア410、412、414への電力を動的に制御する手段の役割を果たしうる。
特定のデュアルコア態様で、動作中、MPコントローラ442は並列性モニタ440から入力を受信することができる。その入力は、総システム負荷でもよい。さらに、その入力は、作業負荷における並列性の度合いの移動平均でもよい。この入力に基づいて、MPコントローラ442は、単一のコアの電源がオンにされるべきか、2つのコアの電源がオンにされるべきかを判定することが可能である。さらに、MPコントローラ442は、マルチコアCPU402に制御信号を出力することが可能である。この制御信号は、さらなるコアをオンにするかどうか、またはオフにするかどうかを示すことが可能である。このデュアルコア実施例において、MPコントローラ442は、コアの電源をオンにする決定、およびオフにする決定を制御するための4つのしきい値を含むことが可能である。この4つのしきい値には、コア起動をトリガするOSスケジューラキュー内の実行準備済みのスレッドの数、Nw、コア起動を確認するNwを超えている時間、Tw、コアスリープをトリガするOSスケジューラキュー内の実行準備済みのスレッドの数、Ns、およびコアスリープを確認するNsを超えている時間、Tsが含まれることが可能である。
単一のコア、例えば、第0のコア410が活性である状態から始めて、第0のコア410上の作業負荷における並列性の度合いの移動平均が、少なくともTwの時間にわたってNwを満たす、または超える場合、MPコントローラ442が、第2のコア、例えば、第1のコア412を起動することが可能である。逆に、両方のコア、例えば、第0のコア410と第1のコア412が活性であり、さらに作業負荷における並列性の度合いが、少なくともTsの時間にわたってNsを下回る場合、MPコントローラ442は、第2のコア、例えば、第1のコア412をスリープに入れることを決定することが可能である。
或る特定の態様において、時間Twを超えてしきい値並列性が維持されることは、その単一のコアが飽和していることを暗示する。さらに、これらのコアは、最も電力効率のよりVF(電圧-周波数)動作点で開始されることが可能である。特定の態様において、最適なVFで動作している2つのコアが、最大VFで動作している単一のコアと比べて、より大きいDMIPS(Dhrystone million instructions per second)をもたらす。デュアルコア態様において、二重の、独立したDCVSアルゴリズムが、非対称の作業負荷に適応することが可能であり、さらに一部の事例において、異種のコアに適応することが可能である。さらに、デュアルコア態様において、その2つのコアは、2倍になるパフォーマンスペナルティを回避するためにマルチタスキング作業負荷中に活性のままでいなければならない。また、並列性が、規定された時間TsにわたってNsを下回ると、第2のコアが、スタンバイにされるのではなく、電源をオフにされなければならない。或る特定の態様において、第2のコアをスタンバイにすることは、電力漏洩を増加させる可能性があり、さらにパフォーマンスを低下させる可能性もある。
パラメータNw、Tw、Ns、およびTsの最適な値は、システム400の厳密な電力消費特性に依存する可能性がある。しかし、一態様において、それらの値は、以下のとおりでありうる。すなわち、
Nw=1.2
Tw=40ms(ミリ秒)
Ns=0.8、および
Ts=80msである。
この特定の態様において、Nw=1.2は、並列性が維持されてから、第2のコアが起動されることを確実にすることが可能である。Ns=0.8は、並列性がないことが維持されてから、第2のコアがスリープに入れられることを確実にすることが可能である。Ts=80msは、システムの電力崩壊しきい値400msに基づく。Tw=40msは、マルチコア応答性を向上させるようにTsの半分である。
図5は、マルチコアプロセッサ内の電力を制御する方法の第1の態様を示す。本方法は概して、500と示される。方法500は、ブロック502で、マルチコアプロセッサをもつデバイスの動作中、次のステップが実行されうる、Do Loopを開始する。ブロック504で、電力コントローラは、例えばオペレーティングシステム状態を監視することによって、CPUまたはコア内で作業負荷並列性の度合いを動的に推定することができる。ブロック506に進んで、作業負荷並列性の度合いに少なくとも部分的に基づいて、電力コントローラは、1つまたは複数のコアの電源を投入する、または切ることが可能である。換言すれば、電力コントローラは、作業負荷に基づいて、コアをオンにする、またはオフにすることが可能である。
判定508で、電力コントローラは、デバイスの電源がオフにされたかどうかを判定することができる。デバイスの電源がオフにされた場合、本方法は終了することができる。そうでない場合、デバイスの電源がまだオンである場合、本方法はブロック504に戻ることができ、本方法は記載されるように継続することができる。
ここで図6を参照すると、マルチコアプロセッサ内で電力を制御する方法の第2の態様が示され、概して600と示される。本方法600は、マルチコアプロセッサをもつデバイスの動作中に次のステップが実行されうる、Do Loopをもつブロック602で開始する。ブロック604で、コントローラ、例えば並列性モニタ、が、CPU、またはコア内の作業負荷並列性の度合いを判定するために、すべてのオペレーティングシステム(OS)スケジューラ実行準備済みのキューの長さを監視することができる。特定の態様で、並列性モニタは、デバイスのメモリ内にあるソフトウェアプログラムでもよい。さらに、特定の態様で、スケジューラ実行準備済みのキューは、1つまたは複数のCPUでスケジュールするために使用可能なスレッドの現在のタスクのリストである。いくつかのマルチコアシステムは、単一の実行準備済みのキューのみをもちうる。他のマルチコアシステムは、複数の実行準備済みのキューをもちうる。実行準備済みのキューの数に関わらず、任意の瞬間に、これらのキューで待つタスク、スレッド、またはそれらの組合せの総数に、実際に走っているタスク、スレッド、またはそれらの組合せの数を足した数は、作業負荷における並列性の度合いの近似でありうる。
ブロック606に移ると、作業負荷並列性の度合いに少なくとも部分的に基づいて、並列性モニタが1つまたは複数のコアの電源を上げるまたは落とすことができる。換言すれば、並列性モニタは、作業負荷に基づいて、コアの電源を入れるまたは切ることができる。
判定608で、並行性モニタが、デバイスの電源がオフにされているかどうかを判定することが可能である。デバイスの電源がオフにされている場合、方法は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法600は、ブロック604に戻ることが可能であり、方法600は、説明されるとおり進むことが可能である。
図7を参照すると、マルチコアプロセッサ内の電力を制御する方法の第3の態様が示され、全体的に700で表されている。方法700は、ブロック702で、マルチコアプロセッサを有するデバイスの動作中、後続のステップが実行されることが可能なDo Loopを開始する。ブロック704で、並列性モニタは、実行準備済みのキューの長さを周期的にサンプリングすることができる。例えば、並列性モニタは、ミリ秒(1ms)ごとに実行準備済みのキューの長さをサンプリングすることができる。ブロック706で、並列性モニタは、作業負荷における並列性の度合いの移動平均を判定することができる。ブロック708に移ると、作業負荷並列性の度合いに少なくとも部分的に基づいて、並列性モニタは、1つまたは複数のコアの電源を上げるまたは落とすことができる。換言すれば、並列性モニタは、作業負荷に基づいて、コアの電源を入れるまたは切ることができる。
判定710で、並列性モニタは、デバイスの電源がオフにされているかどうかを判定することができる。デバイスの電源がオフにされている場合、本方法は終了することができる。そうでない場合、デバイスの電源がまだオンである場合、本方法700はブロック704に戻り、本方法700は記載されるように継続することができる。
図8には、マルチコアプロセッサ内で電力を制御する方法の第4の態様が示される。本方法は概して800と指定され、本方法800は、マルチコアプロセッサをもつデバイスの動作中に次のステップが実行されうる、Do Loopをもつブロック802で開始することができる。ブロック804で、並列性モニタは、エントリがOSスケジューラ実行キューで追加または削除されるときにはいつでも、オペレーティングシステム(OS)からコールバックを受信することができる。さらに、ブロック806で、並列性モニタが、CPU、またはコアの作業負荷における並列性の度合いの移動平均を判定することができる。
ブロック808に移ると、作業負荷並列性の度合いに少なくとも部分的に基づいて、並列性モニタが、1つまたは複数のコアの電源を上げるまたは落とすことができる。換言すれば、並列性モニタは、作業負荷に基づいて、コアの電源を入れるまたは切ることができる。判定810で、並列性モニタが、デバイスの電源がオフにされているかどうかを判定することが可能である。デバイスの電源がオフにされている場合、方法は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法800は、ブロック804に戻ることが可能であり、方法800は、説明されるとおり進むことが可能である。
次に図9から図12を参照すると、マルチコアプロセッサ内の電力を制御する方法の第5の態様が示され、全体的に900で表されている。方法900は、ブロック902で、マルチコアプロセッサを有するデバイスの電源がオンにされていると、以下のステップが実行されることが可能なDo Loopを開始する。ブロック904で、第0のコアの電源が上げられうる、すなわち電圧を印加されうる。ブロック905で、第0のDCVSアルゴリズムが、第0のコア上で局所的に実行されうる。さらに、ブロック906で、1つまたは複数のタスク、またはスレッドが、第0のコアで実行されうる。
判定908に移ると、マルチコアプロセッサ(MP)コントローラは、デバイスの電源がオフにされているかどうかを判定することができる。そうである場合、本方法900は終了することができる。そうでない場合、デバイスの電源がまだオンである場合、本方法900はブロック910に移ることができ、MPコントローラは、並列性モニタから第0のコア上の作業負荷における並列性の度合いの移動平均を受信することができる。或る特定の態様において、任意の時点で、OS(オペレーティングシステム)の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数に、実際に実行されているタスクの数を足した数が、コア上の作業負荷における並列性の度合いに関する近似値であることが可能である。
判定912で、MPコントローラが、並列性の度合いが第1の起動条件と等しいかどうかを判定することが可能である。或る特定の態様において、第1の起動条件は、コア上の作業負荷における並列性の度合いに関連するしきい値であることが可能である。例えば、このしきい値は、OSスケジューラキューの中の実行準備済みスレッドの所定の数であることが可能であり、さらに並列性がこのしきい値以上である場合、第1の起動条件が満たされることが可能である。
判定912に戻ると、並列性の度合いが第1の起動条件と等しくない場合、方法900は、ブロック910に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。そうではなく、並列性の度合いが第1の起動条件と等しい場合、方法900は、ブロック914に移ることが可能であり、MPコントローラが、第1の起動条件が満たされている時間を算出することが可能である。判定916で、MPコントローラが、その時間が第1の起動確認条件と等しいかどうかを判定することが可能である。或る特定の態様において、第1の起動確認条件は、しきい時間値であることが可能であり、さらに第1の起動条件が満たされる時間が、このしきい値以上である場合、第1の起動確認条件が満たされることが可能である。
判定916に戻ると、第1の起動条件が満たされている時間が第1の起動確認条件と等しくない場合、方法900は、ブロック910に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。逆に、第1の起動確認条件が満たされる場合、本方法900はブロック918に移ることができ、MPコントローラは、2つのコア、すなわち第0のコアおよび第1のコア、がスレッドおよびタスクを走らせ、実行しているように、OSを呼び出して第1のコアの電源を上げることができる。ブロック920で、MPコントローラはOSを呼び出して、OSに使用可能なスケジューリング可能なリソースのセットに第1のコアを追加することができる。さらに、ブロック922で、第1のDCVSアルゴリズムが、第1のコア上で局所的に実行されうる。その後、本方法900は、図10のブロック1002に進むことができる。
ここで図10のブロック1002に移動すると、1つまたは複数のタスク、スレッド、またはそれらの組合せが、第0のコアおよび第1のコアで実行されうる。判定1004で、MPコントローラは、デバイスの電源がオフにされているかどうかを判定することができる。そうである場合、本方法900は終了することができる。そうではなく、デバイスの電源がまだオンである場合、本方法900はブロック1006に移ることができ、MPコントローラが、並列性モニタから第0のコアおよび第1のコア上の作業負荷における並列性の度合いの移動平均を受信することができる。特定の態様で、任意の瞬間に、オペレーティングシステム(OS)の実行準備済みのキューで待つタスク、スレッド、またはそれらの組合せの総数に加えた、実際に走っているタスクの数は、コア上の作業負荷における並列性の度合いの近似でありうる。
判定1008で、MPコントローラが、並列性の度合いが第1のスリープ条件と等しいかどうかを判定することが可能である。或る特定の態様において、第1のスリープ条件は、コア上の作業負荷における並列性の度合いに関連するしきい値であることが可能である。例えば、このしきい値は、OSスケジューラキューの中の実行準備済みのスレッドの最小限度数であることが可能であり、さらに並列性が、このしきい値以下である場合、第1のスリープ条件が満たされることが可能である。
判定1008に戻ると、並列性の度合いが第1のスリープ条件と等しくない場合、方法900は、図11のブロック1102に進むことが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。そうではなく、並列性の度合いが第1のスリープ条件と等しい場合、方法900は、ブロック1010に移ることが可能であり、MPコントローラが、第1のスリープ条件が満たされている時間を算出することが可能である。判定1012で、MPコントローラが、その時間が第1のスリープ確認条件と等しいかどうかを判定することが可能である。或る特定の態様において、第1のスリープ確認条件は、しきい時間値であることが可能であり、さらに第1のスリープ条件が満たされている時間がそのしきい値以上である場合、第1のスリープ確認条件が満たされることが可能である。
判定1012に戻ると、第1のスリープ条件が満たされている時間が、第1のスリープ確認条件と等しくない場合、方法900は、図11のブロック1102に進むことが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。逆に、第1のスリープ確認条件が満たされる場合、本方法900はブロック1014に移ることができ、MPコントローラが、OSを呼び出して第1のコアの現在の状態を保存することができる。ブロック1016で、MPコントローラは、1つのコア、すなわち第0のコア、がスレッドおよびタスクを走らせ、実行しているように、OSを呼び出して第1のコアの電源を落とすことができる。さらに、ブロック1018で、MPコントローラは、OSを呼び出して、OSに使用可能なスケジューリング可能なリソースのセットから第1のコアを取り除くことができる。その後、本方法900は図9のブロック906に戻ることができ、本方法900は本明細書に記載するように継続することができる。
ここで図11を参照すると、ブロック1102で、MPコントローラは、並列性モニタから第0のコアおよび第1のコア上の作業負荷における並列性の度合いの移動平均を受信することができる。特定の態様で、任意の瞬間に、オペレーティングシステム(OS)の実行準備済みのキューで待っているタスク、スレッド、またはそれらの組合せの総数に加えた、実際に走っているタスクの数は、コア上の作業負荷における並列性の度合いの近似でありうる。判定1104で、MPコントローラが、並列性の度合いが第Nの起動条件と等しいかどうかを判定することが可能である。或る特定の態様において、第Nの起動条件は、コア上の作業負荷における並列性の度合いに関連するしきい値であることが可能である。例えば、このしきい値は、OSスケジューラキューの中の実行準備済みスレッドの最大限度数であることが可能であり、さらに並列性がこのしきい値以上である場合、第Nの起動条件が満たされることが可能である。
判定1104に戻ると、並列性の度合いが第Nの起動条件と等しくない場合、方法900は、図10のブロック1002に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。そうではなく、並列性の度合いが第Nの起動条件と等しい場合、方法900は、ブロック1106に移ることが可能であり、MPコントローラが、第Nの起動条件が満たされている時間を算出することが可能である。判定1108で、MPコントローラが、この時間が第Nの起動確認条件と等しいかどうかを判定することが可能である。或る特定の態様において、第Nの起動確認条件は、しきい時間値であることが可能であり、さらに第Nの起動条件が満たされている時間がそのしきい値以上である場合、第Nの起動確認条件が満たされることが可能である。
判定1108に戻ると、第Nの起動条件が満たされている時間が第Nの起動確認条件と等しくない場合、方法900は、図10のブロック1002に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。逆に、第Nの起動確認条件が満たされる場合、本方法900はブロック1110に移ることができ、MPコントローラは、Nコア、すなわち第0のコア、第1のコアおよび第Nのコア、がスレッドおよびタスクを走らせ、実行しているように、OSを呼び出して第Nのコアの電源を上げることができる。ブロック1112で、MPコントローラは、OSを呼び出して第NのコアをそのOSに使用可能なスケジューリング可能なリソースのセットに追加することができる。さらに、ブロック1114で、第NのDCVSアルゴリズムが、第Nのコアで局所的に実行されうる。その後、本方法900は図12のブロック1202に進むことができる。
図12のブロック1202で、1つまたは複数のタスク、スレッド、またはそれらの組合せが、第0のコア、第1のコア、および第Nのコアで実行されうる。判定1204で、MPコントローラは、デバイスの電源がオフにされているかどうかを判定することができる。そうである場合、本方法900は終了することができる。そうでない場合、デバイスの電源がまだオンである場合、本方法900はブロック1206に移ることができ、MPコントローラは、並列性モニタから第0のコア、第1のコア、および第Nのコア上の作業負荷における並列性の度合いの移動平均を受信することができる。特定の態様で、任意の瞬間に、オペレーティングシステム(OS)の実行準備済みのキューで待っているタスク、スレッド、またはそれらの組合せの総数に加えた、実際に走っているタスクの数は、コア上の作業負荷における並列性の度合いの近似でありうる。
判定1208で、MPコントローラが、並列性の度合いが第Nのスリープ条件と等しいかどうかを判定することが可能である。或る特定の態様において、第Nのスリープ条件は、コア上の作業負荷における並列性の度合いに関連するしきい値であることが可能である。例えば、このしきい値は、OSスケジューラキューの中の実行準備済みのスレッドの最小限度数であることが可能であり、さらに並列性が、このしきい値以下である場合、第Nのスリープ条件が満たされることが可能である。
判定1208に戻ると、並列性の度合いが第Nのスリープ条件と等しくない場合、方法900は、ブロック1202に進むことが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。そうではなく、並列性の度合いが第Nのスリープ条件と等しい場合、方法900は、ブロック1210に移ることが可能であり、MPコントローラが、第Nのスリープ条件が満たされている時間を算出することが可能である。判定1212で、MPコントローラが、その時間が第Nのスリープ確認条件と等しいかどうかを判定することが可能である。或る特定の態様において、第Nのスリープ確認条件は、しきい時間値であることが可能であり、さらに第Nのスリープ条件が満たされている時間がそのしきい値以上である場合、第Nのスリープ確認条件が満たされることが可能である。
判定1212に戻ると、第Nのスリープ条件が満たされている時間が第Nのスリープ確認条件と等しくない場合、方法900は、ブロック1202に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。逆に、第Nのスリープ確認条件が満たされる場合、本方法900はブロック1214に移ることができ、MPコントローラは、OSを呼び出して第1のコアの現在の状態を保存することができる。ブロック1216で、MPコントローラは、Nマイナス1のコア、例えば第0のコアおよび第1のコア(Nが2であり、第2のコアの電源が落とされる場合)、がスレッドおよびタスクを走らせ、実行しているように、OSを呼び出して第Nのコアの電源を落とすことができる。さらに、ブロック1218で、MPコントローラは、OSを呼び出して、OSに使用可能なスケジューリング可能なリソースのセットから第Nのコアを取り除くことができる。その後、方法900は、図10のブロック1002に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。
次に図13を参照すると、マルチコアプロセッサを試験するための方法が示され、全体的に1300で表されている。図示されるとおり、方法1300は、試験プログラムが作成されることが可能なブロック1302で始まることが可能である。この試験プログラムは、本明細書で説明されるとおり、複数のコアが、並列性の度合いに依存して、電源を投入されたり、切られたりすることをもたらす、様々な並列性の度合いを有する定常状態の作業負荷を含むことが可能である。
ブロック1304に移ると、この試験プログラムが、マルチコアプロセッサを含むワイヤレスデバイス上にロードされることが可能である。ブロック1306で、複数のコアが、ワイヤレスデバイス上で監視されることが可能である。例えば、各コアに関するコア起動/停止状態が監視されることが可能である。起動/停止状態は、各コア上の電力を監視することによって、消費される総電力、作業負荷が完了される速度、またはそのような総電力と速度の組合せを監視することによって、監視されることが可能である。
ブロック1308で、この試験プログラムが、ワイヤレスデバイスにおいて実行されることが可能である。さらに、判定1310で、ワイヤレスデバイス内のコアが試験プログラムの実行に正しく応答するかどうか判定されることが可能である。つまり、試験プログラムの実行に応答して、コアの電源が正しく投入されているかどうか、および/または正しく切られているかどうかが判定されることが可能である。判定1310で、コアが、試験プログラムの実行に正しく応答しない場合、方法1300は、ブロック1312に移ることが可能であり、失敗結果が示されることが可能である。その後、方法1300は、終了することが可能である。
判定1310で、コアが、試験プログラムの実行に正しく応答しない場合、方法は、ブロック1314に進むことが可能であり、合格結果が示されることが可能である。その後、方法1300は、終了することが可能である。
図14は、マルチコアCPU内の電力を動的に制御する方法の第6の態様を示す。本方法は概して1400と示される。ブロック1402で開始すると、コントローラは、第0のコアの実行キュー値を判定することができる。実行キュー値は、第0のコアの作業負荷を示しうる。ブロック1404で、コントローラが、第0のコアの動作周波数を判定することができる。さらに、ブロック1406で、コントローラは、第0のコアの利用率を判定することができる。特定の態様で、第0のコアの利用率は、第0のコアの最大動作周波数によって割られた現在の動作周波数でもよい。ブロック1408で、コントローラが、第0のコアのアイドル率を判定することができる。
ブロック1410に移ると、コントローラは、第Nのコアの実行キュー値を判定することができる。ブロック1412で、コントローラは、第Nのコアの動作周波数を判定することができる。さらに、ブロック1414で、コントローラは、第Nのコアの利用率を判定することができる。ブロック1416で、コントローラは、第Nのコアのアイドル率を判定することができる。
ブロック1418に移ると、コントローラが、システムの負荷値を判定することができる。その負荷値は、第0のコアの実行キュー値、第Nのコアの実行キュー値、第0のコアの動作周波数、第Nのコアの動作周波数、第0のコアの利用率、第Nのコアの利用率、第0のコアのアイドル率、第Nのコアのアイドル率、またはそれらの任意の組合せに基づいて、判定されうる。
特定の態様で、その負荷値は、以下の式から判定されうる:
LV=RQ0 *((100%-IP0)*(UP0))+RQN *((100%-IPN)*(UPN))
ただし、
LV=負荷値、
RQ0=第0のコアの実行キュー値、
IP0=第0のコアのアイドル率、
UP0=第0のコアの利用率、
RQN=第Nのコアの実行キュー値、
IPN=第Nのコアのアイドル率、そして、
UPN=第Nのコアの利用率。
ブロック1420で、1つまたは複数のコアは、負荷値に基づいて、電源を入れるまたは切ることができる。1つまたは複数のコアの電源を入れるまたは切るかどうかを決定するために、その負荷値が事前に決定された条件を満たすかどうかが判定されうる。例えば、負荷値は閾値と比較することができ、負荷値が閾値を超える場合には、1つまたは複数のコアの電源を入れるまたは切ることができる。例えば、2つの動作するコアがあり、負荷値がその2つのコアが全能力でまたはほぼ全能力で動作していることを示した場合、第3コアの電源をオンにすることができ、作業負荷はその3つのコアの間で分散されうる。さらに、負荷値がもう1つの閾値より減り、第3のコアを使用可能にすることが電力を浪費していることを示すとき、第3のコアは電源をオフにすることができ、作業負荷は2つの残ったコアの間で分散されうる。もう1つの態様で、負荷値は、システムの最も効率的な動作を提供するために、走っているべきコアの実際の数を示すことができる。
特定の態様で、コントローラはシステムの動作に関する履歴データを保持することができ、その履歴データを使用し、コントローラは、フィルタ、例えばIIRフィルタ、を実装することができる、コントローラは移動平均機能を実装することができる、あるいは、コントローラはそれらの組合せを実装することができる。例示的な移動平均関数が以下に示される:
N=f(runQ0,runQ1,N1,N2,N3)、
=2if((runQ0+runQ1)+N1+N2+N3)/4>1、および
=1if((runQ0+runQ1)+N1+N2+N3)/4<=1、
ただし、
runQ0=第0のコアの実行キュー値、
runQ1=第1のコアの実行キュー値、および、
N1、N2、N3=最後の3つの履歴期間のNの値。
本明細書で説明される方法ステップは、必ずしも説明されるとおりの順序で実行されなくてもよいことを理解されたい。さらに、「その後」、「すると」、「次に」などの語は、ステップの順序を限定することを意図していない。これらの語は、単に、方法ステップの説明において読者を案内するために使用される。さらに、本明細書で説明される方法は、PCD(ポータブルコンピューティングデバイス)上で実行可能であるものとして説明される。PCDは、モバイル電話デバイス、携帯情報端末デバイス、スマートブックコンピューティングデバイス、ネットブックコンピューティングデバイス、ラップトップコンピューティングデバイス、デスクトップコンピューティングデバイス、または以上の組合せであることが可能である。
本明細書に記載の構成で、開示されるシステムおよび方法は、作業負荷並列性による実際の速度向上の可能性があるときに追加のCPUコアに電力を供給することによって、マルチコアCPU内の電力消費を減らすことができる。並列性の度合いは事前に知ることはできないが、並列性の度合いは、オペレーティングシステムスケジューラ実行キューの長さを観測することによって、推定することができる。推定された並列性の度合いに基づいて、追加のコアが、必要に応じて、電源を上げるまたは落とすことができる。
対称的にすべてのCPUコアに電力を供給する、すなわちすべてオンまたはすべてオフの、旧来のシステムとは異なり、本システムおよび方法は、非対称的にCPUコアの電源をオンにすることおよびオフにすることができる。換言すれば、別のコアが電源がオフにされている間に、あるコアは電源をオンにすることができる。さらに、作業負荷が増え、十分な並列性をもつとき、第2のコアは電源をオンにすることができる。
さらに、本明細書で開示されるシステムおよび方法は、電力を供給されるいくつかのコアを作業負荷で提供される実際の動的並列性に動的に適応することができる。これは大幅な節電になりうる。さらに、本システムおよび方法は、開発者が任意の特別な方法で彼らの作業負荷における並列性を通信することを必要としない。アプリケーションはいずれかの方法で修正される必要がなくなることが可能であり、通常の形で配備されうる。さらに、本システムおよび方法は、既存のアプリケーションおよびデバイスと互換性がある。
特定の態様で、MPコントローラへの入力は、スケジューラキュー内のいくつかの実行準備済みのスレッドである。作業負荷における並列性を示す他の入力が使用されうることが理解されよう。しかし、並列性を示さない、1つまたは複数のコアのアイドル/ビジーインジケータは、MPコントローラへの十分な入力ではないことがある。例えば、CPUコアは、100パーセント(100%)使用中であるが、単一スレッドの作業負荷を走らせていることがある。その場合、第2のコアの電源を上げることは、単一スレッドの性能を全く助けない。実際には、第2のコアの電源を上げるために必要なオーバヘッドを導入することによって性能を阻害しうる。より悪くは、単一スレッドの作業負荷のための第2のコアへの電力供給は、第2のコアからの無駄な漏れ電力消費をもたらしうる。
したがって、特定の態様で、それが行うべき十分な並列作業があるという保証なしに第2のコアの電源を上げることは望ましくないことがある。瞬間的意味で、並列作業は、OSスケジューラ内に走らせる準備ができている2つ以上のスレッドが存在するときにのみ可能である。
通常の動作において、デュアルコアの例で、本システムは、第1のCPUコアが休眠状態のままである一方で、第0のCPUコアで動作するDCVSアルゴリズムから開始しうる。このモードで、本システムは、第0のCPUコアの周波数を増やすことによって、瞬間的な一時負荷に応答することができる。本システムは、不十分な実行準備済みのスレッドがある限り、単一コアモードのままでいることができる。
しかし、実行準備済みの閾値Nwがある一定の時間について超過された後は、第0のCPUコアは黙示的に飽和することがあり、第1のCPUコアに使用可能な並列作業負荷もまた明らかに存在する。マルチコアプロセッサ(MP)コントローラは、OSを呼び出して、第1のCPUコアを起動し、OSのスケジューリング可能なリソースのセットに第1のCPUコアを加えることができる。MPコントローラはまた、最適な電圧周波数ポイント、すなわち最も低い電圧での最も高い周波数、で第1のCPUコアを開始し、第1のCPUコアに局所的なDCVSを起動することができる。MPコントローラはまた任意で、最適な電圧周波数ポイントに第0のCPUコアの周波数をリセットすることができる。そうでない場合、MPコントローラは、現在の設定で第0のCPUコアの周波数を残すことができる。
両方のコアはここで、個々に実行するDCVSアルゴリズムで動作しうる。持続する並列作業負荷で、両方のコアが最大周波数を最終的に達成することになる可能性が高くなりうる。しかし、コアが最大周波数から部分的に後退できるようにすることができる負荷の非常に短い一時的休止が存在しうる。しかし、かかる一時的休止は、0に走る準備のできたスレッドの数も減らすことなしには、可能ではない。
十分なかかる一時的休止が生じた後は、実行準備済みのスレッドの平均数を十分長い持続期間の閾値Nsよりも下げさせ、MPコントローラは、OSを呼び出して、第1のCPUコアから任意の適切な状態を保存し、それをそのスケジューリング可能なセットから取り除くことができる。その後に、第1のCPUコアは、無事に電力崩壊されうる。第1のCPUコアが電力崩壊して、本システムは単一コア動作モードに戻ることができる。
1つまたは複数の例示的な態様において、説明される機能は、ハードウェアで、ソフトウェアで、ファームウェアで、または以上の任意の組合せで実施されることが可能である。ソフトウェアで実施される場合、それらの機能は、マシン可読媒体、すなわち、コンピュータ可読媒体などのコンピュータプログラム製品上に格納される、またはそのようなコンピュータプログラム製品上の1つまたは複数の命令もしくはコードとして伝送されることが可能である。コンピュータ可読媒体には、1つの場所から別の場所にコンピュータプログラムを移すことを円滑にする任意の媒体を含め、コンピュータ記憶媒体と通信媒体の両方が含まれる。記憶媒体は、コンピュータによってアクセスされることが可能である任意の利用可能な媒体であることが可能である。例として、限定としてではなく、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態で所望されるプログラムコードを伝送する、または格納するのに使用されることが可能であり、さらにコンピュータによってアクセスされることが可能である他の任意の媒体を備えることが可能である。また、任意の接続が、コンピュータ可読媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、より対線、DSL(デジタル加入者線)、あるいは赤外線、電波、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他の遠隔ソースから伝送される場合、その同軸ケーブル、光ファイバケーブル、より対線、DSL、あるいは赤外線、電波、およびマイクロ波などのワイヤレス技術が、媒体の定義に含められる。本明細書で使用されるディスク(Disk)およびディスク(Disc)には、CD(コンパクトディスク)、レーザディスク、光ディスク、DVD(デジタルバーサタイルディスク)、フロッピー（登録商標）ディスク、およびブルーレイディスクが含まれ、ただし、ディスク(Disk)は、通常、データを磁気的に再現するのに対して、ディスク(Disc)は、データを、レーザを使用して光学的に再現する。また、以上の媒体の組合せも、コンピュータ可読媒体の範囲に含められなければならない。
選択された態様が、図示され、詳細に説明されてきたが、添付の特許請求の範囲によって規定される、本発明の趣旨および範囲を逸脱することなく、様々な代替および変更が行われうることが理解されよう。
100、320 ポータブルコンピューティングデバイス
102 筐体
104 上側筐体部分
106 下側筐体部分
108 ディスプレイ
110 トラックボール入力デバイス
112 電源オンボタン
114 電源オフボタン
116 インジケータライト
118 スピーカ
120 マルチボタンキーボード
122 リセットボタン

Claims (36)

  1. マルチコア中央処理ユニット(CPU)内の電力を動的に制御する方法であって、
    プロセッサにより、前記マルチコアCPUでスケジュールするために使用可能なオペレーティングシステムスケジューラの実行準備済みキューの長さを求めるステップと、
    前記プロセッサにより、前記使用可能なオペレーティングシステムスケジューラの実行準備済みキューの前記長さに基づいて、前記マルチコアCPUの第0のコアの作業負荷における並列性の度合いを算出するステップと、
    前記プロセッサにより、前記第0のコアの前記作業負荷における並列性の前記度合いが第1の起動条件以上であるかどうかを判定するステップと、
    前記第0のコアの前記作業負荷における並列性の前記度合いが前記第1の起動条件以上であり、かつシステム負荷値が所定の条件を満たす場合、前記プロセッサにより、オペレーティングシステムを呼び出して第1のコアの電源を上げるステップとを備え、
    並列性の前記度合いは、オペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数と、前記第0のコア上で実際に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数との合計を含み、
    前記システム負荷値は、前記マルチコアCPUの動作のために起動されるべきコアの数を示す方法。
  2. 前記プロセッサにより、オペレーティングシステムを呼び出して第1のコアの電源を上げるステップが、
    前記第0のコアの前記作業負荷における並列性の前記度合いが、前記第1の起動条件以上である場合、前記プロセッサにより、前記第1の起動条件が満たされている持続時間を算出するステップと、
    前記プロセッサにより、前記持続時間が第1の起動確認条件以上であるかどうかを判定するステップとを備える請求項1に記載の方法。
  3. 前記プロセッサにより、オペレーティングシステムを呼び出して第1のコアの電源を上げるステップが、
    前記持続時間が前記第1の起動確認条件以上である場合、前記プロセッサにより、前記オペレーティングシステムを呼び出して前記第1のコアの電源を上げるステップをさらに備える請求項2に記載の方法。
  4. 前記プロセッサにより、前記オペレーティングシステムを呼び出してスケジューリング可能なリソースのセットに前記第1のコアを追加するステップをさらに備える請求項3に記載の方法。
  5. 前記プロセッサにより、前記第0のコアおよび前記第1のコア上の作業負荷における並列性の度合いを受信するステップと、
    前記プロセッサにより、前記第0のコアおよび前記第1のコア上の前記作業負荷における並列性の前記度合いが第1のスリープ条件以下であるかどうかを判定するステップとをさらに備える請求項4に記載の方法。
  6. 前記第0のコアおよび前記第1のコア上の前記作業負荷における並列性の前記度合いが前記第1のスリープ条件以下であるときに、前記プロセッサにより、前記第1のスリープ条件が満たされる持続時間を判定するステップと、
    前記プロセッサにより、前記第1のスリープ条件が満たされる前記持続時間が第1のスリープ確認条件以上であるかどうかを判定するステップとをさらに備える請求項5に記載の方法。
  7. 前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記プロセッサにより、前記オペレーティングシステムを呼び出して前記第1のコアの現在の状態を保存するステップをさらに備える請求項6に記載の方法。
  8. 前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記プロセッサにより、前記オペレーティングシステムを呼び出して前記第1のコアの電源を落とすステップをさらに備える請求項7に記載の方法。
  9. 前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記プロセッサにより、前記オペレーティングシステムを呼び出してスケジューリング可能なリソースの前記セットから前記第1のコアを取り除くステップをさらに備える請求項8に記載の方法。
  10. マルチコア中央処理ユニット(CPU)でスケジュールするために使用可能なオペレーティングシステムスケジューラの実行準備済みキューの長さを求めるための手段と、
    前記使用可能なオペレーティングシステムスケジューラの実行準備済みキューの前記長さに基づいて、前記マルチコアCPUの第0のコアの作業負荷における並列性の度合いを算出するための手段と、
    前記第0のコアの前記作業負荷における並列性の前記度合いが第1の起動条件以上であるかどうかを判定するための手段と、
    前記第0のコアの前記作業負荷における並列性の前記度合いが前記第1の起動条件以上であり、かつシステム負荷値が所定の条件を満たす場合、オペレーティングシステムを呼び出して第1のコアの電源を上げる手段とを備え、
    並列性の前記度合いは、オペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数と、前記第0のコア上で実際に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数との合計を含み、
    前記システム負荷値は、前記マルチコアCPUの動作のために起動されるべきコアの数を示すワイヤレスデバイス。
  11. オペレーティングシステムを呼び出して第1のコアの電源を上げる手段が、
    前記第0のコアの前記作業負荷における並列性の前記度合いが、前記第1の起動条件以上である場合、前記第1の起動条件が満たされている持続時間を算出するための手段と、
    前記持続時間が第1の起動確認条件以上であるかどうかを判定するための手段とを備える請求項10に記載のワイヤレスデバイス。
  12. オペレーティングシステムを呼び出して第1のコアの電源を上げる手段が、
    前記持続時間が前記第1の起動確認条件以上である場合、前記オペレーティングシステムを呼び出して前記第1のコアの電源を上げる手段をさらに備える請求項11に記載のワイヤレスデバイス。
  13. 前記オペレーティングシステムを呼び出してスケジューリング可能なリソースのセットに前記第1のコアを追加する手段をさらに備える請求項12に記載のワイヤレスデバイス。
  14. 前記第0のコアおよび前記第1のコア上の作業負荷における並列性の度合いを受信する手段と、
    前記第0のコアおよび前記第1のコア上の前記作業負荷における並列性の前記度合いが第1のスリープ条件以下であるかどうかを判定する手段とをさらに備える請求項13に記載のワイヤレスデバイス。
  15. 前記第0のコアおよび前記第1のコア上の前記作業負荷における並列性の前記度合いが前記第1のスリープ条件以下であるときに、前記第1のスリープ条件が満たされる持続時間を判定する手段と、
    前記第1のスリープ条件が満たされる前記持続時間が第1のスリープ確認条件以上であるかどうかを判定する手段とをさらに備える請求項14に記載のワイヤレスデバイス。
  16. 前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出して前記第1のコアの現在の状態を保存する手段をさらに備える請求項15に記載のワイヤレスデバイス。
  17. 前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出して前記第1のコアの電源を落とす手段をさらに備える請求項16に記載のワイヤレスデバイス。
  18. 前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出してスケジューリング可能なリソースの前記セットから前記第1のコアを取り除く手段をさらに備える請求項17に記載のワイヤレスデバイス。
  19. マルチコア中央処理ユニット(CPU)でスケジュールするために使用可能なオペレーティングシステムスケジューラの実行準備済みキューの長さを求める手順と、
    前記使用可能なオペレーティングシステムスケジューラの実行準備済みキューの前記長さに基づいて、前記マルチコアCPUの第0のコアの作業負荷における並列性の度合いを算出する手順と、
    前記第0のコアの前記作業負荷における並列性の前記度合いが第1の起動条件以上であるかどうかを判定する手順と、
    前記第0のコアの前記作業負荷における並列性の前記度合いが前記第1の起動条件以上であり、かつシステム負荷値が所定の条件を満たす場合、オペレーティングシステムを呼び出して第1のコアの電源を上げる手順とを実行するように構成されたプロセッサを備え、
    並列性の前記度合いは、オペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数と、前記第0のコア上で実際に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数との合計を含み、
    前記システム負荷値は、前記マルチコアCPUの動作のために起動されるべきコアの数を示すワイヤレスデバイス。
  20. オペレーティングシステムを呼び出して第1のコアの電源を上げる手順が、
    前記第0のコアの前記作業負荷における並列性の前記度合いが、前記第1の起動条件以上である場合、前記第1の起動条件が満たされている持続時間を算出する手順と、
    前記持続時間が第1の起動確認条件以上であるかどうかを判定する手順とを備える請求項19に記載のワイヤレスデバイス。
  21. オペレーティングシステムを呼び出して第1のコアの電源を上げる手順が、
    前記持続時間が前記第1の起動確認条件以上である場合、前記オペレーティングシステムを呼び出して前記第1のコアの電源を上げる手順をさらに備える請求項20に記載のワイヤレスデバイス。
  22. 前記プロセッサが、
    前記オペレーティングシステムを呼び出してスケジューリング可能なリソースのセットに前記第1のコアを追加する手順を実行するようにさらに構成された請求項21に記載のワイヤレスデバイス。
  23. 前記プロセッサが、
    前記第0のコアおよび前記第1のコア上の作業負荷における並列性の度合いを受信する手順と、
    前記第0のコアおよび前記第1のコア上の前記作業負荷における並列性の前記度合いが第1のスリープ条件以下であるかどうかを判定する手順とを実行するようにさらに構成された請求項22に記載のワイヤレスデバイス。
  24. 前記プロセッサが、
    前記第0のコアおよび前記第1のコア上の前記作業負荷における並列性の前記度合いが前記第1のスリープ条件以下であるときに、前記第1のスリープ条件が満たされる持続時間を判定する手順と、
    前記第1のスリープ条件が満たされる前記持続時間が第1のスリープ確認条件以上であるかどうかを判定する手順とを実行するようにさらに構成された請求項23に記載のワイヤレスデバイス。
  25. 前記プロセッサが、
    前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出して前記第1のコアの現在の状態を保存する手順を実行するようにさらに構成された請求項24に記載のワイヤレスデバイス。
  26. 前記プロセッサが、
    前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出して前記第1のコアの電源を落とす手順を実行するようにさらに構成された請求項25に記載のワイヤレスデバイス。
  27. 前記プロセッサが、
    前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出してスケジューリング可能なリソースの前記セットから前記第1のコアを取り除く手順を実行するようにさらに構成された請求項26に記載のワイヤレスデバイス。
  28. コンピュータに、
    マルチコア中央処理ユニット(CPU)でスケジュールするために使用可能なオペレーティングシステムスケジューラの実行準備済みキューの長さを求める手順と、
    前記使用可能なオペレーティングシステムスケジューラの実行準備済みキューの前記長さに基づいて、前記マルチコアCPUの第0のコアの作業負荷における並列性の度合いを算出する手順と、
    前記第0のコアの前記作業負荷における並列性の前記度合いが第1の起動条件以上であるかどうかを判定する手順と、
    前記第0のコアの前記作業負荷における並列性の前記度合いが前記第1の起動条件以上であり、かつシステム負荷値が所定の条件を満たす場合、オペレーティングシステムを呼び出して第1のコアの電源を上げる手順とを実行させるように構成されたコンピュータ実行可能な命令を格納し、
    並列性の前記度合いは、オペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数と、前記第0のコア上で実際に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数との合計を含み、
    前記システム負荷値は、前記マルチコアCPUの動作のために起動されるべきコアの数を示すコンピュータ読み取り可能な記憶媒体。
  29. オペレーティングシステムを呼び出して第1のコアの電源を上げる手順が、
    前記第0のコアの前記作業負荷における並列性の前記度合いが、前記第1の起動条件以上である場合、前記第1の起動条件が満たされている持続時間を算出する手順と、
    前記持続時間が第1の起動確認条件以上であるかどうかを判定する手順とを備える請求項28に記載のコンピュータ読み取り可能な記憶媒体。
  30. オペレーティングシステムを呼び出して第1のコアの電源を上げる手順が、
    前記持続時間が前記第1の起動確認条件以上である場合、前記オペレーティングシステムを呼び出して前記第1のコアの電源を上げる手順をさらに備える請求項29に記載のコンピュータ読み取り可能な記憶媒体。
  31. 前記コンピュータに、
    前記オペレーティングシステムを呼び出してスケジューリング可能なリソースのセットに前記第1のコアを追加する手順を実行させるように構成されたコンピュータ実行可能な命令をさらに格納した請求項30に記載のコンピュータ読み取り可能な記憶媒体。
  32. 前記コンピュータに、
    前記第0のコアおよび前記第1のコア上の作業負荷における並列性の度合いを受信する手順と、
    前記第0のコアおよび前記第1のコア上の前記作業負荷における並列性の前記度合いが第1のスリープ条件以下であるかどうかを判定する手順とを実行させるように構成されたコンピュータ実行可能な命令をさらに格納した請求項31に記載のコンピュータ読み取り可能な記憶媒体。
  33. 前記コンピュータに、
    前記第0のコアおよび前記第1のコア上の前記作業負荷における並列性の前記度合いが前記第1のスリープ条件以下であるときに、前記第1のスリープ条件が満たされる持続時間を判定する手順と、
    前記第1のスリープ条件が満たされる前記持続時間が第1のスリープ確認条件以上であるかどうかを判定する手順とを実行させるように構成されたコンピュータ実行可能な命令をさらに格納した請求項32に記載のコンピュータ読み取り可能な記憶媒体。
  34. 前記コンピュータに、
    前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出して前記第1のコアの現在の状態を保存する手順を実行させるように構成されたコンピュータ実行可能な命令をさらに格納した請求項33に記載のコンピュータ読み取り可能な記憶媒体。
  35. 前記コンピュータに、
    前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出して前記第1のコアの電源を落とす手順を実行させるように構成されたコンピュータ実行可能な命令をさらに格納した請求項34に記載のコンピュータ読み取り可能な記憶媒体。
  36. 前記コンピュータに、
    前記第1のスリープ条件が満たされる前記持続時間が前記第1のスリープ確認条件以上であるときに、前記オペレーティングシステムを呼び出してスケジューリング可能なリソースの前記セットから前記第1のコアを取り除く手順を実行させるように構成されたコンピュータ実行可能な命令をさらに格納した請求項35に記載のコンピュータ読み取り可能な記憶媒体。
JP2012544561A 2009-12-16 2010-11-24 推定される作業負荷並列性に基づき中央処理装置電力を制御するためのシステムおよび方法 Expired - Fee Related JP5893568B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US28695309P 2009-12-16 2009-12-16
US61/286,953 2009-12-16
US12/944,140 2010-11-11
US12/944,140 US9563250B2 (en) 2009-12-16 2010-11-11 System and method for controlling central processing unit power based on inferred workload parallelism
PCT/US2010/058075 WO2011084260A1 (en) 2009-12-16 2010-11-24 System and method for controlling central processing unit power based on inferred workload parallelism

Publications (2)

Publication Number Publication Date
JP2013513891A JP2013513891A (ja) 2013-04-22
JP5893568B2 true JP5893568B2 (ja) 2016-03-23

Family

ID=44144255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544561A Expired - Fee Related JP5893568B2 (ja) 2009-12-16 2010-11-24 推定される作業負荷並列性に基づき中央処理装置電力を制御するためのシステムおよび方法

Country Status (7)

Country Link
US (1) US9563250B2 (ja)
EP (1) EP2513745B1 (ja)
JP (1) JP5893568B2 (ja)
KR (1) KR101409055B1 (ja)
CN (1) CN102656539B (ja)
BR (1) BR112012014308B1 (ja)
WO (1) WO2011084260A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166319B2 (en) * 2009-07-02 2012-04-24 Telefonaktiebolaget L M Ericsson (Publ) Methods and systems for use-case aware voltage selection
US8650426B2 (en) * 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US20110145559A1 (en) * 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US9128705B2 (en) * 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8909962B2 (en) * 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
KR101155202B1 (ko) * 2009-12-24 2012-06-13 포항공과대학교 산학협력단 멀티 코어 프로세서의 전력 관리 방법, 멀티 코어 프로세서의 전력 관리 방법이 기록된 기록매체 및 이를 실행하는 멀티 코어 프로세서 시스템
EP2385440A1 (en) * 2010-05-07 2011-11-09 ST-Ericsson SA Method and system for controlling the operation of an electronic device
KR101770587B1 (ko) * 2011-02-21 2017-08-24 삼성전자주식회사 멀티코어 프로세서의 핫 플러깅 방법 및 멀티코어 프로세서 시스템
US9804893B2 (en) 2011-04-08 2017-10-31 Qualcomm Incorporated Method and apparatus for optimized execution using resource utilization maps
US9086883B2 (en) 2011-06-10 2015-07-21 Qualcomm Incorporated System and apparatus for consolidated dynamic frequency/voltage control
CN102955549B (zh) * 2011-08-29 2016-06-29 华为技术有限公司 一种多核cpu的电源管理方法、系统及cpu
KR20130040485A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법
JP5554358B2 (ja) * 2012-03-23 2014-07-23 株式会社東芝 マルチプロセッサシステムおよび電力制御方法
CN103150005A (zh) * 2013-03-01 2013-06-12 福州瑞芯微电子有限公司 非对称低功耗移动设备的多核结构
CN109240481B (zh) * 2013-08-28 2020-08-11 威盛电子股份有限公司 多核微处理器及使用其省电的方法
US9652022B2 (en) * 2014-08-28 2017-05-16 Qualcomm Incorporated System and method for providing dynamic quality of service levels based on coprocessor operation
US20160306416A1 (en) * 2015-04-16 2016-10-20 Intel Corporation Apparatus and Method for Adjusting Processor Power Usage Based On Network Load
KR102375925B1 (ko) 2015-08-31 2022-03-17 삼성전자주식회사 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법
CN106055079B (zh) 2016-05-31 2017-11-24 广东欧珀移动通信有限公司 一种中央处理器的管理方法、及装置
CN106227602A (zh) * 2016-07-26 2016-12-14 张升泽 负载在多核芯片之间的分配方法及系统
US10303384B1 (en) * 2017-11-28 2019-05-28 Western Digital Technologies, Inc. Task readiness for queued storage tasks
CN111666140A (zh) * 2020-05-28 2020-09-15 北京百度网讯科技有限公司 资源调度方法、装置、设备和存储介质

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US36878A (en) * 1862-11-04 Improvement in machines for making brace-jaws for steam-boilers
US115495A (en) * 1871-05-30 Improvement in fme-plugs
US187775A (en) * 1877-02-27 Improvement in shoe-tips
JPS593651A (ja) 1982-06-30 1984-01-10 Fujitsu Ltd フア−ムウエアによる性能測定システム
JPH0351902A (ja) 1989-07-20 1991-03-06 Tokyo Electric Co Ltd データ処理装置
US5644769A (en) * 1993-06-14 1997-07-01 Matsushita Electric Industrial Co., Ltd. System for optimizing program by virtually executing the instruction prior to actual execution of the program to invalidate unnecessary instructions
JPH086681A (ja) 1994-04-18 1996-01-12 Hitachi Ltd 省電力制御システム
JP2770760B2 (ja) 1995-01-04 1998-07-02 日本電気株式会社 電力分散マルチプロセッサ
JPH10268963A (ja) 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JPH11143839A (ja) 1997-11-14 1999-05-28 Nec Corp 負荷分散制御システムおよび方法
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
US6230183B1 (en) 1998-03-11 2001-05-08 International Business Machines Corporation Method and apparatus for controlling the number of servers in a multisystem cluster
KR100613201B1 (ko) * 2000-08-28 2006-08-18 마이크로코넥트 엘엘씨 씨피유 사용량 측정 방법
TW521177B (en) * 2000-08-31 2003-02-21 Primarion Inc Apparatus and system for providing transient suppression power regulation
KR100487543B1 (ko) 2000-09-01 2005-05-03 엘지전자 주식회사 시피유 스케쥴링 방법
US6718474B1 (en) 2000-09-21 2004-04-06 Stratus Technologies Bermuda Ltd. Methods and apparatus for clock management based on environmental conditions
JP2002099433A (ja) 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US6829713B2 (en) * 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7596709B2 (en) * 2000-12-30 2009-09-29 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7017060B2 (en) 2001-03-19 2006-03-21 Intel Corporation Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
US20030123253A1 (en) * 2001-05-08 2003-07-03 Krietzman Mark Howard Multi-layered thin flat illuminator
US6901522B2 (en) * 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
US7058824B2 (en) * 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7318164B2 (en) 2001-12-13 2008-01-08 International Business Machines Corporation Conserving energy in a data processing system by selectively powering down processors
US6978389B2 (en) * 2001-12-20 2005-12-20 Texas Instruments Incorporated Variable clocking in an embedded symmetric multiprocessor system
JP2003256067A (ja) 2002-03-01 2003-09-10 Mitsubishi Electric Corp 省電力制御方式及び省電力制御方法及びプログラム及び記録媒体
JP2003271401A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 負荷監視機能を有するマイクロプロセッサ
US7634668B2 (en) 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US6908227B2 (en) 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US7194385B2 (en) 2002-11-12 2007-03-20 Arm Limited Performance level setting of a data processing system
US7240223B2 (en) * 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system
GB2403823B (en) 2003-07-08 2005-09-21 Toshiba Res Europ Ltd Controller for processing apparatus
US7134031B2 (en) * 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
JP4549652B2 (ja) 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
US7107187B1 (en) * 2003-11-12 2006-09-12 Sprint Communications Company L.P. Method for modeling system performance
JP3884427B2 (ja) 2003-12-10 2007-02-21 東芝ソリューション株式会社 計算機システム及び資源割り当てプログラム
US7133806B2 (en) * 2004-05-13 2006-11-07 Ittiam Systems (P) Ltd Method and apparatus for measurement of processor-utilization
US7401240B2 (en) 2004-06-03 2008-07-15 International Business Machines Corporation Method for dynamically managing power in microprocessor chips according to present processing demands
US7219245B1 (en) * 2004-06-03 2007-05-15 Advanced Micro Devices, Inc. Adaptive CPU clock management
KR100716730B1 (ko) * 2004-06-11 2007-05-14 삼성전자주식회사 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치
JP3805344B2 (ja) 2004-06-22 2006-08-02 株式会社ソニー・コンピュータエンタテインメント プロセッサ、情報処理装置およびプロセッサの制御方法
US7739527B2 (en) * 2004-08-11 2010-06-15 Intel Corporation System and method to enable processor management policy in a multi-processor environment
US7761874B2 (en) * 2004-08-13 2010-07-20 Intel Corporation Managing processing system power and performance based on utilization trends
US7711966B2 (en) * 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7370189B2 (en) * 2004-09-30 2008-05-06 Intel Corporation Method and apparatus for establishing safe processor operating points in connection with a secure boot
US7543161B2 (en) * 2004-09-30 2009-06-02 International Business Machines Corporation Method and apparatus for tracking variable speed microprocessor performance caused by power management in a logically partitioned data processing system
US7346787B2 (en) * 2004-12-07 2008-03-18 Intel Corporation System and method for adaptive power management
US7814485B2 (en) 2004-12-07 2010-10-12 Intel Corporation System and method for adaptive power management based on processor utilization and cache misses
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US7369967B1 (en) * 2004-12-27 2008-05-06 Sprint Communications Company L.P. System and method for monitoring and modeling system performance
US7502948B2 (en) * 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US7467291B1 (en) * 2005-02-28 2008-12-16 Sun Microsystems, Inc. System and method for calibrating headroom margin
JP2006268166A (ja) 2005-03-22 2006-10-05 Fuji Xerox Co Ltd 情報処理装置、方法、及びプログラム
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
EP1949203B1 (en) 2005-07-14 2011-11-30 Nxp B.V. Using historic load profiles to dynamically adjust operating frequency and available power to a handheld multimedia device processor core
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7548859B2 (en) 2005-08-03 2009-06-16 Motorola, Inc. Method and system for assisting users in interacting with multi-modal dialog systems
US7904912B2 (en) 2005-08-30 2011-03-08 International Business Machines Corporation Adaptive processor utilization reporting handling different processor frequencies
US7689838B2 (en) * 2005-12-22 2010-03-30 Intel Corporation Method and apparatus for providing for detecting processor state transitions
US7233188B1 (en) * 2005-12-22 2007-06-19 Sony Computer Entertainment Inc. Methods and apparatus for reducing power consumption in a processor using clock signal control
US7263457B2 (en) 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7650527B2 (en) * 2006-02-07 2010-01-19 Broadcom Corporation MIPS recovery technique
US7574613B2 (en) 2006-03-14 2009-08-11 Microsoft Corporation Scaling idle detection metric for power management on computing device
US20070260898A1 (en) * 2006-05-03 2007-11-08 Edward Burton Voltage regulator with suspend mode
US20080005591A1 (en) * 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
JP4808108B2 (ja) 2006-08-29 2011-11-02 パナソニック株式会社 プロセッサシステム
WO2008047179A1 (en) 2006-10-20 2008-04-24 Freescale Semiconductor, Inc. Device having redundant core and a method for providing core redundancy
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
JP2008129846A (ja) 2006-11-21 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> データ処理装置、データ処理方法およびプログラム
GB2445167A (en) * 2006-12-29 2008-07-02 Advanced Risc Mach Ltd Managing performance of a processor
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
CN101241390B (zh) 2007-02-07 2011-04-13 华硕电脑股份有限公司 多核心处理器的效能调整方法
US7783906B2 (en) 2007-02-15 2010-08-24 International Business Machines Corporation Maximum power usage setting for computing device
US7730340B2 (en) * 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US7849349B2 (en) * 2007-03-28 2010-12-07 Qimonda Ag Reduced-delay clocked logic
JP4739271B2 (ja) 2007-04-19 2011-08-03 株式会社富士通アドバンストエンジニアリング 電源制御装置、仮想サーバ管理システム、電源制御方法および電源制御プログラム
US7865751B2 (en) * 2007-06-18 2011-01-04 Intel Corporation Microarchitecture controller for thin-film thermoelectric cooling
US7902800B2 (en) * 2007-07-13 2011-03-08 Chil Semiconductor Corporation Adaptive power supply and related circuitry
JP4834625B2 (ja) 2007-07-31 2011-12-14 株式会社東芝 電源管理装置及び電源管理方法
US8356306B2 (en) * 2007-07-31 2013-01-15 Hewlett-Packard Development Company, L.P. Workload management controller using dynamic statistical control
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
CN101414268A (zh) 2007-10-15 2009-04-22 南京大学 一种在ARM MPCore处理器上管理处理器热插拔的方法
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
JP5433837B2 (ja) 2007-12-05 2014-03-05 株式会社日立製作所 仮想計算機システム、仮想計算機の制御方法及びプログラム
US8024590B2 (en) * 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
JP4488072B2 (ja) 2008-01-18 2010-06-23 日本電気株式会社 サーバシステム、及びサーバシステムの電力削減方法
US8245236B2 (en) * 2008-02-27 2012-08-14 International Business Machines Corporation Lock based moving of threads in a shared processor partitioning environment
JP4996519B2 (ja) 2008-03-27 2012-08-08 パナソニック株式会社 仮想マルチプロセッサ、システムｌｓｉ、携帯電話機器、及び仮想マルチプロセッサの制御方法
US20090271646A1 (en) * 2008-04-24 2009-10-29 Vanish Talwar Power Management Using Clustering In A Multicore System
US8892916B2 (en) * 2008-08-06 2014-11-18 International Business Machines Corporation Dynamic core pool management
US8170845B2 (en) * 2008-09-24 2012-05-01 International Business Machines Corporation Method and apparatus for automatic performance modeling with load dependent service times and overheads
US8195962B2 (en) * 2008-11-11 2012-06-05 Globalfoundries Inc. Method and apparatus for regulating power consumption
US8261112B2 (en) * 2008-12-08 2012-09-04 International Business Machines Corporation Optimizing power consumption by tracking how program runtime performance metrics respond to changes in operating frequency
CN101436098A (zh) 2008-12-24 2009-05-20 华为技术有限公司 降低多核对称多处理系统的功耗的方法及装置
US8245070B2 (en) * 2008-12-30 2012-08-14 Intel Corporation Method for optimizing voltage-frequency setup in multi-core processor systems
JP5091912B2 (ja) * 2009-05-21 2012-12-05 株式会社東芝 マルチコアプロセッサシステム
US8924975B2 (en) 2009-07-23 2014-12-30 Empire Technology Development Llc Core selection for applications running on multiprocessor systems based on core and application characteristics
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9104411B2 (en) * 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8650426B2 (en) 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US20110145559A1 (en) 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US9176572B2 (en) * 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature

Also Published As

Publication number Publication date
WO2011084260A1 (en) 2011-07-14
US20110145615A1 (en) 2011-06-16
EP2513745B1 (en) 2018-04-04
KR20120105523A (ko) 2012-09-25
US9563250B2 (en) 2017-02-07
KR101409055B1 (ko) 2014-07-02
EP2513745A1 (en) 2012-10-24
CN102656539B (zh) 2015-09-09
BR112012014308A2 (pt) 2016-07-05
BR112012014308B1 (pt) 2021-01-19
JP2013513891A (ja) 2013-04-22
CN102656539A (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5893568B2 (ja) 推定される作業負荷並列性に基づき中央処理装置電力を制御するためのシステムおよび方法
KR101409141B1 (ko) 멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법
EP2513746B1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
JP5472886B2 (ja) 仮想化されたシステムにおける中央処理装置電力を制御するためのシステムおよび方法
EP2513747B1 (en) System and method for controlling central processing unit power with reduced frequency oscillations
US20110145559A1 (en) System and method for controlling central processing unit power with guaranteed steady state deadlines
JP5662478B2 (ja) 中央処理装置内のデータをサンプリングするシステムおよび方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141104

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160224

R150 Certificate of patent or registration of utility model

Ref document number: 5893568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees