KR20120088728A - 캐리어 기판 상에 부품을 가진 배열체를 제조하기 위한 방법, 반제품을 제조하기 위한 방법 및 배열체, 및 반제품 - Google Patents

캐리어 기판 상에 부품을 가진 배열체를 제조하기 위한 방법, 반제품을 제조하기 위한 방법 및 배열체, 및 반제품 Download PDF

Info

Publication number
KR20120088728A
KR20120088728A KR1020127010465A KR20127010465A KR20120088728A KR 20120088728 A KR20120088728 A KR 20120088728A KR 1020127010465 A KR1020127010465 A KR 1020127010465A KR 20127010465 A KR20127010465 A KR 20127010465A KR 20120088728 A KR20120088728 A KR 20120088728A
Authority
KR
South Korea
Prior art keywords
substrate
spacer elements
cover
arrangement
component
Prior art date
Application number
KR1020127010465A
Other languages
English (en)
Other versions
KR101689541B1 (ko
Inventor
위르겐 라입
시몬 마우스
울리 한센
Original Assignee
엠에스지 리쏘글라스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠에스지 리쏘글라스 아게 filed Critical 엠에스지 리쏘글라스 아게
Publication of KR20120088728A publication Critical patent/KR20120088728A/ko
Application granted granted Critical
Publication of KR101689541B1 publication Critical patent/KR101689541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 캐리어 기판 상에 부품을 가진 배열체의 제조 방법에 관한 것으로, 상기 방법은 커버 기판의 배면에 스페이서 요소들을 제조하는 단계, 캐리어 기판의 커버면 상에 부품을 배열하는 단계, 및 상기 적어도 하나의 빈 공간에 상기 부품을 위치시키고 상기 공간을 폐쇄하기 위해, 상기 캐리어 기판 상에 형성된 스페이서 요소들을 배열하는 단계를 포함한다. 또한, 본 발명은 배열체, 부품 배열체를 위한 반제품의 제조 방법과 아울러, 부품 배열체를 위한 반제품에 관한 것이다.

Description

캐리어 기판 상에 부품을 가진 배열체를 제조하기 위한 방법, 반제품을 제조하기 위한 방법 및 배열체, 및 반제품{METHOD FOR PRODUCING A HOUSING WITH A COMPONENT IN A HOLLOW SPACE, CORRESPONDING HOUSING, METHOD FOR PRODUCING A SEMI-FINISHED PRODUCT, AND SEMI-FINISHED PRODUCT}
본 발명은 캐리어 기판 상에 부품을 가진 배열체를 제조하기 위한 방법, 반제품을 제조하기 위한 방법 및 배열체, 및 반제품에 관한 것이다.
특히, 전자 부품들과 관련된 기술 분야에서, 전자 부품이 캐리어 기판, 예컨대, 반도체 재료에 제공된 배열체가 공지되어 있다. 봉지(encapsulation) 또는 밀봉(capsulation)으로도 불리우는, 부품이 빈 공간에 배열되는 배열체에 대한 다양한 제안들이 이루어졌다.
광학 부품이 캐리어 기판 상의 리세스 또는 공동에 배열되는 배열체가 미국특허 제 6,932,519B2 호로부터 공지되어 있다. 캐리어 기판으로부터 커버 기판을 이격시켜 빈 공간을 형성하기 위해, 캐리어 기판의 커버면 상의 리세스로부터 측방향으로 배열되는 스페이서 요소들이 사용된다. 캐리어 기판의 리세스는 비스듬한 또는 경사진 에지면들로 형성된다.
미국특허 제 6,969,639B2 호는, 캐리어 기판의 커버면 상에서, 스페이서 요소들과 커버 기판에 의해 형성된 빈 공간에 전자 부품이 배열되는 배열체를 개시하고 있다. 전자 부품을 위한 전기적 콘택트들은 상기 빈 공간으로부터 연장되어 있다.
광전자 반도체 모듈 및 그 제조 방법이 독일특허공개 제 10 2007 039 291A1 호로부터 공지되어 있다. 상기 광전자 반도체 모듈은 칩 캐리어, 상기 칩 캐리어 상에 실장된 발광 반도체 칩, 및 상기 칩 캐리어로부터 먼 쪽에 있는 반도체 칩의 측면에 배열되어 프레임 섹션을 나타내는 커버 요소를 갖고, 상기 프레임 섹션은 반도체를 측방향으로 둘러싸고 있다. 상기 프레임 섹션은 결합 접착층 없이 커버 플레이트와 연결되고, 상기 커버 플레이트로부터 멀리 떨어진 측면에서 칩 케리어와 연결된다. 상기 프레임 섹션은 부품들을 수용하기 위해 빈 공간들에 접하는 스페이서들을 형성한다. 상기 프레임 섹션은 소위 프레임 웨이퍼에 편측성으로(unilaterally) 구조화된 마스크 층을 제공함으로써 제조된다. 그 다음, 프레임 웨이퍼를 통해 에칭함으로써 그 내부에 개구들이 형성된다. 이에 후속하여, 마스크 층이 제거되고, 커버 플레이트 웨이퍼에 프레임 섹션이 제공됨으로써, 부품들을 수용하기 위한 빈 공간들이 생성된다.
공지의 방법들은 얇거나 대량의 스페이서들을 형성하고자 하는 경우 단점들이 있다. 공지의 방법들에서 요구되는 얇은 프레임 웨이퍼들은 부서지기 쉽고, 커버 플레이트 웨이퍼에 제공될 때 파손될 위험이 높다. 또한, 프레임 웨이퍼들은 연속적인 개구들을 나타내며, 이는 당업계에서 일반적으로 접하게 되는 진공 핸들러에 의한 자동 핸들링을 불가능하게 한다. 이러한 문제점이 몇몇 응용예에서 임시로 접합된 캐리어 웨이퍼들에 의해 회피될 수 있으나, 그렇게 하면, 추가적인 재료 사용과 추가적인 공정 단계들을 야기하게 됨으로써, 가격 상승을 초래하게 된다.
독일특허공개 제 10 2004 025 735A1 호는 수신기가 빈 공간에 배열되는 광학 수신기용 하우징을 개시하고 있다.
독일특허공개 제 10 2004 025 775A1 호는 통합된 광학 요소와 통합된 정렬 포스트를 나타내는 표면 발광 레이저 하우징들을 개시하고 있다.
독일특허공개 제 1 729 350A2 호는 소위 LED 패키지를 개시하고 있다.
미국특허공개 제 2002/018911A1 호는 부품들이 봉입된 광전자 요소를 또한 개시하고 있다.
유럽특허 제 0 305 112B1 호는 광전자 소자에 광학 필터를 커플링하기 위한 장치를 개시하고 있다.
독일특허공개 제 199 63 550A1 호는 편측성으로 접촉된 자가-번들형(self-bundling) 반도체 본체를 포함하는 양극성 광원을 개시하고 있다.
독일특허공개 제 10 2004 045 947A1 호는 발광 다이오드가 빈 공간에 배열되는 발광 다이오드 배열체를 개시하고 있다.
유럽특허공개 제 0 731 509A1 호는 렌즈 시스템을 유지하는 스페이서들이 플로어 플레이트 상에 배열되는 광전자 변환기와 아울러 그 제조 방법을 개시하고 있다.
또한, 미국특허공개 제 2009/0001405A1 호는 프레임 섹션이 부품들을 수용하기 위한 공간을 형성하는 발광 부품에 관한 것이다.
본 발명의 목적은, 캐리어 기판 상에 부품, 특히 전자 부품을 가진 배열체를 위해, 봉입된 부품들과 함께 가능한 응용예들을 최적화하고, 높은 수율과 비용 효율적인 제조를 가능하게 하는 개선된 기술을 제공하는 것이다. 상기 봉입은, 특히, 주변 습도에 대해, 바람직하게 밀폐식으로(hermetically) 또는 준 밀폐식으로 밀봉되는 것이다.
본 발명에서, 이 목적은 독립항 제 1 항에 따른 캐리어 기판 상에 부품을 가진 배열체의 제조 방법과 아울러, 독립항 제 13 항에 따른 배열체에 의해 달성된다. 또한, 청구항 제 15 항에 따른 봉입된 부품을 가진 부품 배열체를 위한 반제품의 제조 방법과 아울러, 독립항 제 16 항에 따른 부품 배열체를 위한 반제품이 제공된다. 본 발명의 유리한 실시예들이 종속항의 요지이다.
본 발명의 일 양태는, 스페이서 요소들이 커버 기판의 배면에 제조되는, 캐리어 기판 상에 부품을 가진 배열체의 제조 방법을 제공한다. 상기 방법은, 기판을 제공하는 단계, 선택된 기판 표면의 영역에 하나 또는 그 이상의 리세스들(공동들)을 형성하는 단계, 적어도 하나의 리세스형 빈 공간(recessed hollow space)을 형성하기 위해 상기 선택된 기판 상에 커버 기판을 위치시키는 단계, 및 상기 적어도 하나의 리세스형 빈 공간을 개방하여, 상기 선택된 표면과 반대인 기판 표면의 영역에서 개방되는 적어도 하나의 빈 공간에 상기 커버 기판과 함께 접하는 분리된 스페이서 요소들을 형성하기 위해, 상기 선택된 표면과 반대인 기판 표면으로부터 상기 기판을 배면 박화(thinning back)하는 단계를 포함한다. 또한, 캐리어 기판의 커버면 상에 배열된 부품이 더 제공되고, 상기 적어도 하나의 빈 공간에 상기 부품을 위치시키고 상기 공간을 폐쇄하기 위해, 스페이서 요소들이 캐리어 기판 상에 배열된 커버 기판 상에 형성된다.
본 발명의 다른 양태는 상기 방법에 따라 제조된 배열체를 제공하고, 상기 배열체는 캐리어 기판, 상기 캐리어 기판의 커버면 상의 빈 공간에 위치되는 봉입된 부품, 및 상기 부품을 위한 전기적 콘택트들을 포함하며, 상기 빈 공간은 상기 캐리어 기판의 커버면 상에 배열된 스페이서 요소들과, 상기 스페이서 요소들 상에 실장된 커버 기판을 포함하고, 상기 스페이서 요소들은 약 10㎛ 내지 약 300㎛의 높이, 바람직하게는 약 30㎛ 내지 약 300㎛의 높이, 및 더 바람직하게는 약 30㎛ 내지 약 100㎛의 높이를 나타낸다. 놀랍게도, 전술한 방법은 상대적으로 낮은 설계 높이를 가진 스페이서 요소들을 안정적이고 재현가능하게 제조할 수 있도록 한다는 것이 밝혀졌다.
본 발명의 다른 양태는, 부품 배열체, 특히, 봉입된 부품을 가진 부품 배열체를 위한 반제품의 제조 방법을 제공하며, 상기 방법은 커버 기판을 제공하는 단계, 스페이서 요소들과, 상기 커버 기판의 배면 상의 상기 스페이서 요소들 사이에 형성되는 수용 공간을 형성하는 단계를 포함하며, 상기 수용 공간은 캐리어 기판 상에 커버 기판을 배열할 때 적어도 하나의 부품을 봉입 수용하도록 구성된다. 상기 스페이서 요소들을 제조하는 단계는 기판을 제공하는 단계, 선택된 기판 표면의 영역에 하나 또는 그 이상의 리세스들(공동들)을 형성하는 단계, 적어도 하나의 리세스형 빈 공간을 형성하기 위해 상기 선택된 기판 상에 커버 기판을 배열하는 단계, 및 상기 적어도 하나의 리세스형 빈 공간을 개방하여, 상기 선택된 표면과 반대인 기판 표면의 영역에서 개방되는 상기 수용 공간에 상기 커버 기판과 함께 접하는 분리된 스페이서 요소들을 형성하기 위해, 상기 선택된 표면과 반대인 기판 표면으로부터 상기 기판을 배면 박화하는 단계를 포함한다.
본 발명의 양태는 전술한 방법에 따라 제조되는 부품 배열체를 위한 반제품을 더 제공하며, 상기 배면 상에 구조화된 스페이서 요소들이 커버 기판 상에 형성되고, 하나의 부품을 수용하도록 구성된 적어도 하나의 리세스형 빈 공간이 상기 구조화된 스페이서 요소들 사이에 형성되며, 상기 스페이서 요소들은 약 10㎛ 내지 약 300㎛의 높이, 바람직하게는 약 30㎛ 내지 약 300㎛의 높이, 및 더 바람직하게는 약 30㎛ 내지 약 100㎛의 높이를 나타낸다.
제안된 상기 방법은, 캐리어 기판 및 그 위에 배열된 부품, 특히, 전기 또는 전자 부품을 포함하는 부품과는 본래 독립적으로, 구조화된 형태의 스페이서 요소들(구조화된 스페이서 요소들)을 커버 기판의 배면 상에 제조할 수 있는 기회를 제공하며, 2개의 반제품들을 이용하여, 구체적으로는, 한편으론 부품이 위에 배열된 캐리어 기판과 다른 한편으론 배면에 스페이서 요소들이 형성된 커버 기판을 이용하여 배열체를 제조할 수 있는 기회를 제공한다. 그 결과, 오직 커버 기판과 스페이서 요소들만 프로세스되기 때문에, 이 제조 단계들이 캐리어 기판 또는 부품에 대해 미칠 수도 있었던 모든 잠재적인 영향들을 무시하고, 스페이서 요소들이 커버 기판의 배면에 형성될 수 있다. 마찬가지로, 부품들은 스페이서 요소들과는 독립적으로 캐리어 기판의 커버면 상에 배열된다. 배면 박화는 특히 소정의 높이를 가진 스페이서 요소들을 제조할 수 있도록 한다. 상황에 따라서, 공지의 배열체에 비해 감소된 설계 높이를 가진 스페이서들을 형성하도록, 높이를 반영한 적용 요건들이 만들어질 수 있다.
본 발명의 유리한 실시예는, 다른 부품을 가진 다른 빈 공간/수용 공간을 생성하는 단계를 포함하는, 커버 기판 상에 형성된 스페이서 요소를 배열하는 단계를 제공할 수 있다. 상기 빈 공간과 관련된 전후의 설명은 상기 추가적인 빈 공간/수용 공간에 대해서도 동일하게 적용된다.
예를 들면, 상기 기판은, 예컨대, 건식 또는 습식 에칭에 의해, 하나 또는 그 이상의 리세스들이 형성된 반도체 기판, 예컨대, Si를 포함한다. 기판 표면에 커버 기판이 배열된 후 또는 그 전에 이미 형성된 임의의 형태의 금속 코팅들 또는 유전층들이 제공될 수 있다. 여타 실시예들에서, 금속 코팅들은 (바람직하게, UV를 포함한 넓은 스펙트럼 범위에서 반사기로서)알루미늄 또는 (바람직하게, 가시 스펙트럼 범위에서 반사기로서)은을 포함할 수 있다. 일 실시예는, 예컨대, 구조화되지 않은 유리 웨이퍼일 수 있는 커버 기판을 접착식으로 접합하는 단계를 포함한다. 기판의 배면 박화는, 예컨대, 에칭 및/또는 기계가공에 의해 이루어진다.
배면 박화 전 기판과 커버 기판의 접합은 접착제 접합(접착제 결합)에 의해 이루어진다. 알칼리 유리로부터 제조된 커버 기판과 실리콘 스페이서의 경우, 결합은 양극 접합에 의해 이루어질 수도 있다. 기판들 간의 경계층은 양극 접합에서 완전히 밀폐형이며, 일반 접착제 접합에서는 단지 준 밀폐형이다. 또한, 실리콘으로 제조된 커버 기판에 알칼리 증발 유리(alkaline evaporated glass)를 포함한 구조화된 층이 제공될 수 있으며, 이에 후속하여, Si 스페이서 요소와 커버 기판의 접합이 다시 한번 양극 접합에 의해 이루어진다. 구조화된 스페이서 요소와 커버 기판은 직접 접합(선택적으로, 플라즈마 전처리 또는 열 후처리에 의해, 폴리싱된 표면들 간의 접합)에 의해 연결될 수 있다.
커버 기판과 스페이서 요소의 표면에 대한 대응하는 금속 코팅들의 제공은 소위 공융(eutectic) 접합에 의해 대응하는 온도들에서의 접합을 또한 가능하게 하며, 구리 또는 주석이, 예컨대, 금속 코팅 파트너로서 사용될 수 있다. 땜납 접합이 또한 사용될 수 있다. 이는, 예컨대, 스크린 인쇄에 의해, 땜납 페이스트 또는 땜납 유리의 구조화된 제공을 포함하고, 이에 후속하여, 땜납에 대한 재용융 또는 정착(fusing)이 이루어진다.
스페이서 요소들을 형성하기 위해 에칭 프로세스들이 사용될 수 있다. Si는 수성 KOH 용액을 이용한 100-배향(orientation)에서 습식 에칭될 수 있다. 이는 54.7°의 전형적인 각도로 111-배향을 따라 에칭 경계 평면들을 생성한다. 다른 표면 배향들을 고려하여, 그에 따른 상이한 플랭크 각도(flank angles)들이 실현될 수 있다. 건식 에칭 프로세스들은 플랭크 각도들의 형성과 목표한 각도로부터 벗어난 플랭크 각도들의 조절을 가능하게 한다. 예를 들면, 응용예에 따라, 현저히 얕은 각도, 예컨대, 30° 내지 45°, 또는 깊은 각도, 예컨대, 60° 내지 90°를 형성할 수 있다. 특정 응용예들에 대하여, 조절된 입사각 또는 출사각이 바람직할 수 있다. 건식 에칭 프로세스(보쉬 프로세스(Bosch process))들을 사용하여 거의 수직한 벽체들이 또한 에칭될 수 있다. 유사한 방식으로, 건식 에칭 프로세스들은 비단조(non-monotonous)의 일정한 진행, 즉 에칭 플랭크들을 위한 곡면들의 형성을 가능하게 한다. 예컨대, 이는 마이크로-파라볼릭 반사기에서 응용예를 찾을 수 있다.
본 발명의 바람직한 다른 개선예는, 상기 하나 또는 그 이상의 리세스들이 다단계 프로세스로 형성되고, 다른 리세스가 기존 리세스 내에 선택적으로 형성된다는 것이다. 일 구성에서, 상기 리세스에 리세스 또는 공동이 효과적으로 도입된다. 예컨대, 추가적인 리세스가 이미 형성된 리세스의 플로어에 형성될 수 있으며, 그 결과 전체적으로 더 큰 깊이를 초래한다. 상기 다단계 프로세스는 일 실시예에서 마스킹에 의해 이루어지고, 이는 이미 형성된 제 1 리세스의 부분들을 마스킹할 수 있도록 함으로써, 기존 리세스에 추가적인 리세스를 형성하게 한다. 가능한 마스킹 기술의 예로서는, 증발이 이루어질 수 있는 (별도의) 금속 마스크, 및/또는 상기 기판에 대한 포토레지스트 마스크의 제공이 포함된다. 또한, 기존 리세스에 추가적인 리세스를 형성하는 대안 또는 보충으로서, 수개의 순차적인 절차적 단계들에서 가변적인 범위의 리세스들 또는 공동들을 형성하도록 다단계 프로세스가 개발될 수 있다. 이를 위해, 개별적인 절차적 단계들 내에서 영역들을 새도잉할 수 있도록 하는 새도우 마스크 기술이 사용될 수도 있다.
본 발명의 적당한 실시예에 따르면, 다음과 같은 리세스 매개변수들, 즉 단면 크기, 단면 형상 및 높이중 하나 또는 그 이상과 관련하여 서로 상이한 수개의 리세스들이 형성될 수 있다. 여타 실시예들은 배면 박화가 다단계로, 즉, 수개의 순차적인 절차적 단계들에서 이루어지도록 할 수 있다. 이와 관련하여, 다른 절차적 단계에서 박화되거나 전혀 박화되지 않는 영역을 섀도잉하기 위해 배면 박화 단계 중 새도우 마스크 기술이 일 실시예에서 사용될 수 있다.
본 발명의 유리한 실시예에 따르면, 기판의 배면 박화 프로세스에서, 기판의 일 섹션이 기판의 다른 섹션 보다 더 많이 배면 박화된다. 예컨대, 이는 기판 섹션들의 새도잉 또는 선택적인 연마 기계가공에 의해 이루어질 수 있다. 더 많이 배면 박화되는 섹션은 일관되게(coherently) 또는 개별적으로 형성된 수개의 부분적인 섹션들을 포함할 수 있다.
바람직하게, 본 발명의 다른 개선예에 따르면, 상기 하나 또는 그 이상의 리세스들을 형성할 때와 상기 기판을 배면 박화할 때 모두 부분적인 외형을 발생시킴으로써, 상기 빈 공간을 향하는 스페이서의 외형이 생성된다. 이 실시예에서, 상기 스페이서의 외형은 리세스를 형성할 때와 기판을 배면 박화할 때 모두 상기 빈 공간을 향하는 측면에 형성된다. 이러한 방식으로, 임의의 외형이 형성될 수 있으며, 예컨대, 그 외형들은 직선형 및 사선형 벽체 섹션들 간의 단차들 또는 전이부들을 포함할 수 있다.
본 발명의 바람직한 다른 개선예에 따르면, 스페이서 요소들의 제조 프로세스는 커버 기판을 향하고 있는 스페이서 요소들의 일면에 언더컷을 형성하는 단계를 포함한다. 본 발명의 적당한 구성에 따르면, 상기 스페이서 요소들은 하나 또는 그 이상의 경사면들을 갖도록 형성될 수 있다. 일 실시예에서, 경사면은 상기 언더컷 영역에 형성된다. 구조화된 스페이서 요소들의 내부 및/또는 외부에 생성될 수 있는 상기 비스듬한 표면 또는 경사면은 배열체 형태의 수직 축선에 대해 경사를 나타내도록 제조된다. 일 구성에서, 경사는 본질적으로 스페이서 요소들의 전체 높이에 걸쳐서, 즉 캐리어 기판으로부터 커버 기판까지 연장한다. 여기서, 연속적이며 일정한 경사가 만들어질 수 있다. 대안으로서, 수개의 상호 오프셋된 경사면 섹션들이 형성될 수 있으며, 일 구성에서, 이들은 선택적으로 상이한 경사도를 나타낸다. 일 실시예에서, 예컨대, 교번하는 분율(alternating fraction indices)을 가진 유전층들을 제공함으로써 유전성 반사기를 실현하기 위해, 경사면들의 코팅에 하나 또는 그 이상의 유전층들이 제공될 수 있다. 예컨대, 유전층들은 플라즈마 강화 전자 빔 증발의 도움으로 제공될 수 있다. 대안적으로 또는 부가적으로, 상기 경사면은 곡면을 갖도록 형성될 수 있으며, 오목형 또는 볼록형 디자인이 사용될 수 있다. 경사면에 연속 곡선이 형성될 수 있다. 대안으로서, 상기 곡선은 스페이서 요소의 경사진 측면의 부분 영역에서만 연장한다. 경사진 측면의 부분 영역들은 가변 곡선들을 또한 나타낼 수 있으며, 특히, 이들은 상이한 곡률 각도를 특징으로 한다. 곡선들을 가진 구성이 경사지지 않은 스페이서 요소의 측면과 함께 제공될 수도 있다.
본 발명의 유리한 실시예에 따르면, 상기 스페이서 요소들의 제조 프로세스는 상기 스페이서 요소들에 금속 코팅 및/또는 광학적으로 반사면 형태의 코팅을 형성하는 단계를 포함한다. 일 실시예에서, 빈 공간을 향하고 있는 스페이서 요소들의 표면 섹션들에 금속 코팅이 형성된다. 이 표면들은 금속 코팅에 의해 완전히 또는 부분적으로 덮일수 있다. 일 실시예에서, 대향하고 있는 측면들 또는 표면들이 금속 코팅된다. 금속 코팅은 미세 구조화될 수 있다.
바람직하게, 본 발명의 다른 개선예에 따르면, 스페이서 요소의 제조 프로세스는 스페이스 요소들에 광학 기능성 층(optically functional layer)을 형성하는 단계를 포함한다. 본 명세서에서 의도한 바에 따르면, 상기 용어 "광학 기능성"은 전자기 복사, 특히 빛의 특성에 대한 영향과 관련된다. 상기 광학 기능성 층은 광학적으로 반사성이거나 반사방지성인 표면, 유전성 반사기, 반사방지층, 필터 층, 흡수기 층, 산란성 광학 요소 및/또는 격자 구조를 생성하기 위해 사용될 수 있다. 예컨대, 상기 반사면들에서 광 반사율을 증대시키기 위해 광학적으로 반사성인 표면이 사용될 수 있다. 일 실시예에서, 상기 금속 코팅은 상기 반사면의 일부이다. 또한, 상기 반사면은 금속 코팅의 도움으로 배타적으로 형성될 수 있다. 바람직하게, 상기 광학적으로 반사성인 표면은 구조화된 스페이서 요소들의 내면에, 즉 상기 빈 공간을 향하고 있는 표면 영역에 형성된다. 여타 표면 영역들에 대해 상기 광학적으로 반사성인 표면이 부분적으로 또는 완전히 제공될 수 있다.
본 발명의 바람직한 다른 개선예에 따르면, 상기 부품을 전기적으로 접촉하기 위해 하나 또는 그 이상의 커넥터들이 형성된다. 바람직하게, 전기 또는 전자 부품인 상기 부품을 위한 전기 콘택트들이 스페이서 요소들과 캐리어 기판 사이의 영역을 통해 상기 빈 공간과 외부 사이로 전기적 접속을 연장함으로써 제조될 수 있다. 다른 실시예에서, 전기적 접속은 캐리어 기판을 통한 소위 비아(vias) 설정을 포함하며, 이에 따라, 전기적 연결이 캐리어 기판의 배면, 즉 상기 빈 공간으로부터 먼쪽의 측면에서 이루어질 수 있다. 예컨대, 땜납 콘택트들이 부품 조립체를 위해 상기 배면에 형성될 수 있다. 또한, 상기 빈 공간에 봉입된 부품을 위해 전기적 콘택트들을 제공하기 위해, 도전체 경로들이 상기 경사면 위에서 상방향으로 연장될 수 있다.
본 발명의 적당한 구성에 따르면, 커버 기판에 배열된 스페이서 요소들은 웨이퍼-레벨 봉지로서 캐리어 기판의 커버면 상에 위치될 수 있다. 이 구성에서, 상기 부품은 웨이퍼 상에 배열되고, 이에 후속하여, 하나 또는 그 이상의 구조화된 스페이서 요소들과 커버 기판을 가진 단일화되지 않은 반제품으로 밀봉된다. 즉, 상기 빈 공간에 위치된다. 또한, 상기 반제품은 단일화되지 않은 소자 웨이퍼에 직접 접합되는 커버 기판과 구조화된 스페이서 요소를 포함할 수 있다(웨이퍼 레벨 캡핑(capping)). 이 실시예에서, 봉입될 하나 또는 수개의 부품들이 소자 웨이퍼에 형성된다.
본 발명의 유리한 실시예에 따르면, 상기 부품으로서 광전자 부품이 캐리어 기판의 커버면에 배열된다. 상기 광전자 부품은 발광 또는 수광 부품일 수 있다. 예컨대, 발광 부품은 발광 다이오드이며, 이는 유기 또는 무기 실시예일 수 있다. 감광 부품의 일 예는 광전지이며, 이는 유기 또는 무기 디자인으로 제공될 수도 있다.
바람직하게, 본 발명의 다른 개선예에 따르면, 상기 배열체는 SMD 기술에 따라 제조된다(SMD-"표면 실장 소자"). 일 실시예에서, 특히, 이는 봉입된 부품들이 통상적인 소위 "픽 앤 플레이스(pick and place)" 기술들, 땜납 페이스트 등으로 더 프로세스될 수 있음을 의미한다. 이 기술 또는 다른 기술들을 사용할 때, 캐리어 기판은 다음의 재료 군, 즉, 실리콘, 세라믹과 같은 반도체와, 유리, 금속 기판, 인쇄 회로 보드 또는 플렉스 기판과 같은 플라스틱으로부터 선택된 적어도 하나의 재료를 포함할 수 있으며, 바람직하게, 이들에게는 대응하는 인쇄된 전도체 구조들 및 관통 콘택트들(비아)이 제공된다. 특수한 예에서, 캐리어 기판은 소자 웨이퍼 자체일 수 있다. 웨이퍼 레벨 프로세스의 대안으로서, 미리 단일화된 캡들이 인쇄 회로 보드에 직접 접착식으로 접합되는 것이 제공될 수 있다. 미리 단일화된 캡들은 또한 단일화된 칩에 직접 접착식으로 접합될 수 있다. 커버 기판은 유리, 예컨대, 보로실리케이트 유리, 석영 유리, 사파이어 유리, 실리콘, 세라믹, 금속 또는 플라스틱을 포함할 수 있다.
본 발명의 유리한 실시예에 따르면, 커버 기판의 배면의 적어도 일부 섹션들에는, 적어도 스페이서 요소들에 의해 덮이지 않은 영역들에, 기판 코팅이 제공될 수 있다. 상기 배면의 기판 코팅은 내부 코팅으로서 디자인될 수도 있다. 대안적으로 또는 부가적으로, 커버 기판의 전면에 코팅이 형성될 수 있고, 이를 외부 코팅으로서 칭할 수 있다. 상기 코팅은 하나 또는 그 이상의 층들을 포함할 수 있다. 상기 커버 기판의 배면 및/또는 전면의 기판 코팅은 구조화된 코팅, 즉, 비연속 또는 부분적으로 중단된 코팅으로서 또는 평면 연속 코팅으로서 디자인될 수 있다. 상기 빈 공간 내의 부품이 광전자 부품이라면, 상기 코팅은, 예컨대, 흡수 및/또는 광변환을 통해, 커버 기판을 통과하여 빈 공간으로 들어오거나 나가는 빛에 영향을 주기 위해 형성되어 사용될 수 있다. 예를 들면, 일 실시예에 따라, 인광성 재료("인")가 코팅의 전면 및/또는 배면에 통합될 수 있으며, 이는 하나 또는 그 이상의 파장을 흡수한 다음, 하나 또는 그 이상의 다른 파장을 다시 방출한다. 일 구성에서, 배면 코팅은 소위 인 층으로서 제조된다. LED(발광 다이오드) 응용예를 위한 캡으로서 사용되면, 백색광으로 변환시기키 위해 캡에 인광성 재료가 통합될 수 있다. 이는, 스페이서 요소와 커버 기판을 결합한 후, 인광성 재료와 혼합된 실리콘들 또는 에폭시들을 캡에 도입함으로써 가능해질 수 있다. 접합제가 경화된 후, 이 반제품은 접착제 접합에 의해 부품 캐리어에 접합된다. 상기 인광성 재료는 포토레지스트에 도입되어, 사진석판술적으로 구조화된 다음 커버 기판에 도포될 수도 있다. 스페이서 요소와 커버 기판뿐만 아니라 상기 반제품과 부품 캐리어도 접착제 접합에 의해 결합된다.
인광성 재료들은 접착제에 도입된 다음 스핀 코팅에 의해 커버 기판에 도포될 수도 있다. 이 때, 접착제 층은 한편으론 인광성 재료 매트릭스로서의 역할을 하고, 다른 한편으론 구조화된 스페이서 요소와 커버 기판을 결합하기 위한 접착제 층으로서의 역할을 한다. 대안으로서, 인광성 재료들은 커버 기판으로 라미네이트되는 호일의 접착제 층 속에 내장될 수 있다. 커버 기판에 인광성 재료를 도포하기 위해 소위 졸 겔 방법들이 사용될 수도 있다. 이를 위해, 인광성 재료들은 대응하는 졸 겔 추출물의 혼합물에 통합된다. 대응하는 온도 처리 후에, 인광성 재료들을 포함한 유리(vitreous)층이 형성된다. 예컨대, 국제공개 제 2008/058619A1 호는 인광성 재료들의 선택을 개시하고 있다.
바람직하게, 커버 기판의 전면 및/또는 배면에 유전성 코팅들이 증발 증착층으로서 형성되고, 이를 위해 플라즈마 강화 열 증발, 특히 플라즈마 강화 전자 빔 증발이 사용된다. 그러나, 응용예에 따라, 다른 층 증착 프로세스들이 사용될 수도 있다. 상기 층들은, 커버 기판의 배면에 구조화된 스페이서 요소들을 형성하기 전 또는 후에, 상기 커버 기판의 전면 및/또는 배면에 형성될 수 있다. 일 실시예에서, 상기 코팅은 부분적으로 반사방지성 표면 또는 부분적으로 반사성 표면을 형성하기 위해 사용될 수 있다.
상기 커버 기판의 전면 및/또는 배면 상의 코팅들은 구조화되거나 구조화되지 않은 디자인을 가진 금속 층으로서 구성될 수 있다. 예컨대, 구조화된 금속 층은 부품 칩에서 특정 영역들을 광학적으로 새도잉하는 역할을 하거나, 조리개로서 활성 빔 경로에 직접 위치할 수 있다.
일 실시예에서, 상기 전면 및/또는 배면 상의 코팅은 반사방지층의 기능 이외의 광학적 기능들을 수행할 수도 있다. 배열체들은 광학적으로 회절성인 요소, 필터 또는 흡수층을 생성하도록 만들어질 수 있다.
광학적 응용예에서, 커버 기판의 전면 및/또는 배면에 볼록, 오목 또는 회절성의 구조적 구성으로 렌즈들을 통합하는 것은 특히 유리하다. 렌즈들은 대응하는 포토레지스트 구조들을 도포함으로써 유리 커버 기판 상에 실현될 수 있다. 예컨대, 방사상 포토레지스트 구조들이 구축될 수 있으며, 그 후, 상기 구조들은 포토레지스트 렌즈들로 재용융될 수 있다. 상기 렌즈 구조들은 반응 이온 에칭에 의해 유리로 합체될 수 있다. 대응하는 마스터 툴들에 의한 복제/몰딩 또는 이온 교환을 통해, 렌즈들이 폴리머들에 직접 형성될 수도 있다.
예컨대, 렌즈들이 제공된 커버 기판과 결합되어 있는 수개의 스페이서 요소들을 연결함으로써, 다중 렌즈 부품이 형성될 수 있다. 예를 들면, 수개의 커버 기판들과 수개의 스페이서 요소들을 가진 요소들의 스택이 이러한 방식으로 생성되고, 상기 커버 기판들은 스페이서 요소들에 의해 이격된다.
적당한 실시예에서, 상기 스페이서 요소들은 약 10㎛ 내지 약 300㎛의 높이, 바람직하게는 약 30㎛ 내지 약 300㎛의 높이, 및 더 바람직하게는 약 30㎛ 내지 약 100㎛의 높이로 제조된다.
본 발명의 바람직한 실시예에서, 상기 스페이서 요소들은 다음과 같은 재료 군, 즉, 유리, 세라믹 및 플라스틱으로부터 선택된 재료로 제조된다. 여기에 포함된 재료들은 반도체 재료, 특히 실리콘의 대안으로서 사용된다.
상기 방법의 실시예들과 함께 제시된 설명은 배열체의 유리한 구성들에 대해서도 동일하게 적용된다.
다른 실시예에서, 스페이서 요소는 선택사항으로서 부품들과 미리조립된 캐리어에 접합될 수 있으며, 그 다음, 배면 박화에 의해 개방될 수 있다. 그 다음, 커버 기판이 마지막 절차적 단계에서 조립된다. 이 실시예에서, 하나 또는 그 이상의 공동들이 스페이서들을 위해 기판에 먼저 도입된다. 그 다음, 상기 기판이 미리조립된 캐리어에 접합됨으로써, 부품들이 공동들 내부에 위치하게 된다. 마지막으로, 커버 기판을 도포하도록, 상기 공동들이 배면 박화에 의해 개방된다. 대안적으로, 상기 부품들이 개방 프로세스 후에 도입될 수도 있으며, 이는 부품들이 미리 조립되지 않는다는 것을 의미한다.
봉입된 부품을 가진 부품 배열체의 반제품 제조 방법뿐만 아니라 부품 배열체의 반제품과 함께, 유리한 구성들을 포함한 전술한 설명은, 예컨대, 경사진 측면을 갖거나 갖지 않은 스페이서 요소의 구성에 대해서도 동일하게 적용된다.
도 1은 스페이서 요소들의 제조에 포함된 수개의 절차적 단계들을 설명하기 위한 개략도이고,
도 2는 각각의 부품들이 캐리어 기판 상의 빈 공간에 배열된 배열체의 개략도이며,
도 3은, 공동들이 다른 구성으로 제조되는, 다른 실시예에 따른 스페이서 요소들의 제조에 포함된 수개의 절차적 단계들을 설명하기 위한 개략도이고,
도 4는, 마스킹 기술에 의해 배면 박화가 실시되는, 또 다른 실시예에 따른 스페이서 요소들의 제조에 포함된 수개의 절차적 단계들을 설명하기 위한 개략도이며,
도 5는, 스페이서 요소들이 빈 공간 영역에서 비스듬한 측면을 나타내며, 부품이 캐리어 기판 상의 빈 공간에 배열된 배열체의 개략도이고,
도 6은, 스페이서 요소들이 평행한 측벽들을 나타내며, 부품이 캐리어 기판 상의 빈 공간에 배열된 배열체의 개략도이며,
도 7은 캐리어 기판 상의 빈 공간에 배열된 부품들이 캐리어 기판을 통해 관통 콘택트들에 의해 캐리어 기판 상의 배면 콘택트들과 연결된 배열체의 개략도이고,
도 8은 도 7에서와 같이 캐리어 기판 상의 빈 공간에 배열된 부품들이 캐리어 기판 상의 배면 콘택트들과 연결된 다른 배열체의 개략도로서, 스페이서 요소들이 평행한 측벽들을 나타내는 도면이며,
도 9는 도 7에서와 같이 캐리어 기판 상의 빈 공간에 배열된 부품들이 캐리어 기판 상의 배면 콘택트들과 연결된 다른 배열체의 개략도로서, 스페이서 요소들의 비스듬한 측벽들이 도 7과는 대조적으로 반대의 경사를 갖도록 다자인된 도면이다.
이하, 첨부도면을 참조하여, 예시적 실시예에 기초하여 본 발명을 보다 구체적으로 설명한다.
도 1은 커버 기판(3)의 배면(2)에 구조화된 형태로 스페이서 요소(1)들을 제조하기 위한 수개의 단계(a) 내지 d))들을 포함하는 방법을 설명하는 개략도이다. 도 1에 따른 a) 단계에서, 먼저, 공동들 또는 피트(5)들이, 예컨대, 에칭에 의해, 예컨대, 반도체 웨이퍼인, 기판(4)에 형성된다. 일 실시예에서, 이를 위해 실리콘 기판이 기계가공된다. 도시된 예시적 실시예에서, 그 다음의 b) 단계에서, 리세트(5)들의 비스듬한 측면(6)들에, 예컨대, 알루미늄 또는 은으로 제조된 금속 코팅(7)이 적어도 부분적으로 제공된다. 이에 후속하여, 도 1에 따른 c) 단계에서, 상기 기판의 커버면(8)에, 예컨대, 구조화되지 않은 유리 웨이퍼인 커버 기판(3)이 제공된다. 예를 들면, 상기 커버 기판(3)은 접합(bonding)에 의해 부착된다. 도 1에 따른 후속 d) 단계에서, 상기 기판(4)은, 특히, 에칭 및/또는 기계가공에 의해, 배면 박화(thinned back)됨으로써, 스페이서 요소(1)들과 접한 리세스(9)들을 개방하게 된다.
도 2에 따르면, 이러한 방식으로 제조된 도 1의 배열체는 커버 기판(3)의 배면에 배열된 스페이서 요소(1)들과 함께 캐리어 기판(20) 상에, 구체적으로는, 부품(22)들이 이미 배치되어 있는 캐리어 기판(20)의 커버면(21) 상에 제공된다. 이러한 방식으로, 상기 부품(22)들은 빈 공간(23)들에 배열되어 봉입(capsulated)된다.
예를 들어, 도 2에 따른 배열체는 상기 부품(22)들이 발광 또는 수광하는 광전자 부품들로서 설계된 소위 옵토-패키지(opto-package)를 포함할 수 있다. 일 구성에서, 상기 금속 코팅(7)은 일종의 광 반사면 또는 반사방지면의 역할을 한다. 구조화된 스페이서 요소(1)들의 측벽들은 캐리어 기판(20)과 커버 기판(3) 사이에서 기울어져 있다.
도 1과는 대조적으로, 도 3은 커버 기판(3)의 배면에 구조화된 형태로 스페이서 요소(1)들을 제조하기 위한 다단계 프로세스를 도시하고 있다. 도 1에 따른 실시예와는 반대로, a) 단계에서, 리세스들 또는 피트(5)들은 기판(4)에 다단계로 제조된다. 제 1 리세스(5a)들이 제조된 후, 후속 단계에서 추가적인 리세스(5b)들이 기존 리세스(5a)의 내부에 형성된다. 이러한 방식으로 구조가 상이한 리세스들 또는 공동(5)들이 생성된다. 추가적인 b) 및 c) 단계들은 도 1의 c) 및 d) 단계들에 대응하며, 커버 기판(3)을 제공하는 단계와, 리세스(5)들에 의해 형성된 빈 공간들이 커버 기판(3)으로부터 먼 쪽의 면에서 개방될 때까지 배면 박화하는 단계를 포함한다.
도 4는, 다른 실시예에서, 커버 기판(3)의 배면(2)에 스페이서 요소(1)들을 제조하는데 있어서 수반되는 수개의 단계들을 설명하기 위한 개략도이다. 도 4에 도시된 a) 및 b) 단계들은 도 1의 a) 및 c) 단계들에 대응한다. 도 1의 실시예와는 반대로, 도 4에서는 배면 박화가 다단계로 이루어진다. 즉, c) 단계에서, 배면 박화가 기판(4)의 도시된 전체면에 대해 이루어진다. 이에 후속하여, d) 단계에서, 마스크(10)가 제공됨으로써, e) 단계에서, 상기 커버 기판(3)으로부터 먼 쪽의 면에서 리세스(5)들이 개방될 때까지, 마스크(10)로 덮이지 않은 기판(4)의 표면들이 더 배면 박화된다.
배면 박화는 그들의 외형과 관련하여 더 규정된 측면(11)들의 구조화를 동시에 수반한다. 측면(11)의 하부(12)가 바로 수직하게 연장하는 경향을 보이는 반면, 커버 기판(4)에 인접하여 형성된 측면(11)의 상부(13)는 디자인이 비스듬하다. 이는 측면(11)의 하부(12)와 상부(13)에 상이한 코팅들 및/또는 표면 구조들이 제공됨으로써 이루어질 수 있다. 예컨대, 상부(13)는 칼라 필터, 반사기, 흡수기, 산란기, 렌즈들, 격자(lattice), 도전체 경로 또는 접합면의 제조를 위해 사용될 수 있는 코팅을 갖는다. 이 그룹으로부터 선택된 하부(12)가 상이한 방식으로 전체적으로 또는 부분적으로 코팅될 수 있다.
이하, 도 5 내지 도 9를 참조하여, 추가적인 실시예들을 설명한다. 도 1 내지 도 4와 동일한 참조번호를 동일한 특징을 표시하기 위해 사용하였다.
도 2의 배열체와 대조적으로, 도 5는 측벽들이 비스듬하게 형성된 빈 공간(23)에 부품(22)이 위치되어 있는 배열체의 개략도이다. 캐리어 기판(20)은 추가적인 기판(31)에 제공된다. 전기적 콘택트(32)들이 부품(22)을 커넥터(33)들과 연결한다.
도 6은, 특히, 빈 공간(23)을 향하고 있는 내면에, 평행한 측면들 또는 벽체(40)들을 가진 스페이서 요소(1)들이 형성된 배열체의 개략도이다. 예컨대, 스페이서 요소(1)들의 직선형 측벽(40)들은 건식 에칭법들, 예컨대, Si를 사용한 보쉬(Bosch) 프로세스에 의해 구현될 수 있다. 그 외 도 6의 배열체의 구성은 도 5의 실시예와 유사하다.
도 7은 2개의 부품(22)들이 인접한 빈 공간(23)들에 위치되는 배열체의 개략도이며, 관통 콘택트(50)들이 부품(22)들을 배면측 땜납 콘택트(51)들과 연결한다. 상기 배면측 땜납 콘택트(51)들은 도전체 라인(재배선)(52)에 의해 관통 콘택트(50)들과 연결되며, 이는 팬인(fan-in) 또는 팬아웃(fan-out) 구조를 갖는다. 도 5의 실시예는 소위 SMD("표면 실장 소자") 기술에 대응한다. SMD 기술은, 예컨대, 인쇄 회로 보드에서, 상기 부품의 직접 조립을 가능하게 한다. 접속(contacting)은 예컨대, 땜납 콘택트 또는 전기 전도성 접착제에 의해 이루어진다. 도 7의 배열체는 도 8에 도시된 바와 같이 평행한 측벽(40)들을 나타내는 구조화된 스페이서 요소들로 제조될 수도 있다.
도 9는, 도 7에서와 같이, 캐리어 기판 상에서 빈 공간(23)에 배치된 부품(22)들이 관통 콘택트(50)들에 의해 캐리어 기판(20) 상의 배면측 땜납 콘택트(51)들과 연결되어 있는, 다른 배열체의 개략도이다. 도 7과는 반대로, 비스듬한 측벽(6)들은 내부에서 반대의 경사를 나타낸다. 커버 기판(3)의 표면에는 미세-구조화된 렌즈(70)들이 제공된다. 일 실시예에서, 스페이서 요소(1)의 비스듬한 측면(6)들은, 예컨대, 플라즈마 전처리 또는 샌드블라스팅에 의해, 미리 조면화(roughened)된다. 렌즈들/조리개들의 구조적 디자인과 관련하여, 산란광이 캡(cap)에 부정적인 영향을 미칠 수 없도록 하는 것이 유리하다.
전술한 방법의 변형으로서, 본 실시예에 다른 제조 프로세스가 사용될 수 있다. 예컨대, KOH 에칭으로 제조된 실리콘 스페이서 요소(1)가 먼저 부품 캐리어에 접착식으로 접합된다. 그 후, 커버 기판(3)과 접합된다. 이 때, 스페이서 요소(1)의 좁은 개구가 커버 기판에 접촉하고, 광학 개구를 형성하게 된다.
대안으로서, 커버 기판 상에 경사를 가진 하나 또는 그 이상의 완전히 구조화된 스페이서 요소들을 포함하는 반제품을 제조하는 것도 가능하며, 이에 후속하여, 이는 부품과 함께 배열된 캐리어와 연결된다. 이러한 유형의 제조 프로세스에서, 배면 박화를 위한 절차적 단계 없이, 하나 또는 다수의 스페이서 요소들이 생성된다.
상술한 설명, 특허청구범위 및 도면에 개시된 본 발명의 특징들은 다양한 실시예에서 본 발명을 실현하기 위해 개별적으로 그리고 임의의 조합에서 모두 중요할 수 있다.

Claims (16)

  1. 캐리어 기판 상에 부품을 가진 배열체의 제조 방법으로서,
    - 커버 기판의 배면에 스페이서 요소들을 제조하는 단계로서,
    - 기판을 제공하는 단계,
    - 선택된 기판 표면의 영역에 하나 또는 그 이상의 리세스들을 형성하는 단계,
    - 적어도 하나의 리세스형 빈 공간을 형성하기 위해 상기 선택된 기판 표면 상에 상기 커버 기판을 위치시키는 단계, 및
    - 상기 적어도 하나의 리세스형 빈 공간을 개방하여, 상기 선택된 표면과 반대인 기판 표면의 영역에서 개방되는 적어도 하나의 빈 공간에 상기 커버 기판과 함께 접하는 분리된 스페이서 요소들을 형성하기 위해, 상기 선택된 표면과 반대인 기판 표면으로부터 상기 기판을 배면 박화하는 단계를 포함하는, 커버 기판의 배면에 스페이서 요소들을 제조하는 단계;
    - 캐리어 기판의 커버면 상에 부품을 배열하는 단계; 및
    - 상기 적어도 하나의 빈 공간에 상기 부품을 위치시키고 상기 공간을 폐쇄하기 위해, 상기 커버 기판 상에 형성된 스페이서 요소들을 상기 캐리어 기판 상에 배열하는 단계;를 포함하는,
    배열체의 제조 방법.
  2. 제 1 항에 있어서,
    상기 하나 또는 그 이상의 리세스들은 다단계 프로세스에서 형성되고, 다른 리세스는 기존 리세스에 선택적으로 형성되는 것을 특징으로 하는,
    배열체의 제조 방법.
  3. 제 1 항에 있어서,
    단면 크기, 단면 형상 및 높이와 같은 리세스 매개변수들 중 하나 또는 그 이상과 관련하여 서로 상이한 수개의 리세스들이 형성되는,
    배열체의 제조 방법.
  4. 제 1 항에 있어서,
    상기 기판의 배면 박화 프로세스에서, 상기 기판의 일 섹션이 상기 기판의 다른 섹션 보다 더 많이 배면 박화되는,
    배열체의 제조 방법.
  5. 제 1 항에 있어서,
    상기 하나 또는 그 이상의 리세스들을 형성할 때와 상기 기판을 배면 박화할 때 모두 부분적인 외형을 발생시킴으로써, 상기 빈 공간을 향하는 스페이서의 외형이 생성되는,
    배열체의 제조 방법.
  6. 제 1 항에 있어서,
    상기 스페이서 요소들의 제조 프로세스는 상기 스페이서 요소들에 금속 코팅 및/또는 광학적으로 반사면 형태의 코팅을 형성하는 단계를 포함하는,
    배열체의 제조 방법.
  7. 제 1 항에 있어서,
    상기 부품을 전기적으로 접촉하기 위해 하나 또는 그 이상의 커넥터들이 형성되는,
    배열체의 제조 방법.
  8. 제 1 항에 있어서,
    상기 커버 기판에 배열된 스페이서 요소들은 웨이퍼-레벨 봉지로서 상기 캐리어 기판의 커버면 상에 위치되는,
    배열체의 제조 방법.
  9. 제 1 항에 있어서,
    상기 부품으로서 광전자 부품이 상기 캐리어 기판의 커버면에 배열되는,
    배열체의 제조 방법.
  10. 제 1 항에 있어서,
    상기 배열체는 SMD(표면 실장 소자) 기술을 이용하여 제조되는,
    배열체의 제조 방법.
  11. 제 1 항에 있어서,
    상기 커버 기판의 배면의 적어도 일부 섹션들에는, 적어도 상기 스페이서 요소들에 의해 덮이지 않은 영역들에, 기판 코팅이 제공되는,
    배열체의 제조 방법.
  12. 제 1 항에 있어서,
    상기 스페이서 요소들은 약 10㎛ 내지 약 300㎛의 높이, 바람직하게는 약 30㎛ 내지 약 300㎛의 높이, 및 더 바람직하게는 약 30㎛ 내지 약 100㎛의 높이로 제조되는,
    배열체의 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 따른 방법을 사용하여 제조된 배열체로서,
    - 캐리어 기판,
    - 상기 캐리어 기판의 커버면 상의 빈 공간에 위치되는 봉입된 부품, 및
    - 상기 부품을 위한 전기적 콘택트들을 포함하며,
    상기 빈 공간은 상기 캐리어 기판의 커버면 상에 배열된 스페이서 요소들과, 상기 스페이서 요소들 상에 실장된 커버 기판을 포함하고, 상기 스페이서 요소들은 약 10㎛ 내지 약 300㎛의 높이, 바람직하게는 약 30㎛ 내지 약 300㎛의 높이, 및 더 바람직하게는 약 30㎛ 내지 약 100㎛의 높이를 나타내는,
    배열체.
  14. 제 13 항에 있어서,
    상기 부품은 광전자 부품인,
    배열체.
  15. 봉입된 부품을 가진 부품 배열체를 위한 반제품의 제조 방법으로서,
    - 커버 기판을 제공하는 단계; 및
    - 스페이서 요소들과, 상기 커버 기판의 배면 상의 상기 스페이서 요소들 사이에 형성되는 수용 공간을 형성하는 단계;를 포함하며,
    상기 수용 공간은 캐리어 기판 상에 커버 기판을 배열할 때 적어도 하나의 부품을 봉입 수용하도록 구성되고,
    상기 스페이서 요소들을 제조하는 단계는,
    - 기판을 제공하는 단계,
    - 선택된 기판 표면의 영역에 하나 또는 그 이상의 리세스들을 형성하는 단계,
    - 적어도 하나의 리세스형 빈 공간을 형성하기 위해 상기 선택된 기판 표면 상에 상기 커버 기판을 위치시키는 단계, 및
    - 상기 적어도 하나의 리세스형 빈 공간을 개방하여, 상기 선택된 표면과 반대인 기판 표면의 영역에서 개방되는 상기 수용 공간에 상기 커버 기판과 함께 접하는 분리된 스페이서 요소들을 형성하기 위해, 상기 선택된 표면과 반대인 기판 표면으로부터 상기 기판을 배면 박화하는 단계를 포함하는,
    반제품의 제조 방법.
  16. 제 15 항에 따른 방법을 사용하여 제조되는 부품 배열체를 위한 반제품으로서,
    커버 기판의 배면 상에 스페이서 요소들이 형성되고, 하나의 부품을 수용하도록 구성된 빈 수용 공간이 상기 스페이서 요소들 사이에 형성되며, 상기 스페이서 요소들은 약 10㎛ 내지 약 300㎛의 높이, 바람직하게는 약 30㎛ 내지 약 300㎛의 높이, 및 더 바람직하게는 약 30㎛ 내지 약 100㎛의 높이를 나타내는,
    반제품.
KR1020127010465A 2009-09-24 2010-09-24 캐리어 기판 상에 부품을 가진 배열체를 제조하기 위한 방법, 반제품을 제조하기 위한 방법 및 배열체, 및 반제품 KR101689541B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009042479.2 2009-09-24
DE102009042479A DE102009042479A1 (de) 2009-09-24 2009-09-24 Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
PCT/DE2010/075096 WO2011035783A1 (de) 2009-09-24 2010-09-24 Herstellungsverfahren eines gehäuses mit einem bauelement in einem hohlraum und entsprechendes gehäuse sowie verfahren zum herstellen eines halbzeuges und halbzeug

Publications (2)

Publication Number Publication Date
KR20120088728A true KR20120088728A (ko) 2012-08-08
KR101689541B1 KR101689541B1 (ko) 2016-12-26

Family

ID=43417052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127010465A KR101689541B1 (ko) 2009-09-24 2010-09-24 캐리어 기판 상에 부품을 가진 배열체를 제조하기 위한 방법, 반제품을 제조하기 위한 방법 및 배열체, 및 반제품

Country Status (7)

Country Link
US (2) US8966748B2 (ko)
EP (2) EP2481091B1 (ko)
JP (1) JP5717744B2 (ko)
KR (1) KR101689541B1 (ko)
CN (1) CN102598288B (ko)
DE (2) DE102009042479A1 (ko)
WO (1) WO2011035783A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011113483B4 (de) * 2011-09-13 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement
DE102012110774A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US20150029681A1 (en) 2013-07-29 2015-01-29 Evonik Industries Ag Flexible composite, production thereof and use thereof
US9627590B2 (en) 2013-07-30 2017-04-18 Osram Opto Semiconductors Gmbh Optoelectronic device
US9343443B2 (en) 2014-02-05 2016-05-17 Cooledge Lighting, Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
GB2523841A (en) * 2014-03-07 2015-09-09 Melexis Technologies Nv Infrared sensor module
JP6190746B2 (ja) * 2014-03-25 2017-08-30 エムテックスマツムラ株式会社 半導体素子実装用中空パッケージ
JP6786860B2 (ja) * 2015-12-14 2020-11-18 凸版印刷株式会社 ガラス配線基板及び半導体装置
TWI699005B (zh) * 2016-11-02 2020-07-11 原相科技股份有限公司 光學元件封裝結構
US10347806B2 (en) 2017-04-12 2019-07-09 Luminus, Inc. Packaged UV-LED device with anodic bonded silica lens and no UV-degradable adhesive
KR102385940B1 (ko) * 2017-09-01 2022-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
DE102018102961A1 (de) 2018-02-09 2019-08-14 Msg Lithoglas Gmbh Bauteilanordnung, Package und Package-Anordnung sowie Verfahren zum Herstellen
CN112368823A (zh) * 2018-06-29 2021-02-12 京瓷株式会社 电子部件搭载用封装件以及电子模块
DE102019118797B4 (de) 2019-06-24 2023-01-12 Msg Lithoglas Gmbh Verfahren zum Herstellen einer Bauteilanordnung für ein Package, Verfahren zum Herstellen eines Packages mit einer Bauteilanordnung, Bauteilanordnung und Package
WO2022020257A1 (en) * 2020-07-20 2022-01-27 Apple Inc. Photonic integrated circuits with controlled collapse chip connections
CN111952427B (zh) * 2020-08-24 2022-05-06 深圳雷曼光电科技股份有限公司 封装方法
DE102021100530A1 (de) 2021-01-13 2022-07-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
US12111210B2 (en) 2021-07-08 2024-10-08 Apple Inc. Light source modules for noise mitigation
US12111207B2 (en) 2022-09-23 2024-10-08 Apple Inc. Despeckling in optical measurement systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008114209A (ja) * 2006-11-08 2008-05-22 Hitachi Plant Technologies Ltd 汚泥の処理方法
JP2008252127A (ja) * 2008-06-30 2008-10-16 Fujifilm Corp 固体撮像装置およびその製造方法
JP2008546197A (ja) * 2005-06-02 2008-12-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発光ダイオードのためのシリコンサブマウント上のシリコン偏光器

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826272A (en) 1987-08-27 1989-05-02 American Telephone And Telegraph Company At&T Bell Laboratories Means for coupling an optical fiber to an opto-electronic device
DE68911420T2 (de) * 1988-08-18 1994-05-11 Seiko Epson Corp Festkörper-Bildaufnahmevorrichtung.
US7041871B1 (en) 1995-10-10 2006-05-09 Genpharm International, Inc. Transgenic non-human animals capable of producing heterologous antibodies
US5323051A (en) 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5293511A (en) * 1993-03-16 1994-03-08 Texas Instruments Incorporated Package for a semiconductor device
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
DE19508222C1 (de) 1995-03-08 1996-06-05 Siemens Ag Optoelektronischer Wandler und Herstellverfahren
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
US5607160A (en) 1996-01-11 1997-03-04 Stevens; Arthur J. Three talent boardgame
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
US5798557A (en) 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
DE19700734B4 (de) * 1997-01-11 2006-06-01 Robert Bosch Gmbh Verfahren zur Herstellung von Sensoren sowie nicht-vereinzelter Waferstapel
US5976952A (en) * 1997-03-05 1999-11-02 Advanced Micro Devices, Inc. Implanted isolation structure formation for high density CMOS integrated circuits
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JP3085278B2 (ja) 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6383664B2 (en) 1999-05-11 2002-05-07 The Dow Chemical Company Electroluminescent or photocell device having protective packaging
JP4420538B2 (ja) 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6228675B1 (en) 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
DE19963550B4 (de) 1999-12-22 2004-05-06 Epigap Optoelektronik Gmbh Bipolare Beleuchtungsquelle aus einem einseitig kontaktierten, selbstbündelnden Halbleiterkörper
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
AUPR245601A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM09)
KR100396551B1 (ko) 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
US7224856B2 (en) * 2001-10-23 2007-05-29 Digital Optics Corporation Wafer based optical chassis and associated methods
US6787897B2 (en) 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
WO2004068665A2 (en) * 2003-01-24 2004-08-12 The Board Of Trustees Of The University Of Arkansas Research And Sponsored Programs Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
DE10310617B4 (de) 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US6876008B2 (en) 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
US6900509B2 (en) 2003-09-19 2005-05-31 Agilent Technologies, Inc. Optical receiver package
US6998691B2 (en) 2003-09-19 2006-02-14 Agilent Technologies, Inc. Optoelectronic device packaging with hermetically sealed cavity and integrated optical element
US6982437B2 (en) 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
DE102004045947A1 (de) 2004-06-30 2006-01-19 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
KR100649641B1 (ko) 2005-05-31 2006-11-27 삼성전기주식회사 Ｌｅｄ 패키지
CN101326641A (zh) * 2005-12-14 2008-12-17 富士胶片株式会社 固态成像器件及其制作方法
JP2007188909A (ja) * 2005-12-14 2007-07-26 Fujifilm Corp 固体撮像装置及びその製造方法
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
DE102006054330A1 (de) 2006-11-17 2008-05-21 Merck Patent Gmbh Leuchtstoffplättchen für LEDs aus strukturierten Folien
KR101360732B1 (ko) * 2007-06-27 2014-02-07 엘지이노텍 주식회사 발광 다이오드 패키지
JP2009010261A (ja) 2007-06-29 2009-01-15 Fujikura Ltd 半導体パッケージおよびその製造方法
DE102007039291A1 (de) * 2007-08-20 2009-02-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Verfahren zur Herstellung eines solchen
JP2009267049A (ja) 2008-04-24 2009-11-12 Olympus Corp 光学装置および光学装置の製造方法
US20100108133A1 (en) * 2008-11-03 2010-05-06 Venkata Adiseshaiah Bhagavatula Thin Film Semiconductor Photovoltaic Device
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546197A (ja) * 2005-06-02 2008-12-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発光ダイオードのためのシリコンサブマウント上のシリコン偏光器
JP2008114209A (ja) * 2006-11-08 2008-05-22 Hitachi Plant Technologies Ltd 汚泥の処理方法
JP2008252127A (ja) * 2008-06-30 2008-10-16 Fujifilm Corp 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
KR101689541B1 (ko) 2016-12-26
DE102009042479A1 (de) 2011-03-31
US10580912B2 (en) 2020-03-03
CN102598288B (zh) 2016-05-04
EP2481091A1 (de) 2012-08-01
EP2481091B1 (de) 2017-11-08
DE202010018593U1 (de) 2018-03-19
US20120314393A1 (en) 2012-12-13
EP3297036A1 (de) 2018-03-21
JP2013506275A (ja) 2013-02-21
US20150179828A1 (en) 2015-06-25
JP5717744B2 (ja) 2015-05-13
WO2011035783A1 (de) 2011-03-31
CN102598288A (zh) 2012-07-18
US8966748B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
KR101689541B1 (ko) 캐리어 기판 상에 부품을 가진 배열체를 제조하기 위한 방법, 반제품을 제조하기 위한 방법 및 배열체, 및 반제품
JP4571405B2 (ja) 電子部品の作製方法
US12027656B2 (en) Optoelectronic semiconductor component and method for producing optoelectronic semiconductor components
JP5634657B2 (ja) オプトエレクトロニクス素子を製作する方法
JP5824142B2 (ja) 光学要素、オプトエレクトロニクス部品、およびこれらの製造方法
KR101289123B1 (ko) 전기 전도성 피드스루를 갖는 반도체 기반 서브마운트
CN111837298A (zh) 构件装置、封装体和封装体装置以及用于制造的方法
EP1898462B1 (en) Semiconductor apparatus
JP2011176347A (ja) 反射レンズを備えたパワー発光ダイパッケージ
JP2008502160A (ja) 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
US10074769B2 (en) Method of producing optoelectronic components having complex shapes
CN105144411A (zh) 用于制造光电器件的方法
US11404611B2 (en) Production of a semiconductor device
US20120199857A1 (en) Wafer-Scale Emitter Package Including Thermal Vias
CN105977367A (zh) 光电子半导体器件及其制造方法
WO2005105661A1 (en) Techniques for providing a structure with through-holes that may be used in a sub-assembly for micro-components
US20070120041A1 (en) Sealed Package With Glass Window for Optoelectronic Components, and Assemblies Incorporating the Same
TW201739071A (zh) 製造光電組件之方法及光電組件
KR102490428B1 (ko) 모놀리식 다중 초점 광원 디바이스
KR20130099177A (ko) 광전 소자용 하우징 및 그 하우징의 제조 방법
KR102717834B1 (ko) 광학 어셈블리
KR102721732B1 (ko) 컴포넌트 어레인지먼트,그리고/또는 패키지 어레인지먼트를 패키지 및 패키지 어레인지먼트, 및 생성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 4