CN105144411A - 用于制造光电器件的方法 - Google Patents

用于制造光电器件的方法 Download PDF

Info

Publication number
CN105144411A
CN105144411A CN201480010011.6A CN201480010011A CN105144411A CN 105144411 A CN105144411 A CN 105144411A CN 201480010011 A CN201480010011 A CN 201480010011A CN 105144411 A CN105144411 A CN 105144411A
Authority
CN
China
Prior art keywords
semiconductor chip
opto
formed body
electronic semiconductor
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480010011.6A
Other languages
English (en)
Inventor
斯特凡·伊莱克
汉斯-于尔根·吕高尔
于尔根·莫斯布尔格
托马斯·施瓦茨
坦森·瓦尔盖塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN105144411A publication Critical patent/CN105144411A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

一种用于制造光电器件的方法，包括：提供具有前侧和后侧的光电子半导体芯片的步骤；将牺牲层施加在后侧上的步骤；构造成形体的步骤，其中，光电子半导体芯片至少部分地嵌入到成形体中；和移除牺牲层的步骤。

Description

用于制造光电器件的方法
技术领域
本发明涉及一种根据权利要求1所述的用于制造光电器件的方法。
本申请要求德国专利申请DE102013202906.3的优先权，其公开内容就此通过引用结合于本文中。
背景技术
公知的是：电子器件配设有壳体，该壳体实现多个不同的功能。已知的壳体例如能够提供与电子器件所包含的半导体芯片的连接和通向电路载体的界面。已知的壳体也能够用于热量管理和用于防止由于静电放电引起损坏。在光电器件、如发光二极管、传感器或光伏会聚器中，壳体也能够实现其他的功能，如光耦合和脱耦、影响空间光分布或光波长转换。
从DE102009036621A1中已知用于制造光电子半导体器件的方法，其中光电子半导体芯片布置在载体的上侧处。光电半导体芯片利用成形体来改型，该成形体覆盖了光电子半导体芯片的全部侧面。光电子半导体芯片的上侧和下侧优选地保持暴露。在移除载体之后，光电子半导体器件能够被分割。在每个半导体芯片的上侧和/或下侧处能够设置接触部位。成形体例如能够由基于环氧化物的制模材料构造。
发明内容
本发明的目的在于，提供一种用于制造光电子器件的方法。该目的通过具有权利要求1的特征的方法来实现。优选的改进方案在从属权利要求中给出。
用于制造光电子器件的方法包括：提供具有前侧和后侧的光电子半导体芯片的步骤；将牺牲层施加在后侧上的步骤；用于构造成形体的步骤，其中光电子半导体芯片至少部分地嵌入到成形体中；和移除牺牲层的步骤。有利地，通过该方法在成形体中放置腔室，该腔室自调节地以高精度对准嵌入到成形体中的光电子半导体芯片。
在本方法的实施方式中，在移除牺牲层之前执行部分地移除成形体的步骤，以便使牺牲层能够被触及。有利地，在该方法中，在部分移除成形体期间通过牺牲层来保护半导体芯片的后侧，从而在部分地移除成形体期间防止损坏半导体芯片的后侧。
在本方法的一个实施方式中，光电子半导体芯片如下地嵌入到成形体中，使得光电子半导体芯片的前侧与成形体的下侧齐平。有利地，由此在将光电子半导体芯片嵌入到成形体中之后，光电子半导体芯片的前侧露出。由此，光电子半导体芯片的前侧能够有利地用作光电器件的辐射穿过面。
在本方法的一个实施方式中，在构造成形体之前，执行将光电子半导体芯片布置在载体上的另一步骤，其中光电子半导体芯片的前侧朝向载体的表面。有利地，光电子半导体芯片的前侧在将光电子半导体芯片嵌入到成形体中期间被保护，由此使光电子半导体芯片的前侧随后不由成形体覆盖。
在本方法的一个实施方式中，载体的表面的第一侧向部段相对于载体的表面的第二侧向部段突起。有利地，载体的表面的侧向结构化在构造成形体期间作为负模(Negative)传递到成形体的下侧上。这有利地实现了，产生具有侧向结构化的下侧的成形体。成形体的下侧的侧向结构化随后能够有利地用于自调节地布置光电器件的附加组件。例如，成形体的侧向结构能够用作光学反射器，以用于容纳波长转换材料或用于固定光学透镜。
在本方法的一个实施方式中，执行将成形体从载体剥离的另外步骤。有利地，载体随后能够被再次使用。
在本方法的一个实施方式中，光电子半导体芯片的前侧设置用于使电磁辐射穿过。有利地，光电子半导体芯片此时例如能够是LED芯片或光伏芯片。
在本方法的一个实施方式中，提供具有布置在后侧上的金属化部的光电子半导体芯片。有利地，布置在后侧上的金属化部在部分地移除成形体期间通过布置在光电子半导体芯片的后侧上的牺牲层来保护，并且由此在部分地移除成形体期间不被损坏。这允许了，在光电子半导体芯片还与另外的光电子半导体芯片位于晶片阵列中期间，金属化部已经布置在光电子半导体芯片的后侧上。这有利地是简单且成本低廉地可行的。在此，不必在将光电子半导体芯片嵌入到成形体中之后才将金属化部布置在光电子半导体芯片的后侧上，由此有利地能够省略光刻工艺步骤。
在本方法的一个实施方式中，在移除牺牲层之后，执行用于将金属无电流地沉积在光电子半导体芯片的后侧处的另外步骤。有利地，布置在半导体芯片的后侧处的金属化部能够通过无电流地沉积金属而以简单且成本低廉的方式加厚。在此有利地充分利用了以下，即通过之前移除牺牲层在光电子半导体芯片的后侧的区域中布置了在成形体中的腔室，该腔室用作用于金属沉积的自调节的掩模。
在本方法的一个实施方式中，执行对沉积在光电子半导体芯片的后侧处的金属和成形体进行平面磨削的另外步骤。有利地，由此获得具有特别平坦的表面的成形体。
在本方法的一个实施方式中，在施加牺牲层和构造成形体之间从晶片阵列中分离出光电子半导体芯片。这有利地实现了，在光电子半导体芯片还与另外的光电子半导体芯片位于晶片阵列中期间，牺牲层已经施加到光电子半导体芯片的后侧上。由此能够简单地且成本尤其低廉地施加牺牲层。
在本方法的一个实施方式中，导电的传导元件与布置在传导元件上的传导元件牺牲层连同光电子半导体芯片一起嵌入到成形体中。随后。传导元件牺牲层连同牺牲层一起移除。有利地，传导元件能够用作穿过光电器件的成形体的敷镀通孔。
在本方法的一个实施方式中，多个光电子半导体芯片共同地嵌入到成形体中。在此，随后分解该成形体，以获得多个光电器件。有利地，该方法由此允许在一个共同的工序中并行地制造多个光电器件。由此，能够急剧降低每个光电器件的制造成本。
附图说明
本发明的上述属性、特征和优点以及如何实现这些的方式和方法结合下面对实施例的联系附图更详细阐述的说明而更清晰易懂。在此分别以极示意性的视图示出：
图1是载体的剖面图；
图2是具有布置在其上的增附层的载体的视图；
图3是具有布置在增附层上的光电子半导体芯片的载体的视图；
图4是具有构造在其上的成形体的载体的剖面图；
图5是在部分移除其上侧之后的成形体的剖面图；
图6是在移除牺牲层之后的成形体；
图7是在沉积了金属之后的成形体；
图8是从载体剥离之后的成形体；
图9是在分割成各个光电器件之后的成形体；
图10是根据第二实施方式的结构化的载体的剖面图；
图11是具有布置在表面上的增附层和布置在其上的光电子半导体芯片的结构化的载体；
图12是根据第二实施方式的成形体的剖面图；和
图13是成形体的从另外的观察方向的其他视图。
具体实施方式
图1示出了载体300的示意剖面图。载体300例如能够以晶圆的形式构造为薄片。载体300例如能够具有硅。然而载体300也能够具有金属或其他的材料。载体300具有基本上平坦的表面301。
图2示出了载体300的示意剖面图，该载体处于时间上在图1的视图之后的方法状态中。在载体300的表面301上施加了增附层310。增附层310例如能够作为薄膜来构造，该薄膜在一侧具有可热分离的粘结层并且在另一侧上具有常规的粘结层。可热分离的粘结层在这种情况下优选地朝向载体300的表面301。增附层310也能够以可热分离的、可通过用照射光、例如UV光分离的、可通过湿化学处理分离的或者可通过激光处理分离的粘合剂的形式存在。增附层310的粘合剂也能够通过施加剪力或拉力分离。
增附层310能够通过滚压或借助于真空或气压层叠到载体300的表面301上。增附层310也能够喷射到载体300的表面301上或通过离心法(旋涂)来施加。增附层310也能够通过化学或物理气相沉积来布置在载体300的表面301上。通过印刷、压印、滴涂、喷射或其他方法施加增附层300是可行的。
图3示出了在另一后续的方法状态中的具有布置在表面301上的增附层310的载体300。在增附层310的背离载体300的表面301的一侧上布置光电子半导体芯片100。光电子半导体芯片100在侧向方向上彼此间隔开并且优选地布置在规则的二维网格中。
每个光电子半导体芯片100具有前侧101和与前侧相对置的后侧102。每个光电子半导体芯片100的前侧101朝向载体300的表面301并进而与增附层310接触。
光电子半导体芯片100例如能够是发光二极管芯片(LED芯片)、激光器芯片或光伏芯片。每个光电子半导体芯片100的前侧101在这种情况下优选地是辐射穿过面103。如果光电子半导体芯片100例如为发光二极管芯片，那么每个光电子半导体芯片100的前侧101能够是光电子半导体芯片100的发光表面。
每个光电子半导体芯片100的后侧102优选地具有欧姆接触部110。欧姆接触部110分别构造为金属化部并且提供与光电子半导体芯片100的导电连接。
在每个光电子半导体芯片100的后侧102上布置有牺牲层120。牺牲层120例如能够具有聚合物或电介质。牺牲层120能够具有在几μm和几百μm之间的厚度。
在光电子半导体芯片100的每个光电子半导体芯片中，在光电子半导体芯片100从具有多个光电子半导体芯片100的晶圆阵列中分离之前，优选地已经施加了在后侧102上的牺牲层120。牺牲层120因此优选地施加到包括多个光电子半导体芯片100的晶圆上。施加牺牲层120例如能够通过离心法(旋涂)或通过喷射(喷涂)来进行。在施加牺牲层120之后，牺牲层120能够附加地被硬化，例如通过加热。随后，将光电子半导体芯片100从晶片阵列中分离。因此，每个光电子半导体芯片100的布置在后侧102上的牺牲层120具有与光电子半导体芯片100的后侧102自身基本上相同的侧向尺寸。
图4示出在时间上后续的方法状态中的载体300的其他剖面图。在载体300的表面301处构造成形体200。成形体200优选地通过注塑、压铸或其他的模制工艺制造。成形体200的制造例如能够在层压设备或用于压缩、传递或喷射模塑法的设备中进行。成形体200具有电绝缘材料。例如，成形体200能够具有基于环氧化物的材料。
成形体200具有下侧201和与下侧201相对置的上侧202。成形体200的下侧201邻接于载体300的增附层310。光电子半导体芯片100的前侧101与成形体200的下侧201齐平并且在成形体200的下侧201处是可触及的。
成形体200的上侧202在所示出的实例中覆盖了布置在光电子半导体芯片100的后侧102处的牺牲层120。因此，成形体200在垂直于载体300的表面301的方向上具有比具有布置在其上的牺牲层120的光电子半导体芯片100更大的厚度。
在图3的示例图中示出的形式中，成形体200例如能够借助于压缩模制来制造。通过薄膜辅助的传递模制制造成形体200替代地实现了，使成形体200的上侧202与牺牲层120的背离光电子半导体芯片的表面齐平地构造。
图5示出了在时间上后续的另外的方法状态中的载体300和构造在载体300的表面301处的成形体200的剖面图。成形体200的一部分从成形体200的上侧202起被移除，以便使每个光电子半导体芯片100的牺牲层120是能触及的。在部分地移除成形体200之后，该成形体现在具有磨削的上侧203，在该上侧处能够触及每个光电子半导体芯片100的牺牲层120。如果在构造具有在其处能够触及光电子半导体芯片100的牺牲层120的上侧202的成形体200期间已经构造了成形体，那么能够放弃部分地移除成形体200。
部分地移除成形体200例如能够通过磨削成形体200来进行。部分地移除成形体200进行直到每个光电子半导体芯片100的牺牲层120是能触及的为止。可选地，部分地移除成形体200也能够继续直到光电子半导体芯片100的牺牲层120的一部分也被移除为止。通过布置在光电子半导体芯片100的后侧102处的牺牲层120，在部分地移除成形体200期间防止光电子半导体芯片100受到损坏。特别地，通过牺牲层120防止布置在光电子半导体芯片100的后侧102处的欧姆接触部110受损。
光电子半导体芯片100的在成形体200的磨削了的上侧203处能触及的牺牲层120能够在后续的方法步骤中移除。例如，牺牲层120能够利用溶剂分离。图6示出了在移除牺牲层120之后布置在载体300上的成形体200的示意剖面图。
通过移除牺牲层120，在成形体200的磨削了的上侧203处形成腔室125。在每个嵌入到成形体200中的光电子半导体芯片100的后侧102之上分别构造腔室125，该腔室之前由相应的牺牲层120来填充。通过腔室125能够触及布置在光电子半导体芯片100的后侧102处的欧姆接触部110。
每个腔室125具有与所属的光电子半导体芯片100的后侧102相同的侧向尺寸。每个腔室125极其精确地布置在所属的光电子半导体芯片100的后侧102之上。有利地，产生了腔室125的位置高精确度和侧向尺寸，而不需要对此相应的精确的定位步骤或校准步骤。
图7示出了时间上后续的其他方法状态中的载体300和成形体200。在每个嵌入到成形体200中的光电子半导体芯片100的后侧102处已经构造了接触面115。每个光电子半导体芯片100的接触面115都具有导电材料，优选是金属。每个光电子半导体芯片100的接触面115导电地与相应的光电子半导体芯片100的后侧102处的欧姆接触部110相连接并且能够用于电接触相应的光电子半导体芯片100。
接触面115例如能够通过无电流地沉积(electrolessplating无流电镀)来施加。在此，成形体200的磨削的上侧203处的腔室125用作掩模。有利地，无电流的沉积实现了快速且成本低廉地施加接触面115。特别有利的是，不需要光刻工艺步骤来施加接触面115。
在沉积了接触面115之后，磨削的上侧203能够被平面磨削和抛光，以便获得平面磨削了的上侧204，该上侧与布置在成形体200的腔室125中的接触面115齐平。但是，也能够取消平面磨削。
图8示出了在时间上后续的另一方法状态中的成形体200的示意剖面图。成形体200的平面磨削了的上侧204与在嵌入到成形体200中的光电子半导体芯片100的后侧102处的接触面115齐平。此外，成形体200已经从载体300的表面301剥离。
为了将成形体200与载体300剥离，成形体200能够直接地从保留在载体300的上侧301上的增附层310剥离。替代地，在增附层310也从成形体200的下侧201剥离出且成形体200的下侧201在必要时被清洁之前，首先也能够将增附层310从载体300的表面301剥离。
在后续的方法步骤中能够分割成形体200，以便获得多个光电器件10。这示意地在图9中示出。光电器件10中的每一个都包括成形体200的一部分与一个或多个嵌入到其中的光电子半导体芯片100。光电器件10例如能够是发光二极管器件、激光器器件或光伏器件。
图10示出了结构化的载体400的示意剖面图，该载体能够替代于图1的载体300来使用。结构化的载体400例如能够以晶圆的形式构造为薄片。结构化的载体400能够具有与载体300相同的材料。
结构化的载体400具有结构化的表面401。结构化的表面401侧向地被结构化并且具有第一侧向部段410和第二侧向部段420。第一侧向部段410在垂直于结构化的载体400的表面401的方向上相对于第二侧向部段420突起。在结构化的载体400的结构化的表面401的突起的第一侧向部段410和凹进的第二侧向部段420之间的高度差，能够在垂直于结构化的表面401的方向上例如位于几微米或几毫米之间。
在示出的实例中，结构化的载体400的结构化的表面401在第一侧向部段410中具有岛形的突起部，该突起部分别由凹进的第二侧向部段420包围。岛形的第一侧向部段410例如能够圆盘形地构造在结构化的表面401的平面中。各个第一侧向部段410能够在结构化的表面401的侧向方向上例如布置在六边形网格的节点处。然而，结构化的载体400的结构化的表面401也能够以其他的方式划分成突起的第一侧向部段410和凹进的第二侧向部段420。
图11以示意剖面图示出了时间上在图10的视图之后的方法状态中的结构化的载体400。在结构化的载体400的结构化的表面401上布置了增附层310，其相当于图2的载体300的表面301上的增附层310。随后，光电子半导体芯片100布置在结构化的载体400的结构化的表面401上的增附层310上的第一侧向部段410中。
光电子半导体芯片100相当于图3的光电子半导体芯片。特别地，光电子半导体芯片100在其后侧102处分别具有牺牲层120。光电子半导体芯片100以其前侧101在增附层310的方向上布置在结构化的载体400的结构化的表面401上。
光电子半导体芯片100例如能够借助于拾取法自动地布置在结构化的载体400的结构化的表面401上。在此，结构化的表面401的第一侧向部段410的轮廓能够借助于图像识别来探测，以便例如将光电子半导体芯片100居中地布置在第一侧向部段410中。然而，代替居中的布置也能够将光电子半导体芯片100在任意其他位置处布置在结构化的表面401上的第一侧向部段410中。
图12示出结构化的成形体500的示意剖面图。结构化的成形体500与根据图4至8阐述的对成形体200的制造相类似地借助于模制工艺构造在结构化的载体400的结构化的表面401上。在此，光电子半导体芯片100嵌入到结构化的成形体500中。在构造结构化的成能触及的或者随后通过部分地移除结构化的成形体500来露出。随后，移除牺牲层120。在其位置处沉积接触面115。可选地，结构化的成形体500的上侧随后进行平面磨削，从而该成形体现在具有平面磨削了的上侧504，该上侧与在光电子半导体芯片100的后侧102处的接触面115齐平。随后，结构化的成形体500从结构化的载体400的结构化的表面401分离。
在将结构化的成形体500构造在结构化的载体400的结构化的表面401上时，将结构化的表面401的结构作为负模传递到结构化的成形体500上，成形体因此具有结构化的下侧501。结构化的成形体500的结构化的下侧501具有第一侧向部段510，其在构造结构化的成形体500时邻接于结构化的载体400的结构化的表面401的第一侧向部段410。此外，结构化的成形体500的结构化的下侧501具有第二侧向部段520，其在构造结构化的成形体500期间邻接于结构化的载体400的结构化的表面401的第二侧向部段420。
结构化的成形体500的结构化的下侧501的第二侧向部段520相对于结构化的下侧501的第一侧向部段510突起。因为结构化的载体400的结构化的表面401的第一侧向部段410形成岛形的突起部，结构化的成形体500的结构化的下侧501的第一侧向部段510现在形成结构化的成形体500的岛形的凹进部。在每个第一侧向部段510中，光电子半导体芯片100的前侧101是能触及的。结构化的成形体500的结构化的下侧501的、由结构化的成形体500的结构化的下侧501的第二侧向部段520包围的每个第一侧向部段510形成腔室530。
结构化的成形体500在后续的方法步骤中能够被分割，以便获得多个光电器件20。每个光电器件20此时包括结构化的成形体500的具有腔室530的一部分，在腔室的底部处光电子半导体芯片100的前侧101是能触及的。也可行的是，每个光电器件都构造成具有多于一个光电子半导体芯片100。
每个光电器件20的腔室530都能够由一种材料填充，该材料使得通过光电器件20的光电子半导体芯片100发射的电磁辐射的波长进行转换。优选地，这种材料在分割结构化的成形体500之前已经同时布置在结构化的成形体500的全部腔室530中。该材料例如能够具有光学透明的硅树脂，该硅树脂由进行波长转换的颗粒填充。在材料中包含的颗粒也能够在光电子半导体芯片100的前侧101的方向上沉降在光电器件20的腔室530中。当光电器件20设计用于高功率时，上述是特别有利的。
如果不期望波长转换，那么每个光电器件20的腔室530也能够仅用光学透明的材料、例如硅树脂来填充，以便保护光电子半导体芯片100。代替进行波长转换的颗粒，布置在腔室530中的材料也能够利用仅进行光散射的颗粒来填充。这些颗粒能够用于光混合。
在替代的实施方式中，通过第二侧向部段520的部分形成的壁能够用作光学反射器，该壁包围了光电器件20的腔室530的通过第一侧向部段510形成的底部区域。在这种情况下，腔室530的壁优选地具有高光学反射率。对此，结构化的成形体500例如能够由光学的白色材料构造。替代地或附加地，腔室530的壁能够用光学反射的材料、例如银来涂覆。该材料例如能够通过电镀工艺来施加。
在另一实施方式中，每个光电器件20的腔室530能够用于校准和固定光学透镜。光学透镜例如能够构造为球面的球透镜。
图13示出根据另一实施方式的多个光电器件30的示意剖面图。光电器件30通过分割结构化的成形体500来获得，结构化的成形体相当于图12的结构化的成形体500。在图13的视图中，结构化的成形体500尚未分割。
在图13的视图中，除了光电子半导体芯片100之外，导电的传导元件600也嵌入到结构化的成形体中。传导元件具有导电材料、例如金属或掺杂的半导体材料。传导元件600例如能够构造为销形的。
传导元件600与布置在每个传导元件600上的传导元件牺牲层连同光电子半导体芯片100共同地布置在结构化的载体400的结构化的表面401上并且嵌入到结构化的成形体500中。传导元件600的传导元件牺牲层的移除与光电子半导体芯片100的牺牲层120的移除同时进行。与在光电子半导体芯片100的后侧102处施加接触面115同时地在传导元件600处施加传导元件金属化部610。传导元件金属化部在结构化的成形体500的平面磨削了的上侧504处是能触及的。
在每个光电器件30的腔室530的、通过结构化的成形体500的结构化的下侧501的第一侧向部段510形成的底部区域中，在光电子半导体芯片100旁边布置有传导元件600。相应的传导元件600提供了在结构化的成形体500的结构化的下侧501和平面磨削了的上侧504之间的导电连接。
布置在每个光电器件30的光电子半导体芯片100的前侧101处的电触点，能够例如借助于接合线导电地与相应的光电器件300的传导元件600连接。在光电器件30的结构化的成形体500的平面磨削了的上侧504处的传导元件金属化部610此时提供到在光电子半导体芯片100的前侧101处的电接触的导电连接。这与在光电子半导体芯片100的后侧102处的接触面115共同地实现了，在光电器件30的结构化的成形体500的一部分的平面磨削了的上侧504处电接触光电器件30的光电子半导体芯片100。
每个光电器件30的腔室530能够如在光电器件20中那样用作光学反射器、用于固定光学透镜或用于容纳材料。在传导元件600和光电子半导体芯片100的前侧101之间的腔室530中延伸的接合线在此有利地机械地通过布置在腔室530中的材料来保护。
图9的光电器件10也能够具有与光电子半导体芯片100共同嵌入到成形体200中的传导元件600。
本发明根据优选的实施例进行了详细阐述和说明。然而本发明不局限于所公开的实例。更确切地说，本领域技术人员能够从中推导出其他的变体，而不离开本发明的保护范围。
附图标记列表
10光电器件
20光电器件
30光电器件
100光电子半导体芯片
101前侧
102后侧
103辐射穿过面
110欧姆接触部
115接触面
120牺牲层
125腔室
200成形体
201下侧
202上侧
203磨削的上侧
204平面磨削了的上侧
300载体
301表面
310增附层
400结构化的载体
401结构化的表面
410第一侧向部段
420第二侧向部段
500结构化的成形体
501结构化的下侧
504平面磨削了的上侧
510第一侧向部段
520第二侧向部段
530腔室
600传导元件
610传导元件金属化部。

Claims (13)

1.一种用于制造光电器件(10，20，30)的方法，具有如下步骤：
-提供具有前侧(101)和后侧(102)的光电子半导体芯片(100)；
-将牺牲层(120)施加在所述后侧(102)上；
-构造成形体(200，500)，其中所述光电子半导体芯片(100)至少部分地嵌入到所述成形体(200，500)中；
-移除所述牺牲层(120)。
2.根据权利要求1所述的方法，其中，在移除所述牺牲层(120)之前执行如下步骤：
-部分地移除所述成形体(200，500)，以使得所述牺牲层(120)能够被触及。
3.根据前述权利要求中任一项所述的方法，其中，所述光电子半导体芯片(100)嵌入到所述成形体(200，500)中，使得所述光电子半导体芯片(100)的所述前侧(101)与所述成形体(200，500)的下侧(201，501)齐平。
4.根据权利要求3所述的方法，其中，在构造所述成形体(200，500)之前，执行如下步骤：
-将所述光电子半导体芯片(100)布置在载体(300，400)上，其中，所述光电子半导体芯片(100)的所述前侧(101)朝向所述载体(300，400)的表面(301，401)。
5.根据权利要求4所述的方法，其中，所述载体(400)的所述表面(401)的第一侧向部段(410)相对于所述载体(400)的所述表面(401)的第二侧向部段(420)突起。
6.根据权利要求4和5中任一项所述的方法，其中，执行如下了另外的步骤：
-将所述成形体(200，500)从所述载体(300，400)剥离。
7.根据前述权利要求中任一项所述的方法，其中，所述光电子半导体芯片(100)的所述前侧(101)设置用于使电磁辐射穿过。
8.根据前述权利要求中任一项所述的方法，其中，提供具有布置在所述后侧(102)上的金属化部(110)的所述光电子半导体芯片(100)。
9.根据权利要求8所述的方法，其中，在移除所述牺牲层(120)之后执行如下另外的步骤：
-将金属(115)无电流地沉积在所述光电子半导体芯片(100)的所述后侧(102)处。
10.根据权利要求9所述的方法，其中，执行如下另外的步骤：
-对沉积在所述光电子半导体芯片(100)的所述后侧(102)处的所述金属(115)和所述成形体(200，500)进行平面磨削。
11.根据前述权利要求中任一项所述的方法，其中，在施加所述牺牲层(120)和构造所述成形体(200，500)之间从晶片阵列中分离出所述光电子半导体芯片(100)。
12.根据前述权利要求中任一项所述的方法，其中，导电的传导元件(600)与布置在所述传导元件(600)上的传导元件牺牲层连同所述光电子半导体芯片(100)一起嵌入到所述成形体(500)中，其中，所述传导元件牺牲层连同所述牺牲层(120)一起移除。
13.根据前述权利要求中任一项所述的方法，其中，多个所述光电子半导体芯片(100)共同地嵌入到所述成形体(200，500)中，
其中分解所述成形体(200，500)，以便获得多个所述光电器件(10，20，30)。
CN201480010011.6A 2013-02-22 2014-01-15 用于制造光电器件的方法 Pending CN105144411A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013202906.3A DE102013202906A1 (de) 2013-02-22 2013-02-22 Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013202906.3 2013-02-22
PCT/EP2014/050700 WO2014127933A1 (de) 2013-02-22 2014-01-15 Verfahren zum herstellen eines optoelektronischen bauelements

Publications (1)

Publication Number Publication Date
CN105144411A true CN105144411A (zh) 2015-12-09

Family

ID=50030256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010011.6A Pending CN105144411A (zh) 2013-02-22 2014-01-15 用于制造光电器件的方法

Country Status (4)

Country Link
US (1) US9786824B2 (zh)
CN (1) CN105144411A (zh)
DE (1) DE102013202906A1 (zh)
WO (1) WO2014127933A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110494990A (zh) * 2017-01-19 2019-11-22 奥斯兰姆奥普托半导体股份有限两合公司 用于生产光电元件的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112818A1 (de) * 2014-09-05 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116134A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015105486A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015214219A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102015112969A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
US9576931B1 (en) * 2016-02-19 2017-02-21 Inotera Memories, Inc. Method for fabricating wafer level package
US11335835B2 (en) * 2017-12-20 2022-05-17 Lumileds Llc Converter fill for LED array
DE112018007331T5 (de) * 2018-03-23 2020-12-03 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung und Verfahren zur Herstellung einer optoelektronischen Vorrichtung
DE102022110160A1 (de) * 2022-04-27 2023-11-02 Ams-Osram International Gmbh Optoelektronisches bauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300688A (zh) * 2005-08-30 2008-11-05 奥斯兰姆奥普托半导体有限责任公司 可表面安装的光电器件及其制造方法
US20100155917A1 (en) * 2008-12-18 2010-06-24 Tetsumasa Maruo Semiconductor device and method for fabricating the same
DE102010033963A1 (de) * 2010-08-11 2012-02-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN102468189A (zh) * 2010-11-15 2012-05-23 联合科技(股份有限)公司 半导体封装以及封装半导体器件的方法
US20120326170A1 (en) * 2011-06-22 2012-12-27 Yong Liu Wafer level molded opto-couplers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061796A1 (de) * 2004-12-22 2006-07-13 Robert Bosch Gmbh Mikromechanisches kapazitives Sensorelement
TW200941761A (en) 2008-03-27 2009-10-01 Liung Feng Ind Co Ltd Packaging process of a light emitting component
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102009058796A1 (de) * 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US8860079B2 (en) * 2010-11-15 2014-10-14 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8535961B1 (en) * 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
KR20120091567A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 소자 분리막 구조물 형성 방법
JP5840377B2 (ja) * 2011-04-14 2016-01-06 日東電工株式会社 反射樹脂シートおよび発光ダイオード装置の製造方法
KR101790097B1 (ko) * 2011-04-18 2017-10-26 삼성전자주식회사 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
DE102012102420B4 (de) 2012-03-21 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9177884B2 (en) * 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300688A (zh) * 2005-08-30 2008-11-05 奥斯兰姆奥普托半导体有限责任公司 可表面安装的光电器件及其制造方法
US20100155917A1 (en) * 2008-12-18 2010-06-24 Tetsumasa Maruo Semiconductor device and method for fabricating the same
DE102010033963A1 (de) * 2010-08-11 2012-02-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN102468189A (zh) * 2010-11-15 2012-05-23 联合科技(股份有限)公司 半导体封装以及封装半导体器件的方法
US20120326170A1 (en) * 2011-06-22 2012-12-27 Yong Liu Wafer level molded opto-couplers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110494990A (zh) * 2017-01-19 2019-11-22 奥斯兰姆奥普托半导体股份有限两合公司 用于生产光电元件的方法
CN110494990B (zh) * 2017-01-19 2022-07-29 奥斯兰姆奥普托半导体股份有限两合公司 用于生产光电元件的方法

Also Published As

Publication number Publication date
WO2014127933A1 (de) 2014-08-28
US9786824B2 (en) 2017-10-10
US20160005936A1 (en) 2016-01-07
DE102013202906A1 (de) 2014-08-28

Similar Documents

Publication Publication Date Title
CN105144411A (zh) 用于制造光电器件的方法
KR101519038B1 (ko) 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
US8624102B2 (en) Metal trace fabrication for optical element
KR101689541B1 (ko) 캐리어 기판 상에 부품을 가진 배열체를 제조하기 위한 방법, 반제품을 제조하기 위한 방법 및 배열체, 및 반제품
US10978597B2 (en) Sensor
US10749055B2 (en) Production of sensors
CN105122480B (zh) 光电组件
CN102388469A (zh) 紧密光电构件封装物的制造
US9812619B2 (en) Optoelectronic component and method for producing same
CN104364921A (zh) 光电子模块和用于制造光电子模块的方法
US11570892B2 (en) Stretchable/conformable electronic and optoelectronic circuits, methods, and applications
CN105594002A (zh) 光电子半导体器件和用于制造光电子半导体器件的方法
KR102086188B1 (ko) 집적 보호 다이오드를 포함하는 광전 소자 및 그것을 제조하기 위한 방법
CN105409017A (zh) 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法
CN108780141A (zh) 具有孔的薄光电模块及其制造
US9059058B2 (en) Image sensor device with IR filter and related methods
CN103283025B (zh) 后表面照明的固态图像传感器
US11296270B2 (en) Optoelectronic modules having transparent substrates and method for manufacturing the same
CN104637961B (zh) 半导体结构及其制造方法
JP2021090052A (ja) モノリシック多焦点光源デバイス
DE102015111424B4 (de) Verfahren zum Ausführen von eingebetteter Aufbau- und Verbindungstechnologien auf Wafer-Niveau (eWLP) sowie mittels der Verfahren hergestellte eWLP-Einrichtungen, -Einheiten und -Zusammenbauten
CN104051489A (zh) 小轮廓图像传感器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151209